特開 2022-120771 積層セラミック電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022120771

(43)【公開日】2022-08-18

(54)【発明の名称】積層セラミック電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20220810BHJP

【ＦＩ】

H01G4/30 201G

H01G4/30 201F

H01G4/30 513

H01G4/30 516

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2021138589

(22)【出願日】2021-08-27

(31)【優先権主張番号】10-2021-0016695

(32)【優先日】2021-02-05

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】カン、ドンウー

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AF06

5E001AJ03

5E082AB03

5E082FF05

5E082FG26

5E082GG10

5E082GG11

5E082GG12

(57)【要約】

【課題】積層セラミック電子部品を提供する。
【解決手段】本発明の一実施形態による積層セラミック電子部品は、誘電体層、及び上記誘電体層を間に挟んで交互に積層するように配置される第１及び第２内部電極を含むセラミック本体と、上記セラミック本体の第１内部電極と連結される第１外部電極と、上記第２内部電極と連結される第２外部電極と、を含み、上記第１外部電極は、上記セラミック本体に接して配置される第１ベース電極層、及び上記第１ベース電極層上に配置される第１樹脂電極層を含み、上記第２外部電極は、上記セラミック本体に接して配置される第２ベース電極層、及び上記第２ベース電極層上に配置される第２樹脂電極層を含み、上記第１樹脂電極層及び第２樹脂電極層は、熱硬化性形状記憶高分子を含むことができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

誘電体層、及び前記誘電体層を間に挟んで交互に積層するように配置される第１及び第２内部電極を含むセラミック本体と、
前記セラミック本体の第１内部電極と連結される第１外部電極と、
前記第２内部電極と連結される第２外部電極と、を含み、
前記第１外部電極は、前記セラミック本体に接して配置される第１ベース電極層、及び前記第１ベース電極層上に配置される第１樹脂電極層を含み、
前記第２外部電極は、前記セラミック本体に接して配置される第２ベース電極層、及び前記第２ベース電極層上に配置される第２樹脂電極層を含み、
前記第１樹脂電極層及び第２樹脂電極層は、熱硬化性形状記憶高分子を含む、積層セラミック電子部品。

【請求項2】

前記熱硬化性形状記憶高分子は、ガラス転移温度（Ｔｇ）が５０℃以上及び／または２００℃以下である、請求項１に記載の積層セラミック電子部品。

【請求項3】

前記熱硬化性形状記憶高分子は、２５℃における弾性モジュラスが１．３ＧＰａ以上及び／または８．５ＧＰａ以下の範囲内である、請求項１または２に記載の積層セラミック電子部品。

【請求項4】

前記熱硬化性形状記憶高分子は、有機系エポキシ樹脂及び硬化剤の硬化物を含む、請求項１～３のいずれか一項に記載の積層セラミック電子部品。

【請求項5】

前記有機系エポキシ樹脂は、ビスフェノール系エポキシ樹脂、ビフェニル系エポキシ樹脂、ナフタレン系エポキシ樹脂、フルオレン系エポキシ樹脂、フェノールノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、キシロック系エポキシ樹脂、トリスヒドロキシルフェニルメタン系エポキシ樹脂、テトラフェニルメタン系エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、及びジシクロペンタジエン変性フェノール型エポキシ樹脂からなる群より選択された１種以上の樹脂を含む、請求項４に記載の積層セラミック電子部品。

【請求項6】

前記有機系エポキシ樹脂は、２５℃でＩＳＯ １２０５８－１に準拠して測定した粘度が８００ｍＰａ・ｓ以上及び／または２，０００ｍＰａ・ｓ以下の範囲内である、請求項４または５に記載の積層セラミック電子部品。

【請求項7】

前記硬化剤は、二硫化結合を含む、請求項４～６のいずれか一項に記載の積層セラミック電子部品。

【請求項8】

前記第１樹脂電極層及び第２樹脂電極層は、伝導性付与剤を含む、請求項１～７のいずれか一項に記載の積層セラミック電子部品。

【請求項9】

前記第１樹脂電極層及び第２樹脂電極層は、炭素ナノチューブ、グラフェン及びフラーレンからなる群より選択される１種以上のフィラーをさらに含む、請求項７または８に記載の積層セラミック電子部品。

【請求項10】

前記第１ベース電極層及び第２ベース電極層は、導電性金属を含む焼成電極である、請求項１～９のいずれか一項に記載の積層セラミック電子部品。

【請求項11】

前記第１樹脂電極層及び前記第２樹脂電極層は、前記第１ベース電極層及び前記第２ベース電極層を覆うように配置される、請求項１～１０のいずれか一項に記載の積層セラミック電子部品。

【請求項12】

前記第１樹脂電極層及び前記第２樹脂電極層上に配置される第１メッキ層及び第２メッキ層をさらに含む、請求項１～１１のいずれか一項に記載の積層セラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品に関する。

【背景技術】

【0002】

最近、電子製品の適用領域が拡大するにつれて、積層セラミック電子部品も使用される技術分野が拡大している。特に、自動車の電子化に伴い、自動車のＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）やＴＣＵ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）がエンジンルームに配置されるか、またはトランスミッションなどに直接取り付けられる構造が使用されている。

【0003】

しかし、既存の積層セラミック電子部品が高温、高振動などの過酷な環境に晒される場合、高温／低温ｃｙｃｌｅによる膨脹と収縮が繰り返されて、持続的な機械的ストレスが発生するようになる。そして、持続的な機械的ストレスの印加は、端子電極やはんだにクラックを発生させる主な原因となる。

【0004】

これを解決するために、外部電極にエポキシ樹脂などのｓｏｆｔ ｔｅｒｍを適用して外部の衝撃や内部応力などを吸収する方法が使用されている。かかるｓｏｆｔ ｔｅｒｍの適用時にベース樹脂は金属に比べて高い弾性率を有するため、機械的ストレスによるクラックなどを緩和することができる。

【0005】

しかし、積層セラミック電子部品が小型化及び大容量化されるにつれて、外部電極の厚さは次第に薄くなっている。そして、薄い厚さの外部電極にｓｏｆｔ ｔｅｒｍを適用しても、外部の衝撃や振動などによりｓｏｆｔ ｔｅｒｍが剥離されるなどの機械的な変形が発生する可能性がある。また、一度変形が生じたｓｏｆｔ ｔｅｒｍは潜在的な故障の原因となり、機械的強度の低下による製品品質の低下の主な原因となる。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明のいくつかの目的のうち一つは、高温及び／または高振動の条件でも外部電極の浮きやデラミネーションなどの不良を防止することができる積層セラミック電子部品を提供することにある。
本発明のいくつかの目的のうち一つは、長期信頼性が向上した積層セラミック電子部品を提供することにある。

【課題を解決するための手段】

【0007】

本発明の一実施形態による積層セラミック電子部品は、誘電体層、及び上記誘電体層を間に挟んで交互に積層するように配置される第１及び第２内部電極を含むセラミック本体、上記セラミック本体の第１内部電極と連結される第１外部電極と、上記第２内部電極と連結される第２外部電極と、を含み、上記第１外部電極は、上記セラミック本体に接して配置される第１ベース電極層、及び上記第１ベース電極層上に配置される第１樹脂電極層を含み、上記第２外部電極は、上記セラミック本体に接して配置される第２ベース電極層、及び上記第２ベース電極層上に配置される第２樹脂電極層を含み、上記第１樹脂電極層及び第２樹脂電極層は、熱硬化性形状記憶高分子を含むことができる。

【発明の効果】

【0008】

本発明のいくつかの効果のうち一つは、高温及び／または高振動の条件でも積層セラミック電子部品の外部電極の浮きやデラミネーションなどの不良を防止することができることである。

【0009】

本発明のいくつかの効果のうち一つは、積層セラミック電子部品の長期信頼性を向上できることである。

【0010】

但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

【図面の簡単な説明】

【0011】

【図1】本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。

【図2】図１のセラミック本体を概略的に示す斜視図である。

【図3】図１のＩ－Ｉ'断面図である。

【図4】図３のＡ領域の拡大図である。

【発明を実施するための形態】

【0012】

以下、具体的な実施形態及び添付された図面を参照して、本発明の実施形態を説明する。これは、本明細書に記載された技術を特定の実施形態に限定しようとするものではなく、本発明の実施形態の様々な変更（ｍｏｄｉｆｉｃａｔｉｏｎｓ）、均等物（ｅｑｕｉｖａｌｅｎｔｓ）、及び／または代替物（ａｌｔｅｒｎａｔｉｖｅｓ）を含むものと理解されるべきである。図面の説明に関して、類似の構成要素については類似の参照符号が使用される。

【0013】

尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、複数層及び領域を明確に表現するために厚さを拡大して示し、同一の思想の範囲内で機能が同一である構成要素は、同一の参照符号を用いて説明する。

【0014】

本明細書において、「有する」、「有することができる」、「含む」、または「含むことができる」などの表現は、当該特徴（例えば、数値、機能、動作、または部品などの構成要素）の存在を指し、追加的な特徴の存在を排除しない。

【0015】

本明細書において、「Ａ及び／またはＢ」、「Ａ及び／またはＢの少なくとも一つ」、或いは「Ａ及び／またはＢのいずれか一つまたはそれ以上」などの表現は、ともに挙げられた項目の全ての可能な組み合わせを含み得る。例えば、「Ａ及び／またはＢ」、「Ａ及び／またはＢの少なくとも一つ」は、（１）少なくとも一つのＡを含む場合、（２）少なくとも一つのＢを含む場合、または（３）少なくとも一つのＡ及び少なくとも一つのＢの両方を含む場合を何れも指すことができる。

【0016】

図面において、Ｘ方向は第１方向、L方向または長さ方向、Ｙ方向は第２方向、Ｗ方向または幅方向、Ｚ方向は第３方向、Ｔ方向または厚さ方向と定義することができる。

【0017】

以下、図１～図４を参照して、本発明の一実施形態による積層セラミック電子部品について詳しく説明する。図１から図４を参照すると、本発明の一実施形態による積層セラミック電子部品１００は、誘電体層１１１、及び上記誘電体層１１１を間に挟んで交互に積層するように配置される第１及び第２内部電極１２１、１２２を含み、セラミック本体１１０と、上記セラミック本体１１０の第１内部電極１２１と連結される第１外部電極１３１と、上記セラミック本体１１０の第２内部電極１２２と連結される第２外部電極１３２とを含むことができる。

【0018】

上記第１外部電極１３１は、上記セラミック本体１１０に接して配置される第１ベース電極層１３１ａ、及び上記第１ベース電極層１３１ａ上に配置される第１樹脂電極層１３１ｂを含むことができる。また、上記第２外部電極１３２は、上記セラミック本体１１０に接して配置される第２ベース電極層１３２ａ、及び上記第２ベース電極層１３２ａ上に配置される第２樹脂電極層１３２ｂを含むことができる。この時、上記第１樹脂電極層１３１ｂ及び第２樹脂電極層１３２ｂは、熱硬化性形状記憶高分子を含むことができる。

【0019】

本明細書における「形状記憶高分子（ＳＭＰ：Ｓｈａｐｅ Ｍｅｍｏｒｙ Ｐｏｌｙｍｅｒ）」とは、形状記憶効果（ＳＭＥ：Ｓｈａｐｅ Ｍｅｍｏｒｙ Ｅｆｆｅｃｔ）を表す高分子を意味することができ、「形状記憶効果」とは、一定温度で記憶させた形状を記憶している状態において、力を加えて全く異なる形状に変形させた後、熱、磁場、電場、光などを加えると本来の形状に戻ってしまう現象を意味することができる。上記形状記憶高分子は、３次元ネットワーク構造を有することができる。上記ネットワーク構造は、複数の高分子鎖が形成する物理的及び／または化学的架橋結合を含むことができる。本発明による積層セラミック電子部品は、第１樹脂電極層１３１ｂ及び第２樹脂電極層１３２ｂが熱硬化性形状記憶高分子を含んで外力による変形が発生しても、自己治癒を通じて機械的変形を回復することができる。

【0020】

本発明の一実施形態による積層セラミック電子部品１００は、誘電体層１１１、及び上記誘電体層１１１を間に挟んで交互に積層される第１及び第２内部電極１２１、１２２を含むセラミック本体１１０を含むことができる。

【0021】

上記セラミック本体１１０は、第１方向（Ｘ方向）に対向する第１及び第２面Ｓ１、Ｓ２、第２方向（Ｙ方向）に対向する第３及び第４面Ｓ３、Ｓ４、第３方向（Ｚ方向）に対向する第５及び第６面Ｓ５、Ｓ６を含むことができる。

【0022】

上記セラミック本体１１０の具体的な形状に特に制限はないが、図示されたように、セラミック本体１１０は、六面体形状やこれと類似した形状からなることができる。上記セラミック本体１１０は、焼成過程でセラミック本体１１０に含まれたセラミック粉末の収縮により、完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。上記セラミック本体１１０は、必要に応じて角に丸みをつけるラウンド処理をすることができる。上記ラウンド処理は、例えば、バレル研磨などを使用することができるが、これに制限されるものではない。

【0023】

上記セラミック本体１１０は、誘電体層１１１、第１内部電極１２１、及び第２内部電極１２２が交互に積層されていることができる。上記誘電体層１１１、第１内部電極１２１及び第２内部電極１２２は、第３方向（Ｚ方向）に積層されていることができる。上記複数の誘電体層１１１は焼成した状態で、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

【0024】

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量が得られる限り特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを使用するか、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙ（Ｚｒ、Ｓｎ、Ｈｆ）_ｙ）Ｏ_３（但し、０≦ｘ≦１、０≦ｙ≦０．５）で表される成分などを使用することができる。また、上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーに本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。

【0025】

上記誘電体層１１１は、上述した材料を含むスラリーに、必要に応じて添加剤を追加し、これをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して、複数個のセラミックシートを設けることによって形成することができる。上記セラミックシートは、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することにより形成されることができるが、これに限定されるものではない。

【0026】

上記第１及び第２内部電極１２１、１２２は、各断面がセラミック本体１１０の対向する両端部にそれぞれ露出するように積層されることができる。具体的に、上記セラミック本体１１０の第１方向（Ｘ方向）の両面に上記第１及び第２内部電極１２１、１２２がそれぞれ露出することができ、上記セラミック本体１１０の第１面Ｓ１の方向に第１内部電極１２１が露出し、第２面Ｓ２の方向に第２内部電極１２２が露出することができる。

【0027】

上記第１及び第２内部電極１２１、１２２を形成する材料は特に制限されず、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及び、これらの合金のいずれか一つ以上の導電性金属を含む導電性ペーストを用いて形成することができる。

【0028】

上記セラミック本体１１０は、誘電体層に第１内部電極１２１が印刷されたセラミックグリーンシートと誘電体層に第２内部電極１２２が印刷されたセラミックグリーンシートとを第３方向（Ｚ方向）に交互に積層して形成することができる。上記第１及び第２内部電極１２１、１２２の印刷方法は、スクリーン印刷法またはグラビア印刷法などを使用することができるが、これに限定されるものではない。

【0029】

本発明による積層セラミック電子部品１００は、セラミック本体１１０の第１方向（Ｘ方向）の両面に第１外部電極１３１及び第２外部電極１３２が配置されることができる。第１外部電極１３１は第１内部電極１２１と連結され、第２外部電極１３２は第２内部電極１２２と連結されることができる。上記第１外部電極１３１及び第２外部電極１３２は、上記セラミック本体１１０の第１面Ｓ１及び第２面Ｓ２にそれぞれ配置され、上記第１外部電極１３１は、第１ベース電極層１３１ａ及び第１樹脂電極層１３１ｂを含むことができ、上記第２外部電極１３２は、第２ベース電極層１３２ａ及び第２樹脂電極層１３２ｂを含むことができる。

【0030】

本発明の一実施形態において、本発明の積層セラミック電子部品１００の第１及び第２内部電極１２１、１２２とそれぞれ連結される第１及び第２ベース電極層１３１ａ、１３２ａは、第１導電性金属を含む焼成電極であることができる。上記第１ベース電極層１３１ａ及び第２ベース電極層１３２ａに含まれる第１導電性金属は、内部電極と接触性に優れた多様な金属を適用することができ、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、鉄（Ｆｅ）、金（Ａｕ）、銀（Ａｇ）、タングステン（Ｗ）、チタン（Ｔｉ）、鉛（Ｐｂ）及び、これらの合金からなる群より選択される１種以上の金属成分であることができる。本実施形態のように第１及び第２ベース電極層１３１ａ、１３２ａを第１導電性金属を含む焼成電極で形成する場合、内部電極との連結性を高めることができ、積層セラミック電子部品１００の機械的強度を高めることができる。

【0031】

上記第１ベース電極１３１ａ及び第２ベース電極１３２ａの形成方法は特に限定されない。例えば、第１導電性金属を含む導電性ペーストをセラミック本体１１０の表面にスクリーン印刷法またはグラビア印刷法などで印刷または塗布するか、上記導電性ペーストにセラミック本体１１０をディッピングするか、上記導電性ペーストを乾燥させた乾燥膜をセラミック本体１１０上に転写して形成するなどの多様な方法を使用することができるが、これに制限されるものではない。

【0032】

本発明による積層セラミック電子部品１００の第１及び第２樹脂電極層１３１ｂ、１３２ｂは、熱硬化性形状記憶高分子を含むことができる。本発明の一例において、上記熱硬化性形状記憶高分子は有機系エポキシ樹脂及び硬化剤の硬化物を含むことができる。

【0033】

一例において、上記有機系エポキシ樹脂は、ビスフェノール系エポキシ樹脂、ビフェニル系エポキシ樹脂、ナフタレン系エポキシ樹脂、フルオレン系エポキシ樹脂、フェノールノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、キシロック系エポキシ樹脂、トリスヒドロキシルフェニルメタン系エポキシ樹脂、テトラフェニルメタン系エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、及びジシクロペンタジエン変性フェノール型エポキシ樹脂からなる群より選択された１種以上の樹脂を含むことができる。上記ビスフェノール系エポキシ樹脂の例示として、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡＦ型エポキシ樹脂などが挙げられるが、これに制限されるものではない。

【0034】

上記有機系エポキシ樹脂は、８０ｇ／ｅｑ．～１，０００ｇ／ｅｑ．の平均エポキシ当量を有することができる。上記平均エポキシ当量は、上記有機系エポキシ樹脂に含まれるそれぞれのエポキシ樹脂の重量の割合及びエポキシ当量に基づいて計算される値である。

【0035】

本発明の一実施形態において、熱硬化性形状記憶高分子に含まれる有機系エポキシ樹脂は、２５℃でＩＳＯ １２０５８－１に準拠して測定した粘度が８００ｍＰａ・ｓ以上及び／または２，０００ｍＰａ・ｓ以下の範囲内であることができる。上記範囲より粘度が低い場合、成形性に問題が発生して電極形成が難しくなるおそれがあり、上記範囲を超える粘度を有する場合、外部電極の形成時に外観不良が発生するおそれがある。

【0036】

本発明の一実施形態において、積層セラミック電子部品の熱硬化性形状記憶高分子のガラス転移温度（Ｔｇ）は、５０℃以上及び／または２００℃以下内であることができる。上記ガラス転移温度は、動的機械分析装置（Ｄｙｎａｍｉｃ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｚｅｒ、ＤＭＡ）を利用して求めた値であることができる。本実施形態による積層セラミック電子部品の熱硬化性形状記憶高分子のガラス転移温度が上記範囲より低い場合、基板への固着強度が低下するおそれがあり、上記範囲より高い場合、実使用条件で形状回復能を発揮し難いおそれがある。

【0037】

本発明の他の実施形態において、積層セラミック電子部品の熱硬化性形状記憶高分子は、２５℃における貯蔵弾性率が１．３ＧＰａ以上及び／または８．５ＧＰａ以下の範囲内であることができる。上記貯蔵弾性率は、動的機械分析装置（Ｄｙｎａｍｉｃ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｚｅｒ、ＤＭＡ）を利用して求めた値であることができる。本実施形態による積層セラミック電子部品の熱硬化性形状記憶高分子の貯蔵弾性率が上記範囲を満たす場合、外部の衝撃を効果的に吸収して積層セラミック電子部品の機械的信頼性を向上させることができる。

【0038】

上記有機系エポキシ樹脂の具体例として、３，４－エポキシシクロヘキシルメチル３'，４'－エポキシシクロヘキサンカルボキシレート（ＥＥＣ）及び誘導体、ジシクロペンタジエンジオキシド及び誘導体、３－エチル－３－オキセタンメタノール及び誘導体、ジグリシジルテトラヒドロフタレート及び誘導体、ジグリシジルヘキサヒドロフタレート及び誘導体、１，２－エタンジグリシジルエーテル及び誘導体、１，３－プロパンジグリシジルエーテル及び誘導体、１，４－ブタンジオールジグリシジルエーテル及び誘導体、高級１，ｎ－アルカンジグリシジルエーテル及び誘導体、ビス［（３，４－エポキシシクロヘキシル）メチル］アジペート及び誘導体、ビニルシクロヘキシルジオキシド及び誘導体、１，４－シクロヘキサンジメタノールビス（３，４－エポキシシクロヘキサンカルボキシレート）及び誘導体、ジグリシジル４，５－エポキシテトラヒドロフタレート及び誘導体、ビス［１－エチル（３－オキセタニル）メチル］エーテル及び誘導体、ペンタエリスリトールテトラグリシジルエーテル及び誘導体、ビスフェノールＡジグリシジルエーテル（ＤＧＥＢＡ）、水素化ビスフェノールＡジグリシジルエーテル、ビスフェノールＦジグリシジルエーテル、水素化ビスフェノールＦジグリシジルエーテル、エポキシフェノールノボラック、水素化エポキシフェノールノボラック、エポキシクレゾールノボラック、水素化エポキシクレゾールノボラック、２－（７－オキサビシクロスピロ（１，３－ジオキサン－５，３'－（７－オキサビシクロ［４．１．０］ヘプタン））、または１，４－ビス（（２，３－ジプロポキシ）－メチル）シクロヘキサンなどが挙げられるが、これに制限されるものではない。

【0039】

本発明の一実施形態において、熱硬化性形状記憶高分子に含まれる硬化剤は二硫化結合を含むことができる。上記二硫化結合（ｄｉｓｕｌｆｉｄｅ ｂｏｎｄｓ）は－Ｓ－Ｓ－結合を意味することができ、二硫化結合を２個含むジチオール化合物及び二硫化結合を３個以上含むポリチオール化合物を全て含むことができる。上記二硫化結合は、化学的架橋結合を形成する熱硬化性高分子において高分子セグメント間の２次架橋の役割をすることができる。これにより、熱硬化性形状記憶高分子は変形形状を形成することができ、熱硬化性化合物に対して一種の熱可塑性の性質を付与することができる。

【0040】

上記硬化剤は、二硫化結合を含むものであればその種類は特に制限されない。二硫化結合を含む化合物の例示として、１，４－ブタンジチオール、１，５－ペンタンジチオール、１，６－ヘキサンジチオール、１，８－オクタンジチオール、１，９－ノナンジチオール、１，１０－デカンジチオール、ｐ－キシレン－α、α'－ジチオール、２，４，６－トリメルカブト－ｓ－トリアゾール、２，５－ジメルカブト－１，３，４－チアジアゾール、ジエチルジスルフィド、ジ－ｓｅｃ－ブチルジスルフィド、ジフェニルジスルフィド、ｐ，ｐ'－ジトリルジスルフィド、ジヘキシルジスルフィド、ジオクチルジスルフィド、ジベンジルジスルフィド、ジベンゾイルジスルフィド、ジチオベンゾイルジスルフィド、ビス（２，６－ジフルオロフェニル）ジスルフィド、ビス（２，６－ジメチル－４－ｔ－ブチルフェニル）ジスルフィド、テトラメチルチウラムジスルフィド、テトラエチルチウラムジスルフィド、テトラブチルチウラムジスルフィド、テトラベンジルチウラムジスルフィド、ジアミノジフェニルジスルフィド、４，４'－ジヒドロキシジフェニルジスルフィド、２，２'－ジカルボキシジフェニルジスルフィド、及び４，４'－ジアミノジフェニルジスルフィドなどが挙げられるが、これに制限されるものではない。

【0041】

本発明の一例において、積層セラミック電子部品の第１樹脂電極層１３１ｂ及び第２樹脂電極層１３２ｂは伝導性付与剤を含むことができる。上記伝導性付与剤は、上述した形状記憶高分子を含む樹脂電極層が電気的伝導性を有するようにするもので、導電性金属及び／または伝導性高分子を含むことができる。上記導電性金属は、例えば、カルシウム（Ｃａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、鉛（Ｐｂ）及び、これらの合金からなる群より選択される１種以上であることができるが、これに制限されるものではない。

【0042】

また、上記伝導性高分子の非制限的な例示として、ＰＴ（ｐｏｌｙ（ｔｈｉｏｐｈｅｎｅ））、ＰＥＤＯＴ（ｐｏｌｙ（ｅｔｈｙｌｅｎｅｄｉｏｘｙ）ｔｈｉｏｐｈｅｎｅ）、ＰＰＳ（ｐｏｌｙ（ｐ－ｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ））、ＰＡＮＩ（ｐｏｌｙａｎｉｌｉｎｅｓ）、Ｐ３ＨＴ（ｐｏｌｙ（３－ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ－２，５－ｄｉｙｌ））、ＰｏｌｙＴＰＤ（ｐｏｌｙ（４－ｂｕｔｙｌｐｈｅｎｙｌｄｉｐｈｅｎｙｌａｍｉｎｅ））、ＰＳＳ（ｐｏｌｙ（４－ｂｕｔｙｌｐｈｅｎｙｌｄｉｐｈｅｎｙｌａｍｉｎｅ））、ＰＶＫ（ｐｏｌｙ（９－ｖｉｎｙｌｃａｒｂａｚｏｌｅ））、ＰＤＢＴ（ｐｏｌｙ（４，４'－ｄｉｍｅｔｈｏｘｙ ｂｉｔｈｏｐｈｅｎｅ））、ｐｏｌｙａｎｉｌｉｎｅまたはｐｏｌｙｐｙｒｒｏｌｅなどの硫黄（Ｓ）及び／または窒素（Ｎ）含有化合物が挙げられるが、ｐｏｌｙ（ｆｌｕｏｒｉｎｅ）、ｐｏｌｙｐｈｅｎｙｌｅｎｅ、ｐｏｌｙｐｙｒｅｎｅ、ｐｏｌｙａｚｕｌｅｎｅ、ｐｏｌｙｎａｐｈｔｈａｌｅｎｅ、ＰＡＣ（ｐｏｌｙ（ａｃｅｔｙｌｅｎｅ））、ＰＰＶ（ｐｏｌｙ（ｐ－ｐｈｅｎｙｌｅｎｅ ｖｉｎｙｌｅｎｅ）などのヘテロ原子を含まない化合物を例として挙げられるが、これに制限されるものではない。

【0043】

一つの例示において、本発明による積層セラミック電子部品の第１及び第２樹脂電極層１３１ｂ、１３２ｂは、炭素ナノチューブ、グラフェン、フラーレンなどのフィラーをさらに含むことができる。上記フィラーは、強度及び／または形状回復力を向上させるためのもので、一種の補強材として機能することができる。上記フィラーをさらに含む場合、本発明による積層セラミック電子部品の第１及び第２樹脂電極層の形状回復能が極大化されることができる。

【0044】

本発明の一実施形態において、本発明の積層セラミック電子部品１００の第１及び第２樹脂電極層１３１ｂ、１３２ｂは、それぞれ、第１及び第２ベース電極層１３１ａ、１３２ａを覆うように配置されることができる。本明細書において、ある層が他の層を「覆うように」配置されるということは、内側に位置する層が外部に露出しない構造を意味することができ、外側に配置される層の内部に、内側に配置される層が配置され、外部からは外側に配置される層だけが見える構造を意味することができる。上記のとおり、第１及び第２金属層１３１ｃ、１３２ｃがそれぞれ第１及び第２導電層１３１ｂ、１３２ｂを覆うように配置される場合、上記第１及び第２導電層１３１ｂ、１３２ｂが外部に露出しないようにすることができ、第１及び第２樹脂電極層１３１ｂ、１３２ｂは外部の衝撃や水分などの汚染物質の浸透を最小化することができる。

【0045】

上記第１及び第２樹脂電極層１３１ｂ、１３２ｂの形成方法は特に限定されない。例えば、熱硬化性形状記憶高分子及び伝導性付与剤を含むペーストにセラミック本体１１０をディブピングして形成するか、上記ペーストをセラミック本体１１０の表面にスクリーン印刷法またはグラビア印刷法などで印刷するか、上記ペーストをセラミック本体１１０の表面に塗布するか、または上記ペーストを乾燥させた乾燥膜をセラミック本体１１０上に転写して形成するなどの多様な方法を使用することができるが、これに制限されるものではない。

【0046】

本発明の一実施形態において、本発明による積層セラミック電子部品１００は、第１樹脂電極層１３１ｂ上に配置される第１メッキ層１３１ｃ、及び第２樹脂電極層１３２ｂ上に配置される第２メッキ層１３２ｃを含むことができる。上記第１及び第２メッキ層１３１ｃ、１３２ｃは、スパッタまたは電解メッキ（Ｅｌｅｃｔｒｉｃ Ｄｅｐｏｓｉｔｉｏｎ）によって形成することができるが、これに制限されるものではない。上記第１及び第２メッキ層１３１ｃ、１３２ｃを形成する材料は特に制限されるものではなく、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、タングステン（Ｗ）、チタン（Ｔｉ）または鉛（Ｐｂ）などの単独またはこれらの合金を含むことができる。

【0047】

以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。

【符号の説明】

【0048】

１００：積層セラミック電子部品
１１０：セラミック本体
１１１：誘電体層
１２１：第１内部電極
１２２：第２内部電極
１３１：第１外部電極
１３２：第２外部電極
１３１ａ：第１ベース電極層
１３２ａ：第２ベース電極層
１３１ｂ：第１樹脂電極層
１３１ｂ：第２樹脂電極層
１３１ｃ、１３２ｃ：メッキ層

【図1】

【図2】

【図3】

【図4】