知財求人 - 知財ポータルサイト「IP Force」
特開2022-121076モジュラー・マルチレベル・カスケード変換器およびその制御方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022121076
(43)【公開日】2022-08-19
(54)【発明の名称】モジュラー・マルチレベル・カスケード変換器およびその制御方法
(51)【国際特許分類】
H02M 7/49 20070101AFI20220812BHJP
H02M 7/483 20070101ALI20220812BHJP
H02M 7/497 20070101ALI20220812BHJP
【ＦＩ】
H02M7/49
H02M7/483
H02M7/497
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2021018235
(22)【出願日】2021-02-08
(71)【出願人】
【識別番号】000006105
【氏名又は名称】株式会社明電舎
(74)【代理人】
【識別番号】100086232
【弁理士】
【氏名又は名称】小林 博通
(74)【代理人】
【識別番号】100092613
【弁理士】
【氏名又は名称】富岡 潔
(74)【代理人】
【識別番号】100104938
【弁理士】
【氏名又は名称】鵜澤 英久
(74)【代理人】
【識別番号】100210240
【弁理士】
【氏名又は名称】太田 友幸
(72)【発明者】
【氏名】大井 一伸
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770AA05
5H770DA03
5H770DA23
5H770DA26
5H770DA30
5H770DA31
5H770EA03
5H770EA21
5H770GA02
5H770GA13
5H770HA02Y
5H770HA02Z
5H770HA03X
5H770HA03Z
(57)【要約】
【課題】モジュラー・マルチレベル・カスケード変換器において、直流リンクコンデンサの電圧リプルを低減し、小容量のコンデンサを適用する。
【解決手段】電流指令値演算部１８ａは、通常は出力電流検出値Ｉｉｎｖに固定値αを加算した転流指令値をセルモジュール出力電流指令値Ｉ＊として出力する。制御対象の相のスイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値Ｖｃａｎｇとセルコンデンサ電圧指令値ＶDC（１＋β）／ｎとの偏差にゲインＧｃを乗算した充放電電流指令値に高調波を重畳してセルモジュール出力電流指令値Ｉ＊として出力する。
【選択図】図３
【解決手段】電流指令値演算部１８ａは、通常は出力電流検出値Ｉｉｎｖに固定値αを加算した転流指令値をセルモジュール出力電流指令値Ｉ＊として出力する。制御対象の相のスイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値Ｖｃａｎｇとセルコンデンサ電圧指令値ＶDC（１＋β）／ｎとの偏差にゲインＧｃを乗算した充放電電流指令値に高調波を重畳してセルモジュール出力電流指令値Ｉ＊として出力する。
【選択図】図３
【特許請求の範囲】
【請求項1】
直流リンクコンデンサの正極端子に接続されたスイッチング素子と、
前記スイッチング素子に対して並列に接続された並列コンデンサと、
前記直流リンクコンデンサの負極端子に２個以上カスケード接続されたチョッパセルまたはブリッジセルを有するセルモジュールと、
前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備えた相数が２以上のモジュラー・マルチレベル・カスケード変換器であって、
２アーム変調方式を用いて電圧指令値を生成し、
制御対象の相の前記電圧指令値が１、かつ、前記制御対象の相の前記スイッチング素子の電圧検出値が０以下となった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の前記電圧指令値が１未満のとき、前記スイッチング素子をターンＯＦＦさせるスイッチング素子のゲート制御器と、
通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相の前記スイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲインＧｃを乗算した充放電電流指令値に高調波を重畳して前記セルモジュール出力電流指令値として出力する電流指令値演算部と、
一定時間Δｔ前の前記セルモジュール出力電流指令値と現在の前記セルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、
前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の前記電圧指令値が１未満であるとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、
を備えたことを特徴とするモジュラー・マルチレベル・カスケード変換器。
前記スイッチング素子に対して並列に接続された並列コンデンサと、
前記直流リンクコンデンサの負極端子に２個以上カスケード接続されたチョッパセルまたはブリッジセルを有するセルモジュールと、
前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備えた相数が２以上のモジュラー・マルチレベル・カスケード変換器であって、
２アーム変調方式を用いて電圧指令値を生成し、
制御対象の相の前記電圧指令値が１、かつ、前記制御対象の相の前記スイッチング素子の電圧検出値が０以下となった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の前記電圧指令値が１未満のとき、前記スイッチング素子をターンＯＦＦさせるスイッチング素子のゲート制御器と、
通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相の前記スイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲインＧｃを乗算した充放電電流指令値に高調波を重畳して前記セルモジュール出力電流指令値として出力する電流指令値演算部と、
一定時間Δｔ前の前記セルモジュール出力電流指令値と現在の前記セルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、
前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の前記電圧指令値が１未満であるとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、
を備えたことを特徴とするモジュラー・マルチレベル・カスケード変換器。
【請求項2】
直流リンクコンデンサの負極端子に接続されたスイッチング素子と、
前記スイッチング素子に対して並列に接続された並列コンデンサと、
前記直流リンクコンデンサの正極端子に２個以上カスケード接続されたチョッパセルまたはブリッジセルを有するセルモジュールと、
前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備えた相数が２以上のモジュラー・マルチレベル・カスケード変換器であって、
２アーム変調方式を用いて電圧指令値を生成し、
制御対象の相の前記電圧指令値が－１、かつ、前記制御対象の相の前記スイッチング素子の電圧検出値が０より大きくなった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の前記電圧指令値が－１より大きいとき、前記スイッチング素子をターンＯＦＦさせるスイッチング素子のゲート制御器と、
通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相の前記スイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲイン－Ｇｃを乗算した充放電電流指令値に高調波を重畳して前記セルモジュール出力電流指令値として出力する電流指令値演算部と、
一定時間Δｔ前の前記セルモジュール出力電流指令値と現在の前記セルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、－１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、
前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の前記電圧指令値が－１より大きいとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、
を備えたことを特徴とするモジュラー・マルチレベル・カスケード変換器。
前記スイッチング素子に対して並列に接続された並列コンデンサと、
前記直流リンクコンデンサの正極端子に２個以上カスケード接続されたチョッパセルまたはブリッジセルを有するセルモジュールと、
前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備えた相数が２以上のモジュラー・マルチレベル・カスケード変換器であって、
２アーム変調方式を用いて電圧指令値を生成し、
制御対象の相の前記電圧指令値が－１、かつ、前記制御対象の相の前記スイッチング素子の電圧検出値が０より大きくなった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の前記電圧指令値が－１より大きいとき、前記スイッチング素子をターンＯＦＦさせるスイッチング素子のゲート制御器と、
通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相の前記スイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲイン－Ｇｃを乗算した充放電電流指令値に高調波を重畳して前記セルモジュール出力電流指令値として出力する電流指令値演算部と、
一定時間Δｔ前の前記セルモジュール出力電流指令値と現在の前記セルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、－１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、
前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の前記電圧指令値が－１より大きいとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、
を備えたことを特徴とするモジュラー・マルチレベル・カスケード変換器。
【請求項3】
前記高調波は、（４）式中の高調波に基づいて決定することを特徴とする請求項１または２記載のモジュラー・マルチレベル・カスケード変換器。
ｉDC：直流リンクに流れる電流
ｋ：１以上の整数
Ｉｄ：ｄ軸電流
Ｉｑ：ｑ軸電流
ω：角周波数
ｔ：時間
Ｉｃ：循環電流
【数4】
ｋ：１以上の整数
Ｉｄ：ｄ軸電流
Ｉｑ：ｑ軸電流
ω：角周波数
ｔ：時間
Ｉｃ：循環電流
【請求項4】
（４）式で求められる前記高調波のうち（１１）式の３次高調波のみを前記充放電電流指令値に重畳することを特徴とする請求項３記載のモジュラー・マルチレベル・カスケード変換器。
ｉDC1：直流リンクに流れる電流のうち３次高調波
【数11】
【請求項5】
（４）式で求められる前記高調波のうち（１１）式の３次高調波と（１２）式の６次高調波を前記充放電電流指令値に重畳することを特徴とする請求項３記載のモジュラー・マルチレベル・カスケード変換器。
ｉDC1：直流リンクに流れる電流のうち３次高調波
ｉDC2：直流リンクに流れる電流のうち６次高調波
【数11】
【数12】
ｉDC2：直流リンクに流れる電流のうち６次高調波
【請求項6】
（４）式で求められる前記高調波のうち、Ｉｄの項よりもＩｑの項についてより高い次数の高調波まで重畳することを特徴とする請求項３記載のモジュラー・マルチレベル・カスケード変換器。
【請求項7】
前記高調波を、（４）式、または（１１）式、または（１２）式で求められる高調波よりも小さくしたことを特徴とする請求項３～６のうち何れかに記載のモジュラー・マルチレベル・カスケード変換器。
【請求項8】
直流リンクコンデンサの正極端子に接続されたスイッチング素子と、
前記スイッチング素子に対して並列に接続された並列コンデンサと、
前記直流リンクコンデンサの負極端子に２個以上カスケード接続されたチョッパセルまたはブリッジセルを有するセルモジュールと、
前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備えた相数が２以上のモジュラー・マルチレベル・カスケード変換器の制御方法であって、
２アーム変調方式を用いて電圧指令値を生成し、
ゲート制御器は、制御対象の相の前記電圧指令値が１、かつ、前記制御対象の相の前記スイッチング素子の電圧検出値が０以下となった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の前記電圧指令値が１未満のとき、前記スイッチング素子をターンＯＦＦさせ、
電流指令値演算部は、通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相の前記スイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲインＧｃを乗算した充放電電流指令値に高調波を重畳して前記セルモジュール出力電流指令値として出力し、
電流制御部は、一定時間Δｔ前の前記セルモジュール出力電流指令値と現在の前記セルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、１と、を加算した値をセルモジュール電圧指令値として出力し、
ゲート信号生成部は、前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の前記電圧指令値が１未満であるとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成する
ことを特徴とするモジュラー・マルチレベル・カスケード変換器の制御方法。
前記スイッチング素子に対して並列に接続された並列コンデンサと、
前記直流リンクコンデンサの負極端子に２個以上カスケード接続されたチョッパセルまたはブリッジセルを有するセルモジュールと、
前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備えた相数が２以上のモジュラー・マルチレベル・カスケード変換器の制御方法であって、
２アーム変調方式を用いて電圧指令値を生成し、
ゲート制御器は、制御対象の相の前記電圧指令値が１、かつ、前記制御対象の相の前記スイッチング素子の電圧検出値が０以下となった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の前記電圧指令値が１未満のとき、前記スイッチング素子をターンＯＦＦさせ、
電流指令値演算部は、通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相の前記スイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲインＧｃを乗算した充放電電流指令値に高調波を重畳して前記セルモジュール出力電流指令値として出力し、
電流制御部は、一定時間Δｔ前の前記セルモジュール出力電流指令値と現在の前記セルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、１と、を加算した値をセルモジュール電圧指令値として出力し、
ゲート信号生成部は、前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の前記電圧指令値が１未満であるとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成する
ことを特徴とするモジュラー・マルチレベル・カスケード変換器の制御方法。
【請求項9】
直流リンクコンデンサの負極端子に接続されたスイッチング素子と、
前記スイッチング素子に対して並列に接続された並列コンデンサと、
前記直流リンクコンデンサの正極端子に２個以上カスケード接続されたチョッパセルまたはブリッジセルを有するセルモジュールと、
前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備えた相数が２以上のモジュラー・マルチレベル・カスケード変換器の制御方法であって、
２アーム変調方式を用いて電圧指令値を生成し、
ゲート制御器は、制御対象の相の前記電圧指令値が－１、かつ、前記制御対象の相の前記スイッチング素子の電圧検出値が０よりも大きくなった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の前記電圧指令値が－１より大きいとき、前記スイッチング素子をターンＯＦＦさせ、
電流指令値演算部は、通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相の前記スイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲイン－Ｇｃを乗算した充放電電流指令値に高調波を重畳して前記セルモジュール出力電流指令値として出力し、
電流制御部は、一定時間Δｔ前の前記セルモジュール出力電流指令値と現在の前記セルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、－１と、を加算した値をセルモジュール電圧指令値として出力し、
ゲート信号生成部は、前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の前記電圧指令値が－１より大きいとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成する
ことを特徴とするモジュラー・マルチレベル・カスケード変換器の制御方法。
前記スイッチング素子に対して並列に接続された並列コンデンサと、
前記直流リンクコンデンサの正極端子に２個以上カスケード接続されたチョッパセルまたはブリッジセルを有するセルモジュールと、
前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、
を備えた相数が２以上のモジュラー・マルチレベル・カスケード変換器の制御方法であって、
２アーム変調方式を用いて電圧指令値を生成し、
ゲート制御器は、制御対象の相の前記電圧指令値が－１、かつ、前記制御対象の相の前記スイッチング素子の電圧検出値が０よりも大きくなった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の前記電圧指令値が－１より大きいとき、前記スイッチング素子をターンＯＦＦさせ、
電流指令値演算部は、通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相の前記スイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲイン－Ｇｃを乗算した充放電電流指令値に高調波を重畳して前記セルモジュール出力電流指令値として出力し、
電流制御部は、一定時間Δｔ前の前記セルモジュール出力電流指令値と現在の前記セルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、－１と、を加算した値をセルモジュール電圧指令値として出力し、
ゲート信号生成部は、前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の前記電圧指令値が－１より大きいとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成する
ことを特徴とするモジュラー・マルチレベル・カスケード変換器の制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、モジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）において、二重スターチョッパセル（ＤＳＣＣ）の片側アームを高耐圧スイッチング素子に置き換えた回路に関する。
【背景技術】
【0002】
図１は特許文献１の図１４に示されているモジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）の主回路構成である。この回路の特長として部品点数が少ないこと、導通損失を低減できることが特許文献１，非特許文献１にて挙げられている。損失低減効果は特許文献１，非特許文献１にて示されている。
【0003】
図１の左側には直流電圧源が接続されているが、実際には直流リンクコンデンサが接続される。さらに、別の電力源となる電力変換装置や負荷、直流の送配電線が接続される場合もある。
【0004】
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１９－４７７１３号公報
【非特許文献】
【0006】
【非特許文献1】Ｋａｚｕｎｏｂｕ Ｏｉ，Ｋｅｎｔａ Ｔａｋａｓｈｏ，Ｙｕｇｏ Ｔａｄａｎｏ，「Ｍｏｄｕｌａｒ Ｍｕｌｔｉｌｅｖｅｌ Ｃｏｎｖｅｒｔｅｒ Ｒｅｐｌａｃｅｄ Ｏｎｅ Ｍｏｄｕｌｅ ｗｉｔｈ Ｈｉｇｈ Ｖｏｌｔａｇｅ ＩＧＢＴ」， ＩＰＥＣ２０１８新潟２２Ｂ３－１
【発明の概要】
【発明が解決しようとする課題】
【0007】
図１の回路の問題点は、他の構成に比べて大型の直流リンクコンデンサを必要とすることである。この原因は、回路を動作させることにより直流リンクコンデンサに高調波電流が流れ込むためである。この高調波電流を評価する。交流相電圧ｖSU，ｖSV，ｖSWが（１）式，交流相電流ｉinvU，ｉinvV，ｉinvWが（２）式で表される場合を考える。
【0008】
【数1】
【0009】
【数2】
【0010】
ここで、Ｖは交流側線間電圧実効値、Ｉdはｄ軸電流で回路の入出力電力のうち有効電力に関与、Ｉqはｑ軸電流で無効電力に関与する。ωは角周波数，ｔは時間である。
【0011】
図１の回路では、ある相の相電圧が他の相に比べ大きいときに上アームの高耐圧のスイッチング素子がＯＮする。（１）式では、Ｕ相の上アームスイッチング素子がＯＮする期間は－π／３＜ωｔ＜π／３である。Ｖ相についてはπ／３＜ωｔ＜π，Ｗ相は－π＜ωｔ＜－π／３となる。
【0012】
直流リンクには、上アームスイッチング素子がＯＮの相の交流相電流ｉinvU，またはｉinvV，またはｉinvWと、該当相のセルコンデンサを充電しセルコンデンサ電圧を一定に保つための循環電流Ｉｃが流れる。特許文献１では循環電流Ｉｃを一定値としている。この直流リンクに流れる電流ｉDCは以下の（３）式で表される。
【0013】
【数3】
【0014】
π／３＜ωｔ＜πの期間では、直流リンクからＵ相に流れる電流は零である。しかし、各相のスイッチング素子やセル損失のばらつきを無視すると、直流リンクからＶ相に流れる電流の波形はＵ相のものと全く同じである。－π＜ωｔ＜－π／３の期間も直流リンクからＷ相に同じ波形の電流が流れる。そのため、直流リンクに流れる電流ｉDCは基本波の３倍の周波数の周期性を持つ波形となる。直流リンクに流れる電流ｉDCをフーリエ級数展開すると、（４）式が得られる。なお、ｋは１以上の整数とする。
【0015】
【数4】
【0016】
直流リンクに流れる電流ｉDCのうち、直流成分を除いたすべての高調波電流が直流リンクコンデンサに流れ込むと仮定した場合、直流リンクコンデンサの電圧リプルΔｖDCは（５）式で表される。ＣDCは直流リンクコンデンサの容量である。
【0017】
【数5】
【0018】
以上のように、図１の回路を動作させると直流リンクコンデンサ電圧に電圧リプルΔｖDCが発生する。電圧リプルΔｖDCのうち最大の周波数成分は基本波の３倍であり、特にｑ軸電流Ｉq，すなわち無効電力を出力しようとすると有力電力出力時に比べ電圧リプルΔｖDCは３倍となる。電圧リプルΔｖDCが大きい場合は回路の動作が不安定になる恐れがある。安定動作のためには直流リンクコンデンサ電圧ＶDCは（６）式を満たす必要がある。
【0019】
【数6】
【0020】
（６）式を満たせず直流リンクコンデンサ電圧ＶDCが交流線間電圧ピークよりも小さくなると、交流側から直流リンクに制御不能な電流が流れてしまう。これを防ぐ方法の１つとして電圧リプルΔｖDCの低減があるが、直流リンクコンデンサの容量ＣDCを大きくすると装置のコストや体積が増加してしまう。
【0021】
直流リンクに接続される他の装置や負荷のインピーダンスが小さければ、高調波電流は他の装置や負荷にも流れるため直流リンクコンデンサの容量ＣDCの容量を小さくできる。
【0022】
しかし、長距離直流送電やサイリスタ変換装置などインピーダンスの高い装置や負荷が接続される場合には対応できない。別の方法として直流リンクコンデンサ電圧ＶDCの増加があるが、直流リンクコンデンサの耐圧を高くする必要があり、この場合もコストや体積が増加してしまう。
【0023】
さらに、直流リンクコンデンサ電圧ＶDCを増加するとそれに比例してセルコンデンサ電圧も増加させる必要があり、セルコンデンサのコストや体積増加、スイッチング損失増加、セルのスイッチングによる電圧リプル増加といった問題も発生する。また、非特許文献１では直流リンクコンデンサ電圧ＶDCと交流側線間電圧実効値Ｖの関係が以下の（７）式を満たすとき、循環電流Ｉｃを零にできることが示されている。
【0024】
【数7】
【0025】
直流リンクコンデンサ電圧ＶDCを増加すると（７）式の条件から離れ、循環電流Ｉｃが増加し導通損失まで増加してしまう。
【0026】
以上示したようなことから、モジュラー・マルチレベル・カスケード変換器において、直流リンクコンデンサの電圧リプルを低減し、小容量のコンデンサを適用することが課題となる。
【課題を解決するための手段】
【0027】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流リンクコンデンサの正極端子に接続されたスイッチング素子と、前記スイッチング素子に対して並列に接続された並列コンデンサと、前記直流リンクコンデンサの負極端子に２個以上カスケード接続されたチョッパセルまたはブリッジセルを有するセルモジュールと、前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、を備えた相数が２以上のモジュラー・マルチレベル・カスケード変換器であって、２アーム変調方式を用いて電圧指令値を生成し、制御対象の相の前記電圧指令値が１、かつ、前記制御対象の相の前記スイッチング素子の電圧検出値が０以下となった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の前記電圧指令値が１未満のとき、前記スイッチング素子をターンＯＦＦさせるスイッチング素子のゲート制御器と、通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相の前記スイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲインＧｃを乗算した充放電電流指令値に高調波を重畳して前記セルモジュール出力電流指令値として出力する電流指令値演算部と、一定時間Δｔ前の前記セルモジュール出力電流指令値と現在の前記セルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の前記電圧指令値が１未満であるとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、を備えたことを特徴とする。
【0028】
また、他の態様として、直流リンクコンデンサの負極端子に接続されたスイッチング素子と、前記スイッチング素子に対して並列に接続された並列コンデンサと、前記直流リンクコンデンサの正極端子に２個以上カスケード接続されたチョッパセルまたはブリッジセルを有するセルモジュールと、前記スイッチング素子と前記セルモジュールとの間に接続されたバッファリアクトルと、を備えた相数が２以上のモジュラー・マルチレベル・カスケード変換器であって、２アーム変調方式を用いて電圧指令値を生成し、制御対象の相の前記電圧指令値が－１、かつ、前記制御対象の相の前記スイッチング素子の電圧検出値が０より大きくなった時、前記スイッチング素子をターンＯＮし、前記制御対象の相の前記電圧指令値が－１より大きいとき、前記スイッチング素子をターンＯＦＦさせるスイッチング素子のゲート制御器と、通常は出力電流検出値に固定値αを加算した転流指令値をセルモジュール出力電流指令値として出力し、前記制御対象の相の前記スイッチング素子がＯＮした場合、一定時間Δｔｃの間、セルコンデンサ電圧平均値とセルコンデンサ電圧指令値との偏差にゲイン－Ｇｃを乗算した充放電電流指令値に高調波を重畳して前記セルモジュール出力電流指令値として出力する電流指令値演算部と、一定時間Δｔ前の前記セルモジュール出力電流指令値と現在の前記セルモジュール出力電流指令値との差分にゲインＧｌを乗算したフィードフォワード項と、前記セルモジュール出力電流指令値とセルモジュール出力電流検出値との偏差にゲインＧを乗算した値と、－１と、を加算した値をセルモジュール電圧指令値として出力する電流制御部と、前記制御対象の相の前記スイッチング素子のゲート指令がＯＦＦであり、かつ、前記制御対象の相の前記電圧指令値が－１より大きいとき前記電圧指令値を選択し、それ以外のとき前記セルモジュール電圧指令値を選択し、選択された値に補正係数を乗算し、セルコンデンサ電圧制御指令値が加算された値とキャリア三角波を比較してセルゲート指令を生成するゲート信号生成部と、を備えたことを特徴とする。
【0029】
また、その一態様として、前記高調波は、（４）式中の高調波に基づいて決定することを特徴とする。
【0030】
【数4】
【0031】
ｉDC：直流リンクに流れる電流
ｋ：１以上の整数
Ｉｄ：ｄ軸電流
Ｉｑ：ｑ軸電流
ω：角周波数
ｔ：時間
Ｉｃ：循環電流。
ｋ：１以上の整数
Ｉｄ：ｄ軸電流
Ｉｑ：ｑ軸電流
ω：角周波数
ｔ：時間
Ｉｃ：循環電流。
【0032】
また、その一態様として、（４）式で求められる前記高調波のうち（１１）式の３次高調波のみを前記充放電電流指令値に重畳することを特徴とする。
【0033】
【数11】
【0034】
ｉDC1：直流リンクに流れる電流のうち３次高調波。
【0035】
また、他の態様として、（４）式で求められる前記高調波のうち（１１）式の３次高調波と（１２）式の６次高調波を前記充放電電流指令値に重畳することを特徴とする。
【0036】
【数11】
【0037】
【数12】
【0038】
ｉDC1：直流リンクに流れる電流のうち３次高調波
ｉDC2：直流リンクに流れる電流のうち６次高調波。
ｉDC2：直流リンクに流れる電流のうち６次高調波。
【0039】
また、他の態様として、（４）式で求められる前記高調波のうち、Ｉｄの項よりもＩｑの項についてより高い次数の高調波まで重畳することを特徴とする。
【0040】
また、その一態様として、前記高調波を、（４）式、または（１１）式、または（１２）式で求められる高調波よりも小さくしたことを特徴とする。
【発明の効果】
【0041】
本発明によれば、モジュラー・マルチレベル・カスケード変換器において、直流リンクコンデンサの電圧リプルを低減し、小容量のコンデンサを適用することが可能となる。
【図面の簡単な説明】
【0042】
【図1】実施形態１～３のモジュラー・マルチレベル・カスケード変換器の主回路構成図。
【図2】チョッパセルとブリッジセルを示す回路構成図。
【図3】特許文献１の制御回路を示す図。
【図4】スイッチング素子のゲート制御器の一例を示す図。
【図5】キャリア三角波の起動信号を示す図。
【図6】スイッチング素子のゲート制御器の他例を示す図。
【図7】スイッチング素子のゲート制御器の出力波形を示すタイムチャート。
【図8】実施形態１の高調波重畳部を示す図。
【図9】実施形態２の高調波重畳部を示す図。
【図10】実施形態３の高調波重畳部を示す図。
【図11】実施形態１適用時のシミュレーション波形を示す図。
【発明を実施するための形態】
【0043】
【0044】
［実施形態１］
図１に基づいてモジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）の主回路構成を説明する。このＭＭＣＣの回路の特徴は図２に示すチョッパセルＣをカスケード接続したセルモジュール１で下アームを構成する点にあり、セル接続台数を増加することでより高い電圧を扱うことができる。
図１に基づいてモジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）の主回路構成を説明する。このＭＭＣＣの回路の特徴は図２に示すチョッパセルＣをカスケード接続したセルモジュール１で下アームを構成する点にあり、セル接続台数を増加することでより高い電圧を扱うことができる。
【0045】
また、本実施形態１では、図１に示すように、上アームに高耐圧のスイッチング素子Ｓｕ，Ｓｖ，Ｓｗを接続する。さらに、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗには並列コンデンサＣｕ，Ｃｖ，Ｃｗがそれぞれ並列接続される。すなわち、本実施形態１におけるモジュラー・マルチレベル・カスケード変換器は、直流リンクコンデンサＤＣＰ，ＤＣＮと、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗと、並列コンデンサＣｕ，Ｃｖ，Ｃｗと、セルモジュール１と、バッファリアクトルＬｕ，Ｌｖ，Ｌｗと、フィルタリアクトルＦＬと、を備える。
【0046】
直流リンクコンデンサＤＣＰ，ＤＣＮは、１つに統合してもよい。
【0047】
スイッチング素子Ｓｕ，Ｓｖ，Ｓｗは、自己消弧能力を有する半導体素子にダイオードを逆並列に接続したもので、４５００Ｖ耐圧などの高耐圧のものとする。スイッチング素子Ｓｕ，Ｓｖ，Ｓｗは、直流リンクコンデンサＤＣＰの正極端子と交流出力端子ｕ，ｖ，ｗの間に配置される。出力する交流電圧の大きさによって、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗは複数個が直列接続される場合もある。並列コンデンサＣｕ，Ｃｖ，Ｃｗは、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗに並列接続される。
【0048】
セルモジュール１は、直流リンクコンデンサＤＣＮの負極端子に接続され、チョッパセルＣを複数個カスケード接続したものである。このセルモジュール１により各交流出力相の下アームが構成される。
【0049】
セルモジュール１と交流出力端子ｕ，ｖ，ｗの間には、バッファリアクトルＬｕ，Ｌｖ，Ｌｗがそれぞれ接続される。交流出力端子ｕ，ｖ，ｗには、一般的にスイッチングノイズの流出を抑制するためのフィルタリアクトルＦＬが接続される。
【0050】
なお、Ｖｐｕ，Ｖｐｖ，Ｖｐｗはスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの電圧検出値、ＶDCは直流電圧検出値（直流リンクコンデンサ電圧）、Ｉｚはセルモジュール出力電流検出値、Ｉｉｎｖは出力電流検出値、Ｖｓは系統電圧検出値であり、それぞれ検出され、後述する図３の制御回路で用いられる。
【0051】
チョッパセルＣは、図２（ａ）に示すように、一方の接続端子に第１スイッチングデバイスＳ１の一端が接続される。一方の接続端子と他方の接続端子との間に第２スイッチングデバイスＳ２が接続される。第１スイッチングデバイスＳ１の他端と他方の接続端子との間にセルコンデンサＣａが接続される。
【0052】
また、チョッパセルＣの代わりに、ブリッジセルＢを接続してもよい。ブリッジセルＢは、図２（ｂ）に示すように、一方の接続端子に第３スイッチングデバイスＳ３の一端が接続される。第３スイッチングデバイスＳ３と一方の接続端子の共通接続点に第４スイッチングデバイスＳ４の一端が接続される。第３スイッチングデバイスＳ３の他端と他方の接続端子との間に第５スイッチングデバイスＳ５が接続される。第４スイッチングデバイスＳ４の他端と他方の接続端子との間に第６スイッチングデバイスＳ６が接続される。第３，第５スイッチングデバイスＳ３，Ｓ５の共通接続点と第４，第６スイッチングデバイスＳ４，Ｓ６の共通接続点との間にセルコンデンサＣｂが接続される。
【0053】
これらの回路では、特許文献１の図２に示すように電圧指令値に２アーム変調を適用することを想定している。期間１において上アームのスイッチング素子ＳｕをＯＮし出力電流を上アームにバイパスさせることでスイッチング素子の導通損を低減し、この期間中に下アームのセルモジュール１に循環電流を流しセルコンデンサＣａを充放電することで、セルコンデンサ電圧制御を簡単に実現することを想定している。
【0054】
図１を例にすると、期間１では以下の動作を行う必要がある。
・上アームのスイッチング素子ＳｕのターンＯＮ時にスイッチング素子Ｓｕに並列接続されている並列コンデンサＣｕの残留電荷による短絡を防ぐため、下アームから電流を過剰に出力し並列コンデンサＣｕの電荷を放電し、その後、上アームの逆並列ダイオードを導通させ、電流を転流させる。
・転流の確認後、上アームのスイッチング素子ＳｕをターンＯＮする。
・直流リンクコンデンサＤＣＰ，ＤＣＮから上アームのスイッチング素子Ｓｕ，下アームのセルモジュール１に循環電流を流し、セルコンデンサＣａを充電する。
・循環電流を停止し、上アームにおけるスイッチング素子ＳｕのターンＯＦＦ時の零電圧スイッチング確立のため、下アームのセルモジュール１から電流を過剰に出力し並列コンデンサＣｕの電荷を放電し、その後、上アームの逆並列ダイオードを導通させ、電流を転流させる。この動作によって、上アームのスイッチング素子Ｓｕの電圧検出値Ｖｐｕを零以下とする。
・転流の確認後、上アームのスイッチング素子ＳｕをターンＯＦＦする。
・上アームのスイッチング素子ＳｕのターンＯＮ時にスイッチング素子Ｓｕに並列接続されている並列コンデンサＣｕの残留電荷による短絡を防ぐため、下アームから電流を過剰に出力し並列コンデンサＣｕの電荷を放電し、その後、上アームの逆並列ダイオードを導通させ、電流を転流させる。
・転流の確認後、上アームのスイッチング素子ＳｕをターンＯＮする。
・直流リンクコンデンサＤＣＰ，ＤＣＮから上アームのスイッチング素子Ｓｕ，下アームのセルモジュール１に循環電流を流し、セルコンデンサＣａを充電する。
・循環電流を停止し、上アームにおけるスイッチング素子ＳｕのターンＯＦＦ時の零電圧スイッチング確立のため、下アームのセルモジュール１から電流を過剰に出力し並列コンデンサＣｕの電荷を放電し、その後、上アームの逆並列ダイオードを導通させ、電流を転流させる。この動作によって、上アームのスイッチング素子Ｓｕの電圧検出値Ｖｐｕを零以下とする。
・転流の確認後、上アームのスイッチング素子ＳｕをターンＯＦＦする。
【0055】
以上の実現には非常に高速な電流制御が必要となる。
【0056】
図３に特許文献１の実施形態７の制御部の構成図を示す。この制御部は図１の回路に適用することを想定している。図３はいくつかの制御ブロックに分かれている。まず電圧指令値Ｖ＊を演算するブロック（以下、電圧指令値演算部２と称する）について説明する。
【0057】
電圧指令値Ｖ＊の演算方法としては、フィードフォワードで求める、電圧制御を行うといった方法もあるが、ここでは電流制御を行う場合を例に説明する。電圧指令値演算部２は、以下のように構成される。
【0058】
位相同期回路ＰＬＬは、系統電圧検出値Ｖｓを入力し、位相θを出力する。ここではモジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ）を系統連系装置として適用することを想定しているが、モータ駆動装置としての適用であれば位相θはモータに備えられたロータリーエンコーダにより検出される。
【0059】
ｄｑ変換器３は、変換器各相の出力電流検出値Ｉｉｎｖと位相θを入力し、出力電流検出値Ｉｉｎｖを系統周波数に同期した回転座標系のｄ軸電流検出値Ｉｄ，ｑ軸電流検出値Ｉｑに変換する。出力電流検出値Ｉｉｎｖにはスイッチングリプルやノイズを除去するためのフィルタが適用される場合もある（図３では省略）。
【0060】
減算器４ｄ，４ｑは、ｄ軸電流指令値Ｉｄ＊，ｑ軸電流指令値Ｉｑ＊と、ｄ軸電流検出値Ｉｄ，ｑ軸電流検出値Ｉｑとの偏差を求める。ＰＩアンプ５ｄ，５ｑは、減算器４ｄ，４ｑで求めた偏差を増幅し、系統周波数（またはモータ電圧の周波数）に同期した回転座標上の電圧指令値を出力する。
【0061】
ｄｑ逆変換器６において、ＰＩアンプ５ｄ，５ｑの出力である回転座標上の電圧指令値を位相θに基づいてｄｑ逆変換し、固定座標上の電圧指令値を出力する。
【0062】
２アーム変調器７は、ｄｑ逆変換器６の出力である固定座標上の電圧指令値に対して２アーム変調を行う。最大値選択部７ａは、ｄｑ逆変換された固定座標上の三相の電圧指令値のうち、最も大きい値を選択して出力する。加算器８ａは、ｄｑ逆変換された３相の電圧指令値に固定値である１を加算し、加算結果から最大値選択部７ａの出力を減算する。
【0063】
以上により電圧指令値Ｖ＊の演算・２アーム変調処理が行われる。ｄｑ逆変換器６の出力が３相平衡正弦波ならば、２アーム変調後の電圧指令値Ｖ＊は特許文献１の図２に示す波形になる。
【0064】
電圧指令値Ｖ＊と上アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの電圧検出値（スイッチング素子のコレクタ、エミッタ間電圧）Ｖｐｕ，Ｖｐｖ，Ｖｐｗはスイッチング素子のゲート制御器９ａに入力される。図４にＵ相におけるスイッチング素子のゲート制御器９ａの構成を示す。Ｕ相のスイッチング素子のゲート制御器９ａは以下のように構成される。
【0065】
比較器１０ａにおいて、Ｕ相の電圧指令値Ｖｕ＊が１に等しいか否かを判定し、１の場合は１を出力し、それ以外の場合は０を出力する。比較器１０ａの出力は、後述するスイッチＳＷ３の下側入力端子とＯＲ素子１１に入力される。
【0066】
比較器１２ａにおいて、Ｕ相におけるスイッチング素子Ｓｕの電圧検出値Ｖｐｕが０を超えているか否かを判定する。比較器１２ａの出力は、スイッチＳＷ３の制御信号となる。Ｖｐｕ＞０ならばスイッチＳＷ３は上側入力端子の入力信号を出力し、Ｖｐｕ≦０ならばスイッチＳＷ３は下側入力端子の入力信号を出力する。スイッチＳＷ３の出力信号は、そのままＵ相上アームゲート指令となる。
【0067】
バッファ１３は、スイッチＳＷ３の出力信号を入力し、１演算時間遅らせて出力する。バッファ１３の出力信号は、スイッチＳＷ３の上側入力端子に入力される。
【0068】
ＯＲ素子１１は、スイッチＳＷ３の出力信号と比較器１０ａの出力を入力し、少なくとも一方が１ならば１を出力し、両方０の場合は０を出力する。ＮＯＴ素子１４は、ＯＲ素子１１の出力を反転して出力する。ＮＯＴ素子１４の出力は、後述するスイッチＳＷ２の制御信号となる。
【0069】
立ち上がり検出器１５は、スイッチＳＷ３の出力信号が０から１に変化したときに１演算時間だけ１を出力する。ホールド器１６は、立ち上がり検出器１５の出力が１ならば、１を一定時間Δｔｃ出力し続ける。一定時間Δｔｃは、セルコンデンサ充放電制御の時間である。特許文献１の図２の期間１よりも少し短い時間を指定する。ＮＯＴ素子１７は、ホールド器１６の出力信号を反転して出力する。ＮＯＴ素子１７の出力信号は、後述するスイッチＳＷ１の制御信号となる。
【0070】
スイッチング素子のゲート制御器９ａは、Ｕ相上アームゲート指令として、制御対象の相の電圧指令値Ｖ＊が１である場合にＯＮ指令を出力し、Ｖ＊＜１の場合はＯＦＦ指令を出力する。ただし、ＯＮ／ＯＦＦの切り替えは、上アームのスイッチング素子Ｓｕ，Ｓｖ，Ｓｗの電圧検出値Ｖｐｕ，Ｖｐｖ，Ｖｐｗのうち制御対象の相の値が零以下である場合のみ行う。
【0071】
また、スイッチＳＷ１の制御信号は、通常１である。制御対象となる相の上アームのスイッチング素子のゲート指令がＯＮになったら、一定時間Δｔｃだけ０になり、その後１に戻る。
【0072】
スイッチＳＷ２の制御信号は、制御対象となる相の上アームのスイッチング素子がＯＮである、または電圧指令値Ｖ＊が１に等しい、のどちらかを満たす場合に０を出力する。
【0073】
期間２における下アームのセルモジュール出力電流指令値Ｉ＊を演算する電流指令値演算部１８ａについて説明する。電流指令値演算部１８ａは、以下のように構成される。
【0074】
加算器１９は、変換器各相の出力電流検出値Ｉｉｎｖに固定値αを加算し、転流指令値を演算する。固定値αは、出力電流検出値Ｉｉｎｖの定格値（１００％連続運転可能な電流値）の１％～１０％程度とする。加算器１９の出力である転流指令値は、スイッチＳＷ１の上側入力端子に入力される。
【0075】
乗算器２０は、直流電圧検出値ＶDCに固定値１＋βを乗算し、セル台数ｎで除算し、セルコンデンサ電圧平均値の指令値（セルコンデンサ電圧指令値）ＶDC（１＋β）／ｎを出力する。固定値１＋βとして、β＝５％程度（≒０．０５）を設定する。これによりセルコンデンサ電圧指令値ＶDC（１＋β）／ｎは、直流電圧検出値ＶDCを１相あたりのセル台数ｎで割りさらに５％増加させた値となる。
【0076】
ホールド器２１は、各相のセルコンデンサ電圧平均値Ｖｃａｖｇを所定のタイミングでホールドし、そのときの値を出力し続ける。セルコンデンサ電圧平均値Ｖｃａｖｇは、１相あたりのセル台数をｎ、ｋ番目のセルコンデンサ電圧検出値をＶｃｋとしたとき以下の（８）式で求める。所定のタイミングは、制御対象となる相の上アームのスイッチング素子のゲート指令がＯＮになった直後である。
【0077】
【数8】
【0078】
減算器２２は、ホールド器２１の出力から乗算器２０の出力を減算し、偏差を求める。乗算器２３ａは、偏差にゲインＧｃを乗算し、セルコンデンサ充電のための充放電電流指令値を出力する。特許文献１では乗算器２３ａの出力である充放電電流指令値をスイッチＳＷ１の下側入力端子に入力するが、本実施形態１では充放電指令値に後述する高調波を重畳してスイッチＳＷ１の下側入力端子に入力する。
【0079】
スイッチＳＷ１は、スイッチング素子のゲート制御器９ａからの制御信号を入力し、１ならば上側入力端子の信号を出力し、０ならば下側入力端子の信号を出力する。すなわち、スイッチＳＷ１は、通常は転流指令値Ｉｉｎｖ＋αを出力し、制御対象となる相の上アームのスイッチング素子のゲート指令がＯＮになったら一定時間Δｔｃだけ充放電電流指令値の出力に切り替え、その後、転流指令値Ｉｉｎｖ＋αの出力に戻る。
【0080】
セルモジュール出力電流指令値Ｉ＊を入力し、期間２におけるセルモジュール電圧指令値Ｖｎ＊を求める電流制御部２４ａについて説明する。電流制御部２４ａは、以下のように構成される。
【0081】
微分器２５は、セルモジュール出力電流指令値Ｉ＊を入力し、現在のセルモジュール出力電流指令値Ｉ＊と時間Δｔ前のセルモジュール出力電流指令値Ｉ＊との差分を出力する。微分器２５は、後述する起動信号を入力し、セルｎ台分のキャリア三角波の最大値の谷の部分でのみ動作する。時間Δｔはキャリア三角波の１／ｎ周期である。
【0082】
アンプ２６は、微分器２５の出力にゲインＧｌをかけ、電圧指令値のフィードフォワード項を出力する。減算器２７は、対応する相同士のセルモジュール出力電流検出値Ｉｚとセルモジュール出力電流指令値Ｉ＊の偏差を演算する。
【0083】
アンプ２８は、偏差にゲインＧを乗算する。加算器２９ａは、アンプ２８の出力に電圧指令値のフィードフォワード項と固定値１を加算する。加算器２９ａの出力がセルモジュール１のセルモジュール電圧指令値Ｖｎ＊となる。
【0084】
電圧指令値Ｖ＊とセルモジュール電圧指令値Ｖｎ＊からゲート信号を生成するゲート信号生成部３０について説明する。
【0085】
スイッチＳＷ２の上側入力端子には電圧指令値Ｖ＊が入力され、スイッチＳＷ２の下側入力端子にはセルモジュール電圧指令値Ｖｎ＊が入力される。スイッチＳＷ２は、スイッチング素子のゲート制御器９ａからの制御信号を入力し、１ならば上側入力端子の信号を出力し、０ならば下側入力端子の信号を出力する。すなわち、制御対象となる相のスイッチング素子のゲート指令がＯＮまたはＶ＊＝＝１であれば下側入力端子の出力に切り替え、それ以外では上側入力端子の出力に切り替わる。
【0086】
スイッチＳＷ２の出力は乗算器３１に入力され、振幅の補正が行われる。乗算器３１の乗数は、以下のように演算される。
【0087】
除算器３２は、変換器の直流電圧検出値ＶDCをセル台数ｎで除算しその結果の逆数を演算、すなわち、ｎ／ＶDCを出力する。乗算器３３は、除算器３２の出力とセルコンデンサ電圧平均値Ｖｃａｖｇとの積を演算する。乗算器３３の出力が乗算器３１の乗数、すなわち、振幅の補正係数となる。
【0088】
加算器３４は、振幅補正が行われた電圧指令値に、各セルコンデンサ電圧制御指令値を加算する。セルコンデンサ電圧制御指令値は、以下のように演算される。
【0089】
減算器３５は、セル３ｎ台分のセルコンデンサ電圧検出値Ｖｃそれぞれと、制御対象のセルと同じ相のセルコンデンサ電圧平均値Ｖｃａｖｇとの偏差を演算する。セルコンデンサ電圧検出値Ｖｃは、１相あたりのセルｎ台３相分、合計セル３ｎ台分の信号である。
【0090】
アンプ３６は、偏差にゲインＧｃｉを乗算する。符号抽出器３７は、セルモジュール出力電流検出値Ｉｚの符号抽出結果を出力する。すなわち、符号抽出器３７は、Ｉｚ＞０ならば１を、Ｉｚ＜０ならば－１を、Ｉｚ＝０ならば０を出力する。乗算器３８は、アンプ３６の出力と、制御対象のセルと同じ相のセルモジュール出力電流検出値Ｉｚの符号検出結果と、の積を演算する。乗算器３８の出力がセルコンデンサ電圧制御指令値となる。
【0091】
ＰＷＭ変調器３９は、各セルコンデンサ電圧制御指令値を加算した電圧指令値とキャリア三角波を比較してゲート信号を生成し、デッドタイムの付加を行う。ＰＷＭ変調に使用するキャリア三角波は、例えば以下のように生成される（ＰＳ［フェーズシフト］の場合）。
【0092】
遅延器４１は、ｋ番目のセルに対して、キャリア三角波生成器４０から出力されたキャリア三角波の位相を２（ｋ－１）π／ｎだけ遅らせる。遅延器４１により、２π／ｎずつ位相のずれたｎ本のキャリア三角波が生成され、ＰＷＭ変調器３９において、ｋ番目の三角波はＵ相、Ｖ相、Ｗ相それぞれの電圧指令値と比較され、対応する相のｋ番目のセルに送られる。
【0093】
キャリア三角波からは、以下のように、電流制御部２４ａ内部の微分器２５の起動信号を生成する。最大値選択部４２ａは、遅延器４１から出力されるｎ本のキャリア三角波から値が最も大きいものを選択して出力する。微分器４３は、最大値選択部４２の出力を微分する。
【0094】
比較器４４ａは、微分器４３の出力がプラスならば１，零以下ならば０を出力する。立ち上がり検出器４５は、比較器４４ａの出力が０から１に変化した直後に１演算時間だけ１を出力する。立ち上がり検出器４５の出力は電流制御部２４ａ内部の微分器２５に出力され、微分器２５はキャリア三角波最大値の谷の部分でのみ動作する。キャリア三角波および生成される微分器２５の起動信号を図５に示す。図５のＡ点が、キャリア三角波最大値の谷の部分に相当する。
【0095】
電圧指令値演算部２は、一般的なインバータの電流制御ブロックと同じ構成である。出力電流検出値Ｉｉｎｖとｄ軸電流指令値Ｉｄ＊，ｑ軸電流指令値Ｉｑ＊の偏差をＰＩアンプで増幅した値に基づいて出力電圧指令値を演算し、さらに２アーム変調器７にて２アーム変調を適用する。
【0096】
【0097】
期間１、すなわち対応する相の電圧指令値Ｖ＊＝１の時に上アームのスイッチング素子をＯＮする。ただし、出力電流の符号によってはＯＮした時に並列コンデンサを短絡してしまう場合がある。このコンデンサ短絡現象はスイッチング素子を過電流破壊させるおそれがあるため好ましくない。そこで、スイッチング素子の電圧検出値Ｖｐｕ，Ｖｐｖ，Ｖｐｗを検出し、電圧指令値Ｖ＊＝１、かつ、スイッチング素子の電圧検出値Ｖｐｕ，Ｖｐｖ，Ｖｐｗが零またはダイオード電圧降下を考慮し零以下になった場合に上アームのスイッチング素子をＯＮすることにより、下アームのセルモジュール１が並列コンデンサの電荷を放電するまで上アームのスイッチング素子のＯＮ動作を待機することとなり、コンデンサ短絡を避けることができる。
【0098】
上アームのスイッチング素子のターンＯＦＦについても、上アームのスイッチング素子のＯＮ動作中の素子電圧（数Ｖ程度）によって残留する並列コンデンサの電荷を放電して上アームのスイッチング素子のターンＯＦＦ時の零電圧スイッチングを成立させる。そのため、Ｖ＊＜１、かつ、上アームのスイッチング素子の電圧が零以下であることを検出した後に、上アームのスイッチング素子のＯＦＦ指令を出力する。
【0099】
ただし、ターンＯＦＦにおいて、電流は並列コンデンサを迂回するためスイッチング損失はあまり増加しない。そのため、スイッチング素子Ｓｕ，Ｓｖ，Ｓｗの電圧検出値Ｖｐｕ，Ｖｐｖ，Ｖｐｗを検出せずＶ＊＜１の条件のみでＯＦＦ指令を出力してもよい。
【0100】
このときのスイッチング素子のゲート制御器９ａを図６に示す。比較器１０ａにおいて、Ｕ相の電圧指令値Ｖｕ＊が１に等しいか否かを判定し、１の場合は１を出力し、それ以外の場合は０を出力する。比較器１０ａの出力は、後述するＡＮＤ素子６５とＯＲ素子１１に入力される。
【0101】
比較器１２ａにおいて、Ｕ相における上アームのスイッチング素子Ｓｕの電圧検出値Ｖｐｕが０を超えているか否かを判定する。比較器１２ａの出力は、反転してＯＲ素子６４に入力される。ＡＮＤ素子６５は、比較器１０ａの出力およびＯＲ素子６４の出力を入力し、両方１の時１を出力し、それ以外のとき０を出力する。ＡＮＤ素子６５の出力がＵ相上アームゲート指令となる。
【0102】
ＯＲ素子１１は、比較器１０ａの出力とＡＮＤ素子６５の出力を入力し、少なくとも何れか一方が１のとき１を出力し、両方０のとき０を出力する。ＯＲ素子１１の出力はＮＯＴ素子１４により反転され、スイッチＳＷ２の制御信号として出力される。
【0103】
バッファ６６は、ＡＮＤ素子６５の出力信号を入力し、１演算時間遅らせて出力する。バッファ６６の出力は、ＯＲ素子６４に入力される。
【0104】
立ち上がり検出器１５は、ＡＮＤ素子６５の出力信号が０から１に変化したときに１演算時間だけ１を出力する。ホールド器１６は、立ち上がり検出器１５の出力が１ならば、１を一定時間Δｔｃ出力し続ける。一定時間Δｔｃは、セルコンデンサ充放電制御の時間である。特許文献１の図２の期間１よりも少し短い時間を設定する。ＮＯＴ素子１７は、ホールド器１６の出力信号を入力する。ＮＯＴ素子１７の出力信号は、後述するスイッチＳＷ１の制御信号となる。
【0105】
電流指令値演算部１８ａについて説明する。セルモジュール出力電流指令値Ｉ＊は、上アーム通過電流を下アームのセルモジュール１に転流させるための転流指令値と、制御対象の相のセルコンデンサ電圧平均値を一定に制御するための充放電電流指令値の２種類からなる。前者はスイッチＳＷ１の上側入力端子、後者は下側入力端子に入力され、状況に応じてスイッチＳＷ１により切り替えられセルモジュール出力電流指令値Ｉ＊として出力される。
【0106】
転流指令値は、現在の出力電流検出値Ｉｉｎｖをαだけ上回る値とする。αは出力電流検出値Ｉｉｎｖの定格値（１００％連続運転可能な電流値）の＋１％～＋１０％程度の値とする。セルモジュール出力電流検出値Ｉｚが指令値通りの電流に制御できれば、上アーム通過電流はＩｉｎｖ－Ｉｚ＝－αとなり下から上に向かって電流が流れる。並列コンデンサＣｕ，Ｃｖ，Ｃｗに電荷がある場合、上アーム通過電流はスイッチング素子の逆並列ダイオードよりも並列コンデンサＣｕ，Ｃｖ，Ｃｗに優先的に流れ、並列コンデンサＣｕ，Ｃｖ，Ｃｗは放電される。並列コンデンサＣｕ，Ｃｖ，Ｃｗの放電が完了すると、上アーム通過電流は逆並列ダイオードを通過する。
【0107】
このとき、過剰な電流は交流出力側には流れない。これは、出力電流検出値Ｉｉｎｖが他の２相によって制御されているためである。また、バッファリアクトルＬｕ，Ｌｖ，Ｌｗ，フィルタリアクトルＦＬのインダクタンスがＬｕ，Ｌｖ，Ｌｗ＞Ｌｚの関係にあるためである。この式でのＬｕ，Ｌｖ，Ｌｗは、バッファリアクトルＬｕ，Ｌｖ，Ｌｗのインダクタンス値を意味している。Ｌｚは、フィルタリアクトルＦＬの１相あたりのインダクタンス値を意味している。
【0108】
フィルタリアクトルＦＬは交流出力電流リプルを除去するため大きなインダクタンス値を設定し、バッファリアクトルＬｕ，Ｌｖ，Ｌｗは転流や並列コンデンサＣｕ，Ｃｖ，Ｃｗの充放電を素早く行うためインダクタンス値を小さく設定する。
【0109】
フィルタリアクトルＦＬにより出力電流検出値Ｉｉｎｖは急峻な変化をしないため、セルモジュール出力電流検出値Ｉｚの増加分はほとんど上アームを通過する。転流を行うに当たり、出力電流検出値Ｉｉｎｖのひずみはほとんど増加しない。ここでαを増加すると、転流を確実に行える利点が生じるが、損失が増加する欠点もある。よってαの条件は１０％程度にとどめる。
【0110】
充放電電流指令値は、まずはセルコンデンサ電圧平均値Ｖｃａｖｇとセルコンデンサ電圧指令値ＶDC（１＋β）／ｎとの偏差を演算する。セルコンデンサ電圧指令値ＶDC（１＋β）／ｎは直流電圧検出値ＶDCを１相あたりのセル台数ｎで除算した値である。しかし、転流を行うためにはセルコンデンサ電圧の総和を直流電圧検出値ＶDCよりも過剰にする必要がある。そのため、ここでは過剰分をβと設定し係数１＋βをＶDC／ｎに乗算する。得られた偏差にゲインＧｃをかけ、充放電電流指令値を求める。このゲインＧｃであるが、コンデンサの電圧・電流の関係式より、以下の（９）式となる。なお、（９）式のＣはセルコンデンサＣａの容量である。
【0111】
【数9】
【0112】
一定時間Δｔｃはセルコンデンサの充放電時間である。一定時間Δｔｃは期間１（基本波の１／３周期）の７０～８０％程度とし、残りを転流制御に割り当てる。
【0113】
スイッチＳＷ１は転流指令値と充放電電流指令値を切り替える。通常は上側入力端子に入力され転流指令値を出力する。上アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗがＯＮしたら、一定時間Δｔｃの間スイッチＳＷ１は下側入力端子の出力に切り替わり充放電電流指令値を出力し、セルコンデンサ電圧を制御する。一定時間Δｔｃ後、スイッチＳＷ１は上側入力端子の出力に戻り再度転流指令値を出力することで、上アームの並列コンデンサＣｕ，Ｃｖ，Ｃｗの電荷（数Ｖ程度）を放電し、その後の上アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗのターンＯＦＦ時に零電圧スイッチングを成立させることができる。
【0114】
電流制御部２４ａについて説明する。電流制御部２４ａは、一般的な電流制御ブロックとフィードフォワード項で構成される。一般的な電流制御ブロックは、セルモジュール出力電流検出値Ｉｚとセルモジュール出力電流指令値Ｉ＊の偏差をアンプ２８で増幅し、この結果に後述するフィードフォワード項を加算してセルモジュール電圧指令値Ｖｎ＊を求める。
【0115】
フィードフォワード項について説明する。前述したように、この回路構成では高速な電流制御が必要となる。そこで、バッファリアクトルＬｕ，Ｌｖ，Ｌｗの電圧・電流の関係から所望の電流出力に必要な電圧を計算し、フィードフォワードで出力することで高速化を実現する。バッファリアクトルＬｕ，Ｌｖ，Ｌｗの関係式とそこから求められるゲインＧｌ，必要なセルモジュール出力電圧Ｖｎは、以下の（１０）式で求められる。
【0116】
【数10】
【0117】
ここで、ｖLzはバッファリアクトルＬｕ，Ｌｖ，Ｌｗの印加電圧を示し、ＬｚはバッファリアクトルＬｕ，Ｌｖ，Ｌｗのインダクタンスを示す。以上の（１０）式で得られたセルモジュール出力電圧Ｖｎをセルモジュール電圧指令値Ｖｎ＊とする。
【0118】
電流制御部２４ａは、まず、バッファにより、ある一定時間Δｔ前のセルモジュール出力電流指令値Ｉ＊を保持し、セルモジュール出力電流指令値Ｉ＊との差分を演算することでΔＩ＊を求める。ここで、一定時間Δｔは下アームのセルモジュール１が出力できる電圧パルスの最小単位、すなわちキャリア三角波の１／ｎ周期とする。
【0119】
アンプ２６により求めたΔＩ＊にゲインＧｌを乗算し、フィードフォワード項の電圧指令値として出力する。以上のフィードフォワード補償により、セルモジュール出力電流指令値Ｉ＊が変化してもキャリア三角波の１／ｎ周期後にはセルモジュール出力電流検出値Ｉｚをセルモジュール出力電流指令値Ｉ＊にほぼ等しくすることができる。
【0120】
アンプ２８はセルモジュール出力電流検出値Ｉｚとセルモジュール出力電流指令値Ｉ＊のずれを補正するのが目的であるため、ゲインＧは小さくてよい。一方、ゲインＧｌは分母の微小値（一定時間）Δｔにより大きな値となる。そのため、セルモジュール出力電流指令値Ｉ＊へのノイズ重畳には注意しなければならない。
【0121】
ただし、セルモジュール出力電流指令値Ｉ＊は出力電流検出値Ｉｉｎｖに基づいた値であるが、出力電流検出値Ｉｉｎｖが通過するフィルタリアクトルＦＬは大きなインダクタンス値であることを想定しているため、出力電流検出値Ｉｉｎｖに重畳するノイズは小さい。
【0122】
また、セルモジュール出力電流指令値Ｉ＊は直流電圧検出値ＶDC，セルコンデンサ電圧平均値Ｖｃａｖｇによっても求められているが、これらはコンデンサ電圧であるためノイズが重畳しにくい。
【0123】
加算器２９ａでは、フィードフォワード項として１を加算している。これは後述する振幅の補正係数を乗算することで（１０）式の直流電圧検出値ＶDC相当となる。この１の加算は、セルモジュール出力電流指令値Ｉ＊が零一定の場合、下アームのセルモジュール１から直流電圧検出値ＶDCに等しい電圧を出力させセルモジュール出力電流検出値Ｉｚを零にするためのものである。
【0124】
電圧指令値演算部２で求められた電圧指令値Ｖ＊と電流制御部２４ａにより求められたセルモジュール電圧指令値Ｖｎ＊は、スイッチＳＷ２によって適切なものが選択された後、補正係数ｎＶｃａｖｇ／ＶDCを乗算する。これはＶ＊＝１の時に下アームのセルモジュール１が出力する電圧を、上アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗのＯＮの時に出力される電圧すなわち直流電圧検出値ＶDCに揃えるためのものである。これにより、Ｖ＊＝１において上アームのスイッチング素子Ｓｕ，Ｓｖ，ＳｗのＯＮとＯＦＦが切り替わっても変換器出力電圧は変化せず、出力電圧のひずみを抑えることができる。
【0125】
補正係数ｎＶｃａｖｇ／ＶDCを乗算した後、電圧指令値にはセルコンデンサ電圧制御指令値が加算される。セル個別のコンデンサ電圧検出値Ｖｃとセルコンデンサ電圧平均値Ｖｃａｖｇの偏差をアンプ３６により増幅する。
【0126】
次に、セルモジュール出力電流検出値Ｉｚの符号によりアンプ３６の出力を補正する。例えば、制御対象のセルのコンデンサ電圧検出値Ｖｃが過剰でアンプ３６の出力がプラス、セルモジュール出力電流検出値Ｉｚもプラスの場合を考える。
【0127】
対象のセル出力電圧を増加すれば、セルの出力する有効電力が増加し、セルコンデンサＣａを放電することができる。セル出力電圧を増加するには、プラスのセルコンデンサ電圧制御指令値を加算すればよい。
【0128】
同じ条件でセルモジュール出力電流検出値Ｉｚがマイナスの場合を考える。このときは対象のセル出力電圧を減少すればセルに入力される有効電力が減少し、セルコンデンサ充電量を減少させることができる。セル出力電圧を減少させるには、マイナスのセルコンデンサ電圧制御指令値を加算すればよい。
【0129】
最後に、電圧指令値とキャリア三角波を比較し、各セルのゲート指令を生成する。ここではキャリア三角波はフェーズシフト方式とし、位相を２（ｋ－１）π／ｎずつずらしたものを用意する。
【0130】
例として、各相のセルが４直列の場合、ｎ＝４、ｋ＝１，２，３，４となる。１番目のセルでは位相をずらさない。２番目のセルでは位相を２π／４ずらす。３番目のセルでは位相を４π／４ずらす。４番目のセルでは位相を６π／４ずらす。
【0131】
このとき、図５に示すように各セルのキャリア三角波から最も大きい値を抽出し、谷の部分で起動信号を生成し、電流制御部２４ａ内部の微分器２５に入力する。これにより、微分器２５は一定時間Δｔ前のセルモジュール出力電流指令値Ｉ＊と現在のセルモジュール出力電流指令値Ｉ＊の差分を演算し、出力することができる。
【0132】
起動信号を谷で生成する理由を述べる。山で生成した起動信号に遅延が生じた場合、電圧指令値Ｖ＊がほぼ１の状態から減少すると電圧指令値Ｖ＊とキャリア三角波との交点が連続して３個以上生じ、スイッチング回数が一時的に増加し、損失が増加してしまうことがある。
【0133】
また、パルス幅が極端に短くなるとスイッチング素子が能動領域で動作してしまい、素子発熱による寿命低下や破壊の恐れが生じる。これを防ぐため起動信号を谷で生成する。
【0134】
図５にキャリア三角波と起動信号の波形を示す。最大値選択部４２ａの出力信号を太線で示す。起動信号は最大値選択部４２ａの出力信号の谷の部分、すなわち点Ａにおいて１になる。
【0135】
図７にスイッチング素子のゲート制御器９ａから出力される上アームゲート指令とスイッチＳＷ１，ＳＷ２の制御信号を示す。これを元に、Ｕ相を例にして一連の動作について説明する。制御対象の相の電圧指令値がＶｕ＊＜１の時、スイッチＳＷ２の制御信号は１であり、スイッチＳＷ２は上側入力端子の信号を出力する。上アームゲート指令は０、上アームのスイッチング素子ＳｕはＯＦＦである。一般的な電流制御が行われ、下アームのセルモジュール１は電流制御により得られた電圧指令値Ｖｕ＊に相当する電圧を出力する。
【0136】
Ｖｕ＊＝１になると、まず、スイッチＳＷ２の制御信号が０になりスイッチＳＷ２は下側入力端子の出力に切り替わる。スイッチＳＷ１の制御信号は１のままであり、スイッチＳＷ１は上側入力端子の信号を出力する。
【0137】
そのため、下アームのセルモジュール１は現状の出力電流検出値Ｉｉｎｖよりも少し大きな電流を出力して転流制御を行い、上アームのスイッチング素子Ｓｕの並列コンデンサＣｕを放電する。上アームのスイッチング素子Ｓｕの電圧検出値Ｖｐｕが零以下になり並列コンデンサＣｕが完全に放電されたことを検出したら、上アームゲート指令を０→１に切り替え、上アームのスイッチング素子ＳｕをターンＯＮする。
【0138】
スイッチＳＷ１の制御信号は０になりスイッチＳＷ１は下側入力端子の出力に切り替わり、下アームのセルモジュール１はセルコンデンサＣａの充放電を行い、セルコンデンサ電圧平均値Ｖｃａｖｇをセルコンデンサ電圧指令値ＶDC（１＋β）／ｎに制御する。
【0139】
このとき変換器出力電流の制御は他の２相の下アームのセルモジュール１により行われるため、Ｕ相のセルコンデンサＣａの充放電中も変換器は指令値通りの電流を出力することができる。
【0140】
一定時間Δｔｃ経過後にスイッチＳＷ１が上に切り替わると、下アームのセルモジュール１は再度転流制御を行う。下アームのセルモジュール１からの出力電流は出力電流検出値Ｉｉｎｖとなり、過剰分は上アームのスイッチング素子Ｓｕの逆並列ダイオードを通過する。
【0141】
図７においては、上アーム電流はスイッチング素子Ｓｕを通過し、上アームのスイッチング素子Ｓｕの電圧検出値Ｖｐｕは電圧降下分わずかにプラスであったが、上アーム電流が逆向きになり逆並列ダイオードを通過し、その電圧降下分わずかにマイナスとなり、上アームのスイッチング素子ＳｕのターンＯＦＦの準備が完了する。
【0142】
Ｖ＊＜１かつＶｐｕ≦０を満たしたら上アームゲート指令を１→０に切り替えることで上アームのスイッチング素子ＳｕをターンＯＦＦし、スイッチＳＷ２は上側入力端子の出力に切り替わり、一般的な電流制御に戻る。
【0143】
【0144】
また、特許文献１の図２８に示すように、直流リンクコンデンサＤＣＰ，ＤＣＮの負極端子にスイッチング素子Ｓｕ，Ｓｖ，Ｓｗを接続し、直流リンクコンデンサＤＣＰ、ＤＣＮの正極端子にセルモジュール１を接続した構成にも適用することができる。この場合、特許文献１の実施形態１３，図２８に示すように、変更を加えればよい。
【0145】
２アーム変調器７での相違点は、最大値選択部７ａの代わりに最小値選択部を設け、ｄｑ逆変換された３相の電圧指令値のうち、最も小さい値を選択して出力する。加算器８ａでは、３相の電圧指令値と最小値選択部の出力との偏差に固定値－１を加算する。
【0146】
上アームのスイッチング素子のゲート制御器９ａは下アームのスイッチング素子のゲート制御器となる。下アームのスイッチング素子のゲート制御器は、比較器１０ａにおいて、Ｕ相の電圧指令値Ｖｕ＊が－１か否かを判定する。比較器１２ａは、Ｕ相におけるスイッチング素子Ｓｕの電圧検出器Ｖｎｕが０よりも大きいか否かを判定する。スイッチＳＷ３の出力は、Ｕ相の下アームゲート指令となり、下アームのスイッチング素子Ｓｕに出力される。
【0147】
電流指令値演算部１８ａでは、乗算器２３ａにおいて、ゲインの符号を反転し、ゲイン－Ｇｃを乗算する。
【0148】
セルモジュール出力電流検出値Ｉｚは、直流側から交流側へ流れる向きをプラスとしている。直流リンクコンデンサＤＣＰ，ＤＣＮの正極端子にスイッチング素子が接続されている構成では上から下に流れるとプラス、直流リンクコンデンサＤＣＰ，ＤＣＮの負極端子にスイッチング素子が接続されている構成では下から上に流れるとプラスとなる。この検出向きの違いに対応するための変更である。
【0149】
電流制御部２４ａについては、加算器２９ａは、アンプ２６の出力とアンプ２８の出力と－１とを加算する。加算器２９ａの出力は上アームのセルモジュール電圧指令値Ｖｐ＊となる。
【0150】
キャリア三角波から電流制御部２４ａの微分器２５の起動信号を生成するブロックは、最大値選択部４２ａの代わりに最小値選択部を設け、遅延器４１から出力されるｎ本のキャリア三角波から値が最も小さいものを選択して出力する。比較器４４ａは、微分器４３の出力がマイナスならば１，零以上ならば０を出力する。以上により、微分器２５はキャリア三角波最小値の山の部分でのみ動作する。
【0151】
本実施形態１は、図３の点線の丸で図示した箇所に変更を行う。変更内容として、ゲインＧｃを乗算する乗算器２３ａの出力信号に高調波（正弦波）を重畳し、スイッチＳＷ１の下側端子に入力する。
【0152】
【0153】
乗算器７０は、ｄ軸電流指令値Ｉｄ＊にゲイン３√３／８π≒０．２０６７を乗算する。乗算器７１は、乗算器７０の出力にさらにゲインＧ３を乗算する。乗算器７２は、ｑ軸電流指令値Ｉｑ＊にゲイン９√３／８π≒０．６２０２を乗算する。乗算器７３は、乗算器７２の出力にさらにゲインＧ３を乗算する。
【0154】
乗算器７４は、図３の位相同期回路ＰＬＬから得られた位相θにゲイン３を乗算する。加算器７５は、乗算器７４の出力である３θに位相オフセットφ３を加算して３θ＋φ３を出力する。テーブル（ｃｏｓ，ｓｉｎ）７６，７７は３θ＋φ３を入力し、対応した余弦波、正弦波を出力する。
【0155】
乗算器７８は、テーブル７６の出力ｃｏｓ（３θ＋φ３）と乗算器７１の出力３√３／８π×Ｇ３×Ｉｄ＊を乗算する。乗算器７９は、テーブル７７の出力ｓｉｎ（３θ＋φ３）と乗算器７３の出力９√３／８π×Ｇ３×Ｉｑ＊を乗算する。加算器８０は、乗算器７８，７９の出力を加算し、符号を反転する。
【0156】
加算器８１は、図３のゲインＧｃを乗算する乗算器２３ａの出力信号に、上記加算器８０の出力信号を加算する。加算した信号を、スイッチＳＷ１の下側入力信号とする。スイッチＳＷ１の上側入力信号は、Ｉｉｎｖ＋αである。スイッチＳＷ１の出力信号は、下アームセルモジュールの出力電流指令値Ｉ＊である。
【0157】
本実施形態１では、下アームのセルモジュール１から適切な高調波電流を出力し、直流リンクを流れる電流ｉDCに重畳された高調波を打ち消すことで直流リンクコンデンサの電圧リプルΔｖDCを抑制する。
【0158】
本実施形態１の動作を説明する。直流リンクを流れる電流ｉDCのうちｋ＝１（３次高調波）を抽出すると、以下の（１１）式となる。ｉDC1は直流リンクを流れる電流の３次高調波である。
【0159】
【数11】
【0160】
そこで、上アームがＯＮの相の下アームのセルモジュール１からこれとは逆向きの電流を出力する。
【0161】
図８について説明する。（１１）式の通りに余弦波や正弦波にゲインをかけて高調波を求める。図８のゲインは（１１）式に比べて１／√２小さいが、これは制御系が実効値を基準とするか振幅を基準とするかによって適切な方を選択する。
【0162】
図８では、さらにゲインＧ３をかけているが、これは後段の下アームのセルモジュール１の電流制御ゲインが有限のため偏差が生じることを想定したためである。ゲインＧ３を１より少し大きな値に設定することで、ゲインが低く偏差が大きい場合でも想定に近い下アームのセルモジュール１の電流を得ることができる。
【0163】
位相３θにφ３（固定値）を加算しているが、これは下アームのセルモジュール１の電流制御に遅延が生じることを想定したためである。想定よりも位相を少し進めた電流指令値を電流制御ブロックに渡すことで、想定に近い位相の下アームのセルモジュール１の電流を得ることができる。
【0164】
ゲインＧｃを乗算する乗算器２３ａの出力信号は、３相分の下アームのセルモジュール１の電流指令値である。求めた高調波電流は、３相すべての下アームのセルモジュール１の電流指令値に加算する。
【0165】
本来であれば、上アームがＯＮの相の下アームセルモジュール電流指令値だけに加算すべきであるが、後段のスイッチＳＷ１により上アームがＯＮの相だけセルモジュール出力電流指令値Ｉ＊に高調波を重畳することになる。上アームがＯＦＦの相のセルモジュール出力電流指令値Ｉ＊はＩｉｎｖ＋αに等しくなり高調波は重畳しない。
【0166】
これにより、高調波を重畳した場合でも上アームのスイッチング素子をターンＯＮするときにスイッチング素子Ｓｕ，Ｓｖ，Ｓｗに並列接続された並列コンデンサＣｕ，Ｃｖ，Ｃｗを放電することができる。並列コンデンサＣｕ，Ｃｖ，Ｃｗの短絡による損失増加やノイズの発生を防ぐことができ、また並列コンデンサの放電完了を検出できず上アームをＯＮできず動作不安定に陥る、といった事態も防ぐことができる。
【0167】
以上示したように、本実施形態１によれば、図１の回路において発生する直流リンクコンデンサ電圧のリプルを低減できる。
【0168】
また、電圧リプルを同程度にするならば、本実施形態１の適用により低耐圧・低コストのセルコンデンサ容量を増加する必要があるが、高耐圧・高コストの直流リンクコンデンサ容量をそれ以上に削減でき、コストを下げることができる。
【0169】
また、出力電流のＴＨＤ（Ｔｏｔａｌ Ｈａｒｍｏｎｉｃ Ｄｉｓｔｏｒｔｉｏｎ）を同程度にするならば、直流リンクコンデンサ容量を削減でき、セルコンデンサ容量は増加する必要がないため、コストをさらに下げることができ小型化も実現できる。
【0170】
また、直流リンクコンデンサ・セルコンデンサの容量を変えないならば、直流リンクコンデンサ・セルコンデンサの定格電圧（１００％連続運転可能な電圧値）を下げることができ、コンデンサの小型化・低コスト化を図ることができる。さらに、スイッチング損失低減、低ノイズ化、リアクトルの小型化、循環電流減少による導通損失低減といった効果も得られる。
【0171】
また、直流リンクに接続される他の装置のインピーダンスが高い場合でも、図１の回路を適用できる
また、最も電圧リプルへの影響が大きい３次高調波だけを打ち消すため、最も低い演算負荷で効果的に電圧リプルを低減できる
［実施形態２］
図９に本実施形態２の高調波重畳ブロックを示す。図９は図８に対し以下を追加した。
また、最も電圧リプルへの影響が大きい３次高調波だけを打ち消すため、最も低い演算負荷で効果的に電圧リプルを低減できる
［実施形態２］
図９に本実施形態２の高調波重畳ブロックを示す。図９は図８に対し以下を追加した。
【0172】
乗算器８２は、ｄ軸電流指令値Ｉｄ＊にゲイン３√３／３５π≒０．０４７３を乗算する。乗算器８３は、乗算器８２の出力にさらにゲインＧ６を乗算する。乗算器８４は、ｑ軸電流指令値Ｉｑ＊にゲイン１８√３／３５π≒０．２８３５を乗算する。乗算器８５は、乗算器８４の出力にさらにゲインＧ６を乗算する。
【0173】
乗算器８６は、θにゲイン６を乗算する。加算器８７は、乗算器８６の出力６θに位相オフセットφ６を加算して６θ＋６φを出力する。テーブル（ｃｏｓ，ｓｉｎ）８８，８９は、加算器８７の出力６θ＋φ６を入力し、対応した余弦波、正弦波を出力する。
【0174】
乗算器９０は、テーブル８８の出力ｃｏｓ（６θ＋φ６）と乗算器８３の出力３√３／３５π×Ｇ６×Ｉｄ＊を乗算する。乗算器９１は、テーブル８９の出力ｓｉｎ（６θ＋φ６）と乗算器８５の出力１８√３／３５π×Ｇ６×Ｉｑ＊を乗算する。
【0175】
加算器９２、９３は、乗算器９０，９１の出力に、実施形態１で求めた－３√３／８π×Ｇ３×Ｉｄ＊×ｃｏｓ（３θ＋φ３）と、－９√３／８π×Ｇ３×Ｉｑ＊×ｓｉｎ（３θ＋φ３）を加算する。加算器８１は、加算した信号を、ゲインＧｃをかける乗算器２３ａの出力信号に加算する。
【0176】
本実施形態２の動作を説明する。本実施形態２は直流リンクを流れる電流ｉDCに重畳された高調波のうち、３次高調波だけでなく６次高調波も打ち消すようにした。直流リンクを流れる電流ｉDCのうちｋ＝２（６次高調波）を抽出すると、以下の（１２）式となる。ｉDC2は直流リンクを流れる電流の６次高調波である。
【0177】
【数12】
【0178】
そこで、下アームのセルモジュール１の出力電流指令値にこれとは逆向きの電流を加算し、下アームのセルモジュール１から－ｉDC1，－ｉDC2の電流を出力する。計算方法は実施形態１と同じであり、電流制御の遅延や偏差が３次高調波とは異なることを考慮してゲインや位相オフセットを分けている。
【0179】
本実施形態２では－ｉDC1，－ｉDC2（３次，６次高調波）を下アームのセルモジュール１から出力するが、ｋ＝３以上のさらに高い次数の高調波も出力することが考えられる。
【0180】
しかし、（５）式より電圧リプルΔｖDCのＩｄの項（有効電力）はだいたいｋの３乗に反比例して小さくなる。Ｉｑの項（無効電力）もおおよそｋの２乗に反比例する。そのため電圧リプルΔｖDCに重畳する高調波は次数が高くなるほど小さくなるため、高い次数の高調波を無視しても十分な効果を得ることができ、また無視することで演算負荷を低減することができる。
【0181】
無効電力（ｑ軸電流）による電圧リプルは有効電力（ｄ軸電流）による電圧リプルよりも大きいため、（４）式で求められる高調波のうち、Ｉｄの項よりもＩｑの項についてより高い次数の高調波まで重畳してもよい。例えば本実施形態２においてｄ軸電流のみ出力する高調波電流を３次のみにして簡略化する、ｑ軸電流のみ９次の高調波電流も出力する、といった変更を適用してもよい。
【0182】
以上示したように、本実施形態２によれば、実施形態１と同様の作用効果を奏する。また、６次高調波も打ち消すことで、実施形態１よりも電圧リプルを低減できる。
【0183】
【0184】
デッドバンド９４，９５は、ｄ軸電流指令値Ｉｄ＊，ｑ軸電流指令値Ｉｑ＊の絶対値が設定した閾値以内であれば零を、閾値を超えていたらｄ軸電流指令値Ｉｄ＊，ｑ軸電流指令値Ｉｑ＊を閾値だけ零に近づけた値を出力する。
【0185】
乗算器７０，７２は、デッドバンド９４，９５の出力に、ゲイン３√３／８π，９√３／８πを乗算する。以降は実施形態１と同様である。また、実施形態２に本実施形態３を適用してもよい。
【0186】
実施形態１，２では、下アームセルモジュール出力電流に高調波を重畳させ直流リンクコンデンサの電圧リプルΔｖDCを低減する。しかし、多くのセルを通過する下アームセルモジュール出力電流を増加させるため、この回路の長所である導通損失の低減効果を損ねてしまうという問題がある。
【0187】
そこで、実際に重畳する高調波を、（４）式、または（１１）式、または（１２）式で求められる高調波よりも小さくする。本実施形態３では高調波重畳ブロックに入力するｄ軸電流指令値Ｉｄ＊，ｑ軸電流指令値Ｉｑ＊にデッドバンドを設定する。これにより、もともと電圧リプルの小さい軽負荷では下アームセルモジュール出力電流に高調波を重畳せず、重負荷では高調波を少しだけ重畳して運転に支障がないレベルに電圧リプルΔｖＤＣを抑えるという動作を実現できる。
【0188】
デッドバンドの設定方法の例を説明する。電圧リプルΔｖDCを最も大きなｋ＝１（３次高調波）について展開すると、以下の（１３）式となる。
【0189】
【数13】
【0190】
これより、無効電力（ｑ軸電流）によって生じる３次の電圧リプルは有効電力（ｄ軸電流）のものよりも３倍大きいため、ｑ軸電流のデッドバンドを１／３小さくすることが考えられる。
【0191】
以上示したように、本実施形態３によれば、実施形態１，２と同様の作用効果を奏する。また、ある程度の電圧リプルを許容することで、下アームセルモジュール出力電流に重畳する高調波電流を小さくでき、損失増加を抑えることができる。
【0192】
図１１にシミュレーション波形を示す。ただし、直流リンクには電力源や負荷などは一切接続せず、電圧リプルΔｖDCが大きくなる条件として装置からは１ｐ．ｕ．の無効電力（ｑ軸電流）を出力している。時刻１秒において、実施形態１を有効にした。最下段の直流リンクコンデンサ電圧ＶDCは実施形態１を有効にしたことによりリプルがほぼ半分に減少した。その一方でセルコンデンサ電圧のリプル増加は１．４倍程度と小さい。
【0193】
コンデンサ電圧リプルを同程度にするならば、低圧で低コストのセルコンデンサ容量を１．４倍に増加する必要があるが、高圧が印加される高コストの直流リンクコンデンサを半分にできるため、コスト上のメリットを得られる。
【0194】
出力電流ＩｉｎｖのＴＨＤを確認すると、実施形態１の適用前後で３．９％から３．４％に減少した。ＴＨＤへの影響は直流リンクコンデンサの方が大きいことを示している。ＴＨＤを同程度にするならば、セルコンデンサ容量を増加する必要はなく、直流リンクコンデンサ容量を削減できるため、コストや体積をさらに下げることができる。
【0195】
実施形態１の適用前で出力電流検出値ＩｉｎｖのＴＨＤが高い原因は、直流リンクコンデンサＶDC最小値が線間電圧ピーク６．６×√２≒９３３４Ｖよりも小さくなり（６）式を満たしていないためである。
【0196】
しかし、実施形態１適用後では直流リンクコンデンサ電圧ＶDCの定格値（１００％連続運転可能な電圧値）を１０ｋＶから９．８ｋＶに下げても（６）式を満たすことができる。直流リンクコンデンサ電圧ＶDCの定格値（１００％連続運転可能な電圧値）を下げればセルコンデンサ電圧の定格値（１００％連続運転可能な電圧値）も低くでき、スイッチング損失を低減できる。スイッチングによりセルから出力される電圧リプルも低減でき、低ノイズ化、フィルタリアクトルＦＬやバッファリアクトルＬｕ，Ｌｖ，Ｌｗの小型化といった効果も得られる。
【0197】
さらに、この条件で循環電流Ｉｃを零にできる条件は（７）式よりＶDC＝９７７４Ｖである。直流リンクコンデンサ電圧ＶDCの定格値（１００％連続運転可能な電圧値）を下げることによりこの値に近づき、循環電流Ｉｃを小さくして導通損失を削減することができる。
【0198】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【0199】
１…セルモジュール
ＤＣＰ，ＤＣＮ…直流リンクコンデンサ
Ｃ…チョッパセル
Ｂ…ブリッジセル
Ｓｕ，Ｓｖ，Ｓｗ…スイッチング素子
ｕ，ｖ，ｗ…交流出力端子
ＦＬ…フィルタリアクトル
Ｌｕ，Ｌｖ，Ｌｗ…バッファリアクトル
Ｃｕ，ＣＶ，Ｃｗ…並列コンデンサ
ＤＣＰ，ＤＣＮ…直流リンクコンデンサ
Ｃ…チョッパセル
Ｂ…ブリッジセル
Ｓｕ，Ｓｖ，Ｓｗ…スイッチング素子
ｕ，ｖ，ｗ…交流出力端子
ＦＬ…フィルタリアクトル
Ｌｕ，Ｌｖ，Ｌｗ…バッファリアクトル
Ｃｕ，ＣＶ，Ｃｗ…並列コンデンサ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】