▶ ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツングの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022121409
(43)【公開日】2022-08-19
(54)【発明の名称】積層型のＩＩＩ－Ｖ半導体ダイオード
(51)【国際特許分類】
H01L 29/861 20060101AFI20220812BHJP
H01L 29/06 20060101ALI20220812BHJP
【ＦＩ】
H01L29/91 F
H01L29/91 C
H01L29/06 301D
H01L29/06 301V
【審査請求】有
【請求項の数】13
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2022017421
(22)【出願日】2022-02-07
(31)【優先権主張番号】10 2021 000 611.9
(32)【優先日】2021-02-08
(33)【優先権主張国・地域又は機関】DE
(71)【出願人】
【識別番号】517397497
【氏名又は名称】３－５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング
【氏名又は名称原語表記】３－５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ
【住所又は居所原語表記】Ｇｏｓｔｒｉｔｚｅｒ Ｓｔｒ． ６１－６３， ０１２１７ Ｄｒｅｓｄｅｎ， Ｇｅｒｍａｎｙ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100134315
【弁理士】
【氏名又は名称】永島 秀郎
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】イェンス コヴァルスキー
(72)【発明者】
【氏名】リテッシュクマー ボージャニ
(72)【発明者】
【氏名】フォルカー ドゥーデク
(57)【要約】 （修正有）
【課題】積層型のＩＩＩ－Ｖ半導体ダイオードを提供する。
【解決手段】積層型のＩＩＩ－Ｖ半導体ダイオードは、高濃度でｎドーピングされたカソード層、高濃度でｐドーピングされたアノード層１６及びカソード層とアノード層との間に配置されたドリフト領域を有する。ドリフト領域は、低濃度でｎドーピングされたドリフト層１４．１及びｎドーピングされたドリフト層とアノード層との間に配置され、低濃度でｐドーピングされたドリフト層１４．２を有する。カソード層は、第１の区分１２．１及び第１の区分とドリフト領域との間に配置された第２の区分１２．２を有する。第２の区分は、第１の区分の方向にドーピング材料濃度最大値まで増加するドーピング材料濃度推移Ｄを有し、ドーピング材料濃度最大値は、第１の区分のドーピング材料濃度以下である。
【選択図】図２
【解決手段】積層型のＩＩＩ－Ｖ半導体ダイオードは、高濃度でｎドーピングされたカソード層、高濃度でｐドーピングされたアノード層１６及びカソード層とアノード層との間に配置されたドリフト領域を有する。ドリフト領域は、低濃度でｎドーピングされたドリフト層１４．１及びｎドーピングされたドリフト層とアノード層との間に配置され、低濃度でｐドーピングされたドリフト層１４．２を有する。カソード層は、第１の区分１２．１及び第１の区分とドリフト領域との間に配置された第２の区分１２．２を有する。第２の区分は、第１の区分の方向にドーピング材料濃度最大値まで増加するドーピング材料濃度推移Ｄを有し、ドーピング材料濃度最大値は、第１の区分のドーピング材料濃度以下である。
【選択図】図２
【特許請求の範囲】
【請求項1】
ＧａＡｓを含むかまたはＧａＡｓからなる積層型の半導体ダイオード（１０）であって、前記積層型の半導体ダイオード（１０）は、
・高濃度でｎドーピングされたカソード層（１２）と、
・高濃度でｐドーピングされたアノード層（１６）と、
・前記カソード層（１２）と前記アノード層（１６）との間に配置された、最大で８・１０１５ｃｍ－３のドーピング材料濃度を有するドリフト領域（１４）と、
を有する積層型の半導体ダイオード（１０）において、
・前記ドリフト領域（１４）は、低濃度でｎドーピングされたドリフト層（１４．１）と、前記ｎドーピングされたドリフト層（１４．１）と前記アノード層（１６）との間に配置された、低濃度でｐドーピングされたドリフト層（１４．２）と、を有し、
・両方の前記ドリフト層は、それぞれ少なくとも５μｍの層厚さを有し、
・前記カソード層（１２）は、少なくとも１・１０１７ｃｍ－３または少なくとも１・１０１８ｃｍ－３の一定または少なくとも実質的に一定のドーピング材料濃度を有する第１の区分（１２．１）と、前記第１の区分（１２．１）と前記ドリフト領域（１４）との間に配置された第２の区分（１２．２）と、を有し、
・前記第２の区分（１２．２）は、少なくとも１μｍの層厚さ（ＤＫ２）と、前記第１の区分（１２．１）の方向にドーピング材料濃度最大値まで増加するドーピング材料濃度推移と、を有し、
・前記ドーピング材料濃度最大値は、前記第１の区分（１２．１）のドーピング材料濃度以下である、
積層型の半導体ダイオード（１０）。
・高濃度でｎドーピングされたカソード層（１２）と、
・高濃度でｐドーピングされたアノード層（１６）と、
・前記カソード層（１２）と前記アノード層（１６）との間に配置された、最大で８・１０１５ｃｍ－３のドーピング材料濃度を有するドリフト領域（１４）と、
を有する積層型の半導体ダイオード（１０）において、
・前記ドリフト領域（１４）は、低濃度でｎドーピングされたドリフト層（１４．１）と、前記ｎドーピングされたドリフト層（１４．１）と前記アノード層（１６）との間に配置された、低濃度でｐドーピングされたドリフト層（１４．２）と、を有し、
・両方の前記ドリフト層は、それぞれ少なくとも５μｍの層厚さを有し、
・前記カソード層（１２）は、少なくとも１・１０１７ｃｍ－３または少なくとも１・１０１８ｃｍ－３の一定または少なくとも実質的に一定のドーピング材料濃度を有する第１の区分（１２．１）と、前記第１の区分（１２．１）と前記ドリフト領域（１４）との間に配置された第２の区分（１２．２）と、を有し、
・前記第２の区分（１２．２）は、少なくとも１μｍの層厚さ（ＤＫ２）と、前記第１の区分（１２．１）の方向にドーピング材料濃度最大値まで増加するドーピング材料濃度推移と、を有し、
・前記ドーピング材料濃度最大値は、前記第１の区分（１２．１）のドーピング材料濃度以下である、
積層型の半導体ダイオード（１０）。
【請求項2】
前記アノード層（１６）は、少なくとも１・１０１７ｃｍ－３のドーピング材料濃度を有する第１の区分（１６．１）と、前記第１の区分（１６．１）と前記ドリフト領域（１４）との間に配置された第２の区分（１６．２）と、を有し、
前記第２の区分（１６．２）は、少なくとも１μｍの層厚さ（ＤＡ２）と、前記第１の区分（１６．１）の方向にドーピング材料濃度最大値まで増加するドーピング材料濃度推移と、有し、
前記ドーピング材料濃度最大値は、前記第１の区分（１６．１）の前記ドーピング材料濃度以下である、
請求項１記載の積層型の半導体ダイオード（１０）。
前記第２の区分（１６．２）は、少なくとも１μｍの層厚さ（ＤＡ２）と、前記第１の区分（１６．１）の方向にドーピング材料濃度最大値まで増加するドーピング材料濃度推移と、有し、
前記ドーピング材料濃度最大値は、前記第１の区分（１６．１）の前記ドーピング材料濃度以下である、
請求項１記載の積層型の半導体ダイオード（１０）。
【請求項3】
前記第２の区分（１２．２，１６．２）の前記層厚さ（ＤＡ２）は、最大で７μｍまたは最大で５μｍまたは最大で３μｍである、
請求項１または２記載の積層型の半導体ダイオード（１０）。
請求項１または２記載の積層型の半導体ダイオード（１０）。
【請求項4】
前記第２の区分（１２．２，１６．２）のドーピング材料濃度推移は、凹状または凸状または線形に構成されている、
請求項１から３までのいずれか１項記載の積層型の半導体ダイオード（１０）。
請求項１から３までのいずれか１項記載の積層型の半導体ダイオード（１０）。
【請求項5】
前記ドリフト層（１４．１，１４．２）におけるそれぞれのドーピング材料濃度推移は、凹状または凸状または線形または階段状に構成されている、
請求項１から４までのいずれか１項記載の積層型の半導体ダイオード（１０）。
請求項１から４までのいずれか１項記載の積層型の半導体ダイオード（１０）。
【請求項6】
前記第２の区分（１２．２，１６．２）のドーピング材料濃度推移は、１つまたは複数の段部を有する、
請求項１から５までのいずれか１項記載の積層型の半導体ダイオード（１０）。
請求項１から５までのいずれか１項記載の積層型の半導体ダイオード（１０）。
【請求項7】
前記ドーピング材料濃度推移の１つまたは複数の段部またはそれぞれの段部は、凸状のエッジまたは凹状のエッジまたは線形のエッジを有する、
請求項６記載の積層型の半導体ダイオード（１０）。
請求項６記載の積層型の半導体ダイオード（１０）。
【請求項8】
それぞれの段部は、少なくとも０．２μｍまたは少なくとも０．５μｍの深さを有する、
請求項６または７記載の積層型の半導体ダイオード（１０）。
請求項６または７記載の積層型の半導体ダイオード（１０）。
【請求項9】
前記ドーピング材料濃度は、段部ごとに少なくとも５倍または少なくとも１０倍変化する、
請求項６から８までのいずれか１項記載の積層型の半導体ダイオード（１０）。
請求項６から８までのいずれか１項記載の積層型の半導体ダイオード（１０）。
【請求項10】
前記カソード層（１２）の前記第１の区分（１２．１）のドーピング材料濃度は、少なくとも８・１０１８ｃｍ－３または少なくとも１・１０１９ｃｍ－３である、
請求項１から９までのいずれか１項記載の積層型の半導体ダイオード（１０）。
請求項１から９までのいずれか１項記載の積層型の半導体ダイオード（１０）。
【請求項11】
前記アノード層（１６）は、第３の区分（１６．３）を有し、
前記第３の区分（１６．３）は、前記第１の区分（１６．１）のうちの、前記第２の区分（１６．２）とは反対を向いた側に配置されており、少なくとも５・１０１８ｃｍ－３または少なくとも１・１０１９ｃｍ－３のドーピング材料濃度を有する、
請求項１から１０までのいずれか１項記載の積層型の半導体ダイオード（１０）。
前記第３の区分（１６．３）は、前記第１の区分（１６．１）のうちの、前記第２の区分（１６．２）とは反対を向いた側に配置されており、少なくとも５・１０１８ｃｍ－３または少なくとも１・１０１９ｃｍ－３のドーピング材料濃度を有する、
請求項１から１０までのいずれか１項記載の積層型の半導体ダイオード（１０）。
【請求項12】
前記カソード層（１２）および／または前記アノード層（１６）は、少なくとも２μｍまたは少なくとも５μｍまたは少なくとも２０μｍの層厚さを有する、
請求項１から１１までのいずれか１項記載の積層型の半導体ダイオード（１０）。
請求項１から１１までのいずれか１項記載の積層型の半導体ダイオード（１０）。
【請求項13】
前記カソード層（１２）または前記アノード層（１６）は、基板として形成されている、
請求項１から１２までのいずれか１項記載の積層型の半導体ダイオード（１０）。
請求項１から１２までのいずれか１項記載の積層型の半導体ダイオード（１０）。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＧａＡｓを含むかまたはＧａＡｓからなる積層型のＩＩＩ－Ｖ半導体ダイオードであって、当該積層型のＩＩＩ－Ｖ半導体ダイオードは、高濃度でｎドーピングされたカソード層、高濃度でｐドーピングされたアノード層、および、カソード層とアノード層との間に配置されたドリフト領域を有する、積層型のＩＩＩ－Ｖ半導体ダイオードに関する。
【背景技術】
【0002】
ガリウムヒ素からなるｐ＋－ｎ－ｎ＋構造を有する耐高電圧の半導体ダイオードは、German Ashkinazi著の“GaAs Power Devices”，ISBN 965-7094-19-4，第８頁および第９頁から公知である。
【0003】
欧州特許第３３２１９７１号明細書および欧州特許第３３２１９７０号明細書から、さらなる積層型のＩＩＩ－Ｖ半導体ダイオードが公知であり、この半導体ダイオードは、ドリフト領域とカソードまたはアノードとの間に追加的な中間層を有する。
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記の背景を踏まえて、本発明の課題は、従来技術を発展させた装置を提示することにある。
【課題を解決するための手段】
【0005】
上記の課題は、請求項１記載の特徴を有する積層型のＩＩＩ－Ｖ半導体ダイオードによって解決される。本発明の有利な実施形態は、従属請求項の対象である。
【0006】
本発明の対象では、ＧａＡｓを含むかまたはＧａＡｓからなる積層型のＩＩＩ－Ｖ半導体ダイオードであって、当該積層型のＩＩＩ－Ｖ半導体ダイオードは、高濃度でｎドーピングされたカソード層、高濃度でｐドーピングされたアノード層、および、カソード層とアノード層との間に配置された、最大で８・１０１５ｃｍ－３のドーピング材料濃度を有するドリフト領域を有する、積層型のＩＩＩ－Ｖ半導体ダイオードが提供される。
【0007】
ドリフト領域は、低濃度でｎドーピングされたドリフト層、および、ｎドーピングされたドリフト層とアノード層との間に配置された、低濃度でｐドーピングされたドリフト層を有し、両方のドリフト層は、それぞれ少なくとも５μｍの層厚さを有する。
【0008】
カソード層は、少なくとも１・１０１７ｃｍ－３または少なくとも１・１０１８ｃｍ－３の一定または少なくとも実質的に一定のドーピング材料濃度を有する第１の区分、および、第１の区分とドリフト領域との間に配置された第２の区分を有する。
【0009】
第２の区分は、少なくとも１μｍの層厚さと、第１の区分の方向にドーピング材料濃度最大値まで増加するドーピング材料濃度推移と、を有する。
【0010】
ドーピング材料濃度最大値は、第１の区分のドーピング材料濃度以下である。
【0011】
ＧａＡｓからなるかまたはＧａＡｓを含む半導体ダイオードの全ての半導体層、すなわちとりわけ、カソード層、アノード層およびドリフト領域が、それぞれＧａＡｓからなるかまたは少なくともＧａＡｓを含むことは自明である。換言すれば、ＩＩＩ－Ｖ半導体ダイオードのそれぞれの半導体層は、少なくともＧａおよびＡｓの元素を有する。
【0012】
半導体層は、好ましくはエピタキシーによって生成される。１つの発展形態では、カソード層またはアノード層は、基板層によって形成可能である。好ましくは、ＩＩＩ－Ｖ半導体ダイオードを形成するために、基板層上にさらなるＩＩＩ－Ｖ半導体層がエピタキシャル成長される。
【0013】
代替的に、ＩＩＩ－Ｖ半導体ダイオードは、少なくとも１つの半導体接合を含む。この場合、２つのＧａＡｓ半導体ディスクまたはＧａＡｓウェーハの表面同士が結合される。
【0014】
好ましくは、それぞれのＧａＡｓ半導体層のドーピングは、エピタキシー中に導入される。好ましくは、エピタキシーは、ＭＯＶＰＥおよび／またはＬＰＥによって実施される。
【0015】
１つの発展形態では、エピタキシャル成長の後に追加して、または択一的に、エピタキシー中に導入する代わりに、イオン注入によるドーピングが実施される。
【0016】
さらに、半導体ダイオードが、好ましくは他の材料からなるさらなる層、とりわけ金属製の端子コンタクト層を有することは自明である。端子コンタクト層は、例えば、全体的または部分的に金属、例えば金または金属合金から形成されており、例えば、電子ビーム蒸発またはスパッタリングによって生成されている。
【0017】
少なくともカソード層およびアノード層のうちの、端子コンタクト層に隣接している領域は、できるだけ低オーム抵抗のコンタクトを形成するため、かつ半導体ダイオードの直列抵抗または損失電力をできるだけ低く抑えるために、好ましくは高いドーピング材料濃度を有する。
【0018】
ドリフト領域は、少なくとも１０μｍの全体幅と、低濃度のそれぞれ異なるドーピングを有する２つの領域または層に分割されていることと、を特徴とする。
【0019】
好ましくは、全体幅は、少なくとも２０μｍまたは少なくとも４０μｍまたは少なくとも６０μｍである。全体幅は、低濃度でｐドーピングされた領域または層と、低濃度でｎドーピングされた領域または層と、に分割されている。
【0020】
したがって、ｐｎ接合部は、ドリフト領域の内部であって、かつ非常に低いドーピング材料濃度を有する領域内に形成される。
【0021】
第１のカソード区分の方向に増加するドーピング材料濃度推移を有する第２のカソード区分によって、ドリフト領域と、カソードの第１の区分の高ドーピング材料濃度レベルと、の間の遷移が形成される。
【0022】
遷移領域におけるドーピング材料濃度が１つ、２つまたはそれ以上の段部にわたってステップ状に増加することにより、格段に改善されたスイッチオフ挙動を有するダイオードを製造することが可能となる。ダイオードをスイッチオフする際における電流・電圧特性曲線の変動が最小化される。
【0023】
さらなる利点は、１１００Ｖまたはそれどころか１２００Ｖを超える特に高い逆電圧を有するダイオードによって達成される小さなスイッチオン抵抗と、面積当たりの特に低い静電容量と、を実現することができることである。
【0024】
１つの発展形態では、スイッチング速度、すなわち逆方向と順方向との間の切り替えを増加させるために、ｐドーピングされたドリフト層および／またはアノード層に等電中心または等価中心が組み込まれる。
【0025】
とりわけ、最大で８００ｎＣの逆回復電荷（Reverse Recovery Charge）を有するダイオードを製造することができる。
【0026】
第１の発展形態では、アノード層は、少なくとも１・１０１７ｃｍ－３のドーピング材料濃度を有する第１の区分と、第１の区分とドリフト領域との間に配置された第２の区分と、を有する。
【0027】
第２の区分は、少なくとも１μｍの層厚さと、第１の区分の方向にドーピング材料濃度最大値まで増加するドーピング材料濃度推移と、有する。
【0028】
第２の区分のドーピング材料濃度最大値は、第１の区分のドーピング材料濃度以下である。
【0029】
アノード層の第２の層区分によって、ドリフト領域とさらなるアノード層との間のドーピング材料濃度の遷移がステップ状または連続的に増加するように構成される。
【0030】
１つの実施形態では、カソード層および／またはアノード層の第２の区分の層厚さは、最大で７μｍまたは最大で５μｍまたは最大で３μｍである。例えば、直列抵抗を不必要に増加させることなくダイオードのスイッチオフ挙動を改善するためには、わずかな層厚さで十分である。
【0031】
他の実施形態では、カソード層および／またはアノード層の第２の区分のドーピング材料濃度推移は、凹状または凸状または線形に構成されている。
【0032】
さらなる実施形態では、カソード層および／またはアノード層の第２の区分のドーピング材料濃度推移は、１つまたは複数の段部を有し、代替的な発展形態では、ドーピング材料濃度推移の１つまたは複数の段部またはそれぞれの段部は、凸状のエッジまたは凹状のエッジまたは線形のエッジを有する。
【0033】
さらなる発展形態では、それぞれの段部は、少なくとも０．２μｍまたは少なくとも０．５μｍの深さを有する。
【0034】
他の実施形態では、ドーピング材料濃度は、段部ごとに少なくとも５倍または少なくとも１０倍変化する。
【0035】
さらなる実施形態では、カソード層の第１の区分のドーピング材料濃度は、少なくとも８・１０１８ｃｍ－３または少なくとも１・１０１９ｃｍ－３である。
【0036】
他の発展形態では、アノード層は、第３の区分を有し、第３の区分は、第１の区分のうちの、第２の区分とは反対を向いた側に配置されており、少なくとも５・１０１８ｃｍ－３または少なくとも１・１０１９ｃｍ－３のドーピング材料濃度を有する。
【0037】
アノード層を２つの部分層に分割することにより、高濃度のドーピングによって端子コンタクト部とのオーム抵抗をできるだけ低く抑えることが可能となると同時に、ドリフト領域に隣接するところでは若干より低濃度でドーピングすることによってカソード層とアノード層との間の電位勾配を実現することが可能となり、スイッチオフ挙動をさらに改善することが可能となる。
【0038】
さらなる発展形態では、カソード層および／またはアノード層は、少なくとも２μｍまたは少なくとも５μｍまたは少なくとも２０μｍの層厚さを有する。
【0039】
他の実施形態では、カソード層またはアノード層は、基板として形成されている。
【0040】
１つの発展形態では、ドリフト層におけるそれぞれのドーピング材料濃度推移は、凹状または凸状または線形または階段状に構成されている。
【0041】
以下では、本発明について図面を参照しながらより詳細に説明する。図面では、同様の部分に同一の参照符号が付されている。図示された実施形態は、非常に概略的なものであり、すなわち、距離および横方向ならびに垂直方向の延在は、縮尺通りではなく、別段の記載がない限り、相互に導出可能な幾何学的関係を有していない。
【図面の簡単な説明】
【0042】
【図1】積層型のＩＩＩ－Ｖ半導体ダイオードの第１の実施形態の図である。
【図2】半導体ダイオードのＩＩＩ－Ｖ積層体に沿ったドーピング材料濃度推移の第２の実施形態の図である。
【図3】半導体ダイオードのＩＩＩ－Ｖ積層体に沿ったドーピング材料濃度推移のさらなる実施形態の図である。
【図4】半導体ダイオードのＩＩＩ－Ｖ積層体に沿ったドーピング材料濃度推移のさらなる実施形態の図である。
【図5】半導体ダイオードのＩＩＩ－Ｖ積層体に沿ったドーピング材料濃度推移のさらなる実施形態の図である。
【発明を実施するための形態】
【0043】
図１の図面は、ＧａＡｓを有するかまたはＧａＡｓからなる積層型のＩＩＩ－Ｖ半導体ダイオード１０の第１の実施形態を示す。半導体ダイオード１０は、カソード層１２と、ドリフト領域１４と、層厚さＤＡを有するアノード層１６と、を記載された順序で有する。
【0044】
カソード層１２は、５０μｍから２５０μｍの層厚さＤＫ１と、少なくとも１・１０１８ｃｍ－３、好ましくは少なくとも８・１０１８ｃｍ－３の一定または少なくとも実質的に一定のドーピング材料濃度と、を有する高濃度でｎドーピングされた基板層から形成された第１の区分１２．１を有する。
【0045】
さらに、カソード層１２は、第１の区分１２．１とドリフト領域１４との間に配置された、格段により薄い少なくとも１μｍの層厚さＤＫ２を有する第２の区分１２．２を有する。第２の区分１２．２のｎドーピング材料のドーピング材料濃度は、第１の区分１２．２の方向にドーピング材料濃度最大値まで増加し、なお、このドーピング材料濃度最大値は、第１の区分１２．１のドーピング材料濃度よりも低い。
【0046】
ドリフト領域１４は、カソード層１２に隣接していて層厚さＤｎを有する低濃度でｎドーピングされたドリフト層１４．１と、ｎドーピングされたドリフト層１４．１とアノード層１６との間に配置された、厚さＤｐを有する低濃度でｐドーピングされたドリフト層１４．２と、に分割されている。
【0047】
ｎドーピングされたドリフト層１４．１の層厚さＤｎは、少なくとも５μｍ、好ましくは少なくとも４０μｍである。ドーピング材料濃度は、最大で８・１０１５ｃｍ－３、好ましくは最大で２・１０１５ｃｍ－３のドーピング材料濃度最大値から、ｐドーピングされたドリフト層１４．２の方向に減少する。
【0048】
ｐドーピングされたドリフト層１４．２の層厚さＤｐは、少なくとも５μｍ、好ましくは少なくとも２０μｍである。好ましくは、ｐドーピングされたドリフト層１４．２の層厚さＤｐは、ｎドーピングされたドリフト層１４．１の層厚さＤｎの半分または３分の１である。ｐドーピングされたドリフト層１４．２のドーピング材料濃度は、アノード層１６の方向に、少なくとも１・１０１７ｃｍ－３または少なくとも１・１０１８ｃｍ－３のドーピング材料濃度最大値まで増加する。
【0049】
カソード層１２の第１の区分１２．１を形成している基板から出発して、さらなる層が、好ましくはエピタキシャルに生成されている。
【0050】
【0051】
ドーピング材料濃度推移Ｄが、半導体ダイオード１０の積層体に沿った位置ｘにわたって示されている。
【0052】
カソード層１２の第１の区分１２．１に沿った高濃度の一定のｎドーピングから出発して、ｎドーピング材料のドーピング材料濃度は、第２の区分１２．２に沿って、かつｎドリフト層１２に沿って減少する。この減少は、それぞれ凸状に構成されており、ｎドリフト層１４．１の領域では、カソード層１２の第２の区分１２．２の領域よりもより格段に緩慢に生じる。
【0053】
ｐｎ接合部は、ｎドーピングされたドリフト層１４．１とｐドーピングされたドリフト層１４．２との間に形成される。ｐドーピングされたドリフト層１４．２は、図示の実施例では、一定または階段状の非常に低いドーピング材料濃度のｐドーピング材料を有する。隣接するアノード層は、一定の非常に高濃度のｐ型ドーピング材料を有する。
【0054】
【0055】
カソード層１２の第２の区分１２．２のドーピング材料濃度の低下は、それぞれ凸状のエッジを有する２つの段部を有する。
【0056】
ｎドーピングされたドリフト層１４．１のドーピング材料濃度推移は、カソード層１２の方向に凸状または線形または凹状に増加する。ｐドーピングされたドリフト層１４．２のドーピング材料濃度推移も、アノード層１６の方向に凸状または線形または凹状に増加する。
【0057】
さらに、アノード層は、第１の一定のドーピング材料濃度を有する第１の区分１６．１と、第１の区分の方向に２つの段部にわたって増加するドーピング材料濃度推移を有する、第１の区分１６．１とドリフト領域１４との間に配置された第２の区分１６．２と、第３の区分１６．３と、を有する。第３の区分１６．３は、第１の区分１６．１のうちの、第２の区分１６．２とは反対を向いた側に配置されていて、かつ一定のドーピング材料濃度を有し、第３の区分１６．３のドーピング材料濃度は、第１の区分１６．１のドーピング材料濃度よりも高い。
【0058】
【0059】
図示の実施形態では、アノード層１６の第２の区分１６．２だけが階段状の推移を有し、その一方で、カソード層１２の第２の区分１２．２のドーピング材料濃度の増加は、凸状に推移する。
【0060】
【0061】
カソード層１２の第２の区分１２．２のドーピング材料濃度推移は、ドーピング材料濃度最大値まで増加し、なお、このドーピング材料濃度最大値は、第１の区分１２．１のドーピング材料濃度よりも格段により低く、したがって、第１の区分１２．１と第２の区分１２．２との間にはドーピング材料濃度の急激な変化が形成される。
【0062】
図示の実施形態では、ｎドーピングされたドリフト層に沿って、ドーピング材料濃度推移は、それぞれ凸状のエッジを有する２つの段部を有する。
【0063】
アノード層１６の第２の区分１６．２に沿って、ドーピング材料濃度は、それぞれ線形のエッジを有する複数の段部にわたって、とりわけ矩形に構成された段部にわたって増加する。図示の実施例では、アノード層１６は、第３の区分１６．３を有していない。
【図1】
【図2】
【図3】
【図4】
【図5】
【外国語明細書】