特開 2022-121410 積層型のＩＩＩ－Ｖ族半導体ダイオード

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022121410

(43)【公開日】2022-08-19

(54)【発明の名称】積層型のＩＩＩ－Ｖ族半導体ダイオード

(51)【国際特許分類】

   H01L 29/861 20060101AFI20220812BHJP

   H01L 21/329 20060101ALI20220812BHJP

【ＦＩ】

H01L29/91 C

H01L29/91 A

H01L29/91 F

【審査請求】有

【請求項の数】11

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2022017432

(22)【出願日】2022-02-07

(31)【優先権主張番号】10 2021 000 610.0

(32)【優先日】2021-02-08

(33)【優先権主張国・地域又は機関】DE

(71)【出願人】

【識別番号】517397497

【氏名又は名称】３－５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング

【氏名又は名称原語表記】３－５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ

【住所又は居所原語表記】Ｇｏｓｔｒｉｔｚｅｒ Ｓｔｒ． ６１－６３， ０１２１７ Ｄｒｅｓｄｅｎ， Ｇｅｒｍａｎｙ

(71)【出願人】

【識別番号】504324855

【氏名又は名称】アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツング

【氏名又は名称原語表記】ＡＺＵＲ ＳＰＡＣＥ Ｓｏｌａｒ Ｐｏｗｅｒ ＧｍｂＨ

【住所又は居所原語表記】Ｔｈｅｒｅｓｉｅｎｓｔｒａｓｓｅ ２， Ｄ－７４０７２ Ｈｅｉｌｂｒｏｎｎ， Ｇｅｒｍａｎｙ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】フォルカー ドゥーデク

(72)【発明者】

【氏名】イェンス コヴァルスキー

(72)【発明者】

【氏名】リテッシュクマー ボージャニ

(72)【発明者】

【氏名】ダニエル フーアマン

(72)【発明者】

【氏名】トルステン ヴィーツコフスキー

(57)【要約】      （修正有）

【課題】ＧａＡｓを含むか又はＧａＡｓから成る積層型のＩＩＩ－Ｖ族半導体ダイオードを提供する。
【解決手段】積層型のＩＩＩ－Ｖ族半導体ダイオードは、高濃度にｎドーピングされたカソード層１６と、高濃度にｐドーピングされたアノード層１２と、カソード層とアノード層との間に配置されかつ最大で８×１０^１５ｃｍ^－３のドーパント濃度と、少なくとも１０μｍの層厚とを有するドリフト領域１４とを有する。カソード層は、０．１μｍから２μｍまでの層厚と、少なくとも１×１０^１９ｃｍ^－３のドーパント濃度とを有するデルタ層区分１６．１を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

ＧａＡｓを含むかまたはＧａＡｓから成る積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）であって、前記積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）は、
・高濃度にｎドーピングされたカソード層（１６）と、
・高濃度にｐドーピングされたアノード層（１２）と、
・前記カソード層（１６）と前記アノード層（１２）との間に配置され、最大で８×１０^１５ｃｍ^－３のドーパント濃度と、少なくとも１０μｍかつ最大で８０μｍまたは最大で１００μｍの層厚（Ｄ_Ｄ）と、を有するドリフト領域（１４）と、
を有する積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）において、
・前記カソード層（１６）は、第１の区分（１６．１）および第２の区分（１６．２）を有し、前記第１の区分は、０．１μｍから１μｍまたは０．１μｍから２μｍの層厚（Ｄ_Ｋ１）を有するデルタ層区分として構成されており、少なくとも１×１０^１９ｃｍ^－３または少なくとも２×１０^１９ｃｍ^－３のドーパント濃度を有する、
積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項2】

前記デルタ層区分（１６．１）は、金属製のカソード接触接続層（Ｍ１）に素材結合的に接している、
請求項１記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項3】

前記カソード層（１６）の前記第２の区分（１６．２）は、前記デルタ層区分よりも低いドーパント濃度を有する、
請求項１または２記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項4】

前記カソード層（１６）の前記第２の区分（１６．２）は、１×１０^１９ｃｍ^－３よりも低くかつ１×１０^１８ｃｍ^－３または２×１０^１８ｃｍ^－３または５×１０^１８ｃｍ^－３を上回るドーパント濃度を有する、
請求項１から３までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項5】

前記カソード層（１６）の前記第２の区分（１６．２）は、０．５μｍから１．５μｍ、または０．５μｍから２．５μｍ、または０．５μｍから５μｍの層厚（Ｄ_Ｋ２）を有する、
請求項１から４までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項6】

前記カソード層（１６）は、移行層区分（１６．３）を有し、前記移行層区分（１６．３）は、前記第２の区分（１６．２）と前記ドリフト領域（１４）との間に配置されており、少なくとも３μｍの層厚（Ｄ_Ｋ３）を有し、前記移行層区分（１６．３）は、前記第２の区分（１６．２）よりも低いドーパント濃度を有し、前記ドリフト領域（１４）よりも高いドーパント濃度を有し、前記ドーパント濃度の経過は、前記ドリフト領域（１４）の方向に凸または凹または直線的または階段状に降下するドーパント濃度経過を有する、
請求項１から５までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項7】

前記アノード層（１２）は、第１の区分（１２．１）と、前記第１の区分（１２．１）と前記ドリフト領域（１４）との間に配置された第２の区分（１２．２）と、を有し、前記第２の区分（１２．２）のドーパント濃度は、前記第１の区分（１２．１）のドーパント濃度よりも低いか、または、前記第２の区分（１２．２）の前記ドーパント濃度は、前記第１の区分（１２．１）の前記ドーパント濃度と等しい、
請求項１から６までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項8】

前記アノード層（１２）の前記第１の区分（１２．１）の前記ドーパント濃度は、少なくとも８×１０^１７ｃｍ^－３かつ最大で４×１０^１８ｃｍ^－３または最大で８×１０^１８ｃｍ^－３であり、前記アノード層（１２）の前記第２の区分の前記ドーパント濃度は、少なくとも１×１０^１７ｃｍ^－３かつ最大で８×１０^１７ｃｍ^－３である、
請求項１から７までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項9】

前記アノード層（１２）は、前記ドリフト領域（１４）に接する移行区分（１２．３）を有し、前記移行区分（１２．３）は、前記ドリフト領域（１４）の方向に凸または凹または直線的または階段状に降下するドーパント濃度経過を有し、ドーパント濃度は、ｐドーピングされた前記ドリフト領域の前記ドーパント濃度よりも高く、前記アノード層（１２）の前記第２の区分（１２．２）の前記ドーパント濃度よりも低い、
請求項１から８までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項10】

前記アノード層（１２）の前記第２の区分（１２．２）は、前記カソード層（１６）の前記第２の区分（１６．２）よりも低いドーピングを有する、
請求項１から９までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項11】

前記デルタ層区分（１６．１）は、ドーパントとしてＴｅまたはＳｅを有する、
請求項１から１０までのいずれか１記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高濃度にｎドーピングされたカソード層と、高濃度にｐドーピングされたアノード層と、カソード層とアノード層との間に配置されたドリフト領域と、を備えた、ＧａＡｓを含むかまたはＧａＡｓから成る積層型のＩＩＩ－Ｖ族半導体ダイオードに関する。

【背景技術】

【0002】

ガリウム砒素から成るｐ^＋－ｎ－ｎ^＋構造を備えた高電圧耐性の半導体ダイオードは、German Ashkinaziによる"GaAs Power Devices"、ISBN 965-7094-19-4の第８および第９頁から公知である。

【0003】

他の積層型のＩＩＩ－Ｖ族半導体ダイオードは、欧州特許第３３２１９７１号明細書および欧州特許第３３２１９７０号明細書から公知であり、半導体ダイオードは、ドリフト領域とカソードもしくはアノードとの間に付加的な中間層を有する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような背景の元に本発明が課題とするのは、従来技術を発展させるデバイスを提供することである。

【課題を解決するための手段】

【0005】

この課題は、特許請求の範囲の請求項１の特徴的構成を備える積層型のＩＩＩ－Ｖ族半導体ダイオードによって解決される。本発明の有利な実施形態は、従属請求項の対象である。

【0006】

本発明の対象によれば、積層型のＩＩＩ－Ｖ族半導体ダイオードは、高濃度にｎドーピングされたカソード層と、高濃度にｐドーピングされたアノード層と、を有する、ＧａＡｓを含むかまたはＧａＡｓから成る。

【0007】

カソード層とアノード層との間には、最大で８×１０^１５ｃｍ^－３のドーパント濃度と、少なくとも１０μｍの層厚と、を有するドリフト領域が配置されている。好適には、ドリフト領域の全体層厚は、最大で５０μｍまたは最大で１００μｍである。

【0008】

カソード層は、第１の区分および第２の区分を有する。

【0009】

第１の区分は、０．１μｍから１μｍの、または０．１μｍから２μｍの層厚を有するデルタ層区分として構成されている。

【0010】

デルタ層区分は、少なくとも１×１０^１９ｃｍ^－３または少なくとも２×１０^１９ｃｍ^－３のドーパント濃度を有する。

【0011】

ＧａＡｓから成るかまたはＧａＡｓを含む半導体ダイオードのすべての半導体層、すなわち、特にカソード層、アノード層およびドリフト領域はそれぞれ、ＧａＡｓから成るかまたはＧａＡｓを少なくとも含んでいることは自明のことである。言い換えれば、ＩＩＩ－Ｖ族半導体ダイオードのそれぞれの半導体層は少なくとも元素のＧａおよびＡｓを有する。

【0012】

さらに、ドリフト領域内にｐｎ接合部が形成されていることは自明のことである。

【0013】

半導体ダイオードの半導体層は、重なり合って積層型に構成されていることに注意されたい。好適には半導体層は、同じ面積を有する。好適には、複数の半導体層の１つは、基板層として構成されているか、基板層を含んでいる。一発展形態では、基板層は、基板層に配置される、半導体層の積層体よりも大きな面積を有する。

【0014】

基板層は好適には、５０μｍから１２０μｍまたは５０μｍから２５０μｍの厚さを有する。一発展形態では、基板層は、ｐドーピングの場合、１×１０^１７ｃｍ^－３から２×１０^１８ｃｍ^－３までまたは８×１０^１８ｃｍ^－３までの範囲の濃度を有する。

【0015】

半導体層は好ましくは、重なり合ってエピタキシャル成長で作製される。特に好ましくは、カソード層またはアノード層は、他のすべての半導体層が順次にエピタキシャル成長される基板層によって構成される。択一的には、層はウェハボンディングを用いて接合される。

【0016】

さらに、自明であるのは、半導体ダイオードが好適には、他の材料からなる別の層、特に金属製の接続コンタクト層を有することである。

【0017】

さらに、アノードという用語は、アノード層という用語と、またカソードという用語は、カソード層という用語と、それぞれ同義で使用されることに注意されたい。

【0018】

接続コンタクト層は、例えば完全にまたは部分的に金属、例えば金からまたは金属合金から成り、例えば電子ビーム蒸着を用いてまたはスパッリングを用いて作製される。

【0019】

可能な限りに低抵抗な電気接触接続を構成するために、かつ直列抵抗もしくは半導体ダイオードの損失出力を可能な限りに小さく維持するために、接続コンタクト層に接するカソード層およびアノード層の領域は好ましくは、カソード層およびアノード層のそれぞれ他の部分よりも高いドーパント濃度を有する。

【0020】

少なくとも、比較的少ない厚さ、すなわち好適には１μｍよりも少ない厚さを介して可能になるのは、ＧａＡｓ層またはＧａＡｓベースの層に、極めて高濃度のドーピング、特に少なくとも１×１０^１９ｃｍ^－３のドーピングを良好な層品質で作製することである。これに関し、特にカソード層についての適切なドーパントは、例えば、テルルまたはセレンである。

【0021】

これに対応して、カソード層の第２の区分の層厚は実質的に、少数電荷担体、すなわち正孔の寿命もしくは侵入深さにしたがう。典型的には第２の層の層厚としては、数百ナノメートルから最大で２μｍまでが十分である。

【0022】

言い換えると、カソード層の第２の区分の厚さは好適には、カソードにおける少数電荷担体、すなわち正孔の自由経路長と同じ大きさである。

【0023】

さらに、デルタ層区分は、少数電荷担体用のいわばバリアを形成し、接続抵抗を低減させる。デルタ層区分によって特に、スイッチオフ動作が、またこれによってダイオードのスイッチ動作が改善される。

【0024】

テストによって示されたのは、薄いが極めて高濃度にドーピングされたデルタ層区分と、より低濃度にドーピングされた、カソード層の第２の区分と、の組み合わせからエミッタ効率、すなわちカソードの効率を改善できることである。

【0025】

低濃度にドーピングされたドリフト領域との組み合わせにおいて、ダイオードは、１１００Ｖを上回る、またはさらに１２００Ｖさえも上回る特に高い遮断電圧と、小さなオン抵抗と、単位面積当たりの特に小さなキャパシタンスと、で作製可能である。

【0026】

一実施形態では、カソード層は、デルタ層区分のドーパント濃度よりも低いドーパント濃度を有する第２の層区分を有しており、これにより、デルタ層区分は、いわばデルタ・ドーピングピークによって典型的なカソード層を補う。

【0027】

デルタ層区分は好適には、金属製の第２の接続コンタクトと素材結合による接合を有する。言い換えると、金属製の接続コンタクトは、カソード層の上面に配置される。

【0028】

アノード層の下面には金属製の第１の接続コンタクトが設けられている。好適には、２つの金属製の接続コンタクトは、低い接続抵抗を達成するために、中央領域において、またはほぼ完全に、または完全にアノード層および／またはカソード層を覆っている。完全に覆う場合であっても、プロセスの確実性を高めるために、周囲を取り囲む縁部部分が、メタライゼーションされていないことは自明のことである。

【0029】

一発展形態では、カソード層の第２の層区分は、デルタ層区分よりも低いドーパント濃度を有する。好適には、カソード層の第２の層区分は、デルタ層区分よりも大きな層厚Ｄ_Ｋ２を有する。

【0030】

好適にはカソード層の第２の層区分は、少なくとも０．５μｍから最大で１．５μｍまでの厚さを有し、または少なくとも０．５μｍから最大で２．５μｍまでの厚さを有し、または少なくとも０．５μｍから最大で５μｍまでの厚さを有する。

【0031】

ドーピングという用語とドーパント濃度という用語とは同義で使用されることに注意されたい。さらに、デルタ層区分と、ソード層の第２の区分との間のドーピングの変化は好適には、跳躍的に行われることに注意されたい。言い換えると、ドーピングは好適には、０．１μｍを下回るか、または０．０５μｍを下回る厚さ範囲内で変化する。

【0032】

カソード層の第２の層区分のドーパント濃度は、１×１０^１９ｃｍ^－３を下回っている。好適には、カソード層の第２の層区分のドーパント濃度は、１×１０^１８ｃｍ^－３または２×１０^１８ｃｍ^－３または５×１０^１８ｃｍ^－３を上回っている。

【0033】

一発展形態では、カソード層は、移行層区分を有し、移行層区分は、カソード層の第２の区分とドリフト領域との間に配置されており、少なくとも３μｍの層厚と、第２の区分のドーピングよりも少ないドーピングと、ドリフト領域よりも高いドーピングと、ドリフト領域の方向に凸または凹または直線的または階段状に降下するドーピングの濃度経過と、を有する。

【0034】

別の一実施形態では、デルタ層区分は、ドーパントとしてＴｅおよび／またはＳｅを有する。

【0035】

以下では図面を参照し、本発明を詳しく説明する。ここでは同種の部分には同じ参照符号が付されている。図示された実施形態は、大きく概略化されており、すなわち、間隔ならびに横方向および垂直方向の長さは、縮尺通りでなく、特に断らない限り、導出可能な幾何学的関係も互いに有しない。

【図面の簡単な説明】

【0036】

【図1】積層型のＩＩＩ－Ｖ族半導体ダイオードの第１の実施形態を示す図である。

【図2】ＩＩＩ－Ｖ族半導体ダイオードのドーパント濃度経過の第１の実施形態を示す線図である。

【図3】積層型のＩＩＩ－Ｖ族半導体ダイオードの別の実施形態を示す図である。

【図4】積層型のＩＩＩ－Ｖ族半導体ダイオードのさらに別の実施形態を示す図である。

【図5】積層型のＩＩＩ－Ｖ族半導体ダイオードのさらに別の実施形態を示す図である。

【図6】ドーパント濃度経過の別の実施形態を示す線図である。

【発明を実施するための形態】

【0037】

図１の図には、ＧａＡｓを有するかまたはＧａＡｓから成る積層型のＩＩＩ－Ｖ族半導体ダイオード１０の第１の実施形態の図が示されている。全体厚さＤ_Ａを有する高濃度にドーピングされたｐドーピングの基板層は、アノード層１２を構成し、アノード層１２に全体厚さＤ_Ｄを有するドリフト領域１４が配置され、ドリフト領域１４に続いて、高濃度にｎドーピングされた層厚Ｄ_Ｋを有するカソード層１６が配置されている。

【0038】

ドリフト領域１４内にｐｎ接合部が構成されることは自明のことである。

【0039】

カソード層１６は、第１の区分１６．１および第２の区分１６．２を有する。

【0040】

カソード層１６の第１の区分１６．１は、少なくとも１×１０^１９ｃｍ^－３または少なくとも２×１０^１９ｃｍ^－３の極めて高いドーパント濃度と、０．１μｍから１μｍまで、または０．１μｍから最大で２μｍまでの小さな層厚Ｄ_Ｋ１と、を有するデルタ層区分として構成されている。

【0041】

第２の層区分１６．２は、デルタ層区分１６．１よりも低いドーパント濃度と、より大きな層厚Ｄ_Ｋ２と、を有する。

【0042】

カソード層１６の第２の層区分１６．２は、０．５μｍから１．５μｍの範囲、または０．５μｍから２．５μｍの範囲、または０．５μｍから５μｍの範囲の厚さを有する。

【0043】

第２の層区分１６．２のドーパント濃度は、１×１０^１９ｃｍ^－３を下回っている。第２の層区分１６．２のドーパント濃度は好適には、１×１０^１８ｃｍ^－３または２×１０^１８ｃｍ^－３または５×１０^１８ｃｍ^－３を上回っている。

【0044】

アノード層１２の下面には、金属製の接続コンタクトＭ１が配置されているか、または、カソード層１６の上面には、金属製の接続コンタクトＭ２が配置されている。

【0045】

２つの金属製の接続コンタクトＭ１、Ｍ２は好適には、低い接続抵抗を達成するために、アノード層１２および／またはカソード層１６をほぼ完全に覆っている。デルタ層区分１６．１は好適には、金属製の接続コンタクトＭ２と素材結合による接合も有する。

【0046】

図２の図では、積層型のＩＩＩ－Ｖ族半導体ダイオード１０の厚さに沿ったドーパント濃度経過が、図１に関連して示されて描画されている。

【0047】

プロットされているのは、ＩＩＩ－Ｖ族半導体ダイオード１０の積層体に沿った、位置ｘについてのドーパント濃度Ｄである。

【0048】

ドーパント濃度経過は、カソード層１６の２つの区分１６．２および１６．１のそれぞれの層厚Ｄ_Ｋ２およびＤ_Ｋ１にわたってそれぞれ一定に構成されており、これにより、第２の層区分１６．２とデルタ層区分との間にはドーパント濃度跳躍が形成されている。

【0049】

引き続き、ドーパント濃度は、ドリフト領域１４の、最大で８×１０^１５ｃｍ^－３の範囲の極めて低いレベルに跳躍的に下降している。ドリフト領域１４からアノード層への移行部においてドーパント濃度は、ｐドーパント濃度の一定の高いレベルに跳躍的に上昇している。

【0050】

アノード１２に沿ったドーパント濃度は一定であり、ドーパント濃度の高さは、カソード１６の第２の領域１６．２のドーパント濃度よりも低い。

【0051】

図示された実施例では、ドリフト領域は、低くかつ実質的に一定のドーパント濃度を有する。全体層厚に沿ったドーピングは、ｎドーパントとｐドーパントとの間で変化し、これにより、ドリフト領域１４にｐ－ｎ接合部が構成される。

【0052】

図３に示された実施形態では、金属製の接続コンタクトＭ１およびＭ２は、平面として構成されている。

【0053】

カソード層１６は、第１の区分１６．１および第２の区分１６．２に加えて移行層区分１６．３を有する。移行層区分１６．３は、少なくとも３μｍ、かつ例えば、最大で１０μｍまたは最大で５μｍの層厚Ｄ_Ｋ３を有する。

【0054】

カソード層１６の移行層区分１６．３は、カソード層１６の第２の区分１６．２のドーピングよりも少ないドーピングを有し、かつドリフト領域１４のドーピングよりも高いドーピングを有する。

【0055】

移行層区分１６．３内でドリフト領域１４の方向に降下するドーピングの濃度経過は、凸または凹または直線的または階段状に構成されている。

【0056】

図４の実施例では、２つの金属製の接続層Ｍ１、Ｍ２はそれぞれ、アノードもしくはカソードの中央部分だけを覆っている。移行層区分１６．３は構成されておらず、これにより、カソードの第２の区分１６．２は、ドリフト領域１４に直接に続いている。

【0057】

図５に示された実施例では、カソード層１６は、第２の層区分１６．２に加えて移行層区分１６．３を有する。

【0058】

ドリフト領域１４とアノード層１２の第２の区分１２．２との間には、アノード層１２の一部として、ｐドーピングされた移行層区分１２．３が構成されている。

【0059】

アノードの移行層区分１２．３のドーパント濃度は、移行層区分１２．３の層厚に沿って、アノード層１２の第２の区分１２．２の方向に増大している。ドーピングの増大は、凹または凸または直線的または階段状に構成されている。

【0060】

図６の図では、図５に関連して説明された実施形態についてのドーパント濃度経過が描画されている。以下では、図２の実施形態との相違だけを説明する。

【0061】

カソード層１６のデルタ層区分１６．１は、ドリフト領域１４とは反対側を向いた、第２の層区分１６．２の側に配置されており、これにより、カソード層に沿ったドーパント濃度は、ドリフト領域１４の方向に跳躍的に降下している。

【0062】

カソード層１６の第２の区分１６．２とドリフト領域１４との間にはここでも、カソード層１６の一部として移行層区分１６．３が構成されている。

【0063】

カソード層１６の移行層区分１６．３のドーパント濃度は、以降の経過においてドリフト領域１４の方向に減少する。

【0064】

ドリフト領域１４とアノード層１２の第２の区分１２．２との間には、アノード層１２の一部として、ｐドーピングされた移行層区分１２．３が構成されている。アノード層１２の移行層区分１２．３のドーパント濃度は、以降の経過においてアノード層１２の第２の区分１２．２の方向に増大する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【外国語明細書】