特開 2022-121411 積層型のＩＩＩ－Ｖ族半導体ダイオード

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022121411

(43)【公開日】2022-08-19

(54)【発明の名称】積層型のＩＩＩ－Ｖ族半導体ダイオード

(51)【国際特許分類】

   H01L 29/861 20060101AFI20220812BHJP

   H01L 21/329 20060101ALI20220812BHJP

【ＦＩ】

H01L29/91 C

H01L29/91 F

H01L29/91 A

【審査請求】有

【請求項の数】12

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2022017445

(22)【出願日】2022-02-07

(31)【優先権主張番号】10 2021 000 609.7

(32)【優先日】2021-02-08

(33)【優先権主張国・地域又は機関】DE

(71)【出願人】

【識別番号】517397497

【氏名又は名称】３－５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング

【氏名又は名称原語表記】３－５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ

【住所又は居所原語表記】Ｇｏｓｔｒｉｔｚｅｒ Ｓｔｒ． ６１－６３， ０１２１７ Ｄｒｅｓｄｅｎ， Ｇｅｒｍａｎｙ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】イェンス コヴァルスキー

(72)【発明者】

【氏名】フォルカー ドゥーデク

(72)【発明者】

【氏名】リテッシュクマー ボージャニ

(57)【要約】      （修正有）

【課題】ＧａＡｓを含有するか又はＧａＡｓからなる積層型のＩＩＩ－Ｖ族半導体ダイオードを提供する。
【解決手段】積層型のＩＩＩ－Ｖ族半導体ダイオードは、高濃度ｎドープされたカソード層１２と、高濃度ｐドープされたアノード層１６と、カソード層とアノード層との間に配置されたドリフト領域１４と、を備える。ドリフト領域は、低濃度ｎドープされたドリフト層１４．１と、低濃度ｐドープされたドリフト層１４．２と、を有する。ｎドープされたドリフト層は、ｐドープされたドリフト層とカソード層との間に配置されており、両方のドリフト層はそれぞれ、少なくとも５μｍの層厚と、それぞれの層厚に沿って最大で８×１０^１５ｃｍ^－３のドーパント濃度最大値と、を有し、両方のドリフト層の相互のドーパント濃度最大値は、０．１から１０の比を有し、ｐドープされたドリフト層の層厚に対するｎドープされたドリフト層の層厚の比は、０．５から３である。
【選択図】図４

【特許請求の範囲】

【請求項1】

ＧａＡｓを含有するかまたはＧａＡｓからなる、積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）であって、前記積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）は、
・高濃度ｎドープされたカソード層（１２）と、
・高濃度ｐドープされたアノード層（１６）と、
・前記カソード層（１２）と前記アノード層（１６）との間に配置されたドリフト領域（１４）と、
を有し、
・前記ドリフト領域（１４）は、低濃度ｎドープされたドリフト層（１４．１）と、低濃度ｐドープされたドリフト層（１４．２）と、を有し、
・前記ｎドープされたドリフト層（１４．１）は、前記ｐドープされたドリフト層（１４．２）と前記カソード層（１２）との間に配置されている積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）において、
・両方の前記ドリフト層（１４．１，１４．２）は、それぞれ、少なくとも５μｍの層厚（Ｄ_ｎ，Ｄ_ｐ）と、それぞれの該層厚（Ｄ_ｎ，Ｄ_ｐ）に沿って最大で８×１０^１５ｃｍ^－３のドーパント濃度最大値と、を有し、
・両方の前記ドリフト層（１４．１，１４．２）の相互の前記ドーパント濃度最大値は、０．１から１０の比を有し、
・前記ｐドープされたドリフト層の前記層厚（Ｄ_ｐ）に対する前記ｎドープされたドリフト層の前記層厚（Ｄ_ｎ）の比は、０．５から３であり、
・前記アノード層（１６）は、一定のドーパント濃度特性を有する第１の区分（１６．１）と、前記第１の区分（１６．１）と前記ドリフト領域（１４）との間に配置された、前記第１の区分（１６．１）へ向かう方向で段状に上昇するドーパント濃度特性を有する第２の区分（１６．２）と、を有する、
積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項2】

前記ｎドープされたドリフト層（１４．１）の前記層厚（Ｄ_ｎ）は、前記ｐドープされたドリフト層（１４．２）の前記層厚（Ｄ_ｐ）よりも大きい、
請求項１記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項3】

前記ｎドープされたドリフト層（１４．１）および／または前記ｐドープされたドリフト層（１４．２）は、少なくとも２０μｍの層厚（Ｄ_ｎ，Ｄ_ｐ）または少なくとも４０μｍの層厚（Ｄ_ｎ，Ｄ_ｐ）を有する、
請求項１または２記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項4】

前記ｎドープされたドリフト層（１４．１）は、前記層厚（Ｄ_ｎ）に沿って、前記カソード層（１２）へ向かう方向で前記ドーパント濃度最大値まで上昇するドーパント濃度特性を有し、前記ｐドープされたドリフト層（１４．２）は、前記層厚（Ｄ_ｐ）に沿って、前記アノード層（１６）へ向かう方向で前記ドーパント濃度最大値まで上昇するドーパント濃度特性を有する、
請求項１から３までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項5】

前記上昇するドーパント濃度特性は、直線状にかつ／または凹状にかつ／または凸状に構成されている、かつ／または、１つもしくは複数の段を有する、
請求項４記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項6】

１つまたは複数または全ての前記段は、凸状のエッジまたは凹状のエッジまたは直線状のエッジを有する、
請求項５記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項7】

両方の前記ドリフト層（１４．１，１４．２）の前記ドーパント濃度特性は、それぞれ、別の前記ドリフト層（１４．１，１４．２）へ向かう方向で、９×１０^１４ｃｍ^－３未満の値、または６×１０^１４ｃｍ^－３未満の値、または３×１０^１４ｃｍ^－３未満の値、または２×１０^１４ｃｍ^－３未満の値だけ下降する、
請求項３から６までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項8】

前記カソード層（１２）および／または前記アノード層（１６）は、少なくとも１×１０^１７ｃｍ^－３のドーパント濃度、または少なくとも５×１０^１８ｃｍ^－３のドーパント濃度、または少なくとも８×１０^１８ｃｍ^－３のドーパント濃度を有する、
請求項１から７までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項9】

前記カソード層（１２）および／または前記アノード層（１６）は、少なくとも２μｍの層厚（Ｄ_Ｋ，Ｄ_Ａ）、または少なくとも５μｍの層厚（Ｄ_Ｋ，Ｄ_Ａ）、または少なくとも２０μｍの層厚（Ｄ_Ｋ，Ｄ_Ａ）を有する、
請求項１から８までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項10】

前記カソード層（１２）は、一定のドーパント濃度特性を有する第１の区分（１２．１）と、前記第１の区分（１２．１）と前記ドリフト領域（１４）との間に配置された、前記第１の区分（１２．１）へ向かう方向で直線状にかつ／または凹状にかつ／または段状に上昇するドーパント濃度特性を有する第２の区分（１２．２）と、を有する、
請求項１から９までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項11】

前記第２の区分（１２．２，１６．２）は、少なくとも０．５μｍおよび最大で１０μｍの層厚（Ｄ_Ｋ２，Ｄ_Ａ２）、好適には少なくとも２μｍおよび最大で４μｍの層厚（Ｄ_Ｋ２，Ｄ_Ａ２）を有する、
請求項９記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【請求項12】

スイッチング速度を向上させるために、前記ｐドープされたドリフト層および／または前記アノード層において等電子中心または等価電子中心が設けられている、
請求項１から１１までのいずれか１項記載の積層型のＩＩＩ－Ｖ族半導体ダイオード（１０）。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＧａＡｓを含有するかまたはＧａＡｓからなり、高濃度ｎドープされたカソード層と、高濃度ｐドープされたアノード層と、カソード層とアノード層との間に配置されたドリフト領域と、を備えた、積層型のＩＩＩ－Ｖ族半導体ダイオードに関する。

【背景技術】

【0002】

ｐ^＋－ｎ－ｎ^＋構造を備えた、ガリウムヒ素からなる、高電圧耐性のある半導体ダイオードが、Ｇｅｒｍａｎ Ａｓｈｋｉｎａｚｉ著、“ＧａＡｓ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ”、ＩＳＢＮ ９６５－７０９４－１９－４、第８頁および第９頁から公知である。

【0003】

別の積層型のＩＩＩ－Ｖ族半導体ダイオードが、欧州特許第３３２１９７１号明細書および欧州特許第３３２１９７０号明細書から公知であり、半導体ダイオードは、ドリフト領域とカソードまたはアノードとの間に付加的な中間層を有する。欧州特許第３３２１９７１号明細書、独国特許出願公開第１０２０１６１１１８４４号明細書、特開平０６－３１４８０１号公報および独国特許出願公開第１０２０１８０００３９５号明細書から、別の半導体デバイスが公知である。

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような背景から、本発明の課題は、従来技術をさらに発展させた装置を提供することにある。

【課題を解決するための手段】

【0005】

この課題は、請求項１記載の特徴を備えた、積層型のＩＩＩ－Ｖ族半導体ダイオードによって解決される。本発明の有利な構成は、従属請求項の対象である。

【0006】

本発明の対象において、ＧａＡｓを含有するかまたはＧａＡｓからなり、高濃度ｎドープされたカソード層と、高濃度ｐドープされたアノード層と、カソード層とアノード層との間に配置されたドリフト領域と、を有する、積層型のＩＩＩ－Ｖ族半導体ダイオードが提供される。

【0007】

ドリフト領域は、低濃度ｎドープされたドリフト層と、低濃度ｐドープされたドリフト層と、を有し、ｎドープされたドリフト層は、ｐドープされたドリフト層とカソード層との間に配置されている。

【0008】

両方のドリフト層はそれぞれ、少なくとも５μｍの層厚と、それぞれの層厚に沿って最大で８×１０^１５ｃｍ^－３のドーパント濃度最大値と、を有する。

【0009】

両方のドリフト層の相互のドーパント濃度最大値は、０．１から１０の比を有する。

【0010】

ｐドープされたドリフト層の層厚に対するｎドープされたドリフト層の層厚の比は、０．５から３である。

【0011】

当然ながら、ＧａＡｓからなるかまたはＧａＡｓを含有する半導体ダイオードの全ての半導体層、つまり特にカソード層とアノード層とドリフト領域とは、それぞれＧａＡｓからなるかまたはＧａＡｓを少なくとも含有する。

【0012】

換言すれば、ＩＩＩ－Ｖ族半導体ダイオードの各々の半導体層は、少なくとも元素ＧａおよびＡｓを有する。

【0013】

半導体層は、好ましくはエピタキシによって生成される。一改良形態では、カソード層またはアノード層は、基板層によって構成され得る。好ましくは、基板層上に別のＩＩＩ－Ｖ族半導体層がエピタキシャルに成長させられ、これにより、ＩＩＩ－Ｖ族半導体ダイオードを構成することができる。

【0014】

これとは択一的に、ＩＩＩ－Ｖ族半導体ダイオードは、少なくとも１つの半導体ボンディング部を有する。この場合、２つのＧａＡｓ半導体ウェハまたはＧａＡｓウェハの表面が一体化されている。

【0015】

好ましくは、それぞれのＧａＡｓ半導体層のドーピングは、エピタキシ中に供給される。好ましくは、エピタキシは、ＭＯＶＰＥおよび／またはＬＰＥによって実施される。

【0016】

一改良形態では、ドーピングは、エピタキシャル成長の後に追加的に、またはこれとは択一的にエピタキシ中に供給する代わりに、イオン注入によって実施される。

【0017】

なお、半導体ダイオードは、好ましくは、別の材料からなる別の層、特に金属製の端子コンタクト層を有する。端子コンタクト層は、たとえば完全にまたは部分的に、金属、たとえば金または金属合金からなり、たとえば電子ビーム蒸着によってまたはスパッタリングによって生成される。

【0018】

カソード層およびアノード層の、少なくとも端子コンタクト層に隣接する領域は、好適には高いドーパント濃度を有し、これにより、可能な限り低抵抗のコンタクトを構成することができ、半導体ダイオードの直列抵抗または電力損失をできるだけ低く維持することができる。

【0019】

ドリフト領域は、少なくとも１０μｍの全幅を有することを特徴とする。好ましくは、全幅は、少なくとも２０μｍ、または少なくとも４０μｍ、または少なくとも６０μｍである。全幅は、弱ｐドープされた領域または層と、弱ｎドープされた領域または層と、に分割されている。

【0020】

両方のドリフト層の層厚の比は、ｎドープされたドリフト層が、ｐドープされたドリフト層の少なくとも２分の１の厚さであるか、またはｎドープされたドリフト層が、ｐドープされたドリフト層の最大で３倍の厚さであるように選択される。

【0021】

両方のドリフト層のそれぞれのドーパント濃度は、それぞれ別のドリフト層に隣接する領域において可能な限り低く、場合により別のドリフト層から離れる方向でいくらか上昇する。一改良形態では、上昇部分は、１つまたは複数の段によって形成される。

【0022】

したがって、ｐｎ接合部は、ドリフト領域内に、極めて低いドーパント濃度を有する範囲において構成されている。

【0023】

広幅の、低濃度ドープされた２つの異なる層からなるドリフト領域によって、１１００Ｖ超の極めて高い逆電圧、またはさらには１２００Ｖ超の極めて高い逆電圧を有するダイオードが実現され、面積あたりの小さなオン抵抗および特に低い容量で製作され得る。

【0024】

一改良形態では、スイッチング速度、つまり順方向と逆方向との切換を向上させるために、ｐドープされたドリフト層および／またはアノード層において、等電子中心または等価電子中心が組み込まれる。この場合、等電子中心または等価電子中心は、不純物複合体である。不純物セル複合体は、エネルギ的に深い位置にあり、電荷担体の寿命を著しく低減させ、すなわち、これらの等電子中心または等価電子中心は、特に逆方向動作において電荷担体を除去する。

【0025】

一実施形態では、等電子中心は、Ｎおよび／またはＺｎＯおよび／またはＭｎおよび／またはＩＩＩ主族元素および／またはＶ主族元素を含有する。

【0026】

別の一改良形態では、等電子中心の濃度は、５×１０^１１ｃｍ^－３から８×１０^１４ｃｍ^－３の範囲、または５×１０^１２ｃｍ^－３から１×１０^１４ｃｍ^－３の範囲、または１×１０^１３ｃｍ^－３から８×１０^１３ｃｍ^－３の範囲にある。好ましくは、等電子中心の濃度は、ドリフト層またはアノード層のそれぞれの領域のドーパント濃度よりも、係数１０００から１０、または係数１００から２０だけ低い。

【0027】

特に、ダイオード面積１ｍｍ^２あたり最大で８０ｎＣの逆回復電荷量（Reverse Recovery Charge）を有するＧａＡｓパワーダイオードが製作され得る。

【0028】

一実施形態では、ｎドープされたドリフト層の層厚は、ｐドープされたドリフト層の層厚よりも大きい。別の一実施形態では、ｎドープされたドリフト層および／またはｐドープされたドリフト層は、少なくとも２０μｍの層厚または少なくとも４０μｍの層厚を有する。両方のドリフト層の極めて高い層厚によって、特に、ダイオードの絶縁耐力を改善することが可能になる。

【0029】

一改良形態では、ｎドープされたドリフト層は、層厚に沿って、カソード層へ向かう方向でドーパント濃度最大値まで上昇するドーパント濃度特性を有する。

【0030】

ｐドープされたドリフト層へ向かう方向における、ｎドープされたドリフト層のドーパント濃度の緩慢な低減により、特に、極めて低いドーパント濃度を実現することおよび制御された再現可能なｐｎ接合部を形成することが可能になる。

【0031】

別の択一的な改良形態では、ｐドープされたドリフト層は、層厚に沿って、アノード層へ向かう方向でドーパント濃度最大値まで上昇するドーパント濃度特性を有する。すでに述べたように、上昇部分は、段状、つまり階段状の特性によっても形成され得る。

【0032】

上昇するドーパント濃度特性は、択一的な実施形態では、直線状にまたは凹状にまたは凸状に構成されている。凸状の上昇部分は、たとえばガウス曲線に従って延在しており、凹状の上昇部分は、たとえば指数関数に従って延在している。当然ながら、濃度特性は、常に８×１０^１５ｃｍ^－３の最大ドーピングよりも低い。

【0033】

別の一改良形態では、ｎドープされたドリフト層および／またはｐドープされたドリフト層のドーパント濃度特性は、層厚に沿って、１つまたは複数の段を有する。１つまたは複数または全ての段は、択一的な改良形態では、凸状のエッジまたは凹状のエッジまたは直線状のエッジを有する。

【0034】

別の一実施形態では、両方のドリフト層のドーパント濃度特性はそれぞれ、別のドリフト層へ向かう方向で、３×１０^１５ｃｍ^－３未満の値、または６×１０^１４ｃｍ^－３未満の値、または３×１０^１４ｃｍ^－３未満の値、または２×１０^１４ｃｍ^－３未満の値だけ下降する。

【0035】

一改良形態では、ドーパント濃度は、ｎドープされたドリフト層および／またはｐドープされたドリフト層の少なくとも８０％の厚さに沿って、５×１０^１３ｃｍ^－３よりも大きい。

【0036】

別の一実施形態では、カソード層は、少なくとも１×１０^１８ｃｍ^－３のドーパント濃度、または少なくとも５×１０^１８ｃｍ^－３のドーパント濃度、または少なくとも８×１０^１８ｃｍ^－３のドーパント濃度を有する。

【0037】

さらに別の一実施形態では、アノード層は、少なくとも１×１０^１７ｃｍ^－３のドーパント濃度、または少なくとも５×１０^１７ｃｍ^－３のドーパント濃度、または少なくとも８×１０^１８ｃｍ^－３のドーパント濃度を有する。僅かなドーピングにより、ダイオードのスイッチオフ挙動を改善することおよび逆回復電荷量を低減させることが可能になる。

【0038】

なお、ダイオードの直列抵抗を可能な限り低く維持するためにまたは可能な限り低抵抗のコンタクトを形成するために、特に、カソード層およびアノード層の、金属製の端子コンタクトに隣接する領域において、可能な限り高いドーパント濃度が求められる。

【0039】

別の一改良形態では、カソード層および／またはアノード層は、少なくとも２μｍの層厚、または少なくとも５μｍの層厚、または少なくとも２０μｍの層厚を有する。小さな層厚により、ダイオードの直列抵抗を低く維持することが容易になる。

【0040】

さらに別の一改良形態では、カソード層および／またはアノード層は、一定のドーパント濃度特性を有する第１の区分と、第１の区分とドリフト領域との間に配置された、第１の区分へ向かう方向で直線状にかつ／または凹状にかつ／または段状に上昇するドーパント濃度特性を有する第２の区分と、を有する。好ましくは、段状のドーパント濃度領域は、１つもしくは２つもしくは３つの段を有するか、または、１つもしくは２つもしくは３つの段からなる。

【0041】

第２の層区分によって、特に、ドリフト領域の範囲における低いレベルからアノード層および／またはカソード層の第２の区分の大幅に高いレベルまでに至るドーパント濃度の移行を形成することが可能になる。

【0042】

一実施形態では、第２の層区分は、ドーピングプロファイルの特性において、少なくとも１つの段もしくは厳密に１つの段を有するか、または、少なくとも２つの段もしくは厳密に２つの段を有する。

【0043】

別の一実施形態では、唯１つの段の場合、段の上面では、ドーパント濃度が、第２の領域に隣接するドリフト層のドーパント濃度よりも、係数２だけ大きいか、または係数５だけ大きいか、または係数８だけ大きい。

【0044】

第１の区分のドーパント濃度での跳躍的な移行、つまり８×１０^１５ｃｍ^－３のドーパント濃度での上昇を、移行領域、つまり第２の区分を介した漸進的なまたは段階的な上昇によって回避することにより、特に、ダイオードのスイッチオフ挙動が大幅に改善される。

【0045】

第２の区分は、第１の実施形態では、少なくとも０．５μｍおよび最大で１０μｍの層厚を有する。好適には、カソード層の第２の区分は、３μｍから５μｍの層厚を有する一方、アノード層の第２の区分は、好適には２μｍから４μｍの層厚を有する。

【0046】

別の一改良形態では、カソード層またはアノード層は、基板として構成されている。基板として構成されたアノード層またはカソード層の典型的な層厚は、１００μｍから２５０μｍである。

【0047】

以下では、図面を参照しながら、本発明を詳細に説明する。図中、同種の部材には同一の符号を付している。図示の実施形態は、非常に概略的に示したものであり、すなわち、間隔ならびに横方向および縦方向の延在部分は、縮尺通りではなく、別記しない限り、互いに導出可能な幾何学的関係も有していない。

【図面の簡単な説明】

【0048】

【図1】積層型のＩＩＩ－Ｖ族半導体ダイオードの第１の実施形態を示す図である。

【図2】積層型のＩＩＩ－Ｖ族半導体ダイオードの第２の実施形態を示す図である。

【図3】積層型のＩＩＩ－Ｖ族半導体ダイオードの第３の実施形態を示す図である。

【図4】別の一実施形態における積層型のＩＩＩ－Ｖ族半導体ダイオードに沿ったドーパント濃度特性を示す図である。

【図5】積層型のＩＩＩ－Ｖ族半導体ダイオードに沿ったドーパント濃度特性の別の一実施形態を示す図である。

【発明を実施するための形態】

【0049】

図１には、ＧａＡｓを有するかまたはＧａＡｓからなる、積層型のＩＩＩ－Ｖ族半導体ダイオード１０の第１の実施形態の図が示されている。高濃度ｎドープされた基板層は、カソード層１２を構成しており、カソード層１２上には、全厚Ｄ_Ｏを有するドリフト領域１４が配置されており、これに続いて、層厚Ｄ_Ａを有する、高濃度ｐドープされたアノード層１６が配置されている。

【0050】

ドリフト領域１４は、層厚Ｄ_ｎを有する、カソード層１２に隣接する弱ｎドープされたドリフト層１４．１と、層厚Ｄ_ｐを有する、ｎドープされたドリフト層１４．１とアノード層１６との間に配置された、弱ｐドープされたドリフト層１４．２と、に分割されている。

【0051】

これに応じて、基板によって構成されたカソード層１２は、５０μｍから２５０μｍのいくらか大きい層厚Ｄ_Ｋを有する。カソード層のドーパント濃度は、好適には少なくとも８×１０^１８ｃｍ^－３であり、層厚に沿って一定であるかまたは少なくとも実質的に一定である。

【0052】

別の層は、好適には、カソード層１２上にエピタキシャルに生成される。ドーピングは、エピタキシ中にまたは後続のイオン注入によって生成され得る。ｎドープされたドリフト層１４．１の層厚Ｄ_ｎは、少なくとも５μｍ、好適には少なくとも４０μｍである。ドーパント濃度は、ｐドープされたドリフト層１４．２へ向かう方向で、ドーパント濃度最大値から、最大で８×１０^１５ｃｍ^－３、好適には最大で２×１０^１５ｃｍ^－３だけ低減される。

【0053】

ｐドープされたドリフト層１４．２の層厚Ｄ_ｐは、少なくとも５μｍ、好適には少なくとも２０μｍである。好適には、ｐドープされたドリフト層１４．２の層厚Ｄ_ｐは、ｎドープされたドリフト層１４．１の層厚Ｄ_ｎの２分の１または３分の１である。ｐドープされたドリフト層１４．２のドーパント濃度は、アノード層１６へ向かう方向で、ドーパント濃度最大値を除いて、少なくとも１×１０^１７ｃｍ^－３、または少なくとも１×１０^１８ｃｍ^－３だけ増大される。

【0054】

図２には、別の一実施形態が示されている。以下では、図１との相違点のみを説明する。

【0055】

積層型のＩＩＩ－Ｖ族半導体ダイオード１０は、少なくとも１×１０^１８ｃｍ^－３の一定のドーパント濃度、好適には少なくとも８×１０^１８ｃｍ^－３の一定のドーパント濃度を有する第１の区分１２．１と、第２の区分１２．２と、を備えたカソード層１２を有する。第２の区分１２．２は、第１の区分１２．１とドリフト領域１４との間に配置されており、０．５μｍから１０μｍの比較的小さな層厚Ｄ_Ｋ２、好適には３μｍから５μｍの比較的小さな層厚Ｄ_Ｋ２を有する。

【0056】

第２の層区分は、カソード層の高濃度ドープされた第１の区分１２．１から低濃度ｎドープされたドリフト層１４．１へのドーパント濃度の移行を形成するのに用いられる。このために、第２の区分１２．２は、第１の区分１２．１へ向かう方向でドーパント濃度最小値からドーパント濃度最大値まで上昇するドーパント濃度特性を有する。ドーパント濃度特性は、直線状に、または凹状に、または凸状に、または１つもしくは複数の段を備えた段状に構成されている。段状の特性では、好適には、１つまたは複数または全ての段のエッジが、凸状にまたは凹状にまたは直線状に構成されている。

【0057】

第１の実施形態では、第２の区分１２．２のドーパント濃度最大値は、第１の区分１２．１のドーパント濃度に対応している一方、第２の区分１２．２のドーパント濃度最小値は、ｎドープされたドリフト領域のドーパント濃度最大値に対応している。別の一実施形態では、第１の区分１２．１と第２の区分１２．２との間かつ／または第２の区分１２．２とドリフト領域１４との間の界面に、ドーパント濃度跳躍箇所が構成されており、ドーパント濃度跳躍は、第２の区分１２．２のドーパント濃度特性に基づき、第２のカソード区分１２．２を有しない半導体ダイオード１０の一実施形態の場合よりも小さくなる。

【0058】

図３には、さらに別の一実施形態が示されている。以下では、図２との相違点のみを説明する。

【0059】

積層型のＩＩＩ－Ｖ族半導体ダイオード１０は、少なくとも１×１０^１７ｃｍ^－３の一定のドーパント濃度を有する第１の区分１６．１と、第１の区分１６．１へ向かう方向で上昇するドーパント濃度プロファイルおよび０．５μｍから１０μｍの層厚Ｄ_Ａ２、好適には２μｍから４μｍの層厚Ｄ_Ａ２を有する第２の区分１６．２と、を備えたアノード層１６を有する。

【0060】

カソード層１２の第２の区分１２．２と同様に、アノード層１６の第２の区分１６．２は、ドーパント濃度の移行を形成するのに用いられる。第２の区分１６．２のドーパント濃度特性は、直線状に、または凹状に、または凸状に、または１つもしくは複数の段を備えた段状に構成されている。段状の特性では、好適には、１つまたは複数または全ての段のエッジが、凸状にまたは凹状にまたは直線状に構成されている。

【0061】

さらに別の、本明細書では図示しない一実施形態では、積層型のＩＩＩ－Ｖ族半導体ダイオード１０は、２つの区分１６．１，１６．２を備えた前述のアノード層１６と、図１の第１の実施例に示したドリフト領域１４と、を有するが、第２の区分１２．２を有しない。

【0062】

（図４には、さらに別の一実施形態が示されている。以下では、図１との相違点のみを説明する。）

【0063】

図４には、図１の実施例に対応する層列を備えた積層型のＩＩＩ－Ｖ族半導体ダイオード１０に沿った種々異なるドーパント濃度特性が示されている。ｎドープされたドリフト層１４．１のドーパント濃度特性は、択一的な実施形態では、カソード層１２へ向かう方向で凸状にまたは凹状にまたは直線状に上昇するように延在している。

【0064】

ｐドープされたドリフト層１４．２のドーパント濃度特性は、択一的な実施形態では、アノード層１６へ向かう方向で一定にまたは上昇するように延在しており、上昇部分は、段状にまたは凸状にまたは直線状にまたは凹状に構成されている。

【0065】

ｎドープされたドリフト層１４．１および／またはｐドープされたドリフト層１４．２の凸状の上昇部分は、第１の実施形態ではガウス分布状に構成されている。

【0066】

これとは択一的に、ｎドープされたドリフト層１４．１および／またはｐドープされたドリフト層１４．２の凹状の上昇部分は、一実施形態では、指数曲線に従って延在している。

【0067】

図５には、さらに別の一実施形態が示されている。以下では、図４との相違点のみを説明する。

【0068】

図５には、積層型のＩＩＩ－Ｖ族半導体ダイオード１０に沿った種々異なるドーパント濃度特性が例示的に示されている。

【0069】

ドーパント濃度特性は、カソード層１２の第１の区分１２．１に関するｎ型ドーパントの、一定の高ドーパント濃度で開始し、カソード層の第２の区分１２．２に関するドーパント濃度下降部分がこれに続いており、この下降部分は凸状に構成されており、第１の区分１２．１のドーパント濃度レベルでまたは大幅に低いレベルで開始する。

【0070】

これに続いて、ｎドープされたドリフト層１４．１に関するドーパント濃度は、さらに下降する。この減少部分は、より緩慢に、段を伴ってまたは段を伴わずに生ぜしめられる。

【0071】

ｎドープされたドリフト層１４．１とｐドープされたドリフト層１４．２との間で、ドーパントの交替が生じ、ｐドープされたドリフト層１４．２は、図示された実施例では、一定のまたは直線状に上昇するまたは段状のｐ型ドーパント濃度を有する。

【0072】

アノード層１６の、ドリフト領域に隣接する第２の区分１６．２では、ｐ型ドーパントのドーパント濃度は、矩形に構成された複数の段を介して階段状に上昇する。アノード層１６の、隣接する第１の区分１６．１は、少なくとも１×１０^１７ｃｍ^－３の一定のドーパント濃度レベルを有する。

【0073】

これに加えて、アノード層１６は、第１の区分１６．１に続く第３の区分１６．３を有し、したがって、第１の区分１６．１は、第２の区分１６．２と第３の区分１６．３との間に配置されている。第３の区分１６．３は、第１の区分１６．１よりも高いドーパント濃度、好適には少なくとも５×１０^１８ｃｍ^－３の一定のドーパント濃度、または少なくとも１×１０^１９ｃｍ^－３の一定のドーパント濃度を有する。

【図1】

【図2】

【図3】

【図4】

【図5】

【外国語明細書】