特開 2022-130097 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022130097

(43)【公開日】2022-09-06

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20220830BHJP

【ＦＩ】

H01L21/88 T

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2021029074

(22)【出願日】2021-02-25

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100091487

【弁理士】

【氏名又は名称】中村 行孝

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100124372

【弁理士】

【氏名又は名称】山ノ井 傑

(72)【発明者】

【氏名】渡邉 崇史

【テーマコード（参考）】

5F033

【Ｆターム（参考）】

5F033HH08

5F033HH11

5F033HH19

5F033HH21

5F033JJ09

5F033JJ11

5F033JJ19

5F033JJ21

5F033KK09

5F033KK11

5F033KK19

5F033KK21

5F033MM05

5F033MM11

5F033MM12

5F033MM13

5F033NN06

5F033NN07

5F033QQ48

5F033VV07

5F033VV16

(57)【要約】

【課題】貼合対象のパッドが周囲の絶縁膜に悪影響を与えることを抑制可能な半導体装置およびその製造方法を提供する。
【解決手段】一の実施形態によれば、半導体装置は、複数の下部配線を含む下部配線層と、前記下部配線上に設けられた複数の下部パッドとを備える。前記装置はさらに、前記下部パッド上に設けられ、前記下部パッドに接する複数の上部パッドと、前記上部パッド上に設けられた複数の上部配線を含む上部配線層とを備える。さらに、前記下部パッドは、複数の第１パッドと、複数の第２パッドとを含む。さらに、前記上部パッドは、前記第２パッドの上面より面積が大きい下面を有し、前記第２パッド上に設けられた複数の第３パッドと、前記第１パッドの上面より面積が小さい下面を有し、前記第１パッド上に設けられた複数の第４パッドとを含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数の下部配線を含む下部配線層と、
前記下部配線上に設けられた複数の下部パッドと、
前記下部パッド上に設けられ、前記下部パッドに接する複数の上部パッドと、
前記上部パッド上に設けられた複数の上部配線を含む上部配線層とを備え、
前記下部パッドは、複数の第１パッドと、複数の第２パッドとを含み、
前記上部パッドは、前記第２パッドの上面より面積が大きい下面を有し、前記第２パッド上に設けられた複数の第３パッドと、前記第１パッドの上面より面積が小さい下面を有し、前記第１パッド上に設けられた複数の第４パッドとを含む、
半導体装置。

【請求項2】

前記第２パッドの上面の面積は、前記第１パッドの上面の面積より小さく、
前記第４パッドの下面の面積は、前記第３パッドの下面の面積より小さい、
請求項１に記載の半導体装置。

【請求項3】

前記第３パッドの下面の面積は、前記第１パッドの上面の面積と等しく、
前記第４パッドの下面の面積は、前記第３パッドの上面の面積と等しい、
請求項１または２に記載の半導体装置。

【請求項4】

前記上部パッドは、前記第１パッド上に設けられた前記第３パッドを含んでおらず、かつ、前記第２パッド上に設けられた前記第４パッドを含んでいない、請求項１から３のいずれか１項に記載の半導体装置。

【請求項5】

前記下部パッドおよび前記上部パッドは、前記下部配線に電気的に接続されていない前記下部パッドを含んでおらず、かつ／または、前記上部配線に電気的に接続されていない前記上部パッドを含んでいない、請求項１から４のいずれか１項に記載の半導体装置。

【請求項6】

前記下部パッドは、同一直線上に交互に配置された前記第１および第２パッドを含む、請求項１から５のいずれか１項に記載の半導体装置。

【請求項7】

前記下部パッドは、所定の方向に延びる複数の第１直線上に配置された前記第１パッドと、前記所定の方向に前記第１直線と交互に延びる複数の第２直線上に配置された前記第２パッドとを含む、請求項１から６のいずれか１項に記載の半導体装置。

【請求項8】

前記下部配線層と前記下部パッドとを含む下部基板と、
前記上部配線層と前記上部パッドとを含む上部基板とをさらに備え、
前記下部基板と前記上部基板との境界面内の所定の領域では、前記所定の領域内の前記下部パッドの個数に対する前記第１パッドの個数の割合が４０～６０％となっており、かつ／または、前記所定の領域内の前記上部パッドの個数に対する前記第３パッドの個数の割合が４０～６０％となっている、
請求項１から７のいずれか１項に記載の半導体装置。

【請求項9】

複数の下部配線を含む下部配線層と、前記下部配線上に設けられた複数の下部パッドと、を含む下部基板を形成し、
複数の上部配線を含む上部配線層と、前記上部配線上に設けられた複数の上部パッドと、を含む上部基板を形成し、
前記上部パッドが前記下部パッド上に設けられ前記下部パッドに接するように、前記上部基板と前記下部基板とを貼り合わせる、
ことを含み、
前記下部パッドは、複数の第１パッドと、複数の第２パッドとを含むように形成され、
前記上部パッドは、前記第２パッドの上面より面積が大きい下面を有し、前記第２パッド上に設けられた複数の第３パッドと、前記第１パッドの上面より面積が小さい下面を有し、前記第１パッド上に設けられた複数の第４パッドとを含むように形成される、
半導体装置の製造方法。

【請求項10】

前記下部パッドは、前記下部配線上の下部絶縁膜内に複数の下部開口部を形成し、前記下部開口部内に前記下部パッドの材料を埋め込み、前記下部開口部内の前記材料の表面を平坦化することで形成され、
前記上部パッドは、前記上部配線上の上部絶縁膜内に複数の上部開口部を形成し、前記上部開口部内に前記上部パッドの材料を埋め込み、前記上部開口部内の前記材料の表面を平坦化することで形成される、
請求項９に記載の半導体装置の製造方法。

【請求項11】

前記下部パッドは、前記下部配線に接するように形成され、かつ／または
前記上部パッドは、前記上部配線に接するように形成される、
請求項９または１０に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置およびその製造方法に関する。

【背景技術】

【0002】

あるウェハ内の金属パッドと別のウェハ内の金属パッドとを貼り合わせて半導体装置を製造する場合には、金属パッドが周囲の層間絶縁膜に悪影響を与えるおそれがある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開ＵＳ２０１９／００９６８４２号公報

【特許文献2】米国特許ＵＳ９２３０９４１号公報

【特許文献3】米国特許ＵＳ１０４３１６２１号公報

【特許文献4】特開２０１１－４４６５５号公報

【特許文献5】特開２０１２－２５６７３６号公報

【特許文献6】特開２０１２－２４４１０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

貼合対象のパッドが周囲の絶縁膜に悪影響を与えることを抑制可能な半導体装置およびその製造方法を提供する。

【課題を解決するための手段】

【0005】

一の実施形態によれば、半導体装置は、複数の下部配線を含む下部配線層と、前記下部配線上に設けられた複数の下部パッドとを備える。前記装置はさらに、前記下部パッド上に設けられ、前記下部パッドに接する複数の上部パッドと、前記上部パッド上に設けられた複数の上部配線を含む上部配線層とを備える。さらに、前記下部パッドは、複数の第１パッドと、複数の第２パッドとを含む。さらに、前記上部パッドは、前記第２パッドの上面より面積が大きい下面を有し、前記第２パッド上に設けられた複数の第３パッドと、前記第１パッドの上面より面積が小さい下面を有し、前記第１パッド上に設けられた複数の第４パッドとを含む。

【図面の簡単な説明】

【0006】

【図1】第１実施形態の半導体装置の構造を示す断面図である。

【図2】第１実施形態の比較例の半導体装置の構造を示す断面図である。

【図3】第１実施形態の比較例の半導体装置の構造を示す別の断面図である。

【図4】第１実施形態の半導体装置の構造を示す別の断面図である。

【図5】第１実施形態の下部基板と上部基板の構造を示す平面図である。

【図6】第１実施形態の半導体装置のパッドピッチと占有率との関係を示したグラフである。

【図7】第１実施形態の第１変形例の下部基板と上部基板の構造を示す平面図である。

【図8】第１実施形態の第２変形例の下部基板と上部基板の構造を示す平面図である。

【図9】第１実施形態の第３変形例の下部基板と上部基板の構造を示す平面図である。

【図10】第１実施形態の第３変形例の半導体装置のパッドピッチと占有率との関係を示したグラフである。

【図11】第２実施形態の半導体装置の製造方法を示す断面図(1/5)である。

【図12】第２実施形態の半導体装置の製造方法を示す断面図(2/5)である。

【図13】第２実施形態の半導体装置の製造方法を示す断面図(3/5)である。

【図14】第２実施形態の半導体装置の製造方法を示す断面図(4/5)である。

【図15】第２実施形態の半導体装置の製造方法を示す断面図(5/5)である。

【発明を実施するための形態】

【0007】

以下、本発明の実施形態を、図面を参照して説明する。図１～図１５において、同一の構成には同一の符号を付し、重複する説明は省略する。

【0008】

（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。

【0009】

本実施形態の半導体装置は、下部基板１と、下部基板１上に設けられた上部基板２とを備えている。本実施形態の半導体装置は例えば、下部基板１と上部基板２とを貼り合わせることで製造される。図１は、下部基板１と上部基板２との貼合面（境界面）Ｓを示している。本実施形態の半導体装置は例えば、３次元メモリやイメージセンサである。

【0010】

図１は、互いに垂直なＸ方向、Ｙ方向、およびＺ方向を示している。この明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。

【0011】

下部基板１は、半導体基板１１と、層間絶縁膜１２と、複数のビアプラグ１３と、配線層１４と、絶縁膜１５と、層間絶縁膜１６と、複数の金属パッド１７とを備えている。配線層１４内の各配線は、バリアメタル層１４ａと、配線材層１４ｂとを含んでいる。各金属パッド１７は、バリアメタル層１７ａと、パッド材層１７ｂとを含んでいる。配線層１４は下部配線層の例であり、配線層１４内の各配線は下部配線の例であり、各金属パッド１７は下部パッドの例である。図１は、例として、５個のビアプラグ１３と、配線層１４内の５本の配線と、５個の金属パッド１７とを示している。

【0012】

上部基板２は、半導体基板２１と、層間絶縁膜２２と、複数のビアプラグ２３と、配線層２４と、絶縁膜２５と、層間絶縁膜２６と、複数の金属パッド２７とを備えている。配線層２４内の各配線は、バリアメタル層２４ａと、配線材層２４ｂとを含んでいる。各金属パッド２７は、バリアメタル層２７ａと、パッド材層２７ｂとを含んでいる。配線層２４は上部配線層の例であり、配線層２４内の各配線は上部配線の例であり、各金属パッド２７は上部パッドの例である。図１は、例として、５個のビアプラグ２３と、配線層２４内の５本の配線と、５個の金属パッド２７とを示している。なお、上部基板２は、半導体基板２１を備えていなくてもよい。

【0013】

半導体基板１１は、例えばシリコン基板である。層間絶縁膜１２は、半導体基板１１の上方に形成されている。ビアプラグ１３は、半導体基板１１の上方にて層間絶縁膜１２内に形成されている。配線層１４は、層間絶縁膜１２内にてビアプラグ１３上に形成されている。図１では、配線層１４内の５本の配線がそれぞれ、５個のビアプラグ１３上に配置されており、これらのビアプラグ１３に接している。配線材層１４ｂは例えば、Ａｌ（アルミニウム）層、Ｗ（タングステン）層、またはＣｕ（銅）層である。

【0014】

絶縁膜１５は、層間絶縁膜１２および配線層１４上に形成されている。層間絶縁膜１６は、絶縁膜１５上に形成されている。金属パッド１７は、絶縁膜１５および層間絶縁膜１６内にて配線層１４上に形成されている。図１では、５個の金属パッド１７がそれぞれ、配線層１４内の５本の配線上に配置されており、これらの配線に接している。パッド材層１７ｂは例えば、Ｃｕ層である。金属パッド１７の上面や層間絶縁膜１６の上面は、貼合面Ｓを形成している。絶縁膜１５は、層間絶縁膜１６および絶縁膜１５内に金属パッド１７用の開口部を形成する際に、エッチングストッパとして使用される。

【0015】

層間絶縁膜２６は、層間絶縁膜１６および金属パッド１７上に形成されている。絶縁膜２５は、層間絶縁膜２６上に形成されている。金属パッド２７は、層間絶縁膜２６および絶縁膜２５内にて金属パッド１７上に形成されている。図１では、５個の金属パッド２７がそれぞれ、５個の金属パッド１７上に配置されており、これらの金属パッド１７に接している。その結果、上部基板２が下部基板１に電気的に接続されている。パッド材層２７ｂは例えば、Ｃｕ層である。金属パッド２７の下面や層間絶縁膜２６の下面は、貼合面Ｓを形成している。絶縁膜２５は、層間絶縁膜２６および絶縁膜２５内に金属パッド２７用の開口部を形成する際に、エッチングストッパとして使用される。

【0016】

層間絶縁膜２２は、絶縁膜２５上に形成されている。配線層２４は、層間絶縁膜２２内にて金属パッド２７上に形成されている。ビアプラグ２３は、層間絶縁膜２２内にて配線層２４上に形成されている。半導体基板２１は、層間絶縁膜２２およびビアプラグ２３の上方に形成されている。半導体基板２１は、例えばシリコン基板である。図１では、配線層２４内の５本の配線がそれぞれ、５個の金属パッド２７上に配置されており、これらの金属パッド２７に接している。配線材層２４ｂは例えば、Ａｌ層、Ｗ層、またはＣｕ層である。図１ではさらに、５個のビアプラグ２３がそれぞれ、配線層２４内の５本の配線上に配置されており、これらの配線に接している。

【0017】

本実施形態の金属パッド１７、２７は、ビアレス構造を採用している。そのため、金属パッド１７が、配線層１４上にビアプラグを介さずに配置されており、配線層１４に接している。さらには、金属パッド２７が、配線層２４下にビアプラグを介さずに配置されており、配線層２４に接している。

【0018】

加えて、本実施形態の金属パッド１７、２７は、ダミーパッドを含んでいない。ダミーパッドは、配線層やビアプラグに電気的に接続されていない金属パッドである。よって、本実施形態の金属パッド１７、２７は、配線層１４に電気的に接続されていない金属パッド１７や、配線層２４に電気的に接続されていない金属パッド２７を含んでいない。

【0019】

金属パッド１７、２７がビアレス構造を採用している場合には、金属パッド１７、２７がダミーパッドを含んでいると、ダミーパッドが、配線層１４、２４内の配線のレイアウトを決定する際に邪魔になる可能性が高い。そのため、金属パッド１７、２７がビアレス構造を採用している場合には、金属パッド１７、２７はダミーパッドを含まないことが望ましい。よって、上述したように、本実施形態の金属パッド１７、２７はダミーパッドを含んでいない。

【0020】

なお、金属パッド１７、２７の一方または両方は、ビアレス構造を採用していなくてもよい。この場合、金属パッド１７、２７の一方または両方は、ダミーパッドを含んでいてもよい。また、配線層１４内の各配線や、配線層２４内の各配線は、どのような平面形状を有していてもよく、例えば、Ｘ方向、Ｙ方向、またはその他の方向に延びる直線形状を有していてもよいし、様々な方向に延びる曲線形状を有していてもよい。

【0021】

次に、引き続き図１を参照して、本実施形態の金属パッド１７、２７のさらなる詳細を説明する。

【0022】

本実施形態の金属パッド１７は、複数の大型パッド１７Ｌと、複数の小型パッド１７Ｓとを含んでいる。各小型パッド１７Ｓの上面の面積は、各大型パッド１７Ｌの上面の面積よりも小さく設定されている。別言すると、各小型パッド１７Ｓの平面形状のサイズは、各大型パッド１７Ｌの平面形状のサイズよりも小さく設定されている。大型パッド１７Ｌは第１パッドの例であり、小型パッド１７Ｓは第２パッドの例である。

【0023】

また、本実施形態の金属パッド２７は、複数の大型パッド２７Ｌと、複数の小型パッド２７Ｓとを含んでいる。各小型パッド２７Ｓの下面の面積は、各大型パッド２７Ｌの下面の面積よりも小さく設定されている。別言すると、各小型パッド２７Ｓの平面形状のサイズは、各大型パッド２７Ｌの平面形状のサイズよりも小さく設定されている。大型パッド２７Ｌは第３パッドの例であり、小型パッド２７Ｓは第４パッドの例である。

【0024】

本実施形態では、各大型パッド２７Ｌの下面の面積が、各大型パッド１７Ｌの上面の面積と等しく設定されており、かつ、各小型パッド１７Ｓの上面の面積より大きく設定されている。本実施形態ではさらに、各小型パッド２７Ｓの下面の面積が、各大型パッド１７Ｌの上面の面積より小さく設定されており、かつ、各小型パッド１７Ｓの上面の面積と等しく設定されている。例えば、金属パッド１７、２７の平面形状が正方形の場合には、小型パッド１７Ｓの上面の一辺の長さや、小型パッド２７Ｓの下面の一辺の長さが、大型パッド１７Ｌの上面の一辺の長さや、大型パッド２７Ｌの下面の一辺の長さより短く設定されている。

【0025】

本実施形態では、大型パッド２７Ｌが小型パッド１７Ｓと対になっており、小型パッド２７Ｓが大型パッド１７Ｌと対になっている。よって、各大型パッド２７Ｌが１つの小型パッド１７Ｓ上に配置されており、各小型パッド２７Ｓが１つの大型パッド１７Ｌ上に配置されている。これらの対を、パッド対と呼ぶことにする。本実施形態の半導体装置は、１つの小型パッド１７Ｓ上に１つの大型パッド２７Ｌが配置されたパッド対を複数備えており、かつ、１つの大型パッド１７Ｌ上に１つの小型パッド２７Ｓが配置されたパッド対を複数備えている。図１は、前者のパッド対として３つのパッド対を示しており、後者のパッド対として２つのパッド対を示している。一方、本実施形態の半導体装置は、大型パッド１７Ｌ上に大型パッド２７Ｌが配置されたパッド対や、小型パッド１７Ｓ上に小型パッド２７Ｓが配置されたパッド対は備えていない。

【0026】

以上のように、本実施形態では、大型パッド２７Ｌが小型パッド１７Ｓと対になっており、小型パッド２７Ｓが大型パッド１７Ｌと対になっている。仮に大型パッド２７Ｌが大型パッド１７Ｌと対になっていたり、小型パッド２７Ｓが小型パッド１７Ｓと対になっていたりすると、金属パッド１７と金属パッド２７との位置ずれが問題となる。例えば、大型パッド１７Ｌ上に大型パッド２７Ｌを配置する際に位置ずれが起こると、大型パッド１７Ｌの上面と大型パッド２７Ｌの下面との接触面積が小さくなり、大型パッド１７Ｌと大型パッド２７Ｌとの間の接触抵抗が大きくなる。一方、小型パッド１７Ｓ上に大型パッド２７Ｌを配置する際に位置ずれが起きても、位置ずれが小さければ接触面積は変化しないため、接触抵抗は変化しない。よって、本実施形態によれば、金属パッド１７と金属パッド２７との位置ずれが起きても、位置ずれに伴う問題を抑制することが可能となる。

【0027】

さらに、本実施形態の半導体装置は、小型パッド１７Ｓ上に大型パッド２７Ｌが配置されたパッド対を複数備え、かつ、大型パッド１７Ｌ上に小型パッド２７Ｓが配置されたパッド対を複数備えている。このような構造の利点については、図２～図４を参照して説明する。

【0028】

図２は、第１実施形態の比較例の半導体装置の構造を示す断面図である。

【0029】

本比較例の半導体装置は、本実施形態の半導体装置と同じ構成要素を備えている。ただし、本比較例の半導体装置は、小型パッド１７Ｓ上に大型パッド２７Ｌが配置されたパッド対は備えているが、大型パッド１７Ｌ上に小型パッド２７Ｓが配置されたパッド対は備えていない。

【0030】

図３は、第１実施形態の比較例の半導体装置の構造を示す別の断面図である。

【0031】

図３の断面図は、図２の断面図の縮小図に相当する。図３は、本比較例の半導体装置内の領域として、金属パッド１７、２７を含む領域Ｒ１と、金属パッド１７、２７を含まない領域Ｒ２とを示している。

【0032】

ここで、下部基板１の上面に占める金属パッド１７の占有率や、上部基板２の下面に占める金属パッド２７の占有率について説明する。下部基板１の上面や、上部基板２の下面は、下部基板１と上部基板２との貼合面Ｓを形成している。

【0033】

下部基板１の上面に占める金属パッド１７の占有率は、領域Ｒ１と領域Ｒ２で異なっている。領域Ｒ１内の占有率は、領域Ｒ１内のすべての金属パッド１７の上面の面積を、領域Ｒ１内の下部基板１の上面の面積で割ることで与えられる。一方、領域Ｒ２内の占有率は、領域Ｒ２内のすべての金属パッド１７の上面の面積を、領域Ｒ２内の下部基板１の上面の面積で割ることで与えられる。領域Ｒ２は金属パッド１７を含んでいないため、領域Ｒ２内の金属パッド１７の占有率はゼロである。

【0034】

同様に、上部基板２の下面に占める金属パッド２７の占有率は、領域Ｒ１と領域Ｒ２で異なっている。領域Ｒ１内の占有率は、領域Ｒ１内のすべての金属パッド２７の下面の面積を、領域Ｒ１内の上部基板２の下面の面積で割ることで与えられる。一方、領域Ｒ２内の占有率は、領域Ｒ２内のすべての金属パッド２７の下面の面積を、領域Ｒ２内の上部基板２の下面の面積で割ることで与えられる。領域Ｒ２は金属パッド２７を含んでいないため、領域Ｒ２内の金属パッド２７の占有率はゼロである。

【0035】

本比較例では、領域Ｒ１内の金属パッド２７の占有率は、領域Ｒ１内の金属パッド１７の占有率よりも大きくなる。理由は、上部基板２の金属パッド２７は、大型パッド２７Ｌのみを含んでおり、下部基板１の金属パッド１７は、小型パッド１７Ｓのみを含んでいるからである。

【0036】

その結果、上部基板２内では、領域Ｒ１内の金属パッド２７の占有率と、領域Ｒ２内の金属パッド２７の占有率との差が大きくなる、すなわち、領域Ｒ１と領域Ｒ２とで金属パッド２７の粗密差が大きくなる。このようなパッド粗密差は、上部基板２の下面を平坦化するためのＣＭＰ（Chemical Mechanical Polishing）に悪影響を与える。一般に、下部基板１と上部基板２とを貼り合わせる前には、下部基板１の上面や上部基板２の下面が、ＣＭＰにより平坦化される。この際、領域Ｒ１と領域Ｒ２とで金属パッド２７の粗密差が大きいと、領域Ｒ２内の上部基板２の下面が、領域Ｒ１内の上部基板２の下面に比べて大きく削られてしまい、これらの下面の間に段差が生じてしまう。その結果、下部基板１と上部基板２とを貼り合わせる際、領域Ｒ１内の上部基板２の下面にボイドＶが生じたり、領域Ｒ２内の金属パッド１７、２７の接合不良が生じたりするおそれがある。

【0037】

この問題は、下部基板１内で、領域Ｒ１内の金属パッド１７の占有率と、領域Ｒ２内の金属パッド１７の占有率との差が大きい場合にも生じ得る。よって、領域Ｒ１と領域Ｒ２との間のパッド粗密差は、上部基板２でも下部基板１でも低減することが望ましい。

【0038】

図４は、第１実施形態の半導体装置の構造を示す別の断面図である。

【0039】

図４の断面図は、図１の断面図の縮小図に相当する。図４は、本実施形態の半導体装置内の領域として、図３と同様に、金属パッド１７、２７を含む領域Ｒ１と、金属パッド１７、２７を含まない領域Ｒ２とを示している。

【0040】

本実施形態では、上部基板２の金属パッド２７は、大型パッド２７Ｌと小型パッド２７Ｓとを含み、下部基板１の金属パッド１７も、大型パッド１７Ｌと小型パッド１７Ｓとを含んでいる。よって、本実施形態によれば、領域Ｒ１内の金属パッド２７の占有率も、領域Ｒ１内の金属パッド１７の占有率も、ある程度小さい値にすることが可能となる。別言すると、本実施形態によれば、領域Ｒ１と領域Ｒ２との間のパッド粗密差を、上部基板２でも下部基板１でも低減することが可能となる。これにより、上述のボイドＶや接合不良を抑制することが可能となる。

【0041】

なお、パッド粗密差は例えば、領域Ｒ２内にダミーパッドを配置することで低減可能である。しかしながら、上述したように、金属パッド１７、２７がビアレス構造を採用している場合には、ダミーパッドを配置することが難しい場合がある。本実施形態によれば、上部基板２の金属パッド２７が、大型パッド２７Ｌと小型パッド２７Ｓとを含み、下部基板１の金属パッド１７も、大型パッド１７Ｌと小型パッド１７Ｓとを含むことで、ダミーパッドを用いずにパッド粗密差を低減することが可能となる。なお、本実施形態の金属パッド１７、２７は、ダミーパッドを用いる半導体装置にも、ダミーパッドを用いない半導体装置にも適用可能である。

【0042】

ここで、領域Ｒ１内の下部基板１の上面や上部基板２の下面における、大型パッド１７Ｌの割合や、大型パッド２７Ｌの割合について説明する。

【0043】

領域Ｒ１内の大型パッド１７Ｌの割合は、領域Ｒ１内のすべての大型パッド１７Ｌの個数を、領域Ｒ１内のすべての金属パッド１７の個数で割ることで与えられる。すなわち、この割合は、領域Ｒ１内の金属パッド１７の個数に対する、領域Ｒ１内の大型パッド１７Ｌの個数の割合を表す。同様に、領域Ｒ１内の大型パッド２７Ｌの割合は、領域Ｒ１内のすべての大型パッド２７Ｌの個数を、領域Ｒ１内のすべての金属パッド２７の個数で割ることで与えられる。すなわち、当該割合は、領域Ｒ１内の金属パッド２７の個数に対する、領域Ｒ１内の大型パッド２７Ｌの個数の割合を表す。上述の「占有率」が、ある面積を別の面積で割ることで与えられるのに対し、ここで説明した「割合」は、ある個数を別の個数で割ることで与えられることに留意されたい。

【0044】

本実施形態では、領域Ｒ１内の大型パッド２７Ｌの割合を、４０～６０％（例えば約５０％）に設定することが望ましい。同様に、本実施形態では、領域Ｒ１内の大型パッド１７Ｌの割合を、４０～６０％（例えば約５０％）に設定することが望ましい。これにより例えば、下部基板１と上部基板２の両方でパッド粗密差を低減することや、下部基板１と上部基板２の両方でボイドＶや接合不良を抑制することが可能となる。領域Ｒ１は、所定の領域の例である。

【0045】

図５は、第１実施形態の下部基板１および上部基板２の構造を示す平面図である。

【0046】

図５(ａ)は、下部基板１内の金属パッド１７を上から見た様子を示している。本実施形態の金属パッド１７は、Ｙ方向に延びる複数の直線とＸ方向に延びる複数の直線との交点に配置されており、その結果、正方格子状に配置されている。図５(ａ)は、前者の直線の例としてＡ－Ａ’線を示し、後者の直線の例としてＢ－Ｂ’線を示している。

【0047】

Ａ－Ａ’線上では、複数の大型パッド１７Ｌと複数の小型パッド１７Ｓとが交互に配置されている。同様に、Ｂ－Ｂ’線上では、複数の大型パッド１７Ｌと複数の小型パッド１７Ｓとが交互に配置されている。これは、Ｙ方向に延びるＡ－Ａ’線以外の直線や、Ｘ方向に延びるＢ－Ｂ’線以外の直線でも同様である。このような配置によれば、大型パッド１７Ｌの割合を、領域Ｒ１内の下部基板１の上面の各所でおおむね均一にすることが可能となる、すなわち、大型パッド１７Ｌの割合の均一性を高めることが可能となる。

【0048】

図５(ａ)はさらに、大型パッド１７Ｌの上面のＹ方向の幅Ｗ１と、小型パッド１７Ｓの上面のＹ方向の幅Ｗ２とを示している。本実施形態の大型パッド１７Ｌおよび小型パッド１７Ｓの上面の形状は、例えば正方形である。よって、幅Ｗ１は、大型パッド１７Ｌの平面形状である正方形の一辺の長さを表し、幅Ｗ２は、小型パッド１７Ｓの平面形状である正方形の一辺の長さを表す。幅Ｗ１は、幅Ｗ２より長く設定されており（Ｗ１＞Ｗ２）、例えば幅Ｗ２の１．１倍以上に設定することが望ましい（Ｗ１≧１．１×Ｗ２）。幅Ｗ１は、例えば４００ｎｍである。幅Ｗ２は、例えば２００ｎｍである。

【0049】

図５(ｂ)は、上部基板２内の金属パッド２７を上から見た様子を示している。本実施形態の金属パッド２７も、Ｙ方向に延びる複数の直線とＸ方向に延びる複数の直線との交点に配置されており、その結果、正方格子状に配置されている。図５(ｂ)は、図５(ａ)と同様に、前者の直線の例としてＡ－Ａ’線を示し、後者の直線の例としてＢ－Ｂ’線を示している。

【0050】

図５(ｂ)に示す金属パッド２７の形状や配置は、図５(ａ)に示す金属パッド１７の形状や配置と同様である。ただし、図５(ｂ)にて大型パッド２７Ｌが配置されている位置は、図５(ａ)にて小型パッド１７Ｓが配置されている位置と対応している。一方、図５(ｂ)にて小型パッド２７Ｓが配置されている位置は、図５(ａ)にて大型パッド１７Ｌが配置されている位置と対応している。その結果、大型パッド２７Ｌが小型パッド１７Ｓと対になっており、小型パッド２７Ｓが大型パッド１７Ｌと対になっている。

【0051】

図６は、第１実施形態の半導体装置のパッドピッチと占有率との関係を示したグラフである。

【0052】

図６にて、曲線Ａは、本実施形態の下部基板１または上部基板２のパッドピッチと占有率との関係を示している。曲線Ｂ１は、上記比較例の下部基板１のパッドピッチと占有率との関係を示している。曲線Ｂ２は、上記比較例の上部基板２のパッドピッチと占有率との関係を示している。

【0053】

図６の横軸のパッドピッチは、金属パッド１７、２７間のピッチを表す。図６の縦軸の占有率は、領域Ｒ１内の金属パッド１７、２７の占有率を表す。上記比較例の上部基板２は大型パッド２７Ｌのみを含み、上記比較例の下部基板１は小型パッド１７Ｓのみを含んでいるため、同じパッドピッチにおいて、上記比較例の上部基板２の占有率（Ｂ２）は、上記比較例の下部基板１の占有率（Ｂ１）よりも大きくなっている。

【0054】

上記比較例の上部基板２では、領域Ｒ１内の金属パッド２７の占有率（Ｂ２）が大きくなり、領域Ｒ１内の占有率と領域Ｒ２内の占有率（＝０％）との差が大きくなる。これは、上記比較例でボイドＶや接触不良が生じる原因となる。一方、本実施形態の上部基板２では、領域Ｒ１内の金属パッド２７の占有率（Ａ）は、上記比較例のそれに比べて小さくなっており、領域Ｒ１内の占有率と領域Ｒ２内の占有率（＝０％）との差が小さくなる。よって、本実施形態によれば、ボイドＶや接触不良を抑制することが可能となる。

【0055】

図７は、第１実施形態の第１変形例の下部基板１および上部基板２の構造を示す平面図である。

【0056】

図７(ａ)は、下部基板１内の金属パッド１７を上から見た様子を示している。本変形例の金属パッド１７は、Ｙ方向に延びる複数の直線とＸ方向に延びる複数の直線との交点に配置されており、その結果、正方格子状に配置されている。図７(ａ)は、前者の直線の例としてＡ－Ａ’線およびＣ－Ｃ’線を示しており、後者の直線の例としてＢ－Ｂ’線を示している。

【0057】

図７(ａ)において、Ｙ方向に延びる直線は、Ｃ－Ｃ’線のように大型パッド１７Ｌのみを含む複数の直線と、Ａ－Ａ’線のように小型パッド１７Ｓのみを含む複数の直線とを交互に含んでいる。前者の直線は第１直線の例であり、後者の直線は第２直線の例であり、Ｙ方向は所定の方向の例である。一方、Ｂ－Ｂ’線上では、複数の大型パッド１７Ｌと複数の小型パッド１７Ｓとが交互に配置されている。これは、Ｘ方向に延びるＢ－Ｂ’線以外の直線でも同様である。このような正方格子状の配置によれば、大型パッド１７Ｌの割合を、領域Ｒ１内の下部基板１の上面の各所でおおむね均一にすることが可能となる、すなわち、大型パッド１７Ｌの割合の均一性を高めることが可能となる。

【0058】

図７(ｂ)は、上部基板２内の金属パッド２７を上から見た様子を示している。本変形例の金属パッド２７も、Ｙ方向に延びる複数の直線とＸ方向に延びる複数の直線との交点に配置されており、その結果、正方格子状に配置されている。図７(ｂ)は、図７(ａ)と同様に、前者の直線の例としてＡ－Ａ’線およびＣ－Ｃ’線を示しており、後者の直線の例としてＢ－Ｂ’線を示している。

【0059】

図７(ｂ)に示す金属パッド２７の形状や配置は、図７(ａ)に示す金属パッド１７の形状や配置と同様である。ただし、図７(ｂ)にて大型パッド２７Ｌが配置されている位置は、図７(ａ)にて小型パッド１７Ｓが配置されている位置と対応している。一方、図７(ｂ)にて小型パッド２７Ｓが配置されている位置は、図７(ａ)にて大型パッド１７Ｌが配置されている位置と対応している。その結果、大型パッド２７Ｌが小型パッド１７Ｓと対になっており、小型パッド２７Ｓが大型パッド１７Ｌと対になっている。

【0060】

図８は、第１実施形態の第２変形例の下部基板１および上部基板２の構造を示す平面図である。

【0061】

図８(ａ)は、下部基板１内の金属パッド１７を上から見た様子を示している。本変形例の金属パッド１７は、斜方向に延びる複数の直線とＸ方向に延びる複数の直線との交点に配置されており、その結果、三角格子状に配置されている。図８(ａ)は、前者の直線の例としてＤ－Ｄ’線を示しており、後者の直線の例としてＥ－Ｅ’線およびＦ－Ｆ’線を示している。前者の直線は、後者の直線と同様に、互いに平行に延びている。

【0062】

図８(ａ)において、Ｘ方向に延びる直線は、Ｆ－Ｆ’線のように大型パッド１７Ｌのみを含む複数の直線と、Ｅ－Ｅ’線のように小型パッド１７Ｓのみを含む複数の直線とを交互に含んでいる。前者の直線は第１直線の例であり、後者の直線は第２直線の例であり、Ｘ方向は所定の方向の例である。一方、Ｄ－Ｄ’線上では、複数の大型パッド１７Ｌと複数の小型パッド１７Ｓとが交互に配置されている。これは、斜方向に延びるＤ－Ｄ’線以外の直線でも同様である。このような三角格子状の配置によれば、大型パッド１７Ｌの割合を、領域Ｒ１内の下部基板１の上面の各所でおおむね均一にすることが可能となる、すなわち、大型パッド１７Ｌの割合の均一性を高めることが可能となる。

【0063】

図８(ｂ)は、上部基板２内の金属パッド２７を上から見た様子を示している。本変形例の金属パッド２７も、斜方向に延びる複数の直線とＸ方向に延びる複数の直線との交点に配置されており、その結果、三角格子状に配置されている。図８(ｂ)は、図８(ａ)と同様に、前者の直線の例としてＤ－Ｄ’線を示しており、後者の直線の例としてＥ－Ｅ’線およびＦ－Ｆ’線を示している。前者の直線は、後者の直線と同様に、互いに平行に延びている。

【0064】

図８(ｂ)に示す金属パッド２７の形状や配置は、図８(ａ)に示す金属パッド１７の形状や配置と同様である。ただし、図８(ｂ)にて大型パッド２７Ｌが配置されている位置は、図８(ａ)にて小型パッド１７Ｓが配置されている位置と対応している。一方、図８(ｂ)にて小型パッド２７Ｓが配置されている位置は、図８(ａ)にて大型パッド１７Ｌが配置されている位置と対応している。その結果、大型パッド２７Ｌが小型パッド１７Ｓと対になっており、小型パッド２７Ｓが大型パッド１７Ｌと対になっている。

【0065】

図９は、第１実施形態の第３変形例の下部基板１および上部基板２の構造を示す平面図である。

【0066】

図９(ａ)は、下部基板１内の金属パッド１７を上から見た様子を示している。本変形例の金属パッド１７は、Ｙ方向に延びる複数の直線とＸ方向に延びる複数の直線との交点に配置されており、その結果、正方格子状に配置されている。ただし、本変形例の金属パッド１７は、大型パッド１７Ｌと小型パッド１７Ｓがこれらの交点にランダムに配置されるように、正方格子状に配置されている。このような配置によれば、例えば配線層１４内の配線のレイアウトの自由度を向上させることが可能となる。例えば、配線の密度が高い領域上に小型パッド１７Ｓを多く配置し、配線の密度が低い領域上に大型パッド１７Ｌを多く配置することで、金属パッド１７が配線を配置する邪魔になることを回避することが可能となる。

【0067】

図９(ｂ)は、上部基板２内の金属パッド２７を上から見た様子を示している。本変形例の金属パッド２７も、Ｙ方向に延びる複数の直線とＸ方向に延びる複数の直線との交点に配置されており、その結果、正方格子状に配置されている。

【0068】

図９(ｂ)に示す金属パッド２７の形状や配置は、図９(ａ)に示す金属パッド１７の形状や配置と同様である。ただし、図９(ｂ)にて大型パッド２７Ｌが配置されている位置は、図９(ａ)にて小型パッド１７Ｓが配置されている位置と対応している。一方、図９(ｂ)にて小型パッド２７Ｓが配置されている位置は、図９(ａ)にて大型パッド１７Ｌが配置されている位置と対応している。その結果、大型パッド２７Ｌが小型パッド１７Ｓと対になっており、小型パッド２７Ｓが大型パッド１７Ｌと対になっている。

【0069】

本変形例の上部基板２では、領域Ｒ１内の大型パッド２７Ｌの割合が、約６０％に設定されている。その結果、本変形例の下部基板１では、領域Ｒ１内の大型パッド１７Ｌの割合が約４０％に設定されている。これにより、配線層１４内の配線のレイアウトの自由度を向上させることが可能となる。このような占有率の設定は例えば、配線層１４内の配線のレイアウトの自由度を向上させることを、配線層２４内の配線のレイアウトの自由度を向上させることよりも優先したい場合に採用される。

【0070】

図１０は、第１実施形態の第３変形例の半導体装置のパッドピッチと占有率との関係を示したグラフである。

【0071】

図１０にて、曲線Ａ１は、本変形例の下部基板１のパッドピッチと占有率との関係を示し、曲線Ａ２は、本変形例の上部基板２のパッドピッチと占有率との関係を示している。また、曲線Ｂ１は、上記比較例の下部基板１のパッドピッチと占有率との関係を示し、曲線Ｂ２は、上記比較例の上部基板２のパッドピッチと占有率との関係を示している。図１０の横軸のパッドピッチは、金属パッド１７、２７間のピッチを表す。図１０の縦軸の占有率は、領域Ｒ１内の金属パッド１７、２７の占有率を表す。

【0072】

本変形例では、領域Ｒ１内の大型パッド２７Ｌの割合が約６０％に設定されており、領域Ｒ１内の大型パッド１７Ｌの割合が約４０％に設定されている。よって、同じパッドピッチにおいて、本変形例の上部基板２の大型パッド２７Ｌの占有率（Ａ２）は、本変形例の下部基板１の大型パッド１７Ｌの占有率（Ａ１）よりも大きくなっている。しかしながら、本変形例の上部基板２の領域Ｒ１内の占有率と領域Ｒ２内の占有率との差は、上記比較例のそれよりは小さく抑えられている。よって、本変形例によれば、ボイドＶや接触不良を抑制することが可能となる。

【0073】

以上のように、本実施形態の半導体装置では、大型パッド２７Ｌが小型パッド１７Ｓと対になっており、小型パッド２７Ｓが大型パッド１７Ｌと対になっている。よって、本実施形態によれば、金属パッド１７、２７が層間絶縁膜１６、２６に悪影響を与えることを抑制することが可能となり、例えば、層間絶縁膜１６、２６にボイドＶが生じることを抑制することが可能となる。また、本実施形態によれば、金属パッド１７、２７に接合不良が生じることを抑制することが可能となる。

【0074】

なお、下部基板１は、本実施形態では２種類のサイズの金属パッド１７（大型パッド１７Ｌおよび小型パッド１７Ｓ）を備えているが、３種類以上のサイズの金属パッド１７を備えていてもよい。同様に、上部基板２は、本実施形態では２種類のサイズの金属パッド２７（大型パッド２７Ｌおよび小型パッド２７Ｓ）を備えているが、３種類以上のサイズの金属パッド２７を備えていてもよい。また、大型パッド２７Ｌのサイズは、大型パッド１７Ｌのサイズと異なっていてもよいし、小型パッド２７Ｓのサイズは、小型パッド１７Ｓのサイズと異なっていてもよい。

【0075】

また、金属パッド１７、２７の平面形状は、本実施形態では正方形となっているが、その他の形状（例えば長方形や円形）でもよい。

【0076】

（第２実施形態）
図１１～図１５は、第２実施形態の半導体装置の製造方法を示す断面図である。本実施形態の方法は、第１実施形態の半導体装置を製造するために行われる。

【0077】

まず、図１１(ａ)の下部基板１’と、図１１(ｂ)の上部基板２’とを製造する。下部基板１’は、ウェハの状態の基板であり、第１実施形態の下部基板１を製造するために使用される。同様に、上部基板２’は、ウェハの状態の基板であり、第１実施形態の上部基板２を製造するために使用される。

【0078】

図１１(ａ)の下部基板１’は、半導体基板１１上に、層間絶縁膜１２、ビアプラグ１３、配線層１４、絶縁膜１５、および層間絶縁膜１６を形成することで製造される。配線層１４は、複数の配線を含むように層間絶縁膜１２内に形成される。配線層１４は例えば、配線層１４下のビアプラグ１３を介して、３次元メモリのＣＭＯＳ回路（不図示）と電気的に接続されている。絶縁膜１５と層間絶縁膜１６は、層間絶縁膜１２および配線層１４上に順に形成される。絶縁膜１５は例えば、膜厚５０ｎｍのシリコン窒化膜である。層間絶縁膜１６は例えば、膜厚２５０ｎｍのシリコン酸化膜である。

【0079】

図１１(ｂ)の上部基板２’は、半導体基板２１上に、層間絶縁膜２２、ビアプラグ２３、配線層２４、絶縁膜２５、および層間絶縁膜２６を形成することで製造される。配線層２４は、複数の配線を含むように層間絶縁膜２２内に形成される。配線層２４は例えば、配線層２４下のビアプラグ２３を介して、３次元メモリのメモリセルアレイ（不図示）と電気的に接続されている。絶縁膜２５と層間絶縁膜２６は、層間絶縁膜２２および配線層２４上に順に形成される。絶縁膜２５は例えば、膜厚５０ｎｍのシリコン窒化膜である。層間絶縁膜２６は例えば、膜厚２５０ｎｍのシリコン酸化膜である。

【0080】

次に、層間絶縁膜１６と絶縁膜１５とを貫通する複数の開口部１８をドライエッチングにより形成し、層間絶縁膜２６と絶縁膜２５とを貫通する複数の開口部２８をドライエッチングにより形成する（図１２(ａ)および図１２(ｂ)）。その結果、各開口部１８内に配線層１４の１本の配線の上面が露出し、各開口部２８内に配線層２４の１本の配線の上面が露出する。この際、絶縁膜１５、２５は、エッチングストッパとして使用される。開口部１８は下部開口部の例であり、開口部２８は上部開口部の例である。

【0081】

開口部１８は、複数の大型開口部１８Ｌと、複数の小型開口部１８Ｓとを含むように形成される。大型開口部１８Ｌは、大型パッド１７Ｌを埋め込むために使用され、小型開口部１８Ｓは、小型パッド１７Ｓを埋め込むために使用される。よって、本実施形態の開口部１８は、正方形の平面形状を有するように形成される。一方、開口部１８は、円形の平面形状を有するように形成してもよい。例えば、大型開口部１８Ｌの平面形状は、直径６００ｎｍの円に設定され、小型開口部１８Ｓの平面形状は、直径２００ｎｍの円に設定される。本実施形態の大型開口部１８Ｌおよび小型開口部１８Ｓはそれぞれ、図５(ａ)に示す大型パッド１７Ｌおよび小型パッド１７Ｓと同じレイアウトになるように配置される。

【0082】

開口部２８は、複数の大型開口部２８Ｌと、複数の小型開口部２８Ｓとを含むように形成される。大型開口部２８Ｌは、大型パッド２７Ｌを埋め込むために使用され、小型開口部２８Ｓは、小型パッド２７Ｓを埋め込むために使用される。よって、本実施形態の開口部２８は、正方形の平面形状を有するように形成される。一方、開口部２８は、円形の平面形状を有するように形成してもよい。例えば、大型開口部２８Ｌの平面形状は、直径６００ｎｍの円に設定され、小型開口部２８Ｓの平面形状は、直径２００ｎｍの円に設定される。本実施形態の大型開口部２８Ｌおよび小型開口部２８Ｓはそれぞれ、図５(ｂ)に示す大型パッド２７Ｌおよび小型パッド２７Ｓと同じレイアウトになるように配置される。

【0083】

次に、層間絶縁膜１６、絶縁膜１５、および配線層１４上に、バリアメタル層１７ａおよび配線材層１７ｂを順に形成し、層間絶縁膜２６、絶縁膜２５、および配線層２４上に、バリアメタル層２７ａおよび配線材層２７ｂを順に形成する（図１３(ａ)および図１３(ｂ)）。その結果、バリアメタル層１７ａおよび配線材層１７ｂが開口部１７内に埋め込まれ、バリアメタル層２７ａおよび配線材層２７ｂが開口部２７内に埋め込まれる。バリアメタル層１７ａおよび配線材層１７ｂは、下部パッドの材料の例であり、バリアメタル層２７ａおよび配線材層２７ｂは、上部パッドの材料の例である。

【0084】

バリアメタル層１７ａは、各開口部１８の側面や底面に形成される。バリアメタル層１７ａは例えば、膜厚１０ｎｍのＴａ（タンタル）層である。配線材層１７ｂは、各開口部１８内にバリアメタル層１７ａを介して形成される。配線材層１７ｂは例えば、膜厚５００ｎｍのＣｕ層である。

【0085】

バリアメタル層２７ａは、各開口部２８の側面や底面に形成される。バリアメタル層２７ａは例えば、膜厚１０ｎｍのＴａ層である。配線材層２７ｂは、各開口部２８内にバリアメタル層２７ａを介して形成される。配線材層２７ｂは例えば、膜厚５００ｎｍのＣｕ層である。

【0086】

次に、配線材層１７ｂおよびバリアメタル層１７ａの表面をＣＭＰにより平坦化し、配線材層２７ｂおよびバリアメタル層２７ａの表面をＣＭＰにより平坦化する（図１４(ａ)および図１４(ｂ)）。これらのＣＭＰは例えば、砥石としてシリカ粒子を含み、酸化剤として過酸化水素を含むスラリーを用いて行われる。

【0087】

下部基板１’のＣＭＰは、開口部１８外の余剰な配線材層１７ｂおよびバリアメタル層１７ａを除去するように行われる。その結果、開口部１８内に配線材層１７ｂおよびバリアメタル層１７ａが残存し、開口部１８内に金属パッド１７が形成される。金属パッド１７は、開口部１８内に配線層１４に接するように形成される。金属パッド１７に含まれる大型パッド１７Ｌおよび小型パッド１７Ｓは、図５(ａ)に示すレイアウトをなすように配置される。これにより、ＣＭＰにより下部基板１’に、ボイドＶの原因となる段差が生じることを抑制することが可能となる。

【0088】

上部基板２’のＣＭＰは、開口部２８外の余剰な配線材層２７ｂおよびバリアメタル層２７ａを除去するように行われる。その結果、開口部２８内に配線材層２７ｂおよびバリアメタル層２７ａが残存し、開口部２８内に金属パッド２７が形成される。金属パッド２７は、開口部２８内に配線層２４に接するように形成される。金属パッド２７に含まれる大型パッド２７Ｌおよび小型パッド２７Ｓは、図５(ｂ)に示すレイアウトをなすように配置される。これにより、ＣＭＰにより上部基板２’に、ボイドＶの原因となる段差が生じることを抑制することが可能となる。

【0089】

次に、上部基板２’の上下を逆さまにして、上部基板２’を下部基板１’に貼り合わせる（図１５）。この貼合は、大型パッド２７Ｌが小型パッド１７Ｓ上に配置され、小型パッド２７Ｓが大型パッド１７Ｌ上に配置され、層間絶縁膜２６が層間絶縁膜１６上に配置されるように行われる。その後、下部基板１’および上部基板２’をアニールすることで、大型パッド２７Ｌが小型パッド１７Ｓと接合され、小型パッド２７Ｓが大型パッド１７Ｌと接合され、層間絶縁膜２６が層間絶縁膜１６と接着される。本実施形態によれば、図５(ａ)および図５(ｂ)に示すレイアウトを採用することで、貼合後にボイドＶや接合不良が生じることを抑制することが可能となる。

【0090】

その後、下部基板１’および上部基板２’が、ダイシングにより個々の半導体装置に切断される。このようにして、下部基板１と上部基板２とを備える本実施形態の半導体装置が製造される。なお、ダイシングを行う前に上部基板２’から半導体基板２１を除去してもよい。

【0091】

本実施形態では、下部基板１’と上部基板２’とを貼り合わせることで、第１実施形態の半導体装置を製造する。よって、本実施形態によれば、金属パッド１７、２７が層間絶縁膜１６、２６に悪影響を与えることを抑制することが可能となり、例えば、層間絶縁膜１６、２６にボイドＶが生じることを抑制することが可能となる。また、本実施形態によれば、金属パッド１７、２７に接合不良が生じることを抑制することが可能となる。

【0092】

なお、本実施形態の方法は、第１、第２、または第３変形例の半導体装置を製造するために用いることも可能である。この場合、大型開口部１８Ｌおよび小型開口部１８Ｓはそれぞれ、図７(ａ)、図８(ａ)、または図９(ａ)に示す大型パッド１７Ｌおよび小型パッド１７Ｓと同じレイアウトになるように配置される。さらには、大型開口部２８Ｌおよび小型開口部２８Ｓはそれぞれ、図７(ｂ)、図８(ｂ)、または図９(ｂ)に示す大型パッド２７Ｌおよび小型パッド２７Ｓと同じレイアウトになるように配置される。

【0093】

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

【符号の説明】

【0094】

１：下部基板、１Ａ’：下部基板、２：上部基板、２Ａ’：上部基板、
１１：半導体基板、１２：層間絶縁膜、１３：ビアプラグ、１４：配線層、
１４ａ：バリアメタル層、１４ｂ：配線材層、１５：絶縁膜、１６：層間絶縁膜、
１７：金属パッド、１７ａ：バリアメタル層、１７ｂ：パッド材層、
１７Ｌ：大型パッド、１７Ｓ：小型パッド、
１８：開口部、１８Ｌ：大型開口部、１８Ｓ：小型開口部、
２１：半導体基板、２２：層間絶縁膜、２３：ビアプラグ、２４：配線層、
２４ａ：バリアメタル層、２４ｂ：配線材層、２５：絶縁膜、２６：層間絶縁膜、
２７：金属パッド、２７ａ：バリアメタル層、２７ｂ：パッド材層、
２７Ｌ：大型パッド、２７Ｓ：小型パッド、
２８：開口部、２８Ｌ：大型開口部、２８Ｓ：小型開口部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】