特開 2022-130763 信号生成装置、信号生成システムおよび信号生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022130763

(43)【公開日】2022-09-07

(54)【発明の名称】信号生成装置、信号生成システムおよび信号生成方法

(51)【国際特許分類】

   H04B 17/391 20150101AFI20220831BHJP

   G01S 5/18 20060101ALN20220831BHJP

   G01S 7/526 20060101ALN20220831BHJP

【ＦＩ】

H04B17/391

G01S5/18

G01S7/526 J

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021029331

(22)【出願日】2021-02-26

(71)【出願人】

【識別番号】000000295

【氏名又は名称】沖電気工業株式会社

(74)【代理人】

【識別番号】110001461

【氏名又は名称】弁理士法人きさ特許商標事務所

(72)【発明者】

【氏名】木原 将吾

【テーマコード（参考）】

5J083

【Ｆターム（参考）】

5J083AA05

5J083AC28

5J083AC29

5J083BE60

5J083DA01

(57)【要約】

【課題】ドップラー係数の変化に対して、伝搬遅延および周波数シフトを模擬した波形の連続性を担保できる信号生成装置を得る。
【解決手段】伝搬遅延および周波数シフトを模擬する信号生成装置であって、信号処理の単位である処理ブロック毎の伝搬遅延を記憶する記憶手段と、伝搬遅延に基づいて連続する処理ブロック間のドップラー係数変化度を算出する係数変化度算出手段と、ドップラー係数変化度が閾値以下であるか否かを判定する判定手段と、ドップラー係数変化度が閾値よりも大きい場合、処理ブロックを複数のサブブロックに分割する分割手段と、伝搬遅延に基づいてサブブロック毎に補間が必要なサンプル点位置を算出するサンプル位置算出手段と、サンプル点位置に基づいてサブブロック毎に補間処理を実行する補間処理手段と、伝搬遅延に基づいて補間処理後のサブブロック毎にサンプル遅延を実行する遅延処理手段とを有するものである。
【選択図】図６

【特許請求の範囲】

【請求項1】

波形に対して伝搬遅延および周波数シフトを模擬する信号生成装置であって、
前記波形に対して、信号処理の単位である処理ブロック毎の伝搬遅延を記憶する記憶手段と、
前記伝搬遅延に基づいて、連続する前記処理ブロック間のドップラー係数変化度を算出する係数変化度算出手段と、
前記ドップラー係数変化度が予め決められた閾値以下であるか否かを判定する判定手段と、
前記ドップラー係数変化度が前記閾値よりも大きい場合、前記処理ブロックを複数のサブブロックに分割する分割手段と、
前記伝搬遅延に基づいて、前記サブブロック毎に補間が必要なサンプル点位置を算出するサンプル位置算出手段と、
前記サンプル点位置に基づいて、前記サブブロック毎に補間処理を実行する補間処理手段と、
前記伝搬遅延に基づいて、前記補間処理後の前記サブブロック毎にサンプル遅延を実行する遅延処理手段と、
を有する信号生成装置。

【請求項2】

前記係数変化度算出手段は、
連続する前記サブブロック間の伝搬遅延差を用いて前記サブブロックの伸縮率を推定する、
請求項１に記載の信号生成装置。

【請求項3】

前記分割手段は、
連続する前記サブブロック間でドップラー係数が線形に変化するように前記伝搬遅延を補間する、
請求項１または２に記載の信号生成装置。

【請求項4】

前記補間処理手段は、
前記サンプル位置算出手段によって推定された前記伸縮率にしたがって、前記サブブロックのリサンプリングを行うことで任意の周波数の波形に対して周波数シフトを模擬する、
請求項２に記載の信号生成装置。

【請求項5】

前記補間処理手段は、
前記波形の離散点系列から連続信号である補間関数を推定し、前記補間関数に前記サンプル点位置の値を入力することで離散点間の位置の値を出力する、
請求項１～４のいずれか１項に記載の信号生成装置。

【請求項6】

波形に対して伝搬遅延および周波数シフトを模擬する信号生成システムであって、
前記波形に対して、信号処理の単位である処理ブロック毎の伝搬遅延を記憶する記憶手段と、
前記伝搬遅延に基づいて、連続する前記処理ブロック間のドップラー係数変化度を算出する係数変化度算出手段と、
前記ドップラー係数変化度が予め決められた閾値以下であるか否かを判定する判定手段と、
前記ドップラー係数変化度が前記閾値よりも大きい場合、前記処理ブロックを複数のサブブロックに分割する分割手段と、
前記伝搬遅延に基づいて、前記サブブロック毎に補間が必要なサンプル点位置を算出するサンプル位置算出手段と、
前記サンプル点位置に基づいて、前記サブブロック毎に補間処理を実行する補間処理手段と、
前記伝搬遅延に基づいて、前記補間処理後の前記サブブロック毎にサンプル遅延を実行する遅延処理手段と、
を有する信号生成システム。

【請求項7】

波形に対して伝搬遅延および周波数シフトを模擬する情報処理装置による信号生成方法であって、
前記波形に対して、信号処理の単位である処理ブロック毎の伝搬遅延を記憶するステップと、
前記伝搬遅延に基づいて、連続する前記処理ブロック間のドップラー係数変化度を算出するステップと、
前記ドップラー係数変化度が予め決められた閾値以下であるか否かを判定するステップと、
前記ドップラー係数変化度が前記閾値よりも大きい場合、前記処理ブロックを複数のサブブロックに分割するステップと、
前記伝搬遅延に基づいて、前記サブブロック毎に補間が必要なサンプル点位置を算出するステップと、
前記サンプル点位置に基づいて、前記サブブロック毎に補間処理を実行するステップと、
前記伝搬遅延に基づいて、前記補間処理後の前記サブブロック毎にサンプル遅延を実行するステップと、
を有する信号生成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、伝搬遅延および周波数シフトを模擬した信号を生成する信号生成装置、信号生成システムおよび信号生成方法に関する。

【背景技術】

【0002】

従来、音源から受波点への波の伝搬を模擬するシミュレータなどにおいて、波の伝搬遅延、およびドップラー効果による周波数シフトを模擬した信号を生成する信号生成装置が知られている。また、信号生成装置ではないが、解析対象の波が電波の場合について、電波を海面に発射し、その反射波を測定して、海流の流れなどの海象情報を観測する海洋レーダ観測装置が知られている（例えば、特許文献１参照）。

【0003】

特許文献１に開示された海洋レーダ観測装置は、船舶によって発生する水位変動のノイズに対し、レンジ方向の観測範囲をブロック分割し、分割されたブロック内で流れの回帰曲線を求め、回帰曲線からのズレと標準偏差に基づき不正常な流束値を検出して補正する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平１１－８３９９２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１に開示された海洋レーダ観測装置は、ブロック長を一定として補正処理を行っている。特許文献１に開示された技術を信号生成装置に適用し、信号処理の単位である処理ブロックの長さを一定とした場合、ドップラー係数がブロック間で大きく変化すると、処理ブロック間で連続性を担保した波形を模擬できなくなるおそれがある。例えば、音源と受波点との距離が近い場合、音源と受波点との距離が遠い場合と比べて、連続するブロック間でドップラー係数が大きく変化するからである。

【課題を解決するための手段】

【0006】

本発明に係る信号生成装置は、波形に対して伝搬遅延および周波数シフトを模擬する信号生成装置であって、波形に対して、信号処理の単位である処理ブロック毎の伝搬遅延を記憶する記憶手段と、伝搬遅延に基づいて、連続する処理ブロック間のドップラー係数変化度を算出する係数変化度算出手段と、ドップラー係数変化度が予め決められた閾値以下であるか否かを判定する判定手段と、ドップラー係数変化度が閾値よりも大きい場合、処理ブロックを複数のサブブロックに分割する分割手段と、伝搬遅延に基づいて、サブブロック毎に補間が必要なサンプル点位置を算出するサンプル位置算出手段と、サンプル点位置に基づいて、サブブロック毎に補間処理を実行する補間処理手段と、伝搬遅延に基づいて、補間処理後のサブブロック毎にサンプル遅延を実行する遅延処理手段と、を有するものである。

【0007】

本発明に係る信号生成システムは、波形に対して伝搬遅延および周波数シフトを模擬する信号生成システムであって、波形に対して、信号処理の単位である処理ブロック毎の伝搬遅延を記憶する記憶手段と、伝搬遅延に基づいて、連続する処理ブロック間のドップラー係数変化度を算出する係数変化度算出手段と、ドップラー係数変化度が予め決められた閾値以下であるか否かを判定する判定手段と、ドップラー係数変化度が閾値よりも大きい場合、処理ブロックを複数のサブブロックに分割する分割手段と、伝搬遅延に基づいて、サブブロック毎に補間が必要なサンプル点位置を算出するサンプル位置算出手段と、サンプル点位置に基づいて、サブブロック毎に補間処理を実行する補間処理手段と、伝搬遅延に基づいて、補間処理後のサブブロック毎にサンプル遅延を実行する遅延処理手段と、を有するものである。

【0008】

本発明に係る信号生成方法は、波形に対して伝搬遅延および周波数シフトを模擬する情報処理装置による信号生成方法であって、波形に対して、信号処理の単位である処理ブロック毎の伝搬遅延を記憶するステップと、伝搬遅延に基づいて、連続する処理ブロック間のドップラー係数変化度を算出するステップと、ドップラー係数変化度が予め決められた閾値以下であるか否かを判定するステップと、ドップラー係数変化度が閾値よりも大きい場合、処理ブロックを複数のサブブロックに分割するステップと、伝搬遅延に基づいて、サブブロック毎に補間が必要なサンプル点位置を算出するステップと、サンプル点位置に基づいて、サブブロック毎に補間処理を実行するステップと、伝搬遅延に基づいて、補間処理後のサブブロック毎にサンプル遅延を実行するステップと、を有するものである。

【発明の効果】

【0009】

本発明によれば、ドップラー係数変化度に対して閾値判定を行い、ドップラー係数変化度が小さい場合、処理ブロックの単位で波形を推定し、ドップラー係数変化度が大きい場合、処理ブロックをより細かいブロック長のサブブロックに自動的に分割して波形を推定する。そのため、連続する処理ブロック間でドップラー係数の変化が大きくても、連続性を担保した波形を模擬することができる。

【図面の簡単な説明】

【0010】

【図1】音源の位置ベクトルおよび受波点の位置ベクトルの時間変化の一例を示す模式図である。

【図2】第１の比較例を説明するための模式図である。

【図3】第２の比較例を説明するための模式図である。

【図4】第３の比較例を説明するための模式図である。

【図5】実施の形態１に係る信号生成装置の一構成例を示す図である。

【図6】図５に示した制御部の一構成例を示す機能ブロック図である。

【図7】図６に示した分割手段の一構成例を示す機能ブロック図である。

【図8】実施の形態１に係る信号生成装置の動作手順の一例を示すフローチャートである。

【図9】図６に示した伝搬遅延メモリおよび伝搬遅延サブメモリが記憶する情報の一例を示す図である。

【図10】図８に示したステップＳ１０８の処理における、分割手段の動作手順の一例を示すフローチャートである。

【図11】実施の形態１に係る信号生成システムの一構成例を示すブロック図である。

【発明を実施するための形態】

【0011】

実施の形態１．
本実施の形態１では、信号生成装置が、波の伝搬を模擬するシミュレータにおいて、伝搬遅延、およびドップラー効果による周波数シフトを模擬した信号を生成する装置の場合で説明する。本実施の形態１の信号生成装置について説明する前に、信号生成装置が模擬する対象となる波について、音の伝搬を例として説明する。なお、文章中では、種々のパラメータを示すギリシャ文字またはローマ字についてベクトル表記（太字表記、文字の上に矢印添付など）が困難なため、以下では、文章中でのベクトル表記を省略する。

【0012】

図１は、音源の位置ベクトルおよび受波点の位置ベクトルの時間変化の一例を示す模式図である。図１に示すように、音源および受波点の一方または両方の移動に伴って、音源の位置ベクトルｐｓおよび受波点の位置ベクトルｐｒが時間変化する状況を考慮する必要がある。つまり、音源から放射された音が伝搬した受波点での受波信号を模擬する疑似信号を生成する場合、伝搬遅延、およびドップラー効果による周波数シフトした信号を模擬することが行われる。

【0013】

次に、本実施の形態１の信号生成装置による信号生成方法を理解しやすくするために、伝搬遅延、およびドップラー効果によって周波数シフトする信号を模擬する方法として、３つの比較例を説明する。

【0014】

はじめに、第１の比較例について、図２を参照して説明する。第１の比較例は位相積分方式である。図２は、第１の比較例を説明するための模式図である。音源信号ｓ（ｎ）が式（１）で表されるものとする。

【0015】

【数1】

【0016】

式（１）において、ｆは信号周波数［Ｈｚ］であり、φ_０は初期位相［ｒａｄ］、ｆ_ｓはサンプリング周波数［Ｈｚ］、ｎは離散時刻インデックスを表す。図２に示すように処理ブロック１における伝搬遅延時間がτ_１［ｓ］、ドップラー係数がｄ_１とし、続く処理ブロック２における伝搬遅延時間がτ_２［ｓ］、ドップラー係数がｄ_２であるとする。処理ブロックは、例えば、音源信号の波形の時間変化を示す音源信号時間波形に対して、信号処理の単位として、決められた時間の範囲で切り取られる信号である。ドップラー係数は、音源と受波点の相対的な速度の存在によって周波数が変化する比率であり、式（２）に示す。

【0017】

【数2】

【0018】

式（２）において、ｆ’は変化後の周波数［Ｈｚ］であり、ｃは音速［ｍ／ｓ］である。ｖｓ’はベクトルｖｓ’の大きさであり、音源の受波点方向の速度成分［ｍ／ｓ］を表す。ｖｒ’はベクトルｖｒ’の大きさであり、受波点の音源方向と逆方向の速度成分［ｍ／ｓ］を表す。処理ブロック１が伝搬した後の受信信号ｘ_１（ｔ）と、処理ブロック２が伝搬した後の受信信号ｘ_２（ｔ）とを、式（３）～（５）に表す。

【0019】

【数3】

【0020】

【数4】

【0021】

【数5】

【0022】

ここで、処理ブロック２の初期位相φ_１は、式（５）で計算される処理ブロック１の末尾の位相である。処理ブロックｌまで拡張した式を、式（６）および（７）に示す。

【0023】

【数6】

【0024】

【数7】

【0025】

位相積分方式は、ドップラー係数が式（６）および（７）のように狭帯域信号の位相回転速度に表れ、処理ブロック末尾の位相が次処理ブロックの初期位相となるように位相を積分していく方式である。

【0026】

次に、第２の比較例について、図３を参照して説明する。第２の比較例は、サンプル更新方式である。図３は、第２の比較例を説明するための模式図である。図３に示すように、サンプル更新方式では、音源波形の１サンプル毎に変化し得る伝搬遅延をそれぞれ与えられた系列からなる波形を求める。例えば、伝搬遅延を毎時刻変化する有限インパルス応答による遅延フィルタｈｎ＝［ｈｎ（０），ｈｎ（１），・・・，ｈｎ（Ｍ）］を音源信号ｓ（ｎ）に畳み込むことで、波形ｘ（ｎ）が式（８）に示すように得られる。

【0027】

【数8】

【0028】

次に、第３の比較例について、図４を参照して説明する。第３の比較例は、処理ブロック伸縮方式である。図４は、第３の比較例を説明するための模式図である。図４に示すように、処理ブロックｌの伝搬遅延時間がτ_ｌであり、これに続く処理ブロックｌ＋１の伝搬遅延時間がτ_ｌ＋１であるとき、τ_ｌ＋１－τ_ｌ≠０であれば、波形の連続性から処理ブロックｌの末尾はτ_ｌ＋１の伝搬遅延に等しいと考えられる。すなわち、処理ブロックｌの時間長をＮ_{ｂｌｏｃｋ}［サンプル］からＮ_{ｂｌｏｃｋ}＋（τ_ｌ＋１－τ_ｌ）＊ｆ_ｓ［サンプル］へ伸縮させることで、波形の連続性を保つことができる。また、波形の伸縮によって、式（９）で示されるドップラー係数ｄによる周波数シフトをしていることと等価となる。

【0029】

【数9】

【0030】

処理ブロックの伸縮後の波形ｘ（ｎ）は、ドップラー係数ｄに対応して音源波形ｓ（ｎ）＝｛ｓ（０），ｓ（１），・・・，ｓ（Ｎ_{ｂｌｏｃｋ}－１），ｓ（Ｎ_{ｂｌｏｃｋ}）｝を式（１０）に示すようにリサンプルすることで得られる。

【0031】

【数10】

【0032】

なお、元の離散音源波形ｓ（ｎ）のサンプル点からずれたｓ（ｄ），ｓ（２ｄ），・・・は、補間によって求められる。

【0033】

ここまで、３つの比較例について説明したが、各比較例には、次のような課題がある。第１の比較例である位相積分方式は、位相回転速度を変化させることで周波数シフトの模擬は可能である。しかし、適用できる信号が狭帯域信号に限定されてしまう。また、出力される処理ブロックの長さと入力される処理ブロックの長さとが同じで、かつ、これらの長さは一定である。そのため、処理ブロック１の信号の伝搬遅延がドップラー係数にしか現れず、受信時刻としては考慮されていないという問題がある。

【0034】

第２の比較例であるサンプル更新方式は、１サンプル毎に変化する伝搬遅延が表現された遅延フィルタを畳み込むことで、任意の信号波形に対して、正確な伝搬遅延および周波数シフトの模擬が可能である。受信時刻に伝搬遅延が反映されるが、１サンプル毎に伝搬遅延計算を行うため、計算コストが大きいという問題がある。

【0035】

第３の比較例である処理ブロック伸縮方式は、処理ブロック内の信号波形を伸縮させることでブロック単位での周波数シフトを模擬可能である。しかし、サンプル更新方式と異なり、処理ブロック内で一律のドップラー係数となるため、処理ブロック内でドップラー係数が大きく変化する場合には適していない。この場合、処理ブロック内でドップラー係数が一定とみなせるほど処理ブロック長を短く設定しておくことで対応できるが、一律で処理ブロック長を短くすることは計算コストとのトレードオフを考える必要がある。

【0036】

本実施の形態１の信号生成装置は、これらの問題を解決するものである。本実施の形態１の信号生成装置の構成を説明する。図５は、実施の形態１に係る信号生成装置の一構成例を示す図である。

【0037】

信号生成装置１は、コンピュータ等の情報処理装置である。図５に示すように、信号生成装置１は、入力部２と、記憶部３と、制御部４と、出力部５とを有する。記憶部３は、例えば、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）装置である。出力部５は、例えば、ディスプレイ装置である。制御部４は、プログラムを記憶するメモリ１１と、プログラムにしたがって処理を実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２とを有する。メモリ１１は、例えば、フラッシュメモリ等の不揮発性メモリである。入力部２には、模擬信号の基準となる音源信号時間波形が入力される。

【0038】

図６は、図５に示した制御部の一構成例を示す機能ブロック図である。制御部４は、処理ブロック更新手段２１と、係数変化度算出手段２２と、判定手段２３と、サンプル位置算出手段３１と、補間処理手段３２と、遅延処理手段３３とを有する。また、制御部４は、分割手段４１と、サブブロック更新手段４３とを有する。ＣＰＵ１２がプログラムを実行することで、処理ブロック更新手段２１、係数変化度算出手段２２、判定手段２３、サンプル位置算出手段３１、補間処理手段３２、遅延処理手段３３、分割手段４１およびサブブロック更新手段４３が構成される。

【0039】

記憶部３は、複数にメモリ領域が分割されている。図６に示す構成例においては、記憶部３は、データを記憶させるメモリ領域として、音源波形ブロックメモリ５１と、伝搬遅延メモリ５２と、サブメモリ５３とを有する。音源波形ブロックメモリ５１は、音源信号時間波形を処理ブロック毎に記憶する記憶手段である。伝搬遅延メモリ５２は、処理ブロック毎の伝搬遅延を記憶する記憶手段である。伝搬遅延メモリ５２は、ブロックインデックスに対応して、処理ブロックのブロック長と伝搬遅延とを組として記憶する。

【0040】

サブメモリ５３は、音源波形サブブロックメモリ５４と、伝搬遅延サブメモリ５５とを有する。サブメモリ５３の領域は、分割手段４１によって記憶部３に作成される。音源波形サブブロックメモリ５４は、分割手段４１によって分割されたサブブロック毎に対応する時間範囲の音源信号時間波形を記憶する。伝搬遅延サブメモリ５５は、サブブロック数のサブブロックインデックスに対応して、サブブロックのブロック長と伝搬遅延とを組として記憶する。サブブロックは、処理ブロックが複数に分割されたときの１つの時間範囲である。

【0041】

処理ブロック更新手段２１は、音源信号時間波形およびブロックインデックスを入力として、伝搬遅延および周波数シフトさせる対象となる処理ブロックの範囲の音源信号時間波形を音源波形ブロックメモリ５１に記憶させる。本実施の形態１では、伝搬遅延メモリ５２が処理ブロック毎の伝搬遅延を記憶する場合で説明するが、処理ブロック更新手段２１が、音源信号時間波形に対して、処理ブロック毎に伝搬遅延を算出する伝搬遅延算出手段として機能してもよい。

【0042】

係数変化度算出手段２２は、伝搬遅延メモリ５２からブロックインデックスに対応する時刻の伝搬遅延を読み出し、読み出した伝搬遅延を入力とし、ドップラー係数変化度を算出し、ドップラー係数変化度を判定手段２３に出力する。判定手段２３は、ドップラー係数変化度を入力とし、ドップラー係数変化度が予め決められた閾値以下か否かを判定する。判定手段２３は、判定結果の情報を、係数変化度算出手段２２、サンプル位置算出手段３１および分割手段４１に通知する。

【0043】

分割手段４１は、ドップラー係数変化度が閾値より大きい場合、伝搬遅延メモリ５２からブロックインデックスに対応する時刻の伝搬遅延を読み出し、読み出した伝搬遅延と、ドップラー係数変化度とを入力とし、補間した伝搬遅延およびサブブロックのブロック長を求めて伝搬遅延サブメモリ５５に記憶させる。

【0044】

分割手段４１の構成を、図７を参照して説明する。図７は、図６に示した分割手段の一構成例を示す機能ブロック図である。分割手段４１は、ブロック長算出手段１４１と、伝搬遅延補間処理手段１４２とを有する。

【0045】

ブロック長算出手段１４１は、伝搬遅延メモリ５２を参照してブロックインデックスに対応する時刻の伝搬遅延を読み出し、読み出した伝搬遅延とドップラー係数変化度とを入力とし、処理ブロックを複数のサブブロックに分割し、サブブロック数およびサブブロックのブロック長の情報を伝搬遅延補間処理手段１４２に出力する。伝搬遅延補間処理手段１４２は、伝搬遅延メモリ５２を参照してブロックインデックスに対応する時刻の伝搬遅延を読み出し、読み出した伝搬遅延とブロック長とを入力とし、伝搬遅延補間処理を行い、伝搬遅延サブメモリ５５が記憶する情報を更新する。

【0046】

図６に示すサブブロック更新手段４３は、伝搬遅延サブメモリ５５からサブブロックインデックスに対応するサブブロックのブロック長を読み出し、音源波形ブロックメモリ５１からブロックインデックスに対応する時間範囲の音源信号時間波形を読み出す。サブブロック更新手段４３は、読み出したブロック長および音源信号時間波形と、サブブロックインデックスとを入力とし、サブブロックインデックスに対応する時間範囲の音源信号時間波形を音源波形サブブロックメモリ５４に記憶させる。

【0047】

サンプル位置算出手段３１は、ドップラー係数変化度が閾値以下である場合、伝搬遅延メモリ５２からブロックインデックスに対応する時刻の伝搬遅延を読み出し、読み出した伝搬遅延を入力とし、サンプル点位置の情報を補間処理手段３２に出力する。サンプル位置算出手段３１は、ドップラー係数変化度が閾値より大きい場合、伝搬遅延サブメモリ５５からサブブロックインデックスに対応する伝搬遅延を読み出し、読み出した伝搬遅延とブロック長とを入力とし、サンプル点位置を算出し、サンプル点位置の情報を補間処理手段３２に出力する。

【0048】

補間処理手段３２は、音源波形ブロックメモリ５１に格納されている処理ブロックの音源信号時間波形と、サンプル点位置とを入力とし、位相遅延および周波数シフトを表現した信号を生成して遅延処理手段３３に出力する。補間処理手段３２は、音源波形サブブロックメモリ５４からサブブロックインデックスに対応する時間範囲の音源信号時間波形を読み出し、読み出した音源信号時間波形とサンプル点位置とを入力とし、位相遅延および周波数シフトを表現した信号を生成して遅延処理手段３３に出力する。

【0049】

遅延処理手段３３は、伝搬遅延メモリ５２からブロックインデックスに対応する時刻の伝搬遅延を読み出し、読み出した伝搬遅延と、位相遅延および周波数シフトを表現した信号とを入力とし、伝搬遅延および周波数シフトした後の波形を生成して、図５に示した出力部５に出力する。遅延処理手段３３は、伝搬遅延サブメモリ５５からサブブロックインデックスに対応する伝搬遅延を読み出し、読み出した伝搬遅延と、位相遅延および周波数シフトを表現した信号とを入力とし、伝搬遅延および周波数シフトした後の波形を生成して、図５に示した出力部５に出力する。

【0050】

なお、本実施の形態１では、図６に示すように、音源波形ブロックメモリ５１、伝搬遅延メモリ５２およびサブメモリ５３が記憶部３に設けられる場合で説明したが、これらのメモリが図５に示したメモリ１１に設けられてもよい。

【0051】

次に、本実施の形態１の信号生成装置１の動作を説明する。図８は、実施の形態１に係る信号生成装置の動作手順の一例を示すフローチャートである。図９は、図６に示した伝搬遅延メモリおよび伝搬遅延サブメモリが記憶する情報の一例を示す図である。

【0052】

ここでは、信号生成装置１が、音の伝搬を例として、音源および受波点の位置ベクトルが時間変化する状況での受波点の受信波形を模擬する疑似信号を生成する場合を考える。図９の上段に示すように、伝搬遅延メモリ５２は、各処理ブロックに対応する時刻の伝搬遅延を記憶しているものとする。

【0053】

音源信号時間波形として、式（１１）に示す音源時間信号ｓ（ｎ）が制御部４に入力される（ステップＳ１０１）。ステップＳ１０２において、処理ブロック更新手段２１は、音源時間信号ｓ（ｎ）を入力とし、ブロックインデックスｌに対応する時刻インデックスの集合ｎ_ｌの時間波形ｓ（ｎ_ｌ）を音源波形ブロックメモリ５１に記憶させる。ステップＳ１０２において、処理ブロックがブロックインデックスｌに対応して、順次、更新される。時間波形ｎ_ｌを式（１２）に示す。ここで、ブロックインデックスｌは処理ブロックのインデックスであり、Ｌは全処理ブロック数である。

【0054】

【数11】

【0055】

【数12】

【0056】

ステップＳ１０２以降の処理で必要となる伝搬遅延τ_ｌ、τ_ｌ＋１、τ_ｌ＋２は、伝搬遅延メモリ５２が記憶するτ＝｛τ_１，τ_２，・・・，τ_Ｌ｝からブロックインデックスｌを基に参照される。ステップＳ１０３において、係数変化度算出手段２２は、伝搬遅延τ_ｌ、τ_ｌ＋１、τ_ｌ＋２を次の式（１３）に入力し、ドップラー係数変化度Δｄ_ｌを算出する。

【0057】

【数13】

【0058】

ステップＳ１０４において、判定手段２３は、ドップラー変化度｜Δｄ_ｌ｜と予め決められた閾値δとを比較し、ドップラー変化度｜Δｄ_ｌ｜が閾値δ以下か否かを判定する。閾値δは、計算コストを重視する場合、０．０１に近い大きめの値が設定され、模擬度を重視する場合、０に近い小さめの値が設定される。ドップラー変化度｜Δｄ_ｌ｜が閾値δ以下の場合、ブロックインデックスｌに対応する時間範囲ではドップラー係数は大きく変化しないと考えられる。そのため、係数変化度算出手段２２は、音源および受波点の相対速度の情報を用いないで、連続する処理ブロック間の伝搬遅延差を用いて処理ブロックの伸縮率を推定する。

【0059】

ステップＳ１０５において、サンプル位置算出手段３１は、推定された伸縮率で処理ブロック全体を伸縮し、対応するサンプル点を補間によって取得し、伝搬遅延および周波数シフト後のサンプル点の位置を算出する。具体的には、サンプル位置算出手段３１は、次のようにして、補間処理手段３２に出力する時刻インデックスの集合ｎ_ｌ’を求める。時刻インデックスの集合ｎ_ｌ’を、式（１４）に示す。

【0060】

【数14】

【0061】

式（１４）において、Ｎ_{ｂｌｏｃｋ}’はサンプル数Ｎ_{ｂｌｏｃｋ}の処理ブロックｌの波形伸縮後のサンプル数である。ｄ_ｌはブロックインデックスに対応するドップラー係数であり、式（１３）の第２項に示されている。φ_ｌは式（１５）に表される初期サンプルズレ位置である。

【0062】

【数15】

【0063】

式（１５）において、記号ｆｌｏｏｒ［・］は、小数点以下を切り捨てる演算を表す。％ｘはｘで除算したときの余りを表し、｛ ｝内が１になったとき、｛１｝％１＝０とするための処理である。

【0064】

小数サンプル遅延である場合、整数サンプル遅延ｆｌｏｏｒ［τ_ｌｆ_ｓ］の端数τ_ｌｆ_ｓ－ｆｌｏｏｒ［τ_ｌｆ_ｓ］だけブロックの元始点時刻が移動する。波形としてサンプルされるのは元の時間スケールのサンプル時刻｛１－（τ_ｌｆ_ｓ－ｆｌｏｏｒ［τ_ｌｆ_ｓ］）｝となるが、ドップラー効果が発生している場合には係数倍だけ開始時刻がずれる。

【0065】

ステップＳ１０６において、補間処理手段３２は、次のようにして、波形補間処理を行う。補間処理手段３２は、波形の離散点系列から連続信号である補間関数を推定する。具体的には、補間処理手段３２は、元の波形ｓ（ｎ＝ｎ_ｌ）の離散信号からスプライン補間により連続関数であるスプライン関数ｆ（ｎ）（ｌＮ_{ｂｌｏｃｋ}≦ｎ≦（ｌ＋１）Ｎ_{ｂｌｏｃｋ}）を求める。そして、補間処理手段３２は、サンプル位置算出手段３１から入力された時刻インデックスの集合ｎ_ｌ’をスプライン関数に代入し、小数サンプル遅延および周波数シフト後の波形ｓ’（ｎ）を得る。波形ｓ’（ｎ）を式（１６）に示す。

【0066】

【数16】

【0067】

ステップＳ１０７において、遅延処理手段３３は、次の式（１７）に示すように、サンプル遅延ｆｌｏｏｒ［τ_ｌｆ_ｓ］だけ波形をずらす処理を行う。

【0068】

【数17】

【0069】

一方、ステップＳ１０４の判定の結果、ドップラー変化度｜Δｄ_ｌ｜が閾値δよりも大きい場合、対応する時間範囲でドップラー係数が大きく変化する。そのため、本実施の形態１の制御部４は、ステップＳ１０８の処理に進み、ドップラー係数の変化が追随できる程度の細かいサブブロックに処理ブロックを分割して、サブブロックの単位で伝搬遅延および周波数シフトを求める処理を行う。ここで、ドップラー変化度｜Δｄ_ｌ｜と閾値δとの比をａ＝｜Δｄ_ｌ｜／δ＞１とおく。

【0070】

ステップＳ１０８において、分割手段４１は、図９に示すように、ブロックインデックスｌの中で処理ブロックをｆｌｏｏｒ［ａ］＋１個のサブブロックに分割する。これにより、サブブロックは、処理ブロックのブロック長が等分された（Ｎ_{ｂｌｏｃｋ}／ｆｌｏｏｒ［ａ］＋１）サンプルとなる。分割手段４１は、連続するサブブロック間を補間して得られるドップラー係数から伝搬遅延を求める。分割手段４１の動作については、後で詳しく説明する。

【0071】

ステップＳ１０９において、サブブロック更新手段４３は、音源時間信号ｓ（ｎ）を入力とし、サブブロックインデックスｌ’に対応する時刻インデックスの集合ｎ_ｌ，の時間波形ｓ（ｎ_ｌ，）を音源波形サブブロックメモリ５４に記憶させる。ステップＳ１０９において、サブブロックがサブブロックインデックスｌ’に対応して、順次、更新される。音源時間信号ｓ（ｎ）を式（１８）に示し、時刻インデックスの集合ｎ_ｌ，を式（１９）に示す。

【0072】

【数18】

【0073】

【数19】

【0074】

ステップＳ１１０において、サンプル位置算出手段３１は、処理ブロックの代わりにサブブロックを処理対象として、ステップＳ１０５で説明した処理と同様に演算処理を行う。具体的には、サンプル位置算出手段３１は、補間処理手段３２に出力する時刻インデックスの集合ｎ_ｌ，’を求める。時刻インデックスの集合ｎ_ｌ，’を式（２０）に示す。

【0075】

【数20】

【0076】

式（２０）において、Ｎ_{ｂｌｏｃｋ}’’はサンプル数（Ｎ_{ｂｌｏｃｋ}／ｆｌｏｏｒ［ａ］＋１）のサブブロックｌ’の波形伸縮後のサンプル数である。ｄ_ｌ，はサブブロックインデックスに対応するドップラー係数である。φ_ｌ，は次の式（２１）で表される初期サンプルズレ位置である。

【0077】

【数21】

【0078】

ステップＳ１１１において、補間処理手段３２は、次のようにして、波形補間処理を行う。補間処理手段３２は、元の波形ｓ（ｎ_ｌ，）の離散信号からスプライン補間により連続関数であるスプライン関数ｆ（ｎ）（ｌＮ_{ｂｌｏｃｋ}＋（ｌ’－１）（Ｎ_{ｂｌｏｃｋ}／ｆｌｏｏｒ［ａ］＋１）≦ｎ＜ｌＮ_{ｂｌｏｃｋ}＋ｌ’（Ｎ_{ｂｌｏｃｋ}／ｆｌｏｏｒ［ａ］＋１））を求める。そして、補間処理手段３２は、サンプル位置算出手段３１から入力された時刻インデックスの集合ｎ_ｌ，’をスプライン関数に代入し、小数サンプル遅延および周波数シフト後の波形ｓ’（ｎ）を得る。波形ｓ’（ｎ）を式（２２）に示す。

【0079】

【数22】

【0080】

ステップＳ１１２において、遅延処理手段３３は、次の式（２３）に示すように、サンプル遅延ｆｌｏｏｒ［τ_ｌ，’ｆ_ｓ］だけ波形をずらす処理を行う。

【0081】

【数23】

【0082】

サブブロック更新手段４３は、遅延処理手段３３からサブブロックインデックスの情報を受信すると、サブブロックインデックスを更新し（ステップＳ１１３）、ステップＳ１０９に戻る。制御部４は、ステップＳ１０９～Ｓ１１３の処理をサブブロックインデックスｌ’＝１，・・・，Ｌ’（ただし、Ｌ’＝ｆｌｏｏｒ［ａ］＋１）まで繰り返す。これにより、ステップＳ１０４において、ドップラー係数変化度が閾値δより大きいと判定される場合のブロックインデックスｌについて、伝搬遅延および周波数シフトされた後の波形が、遅延処理手段３３から出力される。

【0083】

処理ブロック更新手段２１は、遅延処理手段３３からブロックインデックスの情報を受信すると、ブロックインデックスを更新し（ステップＳ１１４）、ステップＳ１０２に戻る。制御部４がステップＳ１０２～Ｓ１１４までをブロックインデックスｌ＝１，・・・，Ｌまで繰り返すことで、全時間の音源波形について、伝搬遅延および周波数シフトされた後の波形が遅延処理手段３３から出力される。このようにして、波形の連続性を担保しながら、受波点における、伝搬遅延および周波数シフトを模擬した信号が生成される。

【0084】

次に、図８に示したステップＳ１０８の処理における、分割手段４１の動作について、図７、図９および図１０を参照して説明する。図１０は、図８に示したステップＳ１０８の処理における、分割手段の動作手順の一例を示すフローチャートである。

【0085】

ドップラー係数変化度｜Δｄ_ｌ｜＝ａδ（ａ＞１）であるとき、演算処理の負荷を軽減するために、ドップラー係数が線形に変化すると仮定する。ステップＳ２０１において、ブロック長算出手段１４１は、元の処理ブロック長をｆｌｏｏｒ［ａ］＋１個に等分することで、サブブロック間のドップラー係数変化度を閾値δ以下にすることができる。すなわち、ブロックインデックス内のｆｌｏｏｒ［ａ］＋１個のサブブロックのドップラー係数は、以下（式（２４））に示すようになる。

【0086】

【数24】

【0087】

次に、伝搬遅延補間処理手段１４２は、上記のように補間によって得られたドップラー係数から式（９）を変形して得られる式（２５）によって、伝搬遅延を逐次的に得る（ステップＳ２０２）。

【0088】

【数25】

【0089】

ここで、伝搬遅延補間処理手段１４２は、初期サブブロック伝搬遅延として、τ_１’＝τ_１を使用する。伝搬遅延補間処理手段１４２は、これをｌ’＝１，２，・・・，ｆｌｏｏｒ［ａ］について解くことで、伝搬遅延サブメモリ５５に記憶させる情報を得る。図９の下段に、伝搬遅延サブメモリ５５が記憶する情報を示す。

【0090】

本実施の形態１の信号生成装置１は、波形に対して信号処理の単位である処理ブロック毎の伝搬遅延を記憶する記憶手段と、係数変化度算出手段と、判定手段と、分割手段と、サンプル位置算出手段と、補間処理手段と、遅延処理手段とを有する。記憶手段は、例えば、伝搬遅延メモリ５２である。係数変化度算出手段２２は、伝搬遅延に基づいて、連続する処理ブロック間のドップラー係数変化度を算出する。判定手段２３は、ドップラー係数変化度が予め決められた閾値以下であるか否かを判定する。分割手段４１は、ドップラー係数変化度が閾値よりも大きい場合、処理ブロックを複数のサブブロックに分割する。サンプル位置算出手段３１は、伝搬遅延に基づいて、サブブロック毎に補間が必要なサンプル点位置を算出する。補間処理手段３２は、サンプル点位置に基づいて、サブブロック毎に補間処理を実行する。遅延処理手段３３は、伝搬遅延に基づいて、補間処理後のサブブロック毎にサンプル遅延を実行する。

【0091】

本実施の形態１によれば、ドップラー係数変化度に対して閾値判定を行い、ドップラー係数変化度が小さい場合、処理ブロックの単位で波形を推定し、ドップラー係数変化度が大きい場合、処理ブロックをよりブロック長の細かいサブブロックに自動的に分割して波形を推定する。音源が受波点よりも遠方にあり、ドップラー係数の変化が緩やかな場合、処理ブロックの単位で処理するため、必要な演算の計算コストが少なくてすむ。また、音源に対して受波点が最接近距離（ＣＰＡ：Ｃｌｏｓｅｓｔ Ｐｏｉｎｔ ｏｆ Ａｐｐｒｏａｃｈ）付近のように近く、ドップラー係数が急に変化する場合、処理ブロックを複数のサブブロックに分割して処理するため、波形の位相的連続性だけでなく、ドップラー変化の連続性も模擬することができる。本実施の形態１は、ドップラー係数の変化率に対応して推定する適応的なブロック長でブロック伸縮方式を適用することで、処理ブロック間でドップラー係数が大きく変化しても、模擬する信号の波形の連続性を担保するとともに、計算コストを削減できる。

【0092】

第１の比較例は入力される処理ブロックの長さも出力される処理ブロックの長さも同じで、かつ一定であるのに対し、本実施の形態１では、ドップラー係数の変化率に対応してブロック伸縮方式を適用して模擬信号を推定することができる。

【0093】

第２の比較例は１サンプル毎に伝搬遅延を表現して遅延フィルタを畳み込んで波形を伸縮させるため、計算コストが大きくなる。これに対して、本実施の形態１は、処理ブロック毎の伝搬遅延を用いて、ドップラー係数変化度が閾値以下の場合、処理ブロック単位で演算処理を行っているため、計算コストを削減することができる。

【0094】

第３の比較例は処理ブロック内でドップラー係数が一律なので処理ブロック内でドップラー係数が大きく変化する場合に模擬信号の精度が低くなる。これに対して、本実施の形態１は、ドップラー係数の変化率に対応して適応的なブロック長でブロック伸縮方式を適用して推定するので、計算コストを抑制するとともに、模擬信号の精度を向上させることができる。

【0095】

（本実施の形態１の利用形態の説明）
上述の実施の形態１では、音の伝搬を例に説明したが、波であれば、例えば、レーダに用いられる電波にも適用できる。

【0096】

上述の実施の形態１において、伝搬遅延メモリ５２が全処理ブロックの伝搬遅延時間の情報を記憶する場合で説明したが、伝搬遅延の算出には、連続する３つの処理ブロックの遅延時間があればよい。具体的には、処理ブロックｌと、処理ブロックｌに続く処理ブロックｌ＋１および処理ブロックｌ＋２とのそれぞれの遅延時間である。伝搬遅延メモリ５２は、保持する処理ブロックｌおよび処理ブロックｌ＋１のそれぞれの伝搬遅延と、新たに算出された処理ブロックｌ＋２の伝搬遅延を保持する。そして、伝搬遅延メモリ５２は、図８に示したステップＳ１０７またはＳ１１１の処理がされた後、ステップＳ１０２の処理において、処理ブロックｌの伝搬遅延を消去し、処理ブロックｌ＋１および処理ブロックｌ＋２のそれぞれの伝搬遅延を保持する。伝搬遅延メモリ５２は、記憶する伝搬遅延および消去する伝搬遅延を順次変えることで、必要なメモリ容量を削減できる。処理ブロック更新手段２１が、上述のようにして、伝搬遅延メモリ５２が記憶する情報の管理を行ってもよい。

【0097】

また、図８のステップＳ１０６およびＳ１１１の波形補間処理について、サンプルデータ点を必ず通り、ブロック境界点の１次微分および２次微分が連続し、任意の位置の値を出力しやすいスプライン補間を例に説明したが、この補間方法に限らない。任意の補間位置の値を出力することができる補間処理であれば、計算量と後段の信号処理への影響を勘案して、線形補間またはラグランジュ補間等を用いてもよい。

【0098】

上述の実施の形態１では、単体の情報処理装置の場合で説明したが、複数の情報処理装置を有する信号生成システムであってもよい。図１１は、実施の形態１に係る信号生成システムの一構成例を示すブロック図である。信号生成システム１０は、情報処理装置１０１～１０３を有する。情報処理装置１０１～１０３は、インターネット等のネットワーク２００を介して互いに接続される。情報処理装置１０１は図６に示した記憶部３を有する。情報処理装置１０２は図６に示した制御部４のサンプル位置算出手段３１、補間処理手段３２および遅延処理手段３３を有する。情報処理装置１０３は図６に示した制御部４の処理ブロック更新手段２１、係数変化度算出手段２２、判定手段２３、分割手段４１およびサブブロック更新手段４３を有する。図１１に示す構成例の場合、本実施の形態１の信号生成方法の実行に必要な演算処理を複数の情報処理装置１０１～１０３が分担して行うため、演算処理のスピードを速くすることができる。

【符号の説明】

【0099】

１ 信号生成装置
２ 入力部
３ 記憶部
４ 制御部
５ 出力部
１０ 信号生成システム
１１ メモリ
１２ ＣＰＵ
２１ 処理ブロック更新手段
２２ 係数変化度算出手段
２３ 判定手段
３１ サンプル位置算出手段
３２ 補間処理手段
３３ 遅延処理手段
４１ 分割手段
４３ サブブロック更新手段
５１ 音源波形ブロックメモリ
５２ 伝搬遅延メモリ
５３ サブメモリ
５４ 音源波形サブブロックメモリ
５５ 伝搬遅延サブメモリ
１０１～１０３ 情報処理装置
１４１ ブロック長算出手段
１４２ 伝搬遅延補間処理手段
２００ ネットワーク

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】