ホーム > 特許ランキング > パナソニック株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022131958
(43)【公開日】2022-09-07
(54)【発明の名称】電力変換システム
(51)【国際特許分類】
H02M 3/155 20060101AFI20220831BHJP
H02M 7/12 20060101ALI20220831BHJP
【ＦＩ】
H02M3/155 H
H02M7/12 A
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2021031233
(22)【出願日】2021-02-26
(71)【出願人】
【識別番号】322003732
【氏名又は名称】パナソニック株式会社
(74)【代理人】
【識別番号】110002527
【氏名又は名称】特許業務法人北斗特許事務所
(72)【発明者】
【氏名】泉本 尚人
(72)【発明者】
【氏名】後藤 弘通
(72)【発明者】
【氏名】伊東 淳一
(72)【発明者】
【氏名】渡辺 大貴
【テーマコード（参考）】
5H006
5H730
【Ｆターム（参考）】
5H006CA02
5H006CB01
5H006CB08
5H006DA04
5H006DB01
5H006DC02
5H006DC05
5H730AS05
5H730AS11
5H730BB13
5H730CC05
5H730DD03
5H730DD04
5H730EE59
5H730FD01
5H730FD11
5H730FD21
5H730FD31
5H730FF09
5H730FG07
(57)【要約】
【課題】出力電力の一定化を図る。
【解決手段】電力変換システム１０では、制御回路４は、ＰＦＭ信号生成部４２と、誤差補償部４４と、制御部４１と、を含む。ＰＦＭ信号生成部４２は、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎを有するＰＦＭ信号を生成する。誤差補償部４４は、リアクトルＬ１のインダクタンスＬと、直列回路の両端電圧検出値ＶＤＣと、ＤＣ－ＤＣコンバータ３の出力電圧検出値Ｖｏｕｔと、ＤＣ－ＤＣコンバータ３の出力電流検出値Ｉｏｕｔと、オン時間指令値ｔｏｎと、を用いて誤差電流値Ｉｃｏｍを求める。制御部４１は、インダクタンスＬと、出力電流指令値Ｉｏｕｔ１と誤差電流値Ｉｃｏｍとを足し合わせた誤差補償後の出力電流指令値Ｉｏｕｔ２と、両端電圧検出値ＶＤＣと、出力電圧検出値Ｖｏｕｔと、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２へ出力する。
【選択図】図１
【解決手段】電力変換システム１０では、制御回路４は、ＰＦＭ信号生成部４２と、誤差補償部４４と、制御部４１と、を含む。ＰＦＭ信号生成部４２は、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎを有するＰＦＭ信号を生成する。誤差補償部４４は、リアクトルＬ１のインダクタンスＬと、直列回路の両端電圧検出値ＶＤＣと、ＤＣ－ＤＣコンバータ３の出力電圧検出値Ｖｏｕｔと、ＤＣ－ＤＣコンバータ３の出力電流検出値Ｉｏｕｔと、オン時間指令値ｔｏｎと、を用いて誤差電流値Ｉｃｏｍを求める。制御部４１は、インダクタンスＬと、出力電流指令値Ｉｏｕｔ１と誤差電流値Ｉｃｏｍとを足し合わせた誤差補償後の出力電流指令値Ｉｏｕｔ２と、両端電圧検出値ＶＤＣと、出力電圧検出値Ｖｏｕｔと、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２へ出力する。
【選択図】図１
【特許請求の範囲】
【請求項1】
交流電圧を直流電圧に変換して出力する整流器と、
リアクトルと、スイッチング素子と、コンデンサとパワーデカップリングコンデンサとの直列回路と、を有し、前記整流器から出力される前記直流電圧である第１直流電圧を第２直流電圧に変換して出力するＤＣ－ＤＣコンバータと、を備え、
前記ＤＣ－ＤＣコンバータは、
前記スイッチング素子をＰＦＭ制御することによって前記ＤＣ－ＤＣコンバータの出力電流を制御する制御回路を有し、
前記制御回路は、
オン時間指令値に基づくオン時間を有するＰＦＭ信号を生成するＰＦＭ信号生成部と、
前記リアクトルのインダクタンスと、前記直列回路の両端電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電流の検出値と、前記オン時間指令値と、を用いて誤差電流値を求める誤差補償部と、
前記インダクタンスと、出力電流指令値と前記誤差電流値とを足し合わせた誤差補償後の出力電流指令値と、前記両端電圧の検出値と、前記出力電圧の検出値と、を用いて前記オン時間指令値を決定し、決定した前記オン時間指令値を前記ＰＦＭ信号生成部へ出力する制御部と、を含む、
電力変換システム。
リアクトルと、スイッチング素子と、コンデンサとパワーデカップリングコンデンサとの直列回路と、を有し、前記整流器から出力される前記直流電圧である第１直流電圧を第２直流電圧に変換して出力するＤＣ－ＤＣコンバータと、を備え、
前記ＤＣ－ＤＣコンバータは、
前記スイッチング素子をＰＦＭ制御することによって前記ＤＣ－ＤＣコンバータの出力電流を制御する制御回路を有し、
前記制御回路は、
オン時間指令値に基づくオン時間を有するＰＦＭ信号を生成するＰＦＭ信号生成部と、
前記リアクトルのインダクタンスと、前記直列回路の両端電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電流の検出値と、前記オン時間指令値と、を用いて誤差電流値を求める誤差補償部と、
前記インダクタンスと、出力電流指令値と前記誤差電流値とを足し合わせた誤差補償後の出力電流指令値と、前記両端電圧の検出値と、前記出力電圧の検出値と、を用いて前記オン時間指令値を決定し、決定した前記オン時間指令値を前記ＰＦＭ信号生成部へ出力する制御部と、を含む、
電力変換システム。
【請求項2】
交流電圧を直流電圧に変換して出力する整流器と、
リアクトルと、スイッチング素子と、コンデンサとパワーデカップリングコンデンサとの直列回路と、を有し、前記整流器から出力される前記直流電圧である第１直流電圧を第２直流電圧に変換して出力するＤＣ－ＤＣコンバータと、を備え、
前記ＤＣ－ＤＣコンバータは、
前記スイッチング素子をＰＦＭ制御することによって前記ＤＣ－ＤＣコンバータの出力電圧を制御する制御回路を有し、
前記制御回路は、
オン時間指令値に基づくオン時間を有するＰＦＭ信号を生成するＰＦＭ信号生成部と、
前記リアクトルのインダクタンスと、前記直列回路の両端電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電流の検出値と、前記オン時間指令値と、を用いて誤差電圧値を求める誤差補償部と、
前記インダクタンスと、出力電圧指令値と前記誤差電圧値とを足し合わせた誤差補償後の出力電圧指令値と、前記両端電圧の検出値と、前記出力電流の検出値と、を用いて前記オン時間指令値を決定し、決定した前記オン時間指令値を前記ＰＦＭ信号生成部へ出力する制御部と、を含む、
電力変換システム。
リアクトルと、スイッチング素子と、コンデンサとパワーデカップリングコンデンサとの直列回路と、を有し、前記整流器から出力される前記直流電圧である第１直流電圧を第２直流電圧に変換して出力するＤＣ－ＤＣコンバータと、を備え、
前記ＤＣ－ＤＣコンバータは、
前記スイッチング素子をＰＦＭ制御することによって前記ＤＣ－ＤＣコンバータの出力電圧を制御する制御回路を有し、
前記制御回路は、
オン時間指令値に基づくオン時間を有するＰＦＭ信号を生成するＰＦＭ信号生成部と、
前記リアクトルのインダクタンスと、前記直列回路の両端電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電流の検出値と、前記オン時間指令値と、を用いて誤差電圧値を求める誤差補償部と、
前記インダクタンスと、出力電圧指令値と前記誤差電圧値とを足し合わせた誤差補償後の出力電圧指令値と、前記両端電圧の検出値と、前記出力電流の検出値と、を用いて前記オン時間指令値を決定し、決定した前記オン時間指令値を前記ＰＦＭ信号生成部へ出力する制御部と、を含む、
電力変換システム。
【請求項3】
前記ＤＣ－ＤＣコンバータは、降圧チョッパ回路である、
請求項１又は２に記載の電力変換システム。
請求項１又は２に記載の電力変換システム。
【請求項4】
前記整流器は、ＰＦＣ回路である、
請求項１～３のいずれか一項に記載の電力変換システム。
請求項１～３のいずれか一項に記載の電力変換システム。
【請求項5】
前記整流器は、
リアクトルと、２つ又は４つの半導体スイッチング素子と、を含むブリッジレスＰＦＣ回路であり、
前記制御回路は、前記整流器の前記リアクトルに流れる入力電流の波形が三角波状となり、かつ、前記入力電流が上限値になる時点と下限値になる時点との間で前記入力電流の向きが変わるように、前記２つ又は４つの半導体スイッチング素子を制御する、
請求項４に記載の電力変換システム。
リアクトルと、２つ又は４つの半導体スイッチング素子と、を含むブリッジレスＰＦＣ回路であり、
前記制御回路は、前記整流器の前記リアクトルに流れる入力電流の波形が三角波状となり、かつ、前記入力電流が上限値になる時点と下限値になる時点との間で前記入力電流の向きが変わるように、前記２つ又は４つの半導体スイッチング素子を制御する、
請求項４に記載の電力変換システム。
【請求項6】
前記整流器は、
前記交流電圧を全波整流するダイオードブリッジと、
前記ダイオードブリッジの出力電圧を昇圧する昇圧チョッパ回路と、を有する、
請求項４に記載の電力変換システム。
前記交流電圧を全波整流するダイオードブリッジと、
前記ダイオードブリッジの出力電圧を昇圧する昇圧チョッパ回路と、を有する、
請求項４に記載の電力変換システム。
【請求項7】
前記制御回路は、
前記ＤＣ－ＤＣコンバータの前記リアクトルに流れるリアクトル電流の波形が三角波状となり、かつ、前記リアクトル電流が上限値になる時点と下限値になる時点との間で前記リアクトル電流の向きが変わるように、前記スイッチング素子を制御する、
請求項１～６のいずれか一項に記載の電力変換システム。
前記ＤＣ－ＤＣコンバータの前記リアクトルに流れるリアクトル電流の波形が三角波状となり、かつ、前記リアクトル電流が上限値になる時点と下限値になる時点との間で前記リアクトル電流の向きが変わるように、前記スイッチング素子を制御する、
請求項１～６のいずれか一項に記載の電力変換システム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電力変換システムに関し、より詳細には、ＤＣ－ＤＣコンバータを備える電力変換システムに関する。
【背景技術】
【0002】
特許文献１は、電力変換装置として、パワーデカップリング機能を有する昇降圧型（Buck-Boost型）ＰＦＣコンバータを開示している。特許文献１に開示されている電力変換装置は、交流電源により供給される交流電圧である入力電圧を直流電圧である出力電圧に変換する。電力変換装置は、ダイオードブリッジと、インダクタと、ダイオードと、バッファキャパシタ（パワーデカップリングコンデンサ）と、出力キャパシタと、第１スイッチング素子と、第２スイッチング素子と、制御部と、を備える。制御部は、第１スイッチング素子及び第２スイッチング素子のスイッチング制御を行う。制御部は、出力電圧の制御とともに、バッファキャパシタによる電力補償制御を行う。なお、特許文献１には、一例として、バッファキャパシタのキャパシタンスを１００μＦとすることが記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－１６２２６１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
パワーデカップリングコンデンサを有するＤＣ－ＤＣコンバータを備える電力変換システムでは、パワーデカップリングコンデンサのキャパシタンスの小キャパシタンス化を図ったときに出力電力の一定化が難しい場合がある。
【0005】
本開示の目的は、出力電力の一定化を図ることが可能な電力変換システムを提供することにある。
【課題を解決するための手段】
【0006】
本開示に係る一態様の電力変換システムは、整流器と、ＤＣ－ＤＣコンバータと、を備える。前記整流器は、交流電圧を直流電圧に変換して出力する。前記ＤＣ－ＤＣコンバータは、リアクトルと、スイッチング素子と、コンデンサとパワーデカップリングコンデンサとの直列回路と、を有する。前記ＤＣ－ＤＣコンバータは、前記整流器から出力される前記直流電圧である第１直流電圧を第２直流電圧に変換して出力する。前記ＤＣ－ＤＣコンバータは、制御回路を有する。前記制御回路は、前記スイッチング素子をＰＦＭ制御することによって前記ＤＣ－ＤＣコンバータの出力電流を制御する。前記制御回路は、ＰＦＭ信号生成部と、誤差補償部と、制御部と、を含む。前記ＰＦＭ信号生成部は、オン時間指令値に基づくオン時間を有するＰＦＭ信号を生成する。前記誤差補償部は、前記リアクトルのインダクタンスと、前記直列回路の両端電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電流の検出値と、前記オン時間指令値と、を用いて誤差電流値を求める。前記制御部は、前記インダクタンスと、出力電流指令値と前記誤差電流値とを足し合わせた誤差補償後の出力電流指令値と、前記両端電圧の検出値と、前記出力電圧の検出値と、を用いて前記オン時間指令値を決定し、決定した前記オン時間指令値を前記ＰＦＭ信号生成部へ出力する。
【0007】
本開示に係る一態様の電力変換システムは、整流器と、ＤＣ－ＤＣコンバータと、を備える。前記整流器は、交流電圧を直流電圧に変換して出力する。前記ＤＣ－ＤＣコンバータは、リアクトルと、スイッチング素子と、コンデンサとパワーデカップリングコンデンサとの直列回路と、を有する。前記ＤＣ－ＤＣコンバータは、前記整流器から出力される前記直流電圧である第１直流電圧を第２直流電圧に変換して出力する。前記ＤＣ－ＤＣコンバータは、制御回路を有する。前記制御回路は、前記スイッチング素子をＰＦＭ制御することによって前記ＤＣ－ＤＣコンバータの出力電圧を制御する。前記制御回路は、ＰＦＭ信号生成部と、誤差補償部と、制御部と、を含む。前記ＰＦＭ信号生成部は、オン時間指令値に基づくオン時間を有するＰＦＭ信号を生成する。前記誤差補償部は、前記リアクトルのインダクタンスと、前記直列回路の両端電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電圧の検出値と、前記ＤＣ－ＤＣコンバータの出力電流の検出値と、前記オン時間指令値と、を用いて誤差電圧値を求める。前記制御部は、前記インダクタンスと、出力電圧指令値と前記誤差電圧値とを足し合わせた誤差補償後の出力電圧指令値と、前記両端電圧の検出値と、前記出力電流の検出値と、を用いて前記オン時間指令値を決定し、決定した前記オン時間指令値を前記ＰＦＭ信号生成部へ出力する。
【発明の効果】
【0008】
本開示の電力変換システムは、出力電力の一定化を図ることが可能となるという効果がある。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
（実施形態１）
以下では、実施形態１に係る電力変換システム１０について、図１Ａ～８に基づいて説明する。
以下では、実施形態１に係る電力変換システム１０について、図１Ａ～８に基づいて説明する。
【0011】
（１）電力変換システムの全体構成
電力変換システム１０は、図１Ａに示すように、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。整流器２は、交流電圧Ｖｉｎを直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、リアクトルＬ１、２つのスイッチング素子Ｑ５，Ｑ６、コンデンサＣｏ及びパワーデカップリングコンデンサＣｃを有する。ＤＣ－ＤＣコンバータ３は、整流器２から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。電力変換システム１０では、第２直流電圧がＤＣ－ＤＣコンバータ３の出力電圧である。ＤＣ－ＤＣコンバータ３は、制御回路４を更に有する。制御回路４は、スイッチング素子Ｑ５，Ｑ６をＰＦＭ（Pulse Frequency Modulation）制御することによってＤＣ－ＤＣコンバータ３の出力電流を制御する。
電力変換システム１０は、図１Ａに示すように、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。整流器２は、交流電圧Ｖｉｎを直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、リアクトルＬ１、２つのスイッチング素子Ｑ５，Ｑ６、コンデンサＣｏ及びパワーデカップリングコンデンサＣｃを有する。ＤＣ－ＤＣコンバータ３は、整流器２から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。電力変換システム１０では、第２直流電圧がＤＣ－ＤＣコンバータ３の出力電圧である。ＤＣ－ＤＣコンバータ３は、制御回路４を更に有する。制御回路４は、スイッチング素子Ｑ５，Ｑ６をＰＦＭ（Pulse Frequency Modulation）制御することによってＤＣ－ＤＣコンバータ３の出力電流を制御する。
【0012】
交流電圧Ｖｉｎは、交流電源から電力変換システム１０に入力される。交流電源は、例えば、商用電源である。この場合、交流電圧Ｖｉｎは、正弦波状の交流電圧である。
【0013】
電力変換システム１０は、例えば、負荷回路５の電源装置として適用することができる。負荷回路５は、例えば、複数のＬＥＤ（Light Emitting Diode）の直列回路であるが、これに限らない。なお、図１Ａでは、負荷回路５に関しては、ＬＥＤの図記号を１つだけ図示してある。
【0014】
（２）電力変換システムの詳細
電力変換システム１０は、上述のように、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。また、電力変換システム１０は、第１入力端子１１、第２入力端子１２、第１出力端子１３及び第２出力端子１４を更に備える。電力変換システム１０は、例えば、第１入力端子１１と第２入力端子１２との間に交流電源が接続されて交流電源からの交流電圧Ｖｉｎが入力される。
電力変換システム１０は、上述のように、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。また、電力変換システム１０は、第１入力端子１１、第２入力端子１２、第１出力端子１３及び第２出力端子１４を更に備える。電力変換システム１０は、例えば、第１入力端子１１と第２入力端子１２との間に交流電源が接続されて交流電源からの交流電圧Ｖｉｎが入力される。
【0015】
整流器２は、例えば、ＰＦＣ回路（Power Factor Correction）である。整流器２は、より詳細には、ブリッジレスＰＦＣ回路であり、リアクトルＬ０と、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４と、を有する。以下では、説明の便宜上、半導体スイッチング素子Ｑ１、半導体スイッチング素子Ｑ２、半導体スイッチング素子Ｑ３及び半導体スイッチング素子Ｑ４を、それぞれ、第１半導体スイッチング素子Ｑ１、第２半導体スイッチング素子Ｑ２、第３半導体スイッチング素子Ｑ３及び第４半導体スイッチング素子Ｑ４と称することもある。整流器２では、第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との直列回路と、第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との直列回路と、が並列接続されている。また、整流器２では、第１半導体スイッチング素子Ｑ１と第２半導体スイッチング素子Ｑ２との接続点が、リアクトルＬ０を介して第１入力端子１１に接続されており、第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との接続点が、第２入力端子１２に接続されている。
【0016】
整流器２では、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各々は、制御端子、第１主端子及び第２主端子を有する。４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の制御端子は、制御回路４に接続されている。４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４は、制御回路４から与えられる制御信号に応じてオン、オフされる。
【0017】
４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各々は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。より詳細には、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各々は、ｎチャネルＭＯＳＦＥＴである。４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の各々では、制御端子、第１主端子及び第２主端子が、それぞれ、ゲート端子、ドレイン端子及びソース端子である。
【0018】
整流器２では、第１半導体スイッチング素子Ｑ１のソース端子及び第２半導体スイッチング素子Ｑ２のドレイン端子がリアクトルＬ０を介して第１入力端子１１に接続され、第３半導体スイッチング素子Ｑ３のソース端子及び第４半導体スイッチング素子Ｑ４のドレイン端子が第２入力端子１２に接続されている。
【0019】
また、整流器２は、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４を有する。以下では、説明の便宜上、ダイオードＤ１、ダイオードＤ２、ダイオードＤ３及びダイオードＤ４を、それぞれ、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、及び第４ダイオードＤ４と称することもある。第１ダイオードＤ１は、第１半導体スイッチング素子Ｑ１に逆並列接続されている。第２ダイオードＤ２は、第２半導体スイッチング素子Ｑ２に逆並列接続されている。第３ダイオードＤ３は、第３半導体スイッチング素子Ｑ３に逆並列接続されている。第４ダイオードＤ４は、第４半導体スイッチング素子Ｑ４に逆並列接続されている。
【0020】
整流器２では、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４は、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４それぞれのＭＯＳＦＥＴの寄生ダイオードである。４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４の各々は、アノード及びカソードを有する。４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４の各々のアノードとカソードは、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のうち対応する半導体スイッチング素子の第２主端子（ソース端子）と第１主端子（ドレイン端子）にそれぞれ接続されている。
【0021】
ＤＣ－ＤＣコンバータ３は、スイッチング方式のＤＣ－ＤＣコンバータであり、２つのスイッチング素子Ｑ５，Ｑ６を有する。より詳細には、ＤＣ－ＤＣコンバータ３は、リアクトルＬ１と、２つのスイッチング素子Ｑ５，Ｑ６と、コンデンサＣｏと、パワーデカップリングコンデンサＣｃと、を有する。ＤＣ－ＤＣコンバータ３は、降圧チョッパ回路である。以下では、説明の便宜上、スイッチング素子Ｑ５、スイッチング素子Ｑ６を、それぞれ、第１スイッチング素子Ｑ５、第２スイッチング素子Ｑ６と称することもある。
【0022】
ＤＣ－ＤＣコンバータ３では、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との直列回路が、整流器２の高電位側の出力端と低電位側の出力端との間に接続されている。より詳細には、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との直列回路が、整流器２の第３半導体スイッチング素子Ｑ３と第４半導体スイッチング素子Ｑ４との直列回路に並列接続されている。また、ＤＣ－ＤＣコンバータ３では、第２スイッチング素子Ｑ６の両端間にリアクトルＬ１とコンデンサ（出力コンデンサ）Ｃｏとの直列回路が接続されている。ＤＣ－ＤＣコンバータ３では、コンデンサＣｏの一端が第１出力端子１３に接続され、コンデンサＣｏの他端が第２出力端子１４に接続されている。また、ＤＣ－ＤＣコンバータ３では、パワーデカップリング機能を持たせるために、パワーデカップリングコンデンサＣｃが、整流器２の高電位側の出力端と、リアクトルＬ１とコンデンサＣｏとの接続点と、の間に接続されている。これにより、ＤＣ－ＤＣコンバータ３では、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路が、整流器２の高電位側の出力端と低電位側の出力端との間に接続されている。より詳細には、ＤＣ－ＤＣコンバータ３では、デカップリングコンデンサＣｃとコンデンサＣｏとの直列回路が、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との直列回路に並列接続されており、リアクトルＬ１が、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との接続点と、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの接続点と、の間に接続されている。なお、ＤＣ－ＤＣコンバータ３では、パワーデカップリングコンデンサＣｃのキャパシタンスが、コンデンサＣｏのキャパシタンスよりも大きい。一例では、パワーデカップリングコンデンサＣｃのキャパシタンスが１０μＦであり、コンデンサＣｏのキャパシタンスが２．２μＦであるが、これらの値に限定されない。
【0023】
ＤＣ－ＤＣコンバータ３では、２つのスイッチング素子Ｑ５，Ｑ６の各々は、制御端子、第１主端子及び第２主端子を有する。２つのスイッチング素子Ｑ５，Ｑ６の制御端子は、制御回路４に接続されている。２つのスイッチング素子Ｑ５，Ｑ６は、制御回路４からそれぞれに与えられる制御信号に応じてオン、オフされる。
【0024】
２つのスイッチング素子Ｑ５，Ｑ６の各々は、例えば、ＭＯＳＦＥＴである。より詳細には、２つのスイッチング素子Ｑ５，Ｑ６の各々は、ノーマリオフ型のｎチャネルＭＯＳＦＥＴである。２つのスイッチング素子Ｑ５，Ｑ６の各々では、制御端子、第１主端子及び第２主端子が、それぞれ、ゲート端子、ドレイン端子及びソース端子である。
【0025】
また、ＤＣ－ＤＣコンバータ３は、２つのダイオードＤ５，Ｄ６を有する。ダイオードＤ５は、第１スイッチング素子Ｑ５に逆並列接続されている。ダイオードＤ６は、第２スイッチング素子Ｑ６に逆並列接続されている。
【0026】
ＤＣ－ＤＣコンバータ３では、２つのダイオードＤ５，Ｄ６は、２つのスイッチング素子Ｑ５，Ｑ６それぞれのＭＯＳＦＥＴの寄生ダイオードである。２つのダイオードＤ５，Ｄ６の各々は、アノード及びカソードを有する。２つのダイオードＤ５，Ｄ６の各々のアノードとカソードは、２つのスイッチング素子Ｑ５，Ｑ６のうち対応するスイッチング素子の第２主端子（ソース端子）と第１主端子（ドレイン端子）にそれぞれ接続されている。
【0027】
制御回路４は、２つのスイッチング素子Ｑ５，Ｑ６をＰＦＭ制御することによってＤＣ－ＤＣコンバータ３の出力電流を制御する。制御回路４は、第１スイッチング素子Ｑ５に第１制御信号を与える第１ドライブ回路と、第２スイッチング素子Ｑ６に第２制御信号を与える第２ドライブ回路と、を有しており、第１ドライブ回路及び第２ドライブ回路それぞれに、後述のＰＦＭ信号生成部４２で生成されたＰＦＭ信号が入力される。第１ドライブ回路は、ＰＦＭ信号生成部４２からのＰＦＭ信号に基づく第１制御信号により第１スイッチング素子Ｑ５をオン、オフする。また、第２ドライブ回路は、ＰＦＭ信号生成部４２からのＰＦＭ信号に基づく第２制御信号により第２スイッチング素子Ｑ６をオン、オフする。第１制御信号は、制御回路４から与えられるオン時間Ｔｏｎ（図３参照）に基づき第１スイッチング素子Ｑ５をオンする。ＤＣ－ＤＣコンバータ３では、第１スイッチング素子Ｑ５がオンであり第２スイッチング素子Ｑ２がオフである期間中にリアクトル電流ＩＬ１が増加する。その後、制御回路４は、第１スイッチング素子Ｑ５を含む上アームと第２スイッチング素子Ｑ６を含む下アームとの短絡を防止する第１デッドタイムを介して第２スイッチング素子Ｑ６をオンする。第１デッドタイムとは、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との両方がオフの期間を意味する。ＤＣ－ＤＣコンバータ３では、第１スイッチング素子Ｑ５がオフであり第２スイッチング素子Ｑ６がオンである期間中にリアクトル電流ＩＬが減少する。ＤＣ－ＤＣコンバータ３は、リアクトル電流ＩＬ１がゼロとなるタイミングを検出するゼロクロス検出回路を備えている。ゼロクロス検出回路の検出結果は、制御回路４へ出力される。ゼロクロス検出回路は、第１スイッチング素子Ｑ５がオフであり第２スイッチング素子Ｑ６がオンである期間中にリアクトル電流ＩＬ１がゼロとなるタイミングを検出する。その後、制御回路４は、リアクトル電流ＩＬ１がゼロになった後、リアクトル電流ＩＬ１が負電流指令値で決まる大きさの負電流になるまで第２スイッチング素子Ｑ６のオン状態を維持させる。その後、制御回路４は、第２デッドタイムを介して第１スイッチング素子Ｑ５をオンする。第２デッドタイムとは、第１スイッチング素子Ｑ５と第２スイッチング素子Ｑ６との両方がオフの期間を意味する。
【0028】
制御回路４は、図１Ｂに示すように、ＰＦＭ信号生成部４２と、誤差補償部４４と、制御部４１と、を含む。制御回路４には、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値とが、入力される。電力変換システム１０は、直列回路の両端電圧ＶＤＣを検出する電圧検出回路と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔを検出する出力電圧検出回路と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔを検出する出力電流検出回路と、を備えている。
【0029】
ＰＦＭ信号生成部４２は、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎ（図３参照）を有するＰＦＭ信号を生成する。
【0030】
誤差補償部４４は、リアクトルＬ１のインダクタンスＬと、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値と、オン時間指令値ｔｏｎと、を用いて誤差電流値Ｉｃｏｍを求める。より詳細には、誤差補償部４４は、下記の式（１）により、誤差電流値Ｉｃｏｍを求める。
【0031】
Ｉｃｏｍ＝｛ｔｏｎ×（ＶＤＣ－Ｖｏｕｔ）｝／（２×Ｌ）－Ｉｏｕｔ・・・式（１）
制御部４１は、リアクトルＬ１のインダクタンスＬと、出力電流指令値Ｉｏｕｔ１と誤差電流値Ｉｃｏｍとを足し合わせた誤差補償後の出力電流指令値Ｉｏｕｔ２と、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、出力電圧Ｖｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２へ出力する。制御部４１は、式（２）により、オン時間指令値ｔｏｎを求める。
制御部４１は、リアクトルＬ１のインダクタンスＬと、出力電流指令値Ｉｏｕｔ１と誤差電流値Ｉｃｏｍとを足し合わせた誤差補償後の出力電流指令値Ｉｏｕｔ２と、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、出力電圧Ｖｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２へ出力する。制御部４１は、式（２）により、オン時間指令値ｔｏｎを求める。
【0032】
ｔｏｎ＝（２×Ｌ×Ｉｏｕｔ２）／（ＶＤＣ－Ｖｏｕｔ）・・・（式２）
上述の説明から分るように、制御回路４では、制御部４１がＰＦＭ信号生成部４２へスイッチング素子Ｑ５，Ｑ６のオン時間Ｔｏｎの指令値ｔｏｎを与えるが、誤差補償部４４が、フィードバックされたオン時間指令値ｔｏｎを用いてＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの誤差を補償する。なお、制御回路４は、ＬＰＦ（Low Pass Filter）４３を含む。ＬＰＦ４３は、制御回路４において誤差補償としてオン時間指令値ｔｏｎをフィードバックしていることによる再帰演算を防止するための遅れ要素である。制御部４１からＰＦＭ信号生成部４２へ出力されるオン時間指令値ｔｏｎは、ＬＰＦ４３を通して誤差補償部４４に入力される。
上述の説明から分るように、制御回路４では、制御部４１がＰＦＭ信号生成部４２へスイッチング素子Ｑ５，Ｑ６のオン時間Ｔｏｎの指令値ｔｏｎを与えるが、誤差補償部４４が、フィードバックされたオン時間指令値ｔｏｎを用いてＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの誤差を補償する。なお、制御回路４は、ＬＰＦ（Low Pass Filter）４３を含む。ＬＰＦ４３は、制御回路４において誤差補償としてオン時間指令値ｔｏｎをフィードバックしていることによる再帰演算を防止するための遅れ要素である。制御部４１からＰＦＭ信号生成部４２へ出力されるオン時間指令値ｔｏｎは、ＬＰＦ４３を通して誤差補償部４４に入力される。
【0033】
制御回路４の実行主体は、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における制御回路４の実行主体としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよいし、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ（磁気ディスク）等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。
【0034】
図２は、電力変換システム１０において、交流電圧Ｖｉｎ、入力電流Ｉｉｎ、入力電力Ｐｉｎ、パワーデカップリングコンデンサＣｃの両端電圧Ｖｃ、パワーデカップリングコンデンサＣｃに流れる電流Ｉｃ、パワーデカップリングコンデンサＣｃの両端電圧Ｖｃと電流Ｉｃとの積で求まる電力Ｐｃ、出力電圧Ｖｏｕｔ、出力電流Ｉｏｕｔ及び出力電力Ｐｏｕｔの関係を示した模式図である。
【0035】
図２から、電力変換システム１０では、入力電力Ｐｉｎが交流電圧Ｖｉｎの２倍周波数で脈動していることが分かる。また、パワーデカップリングコンデンサＣｃでは、交流電圧Ｖｉｎの正の最大値付近で電荷の充電が行われ、交流電圧Ｖｉｎの負の最大値付近で電荷の放電が行われるので、パワーデカップリングコンデンサＣｃの電流Ｉｃが交流となり、パワーデカップリングコンデンサＣｃの電力Ｐｃが交流電力となることが分かる。図２中のドットハッチングは電荷が充電されることを模式的に示しているだけである。また、図２から、電力変換システム１０では、出力電圧Ｖｏｕｔ、出力電流Ｉｏｕｔそれぞれが一定化され、出力電力Ｐｏｕｔも一定化されることが分かる。
【0036】
【0037】
図４は、制御回路４から４つの半導体スイッチング素子Ｑ１～Ｑ４それぞれに与えられる制御信号（ゲート信号）と、入力電流Ｉｉｎとの関係を示している。
【0038】
制御回路４は、整流器２のリアクトルＬ０に流れる入力電流Ｉｉｎの波形が三角波状となり、かつ、入力電流Ｉｉｎが上限値になる時点と下限値になる時点との間で入力電流Ｉｉｎの向き（極性）が変わるように、４つの半導体スイッチング素子Ｑ１～Ｑ４を制御する。
【0039】
より詳細には、制御回路４は、第１期間（図４の期間Ｔ８と期間Ｔ１とを含む）、第２期間（図４の期間Ｔ２と期間Ｔ３とを含む）、第３期間（図４の期間Ｔ４と期間Ｔ５とを含む）及び第４期間（図４の期間Ｔ６と期間Ｔ７とを含む）の制御を繰り返す。第１期間は、４つの半導体スイッチング素子Ｑ１～Ｑ４のうち第２半導体スイッチング素子Ｑ２及び第３半導体スイッチング素子Ｑ３のみをオンさせる期間である。第２期間は、第１期間の後に４つの半導体スイッチング素子Ｑ１～Ｑ４の全てをオフさせる期間である。第３期間は、第２期間の後に第１半導体スイッチング素子Ｑ１及び第４半導体スイッチング素子Ｑ４のみをオンさせる期間である。第４期間は、第３期間の後に４つの半導体スイッチング素子Ｑ１～Ｑ４の全てをオフさせる期間である。
【0040】
図５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆ，５Ｇ及び５Ｈには、それぞれ、図４における期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７及びＴ８のときの入力電流Ｉｉｎの電流経路を示してある。なお、図４及び５Ａ～５Ｈは、交流電圧Ｖｉｎが正の期間のときの動作説明図であるが、交流電圧Ｖｉｎが負の期間のときの動作も同様である。
【0041】
整流器２では、期間Ｔ１には、図５Ａに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第１入力端子１１－リアクトルＬ０－第２半導体スイッチング素子Ｑ２の経路と、第３半導体スイッチング素子Ｑ３－第２入力端子１２の経路と、で流れる。
【0042】
整流器２では、期間Ｔ２には、図５Ｂに細い破線矢印で示す２つの経路で入力電流Ｉｉｎが流れる。この細い破線矢印で示す２つの経路のうち一方の経路は、第１入力端子１１－リアクトルＬ０－第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１、の経路であって第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の放電を行う経路であり、他方の経路は、第１入力端子１１－リアクトルＬ０－第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２、の経路であって、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の充電を行う経路である。また、期間Ｔ２には、図５Ｂに太い破線矢印で示す２つの経路で入力電流Ｉｉｎが流れる。この太い破線矢印で示す２つの経路のうち一方の経路は、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３－第２入力端子１２の経路であって第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の充電を行う経路であり、他方の経路は、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４－第２入力端子１２の経路であって第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の放電を行う経路である。期間Ｔ２には、第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の放電と、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の充電と、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の充電と、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の放電と、が行われる。
【0043】
整流器２では、期間Ｔ３には、図５Ｃに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第１入力端子１１－リアクトルＬ０－第１ダイオードＤ１の経路と、第４ダイオードＤ４－第２入力端子１２の経路とで流れる。整流器２では、期間Ｔ２から期間Ｔ３に遷移した時点で、第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の放電と、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の充電と、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の充電と、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の放電と、が完了する。その後、期間Ｔ４へ遷移することで全ての半導体スイッチング素子Ｑ１～Ｑ４がゼロ電圧スイッチングとなる。
【0044】
整流器２では、期間Ｔ４には、図５Ｄに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第１入力端子１１－リアクトルＬ０－第１半導体スイッチング素子Ｑ１の経路と、第４半導体スイッチング素子Ｑ４－第２入力端子１２の経路とで流れる。
【0045】
整流器２では、期間Ｔ５には、図５Ｅに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第２入力端子１２－第４半導体スイッチング素子Ｑ４の経路と、第１半導体スイッチング素子Ｑ１－リアクトルＬ０－第１入力端子１１の経路で流れる。期間Ｔ５において入力電流Ｉｉｎが負の方向に流れるので、次の期間Ｔ６において第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の充電と、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の放電と、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の放電と、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の充電と、が可能となる。
【0046】
整流器２では、期間Ｔ６には、図５Ｆに太い破線矢印で示す２つの経路で入力電流Ｉｉｎが流れる。この太い破線矢印で示す２つの経路のうち一方の経路は、第２入力端子１２－第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３、の経路であって第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の放電を行う経路であり、他方の経路は、第２入力端子１２－第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４、の経路であって、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の充電を行う経路である。また、期間Ｔ６には、図５Ｆに細い破線矢印で示す２つの経路で入力電流Ｉｉｎが流れる。この細い破線矢印で示す２つの経路のうち一方の経路は、第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１－リアクトルＬ０－第１入力端子１１、の経路であって第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の充電を行う経路であり、他方の経路は、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２－リアクトルＬ０－第１入力端子１１、の経路であって第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の放電を行う経路である。期間Ｔ６には、第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の充電と、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の放電と、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の放電と、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の充電と、が行われる。
【0047】
整流器２では、期間Ｔ７には、図５Ｇに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第２入力端子１２－第３ダイオードＤ３の経路と、第２ダイオードＤ２－リアクトルＬ０－第１入力端子１１の経路とで流れる。
【0048】
整流器２では、期間Ｔ８には、図５Ｈに点線矢印で示す経路で入力電流Ｉｉｎが流れる。すなわち、整流器２では、入力電流Ｉｉｎは、第２入力端子１２－第３半導体スイッチング素子Ｑ３の経路と、第２半導体スイッチング素子Ｑ２－リアクトルＬ０－第１入力端子１１の経路とで流れる。整流器２では、期間Ｔ６において第１半導体スイッチング素子Ｑ１の寄生容量Ｃ１の充電と、第２半導体スイッチング素子Ｑ２の寄生容量Ｃ２の放電と、第３半導体スイッチング素子Ｑ３の寄生容量Ｃ３の放電と、第４半導体スイッチング素子Ｑ４の寄生容量Ｃ４の充電と、が行われてるので、期間Ｔ５から期間Ｔ８に遷移する際に、全ての半導体スイッチング素子Ｑ１～Ｑ４がゼロ電圧スイッチングとなる。
【0049】
（３．２）ＤＣ－ＤＣコンバータの動作
以下では、ＤＣ－ＤＣコンバータ３の動作例について図６及び７に基づいて説明する。
以下では、ＤＣ－ＤＣコンバータ３の動作例について図６及び７に基づいて説明する。
【0050】
図６は、制御回路４から２つのスイッチング素子Ｑ５，Ｑ６それぞれに与えられる制御信号（ゲート信号）と、リアクトルＬ１に流れるリアクトル電流ＩＬ１との関係を示している。
【0051】
制御回路４は、ＤＣ－ＤＣコンバータ３のリアクトルＬ１に流れるリアクトル電流ＩＬ１の波形が三角波状となり、かつ、リアクトル電流ＩＬ１が上限値になる時点と下限値になる時点との間でリアクトル電流ＩＬ１の向き（極性）が変わるように、２つのスイッチング素子Ｑ５，Ｑ６を制御する。
【0052】
より詳細には、制御回路４は、第１期間（図６の期間Ｔ８と期間Ｔ１とを含む）、第２期間（図６の期間Ｔ２と期間Ｔ３とを含む）、第３期間（図６の期間Ｔ４と期間Ｔ５とを含む）及び第４期間（図６の期間Ｔ６と期間Ｔ７とを含む）の制御を繰り返す。第１期間は、２つのスイッチング素子Ｑ５、Ｑ６のうちスイッチング素子Ｑ５のみをオンさせる期間である。第２期間は、第１期間の後に２つのスイッチング素子Ｑ５、Ｑ６の両方をオフさせる期間である。第３期間は、第２期間の後に２つのスイッチング素子Ｑ５，Ｑ６のうちスイッチング素子Ｑ６のみをオンさせる期間である。第４期間は、第３期間の後に２つのスイッチング素子Ｑ５、Ｑ６の両方をオフさせる期間である。
【0053】
【0054】
ＤＣ－ＤＣコンバータ３では、期間Ｔ１には、図７Ａに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、スイッチング素子Ｑ５－リアクトルＬ１の経路で流れる。
【0055】
ＤＣ－ＤＣコンバータ３では、期間Ｔ２には、図７Ｂに破線矢印で示す２つの経路でリアクトル電流ＩＬ１が流れる。この破線矢印で示す２つの経路のうち一方の経路は、スイッチング素子Ｑ５の寄生容量Ｃ５－リアクトルＬ１、の経路であってスイッチング素子Ｑ５の寄生容量Ｃ５の充電を行う経路であり、他方の経路は、スイッチング素子Ｑ６の寄生容量Ｃ６－リアクトルＬ１、の経路であって、スイッチング素子Ｑ６の寄生容量Ｃ６の放電を行う経路である。期間Ｔ２には、スイッチング素子Ｑ５の寄生容量Ｃ５の充電と、スイッチング素子Ｑ６の寄生容量Ｃ６の放電と、が行われる。
【0056】
ＤＣ－ＤＣコンバータ３では、期間Ｔ３には、図７Ｃに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、ダイオードＤ６－リアクトルＬ１の経路で流れる。ＤＣ－ＤＣコンバータ３では、期間Ｔ２から期間Ｔ３に遷移すると、スイッチング素子Ｑ５の寄生容量Ｃ５の充電と、スイッチング素子Ｑ６の寄生容量Ｃ６の放電と、が完了する。したがって、期間Ｔ１から期間Ｔ４へ遷移する際に全てのスイッチング素子Ｑ５，Ｑ６がゼロ電圧スイッチングとなる。
【0057】
ＤＣ－ＤＣコンバータ３では、期間Ｔ４には、図７Ｄに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、スイッチング素子Ｑ６－リアクトルＬ１の経路で流れる。
【0058】
ＤＣ－ＤＣコンバータ３では、期間Ｔ５には、図７Ｅに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、リアクトルＬ１－スイッチング素子Ｑ６の経路で流れる。期間Ｔ５においてリアクトル電流ＩＬ１が負の方向に流れるので、次の期間Ｔ６においてスイッチング素子Ｑ５の寄生容量Ｃ５の放電と、スイッチング素子Ｑ６の寄生容量Ｃ６の充電と、が可能となる。
【0059】
ＤＣ－ＤＣコンバータ３では、期間Ｔ６には、図７Ｆに破線矢印で示す２つの経路でリアクトル電流ＩＬ１が流れる。この破線矢印で示す２つの経路のうち一方の経路は、リアクトルＬ１－スイッチング素子Ｑ５の寄生容量Ｃ５、の経路であってスイッチング素子Ｑ５の寄生容量Ｃ５の放電を行う経路であり、他方の経路は、リアクトルＬ１－スイッチング素子Ｑ６の寄生容量Ｃ６、の経路であって、スイッチング素子Ｑ６の寄生容量Ｃ６の充電を行う経路である。期間Ｔ６には、スイッチング素子Ｑ５の寄生容量Ｃ５の放電と、スイッチング素子Ｑ６の寄生容量Ｃ６の充電と、が行われる。
【0060】
ＤＣ－ＤＣコンバータ３では、期間Ｔ７には、図７Ｇに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、リアクトルＬ１－ダイオードＤ５の経路で流れる。
【0061】
ＤＣ－ＤＣコンバータ３では、期間Ｔ８には、図７Ｈに点線矢印で示す経路でリアクトル電流ＩＬ１が流れる。すなわち、ＤＣ－ＤＣコンバータ３では、リアクトル電流ＩＬ１は、リアクトルＬ１－スイッチング素子Ｑ５の経路で流れる。ＤＣ－ＤＣコンバータ３では、期間Ｔ６においてスイッチング素子Ｑ５の寄生容量Ｃ５の放電と、スイッチング素子Ｑ６の寄生容量Ｃ６の充電と、が行われてるので、全てのスイッチング素子Ｑ５，Ｑ６がゼロ電圧スイッチングとなる。
【0062】
（３．３）電力変換システムの動作波形
図８は、電力変換システムのシミュレーション結果の一例を示す。図８において左側の各波形は、電流誤差補償を行っていない場合（Ｉｃｏｍｐ＝０の場合）の交流電圧Ｖｉｎ、入力電流Ｉｉｎ、パワーデカップリングコンデンサＣｃの両端電圧Ｖｃ、リアクトル電流ＩＬ１及び出力電流Ｉｏｕｔそれぞれの波形を示している。図８において右側の各波形は、制御回路４において電流誤差補償を行った場合の交流電圧Ｖｉｎ、入力電流Ｉｉｎ、パワーデカップリングコンデンサＣｃの両端電圧Ｖｃ、リアクトル電流ＩＬ１及び出力電流Ｉｏｕｔそれぞれの波形を示している。図８から、電流誤差補償を行うことにより系統電源（交流電源）の２倍周波数成分の脈動が抑制され出力電流Ｉｏｕｔが一定化されていることが分かる。
図８は、電力変換システムのシミュレーション結果の一例を示す。図８において左側の各波形は、電流誤差補償を行っていない場合（Ｉｃｏｍｐ＝０の場合）の交流電圧Ｖｉｎ、入力電流Ｉｉｎ、パワーデカップリングコンデンサＣｃの両端電圧Ｖｃ、リアクトル電流ＩＬ１及び出力電流Ｉｏｕｔそれぞれの波形を示している。図８において右側の各波形は、制御回路４において電流誤差補償を行った場合の交流電圧Ｖｉｎ、入力電流Ｉｉｎ、パワーデカップリングコンデンサＣｃの両端電圧Ｖｃ、リアクトル電流ＩＬ１及び出力電流Ｉｏｕｔそれぞれの波形を示している。図８から、電流誤差補償を行うことにより系統電源（交流電源）の２倍周波数成分の脈動が抑制され出力電流Ｉｏｕｔが一定化されていることが分かる。
【0063】
（４）まとめ
実施形態１に係る電力変換システム１０は、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。整流器２は、交流電圧Ｖｉｎを直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、リアクトルＬ１と、２つのスイッチング素子Ｑ５，Ｑ６と、コンデンサＣｏとパワーデカップリングコンデンサＣｃとの直列回路と、を有する。ＤＣ－ＤＣコンバータ３は、整流器２から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、制御回路４を有する。制御回路４は、２つのスイッチング素子Ｑ５，Ｑ６をＰＦＭ制御することによってＤＣ－ＤＣコンバータ３の出力電流を制御する。制御回路４は、ＰＦＭ信号生成部４２と、誤差補償部４４と、制御部４１と、を含む。ＰＦＭ信号生成部４２は、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎを有するＰＦＭ信号を生成する。誤差補償部４４は、リアクトルＬ１のインダクタンスＬと、直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値と、オン時間指令値ｔｏｎと、を用いて誤差電流値Ｉｃｏｍを求める。制御部４１は、インダクタンスＬと、出力電流指令値Ｉｏｕｔ１と誤差電流値Ｉｃｏｍとを足し合わせた誤差補償後の出力電流指令値Ｉｏｕｔ２と、両端電圧ＶＤＣの検出値と、出力電圧Ｖｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２へ出力する。これにより、実施形態１に係る電力変換システム１０は、パワーデカップリングコンデンサＣｃを備えた構成において、出力電流Ｉｏｕｔを一定化することが可能となり、出力電力Ｐｏｕｔの一定化を図ることが可能となる。また、実施形態１に係る電力変換システム１０は、交流電圧Ｖｉｎの２倍周波数成分の脈動を抑制することが可能となる。
実施形態１に係る電力変換システム１０は、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。整流器２は、交流電圧Ｖｉｎを直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、リアクトルＬ１と、２つのスイッチング素子Ｑ５，Ｑ６と、コンデンサＣｏとパワーデカップリングコンデンサＣｃとの直列回路と、を有する。ＤＣ－ＤＣコンバータ３は、整流器２から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、制御回路４を有する。制御回路４は、２つのスイッチング素子Ｑ５，Ｑ６をＰＦＭ制御することによってＤＣ－ＤＣコンバータ３の出力電流を制御する。制御回路４は、ＰＦＭ信号生成部４２と、誤差補償部４４と、制御部４１と、を含む。ＰＦＭ信号生成部４２は、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎを有するＰＦＭ信号を生成する。誤差補償部４４は、リアクトルＬ１のインダクタンスＬと、直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値と、オン時間指令値ｔｏｎと、を用いて誤差電流値Ｉｃｏｍを求める。制御部４１は、インダクタンスＬと、出力電流指令値Ｉｏｕｔ１と誤差電流値Ｉｃｏｍとを足し合わせた誤差補償後の出力電流指令値Ｉｏｕｔ２と、両端電圧ＶＤＣの検出値と、出力電圧Ｖｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２へ出力する。これにより、実施形態１に係る電力変換システム１０は、パワーデカップリングコンデンサＣｃを備えた構成において、出力電流Ｉｏｕｔを一定化することが可能となり、出力電力Ｐｏｕｔの一定化を図ることが可能となる。また、実施形態１に係る電力変換システム１０は、交流電圧Ｖｉｎの２倍周波数成分の脈動を抑制することが可能となる。
【0064】
（実施形態２）
以下では、実施形態２に係る電力変換システム１０ａについて、図９Ａ及び９Ｂに基づいて説明する。なお、実施形態２に係る電力変換システム１０ａに関し、実施形態１に係る電力変換システム１０と同様の構成要素には同一の符号を付して説明を適宜省略する。
以下では、実施形態２に係る電力変換システム１０ａについて、図９Ａ及び９Ｂに基づいて説明する。なお、実施形態２に係る電力変換システム１０ａに関し、実施形態１に係る電力変換システム１０と同様の構成要素には同一の符号を付して説明を適宜省略する。
【0065】
電力変換システム１０ａは、電力変換システム１０における制御回路４の代わりに、制御回路４ａを備える。制御回路４ａの実行主体は、制御回路４と同様、コンピュータシステムを含んでいる。
【0066】
制御回路４ａは、図９Ｂに示すように、ＰＦＭ信号生成部４２ａと、誤差補償部４４ａと、制御部４１ａと、を含む。制御回路４ａには、直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値とが、入力される。電力変換システム１０ａは、直列回路の両端電圧ＶＤＣを検出する電圧検出回路と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔを検出する出力電圧検出回路と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔを検出する出力電流検出回路と、を備えている。
【0067】
ＰＦＭ信号生成部４２ａは、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎ（図３参照）を有するＰＦＭ信号を生成する。
【0068】
誤差補償部４４ａは、リアクトルＬ１のインダクタンスＬと、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値と、オン時間指令値ｔｏｎと、を用いて誤差電圧値Ｖｃｏｍを求める。より詳細には、誤差補償部４４ａは、下記の式（３）により、誤差電圧値Ｖｃｏｍを求める。
【0069】
Ｖｃｏｍ＝（２×Ｌ×Ｉｏｕｔ）／ｔｏｎ－ＶＤＣ＋Ｖｏｕｔ・・・式（３）
制御部４１ａは、リアクトルＬ１のインダクタンスＬと、出力電圧指令値Ｖｏｕｔ１と誤差電圧値Ｖｃｏｍとを足し合わせた誤差補償後の出力電圧指令値Ｖｏｕｔ２と、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、出力電流Ｉｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２ａへ出力する。制御部４１ａは、式（４）により、オン時間指令値ｔｏｎを求める。
制御部４１ａは、リアクトルＬ１のインダクタンスＬと、出力電圧指令値Ｖｏｕｔ１と誤差電圧値Ｖｃｏｍとを足し合わせた誤差補償後の出力電圧指令値Ｖｏｕｔ２と、パワーデカップリングコンデンサＣｃとコンデンサＣｏとの直列回路の両端電圧ＶＤＣの検出値と、出力電流Ｉｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２ａへ出力する。制御部４１ａは、式（４）により、オン時間指令値ｔｏｎを求める。
【0070】
ｔｏｎ＝（２×Ｌ×Ｉｏｕｔ）／（ＶＤＣ－Ｖｏｕｔ２）・・・（式４）
上述の説明から分るように、制御回路４ａでは、制御部４１ａがＰＦＭ信号生成部４２ａへスイッチング素子Ｑ５，Ｑ６のオン時間Ｔｏｎの指令値ｔｏｎを与えるが、誤差補償部４４ａが、フィードバックされたオン時間指令値ｔｏｎを用いてＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの誤差を補償する。なお、制御回路４ａは、ＬＰＦ４３ａを含む。ＬＰＦ４３ａは、制御回路４ａにおいて誤差補償としてオン時間指令値ｔｏｎをフィードバックしていることによる再帰演算を防止するための遅れ要素である。制御部４１ａからＰＦＭ信号生成部４２ａへ出力されるオン時間指令値ｔｏｎは、ＬＰＦ４３ａを介して誤差補償部４４ａに入力される。
上述の説明から分るように、制御回路４ａでは、制御部４１ａがＰＦＭ信号生成部４２ａへスイッチング素子Ｑ５，Ｑ６のオン時間Ｔｏｎの指令値ｔｏｎを与えるが、誤差補償部４４ａが、フィードバックされたオン時間指令値ｔｏｎを用いてＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの誤差を補償する。なお、制御回路４ａは、ＬＰＦ４３ａを含む。ＬＰＦ４３ａは、制御回路４ａにおいて誤差補償としてオン時間指令値ｔｏｎをフィードバックしていることによる再帰演算を防止するための遅れ要素である。制御部４１ａからＰＦＭ信号生成部４２ａへ出力されるオン時間指令値ｔｏｎは、ＬＰＦ４３ａを介して誤差補償部４４ａに入力される。
【0071】
以上説明した実施形態２に係る電力変換システム１０ａは、整流器２と、ＤＣ－ＤＣコンバータ３と、を備える。整流器２は、交流電圧Ｖｉｎを直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、リアクトルＬ１と、２つのスイッチング素子Ｑ５，Ｑ６と、コンデンサＣｏとパワーデカップリングコンデンサＣｃとの直列回路と、を有する。ＤＣ－ＤＣコンバータ３は、整流器２から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ３は、制御回路４ａを有する。制御回路４ａは、２つのスイッチング素子Ｑ５，Ｑ６をＰＦＭ制御することによってＤＣ－ＤＣコンバータ３の出力電圧を制御する。制御回路４ａは、ＰＦＭ信号生成部４２ａと、誤差補償部４４ａと、制御部４１ａと、を含む。ＰＦＭ信号生成部４２ａは、オン時間指令値ｔｏｎに基づくオン時間Ｔｏｎを有するＰＦＭ信号を生成する。誤差補償部４４ａは、リアクトルＬ１のインダクタンスＬと、直列回路の両端電圧ＶＤＣの検出値と、ＤＣ－ＤＣコンバータ３の出力電圧Ｖｏｕｔの検出値と、ＤＣ－ＤＣコンバータ３の出力電流Ｉｏｕｔの検出値と、オン時間指令値ｔｏｎと、を用いて誤差電圧値Ｖｃｏｍを求める。制御部４１ａは、インダクタンスＬと、出力電圧指令値Ｖｏｕｔ１と誤差電圧値Ｖｃｏｍとを足し合わせた誤差補償後の出力電圧指令値Ｖｏｕｔ２と、両端電圧ＶＤＣの検出値と、出力電流Ｉｏｕｔの検出値と、を用いてオン時間指令値ｔｏｎを決定し、決定したオン時間指令値ｔｏｎをＰＦＭ信号生成部４２ａへ出力する。これにより、実施形態２に係る電力変換システム１０ａは、パワーデカップリングコンデンサＣｃを備えた構成において、出力電圧Ｖｏｕｔを一定化することが可能となり、出力電力Ｐｏｕｔの一定化を図ることが可能となる。また、実施形態２に係る電力変換システム１０ａは、交流電圧Ｖｉｎの２倍周波数成分の脈動を抑制することが可能となる。
【0072】
（変形例）
上記の実施形態１、２は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態１、２は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。
上記の実施形態１、２は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態１、２は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。
【0073】
例えば、整流器２は、図１０Ａ～１０Ｅのいずれかの回路構成を有していてもよい。
【0074】
図１０Ａに示す変形例１に係る電力変換システム１０ｂは、整流器２が、ダイオードブリッジ２１と、昇圧チョッパ回路２２と、を含んでいる点で、実施形態１に係る電力変換システム１０と相違する。ダイオードブリッジ２１は、４つのダイオードＤ１～Ｄ４をブリッジ接続して構成されており、交流電源１の交流電圧を全波整流する。昇圧チョッパ回路２２は、インダクタＬ２２と半導体スイッチング素子Ｑ２２との直列回路と、半導体スイッチング素子Ｑ２２に逆並列接続されているダイオードＤ２２と、インダクタＬ２２と半導体スイッチング素子Ｑ２２との接続点とＤＣ－ＤＣコンバータ３との間に接続されているダイオードＤ２３と、を有する。半導体スイッチング素子Ｑ２２は、例えば、ＭＯＳＦＥＴであり、より詳細には、ｎチャネルＭＯＳＦＥＴである。
【0075】
図１０Ｂに示す変形例２に係る電力変換システム１０ｃは、変形例１に係る電力変換システム１０ｂと略同じであり、昇圧チョッパ回路２２において半導体スイッチング素子Ｑ２３がダイオードＤ２３に並列接続されている点のみ変形例１に係る電力変換システム１０ｂと相違する。
【0076】
図１０Ｃに示す変形例３に係る電力変換システム１０ｄは、整流器２が、ダイオードブリッジにより構成されている点で、実施形態１に係る電力変換システム１０と相違する。
【0077】
図１０Ｄに示す変形例４に係る電力変換システム１０ｅは、整流器２が、実施形態１に係る電力変換システム１０の整流器２における第３半導体スイッチング素子Ｑ３及び第４半導体スイッチング素子Ｑ４を有していない点で、実施形態１に係る電力変換システム１０と相違する。変形例４では、整流器２は、ブリッジレスＰＦＣ回路である。
【0078】
図１０Ｅに示す変形例５に係る電力変換システム１０ｆは、実施形態１に係る電力変換システム１０の整流器２における第１半導体スイッチング素子Ｑ１及び第３半導体スイッチング素子Ｑ３を有していない点で、実施形態１に係る電力変換システム１０と相違する。
【0079】
また、ＤＣ－ＤＣコンバータ３は、例えば、図１１Ａ及び１１Ｂのいずれかの回路構成を有していてもよい。変形例５では、整流器２は、ブリッジレスＰＦＣ回路である。
【0080】
図１１Ａに示す変形例６に係る電力変換システム１０ｇは、実施形態１に係る電力変換システム１０のＤＣ－ＤＣコンバータ３におけるスイッチング素子Ｑ６を有していない点で、実施形態１に係る電力変換システム１０と相違する。また、電力変換システム１０ｇは、コンデンサＣｏがスイッチング素子Ｑ５とリアクトルＬ１との直列回路に並列接続されており、パワーデカップリングコンデンサＣｃが、ダイオードＤ６とリアクトルＬ１との直列回路に並列接続されている点で、実施形態１に係る電力変換システム１０と相違する。
【0081】
図１１Ｂに示す変形例７に係る電力変換システム１０ｈは、実施形態１に係る電力変換システム１０のＤＣ－ＤＣコンバータ３におけるスイッチング素子Ｑ５を有していない点で、実施形態１に係る電力変換システム１０と相違する。また、電力変換システム１０ｈは、コンデンサＣｏがダイオードＤ５とリアクトルＬ１との直列回路に並列接続されており、パワーデカップリングコンデンサＣｃが、スイッチング素子Ｑ６とリアクトルＬ１との直列回路に並列接続されている点で、実施形態１に係る電力変換システム１０と相違する。
【0082】
（その他の変形例）
例えば、４つの半導体スイッチング素子Ｑ１～Ｑ４及び２つのスイッチング素子Ｑ５，Ｑ６の各々は、ｎチャネルＭＯＳＦＥＴに限らず、ｐチャネルＭＯＳＦＥＴであってもよい。また、４つの半導体スイッチング素子Ｑ１～Ｑ４及び２つのスイッチング素子Ｑ５，Ｑ６の各々は、ＭＯＳＦＥＴに限らず、例えば、バイポーラトランジスタ又はＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
例えば、４つの半導体スイッチング素子Ｑ１～Ｑ４及び２つのスイッチング素子Ｑ５，Ｑ６の各々は、ｎチャネルＭＯＳＦＥＴに限らず、ｐチャネルＭＯＳＦＥＴであってもよい。また、４つの半導体スイッチング素子Ｑ１～Ｑ４及び２つのスイッチング素子Ｑ５，Ｑ６の各々は、ＭＯＳＦＥＴに限らず、例えば、バイポーラトランジスタ又はＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
【0083】
（態様）
以上説明した実施形態１、２及び変形例等から、本明細書には以下の態様が開示されている。
以上説明した実施形態１、２及び変形例等から、本明細書には以下の態様が開示されている。
【0084】
第１の態様に係る電力変換システム（１０；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）は、整流器（２）と、ＤＣ－ＤＣコンバータ（３）と、を備える。整流器（２）は、交流電圧（Ｖｉｎ）を直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ（３）は、リアクトル（Ｌ１）と、スイッチング素子（Ｑ５，Ｑ６）と、コンデンサ（Ｃｏ）とパワーデカップリングコンデンサ（Ｃｃ）との直列回路と、を有する。ＤＣ－ＤＣコンバータ（３）は、整流器（２）から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ（３）は、制御回路（４）を有する。制御回路（４）は、スイッチング素子（Ｑ５，Ｑ６）をＰＦＭ制御することによってＤＣ－ＤＣコンバータ（３）の出力電流を制御する。制御回路（４）は、ＰＦＭ信号生成部（４２）と、誤差補償部（４４）と、制御部（４１）と、を含む。ＰＦＭ信号生成部（４２）は、オン時間指令値（ｔｏｎ）に基づくオン時間（Ｔｏｎ）を有するＰＦＭ信号を生成する。誤差補償部（４４）は、リアクトル（Ｌ１）のインダクタンス（Ｌ）と、直列回路の両端電圧（ＶＤＣ）の検出値と、ＤＣ－ＤＣコンバータ（３）の出力電圧（Ｖｏｕｔ）の検出値と、ＤＣ－ＤＣコンバータ（３）の出力電流（Ｉｏｕｔ）の検出値と、オン時間指令値（ｔｏｎ）と、を用いて誤差電流値（Ｉｃｏｍ）を求める。制御部（４１）は、インダクタンス（Ｌ）と、出力電流指令値（Ｉｏｕｔ１）と誤差電流値（Ｉｃｏｍ）とを足し合わせた誤差補償後の出力電流指令値（Ｉｏｕｔ２）と、両端電圧（ＶＤＣ）の検出値と、出力電圧（Ｖｏｕｔ）の検出値と、を用いてオン時間指令値（ｔｏｎ）を決定し、決定したオン時間指令値（ｔｏｎ）をＰＦＭ信号生成部（４２）へ出力する。
【0085】
第１の態様に係る電力変換システム（１０；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）は、出力電力（Ｐｏｕｔ）の一定化を図ることが可能となる。
【0086】
第２の態様に係る電力変換システム（１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）は、整流器（２）と、ＤＣ－ＤＣコンバータ（３）と、を備える。整流器（２）は、交流電圧（Ｖｉｎ）を直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ（３）は、リアクトル（Ｌ１）と、スイッチング素子（Ｑ５，Ｑ６）と、コンデンサ（Ｃｏ）とパワーデカップリングコンデンサ（Ｃｃ）との直列回路と、を有する。ＤＣ－ＤＣコンバータ（３）は、整流器（２）から出力される直流電圧である第１直流電圧を第２直流電圧に変換して出力する。ＤＣ－ＤＣコンバータ（３）は、制御回路（４ａ）を有する。制御回路（４ａ）は、スイッチング素子（Ｑ５，Ｑ６）をＰＦＭ制御することによってＤＣ－ＤＣコンバータ（３）の出力電圧を制御する。制御回路（４ａ）は、ＰＦＭ信号生成部（４２ａ）と、誤差補償部（４４ａ）と、制御部（４１ａ）と、を含む。ＰＦＭ信号生成部（４２ａ）は、オン時間指令値（ｔｏｎ）に基づくオン時間（Ｔｏｎ）を有するＰＦＭ信号を生成する。誤差補償部（４４ａ）は、リアクトル（Ｌ１）のインダクタンス（Ｌ）と、直列回路の両端電圧（ＶＤＣ）の検出値と、ＤＣ－ＤＣコンバータ（３）の出力電圧（Ｖｏｕｔ）の検出値と、ＤＣ－ＤＣコンバータ（３）の出力電流（Ｉｏｕｔ）の検出値と、オン時間指令値（ｔｏｎ）と、を用いて誤差電圧値（Ｖｃｏｍ）を求める。制御部（４１ａ）は、インダクタンス（Ｌ）と、出力電圧指令値（Ｖｏｕｔ１）と誤差電圧値（Ｖｃｏｍ）とを足し合わせた誤差補償後の出力電圧指令値（Ｖｏｕｔ２）と、両端電圧（ＶＤＣ）の検出値と、出力電流（Ｉｏｕｔ）の検出値と、を用いてオン時間指令値（ｔｏｎ）を決定し、決定したオン時間指令値（ｔｏｎ）をＰＦＭ信号生成部（４２ａ）へ出力する。
【0087】
第２の態様に係る電力変換システム（１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）は、出力電力（Ｐｏｕｔ）の一定化を図ることが可能となる。
【0088】
第３の態様に係る電力変換システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、第１又は２の態様において、ＤＣ－ＤＣコンバータ（３）は、降圧チョッパ回路である。
【0089】
第４の態様に係る電力変換システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、第１～３の態様のいずれか一つにおいて、整流器（２）は、ＰＦＣ回路である。
【0090】
第４の態様に係る電力変換システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、力率を改善しつつ出力電力（Ｐｏｕｔ）の一定化を図ることが可能となる。
【0091】
第５の態様に係る電力変換システム（１０；１０ａ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、第４の態様において、整流器（２）は、リアクトル（Ｌ０）と、２つ又は４つの半導体スイッチング素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）と、を含むブリッジレスＰＦＣ回路である。制御回路（４；４ａ）は、整流器（２）のリアクトル（Ｌ０）に流れる入力電流（Ｉｉｎ）の波形が三角波状となり、かつ、入力電流（Ｉｉｎ）が上限値になる時点と下限値になる時点との間で入力電流（Ｉｉｎ）の向きが変わるように、２つ又は４つの半導体スイッチング素子を制御する。
【0092】
第５の態様に係る電力変換システム（１０；１０ａ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、２つ又は４つの半導体スイッチング素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）の全部をゼロ電圧スイッチングすることが可能となる。
【0093】
第６の態様に係る電力変換システム（１０ｂ；１０ｃ）では、第４の態様において、整流器（２）は、交流電圧（Ｖｉｎ）を全波整流するダイオードブリッジ（２１）と、ダイオードブリッジ（２１）の出力電圧を昇圧する昇圧チョッパ回路（２２）と、を有する。
【0094】
第６の態様に係る電力変換システム（１０ｂ；１０ｃ）では、力率を改善しつつ出力電力（Ｐｏｕｔ）の一定化を図ることが可能となる。
【0095】
第７の態様に係る電力変換システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、第１～６の態様のいずれか一つにおいて、制御回路（４；４ａ）は、ＤＣ－ＤＣコンバータ（３）のリアクトル（Ｌ１）に流れるリアクトル電流（ＩＬ１）の波形が三角波状となり、かつ、リアクトル電流（ＩＬ１）が上限値になる時点と下限値になる時点との間でリアクトル電流（ＩＬ１）の向きが変わるように、スイッチング素子（Ｑ５，Ｑ６）を制御する。
【0096】
第７の態様に係る電力変換システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ；１０ｅ；１０ｆ；１０ｇ；１０ｈ）では、スイッチング素子（Ｑ５，Ｑ６）をゼロ電圧スイッチングすることが可能となる。
【符号の説明】
【0097】
１ 交流電源
２ 整流器
２１ ダイオードブリッジ
２２ 昇圧チョッパ回路
３ ＤＣ－ＤＣコンバータ
４、４ａ 制御回路
４１、４１ａ 制御部
４２、４２ａ ＰＦＭ信号生成部
４３、４３ａ ＬＰＦ
４４、４４ａ 誤差補償部
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈ 電力変換システム
Ｃｏ コンデンサ
Ｃｃ パワーデカップリングコンデンサ
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｄ３ 第３ダイオード
Ｄ４ 第４ダイオード
Ｄ５ ダイオード
Ｄ６ ダイオード
Ｉｉｎ 入力電流
Ｉｏｕｔ 出力電流
Ｉｏｕｔ１ 出力電流指令値
Ｉｏｕｔ２ 出力電流指令値
ＩＬ１ リアクトル電流
Ｌ０ リアクトル
Ｌ１ リアクトル
Ｑ１ 第１半導体スイッチング素子
Ｑ２ 第２半導体スイッチング素子
Ｑ３ 第３半導体スイッチング素子
Ｑ４ 第４半導体スイッチング素子
Ｑ５ 第１スイッチング素子
Ｑ６ 第２スイッチング素子
ｔｏｎ オン時間指令値
Ｖｃ 電圧
Ｖｃｏｍｐ 誤差電圧値
ＶＤＣ 両端電圧
Ｖｉｎ 入力電圧（交流電圧）
Ｖｏｕｔ 出力電圧（第２直流電圧）
Ｖｏｕｔ１ 出力電圧指令値
Ｖｏｕｔ２ 出力電圧指令値
２ 整流器
２１ ダイオードブリッジ
２２ 昇圧チョッパ回路
３ ＤＣ－ＤＣコンバータ
４、４ａ 制御回路
４１、４１ａ 制御部
４２、４２ａ ＰＦＭ信号生成部
４３、４３ａ ＬＰＦ
４４、４４ａ 誤差補償部
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈ 電力変換システム
Ｃｏ コンデンサ
Ｃｃ パワーデカップリングコンデンサ
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｄ３ 第３ダイオード
Ｄ４ 第４ダイオード
Ｄ５ ダイオード
Ｄ６ ダイオード
Ｉｉｎ 入力電流
Ｉｏｕｔ 出力電流
Ｉｏｕｔ１ 出力電流指令値
Ｉｏｕｔ２ 出力電流指令値
ＩＬ１ リアクトル電流
Ｌ０ リアクトル
Ｌ１ リアクトル
Ｑ１ 第１半導体スイッチング素子
Ｑ２ 第２半導体スイッチング素子
Ｑ３ 第３半導体スイッチング素子
Ｑ４ 第４半導体スイッチング素子
Ｑ５ 第１スイッチング素子
Ｑ６ 第２スイッチング素子
ｔｏｎ オン時間指令値
Ｖｃ 電圧
Ｖｃｏｍｐ 誤差電圧値
ＶＤＣ 両端電圧
Ｖｉｎ 入力電圧（交流電圧）
Ｖｏｕｔ 出力電圧（第２直流電圧）
Ｖｏｕｔ１ 出力電圧指令値
Ｖｏｕｔ２ 出力電圧指令値
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】