IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ エスケーハイニックス株式会社の特許一覧

特開2022-132022イメージセンサ及びイメージセンサの動作方法
<>
  • 特開-イメージセンサ及びイメージセンサの動作方法 図1
  • 特開-イメージセンサ及びイメージセンサの動作方法 図2
  • 特開-イメージセンサ及びイメージセンサの動作方法 図3
  • 特開-イメージセンサ及びイメージセンサの動作方法 図4
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022132022
(43)【公開日】2022-09-07
(54)【発明の名称】イメージセンサ及びイメージセンサの動作方法
(51)【国際特許分類】
   H04N 5/374 20110101AFI20220831BHJP
   H04N 5/378 20110101ALI20220831BHJP
   H04N 5/357 20110101ALI20220831BHJP
【FI】
H04N5/374
H04N5/378
H04N5/357
【審査請求】未請求
【請求項の数】12
【出願形態】OL
(21)【出願番号】P 2021120445
(22)【出願日】2021-07-21
(31)【優先権主張番号】10-2021-0026455
(32)【優先日】2021-02-26
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】310024033
【氏名又は名称】エスケーハイニックス株式会社
【氏名又は名称原語表記】SK hynix Inc.
【住所又は居所原語表記】2091, Gyeongchung-daero,Bubal-eub,Icheon-si,Gyeonggi-do,Korea
(74)【代理人】
【識別番号】110000796
【氏名又は名称】弁理士法人三枝国際特許事務所
(72)【発明者】
【氏名】ソ ソン ウク
(72)【発明者】
【氏名】シン ミン ソク
(72)【発明者】
【氏名】クォン オ ジュン
(72)【発明者】
【氏名】キム ハン サン
(72)【発明者】
【氏名】ソ ガン ボン
(72)【発明者】
【氏名】ソン ジョン ウン
【テーマコード(参考)】
5C024
【Fターム(参考)】
5C024CX03
5C024GX03
5C024GX16
5C024GX18
5C024GY39
5C024GY41
5C024HX23
5C024HX28
5C024HX29
5C024HX50
(57)【要約】
【課題】ノイズを減らすことができるイメージセンサを提供する。
【解決手段】イメージセンサ100は、ピクセル信号を出力するノーマルピクセルP_00~P_NMと、各々リセット信号を出力する複数のダミーピクセルP_D0~P_DMと、ノーマルピクセルP_00~P_NMから出力されたピクセルデータと複数のダミーピクセルP_D0~P_DMから出力されたリセット信号との平均値を用いてピクセルデータをアナログ-デジタル変換するアナログ-デジタル変換回路150とを備えることができる。
【選択図】図1
【特許請求の範囲】
【請求項1】
ピクセル信号を出力するノーマルピクセルと、
各々リセット信号を出力する複数のダミーピクセルと、
前記ノーマルピクセルから出力されたピクセルデータと前記複数のダミーピクセルから出力されたリセット信号との平均値を用いて前記ピクセルデータをアナログ-デジタル変換するアナログ-デジタル変換回路と、
を備えるイメージセンサ。
【請求項2】
前記複数のダミーピクセルは、自分のリセット信号を同時に出力し、
前記複数のダミーピクセルからリセット信号が同時に出力される区間で前記複数のダミーピクセルの出力端は互いに連結される請求項1に記載のイメージセンサ。
【請求項3】
複数のローと複数のコラムとを備え、前記複数のローのうち、ダミーローの前記複数のコラムには、複数のダミーピクセルが配列され、前記複数のローのうち、ノーマルローの各々の前記複数のコラムには、複数のノーマルピクセルが配列されるピクセルアレイと、
前記複数のコラムの出力ラインの各々に備えられて、自分に対応する出力ラインから電流をシンキングするための複数の電流源と、
前記複数のダミーピクセルから前記複数の出力ラインに出力されるリセット信号と、前記ノーマルローのうち、選択されたノーマルローのノーマルピクセルから前記複数の出力ラインに出力されるピクセル信号とを用いてアナログ-デジタル変換動作を行うアナログ-デジタル変換回路と、
前記複数のダミーピクセルから前記リセット信号が出力される区間で前記複数の出力ラインを電気的に連結するための複数のスイッチと、
を備えるイメージセンサ。
【請求項4】
ダミーロー選択信号の活性化の際に前記ダミーローの前記ダミーピクセルからリセット信号が前記複数の出力ラインに出力され、
前記複数のスイッチは、前記ダミーロー選択信号の活性化の際にターンオンされる請求項3に記載のイメージセンサ。
【請求項5】
前記アナログ-デジタル変換回路は、
前記複数の出力ラインの各々に対応し、自分に対応する出力ラインの信号とランプ信号とを受信して動作する複数の比較器と、
前記複数の比較器の出力に応答してデジタルコードを生成する複数のカウンタ回路と、
を備える請求項3に記載のイメージセンサ。
【請求項6】
前記複数の出力ラインに前記リセット信号が出力される区間で前記複数の比較器はオートゼロイングされ、
前記複数の出力ラインに前記ピクセル信号が出力される区間で前記複数の比較器の出力に応答して前記デジタルコードが生成される請求項5に記載のイメージセンサ。
【請求項7】
前記複数のノーマルピクセルの各々は、
第1のノードに連結された光感知器と、
リセット信号に応答して前記第1のノードをリセットするためのリセットトランジスタと、
伝達信号に応答して前記第1のノードとフローティングディフュージョンノードとを電気的に連結するための伝達トランジスタと、
前記フローティングディフュージョンノードに連結されたキャパシタと、
前記フローティングディフュージョンノードの電圧に応答して電流を供給するための駆動トランジスタと、
ロー選択信号に応答して、前記駆動トランジスタにより供給される電流を対応する出力ラインに出力するための選択トランジスタと、
を備える請求項3に記載のイメージセンサ。
【請求項8】
前記複数のダミーピクセルの各々は、
第2のノードに連結された光感知器と、
ダミーリセット信号に応答して前記第2のノードをリセットするためのダミーリセットトランジスタと、
ダミー伝達信号に応答して、前記第2のノードとダミーフローティングディフュージョンノードとを電気的に連結するためのダミー伝達トランジスタと、
前記ダミーフローティングディフュージョンノードに連結されたダミーキャパシタと、
前記ダミーフローティングディフュージョンノードの電圧に応答して電流を供給するためのダミー駆動トランジスタと、
ダミーロー選択信号に応答して、前記ダミー駆動トランジスタにより供給される電流を対応する出力ラインに出力するためのダミー選択トランジスタと、
を備える請求項7に記載のイメージセンサ。
【請求項9】
前記ダミーリセット信号と前記ダミー伝達信号とは、活性化状態を維持する請求項8に記載のイメージセンサ。
【請求項10】
複数のダミーピクセルから複数の出力ラインにリセット信号が出力されるステップと、
前記複数の出力ラインが電気的に連結されるステップと、
前記複数の出力ラインの電圧とランプ信号とが複数の比較器に印加された状態で前記複数の比較器がオートゼロイングされるステップと、
を含むイメージセンサの動作方法。
【請求項11】
前記オートゼロイング以後に前記複数の出力ラインが電気的に分離されるステップと、
複数のノーマルピクセルから前記複数の出力ラインにピクセル信号が出力されるステップと、
前記複数の出力ラインの電圧と前記ランプ信号とが前記複数の比較器に印加された状態でランピング動作が行われるステップと、
前記ランピング動作の際に前記複数の比較器の出力に応答して複数のデジタルコードが生成されるステップと、
を含む請求項10に記載のイメージセンサの動作方法。
【請求項12】
複数のローとコラムとを備え、前記ローにはダミーピクセルローが含まれるピクセルアレイと、
前記コラムの各々に連結される出力ラインと、
オートゼロイング動作の間に前記出力ラインを電気的に連結するためのスイッチ回路と、
前記出力ラインの各々に連結された比較器を備え、前記連結された出力ラインを介して前記ダミーピクセルローから提供されるリセット信号を用いて前記比較器に対する前記オートゼロイング動作を行うアナログ-デジタル変換回路と、
を備えるイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本特許文献は、イメージセンサに関する。
【背景技術】
【0002】
近年、一定の範囲の距離を同時に測定して3D距離映像を提供するイメージセンサが開発されている。このような距離映像を取得することは、TOF(Time-of-Flight)技術に基盤をおく。この技術は、イメージセンサ近くにある光源から照射された光が物体に反射されて戻ってくるまでにかかった時間を測定して距離を測定する。
【0003】
TOF技術は、大別して2つの方式に分けられるが、直接(direct)方式と間接(indirect)方式がそれである。直接方式は、パルス(pulse)形態の光(light)を照射した後、反射された光が受光されれば、その所要時間を距離に換算する方式である。直接方式は、光束に鑑みるとき、パルス幅をなるべく小さくしてはじめて精密度が向上し得る。また、直接方式は、時間計測が極めて精密でなければならない。
【0004】
一方、間接方式は、TOFを直接測定せずに、光を変調(modulation)して照射した後、反射された光との位相差を測定して距離を抽出する方式で実現される。具体的に、間接方式は、互いに異なる時間に活性化されるピクセルを用いて反射された光を感知し、互いに異なる時間に活性化されたピクセルが受信した光の量の差を利用して物体までの距離を測定できる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の実施形態等は、イメージセンサのノイズを減らすことができる。
【課題を解決するための手段】
【0006】
本発明の一実施形態に係るイメージセンサは、ピクセル信号を出力するノーマルピクセルと、各々リセット信号を出力する複数のダミーピクセルと、前記ノーマルピクセルから出力されたピクセルデータと前記複数のダミーピクセルから出力されたリセット信号との平均値を用いて前記ピクセルデータをアナログ-デジタル変換するアナログ-デジタル変換回路とを備えることができる。
【0007】
本発明の他の実施形態に係るイメージセンサは、複数のロー(rows)と複数のコラム(columns)とを備え、前記複数のローのうち、ダミーローの前記複数のコラムには、複数のダミーピクセルが配列され、前記複数のローのうち、ノーマルローの各々の前記複数のコラムには、複数のノーマルピクセルが配列されるピクセルアレイと、前記複数のコラムの出力ラインの各々に備えられて、自分に対応する出力ラインから電流をシンキングするための複数の電流源と、前記複数のダミーピクセルから前記複数の出力ラインに出力されるリセット信号と、前記ノーマルローのうち、選択されたノーマルローのノーマルピクセルから前記複数の出力ラインに出力されるピクセル信号とを用いてアナログ-デジタル変換動作を行うアナログ-デジタル変換回路と、前記複数のダミーピクセルから前記リセット信号が出力される区間で前記複数の出力ラインを電気的に連結するための複数のスイッチとを備えることができる。
【0008】
本発明の一実施形態に係るイメージセンサの動作方法は、複数のダミーピクセルから複数の出力ラインにリセット信号が出力されるステップと、前記複数の出力ラインが電気的に連結されるステップと、前記複数の出力ラインの電圧とランプ電圧とが複数の比較器に印加された状態で前記複数の比較器がオートゼロイングされるステップとを含むことができる。
【0009】
本発明のさらに他の実施形態に係るイメージセンサは、複数のローとコラムとを備えるピクセルアレイ(前記ローにはダミーピクセルローが含まれる)と、前記コラムの各々に連結される出力ラインと、オートゼロイング動作の間に前記出力ラインを電気的に連結するためのスイッチ回路と、前記出力ラインの各々に連結された比較器を備え、前記連結された出力ラインを介して前記ダミーピクセルローから提供されるリセット信号を用いて前記比較器に対する前記オートゼロイング動作を行うアナログ-デジタル変換回路とを備えることができる。
【発明の効果】
【0010】
本発明の実施形態等によれば、イメージセンサのノイズを減らすことができる。
【図面の簡単な説明】
【0011】
図1】本発明の一実施形態に係るイメージセンサ100の構成図。
図2図1のノーマルピクセルP_11とダミーピクセルP_D1との一実施形態の構成図。
図3図1のアナログ-デジタル変換回路150の一実施形態の構成図。
図4図1のイメージセンサ100の動作を説明するためのタイミング図。
【発明を実施するための形態】
【0012】
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように詳細に説明するために、本発明の最も望ましい実施形態を添付図面を参照して説明する。本発明を説明するにあたり、本発明の要旨と関係ない公知の構成は省略されることができる。各図面の構成要素に参照符号を付するにあたり、同じ構成要素に限っては、例え他の図面上に表示されても、なるべく同じ符号を有するようにしていることに留意すべきである。
【0013】
図1は、本発明の一実施形態に係るイメージセンサ100の構成図である。
【0014】
図1に示すように、イメージセンサ100は、ピクセルアレイ110、ローデコーダ120、ランプ生成器130、電流源140_0~140_M、スイッチ141_0~141_M-1、及びアナログ-デジタル変換回路150を備えることができる。
【0015】
ピクセルアレイ110は、複数のロー(rows)とコラム(columns)とで配列されたピクセルを含むことができる。ここでは、ピクセルアレイが1個のダミー(dummy)ローとN+1個のノーマル(normal)ローを備え、M+1個のコラムを備えることを例示した(NとMは、1以上の任意の整数)。ピクセルアレイ110の最上端のローがダミーローに該当するが、ダミーローのコラムには、ダミーピクセルP_D0~P_DMが配列され得る。ノーマルローの各々のコラムには、ノーマルピクセルP_00~P_NMが配列され得る。
【0016】
ローデコーダ120は、ピクセルアレイ110のピクセルを制御するための各種信号、例えば、リセット信号RX_0~RX_N、伝達信号TX_0~TX_N、選択信号SX_0~SX_Nなどを生成できる。
【0017】
ランプ生成器130は、アナログ-デジタル変換回路150のアナログ-デジタル変換動作に使用するランプ信号RAMPを生成できる。
【0018】
電流源140_0~140_Mは、ピクセルアレイ110の出力ラインPOUT_0~POUT_Mから電流をシンキング(sinking)することができる。出力ラインPOUT_0~POUT_Mの電圧レベルは、ピクセルアレイのピクセルのうち、選択されたピクセルから出力ラインPOUT_0~POUT_Mにソーシング(sourcing)される電流量と電流源140_0~140_Mのシンキング電流量により決定されることができる。電流源140_0~140_Mは、ピクセルアレイ110の増幅素子(例、215、225)のソースフォロワー(source follwer)を構成するためのものである。
【0019】
スイッチ141_0~141_M-1は、ピクセルアレイ110のダミーピクセルP_D0~P_DMから出力ラインPOUT_0~POUT_Mにリセット信号が出力される区間で出力ラインPOUT_0~POUT_Mを電気的に連結することができる。スイッチ141_0~141_M-1は、ダミーロー選択信号D_SXに応答してターンオンされることができる。スイッチ141_0~141_M-1を使用することによりリセット信号のノイズを減らすことができるが、これに関する詳細な内容は、後述する。
【0020】
アナログ-デジタル変換回路150は、ダミーピクセルP_D0~P_DMから出力ラインPOUT_0~POUT_Mに出力されるリセット信号(リセットされたフローティングディフュージョンノードの電圧に対応する信号)と、ノーマルローのうち、選択されたノーマルローのノーマルピクセルから出力ラインPOUT_0~POUT_Mに出力されるピクセル信号(感知された光に対応するフローティングディフュージョンノードの電圧に対応する信号)とを用いてアナログ-デジタル変換動作を行うことができる。アナログ-デジタル変換回路150は、リセット信号を基準にオートゼロイング(auto zeroing)動作を行い、ピクセル信号をアナログ-デジタル変換することができる。
【0021】
図2は、図1のノーマルピクセルP_11とダミーピクセルP_D1との一実施形態の構成図である。図2では、ピクセルアレイ110において同じコラムに位置したノーマルピクセルP_11とダミーピクセルP_D1とを図示した。ピクセルアレイ110の残りのノーマルピクセルとダミーピクセルも図2と同様に構成されることができる。
【0022】
図2に示すように、ノーマルピクセルP_11は、光感知器211、リセットトランジスタ212、伝達トランジスタ213、キャパシタ214、駆動トランジスタ215、及び選択トランジスタ216を備えることができる。
【0023】
光感知器211は、光電変換機能を行うことができる。光感知器111は、フォトダイオード(photodiode)、フォトトランジスタ(photo transistor)、フォトゲート(photo gate)、ピンドフォトダイオード(pinned photo diode)、及びこれらの組み合わせのうち、少なくともいずれか1つを用いて実現されることができる。光感知器211は、モジュレーション信号(MIXA)に応答して露出が決定され得る。例えば、光感知器211は、モジュレーション信号(MIXA)がハイレバルである区間で光を感知できる。
【0024】
リセットトランジスタ212は、リセット信号RX<1>に応答して光感知器211が連結されたノードAに電源電圧を供給して初期化することができる。伝達トランジスタ213は、伝達信号TX<1>に応答してノードAとフローティングディフュージョンノードFDとを電気的に連結することができる。フローティングディフュージョンノードFDは、光感知器211が感知したチップに対応する電荷または初期化電圧に対応する電荷が蓄積されるノードであることができる。フローティングディフュージョンノードFDには、キャパシタ214が連結され得る。駆動トランジスタ215は、ゲートがフローティングディフュージョンノードFDに連結され、ドレインとソースとが電源電圧端と選択トランジスタ216との間に連結されることができる。駆動トランジスタ215は、フローティングディフュージョンノードFDの電圧レベルによって選択トランジスタ216に電流を供給できる。選択トランジスタ216は、選択信号SX<1>の活性化の際に駆動トランジスタ215から伝達される電流を出力ラインPOUT_1に伝達することができる。
【0025】
ダミーピクセルP_D1は、ノーマルピクセルP_11と同様に、ダミー光感知器221、ダミーリセットトランジスタ222、ダミー伝達トランジスタ223、ダミーキャパシタ224、ダミー駆動トランジスタ225、及びダミー選択トランジスタ226を備えることができる。ダミーピクセルP_D1は、ノーマルピクセルP_11を摸写(replicate)してリセットレベルを読み出すための構成であるが、ここでは、ダミーピクセルP_D1とノーマルピクセルP_11とが同じ構成を有することを例示したが、必要に応じてノーマルピクセルP_11の構成のうち一部が省略されてダミーピクセルP_D1が構成されることもできる。ダミーピクセルP_D1は、リセット信号(リセットされたフローティングディフュージョンノードの電圧に対応する信号)を出力するために使用されるので、ダミーピクセルP_D1を制御するダミーリセット信号D_RXとダミー伝達信号D_TXとは、電源電圧のレベルに固定されることができる。ダミー選択信号D_SXは、ダミーピクセルから出力ラインPOUT_1に信号が出力される区間に活性化される信号であって、ローデコーダ120で生成されることができる。
【0026】
図3は、図1のアナログ-デジタル変換回路150の一実施形態の構成図である。
【0027】
図3に示すように、アナログ-デジタル変換回路150は、複数の比較器310_0~310_M及び複数のカウンタ回路320_0~320_Mを備えることができる。比較器310_0~310_Mとカウンタ回路320_0~320_Mとは、出力ラインPOUT_0~POUT_Mの各々に対応し、出力ラインPOUT_0~POUT_Mから出力される信号を同時にアナログ-デジタル変換することができる。
【0028】
比較器310_0~310_Mの各々は、キャパシタ311_0~311_Mを介して出力ラインPOUT_0~POUT_Mの信号を入力端子INN_0~INN_Mに受信し、キャパシタ312_0~312_Mを介してランプ信号RAMPを入力端子INP_0~INP_Mに受信することができる。比較器310_0~310_Mの各々は、入力端子INN_0~INN_M、INP_0~INP_Mのうち、入力端子INP_0~INP_Mの電圧レベルが高い場合には、出力端子OUTP_0~OUTP_Mの信号をハイレバルに生成し、入力端子INN_0~INN_M、INP_0~INP_Mのうち、入力端子INN_0~INN_Mの電圧レベルが高い場合には、出力端子OUTP_0~OUTP_Mの信号をローレベルに生成することができる。スイッチ313_0~313_M、314_0~314_Mは、比較器310_0~310_Mのオートゼロイング動作の際にターンオンされて、比較器310_0~310_Mの入力端子INN_0~INN_Mと出力端子OUTP_0~OUTP_Mとを短絡させ、入力端子INP_0~INP_Mと出力端子OUTN_0~OUTN_Mとを短絡させることができる。
【0029】
カウンタ回路320_0~320_Mは、比較器310_0~310_Mの出力端子OUTP_0~OUTP_Nの信号に応答してカウンティングクロックCNT_CLKをカウンティングしてデジタルコードDOUT_0~DOUT_Mを生成できる。
【0030】
図4は、図1のイメージセンサ100の動作を説明するためのタイミング図である。図4には、ノーマルピクセルP_11が含まれた1番ノーマルローのピクセル信号が読み出される過程を図示した。
【0031】
図4に示すように、先にグローバルリセット(GR、Global Reset)動作が行われ得る。グローバルリセット動作区間GRでは、リセット信号RX<1>と伝達信号TX<1>とがハイに活性化され、ノーマルピクセルP_11のリセットトランジスタ212と伝達トランジスタ213とがターンオンされて、フローティングディフュージョンノードFDがリセットされ得る。ダミーピクセルP_D1のリセット信号D_RXと伝達信号D_TXとは、電源電圧のレベルに固定されるので、ダミーピクセルP_D1のフローティングディフュージョンノードD_FDは、続けてリセットされた状態であることができる。
【0032】
グローバルリセット動作区間GR以後のグローバルエクスポージャー区間(GE、Global Exposure)では、リセット信号RX<1>がローに不活性化され、伝達信号TX<1>がハイに活性化されて、ノーマルピクセルP_11のリセットトランジスタ212はオフされ、伝達トランジスタ213がターンオンされ得る。したがって、光感知器211の電荷、すなわち、感知された光に対応する電荷がフローティングディフュージョンノードFDに伝達されて保存されることができる。
【0033】
オートゼロイング(auto zeroing)動作区間AZでは、リセット信号RX<1>がハイに活性化され、伝達信号TX<1>がローに不活性化され得る。ノーマルピクセルP_11の伝達トランジスタ213がオフされるので、フローティングディフュージョンノードFDには、光感知器211の電荷が続けて保存されていることができる。オートゼロイング動作区間AZでは、ダミー選択信号D_SXがハイに活性化され、選択信号SX<1>は、ローに不活性化されるので、出力ラインPOUT_1には、ダミーピクセルP_D1のフローティングディフュージョンノードD_FDに保存されたリセットレベルが出力され得る。オートゼロイング動作区間AZ内の一部でスイッチ制御信号SWがハイレバルに活性化されてスイッチ313_1、314_1がターンオンされ、比較器310_1の入力端子INN_1、INP_1と出力端子OUTP_1、OUTN_1とが短絡されるオートゼロイング動作が行われ得る。すなわち、比較器310_1の入力端子INN_1には、キャパシタ311_1を介してダミーピクセルP_D1のリセット信号が印加され、入力端子INP_1には、キャパシタ312_1を介してランプ信号RAMPが印加された状態で比較器310_1がオートゼロイングされ得る。
【0034】
ダミーピクセルP_D1のリセット信号は、ダミー選択トランジスタ226を介して出力ラインPOUT_1に出力されるので、リセット信号のレベルは、ダミー選択トランジスタ226の閾値電圧のランダムバリエーション(random variation)に多くの影響を受ける。ダミー選択トランジスタ226の閾値電圧のランダムバリエーションを減らすためには、ダミー選択トランジスタ226の大きさを大きくしなければならないが、この役割をスイッチ141_0~141_M-1が行うことができる。オートゼロイング動作区間でダミー選択信号D_SXがハイに活性化されるので、スイッチ141_0~141_M-1がターンオンされるが、これにより、ダミーピクセルP_D0~P_DMからリセット信号が出力ラインPOUT_0~POUT_Mに出力される区間で出力ラインPOUT_0~POUT_Mが全て電気的に連結され得る。すなわち、全てのダミーピクセルP_D0~P_DMのダミー選択トランジスタが同時に出力ラインPOUT_0~POUT_Mにリセット信号を出力する区間で出力ラインPOUT_0~POUT_Mが全て電気的に連結され得る。したがって、ダミーピクセルP_D0~P_DMのダミー選択トランジスタの閾値電圧のランダムバリエーションが相殺され得る。すなわち、ダミーピクセルP_D0~P_DMから出力されるリセット信号の平均値が比較器310_0~310_Mに印加されて、比較器310_0~310_Mがオートゼロイングされ得る。
【0035】
読み出し(readout)区間ROで、ダミー選択信号D_SXがローに不活性化され、選択信号SX<1>がハイに活性化され得る。したがって、読み出し区間ROでは、ノーマルピクセルP_11のフローティングディフュージョンノードFDの電圧レベルに対応するピクセル信号が出力ラインPOUT_1に出力され得る。図面において出力ラインPOUT_1の電圧レベルが下がることを確認できるが、出力ラインPOUT_1の電圧レベルは、ダミーピクセルP_D1から出力されるリセット信号の電圧レベルとノーマルピクセルP11から出力されるピクセル信号の電圧レベルとの差の分だけ下降することができる。
【0036】
読み出し区間ROでランプ信号RAMPのレベルが上昇してから下降するランピング動作が行われ得る。ランプ信号RAMPが上昇すれば、比較器310_1の入力端子INP_1の電圧レベルが入力端子INN_1の電圧レベルより高くなるので、比較器310_1の出力OUTP_1は、ハイレバルになることができる。ランプ信号RAMPの下降が始まる時点から入力端子INP_1の電圧レベルが入力端子INN_1の電圧レベルより低くなる時点まで、すなわち、比較器310_1の出力OUTP_1がハイからローに遷移する時点まで、カウンタ回路320_1は、カウンティングクロックCNT_CLKの活性化回数をカウンティングしてデジタルコードDOUT_1を生成できる。デジタルコードDOUT_1は、ノーマルピクセルP_11から出力されたピクセル信号とダミーピクセルP_D1から出力されたリセット信号との差に該当する値をアナログ-デジタル変換したものであることができる。
【0037】
本発明の技術思想は、上記の望ましい実施形態によって具体的に記述されたが、上記した実施形態は、その説明のためのものであり、その制限のためのものでないことに注意すべきである。また、本発明の技術分野の専門家であれば、本発明の技術思想の範囲内で様々な実施形態が可能であることが分かるであろう。
【符号の説明】
【0038】
100 イメージセンサ
110 ピクセルアレイ
120 ローデコーダ
130 ランプ生成器
140_0~140_M 電流源
141_0~141_M スイッチ
150 アナログ-デジタル変換回路
図1
図2
図3
図4