ホーム > 特許ランキング > アルプスアルパイン株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022133172
(43)【公開日】2022-09-13
(54)【発明の名称】増幅回路及びこれを有する電流センサ
(51)【国際特許分類】
H03F 3/34 20060101AFI20220906BHJP
H03F 3/38 20060101ALI20220906BHJP
H03F 1/34 20060101ALI20220906BHJP
G01R 15/18 20060101ALI20220906BHJP
G01R 15/20 20060101ALI20220906BHJP
【ＦＩ】
H03F3/34 210
H03F3/38
H03F1/34
G01R15/18 A
G01R15/20
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2021032124
(22)【出願日】2021-03-01
(71)【出願人】
【識別番号】000010098
【氏名又は名称】アルプスアルパイン株式会社
(74)【代理人】
【識別番号】100108006
【弁理士】
【氏名又は名称】松下 昌弘
(74)【代理人】
【識別番号】100085453
【弁理士】
【氏名又は名称】野▲崎▼ 照夫
(74)【代理人】
【識別番号】100135183
【弁理士】
【氏名又は名称】大窪 克之
(72)【発明者】
【氏名】上倉 宇晴
(72)【発明者】
【氏名】太田 雅彦
【テーマコード（参考）】
2G025
5J500
【Ｆターム（参考）】
2G025AB01
2G025AB14
2G025AC01
5J500AA01
5J500AA11
5J500AA12
5J500AA26
5J500AC12
5J500AC13
5J500AC89
5J500AF15
5J500AF18
5J500AH25
5J500AH29
5J500AH33
5J500AH39
5J500AK02
5J500AK05
5J500AK15
5J500AK17
5J500AK19
5J500AK31
5J500AK33
5J500AK42
5J500AK56
5J500AM08
5J500AM13
5J500AS15
5J500AT01
5J500AT06
5J500MU02
5J500MU04
5J500MV06
5J500MV07
5J500MV08
5J500MV11
5J500MV14
5J500MV18
5J500ND02
5J500PF02
5J500PF06
(57)【要約】
【課題】チョッパ増幅回路を用いて入力オフセット電圧のドリフトを低減できるとともに、過大な入力信号などの影響を受けて負帰還制御が正常に働かなくなった状態から正常状態へ復帰するまでの時間を短くすることができる増幅回路を提供する。
【解決手段】制御回路５は、メイン増幅回路２に入力される信号のレベルが正常範囲を超える異常状態が検出回路４において検出された場合、積分回路４０における信号の積分の状態を初期状態に設定し、検出回路４において異常状態が検出された後、メイン増幅回路２に入力される信号のレベルが正常範囲に含まれた正常状態に戻ったことが検出回路４において検出された場合、積分回路４０における初期状態の設定を解除する。
【選択図】図１
【解決手段】制御回路５は、メイン増幅回路２に入力される信号のレベルが正常範囲を超える異常状態が検出回路４において検出された場合、積分回路４０における信号の積分の状態を初期状態に設定し、検出回路４において異常状態が検出された後、メイン増幅回路２に入力される信号のレベルが正常範囲に含まれた正常状態に戻ったことが検出回路４において検出された場合、積分回路４０における初期状態の設定を解除する。
【選択図】図１
【特許請求の範囲】
【請求項1】
出力が入力に負帰還されたメイン増幅回路と、
前記メイン増幅回路の入力オフセット電圧を補正するオフセット補正回路と、
前記メイン増幅回路に入力される信号のレベルが正常範囲を超えた異常状態を検出する検出回路と、
前記オフセット補正回路を制御する制御回路とを有し、
前記メイン増幅回路は、前記オフセット補正回路から供給される補正信号に応じて前記入力オフセット電圧が補正され、
前記オフセット補正回路は、
前記メイン増幅回路の入力電圧を増幅するチョッパ増幅回路と、
前記チョッパ増幅回路の出力信号に含まれる高周波成分を除去するフィルタ回路と、
前記フィルタ回路の出力信号に応じた前記補正信号を前記メイン増幅回路に供給する補正信号供給回路とを含み、
前記フィルタ回路は、前記チョッパ増幅回路と前記補正信号供給回路との間の信号経路に設けられた積分回路を含み、
前記制御回路は、
前記検出回路において前記異常状態が検出された場合、前記積分回路における信号の積分の状態を初期状態に設定し、
前記検出回路において前記異常状態が検出された後、前記メイン増幅回路に入力される信号のレベルが前記正常範囲に含まれた正常状態に戻ったことが前記検出回路において検出された場合、前記積分回路における前記初期状態の設定を解除する、
増幅回路。
前記メイン増幅回路の入力オフセット電圧を補正するオフセット補正回路と、
前記メイン増幅回路に入力される信号のレベルが正常範囲を超えた異常状態を検出する検出回路と、
前記オフセット補正回路を制御する制御回路とを有し、
前記メイン増幅回路は、前記オフセット補正回路から供給される補正信号に応じて前記入力オフセット電圧が補正され、
前記オフセット補正回路は、
前記メイン増幅回路の入力電圧を増幅するチョッパ増幅回路と、
前記チョッパ増幅回路の出力信号に含まれる高周波成分を除去するフィルタ回路と、
前記フィルタ回路の出力信号に応じた前記補正信号を前記メイン増幅回路に供給する補正信号供給回路とを含み、
前記フィルタ回路は、前記チョッパ増幅回路と前記補正信号供給回路との間の信号経路に設けられた積分回路を含み、
前記制御回路は、
前記検出回路において前記異常状態が検出された場合、前記積分回路における信号の積分の状態を初期状態に設定し、
前記検出回路において前記異常状態が検出された後、前記メイン増幅回路に入力される信号のレベルが前記正常範囲に含まれた正常状態に戻ったことが前記検出回路において検出された場合、前記積分回路における前記初期状態の設定を解除する、
増幅回路。
【請求項2】
前記制御回路は、前記検出回路において前記異常状態が検出された後、前記検出回路において前記正常状態に戻ったことが検出された場合、前記正常状態に戻ったことが検出された時から遅延時間が経過した後、前記積分回路における前記初期状態の設定を解除する、
請求項１に記載の増幅回路。
請求項１に記載の増幅回路。
【請求項3】
前記積分回路は、
前記チョッパ増幅回路と前記補正信号供給回路との間の信号経路に設けられた積分用増幅段と、
前記積分用増幅段の入力と出力との間の少なくとも１つの負帰還経路に設けられた少なくとも１つの積分用キャパシタと、
前記積分用キャパシタに充電された電荷を放電する放電回路とを含み、
前記制御回路は、前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記積分用キャパシタに充電された電荷を前記放電回路により放電する、
請求項１又は２に記載の増幅回路。
前記チョッパ増幅回路と前記補正信号供給回路との間の信号経路に設けられた積分用増幅段と、
前記積分用増幅段の入力と出力との間の少なくとも１つの負帰還経路に設けられた少なくとも１つの積分用キャパシタと、
前記積分用キャパシタに充電された電荷を放電する放電回路とを含み、
前記制御回路は、前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記積分用キャパシタに充電された電荷を前記放電回路により放電する、
請求項１又は２に記載の増幅回路。
【請求項4】
前記フィルタ回路は、前記チョッパ増幅回路と前記積分回路との間の信号経路、又は、前記積分回路と前記補正信号供給回路との間の信号経路に設けられたサンプルホールド回路を含み、
前記サンプルホールド回路は、前記チョッパ増幅回路のチョッパ動作に同期して、前段から入力した信号を１以上のサンプルホールド用キャパシタに保持するとともに、当該保持した信号を後段に出力し、
前記制御回路は、
前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記サンプルホールド回路による前記チョッパ動作に同期した信号の保持を停止するとともに、前記サンプルホールド用キャパシタに保持する信号のレベルを初期レベルに設定し、
前記積分回路における前記初期状態の設定を解除する場合、前記サンプルホールド用キャパシタにおける前記初期レベルの設定を解除するとともに、前記サンプルホールド回路による前記チョッパ動作に同期した信号の保持を再開する、
請求項１～３のいずれか一項に記載の増幅回路。
前記サンプルホールド回路は、前記チョッパ増幅回路のチョッパ動作に同期して、前段から入力した信号を１以上のサンプルホールド用キャパシタに保持するとともに、当該保持した信号を後段に出力し、
前記制御回路は、
前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記サンプルホールド回路による前記チョッパ動作に同期した信号の保持を停止するとともに、前記サンプルホールド用キャパシタに保持する信号のレベルを初期レベルに設定し、
前記積分回路における前記初期状態の設定を解除する場合、前記サンプルホールド用キャパシタにおける前記初期レベルの設定を解除するとともに、前記サンプルホールド回路による前記チョッパ動作に同期した信号の保持を再開する、
請求項１～３のいずれか一項に記載の増幅回路。
【請求項5】
前記制御回路は、前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記サンプルホールド回路の前記前段から前記サンプルホールド用キャパシタへ信号を入力する経路を遮断するように前記サンプルホールド回路を制御する、
請求項４に記載の増幅回路。
請求項４に記載の増幅回路。
【請求項6】
前記フィルタ回路は、前記積分回路の一対の入力ノードとコモンモード基準電圧とを接続する経路に設けられたコモンモードスイッチ回路を有し、
前記制御回路は、前記積分回路における信号の積分の状態を前記初期状態に設定する場合に前記コモンモードスイッチ回路をオンし、前記積分回路における前記初期状態の設定を解除する場合に前記コモンモードスイッチ回路をオフする、
請求項４又は５に記載の増幅回路。
前記制御回路は、前記積分回路における信号の積分の状態を前記初期状態に設定する場合に前記コモンモードスイッチ回路をオンし、前記積分回路における前記初期状態の設定を解除する場合に前記コモンモードスイッチ回路をオフする、
請求項４又は５に記載の増幅回路。
【請求項7】
前記サンプルホールド回路は、
一対のノードの間で直列接続された２つの前記サンプルホールド用キャパシタをそれぞれ含む第１キャパシタ回路及び第２キャパシタ回路と、
前記第１キャパシタ回路の前記一対のノードと前記チョッパ増幅回路の一対の出力ノードとを接続する経路に設けられた第１スイッチ回路と、
前記第１キャパシタ回路の前記一対のノードと前記積分回路の前記一対の入力ノードとを接続する経路に設けられた第２スイッチ回路と、
前記第２キャパシタ回路の前記一対のノードと前記チョッパ増幅回路の前記一対の出力ノードとを接続する経路に設けられた第３スイッチ回路と、
前記第２キャパシタ回路の前記一対のノードと前記積分回路の前記一対の入力ノードとを接続する経路に設けられた第４スイッチ回路とを含み、
前記第１キャパシタ回路及び前記第２キャパシタ回路は、前記直列接続された２つの前記サンプルホールド用キャパシタの中間接続ノードが基準電位に接続されており、
前記制御回路は、
前記サンプルホールド回路において前記チョッパ動作に同期した信号の保持を行わせる場合、前記第１スイッチ回路及び前記第４スイッチ回路をオンするとともに前記第２スイッチ回路及び前記第３スイッチ回路をオフする第１スイッチ状態と、前記第１スイッチ回路及び前記第４スイッチ回路をオフするとともに前記第２スイッチ回路及び前記第３スイッチ回路をオンする第２スイッチ状態とを、前記チョッパ動作の１サイクルごとに交互に切り替え、
前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記第１スイッチ回路及び前記第３スイッチ回路をそれぞれオフするとともに、前記第２スイッチ回路及び前記第４スイッチ回路をそれぞれオンする、
請求項６に記載の増幅回路。
一対のノードの間で直列接続された２つの前記サンプルホールド用キャパシタをそれぞれ含む第１キャパシタ回路及び第２キャパシタ回路と、
前記第１キャパシタ回路の前記一対のノードと前記チョッパ増幅回路の一対の出力ノードとを接続する経路に設けられた第１スイッチ回路と、
前記第１キャパシタ回路の前記一対のノードと前記積分回路の前記一対の入力ノードとを接続する経路に設けられた第２スイッチ回路と、
前記第２キャパシタ回路の前記一対のノードと前記チョッパ増幅回路の前記一対の出力ノードとを接続する経路に設けられた第３スイッチ回路と、
前記第２キャパシタ回路の前記一対のノードと前記積分回路の前記一対の入力ノードとを接続する経路に設けられた第４スイッチ回路とを含み、
前記第１キャパシタ回路及び前記第２キャパシタ回路は、前記直列接続された２つの前記サンプルホールド用キャパシタの中間接続ノードが基準電位に接続されており、
前記制御回路は、
前記サンプルホールド回路において前記チョッパ動作に同期した信号の保持を行わせる場合、前記第１スイッチ回路及び前記第４スイッチ回路をオンするとともに前記第２スイッチ回路及び前記第３スイッチ回路をオフする第１スイッチ状態と、前記第１スイッチ回路及び前記第４スイッチ回路をオフするとともに前記第２スイッチ回路及び前記第３スイッチ回路をオンする第２スイッチ状態とを、前記チョッパ動作の１サイクルごとに交互に切り替え、
前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記第１スイッチ回路及び前記第３スイッチ回路をそれぞれオフするとともに、前記第２スイッチ回路及び前記第４スイッチ回路をそれぞれオンする、
請求項６に記載の増幅回路。
【請求項8】
前記制御回路は、
前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記チョッパ増幅回路のチョッパ動作を停止し、
前記積分回路における前記初期状態の設定を解除する場合、前記チョッパ増幅回路の前記チョッパ動作を再開する、
請求項１～７のいずれか一項に記載の増幅回路。
前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記チョッパ増幅回路のチョッパ動作を停止し、
前記積分回路における前記初期状態の設定を解除する場合、前記チョッパ増幅回路の前記チョッパ動作を再開する、
請求項１～７のいずれか一項に記載の増幅回路。
【請求項9】
前記検出回路は、前記メイン増幅回路の出力信号、前記メイン増幅回路の入力信号及び前記チョッパ増幅回路の出力信号の少なくとも１つに基づいて前記異常状態を検出する、
請求項１～８のいずれか一項に記載の増幅回路。
請求項１～８のいずれか一項に記載の増幅回路。
【請求項10】
前記メイン増幅回路は、縦続接続された複数の増幅段を含んでおり、
前記補正信号供給回路は、前記複数の増幅段の縦続接続された中間のノードに前記補正信号を供給する、
請求項１～９のいずれか一項に記載の増幅回路。
前記補正信号供給回路は、前記複数の増幅段の縦続接続された中間のノードに前記補正信号を供給する、
請求項１～９のいずれか一項に記載の増幅回路。
【請求項11】
被測定電流による磁界に応じた検出信号を出力する磁気センサと、
前記磁気センサに作用する前記被測定電流による磁界を打ち消す方向に磁界を発生するコイルと、
前記検出信号に応じて、前記磁気センサに作用する前記被測定電流による磁界と前記コイルに流れる電流による磁界とが平衡するよう前記コイルを駆動するコイル駆動回路とを備え、
前記コイル駆動回路が、請求項１～１０のいずれか一項に記載した増幅回路を有する
ことを特徴とする電流センサ。
前記磁気センサに作用する前記被測定電流による磁界を打ち消す方向に磁界を発生するコイルと、
前記検出信号に応じて、前記磁気センサに作用する前記被測定電流による磁界と前記コイルに流れる電流による磁界とが平衡するよう前記コイルを駆動するコイル駆動回路とを備え、
前記コイル駆動回路が、請求項１～１０のいずれか一項に記載した増幅回路を有する
ことを特徴とする電流センサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、チョッパ増幅回路を用いて入力オフセット電圧のドリフトを低減した増幅回路と、これを用いた電流センサに関するものである。
【背景技術】
【0002】
チョッパ増幅回路は、入力オフセット電圧のドリフトを低減する高精度の直流増幅回路に広く用いられている。一般的なチョッパ増幅回路は、入力信号を一定周波数で変調するスイッチ回路と、その変調信号を増幅するアンプと、アンプにより増幅された変調信号を復調するスイッチ回路からなる。通常、チョッパ増幅回路の後段には、復調信号に含まれる高周波成分を除去するためのフィルタ回路が設けられる。入力信号を直接増幅した場合、入力オフセット電圧のドリフト成分も一緒に増幅してしまうため、出力信号にはドリフト成分による大きな誤差が生じる。チョッパ増幅回路は、入力信号をドリフト成分の帯域より十分周波数が高い変調信号に変換して増幅を行い、これを復調して元の周波数帯域に戻すため、ドリフト成分による誤差を非常に小さくすることができる。
【0003】
チョッパ増幅回路は、高精度かつ広帯域の演算増幅器において、入力オフセット電圧を補正するためのオフセット補正回路に用いられる場合がある。チョッパ増幅回路は、専ら直流に近い入力電圧の増幅に用いられ、周波数の高い信号の増幅は別の高速なアンプによって行われる。チョッパ増幅回路を含むオフセット補正回路の応答速度は、通常の動作状態において、回路全体の周波数特性に殆ど影響を与えない。
【0004】
しかしながら、過大な信号が入力されて出力が最大レベルに振り切れた場合などにおいて、回路内部の直流電位が正常状態から大きく逸脱した飽和状態になることがある。この飽和状態から正常状態へ復帰する際には、オフセット補正回路の応答速度が問題となる。すなわち、飽和状態では負帰還制御が働いておらず、オフセット補正回路が一時的に単独で動作しているため、オフセット補正回路が単独で正常状態に戻るまで、回路全体が正常状態へ復帰できない。オフセット補正回路では、特にチョッパ増幅回路の後段に設けられたフィルタ回路の応答速度が遅いため、正常状態への復帰時間を長引かせる原因となる。
【0005】
そこで、下記の特許文献に記載される増幅回路では、過大な信号が入力されることなどによって飽和状態となった場合に、チョッパ増幅回路の後段のフィルタ回路に含まれるサンプルホールド回路の信号保持動作を停止させるとともに、前段から入力される信号をそのまま後段へ出力するようにサンプルホールド回路が制御される。これにより、サンプルホールド回路における応答の遅延が減少するため、正常状態への復帰時間を短くすることができる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１６－１２７４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところで、上記の特許文献１に記載される増幅回路において、チョッパ増幅回路の後段のフィルタ回路には、積分回路（ローパスフィルタ）も含まれており、過大な信号が入力された場合には、積分回路を構成するアンプも飽和状態となる。積分回路は大きな時定数を持つため、飽和状態から正常状態へ復帰するまでの時間が比較的長い。しかしながら、上述したサンプルホールド回路の制御では、積分回路の飽和状態を速やかに解消させることができないため、積分回路の時定数に起因した正常状態への復帰の遅れを短くすることができない。
【0008】
本発明はかかる事情に鑑みてなされたものであり、その目的は、チョッパ増幅回路を用いて入力オフセット電圧のドリフトを低減できるとともに、過大な入力信号などの影響を受けて負帰還制御が正常に働かなくなった状態から正常状態へ復帰するまでの時間を短くすることができる増幅回路と、そのような増幅回路を有する電流センサを提供することにある。
【課題を解決するための手段】
【0009】
本発明の第１の観点に係る増幅回路は、出力が入力に負帰還されたメイン増幅回路と、前記メイン増幅回路の入力オフセット電圧を補正するオフセット補正回路と、前記メイン増幅回路に入力される信号のレベルが正常範囲を超えた異常状態を検出する検出回路と、前記オフセット補正回路を制御する制御回路とを有する。前記メイン増幅回路は、前記オフセット補正回路から供給される補正信号に応じて前記入力オフセット電圧が補正される。前記オフセット補正回路は、前記メイン増幅回路の入力電圧を増幅するチョッパ増幅回路と、前記チョッパ増幅回路の出力信号に含まれる高周波成分を除去するフィルタ回路と、前記フィルタ回路の出力信号に応じた前記補正信号を前記メイン増幅回路に供給する補正信号供給回路とを含む。前記フィルタ回路は、前記チョッパ増幅回路と前記補正信号供給回路との間の信号経路に設けられた積分回路を含む。前記制御回路は、前記検出回路において前記異常状態が検出された場合、前記積分回路における信号の積分の状態を初期状態に設定し、前記検出回路において前記異常状態が検出された後、前記メイン増幅回路に入力される信号のレベルが前記正常範囲に含まれた正常状態に戻ったことが前記検出回路において検出された場合、前記積分回路における前記初期状態の設定を解除する。
【0010】
上記の構成によれば、前記メイン増幅回路に入力される信号のレベルが正常範囲を超える前記異常状態が検出された場合、前記積分回路における信号の積分の状態が前記初期状態に設定される。その後、前記メイン増幅回路に入力される信号のレベルが前記正常範囲に含まれた前記正常状態に戻ったことが検出された場合、前記積分回路における前記初期状態の設定が解除される。このとき、前記積分回路における信号の積分が前記初期状態から再開されるため、前記積分回路では、負帰還制御が正常に働いている場合に近い状態で積分動作が開始され易くなる。これにより、前記フィルタ回路の出力信号に応じて前記補正信号供給回路から出力される前記補正信号は、速やかに適正なレベルへ戻り易くなるため、負帰還制御が正常な状態へ速やかに復帰し易くなる。
【0011】
好適に、前記制御回路は、前記検出回路において前記異常状態が検出された後、前記検出回路において前記正常状態に戻ったことが検出された場合、前記正常状態に戻ったことが検出された時から遅延時間が経過した後、前記積分回路における前記初期状態の設定を解除する。
この構成によれば、前記検出回路において前記正常状態に戻ったことが検出された後も、前記遅延時間の期間においては、前記積分回路における前記初期状態の設定が維持される。これにより、前記正常状態へ戻っていない段階で前記積分回路の信号の積分が再開されることを回避し易くなる。
この構成によれば、前記検出回路において前記正常状態に戻ったことが検出された後も、前記遅延時間の期間においては、前記積分回路における前記初期状態の設定が維持される。これにより、前記正常状態へ戻っていない段階で前記積分回路の信号の積分が再開されることを回避し易くなる。
【0012】
好適に、前記積分回路は、前記チョッパ増幅回路と前記補正信号供給回路との間の信号経路に設けられた積分用増幅段と、前記積分用増幅段の入力と出力との間の少なくとも１つの負帰還経路に設けられた少なくとも１つの積分用キャパシタと、前記積分用キャパシタに充電された電荷を放電する放電回路とを含み、前記制御回路は、前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記積分用キャパシタに充電された電荷を前記放電回路により放電する。
この構成によれば、前記積分用キャパシタに充電された電荷が放電されることによって、前記積分回路における信号の積分の状態が前記初期状態に設定される。これにより、前記積分回路における信号の積分が再開される場合には、前記積分用キャパシタにおいて電荷が放電された状態から充電が開始される。
この構成によれば、前記積分用キャパシタに充電された電荷が放電されることによって、前記積分回路における信号の積分の状態が前記初期状態に設定される。これにより、前記積分回路における信号の積分が再開される場合には、前記積分用キャパシタにおいて電荷が放電された状態から充電が開始される。
【0013】
好適に、前記フィルタ回路は、前記チョッパ増幅回路と前記積分回路との間の信号経路、又は、前記積分回路と前記補正信号供給回路との間の信号経路に設けられたサンプルホールド回路を含み、前記サンプルホールド回路は、前記チョッパ増幅回路のチョッパ動作に同期して、前段から入力した信号を１以上のサンプルホールド用キャパシタに保持するとともに、当該保持した信号を後段に出力し、前記制御回路は、前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記サンプルホールド回路による前記チョッパ動作に同期した信号の保持を停止するとともに、前記サンプルホールド用キャパシタに保持する信号のレベルを初期レベルに設定し、前記積分回路における前記初期状態の設定を解除する場合、前記サンプルホールド用キャパシタにおける前記初期レベルの設定を解除するとともに、前記サンプルホールド回路による前記チョッパ動作に同期した信号の保持を再開する。
この構成によれば、前記積分回路における信号の積分の状態が前記初期状態に設定される場合、前記サンプルホールド回路による前記チョッパ動作に同期した信号の保持が停止されるとともに、前記サンプルホールド用キャパシタに保持される信号のレベルが前記初期レベルに設定される。その後、前記積分回路における前記初期状態の設定が解除される場合、前記サンプルホールド用キャパシタにおける前記初期レベルの設定が解除されるとともに、前記サンプルホールド回路による前記チョッパ動作に同期した信号の保持が再開される。このとき、前記サンプルホールド用キャパシタに保持される信号のレベルが前記初期レベルになっている状態から前記サンプルホールド回路の動作が再開されるため、前記サンプルホールド回路では、負帰還制御が正常に働いている場合に近い状態で信号保持動作が開始され易くなる。これにより、前記フィルタ回路の出力信号に応じて前記補正信号供給回路から出力される前記補正信号は、速やかに適正なレベルへ戻り易くなるため、負帰還制御が正常な状態へ速やかに復帰し易くなる。
この構成によれば、前記積分回路における信号の積分の状態が前記初期状態に設定される場合、前記サンプルホールド回路による前記チョッパ動作に同期した信号の保持が停止されるとともに、前記サンプルホールド用キャパシタに保持される信号のレベルが前記初期レベルに設定される。その後、前記積分回路における前記初期状態の設定が解除される場合、前記サンプルホールド用キャパシタにおける前記初期レベルの設定が解除されるとともに、前記サンプルホールド回路による前記チョッパ動作に同期した信号の保持が再開される。このとき、前記サンプルホールド用キャパシタに保持される信号のレベルが前記初期レベルになっている状態から前記サンプルホールド回路の動作が再開されるため、前記サンプルホールド回路では、負帰還制御が正常に働いている場合に近い状態で信号保持動作が開始され易くなる。これにより、前記フィルタ回路の出力信号に応じて前記補正信号供給回路から出力される前記補正信号は、速やかに適正なレベルへ戻り易くなるため、負帰還制御が正常な状態へ速やかに復帰し易くなる。
【0014】
好適に、前記制御回路は、前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記サンプルホールド回路の前記前段から前記サンプルホールド用キャパシタへ信号を入力する経路を遮断するように前記サンプルホールド回路を制御する。
この構成によれば、前記サンプルホールド回路の前記前段から前記サンプルホールド用キャパシタへ無駄な電流が流れなくなる。
この構成によれば、前記サンプルホールド回路の前記前段から前記サンプルホールド用キャパシタへ無駄な電流が流れなくなる。
【0015】
好適に、前記フィルタ回路は、前記積分回路の一対の入力ノードとコモンモード基準電圧とを接続する経路に設けられたコモンモードスイッチ回路を有し、前記積分回路における信号の積分の状態を前記初期状態に設定する場合に前記コモンモードスイッチ回路をオンし、前記積分回路における前記初期状態の設定を解除する場合に前記コモンモードスイッチ回路をオフする。
この構成によれば、前記積分回路における前記初期状態の設定が解除されて前記積分回路の信号の積分が再開されるときに、前記積分回路における前記一対の入力ノードの電圧が前記コモンモード基準電圧になっている。このとき、前記積分回路では、負帰還制御が正常に働いている場合に近い状態で積分動作が開始され易くなる。これにより、前記フィルタ回路の出力信号に応じて前記補正信号供給回路から出力される前記補正信号は、速やかに適正なレベルへ戻り易くなるため、負帰還制御が正常な状態へ速やかに復帰し易くなる。
更に、この場合、前記チョッパ増幅回路と前記積分回路との間の信号経路に設けられた前記サンプルホールド回路において、前記前段の前記チョッパ増幅回路から前記サンプルホールド用キャパシタへ信号を入力する経路を遮断することにより、前記チョッパ増幅回路と前記コモンモード基準電圧とが短絡して、前記チョッパ増幅回路から前記コモンモード基準電圧に電流が流れることを防止できる。
この構成によれば、前記積分回路における前記初期状態の設定が解除されて前記積分回路の信号の積分が再開されるときに、前記積分回路における前記一対の入力ノードの電圧が前記コモンモード基準電圧になっている。このとき、前記積分回路では、負帰還制御が正常に働いている場合に近い状態で積分動作が開始され易くなる。これにより、前記フィルタ回路の出力信号に応じて前記補正信号供給回路から出力される前記補正信号は、速やかに適正なレベルへ戻り易くなるため、負帰還制御が正常な状態へ速やかに復帰し易くなる。
更に、この場合、前記チョッパ増幅回路と前記積分回路との間の信号経路に設けられた前記サンプルホールド回路において、前記前段の前記チョッパ増幅回路から前記サンプルホールド用キャパシタへ信号を入力する経路を遮断することにより、前記チョッパ増幅回路と前記コモンモード基準電圧とが短絡して、前記チョッパ増幅回路から前記コモンモード基準電圧に電流が流れることを防止できる。
【0016】
好適に、前記サンプルホールド回路は、一対のノードの間で直列接続された２つの前記サンプルホールド用キャパシタをそれぞれ含む第１キャパシタ回路及び第２キャパシタ回路と、前記第１キャパシタ回路の前記一対のノードと前記チョッパ増幅回路の一対の出力ノードとを接続する経路に設けられた第１スイッチ回路と、前記第１キャパシタ回路の前記一対のノードと前記積分回路の前記一対の入力ノードとを接続する経路に設けられた第２スイッチ回路と、前記第２キャパシタ回路の前記一対のノードと前記チョッパ増幅回路の前記一対の出力ノードとを接続する経路に設けられた第３スイッチ回路と、前記第２キャパシタ回路の前記一対のノードと前記積分回路の前記一対の入力ノードとを接続する経路に設けられた第４スイッチ回路とを含み、前記第１キャパシタ回路及び前記第２キャパシタ回路は、前記直列接続された２つの前記サンプルホールド用キャパシタの中間接続ノードが基準電位に接続されており、前記制御回路は、前記サンプルホールド回路において前記チョッパ動作に同期した信号の保持を行わせる場合、前記第１スイッチ回路及び前記第４スイッチ回路をオンするとともに前記第２スイッチ回路及び前記第３スイッチ回路をオフする第１スイッチ状態と、前記第１スイッチ回路及び前記第４スイッチ回路をオフするとともに前記第２スイッチ回路及び前記第３スイッチ回路をオンする第２スイッチ状態とを、前記チョッパ動作の１サイクルごとに交互に切り替え、前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記第１スイッチ回路及び前記第３スイッチ回路をそれぞれオフするとともに、前記第２スイッチ回路及び前記第４スイッチ回路をそれぞれオンする。
この構成によれば、前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記第１キャパシタ回路及び前記第２キャパシタ回路における各前記サンプルホールド用キャパシタには、前記コモンモード基準電圧に応じた電圧がそれぞれ印加される。
この構成によれば、前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記第１キャパシタ回路及び前記第２キャパシタ回路における各前記サンプルホールド用キャパシタには、前記コモンモード基準電圧に応じた電圧がそれぞれ印加される。
【0017】
好適に、前記制御回路は、前記積分回路における信号の積分の状態を前記初期状態に設定する場合、前記チョッパ増幅回路の前記チョッパ動作を停止し、前記積分回路における前記初期状態の設定を解除する場合、前記チョッパ増幅回路の前記チョッパ動作を再開する。
この構成によれば、前記積分回路における信号の積分の状態が前記初期状態に設定されてから当該設定が解除されるまでの間、前記チョッパ増幅回路の前記チョッパ動作が停止される。これにより、前記チョッパ動作に伴う雑音の発生が抑制される。
この構成によれば、前記積分回路における信号の積分の状態が前記初期状態に設定されてから当該設定が解除されるまでの間、前記チョッパ増幅回路の前記チョッパ動作が停止される。これにより、前記チョッパ動作に伴う雑音の発生が抑制される。
【0018】
好適に、前記検出回路は、前記メイン増幅回路の出力信号、前記メイン増幅回路の入力信号及び前記チョッパ増幅回路の出力信号の少なくとも１つに基づいて前記異常状態を検出する。
【0019】
好適に、前記メイン増幅回路は、縦続接続された複数の増幅段を含んでおり、前記補正信号供給回路は、前記複数の増幅段の縦続接続された中間のノードに前記補正信号を供給する。
【0020】
本発明の第２の観点に係る電流センサは、被測定電流による磁界に応じた検出信号を出力する磁気センサと、前記磁気センサに作用する前記被測定電流による磁界を打ち消す方向に磁界を発生するコイルと、前記検出信号に応じて、前記磁気センサに作用する前記被測定電流による磁界と前記コイルに流れる電流による磁界とが平衡するよう前記コイルを駆動するコイル駆動回路とを備え、前記コイル駆動回路が、上記第１の観点に係る増幅回路を有する。
【発明の効果】
【0021】
本発明によれば、チョッパ増幅回路を用いて入力オフセット電圧のドリフトを低減できるとともに、過大な入力信号などの影響を受けて負帰還制御が正常に働かなくなった状態から正常状態へ復帰するまでの時間を短くすることができる。
【図面の簡単な説明】
【0022】
【発明を実施するための形態】
【0023】
＜第１の実施形態＞
図１は、本実施形態に係る増幅回路の構成の一例を示す図である。
図１に示す増幅回路１は、入力信号の増幅を行うメイン増幅回路２と、メイン増幅回路２の入力オフセット電圧を補正するオフセット補正回路３と、検出回路４と、制御回路５とを有する。
図１は、本実施形態に係る増幅回路の構成の一例を示す図である。
図１に示す増幅回路１は、入力信号の増幅を行うメイン増幅回路２と、メイン増幅回路２の入力オフセット電圧を補正するオフセット補正回路３と、検出回路４と、制御回路５とを有する。
【0024】
メイン増幅回路２は、縦続接続された２つの増幅段Ｇ１，Ｇ２を有する。増幅段Ｇ１が入力電圧Ｖａを増幅し、この増幅段Ｇ１の出力信号を増幅段Ｇ２が更に増幅する。図１の例において、増幅段Ｇ１，Ｇ２は２つの差動入力端子（反転入力端子、非反転入力端子）と２つの差動出力端子（反転出力、非反転出力端子）を有する。増幅段Ｇ１の反転出力端子が増幅段Ｇ２の非反転入力端子に接続され、増幅段Ｇ１の非反転出力端子が増幅段Ｇ２の反転入力端子に接続される。例えば増幅段Ｇ１は、入力される電圧の差動信号（入力電圧Ｖａ）に応じた電流の差動信号（Ｉ１ａ，Ｉ１ｂ）を出力する。増幅段Ｇ２は、入力される電流の差動信号（Ｉ１ａ，Ｉ１ｂ）に応じた電圧の差動信号（出力電圧Ｖｏ）を出力する。
【0025】
メイン増幅回路２は、その出力が抵抗Ｒ１～Ｒ４の帰還回路によって入力に負帰還される。抵抗Ｒ２は増幅段Ｇ２の反転出力端子と増幅段Ｇ１の反転入力端子との間の経路に設けられ、抵抗Ｒ４は増幅段Ｇ２の非反転出力端子と増幅段Ｇ１の非反転入力端子との間の経路に設けられる。抵抗Ｒ１は増幅段Ｇ１の非反転入力端子と入力電圧Ｖｉの一方の入力端子との間の経路に設けられ、抵抗Ｒ３は増幅段Ｇ１の反転入力端子と入力電圧Ｖｉの他方の入力端子の間の経路に設けられる。抵抗Ｒ１とＲ３の抵抗値を「Ｒｂ」、抵抗Ｒ２とＲ４の抵抗値を「Ｒｆ」とすると、電圧増幅率はほぼ「Ｒｆ／Ｒｂ」となる。
【0026】
オフセット補正回路３は、負帰還の作用によってゼロ電圧に近くなるメイン増幅回路２の初段（増幅段Ｇ１）の入力電圧Ｖａを増幅し、増幅により得られた信号を補正信号としてメイン増幅回路２の中間のノード（増幅段Ｇ１の差動出力と増幅段Ｇ２の差動入力とを縦続接続したノードＮｍ１、Ｎｍ２）に供給する。例えばオフセット補正回路３は、電流の差動信号（Ｉ５ａ，Ｉ５ｂ）を補正信号としてノードＮｍ１、Ｎｍ２に出力する。増幅段Ｇ２には、ノードＮｍ１、Ｎｍ２において合成された電流の差動信号（Ｉ１ａ＋Ｉ５ａ，Ｉ１ｂ＋Ｉ５ｂ）が入力される。
【0027】
オフセット補正回路３の補正信号は、メイン増幅回路２の増幅段Ｇ２と帰還回路（抵抗Ｒ１～Ｒ４）を介して、メイン増幅回路２の入力（増幅段Ｇ１の入力）に負帰還される。メイン増幅回路２の入力電圧Ｖａが正の方向に増大すると、入力電圧Ｖａの正方向への増大が抑制されるように負帰還が働き、逆に入力電圧Ｖａが負の方向に増大すると、入力電圧Ｖａの負方向への増大が抑制されるように負帰還が働く。
【0028】
図１の例において、オフセット補正回路３は、メイン増幅回路２の入力電圧Ｖａを増幅するチョッパ増幅回路１０と、チョッパ増幅回路１０の出力信号に含まれる高周波成分を除去するフィルタ回路２０と、フィルタ回路２０の出力信号に応じた補正信号をメイン増幅回路２に供給する補正信号供給回路Ｇ５とを有する。
【0029】
チョッパ増幅回路１０は、チョッパ動作によってメイン増幅回路２の入力電圧Ｖａを増幅する。チョッパ増幅回路１０は、例えば図１に示すように、チョッパ変調器ＣＨ１と、チョッパ増幅段Ｇ３と、チョッパ復調器ＣＨ２とを有する。
【0030】
チョッパ変調器ＣＨ１は、入力電圧Ｖａをクロック信号ＣＬＫに同期した制御信号Φｃｈｐに応じて変調する。例えばチョッパ変調器ＣＨ１は、差動信号である入力電圧Ｖａの極性を正負に反転するスイッチ回路を用いて構成される。
【0031】
チョッパ増幅段Ｇ３は、チョッパ変調器ＣＨ１において変調された入力電圧Ｖａの変調信号を増幅する回路である。図１の例において、チョッパ増幅段Ｇ３の入力信号と出力信号はそれぞれ差動信号である。例えばチョッパ増幅段Ｇ３は、入力される電圧の差動信号に応じた電流の差動信号を出力してもよい。
【0032】
チョッパ復調器ＣＨ２は、チョッパ増幅段Ｇ３において増幅された変調信号を制御信号Φｃｈｐに応じて復調する。例えばチョッパ復調器ＣＨ２は、チョッパ増幅段Ｇ３から出力される差動信号の極性を正負に反転するスイッチ回路を用いて構成される。
【0033】
フィルタ回路２０は、図１の例において、サンプルホールド回路３０と、積分回路４０と、コモンモードスイッチ回路５０を含む。
【0034】
サンプルホールド回路３０及び積分回路４０は、チョッパ増幅回路１０と補正信号供給回路Ｇ５との間の信号経路に設けられている。図１の例において、チョッパ増幅回路１０の後段にサンプルホールド回路３０が設けられ、サンプルホールド回路３０の後段に積分回路４０が設けられ、積分回路４０の後段に補正信号供給回路Ｇ５が設けられている。コモンモードスイッチ回路５０は、積分回路４０の入力に設けられている。
【0035】
サンプルホールド回路３０は、チョッパ増幅回路１０の出力に含まれるリップルを除去する回路であり、クロック信号ＣＬＫに同期した制御信号Φｃｈｐの周波数成分を減衰するノッチフィルタとして動作する。サンプルホールド回路３０は、チョッパ増幅回路１０のチョッパ動作に同期して、前段のチョッパ増幅回路１０から入力した信号を後述するサンプルホールド用キャパシタＣｄ１～Ｃｄ４（図２）に保持するとともに、これらのキャパシタ（Ｃｄ１～Ｃｄ４）に保持した信号を後段の積分回路４０に出力する。
【0036】
サンプルホールド回路３０は、例えば図２に示すように、第１キャパシタ回路３０１及び第２キャパシタ回路３０２と、第１スイッチ回路３１１と、第２スイッチ回路３１２と、第３スイッチ回路３１３と、第４スイッチ回路３１４とを含む。
【0037】
第１キャパシタ回路３０１は、一対のノードＮ５及びＮ６の間で直列接続された２つのサンプルホールド用キャパシタＣｄ１及びＣｄ２を含む。２つのサンプルホールド用キャパシタＣｄ１及びＣｄ２の中間接続ノードは、基準電位ＧＮＤに接続される。
第２キャパシタ回路３０２は、一対のノードＮ７及びＮ８の間で直列接続された２つのサンプルホールド用キャパシタＣｄ３及びＣｄ４を含む。２つのサンプルホールド用キャパシタＣｄ３及びＣｄ４の中間接続ノードは、基準電位ＧＮＤに接続される。
第２キャパシタ回路３０２は、一対のノードＮ７及びＮ８の間で直列接続された２つのサンプルホールド用キャパシタＣｄ３及びＣｄ４を含む。２つのサンプルホールド用キャパシタＣｄ３及びＣｄ４の中間接続ノードは、基準電位ＧＮＤに接続される。
【0038】
第１スイッチ回路３１１は、第１キャパシタ回路３０１の一対のノードＮ５及びＮ６とチョッパ増幅回路１０の一対の出力ノードＮ３及びＮ４とを接続する経路に設けられている。図２の例において、第１スイッチ回路３１１は、ノードＮ５とノードＮ３との間の経路に設けられたスイッチＳ３、及び、ノードＮ６とノードＮ４との間の経路に設けられたスイッチＳ４を含む。
第２スイッチ回路３１２は、第１キャパシタ回路３０１の一対のノードＮ５及びＮ６と積分回路４０の一対の入力ノードＮ１及びＮ２とを接続する経路に設けられている。図２の例において、第２スイッチ回路３１２は、ノードＮ５とノードＮ１との間の経路に設けられたスイッチＳ５、及び、ノードＮ６とノードＮ２との間の経路に設けられたスイッチＳ６を含む。
第３スイッチ回路３１３は、第２キャパシタ回路３０２の一対のノードＮ７及びＮ８とチョッパ増幅回路１０の一対の出力ノードＮ３及びＮ４とを接続する経路に設けられている。図２の例において、第３スイッチ回路３１３は、ノードＮ７とノードＮ３との間の経路に設けられたスイッチＳ７、及び、ノードＮ８とノードＮ４との間の経路に設けられたスイッチＳ８を含む。
第４スイッチ回路３１４は、第２キャパシタ回路３０２の一対のノードＮ７及びＮ８と積分回路４０の一対の入力ノードＮ１及びＮ２とを接続する経路に設けられている。図２の例において、第４スイッチ回路３１４は、ノードＮ７とノードＮ１との間の経路に設けられたスイッチＳ９、及び、ノードＮ８とノードＮ２との間の経路に設けられたスイッチＳ１０を含む。
第２スイッチ回路３１２は、第１キャパシタ回路３０１の一対のノードＮ５及びＮ６と積分回路４０の一対の入力ノードＮ１及びＮ２とを接続する経路に設けられている。図２の例において、第２スイッチ回路３１２は、ノードＮ５とノードＮ１との間の経路に設けられたスイッチＳ５、及び、ノードＮ６とノードＮ２との間の経路に設けられたスイッチＳ６を含む。
第３スイッチ回路３１３は、第２キャパシタ回路３０２の一対のノードＮ７及びＮ８とチョッパ増幅回路１０の一対の出力ノードＮ３及びＮ４とを接続する経路に設けられている。図２の例において、第３スイッチ回路３１３は、ノードＮ７とノードＮ３との間の経路に設けられたスイッチＳ７、及び、ノードＮ８とノードＮ４との間の経路に設けられたスイッチＳ８を含む。
第４スイッチ回路３１４は、第２キャパシタ回路３０２の一対のノードＮ７及びＮ８と積分回路４０の一対の入力ノードＮ１及びＮ２とを接続する経路に設けられている。図２の例において、第４スイッチ回路３１４は、ノードＮ７とノードＮ１との間の経路に設けられたスイッチＳ９、及び、ノードＮ８とノードＮ２との間の経路に設けられたスイッチＳ１０を含む。
【0039】
第１スイッチ回路３１１は制御信号Φ１に応じてオンオフし、第２スイッチ回路３１２は制御信号Φ２に応じてオンオフし、第３スイッチ回路３１３は制御信号Φ３に応じてオンオフし、第４スイッチ回路３１４は制御信号Φ４に応じてオンオフする。
【0040】
積分回路４０は、前段のサンプルホールド回路３０から入力される信号を積分し、積分した信号を後段の補正信号供給回路Ｇ５に出力する。積分回路４０は、サンプルホールド回路３０の出力に含まれる高周波成分（特に、チョッパ復調器ＣＨ２のチョッパ動作によって高調波となった入力電圧Ｖａのドリフト成分）を除去する。積分回路４０は、例えば図１に示すように、サンプルホールド回路３０と補正信号供給回路Ｇ５との間の信号経路に設けられた積分用増幅段Ｇ４と、積分用増幅段Ｇ４の入力と出力との間の負帰還経路に設けられた積分用キャパシタＣｓ１及びＣｓ２と、積分用キャパシタＣｓ１及びＣｓ２に充電された電荷を放電する放電回路４０１及び４０２とを含む。
【0041】
図１の例において、積分用増幅段Ｇ４の入力信号と出力信号はそれぞれ差動信号である。積分用増幅段Ｇ４の非反転入力端子がサンプルホールド回路３０を介してチョッパ増幅回路１０の出力ノードＮ３に接続され、積分用増幅段Ｇ４の反転入力端子がサンプルホールド回路３０を介してチョッパ増幅回路１０の出力ノードＮ４に接続される。例えば積分用増幅段Ｇ４は、入力される電圧の差動信号に応じた電流の差動信号を出力してもよい。
【0042】
積分用キャパシタＣｓ１は、積分用増幅段Ｇ４の反転出力端子と非反転入力端子との間の経路に設けられる。積分用キャパシタＣｓ２は、積分用増幅段Ｇ４の非反転出力端子と反転入力端子との間の経路に設けられる。図１の例において、放電回路４０１は積分用キャパシタＣｓ１と並列に接続されたスイッチであり、放電回路４０２は積分用キャパシタＣｓ２と並列に接続されたスイッチである。放電回路４０１及び４０２は、制御信号Φｓｔｐに応じてオンオフする。
【0043】
コモンモードスイッチ回路５０は、積分回路４０の一対の入力ノードＮ１及びＮ２とコモンモード基準電圧Ｖｒとを接続する経路に設けられており、制御信号Φｓｔｐに応じてオンオフする。図２の例において、コモンモードスイッチ回路５０は、ノードＮ１とコモンモード基準電圧Ｖｒとの間の経路に設けられたスイッチＳ１、及び、ノードＮ２とコモンモード基準電圧Ｖｒとの間の経路に設けられたスイッチＳ２を含む。コモンモード基準電圧Ｖｒは、例えば、電源電圧に対して２分の１の電圧に設定される。
【0044】
図１に戻る。
補正信号供給回路Ｇ５は、前段の積分回路４０の出力信号（電圧Ｖｃ）に応じた補正信号（Ｉ５ａ，Ｉ５ｂ）を増幅段Ｇ１及び増幅段Ｇ２の縦続接続された中間のノードＮｍ１及びＮｍ２に供給する。補正信号供給回路Ｇ５は、入力される電圧の差動信号（電圧Ｖｃ）に応じた電流の差動信号（Ｉ５ａ，Ｉ５ｂ）を出力する増幅回路である。図１の例において、補正信号供給回路Ｇ５の非反転入力端子が積分用増幅段Ｇ４の反転出力端子に接続され、補正信号供給回路Ｇ５の反転入力端子が積分用増幅段Ｇ４の非反転出力端子に接続される。補正信号供給回路Ｇ５の反転出力端子は、増幅段Ｇ１の反転出力端子及び増幅段Ｇ２の非反転入力端子につながるノードＮｍ１に接続され、補正信号供給回路Ｇ５の非反転出力端子は、増幅段Ｇ１の非反転出力端子及び増幅段Ｇ２の反転入力端子につながるノードＮｍ２に接続される。
補正信号供給回路Ｇ５は、前段の積分回路４０の出力信号（電圧Ｖｃ）に応じた補正信号（Ｉ５ａ，Ｉ５ｂ）を増幅段Ｇ１及び増幅段Ｇ２の縦続接続された中間のノードＮｍ１及びＮｍ２に供給する。補正信号供給回路Ｇ５は、入力される電圧の差動信号（電圧Ｖｃ）に応じた電流の差動信号（Ｉ５ａ，Ｉ５ｂ）を出力する増幅回路である。図１の例において、補正信号供給回路Ｇ５の非反転入力端子が積分用増幅段Ｇ４の反転出力端子に接続され、補正信号供給回路Ｇ５の反転入力端子が積分用増幅段Ｇ４の非反転出力端子に接続される。補正信号供給回路Ｇ５の反転出力端子は、増幅段Ｇ１の反転出力端子及び増幅段Ｇ２の非反転入力端子につながるノードＮｍ１に接続され、補正信号供給回路Ｇ５の非反転出力端子は、増幅段Ｇ１の非反転出力端子及び増幅段Ｇ２の反転入力端子につながるノードＮｍ２に接続される。
【0045】
検出回路４は、メイン増幅回路２に入力される信号のレベルが正常範囲を超えた異常状態を検出する。すなわち、検出回路４は、過大な入力電圧Ｖｉが印加されることによって各回路のバイアス電圧等が異常な状態になり、負帰還制御が正常に働かなくなったことを検出する。図１の例において、検出回路４は、メイン増幅回路２の出力電圧Ｖｏに基づいてこの異常状態を検出する。すなわち、検出回路４は、差動信号である出力電圧Ｖｏの正側の電圧Ｖｏｐ及び負側の電圧Ｖｏｎをそれぞれしきい値Ｖｔｈと比較し、いずれか一方がしきい値Ｖｔｈより高い電圧となった場合、異常状態が発生したことを検出する。しきい値Ｔｔｈは、例えば、メイン増幅回路２において線形動作が保証される電圧の上限値より高い値（例えば電源電圧の９０％程度）に設定される。
【0046】
図１に示す検出回路４は、比較器４１及び４２と、ＯＲ回路４３を含む。比較器４１は、電圧Ｖｏｐがしきい値Ｖｔｈを超えた場合にハイレベルの信号を出力し、比較器４２は、電圧Ｖｏｎがしきい値Ｖｔｈを超えた場合にハイレベルの信号を出力する。ＯＲ回路４３は、比較器４１及び４２のいずれかがハイレベルの信号を出力する場合、異常状態が発生したことを示すハイレベルの検出信号Φｅを出力する。
【0047】
制御回路５は、オフセット補正回路３を制御する回路であり、上述した制御信号Φｃｈｐ、Φ１～Φ４、Φｓｔｐを生成する。
【0048】
制御回路５は、通常の動作において、チョッパ増幅回路１０のチョッパ動作の１サイクルごとに、サンプルホールド回路３０の第１キャパシタ回路３０１及び第２キャパシタ回路３０２を前段（チョッパ増幅回路１０）の出力へ交互に切り替えて接続するとともに、前段（チョッパ増幅回路１０）の出力から切り離された方のキャパシタ回路（第１キャパシタ回路３０１又は第２キャパシタ回路３０２）を後段（積分回路４０）の入力に接続する。すなわち、制御回路５は、サンプルホールド回路３０においてチョッパ動作に同期した信号の保持を行わせる場合、第１スイッチ回路３１１及び第４スイッチ回路３１４をオンするとともに第２スイッチ回路３１２及び第３スイッチ回路３１３をオフする「第１スイッチ状態」と、第１スイッチ回路３１１及び第４スイッチ回路３１４をオフするとともに第２スイッチ回路３１２及び第３スイッチ回路３１３をオンする「第２スイッチ状態」とを、チョッパ動作の１サイクル（クロック信号ＣＬＫの１サイクル）ごとに交互に切り替える。図３の例において、サンプルホールド回路３０は「第１スイッチ状態」になっている。
【0049】
なお、この場合、制御回路５は、「第１スイッチ状態」と「第２スイッチ状態」との切り替えのタイミングと、チョッパ増幅回路１０において信号レベルが切り替わるタイミングとを一定の位相だけずらす。例えば、制御回路５は、チョッパ増幅回路１０において信号レベルが切り替わる一のタイミングと、当該一のタイミングの次にチョッパ増幅回路１０において信号レベルが切り替わるタイミングとの中間の時点において、「第１スイッチ状態」と「第２スイッチ状態」との切り替えを行う。
【0050】
他方、制御回路５は、検出回路４において異常状態が検出された場合、積分回路４０における信号の積分の状態を初期状態に設定する。例えば制御回路５は、積分回路４０の積分用キャパシタＣｓ１及びＣｓ２に充電される電荷をそれぞれ放電回路４０１及び４０２によって放電する。
【0051】
制御回路５は、積分回路４０における信号の積分の状態を初期状態に設定する場合（放電回路４０１及び４０２による放電を行う場合）、サンプルホールド回路３０によるチョッパ動作に同期した信号の保持を停止するとともに、サンプルホールド用キャパシタＣｄ１～Ｃｄ４に保持する信号のレベルを初期レベルに設定する。
具体的には、制御回路５は、第１スイッチ回路３１１及び第３スイッチ回路３１３をそれぞれオフするとともに、第２スイッチ回路３１２及び第４スイッチ回路３１４をそれぞれオンする。また、制御回路５は、コモンモードスイッチ回路５０をオンさせて、積分回路４０の入力ノードＮ１及びＮ２をそれぞれコモンモード基準電圧Ｖｒに接続する。
これにより、サンプルホールド用キャパシタＣｄ１～Ｃｄ４の各々には、コモンモードスイッチ回路５０を介してコモンモード基準電圧Ｖｒ（初期レベルの電圧）が印加される。また、サンプルホールド回路３０の前段（チョッパ増幅回路１０）からサンプルホールド用キャパシタＣｄ１～Ｃｄ４へ信号を入力する経路が、第１スイッチ回路３１１及び第３スイッチ回路３１３によって遮断された状態になる。
更にこの場合、制御回路５は、チョッパ増幅回路１０のチョッパ動作を停止させる。すなわち、制御回路５は、クロック信号ＣＬＫに同期した制御信号Φｃｈｐの周期的な変化を停止させる。チョッパ動作が停止することにより、チョッパ増幅回路１０におけるノイズの発生が抑制される。
具体的には、制御回路５は、第１スイッチ回路３１１及び第３スイッチ回路３１３をそれぞれオフするとともに、第２スイッチ回路３１２及び第４スイッチ回路３１４をそれぞれオンする。また、制御回路５は、コモンモードスイッチ回路５０をオンさせて、積分回路４０の入力ノードＮ１及びＮ２をそれぞれコモンモード基準電圧Ｖｒに接続する。
これにより、サンプルホールド用キャパシタＣｄ１～Ｃｄ４の各々には、コモンモードスイッチ回路５０を介してコモンモード基準電圧Ｖｒ（初期レベルの電圧）が印加される。また、サンプルホールド回路３０の前段（チョッパ増幅回路１０）からサンプルホールド用キャパシタＣｄ１～Ｃｄ４へ信号を入力する経路が、第１スイッチ回路３１１及び第３スイッチ回路３１３によって遮断された状態になる。
更にこの場合、制御回路５は、チョッパ増幅回路１０のチョッパ動作を停止させる。すなわち、制御回路５は、クロック信号ＣＬＫに同期した制御信号Φｃｈｐの周期的な変化を停止させる。チョッパ動作が停止することにより、チョッパ増幅回路１０におけるノイズの発生が抑制される。
【0052】
制御回路５は、検出回路４において異常状態が検出された後、メイン増幅回路２に入力される信号のレベルが正常範囲に含まれた正常状態に戻ったことが検出回路４において検出された場合、積分回路４０における初期状態の設定を解除する（放電回路４０１及び４０２による放電を停止する）。例えば、制御回路５は、検出回路４において異常状態が検出された後、検出回路４において正常状態に戻ったことが検出された場合に、正常状態へ戻ったことが検出された時から遅延時間が経過した後で、積分回路４０における初期状態の設定を解除する（放電回路４０１及び４０２による放電を停止する）。この遅延時間は、例えば、検出回路４において正常状態に戻ったことが確実に検出されることが見込まれる時間に設定される。
【0053】
制御回路５は、積分回路４０における初期状態の設定（放電回路４０１及び４０２による放電）を解除する場合、サンプルホールド用キャパシタＣｄ１～Ｃｄ４における初期レベルの設定を解除する（サンプルホールド用キャパシタＣｄ１～Ｃｄ４へのコモンモード基準電圧Ｖｒの印加を停止する）とともに、サンプルホールド回路３０によるチョッパ動作に同期した信号の保持（「第１スイッチ状態」と「第２スイッチ状態」とを交互に切り替える動作）を再開する。この場合、制御回路５は、コモンモードスイッチ回路５０をオフさせて、積分回路４０の入力ノードＮ１及びＮ２をそれぞれコモンモード基準電圧Ｖｒから切り離す。また、制御回路５は、停止させていたチョッパ増幅回路１０のチョッパ動作を再開する。
【0054】
図３は、制御回路５において制御信号Φ１～Φ４及びΦｓｔｐを生成する部分の構成の一例を示す図である。制御回路５は、例えば図３に示すように、遅延回路５１と、ＮＯＴ回路５２と、ＮＡＮＤ回路５３及び５４と、ＸＯＲ回路５５及び５６とを有する。
【0055】
遅延回路５１は、検出回路４から出力される検出信号Φｅに遅延を与え、制御信号Φｓｔｐとして出力する。ＮＯＴ回路５２は、制御信号Φｓｔｐを論理反転させてＮＡＮＤ回路５３及び５４に入力する。ＮＡＮＤ回路５３は、ＮＯＴ回路５２の出力と制御信号ＸΦｂとの否定論理積を制御信号Φ２として出力する。ＮＡＮＤ回路５４は、ＮＯＴ回路５２の出力と制御信号ＸΦａとの否定論理積を制御信号Φ４として出力する。ＸＯＲ回路５５は、制御信号Φ２と制御信号Φｓｔｐとの排他的論理和を制御信号Φ３として出力する。ＸＯＲ回路５６は、制御信号Φ４と制御信号Φｓｔｐとの排他的論理和を制御信号Φ１として出力する。なお、制御信号ＸΦａ及びＸΦｂは、クロック信号ＣＬＫの１サイクルごとにハイレベルとローレベルとが切り替わる信号であり、一方がハイレベルのときに他方がローレベルになる。
【0056】
検出信号Φｅがローレベルとなる正常状態の場合、制御信号Φｓｔｐがローレベルになり、ＮＯＴ回路５２の出力信号がハイレベルになる。この場合、制御信号Φ１及びΦ４は制御信号ＸΦａを論理反転させた信号にそれぞれ等しくなり、制御信号Φ２及びΦ３は制御信号ＸΦｂを論理反転させた信号にそれぞれ等しくなる。
他方、検出信号Φｅがハイレベルとなる異常状態の場合、制御信号Φｓｔｐがハイレベルになり、ＮＯＴ回路５２の出力信号がローレベルになる。この場合、制御信号Φ２及びΦ４はそれぞれハイレベルで一定になり、制御信号Φ１及びΦ３はローレベルで一定になる。
他方、検出信号Φｅがハイレベルとなる異常状態の場合、制御信号Φｓｔｐがハイレベルになり、ＮＯＴ回路５２の出力信号がローレベルになる。この場合、制御信号Φ２及びΦ４はそれぞれハイレベルで一定になり、制御信号Φ１及びΦ３はローレベルで一定になる。
【0057】
ここで、上述した構成を有する本実施形態に係る増幅回路１の動作について説明する。図４及び図５は、各制御信号のタイミングを説明するための図である。図４は正常状態から異常状態へ変化する場合を示し、図５は異常状態から正常状態へ戻る場合を示す。
【0058】
（通常状態での動作）
過大な入力電圧Ｖｉが入力されておらず、メイン増幅回路２の入力電圧Ｖａが正常範囲に含まれている場合、検出回路４の検出信号Φｅがローレベルになる。この場合、図４及び図５に示すように、制御信号Φ１及びΦ４と制御信号Φ２及びΦ３とが逆相になり、第１スイッチ状態の期間ＳＴ１と第２スイッチ状態の期間ＳＴ２とが交互に繰り返される。これにより、サンプルホールド回路３０においてチョッパ増幅回路１０のチョッパ動作に同期した信号保持動作が行われるため、チョッパ増幅回路１０において生じるリップルが効果的に低減する。
過大な入力電圧Ｖｉが入力されておらず、メイン増幅回路２の入力電圧Ｖａが正常範囲に含まれている場合、検出回路４の検出信号Φｅがローレベルになる。この場合、図４及び図５に示すように、制御信号Φ１及びΦ４と制御信号Φ２及びΦ３とが逆相になり、第１スイッチ状態の期間ＳＴ１と第２スイッチ状態の期間ＳＴ２とが交互に繰り返される。これにより、サンプルホールド回路３０においてチョッパ増幅回路１０のチョッパ動作に同期した信号保持動作が行われるため、チョッパ増幅回路１０において生じるリップルが効果的に低減する。
【0059】
通常状態の動作では負帰還制御が正常に働くため、オフセット補正回路３における入力オフセット電圧の補正が有効に働く。オフセット補正回路３の入力オフセット電圧が非常に小さく、かつ、オフセット補正回路３の直流ゲインが十分に大きいことにより、増幅回路１の入力オフセット電圧はメイン増幅回路２の単体での入力オフセット電圧に比べて大幅に小さくなる。
【0060】
増幅段Ｇ１、チョッパ増幅段Ｇ３、積分用増幅段Ｇ４、補正信号供給回路Ｇ５の直流ゲインをそれぞれ「Ａ１」、「Ａ３」、「Ａ４」、「Ａ５」とした場合、チョッパ増幅段Ｇ３の入力オフセット電圧をゼロとみなすと、出力残留オフセット電圧Ｖｏｆｓ＿ｒは、以下の式で表される。
Ｖｏｆｓ＿ｒ ＝ Ｖｏｓ×Ａ１／（Ａ３・Ａ４・Ａ５） …（１）
Ｖｏｆｓ＿ｒ ＝ Ｖｏｓ×Ａ１／（Ａ３・Ａ４・Ａ５） …（１）
【0061】
ここで「Ｖｏｓ」は、増幅段Ｇ１の入力オフセット電圧を示す。この式（１）から分かるように、出力残留オフセット電圧Ｖｏｆｓ＿ｒを小さくするためには、増幅段Ｇ１の直流ゲインＡ１に比べてオフセット補正回路３の直流ゲイン（Ａ３・Ａ４・Ａ５）を十分に大きくする必要がある。オフセット補正回路３を大きな直流ゲインで安定に動作させるため、オフセット補正回路３はメイン増幅回路２に比べて時定数が大きな系となっている。
【0062】
（異常状態での動作：オフセット補正回路３の制御をしない場合）
次に異常状態における動作の比較例として、本実施形態におけるオフセット補正回路３の制御を何も行わない場合について説明する。
次に異常状態における動作の比較例として、本実施形態におけるオフセット補正回路３の制御を何も行わない場合について説明する。
【0063】
過大な入力電圧Ｖｉによってメイン増幅回路２及びオフセット補正回路３の出力電圧Ｖｏが飽和すると、負帰還制御のループが形成されなくなり、増幅段Ｇ１と補正信号供給回路Ｇ５から共に飽和レベルの電流が出力される。この飽和状態において、入力電圧Ｖｉがゼロ電圧の状態へ戻ると、比較的高速なメイン増幅回路２では入力に追従して飽和状態が解消され、増幅段Ｇ１の出力電流が小さくなり、その分の出力電圧が低下する。他方、上述したようにオフセット補正回路３はメイン増幅回路２に比べて時定数が非常に大きいため、オフセット補正回路３の飽和状態は入力電圧Ｖｉがゼロ電圧に戻っても解消されず、補正信号供給回路Ｇ５から過剰な電流が出力され続ける。このため、入力電圧Ｖｉがゼロ電圧の状態へ戻っても、出力電圧Ｖｏがゼロ電圧まで低下しない状態が持続する。その後、補正信号供給回路Ｇ５の飽和状態が解消され始めると、補正信号供給回路Ｇ５の出力電流が適正なレベルまでゆっくりと低下し、出力電圧Ｖｏもゆっくりとゼロ電圧に向かって低下する。このように、異常状態においてオフセット補正回路３の制御を何も行わないと、異常状態から復帰するまでの時間が非常に長くなる。
【0064】
（異常状態での動作：サンプルホールド回路３０の動作停止のみを行う場合）
次に、異常状態における動作の比較例として、サンプルホールド回路３０の信号保持動作の停止のみを行う場合について説明する。
次に、異常状態における動作の比較例として、サンプルホールド回路３０の信号保持動作の停止のみを行う場合について説明する。
【0065】
この比較例では、本実施形態のように積分回路４０の制御は行わず、サンプルホールド回路３０の信号保持動作の停止のみを行う。すなわち、図９において示すように、サンプルホールド回路３０における第１スイッチ回路３１１～第４スイッチ回路３１４の各スイッチをオンすることのみを行う。
【0066】
異常状態においてサンプルホールド回路３０の各スイッチをオンさせて、信号をスルーさせるようにすることで、サンプルホールド回路３０のサンプルホールド用キャパシタＣｄ１～Ｃｄ４の時定数に起因する応答の遅れが無くなる。これにより、オフセット補正回路３の応答速度がその分だけ早くなり、飽和状態からの回復も早くなるため、異常状態から復帰するまでの時間が短くなる。しかしながら、この手法では、オフセット補正回路３の帯域を制限している積分回路４０の応答速度を早めることができないため、時間短縮の効果が限定的になる。また、オフセット補正回路３の安定性を高めるために積分回路４０の積分用キャパシタＣｓ１、Ｃｓ２の静電容量を大きくすると、オフセット補正回路３において飽和状態が解消されるまでの時間が相対的に長くなる。この場合、サンプルホールド回路３０の各スイッチをオンさせることによる時間短縮の効果が更に小さくなってしまうという問題がある。
【0067】
（異常状態での動作：本実施形態の制御を行う場合）
次に、異常状態において本実施形態の方法によりオフセット補正回路３の制御を行う場合について説明する。
次に、異常状態において本実施形態の方法によりオフセット補正回路３の制御を行う場合について説明する。
【0068】
図４に示すように、検出回路４において異常状態が検出されると、検出信号Φｅがローレベルからハイレベルに立ち上がり（時刻ｔ１）、この立ち上がりから遅延回路５１の遅延時間Ｔｄ１を経て、制御信号Φｓｔｐがローレベルからハイレベルに立ち上がる（時刻ｔ２）。これにより、オフセット補正回路３のサンプルホールド回路３０、積分回路４０、コモンモードスイッチ回路５０における各スイッチは、図６に示すような状態となる。
【0069】
図６に示すように、積分回路４０では、放電回路４０１及び４０２がそれぞれ積分用キャパシタＣｓ１及びＣｓ２の電荷を放電する。これにより、積分回路４０における信号の積分の状態である積分用キャパシタＣｓ１及びＣｓ２の電荷が、それぞれ略ゼロの初期状態になる。検出回路４において正常状態に戻ったことが検出されて放電回路４０１及び４０２の放電が解除されると、積分回路４０では、積分用キャパシタＣｓ１及びＣｓ２の電荷がゼロとなった初期状態から信号の積分が開始される。そのため、積分用キャパシタＣｓ１及びＣｓ２に飽和状態の電荷が蓄積された状態から積分を再開する場合に比べて、異常状態から復帰するまでの時間が大幅に短くなる。
【0070】
また、図６に示すように、積分回路４０の入力ノードＮ１及びＮ２がコモンモードスイッチ回路５０によってそれぞれコモンモード基準電圧Ｖｒに接続される。これにより、検出回路４において正常状態に戻ったことが検出されてコモンモードスイッチ回路５０がオフすると、積分回路４０では、入力ノードＮ１及びＮ２の電圧がコモンモード基準電圧Ｖｒに近い状態で信号の積分が再開される。そのため、入力ノードＮ１及びＮ２の電圧が飽和状態の影響によりコモンモード基準電圧Ｖｒからずれた状態で信号の積分が開始される場合に比べて、異常状態から復帰するまでの時間が短くなる。
【0071】
また、図６に示すように、検出回路４において異常状態が検出された場合には、サンプルホールド回路３０のサンプルホールド用キャパシタＣｄ１～Ｃｄ４にそれぞれコモンモード基準電圧Ｖｒが印加される。そのため、サンプルホールド用キャパシタＣｄ１～Ｃｄ４がコモンモード基準電圧Ｖｒからずれた電圧になっている状態でサンプルホールド回路３０の信号保持動作が再開される場合に比べて、異常状態から復帰するまでの時間が短くなる。
【0072】
また、図６に示すように、サンプルホールド回路３０においてチョッパ増幅回路１０とサンプルホールド用キャパシタＣｄ１～Ｃｄ４との信号経路が遮断されているため、チョッパ増幅回路１０の出力に不要な負荷電流が流れなくなる。
【0073】
また、検出回路４において異常状態が検出された場合、チョッパ増幅回路１０におけるチョッパ動作が停止される。これにより、異常状態において飽和状態となったチョッパ増幅回路１０においてチョッパ動作による雑音が発生しなくなる。
【0074】
また、図５に示すように、検出回路４において異常状態から正常状態に戻ったことが検出されると、検出信号Φｅがハイレベルベルからローレベルに立ち下がり（時刻ｔ３）、この立ち下がりから遅延回路５１の遅延時間Ｔｄ２を経て、制御信号Φｓｔｐがハイレベルからローレベルに立ち下がる（時刻ｔ４）。制御信号Φｓｔｐがローレベルになると、オフセット補正回路３において上述した通常状態の動作が再開される。このような遅延時間を設けることにより、検出回路４における異常状態から正常状態への変化の検出タイミングが多少早かったとしても、遅延時間が経過した時点では概ね正常状態になるようにすることが可能となり、異常状態で通常状態の動作が開始され難くなる。
【0075】
図７Ａ及び図７Ｂは、異常状態から正常状態へ戻るときの出力波形の一例を示す図である。図７Ａは出力電圧Ｖｏの正側の電圧Ｖｏｐの波形を示し、図７Ａは出力電圧Ｖｏの負側の電圧Ｖｏｎの波形を示す。これらの図において、点線は上述した「オフセット補正回路３の制御をしない場合」の波形であり、一点鎖線は上述した「サンプルホールド回路３０の動作停止のみを行う場合」の波形であり、実線はオフセット補正回路３に対して本実施形態の制御を行った場合の波形である。時刻ｔｓは、過大な入力電圧Ｖｉｎがゼロ電圧に設定された時刻を示す。これらの波形を比較して分かるように、本実施形態の制御を行うことによって、過大な入力電圧Ｖｉｎによる異常状態から復帰するまでの時間を大幅に短くすることができる。
【0076】
以上説明したように、本実施形態に係る増幅回路１によれば、メイン増幅回路２に入力される信号のレベルが正常範囲を超えた異常状態が検出された場合、積分回路４０における信号の積分の状態が初期状態（積分用キャパシタＣｓ１及びＣｓ２の電荷が放電された状態）に設定される。その後、メイン増幅回路２に入力される信号のレベルが正常範囲に含まれた正常状態に戻ったことが検出された場合、積分回路４０における初期状態の設定（積分用キャパシタＣｓ１及びＣｓ２の放電）が解除される。このとき、積分回路４０における信号の積分が初期状態から再開されるため、積分回路４０では、負帰還制御が正常に働いている場合に近い状態で積分動作が開始され易くなる。これにより、フィルタ回路２０の出力信号に応じて補正信号供給回路Ｇ５から出力される補正信号は、速やかに適正なレベルへ戻り易くなるため、負帰還制御が正常な状態へ速やかに復帰し易くなる。
【0077】
本実施形態に係る増幅回路１によれば、積分回路４０における信号の積分の状態が初期状態に設定される場合、サンプルホールド回路３０によるチョッパ動作に同期した信号の保持が停止されるとともに、サンプルホールド用キャパシタＣｄ１～Ｃｄ４に保持される信号のレベルが初期レベル（コモンモード基準電圧Ｖｒ）に設定される。その後、積分回路４０における初期状態の設定（積分用キャパシタＣｓ１及びＣｓ２の放電）が解除される場合、サンプルホールド用キャパシタＣｄ１～Ｃｄ４における初期レベルの設定（コモンモード基準電圧Ｖｒの印加）が解除されるとともに、サンプルホールド回路３０によるチョッパ動作に同期した信号の保持が再開される。このとき、サンプルホールド用キャパシタＣｄ１～Ｃｄ４に保持される信号のレベルが初期レベル（コモンモード基準電圧Ｖｒ）になっている状態からサンプルホールド回路３０の動作が再開されるため、サンプルホールド回路３０では、負帰還制御が正常に働いている場合に近い状態で信号保持動作が開始され易くなる。これにより、フィルタ回路２０の出力信号に応じて補正信号供給回路Ｇ５から出力される補正信号は、速やかに適正なレベルへ戻り易くなるため、負帰還制御が正常な状態へ速やかに復帰し易くなる。
【0078】
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
本実施形態は、本発明に係る出力回路を用いた磁気平衡式の電流センサに関するものである。
次に、本発明の第２の実施形態について説明する。
本実施形態は、本発明に係る出力回路を用いた磁気平衡式の電流センサに関するものである。
【0079】
図８は、第２の実施形態に係る電流センサの構成の一例を示す図である。図８に示す電流センサは、導体７に流れる被測定電流Ｉｓによる磁界に応じた検出信号Ｓ６０を出力する磁気センサ６０と、磁気センサ６０に作用する被測定電流Ｉｓによる磁界を打ち消す方向に磁界を発生するコイル７０と、コイル駆動回路８０とを有する。
【0080】
図８の例において、磁気センサ６０は、ブリッジ回路６１を構成する４つの磁気抵抗効果素子（ＭＲ１～ＭＲ４）と、ブリッジ回路６１に一定の電流を供給する定電流源６２を有する。検出信号Ｓ６０は、被測定電流Ｉｓによる磁界とコイル７０に流れる電流Ｉｄによる磁界とが平衡する場合、所定の基準レベルとなる。２つの磁界が平衡していない場合、検出信号Ｓ６０は、２つの磁界の大小に応じて、基準レベルより大きくなるか又は小さくなる。
【0081】
コイル駆動回路８０は、磁気センサ６０から出力される検出信号Ｓ６０に応じて、磁気センサ６０に作用する被測定電流Ｉｓによる磁界とコイル７０に流れる電流Ｉｄによる磁界とが平衡するようにコイル７０を駆動する。すなわち、コイル駆動回路８０は、検出信号Ｓ６０のレベルが上述した基準レベルと等しくなるように、コイル７０の電流Ｉｄを負帰還制御する。
【0082】
コイル７０の電流Ｉｄは、被測定電流Ｉｓにほぼ比例しており、被測定電流Ｉｓの測定結果を表す。この電流Ｉｄは、例えば図８において示すように、コイル７０に設けたシャント抵抗Ｒｓに発生する電圧Ｖｓとして出力される。
【0083】
コイル駆動回路８０は、磁気センサ６０から出力される検出信号Ｓ６０を増幅するため、上述した本発明の実施形態に係る増幅回路１を有している。そのため、導体７に流れる被測定電流Ｉｓを直流から高い周波数まで高い精度で測定できる。また、過大な被測定電流Ｉｓによって測定値が最大値まで振り切れた場合でも、被測定電流Ｉｓが測定可能なレベルまで低下すると測定値が被測定電流Ｉｓに素早く追従するため、正確な測定値を得ることができる。
【0084】
以上、本発明の幾つかの実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、種々のバリエーションを含んでいる。すなわち、上述した実施形態において挙げられている回路構成は一例であり、同様な機能を実現する他の回路に置き換えることができる。
【0085】
上述した実施形態では、チョッパ増幅回路１０と積分回路４０との間の信号経路にサンプルホールド回路３０が設けられているが、本発明の他の実施形態では、積分回路と補正信号供給回路との間の信号経路にサンプルホールド回路が設けられていてもよい。
【0086】
上述した実施形態では検出回路４が出力電圧Ｖｏに基づいて異常状態を検出しているが、本発明はこれに限定されない。本発明の他の実施形態では、メイン増幅回路２の入力信号（電圧Ｖａ）や、チョッパ増幅回路１０の出力信号（電圧Ｖｂ）などに基づいて異常状態を検出してもよい。また、異常状態の検出は、１つの信号だけでなく、複数の信号に基づいて行ってもよい。
【0087】
上述した実施形態では、コモンモードスイッチ回路５０において積分回路４０の入力ノードＮ１及びＮ２をコモンモード基準電圧Ｖｒに接続しているが、本発明の他の実施形態では、積分回路４０の入力ノードＮ１及びＮ２を短絡するだけでもよい。
【0088】
上述した実施形態では、異常状態が検出された場合にサンプルホールド回路３０のサンプルホールド用キャパシタＣｄ１～Ｃｄ４とサンプルホールド回路３０の前段（チョッパ増幅回路１０）の入力とが遮断されているが、本発明はこの例に限定されない。過大な入力によって飽和状態となっている場合、負帰還制御が成立していないため、サンプルホールド回路３０において上述した信号経路の遮断を行う代わりに、例えば図９に示すように、サンプルホールド回路３０の前段と後段とをスイッチによって直接接続してもよい。
【符号の説明】
【0089】
１…増幅回路、２…メイン増幅回路、３…オフセット補正回路、４…検出回路、４１，４２…比較器、４３…ＯＲ回路、５…制御回路、５１…遅延回路、５２…ＮＯＴ回路、５３，５４…ＮＡＮＤ回路、５５，５６…ＸＯＲ回路、７…導体、１０…チョッパ増幅回路、２０…フィルタ回路、３０…サンプルホールド回路、３０１…第１キャパシタ回路、３０２…第２キャパシタ回路、３１１…第１スイッチ回路、３１２…第２スイッチ回路、３１３…第３スイッチ回路、３１４…第４スイッチ回路、４０…積分回路、４０１…放電回路、４０２…放電回路、５０…コモンモードスイッチ回路、６０…磁気センサ、６０１…ブリッジ回路、７０…コイル、８０…コイル駆動回路、Ｇ１，Ｇ２…増幅段、Ｇ３…チョッパ増幅段、Ｇ４…積分用増幅段、Ｇ５…補正信号供給回路、ＣＨ１…チョッパ変調器、ＣＨ２…チョッパ復調器、Ｃｓ１，Ｃｓ２…積分用キャパシタ、Ｃｄ１～Ｃｄ４…サンプルホールド用キャパシタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】