ホーム > 特許ランキング > ＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022133430
(43)【公開日】2022-09-13
(54)【発明の名称】グランドリターンの差異についての補償
(51)【国際特許分類】
G01R 19/00 20060101AFI20220906BHJP
H03M 1/12 20060101ALI20220906BHJP
H03M 1/10 20060101ALI20220906BHJP
【ＦＩ】
G01R19/00 N
G01R19/00 B
H03M1/12 A
H03M1/10 A
【審査請求】有
【請求項の数】13
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2022109685
(22)【出願日】2022-07-07
(62)【分割の表示】P 2019554475の分割
【原出願日】2017-12-18
(31)【優先権主張番号】62/435,468
(32)【優先日】2016-12-16
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】505056845
【氏名又は名称】アーベーベー・シュバイツ・アーゲー
【氏名又は名称原語表記】ＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ
【住所又は居所原語表記】Ｂｒｕｇｇｅｒｓｔｒａｓｓｅ ６６， ５４００ Ｂａｄｅｎ， Ｓｗｉｔｚｅｒｌａｎｄ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】デイヴィッド ジェイ． ミールニック
(72)【発明者】
【氏名】トーマス ハイルマン
(57)【要約】 （修正有）
【課題】第１のチャネルの第１の電流特性および第２のチャネルの第２の電流特性に関する情報を受信するように構成されたプリント回路基板の、誤差抵抗を補償する補正回路を提供する。
【解決手段】補正回路であるＡ／Ｄ変換器を含む装置であって、前記補正回路は、第１のチャネルの第１の電流および第２のチャネルの第２の電流を受信するように構成されており、補正回路は、第１の電流特性についての第１の誤差補正および第２の電流特性についての第２の誤差補正を決定するように設定されており、第１の誤差補正は、第１の電流特性および前記第２の電流特性の両方の関数であり、第２の誤差補正は、第１の電流特性および第２の電流特性の両方の関数である、装置。
【選択図】図２
【解決手段】補正回路であるＡ／Ｄ変換器を含む装置であって、前記補正回路は、第１のチャネルの第１の電流および第２のチャネルの第２の電流を受信するように構成されており、補正回路は、第１の電流特性についての第１の誤差補正および第２の電流特性についての第２の誤差補正を決定するように設定されており、第１の誤差補正は、第１の電流特性および前記第２の電流特性の両方の関数であり、第２の誤差補正は、第１の電流特性および第２の電流特性の両方の関数である、装置。
【選択図】図２
【特許請求の範囲】
【請求項1】
補正回路を含む装置であって、
前記補正回路は、第１のチャネルの第１の電流特性および第２のチャネルの第２の電流特性に関する情報を受信するように構成されており、
前記補正回路は、前記第１の電流特性についての第１の誤差補正および前記第２の電流特性についての第２の誤差補正を決定するように設定されており、
前記第１の誤差補正は、前記第１の電流特性および前記第２の電流特性の両方の関数であり、
前記第２の誤差補正は、前記第１の電流特性および前記第２の電流特性の両方の関数である、
装置。
前記補正回路は、第１のチャネルの第１の電流特性および第２のチャネルの第２の電流特性に関する情報を受信するように構成されており、
前記補正回路は、前記第１の電流特性についての第１の誤差補正および前記第２の電流特性についての第２の誤差補正を決定するように設定されており、
前記第１の誤差補正は、前記第１の電流特性および前記第２の電流特性の両方の関数であり、
前記第２の誤差補正は、前記第１の電流特性および前記第２の電流特性の両方の関数である、
装置。
【請求項2】
前記第２の誤差補正は、前記第２のチャネルを含む経路内に存在する第２の抵抗の関数でもあり、
前記第１の誤差補正は、前記第１のチャネルを含む経路内にいずれも存在する第１の抵抗および第２の抵抗の関数でもある、
請求項１記載の装置。
前記第１の誤差補正は、前記第１のチャネルを含む経路内にいずれも存在する第１の抵抗および第２の抵抗の関数でもある、
請求項１記載の装置。
【請求項3】
前記第１の電流特性は、前記第１のチャネルの電流であり、
前記第２の電流特性は、前記第２のチャネルの電流である、
請求項１または２記載の装置。
前記第２の電流特性は、前記第２のチャネルの電流である、
請求項１または２記載の装置。
【請求項4】
前記補正回路は、デジタル環境で実現されており、
前記第１の電流特性は、測定された電流特性であり、
前記第２の電流特性は、測定された電流特性である、
請求項１から３までのいずれか１項記載の装置。
前記第１の電流特性は、測定された電流特性であり、
前記第２の電流特性は、測定された電流特性である、
請求項１から３までのいずれか１項記載の装置。
【請求項5】
前記補正回路は、アナログ入力部を備えた入力／出力デバイスである、
請求項１から４までのいずれか１項記載の装置。
請求項１から４までのいずれか１項記載の装置。
【請求項6】
前記補正回路は、アナログ・デジタル変換器として実現されている、
請求項１から５までのいずれか１項記載の装置。
請求項１から５までのいずれか１項記載の装置。
【請求項7】
前記補正回路は、アナログ・デジタル変換器と電気的に通信するマイクロコントローラとして実現されており、
前記アナログ・デジタル変換器は、前記第１のチャネルの電流特性および前記第２のチャネルの電流特性に関する情報を受信するように構成されている、
請求項１から６までのいずれか１項記載の装置。
前記アナログ・デジタル変換器は、前記第１のチャネルの電流特性および前記第２のチャネルの電流特性に関する情報を受信するように構成されている、
請求項１から６までのいずれか１項記載の装置。
【請求項8】
前記補正回路は、分散制御システムコントローラとして実現されている、
請求項１から７までのいずれか１項記載の装置。
請求項１から７までのいずれか１項記載の装置。
【請求項9】
前記補正回路は、プログラマブルロジックコントローラとして実現されている、
請求項１から８までのいずれか１項記載の装置。
請求項１から８までのいずれか１項記載の装置。
【請求項10】
前記補正回路は、コンピュータプログラム命令である、
請求項１から９までのいずれか１項記載の装置。
請求項１から９までのいずれか１項記載の装置。
【請求項11】
前記第１のチャネルおよび前記第２のチャネルは、異なる位置において、グランドリターン経路に接続されている、
請求項１から１０までのいずれか１項記載の装置。
請求項１から１０までのいずれか１項記載の装置。
【請求項12】
前記装置は、前記第１のチャネルを備えた第１のアナログ電気的経路および前記第２のチャネルを備えた第２のアナログ電気的経路をさらに含み、
前記第１のチャネルは、グランドリターン経路を介して、前記第２のチャネルに電気的に結合されており、
前記第１のチャネルは、第１の接続位置において前記グランドリターン経路に接続されており、
前記第２のチャネルは、前記第１の接続位置とは異なる第２の接続位置において前記グランドリターン経路に接続されている、
請求項１から１１までのいずれか１項記載の装置。
前記第１のチャネルは、グランドリターン経路を介して、前記第２のチャネルに電気的に結合されており、
前記第１のチャネルは、第１の接続位置において前記グランドリターン経路に接続されており、
前記第２のチャネルは、前記第１の接続位置とは異なる第２の接続位置において前記グランドリターン経路に接続されている、
請求項１から１１までのいずれか１項記載の装置。
【請求項13】
ファームウェアアップデート部を含む装置であって、
前記ファームウェアアップデート部は、第１のセンサに関する第１の回路経路における誤差抵抗および第２のセンサに関する第２の回路経路における誤差抵抗を考慮して、測定電圧を補正するためのものであり、
前記ファームウェアアップデート部は、
前記第１の回路経路から第１の電流測定値を受信し、
前記第２の回路経路から第２の電流測定値を受信し、
前記第１の電流測定値および第１の経路抵抗の関数として、前記第１の回路経路についての第１のオフセット値を計算し、
第２の経路抵抗、第１の電流測定値および前記第２の電流測定値の関数として、前記第２の回路経路についての第２のオフセット値を計算する、
ためのプログラミング命令を含む、
装置。
前記ファームウェアアップデート部は、第１のセンサに関する第１の回路経路における誤差抵抗および第２のセンサに関する第２の回路経路における誤差抵抗を考慮して、測定電圧を補正するためのものであり、
前記ファームウェアアップデート部は、
前記第１の回路経路から第１の電流測定値を受信し、
前記第２の回路経路から第２の電流測定値を受信し、
前記第１の電流測定値および第１の経路抵抗の関数として、前記第１の回路経路についての第１のオフセット値を計算し、
第２の経路抵抗、第１の電流測定値および前記第２の電流測定値の関数として、前記第２の回路経路についての第２のオフセット値を計算する、
ためのプログラミング命令を含む、
装置。
【請求項14】
方法において、
第１のセンサ回路経路において第１の抵抗値を測定するステップと、
前記第１のセンサ回路経路とは異なるグランド線経路を有している第２のセンサ回路経路において第２の抵抗値を測定するステップと、
コンピュータメモリにインストールするためにファームウェアロードをコンパイルするステップと、
を含み、
前記ファームウェアロードは、前記第１のセンサ回路経路における第１の電流および前記第１の抵抗値の関数としての、第１のオフセット補正のための計算と、前記第２のセンサ回路経路における第２の電流、前記第２の抵抗値および前記第１の抵抗値の関数としての、第２のオフセット補正のための計算と、を含むオフセット補正の測定を特徴としている、
方法。
第１のセンサ回路経路において第１の抵抗値を測定するステップと、
前記第１のセンサ回路経路とは異なるグランド線経路を有している第２のセンサ回路経路において第２の抵抗値を測定するステップと、
コンピュータメモリにインストールするためにファームウェアロードをコンパイルするステップと、
を含み、
前記ファームウェアロードは、前記第１のセンサ回路経路における第１の電流および前記第１の抵抗値の関数としての、第１のオフセット補正のための計算と、前記第２のセンサ回路経路における第２の電流、前記第２の抵抗値および前記第１の抵抗値の関数としての、第２のオフセット補正のための計算と、を含むオフセット補正の測定を特徴としている、
方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、概して、グランドリターンを共有する電気信号の補償に関し、より詳細には、しかしながら排他的ではないが、プリント回路基板における誤差補償に関する。
【背景技術】
【0002】
既知の回路抵抗の補正を行うことは、依然として関心のある分野である。一部の既存のシステムは、特定の用途に関して種々の欠点を有している。したがって、この技術分野へのさらなる寄与が依然として必要とされている。
【発明の概要】
【課題を解決するための手段】
【0003】
本発明の１つの実施の形態は、既知の誤差抵抗を補償するための独自の回路である。別の実施の形態は、共通のまたは共有されるグランドリターン線の異なる区間にわたる種々の抵抗を補償するための、装置、システム、デバイス、ハードウェア、方法およびそれらの組み合わせを含む。本発明のさらなる実施の形態、形状、特徴、態様、利益および利点は、以下の説明および本明細書と共に提出された図面から明らかになるであろう。
【図面の簡単な説明】
【0004】
【発明を実施するための形態】
【0005】
本発明の原理の理解を促進する目的で、以下では、図面に例示した実施の形態を参照し、またそれらの実施の形態を説明するために特定の用語を用いる。それにもかかわらず、それによって、本発明の範囲が限定されることは意図されていないと理解されたい。本発明が属する技術分野の当業者であれば、説明する実施の形態の任意の代替形態ならびに別の修正形態、および本明細書に記載するような本発明の原理の任意の別の用途に通常は相当できると考えられる。
【0006】
図１を参照すると、種々のチャネルを介して通信される電気的な値に補正オフセットを適用するための技術を表す図が示されている。１つの実施の形態においては、本明細書で使用される技術を、プリント回路基板における誤差を補正するために使用することができ、その実施例を下記において説明するが、そこでは単一のチャネルまたはレーンに関連する誤差それ自体を、その他の欠陥のない残りのチャネルに電気的に結合させることができる。
【0007】
単に１つの非制限的な例を説明するために、図１におけるチャネルは、センサまたは他の類似のデバイスからの測定情報を提供するために使用されるような測定チャネルを表すことができる。図から見て取れるように、８個の別個のチャネルが、組（またはレーン）を成して４つのセットで配置されている。各組または各レーンは、異なる位置でグランドリターンに結合されているか、または接続されているという意味で結合されていない場合には、各組または各レーンは、グランドリターンとみなされる回路経路の一部を、本明細書における分析および補正を目的として含んでいる。グランドリターンは、グランドリターン線、グランドリターントレースなどを含む種々の形態を取ることができる。異なる位置に起因して、グランドリターンに種々の抵抗（すなわち、Ｒ１、Ｒ２、Ｒ３およびＲ４）が生じる。
【0008】
チャネルが組を成して示されているが、すべての実施の形態が、組を含んでいる必要はない。付加的かつ／または代替的に、４つの別個の位置は、チャネルがグランドに戻されていることを示しているが、２以上の任意の数の別個の位置も考えられる。したがって、２つの別個の位置でグランドに戻されるように構成された最小で２つの別個のチャネルが、組に成っているか否かにかかわらず、また場合によっては図示したものとは異なる位置において、より多くのチャネルを備えることも考えられる。
【0009】
図１には、誤差抵抗の差異が示されており、レーン１からレーン３は、グランドリターンの異なる部分（例えば、別個の銅トレース区間）において１５ミリオームの同様の抵抗値を有しているが、それに対し、レーン４は、グランドリターンのその異なる部分において２０ミリオームの抵抗値を有している。他の実施の形態では、レーン毎により多くの偏差が含まれ、また誤差抵抗のより多くの値が含まれることも考えられるので、それによって、図示した構成による限定は意図されていない。電圧測定値を、別個の基準抵抗の各々について取得することができ、それらの電圧測定値を、各チャネルにおける電流を特定するために使用することができる。
【0010】
図２には、図１の構成の別の図が示されており、ここでは、関連するグランドリターンの異なる位置における種々の抵抗を考慮した補償アプローチも一緒に示されている。チャネルがセンサによって生成された電気的な情報を表す実施の形態においては、センサが相互に独立している限りにおいて、チャネルを相互に独立して変更できることを理解するであろう。
【0011】
図示の実施の形態においては、（チャネルがグランドリターンに向かう種々の関連する位置から見て取れるように）グランドリターンの種々の抵抗がいくつかのやり方で推定され、事前に既知であると考えられる。そのような推定には、直接的な測定または推定が含まれると考えられる。システムの動作中に、電気的な情報を２つまたはそれ以上のチャネルにおいて利用できる場合、別個のチャネルの各々における電流の流れを推定することができる。そのような推定は、基準抵抗（すなわち、各チャネルに示されている１００オームの抵抗）に印加される電圧が測定され、続けてオームの法則に従い電流が特定される計算によるものであってよい。電流の流れについての情報を、各グランドリターンにおける推定された抵抗と結合させることができ、また結果として、誤差オフセットを計算することができる。補償アプローチは、図２の下部に示されており、また本明細書において説明するオフセット補正の実現形態に依存して、リアルタイムで連続的に（またはほぼ連続的に）使用することができる。
【0012】
したがって、補償式は以下の形を取ることができる。
式１：
Ｖｅｒｒ１＝Ｒ４（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６＋Ｉ７＋Ｉ８）＋Ｒ３（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６）＋Ｒ２（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）＋Ｒ１（Ｉ１＋Ｉ２）
式２：
Ｖｅｒｒ２＝Ｒ４（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６＋Ｉ７＋Ｉ８）＋Ｒ３（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６）＋Ｒ２（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）
式３：
Ｖｅｒｒ３＝Ｒ４（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６＋Ｉ７＋Ｉ８）＋Ｒ３（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６）
式４：
Ｖｅｒｒ４＝Ｒ４（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６＋Ｉ７＋Ｉ８）
式１：
Ｖｅｒｒ１＝Ｒ４（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６＋Ｉ７＋Ｉ８）＋Ｒ３（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６）＋Ｒ２（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）＋Ｒ１（Ｉ１＋Ｉ２）
式２：
Ｖｅｒｒ２＝Ｒ４（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６＋Ｉ７＋Ｉ８）＋Ｒ３（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６）＋Ｒ２（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）
式３：
Ｖｅｒｒ３＝Ｒ４（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６＋Ｉ７＋Ｉ８）＋Ｒ３（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６）
式４：
Ｖｅｒｒ４＝Ｒ４（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６＋Ｉ７＋Ｉ８）
【0013】
したがって、８つのチャネルについての最終的な「補償された」値は以下のとおりである。
式５： Ｖ１ｃｏｍｐ＝Ｖ１＋－Ｖｅｒｒ１かつＶ２ｃｏｍｐ＝Ｖ２＋－Ｖｅｒｒ１
式６： Ｖ３ｃｏｍｐ＝Ｖ３＋－Ｖｅｒｒ２かつＶ４ｃｏｍｐ＝Ｖ４＋－Ｖｅｒｒ２
式７： Ｖ５ｃｏｍｐ＝Ｖ５＋－Ｖｅｒｒ３かつＶ６ｃｏｍｐ＝Ｖ６＋－Ｖｅｒｒ３
式８： Ｖ７ｃｏｍｐ＝Ｖ７＋－Ｖｅｒｒ４かつＶ８ｃｏｍｐ＝Ｖ８＋－Ｖｅｒｒ４
式５： Ｖ１ｃｏｍｐ＝Ｖ１＋－Ｖｅｒｒ１かつＶ２ｃｏｍｐ＝Ｖ２＋－Ｖｅｒｒ１
式６： Ｖ３ｃｏｍｐ＝Ｖ３＋－Ｖｅｒｒ２かつＶ４ｃｏｍｐ＝Ｖ４＋－Ｖｅｒｒ２
式７： Ｖ５ｃｏｍｐ＝Ｖ５＋－Ｖｅｒｒ３かつＶ６ｃｏｍｐ＝Ｖ６＋－Ｖｅｒｒ３
式８： Ｖ７ｃｏｍｐ＝Ｖ７＋－Ｖｅｒｒ４かつＶ８ｃｏｍｐ＝Ｖ８＋－Ｖｅｒｒ４
【0014】
また、次式も考えられる。
式９： Ｉｘｃｏｍｐ＝Ｖｘｃｏｍｐ／１００。ただし、１００は、図示した実施の形態における各チャネルの１００Ωの検出抵抗であり、これは勿論、必要であれば、検出抵抗の値に応じて変更することができる。
式９： Ｉｘｃｏｍｐ＝Ｖｘｃｏｍｐ／１００。ただし、１００は、図示した実施の形態における各チャネルの１００Ωの検出抵抗であり、これは勿論、必要であれば、検出抵抗の値に応じて変更することができる。
【0015】
上記の点について、以下のいくつかの点に留意されたい。
１）Ｒ１、Ｒ２、Ｒ３およびＲ４は、（それらが補償されるという点で）「誤差」抵抗または「寄生」抵抗である。
２）補償式（およびアルゴリズム）は、最初に、未知のすべての入力電流（Ｉ１からＩ８）が測定されることを要求し、続けて、測定された値のすべてについて補償を行えるようにするために、それらの個々の値がアルゴリズム内で使用される。
１）Ｒ１、Ｒ２、Ｒ３およびＲ４は、（それらが補償されるという点で）「誤差」抵抗または「寄生」抵抗である。
２）補償式（およびアルゴリズム）は、最初に、未知のすべての入力電流（Ｉ１からＩ８）が測定されることを要求し、続けて、測定された値のすべてについて補償を行えるようにするために、それらの個々の値がアルゴリズム内で使用される。
【0016】
以上のことから分かるように、上記のアルゴリズムのアプローチは、少なくとも当該の用途の一部の使用においてはプリント回路基板のレイアウトの結果であると考えられる「誤差抵抗」（Ｒ１からＲ４）を補償するものである。それらの誤差抵抗は、各測定チャネルについての１００Ωの正確な検出抵抗に対して付加的なものである。一部の形態では、アルゴリズムは、（未知の）４から２０ｍＡの電流が測定されることを要求し、それらの測定された値が、続けて、各チャネルについて生じた付加的な電圧誤差の量を計算するために使用される。各チャネルについての誤差電圧が既知になると、その誤差電圧を、測定された値から減算することができ、したがって、補償が完了する（測定値から誤差電圧が除去されたより正確な結果がもたらされる）。
【0017】
図２において説明した式を、任意の数のレーンについて、また各レーンにおける任意の数のチャネルについて調整することができる。まず、本明細書において説明した誤差補正を、他のレーンに対して固有のグランドリターン位置を有している２つの別個のレーンを占有している少なくとも２つの別個のチャネルで使用することができる。上記のアプローチを、任意の数のレーンを占有している任意の数のチャネルに適合されるように拡張することができる。経路は、電気コンポーネントと、（例えば、１００オームの基準抵抗の下流側の所定の点における）グランドと、の間の適切な位置におけるグランドリターンとみなすことができる。
【0018】
以上のことから分かるように、グランドリターンは任意の有用な形態を取ることができる。１つの形態においては、グランドリターンは、例えばチャネルがＰＣＢ設定において表される場合のような、プリント回路基板におけるトレースであってよい。別の実施の形態においては、グランドリターンは、単一の電気的なワイヤ／ケーブルであってよく、その場合、別個のレーンがそれぞれ、異なる位置に接続されている。
【0019】
図３から図５は、図２に記載した式を実現するソースコードを示す。ただし、ここでは図２に記載のただ１つのアナログ・デジタル変換器の代わりに２つの別個のアナログ・デジタル変換器が用いられる。ソースコードは、Ｃ言語で書かれており、３つの部分（すなわち、図３、図４および図５に記載した部分）を含んでおり、それらが単一のファイルに結合されてコンパイルされると、図２に記載の式に従い電圧補正が行われる（だたし、ここでもまた例外として、ソースコードは、図２に図示した１つのアナログ・デジタル変換器に対してではなく、２つの別個のアナログ・デジタル変換器に対して適合されている）。
【0020】
１つの実施の形態においては、チャネルおよびレーンの各々における測定値が、アナログ・デジタル変換器（ＡＤＣ）において使用される。本明細書に記載の式を、ＡＤＣに組み込むことができ、このＡＤＣを、スタンドアロン型のプロセッサに組み込むことができるか、または分散制御システム（ＤＣＳ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍ）環境内のいずれかの場所に配置することができる。１つの形態においては、本明細書に記載の式を、初期ファームウェアのリリース時または後続のファームウェアの更新時のいずれかの段階で、ファームウェアに組み込むことができる。
【0021】
一部の形態では、チャネルにおける電流を求めるために使用される各チャネルの電圧を、式の実現が実質的にリアルタイムで実行される程度の十分な速度で、逐次的に繰り返しスキャンすることができる。他の実現形態も考えられる。
【0022】
図２に示した式および図３から図５においてＣ言語で書かれたソースコード中に記載した式を、代替的に、アナログであろうとデジタルであろうと他のタイプの回路として表すこともできる。そのようなデジタル回路を、最初に、高水準のコンピュータ命令で公式化し、最終的に、例えば、プログラマブルロジックコントローラ、マイクロプロセッサなどにおいて表すことができる。したがって、図２に示したオフセット補正を計算するための別個の回路として、式を表すことができる。
【0023】
本明細書に記載の実施の形態は、プリント回路基板の用途における誤差をリアルタイムで連続的に（またはほぼ連続的に）補正するために使用することができるが、しかしながら、少なくとも２つの別個のチャネルが異なる箇所で単一の線に接続される、複数のフィールド線（すなわちグランド線）が単一のフィールド線に統合された状況を補正するためにも使用することができる。そのような実現形態は、各チャネルに関連付けられたグランドリターン部分における各抵抗を単に差異とみなすことができ、必ずしも誤差とみなす必要はない。したがって、本明細書における考察はそのような「誤差」を補正することを強調したが、「誤差」について言及したいずれの事項も、抵抗における単なる差異に対して、それらの差異が誤差とみなされるか、または実現形態の単なるアーチファクトとみなされるかにかかわらず、同様に適用することができると理解される。
【0024】
１つの態様では、本発明は、補正回路を含む装置を提供し、この補正回路は、第１のチャネルの第１の電流特性および第２のチャネルの第２の電流特性に関する情報を受信するように構成されており、また回路は、第１の電流特性についての第１の誤差補正および第２の電流特性についての第２の誤差補正を決定するように設定されており、第１の誤差補正は、第１の電流特性および第２の電流特性の両方の関数であり、第２の誤差補正は、第１の電流特性および第２の電流特性の両方の関数である。
【0025】
本開示の特徴は、第２の誤差補正が、第２のチャネルを含む経路内に存在する第２の抵抗の関数でもあり、また第１の誤差補正が、第１のチャネルを含む経路内にいずれも存在する第１の抵抗および第２の抵抗の関数でもある、ということを含む。
【0026】
本開示の別の特徴は、第１の電流特性が、第１のチャネルの電流であり、第２の電流特性が、第２のチャネルの電流である、ということを含む。
【0027】
本開示のさらに別の特徴は、補正回路が、デジタル環境で実現されており、第１の電流特性が、測定された電流特性であり、また第２の電流特性が、測定された電流特性である、ということを含む。
【0028】
本開示のさらに別の特徴は、補正回路が、アナログ入力部を備えた入力／出力デバイスである、ということを含む。
【0029】
本開示のさらに別の特徴は、補正回路が、アナログ・デジタル変換器として実現されている、ということを含む。
【0030】
本開示のさらに別の特徴は、補正回路が、アナログ・デジタル変換器と電気的に通信するマイクロコントローラとして実現されており、このアナログ・デジタル変換器は、第１のチャネルの電流特性および第２のチャネルの電流特性に関する情報を受信するように構成されている、ということを含む。
【0031】
本開示の別の特徴は、補正回路が、分散制御システムコントローラとして実現されている、ということを含む。
【0032】
本開示のさらに別の特徴は、補正回路が、プログラマブルロジックコントローラとして実現されている、ということを含む。
【0033】
本開示のさらに別の特徴は、補正回路が、コンピュータプログラム命令である、ということを含む。
【0034】
本開示のさらに別の特徴は、第１のチャネルおよび第２のチャネルが、異なる位置において、グランドリターン経路に接続されている、ということを含む。
【0035】
本開示のさらに別の特徴は、さらに、第１のチャネルを備えた第１のアナログ電気的経路および第２のチャネルを備えた第２のアナログ電気的経路を含み、第１のチャネルは、グランドリターン経路を介して、第２のチャネルに電気的に結合されており、第１のチャネルは、第１の接続位置においてグランドリターン経路に接続されており、第２のチャネルは、第１の接続位置とは異なる第２の接続位置においてグランドリターン経路に接続されている。
【0036】
本開示の別の態様は、第１のセンサに関する第１の回路経路における誤差抵抗および第２のセンサに関する第２の回路経路における誤差抵抗を考慮した、測定電圧の補正のためのファームウェアアップデート部を含む装置を提供し、ファームウェアアップデート部は、第１の回路経路から第１の電流測定値を受信し、第２の回路経路から第２の電流測定値を受信し、第１の電流測定値および第１の経路抵抗の関数として、第１の経路についての第１のオフセット値を計算し、第２の経路抵抗、第１の電流測定値および第２の電流測定値の関数として、第２の経路についての第２のオフセット値を計算する、ためのプログラミング命令を含む。
【0037】
本開示のさらに別の態様は、方法を提供し、この方法は、第１のセンサ回路経路において第１の抵抗値を測定することと、第１のセンサ回路経路とは異なるグランド線経路を有している第２のセンサ回路経路において第２の抵抗値を測定することと、コンピュータメモリにインストールするためにファームウェアロードをコンパイルすることと、を含み、ファームウェアロードは、第１のセンサ回路経路における第１の電流および第１の抵抗値の関数としての、第１のオフセット補正のための計算と、第２のセンサ回路経路における第２の電流、第２の抵抗および第１の抵抗の関数としての、第２のオフセット補正のための計算と、を含む、オフセット補正の測定を特徴とする。
【0038】
本発明を、図面および上記において詳細に図示および説明したが、これは、例示と考えられるべきであり、その特性を限定するものと考えられるべきではなく、単に好適な実施の形態を図示および説明したものと解され、また本発明の精神に含まれるあらゆる変更形態および修正形態の保護が所望されていると解される。上記の説明において用いられている、有利には、好適には、好ましくは、またはより好ましくはなどの語句の使用は、そのように説明した特徴がより所望されるが、それにもかかわらず、その特徴は必須ではなく、その特徴を備えていない実施の形態も本発明の範囲にあると考えられるということを示していると解されるべきである。本発明の範囲は、添付の特許請求の範囲によって規定される。特許請求の記載において、「ａ」、「ａｎ」、「少なくとも１つ（ａｔ ｌｅａｓｔ ｏｎｅ）」または「少なくとも１つの部分（ａｔ ｌｅａｓｔ ｏｎｅ ｐｏｒｔｉｏｎ）」などの語句が使用される場合、特許請求の範囲においてそれとは異なる記載がない限り、特許請求の範囲の記載をただ１つの項目に限定することは意図されていない。語句「少なくとも１つの部分」および／または「一部」が使用される場合、その項目は、それとは異なる記載がない限り、一部および／または全体の項目を含むと考えられる。別個に指定または限定されない限り、「取り付けられている」、「接続されている」、「支持されている」ならびに「結合されている」およびその変形は、広義で用いられており、直接的および間接的の両方の取付け、接続、支持および結合を包含する。さらに、「接続されている」および「結合されている」は、物理的または機械的な接続または結合に限定されるものではない。
【図1】
【図2】
【図3】
【図4】
【図5】
【手続補正書】
【提出日】2022-08-08
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
複数のグランドリターン区間の各々に抵抗（Ｒ１～Ｒ４）を有するグランドリターン線を補償するように構成された補正回路であって、グランドリターン線は、前記補正回路がグランドリターン線の複数のグランドリターン区間における抵抗（Ｒ１～Ｒ４）を補償する、所定の抵抗値を有する基準抵抗器を各々が有する複数のチャネル（１～８）に接続され、前記補正回路は、さらに、
前記複数のチャネル（１～８）のうちの第１のチャネルにおいて前記基準抵抗器に印加される第１の電圧に関連する情報を受信し、前記第１のチャネルは、前記グランドリターン線の第１の区間に接続され、前記第１の区間は第１の区間の抵抗値を含み、
前記複数のチャネル（１～８）のうちの第２のチャネルにおいて前記基準抵抗器に印加される第２の電圧に関連する情報を受信し、前記第２のチャネルは、前記グランドリターン線の第２の区間に接続され、前記第２の区間は第２の区間の抵抗値を含み、
第１の電圧および第２の電圧に基づいて、第１のチャネルを流れる電流の値および第２のチャネルを流れる電流の値をそれぞれ決定し、
第１および第２の基準抵抗器を流れる電流と、複数のグランドリターン区間のうちの第１のグランドリターン区間および複数のグランドリターン区間のうちの第２のグランドリターン区間の抵抗値とに基づいて、第１の電圧に対する第１の誤差補正を決定し、
前記第１および第２の基準抵抗器を流れる電流と、前記複数のグランドリターン区間のうちの第２のグランドリターン区間の抵抗とに基づいて、前記第２の電圧に対する第２の誤差補正を決定し、
前記第１の基準抵抗器の第１の電圧と前記第２の基準抵抗器の第２の電圧とを、前記第１の誤差補正と前記第２の誤差補正とを用いてそれぞれ補償する、
ように構成されている、装置。
前記複数のチャネル（１～８）のうちの第１のチャネルにおいて前記基準抵抗器に印加される第１の電圧に関連する情報を受信し、前記第１のチャネルは、前記グランドリターン線の第１の区間に接続され、前記第１の区間は第１の区間の抵抗値を含み、
前記複数のチャネル（１～８）のうちの第２のチャネルにおいて前記基準抵抗器に印加される第２の電圧に関連する情報を受信し、前記第２のチャネルは、前記グランドリターン線の第２の区間に接続され、前記第２の区間は第２の区間の抵抗値を含み、
第１の電圧および第２の電圧に基づいて、第１のチャネルを流れる電流の値および第２のチャネルを流れる電流の値をそれぞれ決定し、
第１および第２の基準抵抗器を流れる電流と、複数のグランドリターン区間のうちの第１のグランドリターン区間および複数のグランドリターン区間のうちの第２のグランドリターン区間の抵抗値とに基づいて、第１の電圧に対する第１の誤差補正を決定し、
前記第１および第２の基準抵抗器を流れる電流と、前記複数のグランドリターン区間のうちの第２のグランドリターン区間の抵抗とに基づいて、前記第２の電圧に対する第２の誤差補正を決定し、
前記第１の基準抵抗器の第１の電圧と前記第２の基準抵抗器の第２の電圧とを、前記第１の誤差補正と前記第２の誤差補正とを用いてそれぞれ補償する、
ように構成されている、装置。
【請求項2】
前記第２の誤差補正は、前記第２のチャネルを含む経路内に存在する第２の抵抗の関数でもあり、
前記第１の誤差補正は、前記第１のチャネルを含む経路内にいずれも存在する第１の抵抗および第２の抵抗の関数でもある、
請求項１記載の装置。
前記第１の誤差補正は、前記第１のチャネルを含む経路内にいずれも存在する第１の抵抗および第２の抵抗の関数でもある、
請求項１記載の装置。
【請求項3】
第１の電流特性は、前記第１のチャネルの電流であり、
第２の電流特性は、前記第２のチャネルの電流である、
請求項１または２記載の装置。
第２の電流特性は、前記第２のチャネルの電流である、
請求項１または２記載の装置。
【請求項4】
前記補正回路は、デジタル環境で実現されており、
第１の電流特性は、測定された電流特性であり、
第２の電流特性は、測定された電流特性である、
請求項１から３までのいずれか１項記載の装置。
第１の電流特性は、測定された電流特性であり、
第２の電流特性は、測定された電流特性である、
請求項１から３までのいずれか１項記載の装置。
【請求項5】
前記補正回路は、アナログ入力部を備えた入力／出力デバイスである、
請求項１から４までのいずれか１項記載の装置。
請求項１から４までのいずれか１項記載の装置。
【請求項6】
前記補正回路は、アナログ・デジタル変換器として実現されている、
請求項１から５までのいずれか１項記載の装置。
請求項１から５までのいずれか１項記載の装置。
【請求項7】
前記補正回路は、アナログ・デジタル変換器と電気的に通信するマイクロコントローラとして実現されており、
前記アナログ・デジタル変換器は、前記第１のチャネルの電流特性および前記第２のチャネルの電流特性に関する情報を受信するように構成されている、
請求項１から６までのいずれか１項記載の装置。
前記アナログ・デジタル変換器は、前記第１のチャネルの電流特性および前記第２のチャネルの電流特性に関する情報を受信するように構成されている、
請求項１から６までのいずれか１項記載の装置。
【請求項8】
前記補正回路は、分散制御システムコントローラとして実現されている、
請求項１から７までのいずれか１項記載の装置。
請求項１から７までのいずれか１項記載の装置。
【請求項9】
前記補正回路は、プログラマブルロジックコントローラとして実現されている、
請求項１から８までのいずれか１項記載の装置。
請求項１から８までのいずれか１項記載の装置。
【請求項10】
前記補正回路は、コンピュータプログラム命令である、
請求項１から９までのいずれか１項記載の装置。
請求項１から９までのいずれか１項記載の装置。
【請求項11】
前記第１のチャネルおよび前記第２のチャネルは、異なる位置において、グランドリターン経路に接続されている、
請求項１から１０までのいずれか１項記載の装置。
請求項１から１０までのいずれか１項記載の装置。
【請求項12】
前記装置は、前記第１のチャネルを備えた第１のアナログ電気的経路および前記第２のチャネルを備えた第２のアナログ電気的経路をさらに含み、
前記第１のチャネルは、グランドリターン経路を介して、前記第２のチャネルに電気的に結合されており、
前記第１のチャネルは、第１の接続位置において前記グランドリターン経路に接続されており、
前記第２のチャネルは、前記第１の接続位置とは異なる第２の接続位置において前記グランドリターン経路に接続されている、
請求項１から１１までのいずれか１項記載の装置。
前記第１のチャネルは、グランドリターン経路を介して、前記第２のチャネルに電気的に結合されており、
前記第１のチャネルは、第１の接続位置において前記グランドリターン経路に接続されており、
前記第２のチャネルは、前記第１の接続位置とは異なる第２の接続位置において前記グランドリターン経路に接続されている、
請求項１から１１までのいずれか１項記載の装置。
【請求項13】
複数のグランドリターン区間の各々に抵抗（Ｒ１～Ｒ４）を有するグランドリターン線を補償するように構成された補正回路を備える装置のための方法であって、グランドリターン線は、前記補正回路がグランドリターン線の複数のグランドリターン区間における抵抗（Ｒ１～Ｒ４）を補償する、所定の抵抗値を有する基準抵抗器を各々が有する複数のチャネル（１～８）に接続され、前記方法は、補正回路によって実行される以下のステップ：
前記複数のチャネル（１～８）のうちの第１のチャネルにおいて前記基準抵抗器に印加される第１の電圧に関連する情報を受信するステップであって、前記第１のチャネルは、前記グランドリターン線の第１の区間に接続され、前記第１の区間は第１の区間の抵抗値を含む、ステップと、
前記複数のチャネル（１～８）のうちの第２のチャネルにおいて前記基準抵抗器に印加される第２の電圧に関連する情報を受信するステップであって、前記第２のチャネルは、前記グランドリターン線の第２の区間に接続され、前記第２の区間は第２の区間の抵抗値を含む、ステップと、
第１の電圧および第２の電圧に基づいて、第１のチャネルを流れる電流の値および第２のチャネルを流れる電流の値をそれぞれ決定するステップと、
第１および第２の基準抵抗器を流れる電流と、複数のグランドリターン区間のうちの第１のグランドリターン区間および複数のグランドリターン区間のうちの第２のグランドリターン区間の抵抗値とに基づいて、第１の電圧に対する第１の誤差補正を決定するステップと、
前記第１および第２の基準抵抗器を流れる電流と、前記複数のグランドリターン区間のうちの第２のグランドリターン区間の抵抗とに基づいて、前記第２の電圧に対する第２の誤差補正を決定するステップと、
前記第１の基準抵抗器の第１の電圧と前記第２の基準抵抗器の第２の電圧とを、前記第１の誤差補正と前記第２の誤差補正とを用いてそれぞれ補償ステップと、
を含む、方法。
前記複数のチャネル（１～８）のうちの第１のチャネルにおいて前記基準抵抗器に印加される第１の電圧に関連する情報を受信するステップであって、前記第１のチャネルは、前記グランドリターン線の第１の区間に接続され、前記第１の区間は第１の区間の抵抗値を含む、ステップと、
前記複数のチャネル（１～８）のうちの第２のチャネルにおいて前記基準抵抗器に印加される第２の電圧に関連する情報を受信するステップであって、前記第２のチャネルは、前記グランドリターン線の第２の区間に接続され、前記第２の区間は第２の区間の抵抗値を含む、ステップと、
第１の電圧および第２の電圧に基づいて、第１のチャネルを流れる電流の値および第２のチャネルを流れる電流の値をそれぞれ決定するステップと、
第１および第２の基準抵抗器を流れる電流と、複数のグランドリターン区間のうちの第１のグランドリターン区間および複数のグランドリターン区間のうちの第２のグランドリターン区間の抵抗値とに基づいて、第１の電圧に対する第１の誤差補正を決定するステップと、
前記第１および第２の基準抵抗器を流れる電流と、前記複数のグランドリターン区間のうちの第２のグランドリターン区間の抵抗とに基づいて、前記第２の電圧に対する第２の誤差補正を決定するステップと、
前記第１の基準抵抗器の第１の電圧と前記第２の基準抵抗器の第２の電圧とを、前記第１の誤差補正と前記第２の誤差補正とを用いてそれぞれ補償ステップと、
を含む、方法。
【外国語明細書】