特開 2022-134159 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022134159

(43)【公開日】2022-09-15

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H01L 23/28 20060101AFI20220908BHJP

   H01L 23/50 20060101ALI20220908BHJP

   H01L 21/56 20060101ALI20220908BHJP

【ＦＩ】

H01L23/28 J

H01L23/50 G

H01L21/56 R

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2021033099

(22)【出願日】2021-03-03

(71)【出願人】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】市田 智也

(72)【発明者】

【氏名】咲間 光廣

(72)【発明者】

【氏名】秋野 勝

【テーマコード（参考）】

4M109

5F061

5F067

【Ｆターム（参考）】

4M109AA01

4M109AA02

4M109BA01

4M109CA21

4M109DA08

4M109EA02

4M109EE02

5F061AA01

5F061AA02

5F061BA01

5F061CA01

5F061CB03

5F061CB13

5F061GA03

5F067AB04

5F067BD02

(57)【要約】

【課題】半導体チップへの封止樹脂からの応力を低減できる半導体装置を提供する。
【解決手段】ダイパッド５には半導体チップ１が搭載され、半導体チップ１の表面の外周に配置された電極パッド６とリード４がワイヤ３を介して電気的に接続され、半導体チップ１、ダイパッド５、リード４は封止樹脂２に覆われている。半導体チップ１には応力に対する感度が高い素子ｘを内側に含む第１領域１ａがあり、その外側には第１領域を取り囲む第２領域１ｂが位置する。そして、第１領域１aの周縁部の上方である封止樹脂２の表面には樹脂凹部６１が設けられ、封止樹脂２から第１領域１aにかかる応力は樹脂凹部６１によって低減される。
【選択図】図１

【特許請求の範囲】

【請求項1】

ダイパッドと、
前記ダイパッド上に搭載された半導体チップと、
前記ダイパッドと離間して配置され、前記半導体チップと電気的に接続されたリードと、
前記ダイパッドと前記半導体チップと前記リードとを封止している封止樹脂と、を備え、
前記半導体チップは、対を形成するトランジスタからなる回路を内側に含む第１領域と、
前記第１領域を取り囲む第２領域と、を有し、
前記半導体チップの上方の前記封止樹脂の表面に、前記第１領域の周縁部と平面視的に重畳する樹脂凹部が設けられ、前記樹脂凹部が取り囲む内側に第１の樹脂凸部が位置し、前記樹脂凹部の外側に第２の樹脂凸部が位置していることを特徴とする半導体装置。

【請求項2】

前記樹脂凹部には、前記封止樹脂よりもヤング率の低い充填物が埋め込まれていることを特徴とする請求項１に記載の半導体装置

【請求項3】

平面視的に、前記樹脂凹部が格子状に前記封止樹脂の表面に設けられていることを特徴とする請求項１または請求項２に記載の半導体装置

【請求項4】

断面視的に、前記樹脂凹部の底面は尖頭形状であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。

【請求項5】

前記半導体チップと前記リードがフリップチップ接合していることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。

【請求項6】

前記対を形成するトランジスタからなる回路がカレントミラー回路であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。

【請求項7】

ダイパッドと、
前記ダイパッド上に搭載された半導体チップと、
前記ダイパッドと離間して配置され、前記半導体チップと電気的に接続されたリードと、
前記ダイパッドと前記半導体チップと前記リードとを封止している封止樹脂と、を備える半導体装置の製造方法であって、
主面に対を形成するトランジスタからなる回路を内側に含む第１領域が形成された前記半導体チップを用意する工程と、
前記ダイパッド上に前記半導体チップが搭載され、前記ダイパッドと離間して配置したリードを用意する工程と、
前記半導体チップが搭載された前記ダイパッドと前記リードを封止するための金型であって、前記樹脂凹部を形成するための金型凸部を有する金型を用意する工程と、
前記半導体チップが搭載された前記ダイパッドを封止するとともに、前記第１領域の周縁部の上方に位置する前記封止樹脂の表面に、前記金型凸部と相対する樹脂凹部を形成する工程と、からなることを特徴とする半導体装置の製造方法。

【請求項8】

さらに、前記半導体装置の電気特性を検査する工程と、
前記検査する工程で得られた電気特性を補正する工程と、を備え、
前記補正する工程は、前記樹脂凹部の底面を除去することを特徴とする請求項７記載の半導体装置の製造方法。

【請求項9】

前記樹脂凹部の底面を除去する工程は、レーザー加工によって前記封止樹脂の一部を除去することを特徴とする請求項８記載の半導体装置の製造方法。

【請求項10】

前記樹脂凹部の底面を除去する工程は、ルーター加工によって前記封止樹脂の一部を除去することを特徴とする請求項８記載の半導体装置の製造方法。

【請求項11】

前記半導体チップを用意する工程において、前記対を形成するトランジスタからなる回路をカレントミラー回路とすることを特徴とする請求項７乃至１０のいずれか１項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置およびその製造方法に関する。

【背景技術】

【0002】

電子機器の小型軽量化及び高機能化のニーズに伴い、電子機器に半導体装置を高密度に実装することが可能な表面実装型パッケージが多用されている。アナログＩＣなどでは、近年、さらなる電気特性の高精度化が要求されている。しかし、パッケージング工程などの実装工程において、半導体チップに応力がかかることで電気特性の変動が生じて目標とする電気特性を得られないことがある。
フルモールドタイプの半導体装置において、ダイパッドの上下の樹脂厚を同一とすることで、半導体装置の実装時の応力に起因する反りを低減することが提案されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００９－２７８０２４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、フルモールドタイプの半導体装置では放熱性が十分でなく、半導体チップから発生する熱が蓄熱して半導体装置の電気特性を悪化させてしまうこともある。
本発明は、かかる課題に鑑みてなされたもので、ノンリードタイプの半導体装置であっても半導体チップへの応力を低減することができる半導体装置の提供を目的とする。

【課題を解決するための手段】

【0005】

上記課題を解決するために、本発明では以下の手段を用いた。
ダイパッドと、
前記ダイパッド上に搭載された半導体チップと、
前記ダイパッドと離間して配置され、前記半導体チップと電気的に接続されたリードと、
前記ダイパッドと前記半導体チップと前記リードとを封止している封止樹脂と、を備え、
前記半導体チップは、対を形成するトランジスタからなる回路を内側に含む第１領域と、
前記第１領域を取り囲む第２領域と、を有し、
前記半導体チップの上方の前記封止樹脂の表面に、前記第１領域の周縁部と平面視的に重畳する樹脂凹部が設けられ、前記樹脂凹部が取り囲む内側に第１の樹脂凸部が位置し、前記樹脂凹部の外側に第２の樹脂凸部が位置していることを特徴とする半導体装置とする。

【0006】

また、ダイパッドと、
前記ダイパッド上に搭載された半導体チップと、
前記ダイパッドと離間して配置され、前記半導体チップと電気的に接続されたリードと、
前記ダイパッドと前記半導体チップと前記リードとを封止している封止樹脂と、を備える半導体装置の製造方法であって、
主面に対を形成するトランジスタからなる回路を内側に含む第１領域が形成された前記半導体チップを用意する工程と、
前記ダイパッド上に前記半導体チップが搭載され、前記ダイパッドと離間して配置したリードを用意する工程と、
前記半導体チップが搭載された前記ダイパッドと前記リードを封止するための金型であって、前記樹脂凹部を形成するための金型凸部を有する金型を用意する工程と、
前記半導体チップが搭載された前記ダイパッドを封止するとともに、前記第１領域の周縁部の上方に位置する前記封止樹脂の表面に、前記金型凸部と相対する樹脂凹部を形成する工程と、からなることを特徴とする半導体装置の製造方法を用いる。

【発明の効果】

【0007】

上記手段を用いることで、半導体チップへの封止樹脂からの応力を低減できる半導体装置を実現できる。

【図面の簡単な説明】

【0008】

【図1】本発明の第１実施形態にかかる半導体装置の構造図である。

【図2】本発明の第２実施形態にかかる半導体装置の構造図である。

【図3】本発明の第３実施形態にかかる半導体装置の構造図である。

【図4】本発明の第４実施形態にかかる半導体装置の構造図である。

【図5】本発明の第５実施形態にかかる半導体装置の構造図である。

【図6】本発明の第６実施形態にかかる半導体装置の構造図である。

【図7】本発明の第７実施形態にかかる半導体装置の構造図である。

【図8】本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。

【図9】本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。

【図10】本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。

【図11】本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。

【発明を実施するための形態】

【0009】

以下、本発明の半導体装置の実施形態について詳細に説明する。
図１は、本発明の第１実施形態にかかる半導体装置の構造図である。図１（ａ）の断面図に示すように、銅（Ｃｕ）合金などからなるダイパッド５上に半導体チップ１が搭載されている。ダイパッド５の周囲にはダイパッド５と離間してリード４が設けられている。そして、半導体チップ１の上面に設けられた電極パッド（図示せず）とリード４の上面とが接続部材であるワイヤ３を介して電気的に接続されている。ワイヤ３の材料としては金（Ａｕ）や銅（Ｃｕ）が用いられる。なお、半導体チップ１とリード４との電気的接続はワイヤ法に限られることなく、バンプを介したフリップチップボンディング法を用いても構わない。

【0010】

半導体チップ１とダイパッド５とワイヤ３の周囲は封止樹脂２によって被覆されるが、ダイパッド５の半導体チップ１搭載面の反対側の裏面は封止樹脂２から露出している。ダイパッド５の裏面はメッキ層１２によって覆われて放熱性に優れる形状である。リード４の底面と外側面も封止樹脂２から露出し、リード４の底面の露出面もメッキ層１２で覆われる構成である。リード４の外側面は封止樹脂２の側面から突出せず、ノンリードタイプの半導体装置２１となっている。なお、メッキ層１２は、鉛（Ｐｂ）、ビスマス（Ｂｉ）、錫（Ｓｎ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）のいずれかの金属もしくは複数の金属の合金からなり、電解メッキ法または無電解メッキ法によって形成される。

【0011】

半導体装置２１を構成する半導体チップ１の主面の一部には、応力に対する感度が高い素子ｘを内側に含む第１領域１ａがあり、その外側には第１領域１ａを取り囲む第２領域１ｂが位置する。そして、第１領域１aと第２領域１ｂとの境界、すなわち第1領域１aの周縁部の上方である封止樹脂２の表面のみに、封止樹脂２の一部が窪んでいる樹脂凹部６１が設けられている。樹脂凹部６１の幅は１０～３０μｍ、深さは封止樹脂２の厚さにもよるが５～１５０μｍである。図示するように、樹脂凹部６１の下部の封止樹脂の厚さは周囲に比べ薄く、樹脂凹部６１以外の領域における封止樹脂２の厚さは相対的に厚いものである。樹脂凹部６１の内側は厚肉の封止樹脂２の樹脂凸部２ａであり、この樹脂凸部２ａの直下に第１領域１aが位置している。そして、樹脂凹部６１の外側にも樹脂凸部２ｂが位置している。つまり、樹脂凹部６１はその内側に位置する樹脂凸部２ａおよびその外側に位置する樹脂凸部２ｂによって挟まれる形状である。なお、樹脂凸部２aと樹脂凸部２ｂの表面高さは同じである。図示する樹脂凹部６１の断面は矩形形状をなしているが、樹脂凹部６１の底面（下部）６１ａのみを尖頭形状や、樹脂凹部６１全体を頂点が下を向く二等辺三角形形状にすることで応力をより効果的に低減できる。

【0012】

図１（ｂ）は半導体装置の上面から透視した平面図である。矩形形状の封止樹脂２の中央領域にダイパッド５が配置されている。封止樹脂２の一方の辺（側面）に沿って複数のリード４が配置され、一方の辺と対向する他方の辺（側面）に沿って複数のリード４が配置されている。そして、互いの辺（側面）に沿って配置されたリード４はダイパッド５を挟んで向かい合っている。ダイパッド５上には半導体チップ１が搭載され、半導体チップ１の外周に配置された電極パッド６とリード４がワイヤ３を介して電気的に接続されている。半導体チップ１には応力に対する感度が高い素子ｘを内側に含む第１領域１ａとその外側の第１領域１ａを取り囲む第２領域１ｂが設けられている。

【0013】

高温の成形用金型に注入された溶融状の樹脂が硬化する時、及び常温に戻る時の樹脂の収縮によって、シリコンからなる半導体チップ１に圧縮、せん断等の応力が加わると、シリコン単結晶にピエゾ効果が生じ、半導体チップの主面に形成された半導体集積回路素子の電気特性が変動することがあるが、該半導体集積回路素子の中でもピエゾ効果の影響で電気特性が変動しやすい素子が応力に対する感度が高い素子ｘに相当する。例えば、カレントミラー回路は、対を形成するＭＯＳトランジスタのゲート同士と一方のソースを結線することにより、或いは対を形成するバイポーラトランジスタのベース同士と一方のコレクターを結線することにより、上記の対を形成するトランジスタに流れる電流経路に同じ電流を流せるようにした回路であり、この対を形成するトランジスタ間で同一な電流が流れることを利用して、２つの電流経路の電流が等しくなるように働くことを利用した回路であるが、この回路に応力がかかると２つの電流経路の電流がずれてしまう。このような対を成すトランジスタはその特性が大きく違わないことが必要である。上述のカレントミラー回路は応力に対する感度が高い素子ｘに相当し、第１領域１ａの内側に形成されることが望ましい。カレントミラー回路を用いた差動増幅回路なども応力に対する感度が高い素子ｘに相当し、第１領域１ａの内側に形成されることが望ましい。

【0014】

樹脂凹部６１を半導体チップ１上に平面投影した領域は応力に対する感度が高い素子ｘを内側に含む第１領域１ａの周縁部と重畳し、その外形状は矩形であって、その第１領域１aの中央付近に、応力に対する感度が高い素子ｘが設けられている。半導体チップ１の外周領域には電極パッド６が配置されているが、樹脂凹部６１の平面投影領域は電極パッド６が配置されている領域と重畳しないことが望ましい。図１（ａ）に図示したように、ワイヤ３はループ状に形成され、そのループ高さは半導体チップ１の上面よりも高いため、樹脂凹部６１が電極パッド６の配置領域と重畳し、かつ樹脂凹部６１が深くなると、ワイヤ３が樹脂凹部６１から露出して信頼性を低下させる懸念が生じる。よって、樹脂凹部６１の平面投影領域は電極パッド６が配置されている領域と重畳しないことが望ましい。

【0015】

樹脂凹部が無く封止樹脂の厚さが一定である半導体装置では、封止樹脂の厚さに応じた応力が半導体チップにかかり、半導体チップが反ることになり、その結果、半導体チップの特性の変動に至るが、本発明の半導体装置２１のように、応力に対する感度が高い素子ｘを内側に含む第１領域１ａの周縁部上方に位置する封止樹脂２の表面に選択的に樹脂凹部６１を設けると、その樹脂凹部６１で封止樹脂２の厚さが薄くなり、応力がそこで緩和されることになり、第１領域１aにかかる応力を低減できる。その結果、この第１領域１ａの内側に形成された回路から得られる電気特性値が本来の値からずれてしまうことを低減できる。このように、上記構造とすることで半導体チップ１への封止樹脂からの応力を低減できる半導体装置２１を実現できる。
以上では、封止樹脂２の２つの側面のそれぞれにリード４を設けたＤＦＮ（Dual Flat Non-leaded）パッケージの例で説明したが、本技術は封止樹脂２の４つの側面のそれぞれにリード４を設けたＱＦＮ（Quad Flat Non-leaded）パッケージにも適用可能である。

【0016】

図２は、本発明の第２実施形態にかかる半導体装置の構造図であって、半導体装置の断面図である。図１に示した半導体装置２１との違いは、樹脂凹部６２の中に充填物１６を埋め込んでいる点である。充填物１６の表面と封止樹脂２の樹脂凸部２a、２ｂの表面は面一となっている。封止樹脂２として用いるエポキシ樹脂のヤング率は、２．６～３ＧＰａであるが、樹脂凹部６２に埋め込む物質のヤング率は、封止樹脂２よりも小さいものが望ましく、ゴムなどのエラストマ、ＬＤＰＥ（低密度ポリエチレン）、ＨＤＰＥ（高密度ポリエチレン）等の柔らかいものが適当である。因みに、ゴムのヤング率は０．０１～０．１ＧＰａである。このように、樹脂凹部６２に充填物１６を埋め込むことで、第１領域１aにかかる応力を低減できるだけでなく、第１実施形態にかかる半導体装置２１よりも信頼性の向上した半導体装置２２とすることができる。

【0017】

図３は、本発明の第３実施形態にかかる半導体装置の構造図であって、半導体装置の上面から透視した平面図である。図１に示した半導体装置２１との違いは、樹脂凹部６３を格子状に設けた点である。したがって、樹脂凹部６３以外の構造は第１実施形態にかかる半導体装置２１と同じであり、応力に対する感度が高い素子ｘは半導体チップ１の中央付近に配置されている。半導体装置２３の封止樹脂２の表面には横方向の２本の樹脂凹部６３ｘが応力に対する感度が高い素子ｘを挟むように形成され、樹脂凹部６３ｘは封止樹脂２の一方の辺（側面）から他方の辺（側面）にかけて直線状に形成されている。また、樹脂凹部６３ｘと直交するように縦方向の樹脂凹部６３ｙが形成され、縦方向の２本の樹脂凹部６３ｙが応力に対する感度が高い素子ｘを挟むように形成され、２本の樹脂凹部６３ｙは封止樹脂２の一方の辺（側面）から他方の辺（側面）にかけて直線状に形成されている。このような形状とすることにより、樹脂凹部６３ｘ、６３ｙによって応力がより効果的に緩和されることになり、第１領域１aにかかる応力を低減できる。このような格子状の樹脂凹部６３の応力低減効果は、図１に示した矩形の樹脂凹部６１に比べると大きいものであり、第１領域１ａの内側に形成された回路から得られる電気特性値が本来の値からずれてしまうことをより効果的に低減できる。なお、図示していないが、格子状の樹脂凹部６３以外の封止樹脂２の表面は樹脂凸部となっている。

【0018】

図４は、本発明の第４実施形態にかかる半導体装置の構造図であって、半導体装置の断面図である。図１に示した半導体装置２１との違いは、リード４と半導体チップ１の電気的接続としてワイヤ３に代えて貫通電極（図示せず）を用い、樹脂凹部６４を第１実施形態にかかる半導体装置２１に比べ深い溝として半導体チップ１の主面近傍に、そして、樹脂凹部６４の間隔を広くした点である。このように樹脂凹部６４の深さを深くした場合、封止樹脂２によってかかる応力は樹脂凹部６４によって緩和され、第１領域１ａにかかる応力は低減される。そして、この応力低減効果は、図１に示した矩形の樹脂凹部６１に比べると大きいものである。逆に、樹脂凹部６４の間隔が広くなって応力に対する感度が高い素子ｘから遠ざかると、幾分応力低減効果は小さくなる傾向を示す。

【0019】

図５は、本発明の第５実施形態にかかる半導体装置の構造図であって、樹脂凹部の各種形状を示した平面図である。図５（ａ）に示す半導体装置２５では、樹脂凹部６５の平面投影領域の周縁部が円形である例を示し、この円形に囲まれた領域に応力に対する感度が高い素子ｘを内側に含む第１領域１ａが設けられている。図５（ｂ）に示す半導体装置２６では、樹脂凹部６６の平面投影領域の周縁部が楕円形である例を示し、この楕円形に囲まれた領域に応力に対する感度が高い素子ｘを内側に含む第１領域１ａが設けられている。図５（ｃ）に示す半導体装置２７では、樹脂凹部６７の平面投影領域の周縁部が多角形である例を示し、この多角形に囲まれた領域に応力に対する感度が高い素子ｘを内側に含む第１領域１ａが設けられている。いずれの上記形状においても、第１領域１aの中央付近に応力に対する感度が高い素子ｘが配置され、その外側には第１領域１aを取り囲む第２領域１ｂが位置している。

【0020】

図６は、本発明の第６実施形態にかかる半導体装置の構造図である。図１に示した半導体装置２１との違いは、応力に対する感度が高い素子ｘを複数有する点である。図６（ａ）に示すように、半導体チップ１の主面の一部には、応力に対する感度が高い素子ｘが離間した位置に複数あり、おのおのの素子を内側に含む領域１ａを複数設け、それぞれの上方に位置する封止樹脂２の表面に樹脂凹部６８を複数設けた半導体装置２８としている。ただ、図６（ｂ）に示すように、複数の応力に対する感度が高い素子ｘが近接している場合は、平面視的に複数の素子ｘを一緒に囲む樹脂凹部６９としても良い。

【0021】

図７は、本発明の第７実施形態にかかる半導体装置の構造図である。第１実施形態との違いはワイヤボンディング法に代えてフリップチップボンディング法を用いた点である。
第１実施形態では、半導体チップ１の素子面がリード４と反対方向に向く構造であったのに対し、本実施形態では、図７（ａ）の断面図に示すように、金属材料からなる放熱板１３の下面に固着した半導体チップ１の素子面がリード４側に向く構造としている。したがって、放熱板１３はダイパッドとしての機能も有する。半導体チップ１の素子面にはバンプ電極１１が設けられ、このバンプ電極１１を介して半導体チップ１の素子面とリード４の支持面が向き合って電気的に接続している。バンプ電極１１は錫（Ｓｎ）や金（Ａｕ）などの金属材料からなる。

【0022】

放熱板１３とリード４は半導体チップ１を上下に挟む構造で、半導体チップ１と放熱板１３とリード４は封止樹脂２によって被覆される。ただし、放熱板１３の裏面、すなわち、本図における放熱板１３の上面に相当する面は封止樹脂２から露出し、メッキ層１２で覆われている。また、リード４の底面と外側面も封止樹脂２から露出し、リード４の底面の露出面もメッキ層１２で覆われる構成である。リード４の外側面は封止樹脂の側面から突出しないノンリードタイプの半導体装置３０となっている。

【0023】

半導体チップ１の主面の一部には、応力に対する感度が高い素子ｘを内側に含む第１領域１ａがあり、その下方に位置する封止樹脂２の表面には、平面視的に第１領域１aの周縁部と重畳するように樹脂凹部７０が設けられている。ここでは、樹脂凹部７０の断面は矩形形状をなしている。樹脂凹部７０の底面（上部）７０ａのみを尖頭形状や、樹脂凹部７０全体を頂点が上を向く二等辺三角形形状にすることで応力をより効果的に緩和できる。

【0024】

図７（ｂ）は半導体装置３０の底面側からの平面図である。メッキ層１２は図示していない。矩形形状の封止樹脂２の中央領域に銅材からなる放熱板１３が配置されている。封止樹脂２の一方の辺（側面）に沿って複数のリード４が配置され、一方の辺と対向する他方の辺（側面）に沿って複数のリード４が配置されている。そして、互いの辺（側面）に沿って配置されたリード４は放熱板１３を中心にして向かい合っている。放熱板１３には半導体チップ１が固着され、半導体チップ１の外周に配置されたバンプ電極１１とリード４が重なって電気的に接続されている。半導体チップ１には応力に対する感度が高い素子ｘを内側に含む第１領域１ａと、第１領域１aを取り囲む第２領域１ｂがある。例えば、カレントミラー回路は、対を形成するトランジスタ間で同一な電流が流れることを利用して、２つの電流経路の電流が等しくなるように働くことを利用した回路であるが、この回路に応力がかかると２つの電流経路の電流がずれてしまう。このような対を成すトランジスタはその特性が大きく違わないことが必要であり、上述の第１領域１ａに形成されることが望ましい。

【0025】

応力に対する感度が高い素子ｘを内側に含む第１領域１ａの下方に位置する封止樹脂２の表面には、平面視的に第１領域１aの周縁部と重畳するように樹脂凹部７０を設けることで、樹脂凹部７０の上方の封止樹脂２の厚さが薄くなり、この第１領域１ａにかかる応力が低減することができる。その結果、この第１領域１ａの内側に形成された回路から得られる電気特性値が本来の値からずれてしまうことを低減できる。このように、上記構造とすることで半導体チップ１への封止樹脂からの応力を低減できる半導体装置２９を実現することができる。
以上では、封止樹脂２の２つの側面のそれぞれにリード４を設けたＤＦＮ（Dual Flat Non-leaded）パッケージの例で説明したが、本技術は封止樹脂２の４つの側面のそれぞれにリード４を設けたＱＦＮ（Quad Flat Non-leaded）パッケージにも適用可能である。

【0026】

図８は、本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。まず、図８（ａ）に示すように、ダイパッド５とダイパッド５の周囲に離間して複数のリード４を配置したリードフレーム７を用意する。リードフレーム７は矩形状のダイパッド５およびダイパッド５から離間して配置された複数のリード４を１つのユニット７ａとして、そのユニット７ａを複数有する形状である。破線で囲むように図示するユニット７ａはフレーム枠７ｂに囲まれており、リード４はフレーム枠７ｂに接続され、ダイパッド５は吊りリード７ｃを介してフレーム枠７ｂに接続されている。なお、リードフレーム７は主に銅材や銅合金材からなるものである。図８（ｂ）は図８（ａ）に示されるＡ－Ａ線に沿った断面図である。この段階で隣接するユニット７ａどうしのリード４はフレーム枠７ｂを介して繋がっている。

【0027】

次いで、図８（ｃ）に示すように、ダイパッド５上に半導体チップ１を搭載し、半導体チップ１上に設けられた電極パッド（図示せず）とリード４とをワイヤ３を介して電気的に接続する。

【0028】

図９は、図８に続く、本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。図９（ａ）に示すように、半導体チップ１を搭載したリードフレーム７を封止するための金型８を用意する。金型８は上金型８ａと下金型８ｂとから構成され、それらの間にキャビティ９を有する。そして、上金型８ａからキャビティ９に向かって突出するように金型凸部１０が設けられている。金型凸部１０は半導体チップ１の主面の一部の応力に対する感度が高い素子ｘを内側に含む第１領域１ａの周縁部上方に位置している。ここに図示した金型凸部１０の断面形状は矩形である。

【0029】

図９（ｂ）に示すように、上金型８ａと下金型８ｂの間に設けられたキャビティ９に封止樹脂２を流入させ、半導体チップ１とダイパッド５とワイヤ３とリード４を封止樹脂２にて封止する。このとき、半導体チップ１の主面の一部には、応力に対する感度が高い素子ｘを内側に含む第１領域１ａがあり、その周縁部上方に位置する封止樹脂２の表面に樹脂凹部６１が形成されるが、封止時にこの樹脂凹部６１は上金型８ａの金型凸部１０と相対して形成されるものである。

【0030】

図９（ｃ）に示すように、封止体１５を金型８から取り出し、ダイパッド５の裏面およびリード４の底面にメッキ層１２を形成する。その後、回転ブレード１４を用いてフレーム枠７ｂに沿って封止体１５を切断する。このとき、回転ブレード１４の幅をフレーム枠７ｂの幅よりも大きくすることでフレーム枠７ｂを完全に除去することができる。なお、回転ブレード１４による切断方向は封止体１５底面から上方向、上面から下方向のいずれでも構わない。

【0031】

切断後、図１０に示すような個々に分離された半導体装置２１が得られる。図１０（ａ）は断面図、図１０（ｂ）は平面図であり、複数の半導体装置２１の集合体として図示している。なお、上記では金型の一つのキャビティから複数の半導体装置を得る方法について述べたが、一つのキャビティから一つ半導体装置を得るという封止方法を採用することも可能である。

【0032】

次に、得られた半導体装置２１の電気特性検査を実施する。そして、半導体装置２１に組み込まれている半導体チップ１の組立前のプロービングテストで得られた電気特性と比較して特性変動量を確認する。この特性変動量が検査基準内であれば、これ以降の工程を実施しなくてもよい。検査基準を越える特性変動量であれば、以降の工程を追加して電気特性の補正を行う。

【0033】

図１１に示すように、電気特性の補正は、樹脂凹部６１の底面６１ａの封止樹脂２の一部を所定量除去して、樹脂凹部６１の深さをさらに深くすることにて行う。樹脂凹部６１の底面６１ａの除去すべき所定量は、以前のサンプルでの事前評価によって予め決定しておいた電気特性の補正量と除去量との関係式から求めることができる。樹脂凹部６１の底面６１ａの封止樹脂２の除去にはレーザー加工や機械的なルーター加工が用いられ、加工前の樹脂凹部６１の実線で図示する底面６１ａが加工後の樹脂凹部６１ｂの破線で図示する底面のように深くなる。このとき、封止樹脂２の除去量は樹脂凹部６１の底面全面において一様であることが望ましい。

【0034】

封止樹脂２の一部を除去した後、再度電気特性検査を実施し、プロービングテストで得られた電気特性と比較して特性変動量を確認する。この特性変動量が検査基準内であれば、これ以降の工程を実施しなくてもよい。検査基準を越える特性変動量であれば、上記の電気特性の補正の工程を追加で行い、特性変動量が検査基準内に収まるまで行う。仮に、特性変動量が補正不可であると判断すれば該半導体装置２１を不良として適切に処置する。以上の追加工程によって得られた半導体装置２１は、樹脂封止前の半導体チップ１単体の電気特性からのズレが極めて小さく、要求性能を十分に満たす半導体装置２１である。

【符号の説明】

【0035】

１ 半導体チップ
１ａ 第１領域
１ｂ 第２領域
２ 封止樹脂
２ａ、２ｂ 樹脂凸部
３ ワイヤ
４ リード
４ａ インナーリード部
４ｂ アウターリード部
５ ダイパッド
６ 電極パッド
７ リードフレーム
７ａ ユニット
７ｂ フレーム枠
７ｃ 吊りリード
８ 金型
８ａ 上金型
８ｂ 下金型
９ キャビティ
１０ 金型凸部
１１ バンプ電極
１２ メッキ層
１３ 放熱板
１４ 回転ブレード
１５ 封止体
１６ 充填物
２１、２２、２３、２４，２５、２６、２７、２８、２９、３０ 半導体装置
６１、６２、６３、６３ｘ、６３ｙ、６４、６５、６６、６７、６８、６９、７０ 樹脂凹部
６１ａ、７０ａ 樹脂凹部の底面
６１ｂ 加工後の樹脂凹部
ｘ 応力に対する感度が高い素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】