特開2022-134687IP Force 特許公報全文掲載

技術分野

スイッチング素子を駆動する半導体駆動回路と、その半導体駆動回路を用いた電力変換装置と、に関するものである。

要約特許出願時に添付された[要約書]

【課題】ノイズ等によりスイッチング素子が誤点弧する恐れが低い場合に、そのスイッチング素子のソースからドレインへの逆電流導通時の逆導通電圧降下を減少させ、逆導通損失を低減する。
【解決手段】LLC回路等の電力変換装置は、半導体駆動回路を有している。半導体駆動回路は、スイッチング素子32,33が直列に接続されたアームと、そのスイッチング素子32と33とを同時にオフ状態になるデッドタイムをおいて相補的にオン/オフ駆動する駆動回路34,35と、を備えている。各駆動回路34,35は、スイッチング素子32又は33の誤点弧が発生し易くなる情報を基に、そのスイッチング素子32又は33をオフ状態にするための負バイアスのバイアス量を変化させる。
【選択図】図1

発明が解決しようとする課題[発明の詳細な説明]から抜粋

図6(a)のスイッチング素子2,3を構成するGaNトランジスタは、ソースからドレインに電流が流れる(逆導通する)場合、もともとのソース・ドレイン間の電圧降下に更にゲートの負バイアス分が加算さてしまう特性がある。そのため、LLC回路や位相シフト回路のように、デッドタイム期間中にスイッチング素子2,3のソースからドレインに電流が流れる(逆導通する)場合では、図7のドレイン・ソース間電圧Vds1の逆導通電圧降下ΔVに示すように、導通損失が増加してしまう弊害がある。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の半導体駆動回路は、第1スイッチング素子及び第2スイッチング素子を有し、前記第1スイッチング素子及び前記第2スイッチング素子が、正電源側と負電源側との間に直列に接続されたアームと、前記第1スイッチング素子と前記第2スイッチング素子とが同時にオフ状態になるデッドタイムをおいて相補的にオン/オフ駆動する2つの駆動回路と、を備え、前記各駆動回路は、前記第1スイッチング素子又は前記第2スイッチ・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明は、LLC回路や位相シフト回路等の従来の電力変換装置において、軽負荷時にZVSが困難となり、ハードスイッチングによるノイズ発生により、ゲートの誤点弧が発生し易く、逆に重負荷時はZVSによりノイズが発生しにくい点に着目し、第1スイッチング素子又は第2スイッチング素子の誤点弧が発生し易くなる情報(例えば、負荷の状態が重負荷か又は軽負荷かの情報等)を基に、第1スイッチング素子又は第2スイッチング素子をオフ状態にするための負バイアスのバイアス量を変化させている。これにより、ノイズ等により誤点弧する恐れが低い場合に、スイッチオフ時の負バイアス量を変化させることで、LLC回路や位相シフト回路等のデッドタイム期間中に生じるような、ソースからドレインへの逆電流導通時の電圧降下を減少させ、逆導通損失を低減することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本発明の実施例1における電力変換装置(例えば、ハーフブリッジ形LLC回路)を示す図
【図2】 図1(a)のLLC回路の動作波形図
【図3】 本発明の実施例2における電力変換装置(例えば、ハーフブリッジ形LLC回路)を示す図
【図4】 本発明の実施例3における電力変換装置(例えば、フルブリッジ形LLC回路)を示す回路図
【図5】 本発明の実施例4における電力変換装置(例えば、位相シフト回路)を示す回路図
【図6】 従来のハーフブリッジ形LLC回路を示す図
【図7】 図6(a)のLLC回路の動作波形図

選択図 図1出願人が指定した本件の代表的な図

31 直流電源 32,33,62,63 スイッチング素子 34,35,64,65 駆動回路 36 共振コンデンサ 36a~36d 出力容量 37 変圧器 37a 漏れインダクタンス 37b 励磁インダクタンス 38~41 ダイオード 42 出力コンデンサ 43 負荷 44 電流検出回路 45 比較器 46,47,66 絶縁回路 48 オペアンプ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります