特開 2022-135962 回路基板、回路基板の製造方法および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022135962

(43)【公開日】2022-09-15

(54)【発明の名称】回路基板、回路基板の製造方法および電子機器

(51)【国際特許分類】

   H05K 3/46 20060101AFI20220908BHJP

   H01L 23/12 20060101ALI20220908BHJP

   H01L 23/15 20060101ALI20220908BHJP

【ＦＩ】

H05K3/46 Q

H05K3/46 T

H05K3/46 Z

H01L23/12 N

H01L23/14 C

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2022022839

(22)【出願日】2022-02-17

(31)【優先権主張番号】P 2021034303

(32)【優先日】2021-03-04

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】504112447

【氏名又は名称】ＦＩＣＴ株式会社

(74)【代理人】

【識別番号】110001726

【氏名又は名称】特許業務法人綿貫国際特許・商標事務所

(72)【発明者】

【氏名】酒井 泰治

(72)【発明者】

【氏名】飯田 憲司

(72)【発明者】

【氏名】尾崎 徳一

(72)【発明者】

【氏名】高野 憲治

(72)【発明者】

【氏名】中川 隆

(72)【発明者】

【氏名】稲葉 孝之

(72)【発明者】

【氏名】宮川 哲郎

(72)【発明者】

【氏名】矢島 章

(72)【発明者】

【氏名】平野 伸

(72)【発明者】

【氏名】青井 孝大

(72)【発明者】

【氏名】阿部 洋一

(72)【発明者】

【氏名】江村 美緒

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA02

5E316AA32

5E316AA38

5E316AA43

5E316CC08

5E316CC10

5E316CC14

5E316CC18

5E316CC31

5E316CC32

5E316DD24

5E316EE31

5E316FF04

5E316FF07

5E316FF08

5E316FF10

5E316GG15

5E316GG17

5E316GG28

5E316HH11

5E316HH16

5E316HH33

5E316JJ12

(57)【要約】

【課題】クラックを防止して、広い温度範囲での動作の信頼性に優れた構成の、半導体素子を内蔵した回路基板を提供することを目的とする。
【解決手段】回路基板１０Ａは、第２絶縁基板２に第１接着層７ａを介して第１絶縁基板１が積層されており、第１絶縁基板１に形成された埋め込み部１ｃに半導体素子９が内蔵されている構成である。
【選択図】図１

【特許請求の範囲】

【請求項1】

金属層が形成された絶縁基板を耐熱性の接着層を介して積層した多層配線基板であって、
無機材からなる前記絶縁基板のうちの第１絶縁基板は積層方向に抜けた埋め込み部が形成されており、前記埋め込み部に半導体素子が内蔵されている構成であること
を特徴とする回路基板。

【請求項2】

前記半導体素子は光デバイスであり、前記第１絶縁基板に第１電子部品が実装されており、前記第１絶縁基板に光導波路が形成されており、前記第１電子部品と前記光デバイスとが接続しており、かつ、前記光デバイスと前記光導波路とが結合していること
を特徴とする請求項１に記載の回路基板。

【請求項3】

前記無機材はガラスであり、前記接着層は熱可塑性樹脂からなること
を特徴とする請求項１または２に記載の回路基板。

【請求項4】

前記接着層のうちの少なくとも前記第１絶縁基板を接着する層は積層構造になっており、前記第１絶縁基板に密着する第１層は熱硬化性樹脂からなり、前記第１層に密着する第２層は熱可塑性樹脂からなること
を特徴とする請求項１または２に記載の回路基板。

【請求項5】

前記半導体素子における外部電極は前記絶縁基板のうちの第２絶縁基板に充填された導電性ペーストによって接続されている構成であること
を特徴とする請求項１～４のいずれか一項に記載の回路基板。

【請求項6】

前記光デバイスは第１外部電極と第２外部電極とを有しており、前記第１外部電極は前記絶縁基板のうちの第２絶縁基板に充填された導電性ペーストに接続されており、前記第２外部電極は前記第１電子部品に接続されている構成であること
を特徴とする請求項２に記載の回路基板。

【請求項7】

請求項１～６のいずれか一項に記載の回路基板を有する電子機器。

【請求項8】

金属層が形成された絶縁基板を耐熱性の接着層を介して積層し多層配線基板を製造する製造方法であって、
無機材からなる前記絶縁基板のうちの第１絶縁基板は積層方向に抜けた埋め込み部が形成されており、
前記第１絶縁基板を積層した後に、前記埋め込み部に半導体素子を内蔵すること
を特徴とする回路基板の製造方法。

【請求項9】

前記半導体素子は光デバイスであり、前記第１絶縁基板に光導波路を形成して、前記光デバイスと前記光導波路とを結合し、かつ、前記第１絶縁基板に第１電子部品を実装するとともに前記第１電子部品と前記光デバイスとを接続すること
を特徴とする請求項８に記載の回路基板の製造方法。

【請求項10】

前記無機材はガラスであり、前記接着層は熱可塑性樹脂からなること
を特徴とする請求項８または９に記載の回路基板の製造方法。

【請求項11】

前記接着層のうちの少なくとも前記第１絶縁基板を接着する層は積層構造になっており、前記第１絶縁基板に密着する第１層は熱硬化性樹脂からなり、前記第１層に密着する第２層は熱可塑性樹脂からなること
を特徴とする請求項８または９に記載の回路基板の製造方法。

【請求項12】

前記半導体素子における外部電極を前記絶縁基板のうちの第２絶縁基板に充填された導電性ペーストによって接続すること
を特徴とする請求項８～１１のいずれか一項に記載の回路基板の製造方法。

【請求項13】

前記光デバイスは第１外部電極と第２外部電極とを有しており、前記第１外部電極を前記絶縁基板のうちの第２絶縁基板に充填された導電性ペーストに接続し、かつ、前記第２外部電極を前記第１電子部品に接続すること
を特徴とする請求項９に記載の回路基板の製造方法。

【請求項14】

前記埋め込み部をエッチングにて形成すること
を特徴とする請求項８～１３のいずれか一項に記載の回路基板の製造方法。

【請求項15】

前記光導波路をパターニングまたはイオン交換処理にて形成すること
を特徴とする請求項９に記載の回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は回路基板、回路基板の製造方法および電子機器に関する。

【背景技術】

【0002】

情報通信機器におけるデータ伝送量の増大や高密度実装に伴う発熱量の増大など、基板における実装技術の必要性がより高まっている。一例として、製造プロセスにおける割れを低減するために無機多層基板が提案されている（特許文献１：特開２０２０－０８７９３８号公報）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－０８７９３８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

有機基板に半導体素子を内蔵した構造は、高温環境下では熱歪みの影響を受けてクラックが生じるリスクを有する。無機基板は、有機基板よりも熱膨張率が小さく、平坦度が高く、かつ、広い温度範囲で寸法安定性に優れる。一方、無機基板は、有機基板よりも脆いため、高密度実装に際し、製造プロセスにおけるクラックを防止した接合構造が必要になる。

【課題を解決するための手段】

【0005】

本発明は、上記事情に鑑みてなされ、クラックを防止して、広い温度範囲での動作の信頼性に優れた構成の、半導体素子を内蔵した回路基板を提供することを目的とする。

【0006】

一実施形態として、以下に開示する解決手段により、前記課題を解決する。

【0007】

本発明に係る回路基板は、金属層が形成された絶縁基板を耐熱性の接着層を介して積層した多層配線基板であって、無機材からなる前記絶縁基板のうちの第１絶縁基板は積層方向に抜けた埋め込み部が形成されており、前記埋め込み部に半導体素子が内蔵されている構成であることを特徴とする。

【0008】

この構成によれば、クラックを防止して、広い温度範囲での動作の信頼性に優れた構成の、半導体素子を内蔵した回路基板にできる。

【0009】

一例として、前記半導体素子は光デバイスである。この構成によって、光インターコネクションに好適な回路基板が容易にできる。一例として、前記半導体素子は光デバイスであり、前記第１絶縁基板に第１電子部品が実装されており、前記第１絶縁基板に光導波路が形成されており、前記第１電子部品と前記光デバイスとが接続しており、かつ、前記光デバイスと前記光導波路とが結合している構成である。一例として、前記半導体素子は光デバイスであり、前記第１絶縁基板に光導波路を形成して、前記光デバイスと前記光導波路とを結合し、かつ、前記第１絶縁基板に第１電子部品を実装するとともに前記第１電子部品と前記光デバイスとを接続する。この構成によれば、光デバイスを内蔵した回路基板にできるとともに、第１電子部品と光デバイスと光導波路との組み合わせによって、光インターコネクションに好適な回路基板にできる。

【0010】

前記無機材はガラスであることが好ましい。ガラスは、平坦度が高く、かつ、広い温度範囲で寸法安定性に優れているので、積層体を形成することが容易にできる。一例として、前記接着層は熱可塑性樹脂からなる。これにより、硬化の際の熱歪みが小さくなって積層体を形成する際にクラックを防止できる。

【0011】

一例として、前記接着層のうちの少なくとも前記第１絶縁基板を接着する層は積層構造になっており、前記第１絶縁基板に密着する第１層は熱硬化性樹脂からなり、前記第１層に密着する第２層は熱可塑性樹脂からなる構成である。前記熱硬化性樹脂は前記熱可塑性樹脂の軟化点よりも軟化点が低い樹脂成分を含んでいる。これにより、硬化の際の熱歪みが小さくなって積層体を形成する際にクラックを防止できることに加えて、第１絶縁基板との密着力をさらに向上できる。

【0012】

一例として、半導体素子は多層基板の外層のうちの第１絶縁基板に収まった状態で当該半導体素子の外部電極と多層基板の外層に実装された電子部品の外部電極とが接続される構成である。一例として、半導体素子は多層基板の内層のうちの第１絶縁基板に収まった状態で当該半導体素子の外部電極と多層基板の外層に配された配線パターンとが接続される構成である。

【0013】

一例として、前記半導体素子における外部電極は前記絶縁基板のうちの第２絶縁基板に充填された導電性ペーストによって接続されている構成である。一例として、前記半導体素子における外部電極を前記絶縁基板のうちの第２絶縁基板に充填された導電性ペーストによって接続する。一例として、前記光デバイスは第１外部電極と第２外部電極とを有しており、前記第１外部電極は前記絶縁基板のうちの第２絶縁基板に充填された導電性ペーストに接続されており、前記第２外部電極は前記第１電子部品に接続されている構成である。一例として、前記光デバイスは第１外部電極と第２外部電極とを有しており、前記第１外部電極を前記絶縁基板のうちの第２絶縁基板に充填された導電性ペーストに接続し、かつ、前記第２外部電極を前記第１電子部品に接続する。この構成によれば、内蔵された光デバイス等の半導体素子の外部電極と多層基板の外層における配線パターンとの層間接続が容易にできる。

【0014】

本明細書において、前記光デバイスには、光電気変換素子を有する構成、光スイッチを有する構成、光集積回路を有する構成、光変調器を有する構成、光導波路を有する構成、またはそれらの一種以上を有する構成が含まれる。また本明細書において、前記第１電子部品や後述する第２電子部品には、能動素子を有する構成、受動素子を有する構成、半導体素子を有する構成、集積回路を有する構成、コネクタを有する構成、またはそれらの一種以上を有する構成が含まれる。

【0015】

一例として、前記埋め込み部はエッチングにて形成されている構成である。一例として、前記埋め込み部をエッチングにて形成する。この構成によれば、原理上、埋め込み部は加工プロセスにてクラックが生じない。一例として、積層プロセスの後に、第１絶縁基板の表面に保護層を設けて前記埋め込み部をエッチングにて形成するとともに、ダイシングのための溝をエッチングにて形成し、その後、形成したダイシングのための溝に合わせてダイシングして個片化する。この製造方法によれば、加工プロセスにてクラックが生じないように埋め込み部を形成することが容易にできる。尚且つ、個片化する際に、エッチングにて形成したダイシングのための溝に合わせてダイシングするので基板エッジ部のクラックを防止して効率的に個片化することができる。ここで、個片化は、積層プロセスにて得られた積層体を、電子機器に用いられるモジュールまたはデバイスとして必要な機能単位に分ける個片化プロセスである。

【0016】

前記光導波路は一例として、パターニングまたはイオン交換処理にて形成される。前記光導波路は一例として、パターニングまたはイオン交換処理にて形成する。この構成によれば、原理上、加工プロセスにてクラックが生じない光導波路が形成できる。一例として、１価のＮａイオンを含むとともに当該ＮａイオンがＡｇイオンに置換されてなる光導波路が形成される。

【0017】

本発明に係る回路基板の製造方法は、金属層が形成された絶縁基板を耐熱性の接着層を介して積層し多層配線基板を製造する製造方法であって、無機材からなる前記絶縁基板のうちの第１絶縁基板は積層方向に抜けた埋め込み部が形成されており、前記第１絶縁基板を積層した後に、前記埋め込み部に半導体素子を内蔵することを特徴とする。

【0018】

この製造方法によれば、ビルドアップ工法によってクラックを防止して、広い温度範囲での動作の信頼性に優れた構成の、半導体素子を内蔵した回路基板にできる。各絶縁基板および半導体素子は、各々の熱膨張率のオーダを合致させることが好ましく、各々の熱膨張率を第１絶縁基板の０．５倍～１．５倍以内にすることがより好ましい。

【発明の効果】

【0019】

本発明によれば、クラックを防止して、広い温度範囲での動作の信頼性に優れた構成の、半導体素子を内蔵した回路基板が実現できる。そして、本発明に係る回路基板を有する電子機器は、情報通信機器におけるデータ伝送量の増大や高密度実装に伴う発熱量の増大などに対応した構成にできる。特に、前記半導体素子を光デバイスにして内蔵した構成によって、光インターコネクションに好適な回路基板が実現できる。

【図面の簡単な説明】

【0020】

【図1】図１は本発明の実施形態に係る回路基板の第１例を模式的に示す断面図である。

【図2】図２は本発明の実施形態に係る回路基板の第２例を模式的に示す断面図である。

【図3】図３は本発明の実施形態に係る回路基板の第３例を模式的に示す断面図である。

【図4】図４は本発明の実施形態に係る回路基板の第４例を模式的に示す断面図である。

【図5】図５は第２例における半導体素子を内蔵する前段階を模式的に示す断面図である。

【図6】図６は第１例の変形例であり、半導体素子を内蔵する前段階を模式的に示す断面図である。

【発明を実施するための形態】

【0021】

以下、図面を参照して、本発明の実施形態について詳しく説明する。実施形態の回路基板は、図１～図４に示すように、半導体素子９が内蔵された多層配線基板であり、電子部品が実装されるなどして電子機器が構成される。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。

【0022】

［第１例］
第１例は、光信号処理回路と電気信号処理回路とを備えた電子機器２０Ａである。回路基板１０Ａは、第１金属層１ａが下面に形成された第１絶縁基板１が、第１接着層７ａを介して、第２金属層２ａが下面に形成された第２絶縁基板２に積層されている。そして、第１絶縁基板１は積層方向に抜けた埋め込み部１ｃが形成されており、第１絶縁基板１に形成された埋め込み部１ｃに半導体素子９が内蔵されている構成である。ここで、上面は積層方向における上層側であり、下面は積層方向における下層側である。上面は第１主面と読み換えることができ、下面は第１主面の逆側の第２主面と読み換えることができる。上記の構成以外に、上面は積層方向における下層側として、下面は積層方向における上層側としても本実施形態は成立する。

【0023】

第１絶縁基板１はガラス製であり、第１金属層１ａが下面に形成され、第４金属層１ｂが上面に形成されている。第１金属層１ａと第４金属層１ｂは、一例としてシード層はチタン（Ｔｉ）層及び銅（Ｃｕ）層を含み、めっき層はＣｕ層である。シード層はＣｕ層またはＮｉ層にする場合がある。第１金属層１ａと第４金属層１ｂの厚みは、一例として１～４０[μｍ]である。第１金属層１ａと第４金属層１ｂは、いずれも銅からなる配線パターンが形成されている。第１絶縁基板１の厚みは半導体素子９のチップ厚みと同じに設定されているかまたはチップサイズ公差の上限値に合わせて設定されており、埋め込み部１ｃは半導体素子９のチップが収まるサイズに設定されている。ガラスは既知の電子材料から選択され、半導体素子のチップ筐体が有する熱膨張率と同じに設定されているかまたはチップ筐体が有する熱膨張率の０．５倍～１．５倍以内に設定されている。一例として、第１絶縁基板１の熱膨張率は１～７[ｐｐｍ／℃]である。第１絶縁基板１は、一例として石英ガラス、合成石英ガラス、ボロシリケイトガラス、アルカリフリーガラスである。第１絶縁基板１の厚みは、一例として１００～５００[μｍ]である。

【0024】

第２絶縁基板２はガラス製であり、第２金属層２ａが下面に形成され、第５金属層２ｂが上面に形成されている。第２金属層２ａと第５金属層２ｂは、第１金属層１ａと第４金属層１ｂと同じ材質からなり、いずれも配線パターンが形成されている。第２絶縁基板２は、第１絶縁基板１と同じ材質からなり、第２絶縁基板２の厚みは第１絶縁基板１よりも薄く設定されている。第４絶縁基板４と第５絶縁基板は第２絶縁基板と同じ材質で同じ厚みになっており、それぞれ配線パターンが形成されている。後述する第３絶縁基板３についても第２絶縁基板と同じ材質で同じ厚みになっており、配線パターンが形成されている。

【0025】

第１接着層７ａは耐熱性に優れた熱可塑性樹脂からなり、一例としてフッ素樹脂、液晶ポリマー（ＬＣＰ）、ポリイミド（ＰＩ）、ポリフェニレンエーテル（ＰＰＥ）が挙げられる。第１接着層７ａには、フィラーやガラス繊維は含有されていない。第３接着層７ｃと第４接着層７ｄは第１接着層７ａと同じ材質からなる。後述する第２接着層７ｂについても第１接着層７ａと同じ材質からなる。第１接着層７ａの厚みは、一例として１～５０[μｍ]である。第２接着層７ｂの厚みは第１接着層７ａと同じ厚み、若しくは第２接着層７ｂの厚みは第１接着層７ａよりも薄く設定されている。

【0026】

第１絶縁基板１における埋め込み部１ｃは一例としてエッチングにて形成されている。または、第１絶縁基板１における埋め込み部１ｃは一例としてシート成形の際に、成形するなどして予め形成されている。そして、埋め込み部１ｃと半導体素子９との隙間には熱可塑性樹脂からなる充填材６が充填されている。充填材６は、一例として第１接着層７ａと同じ材質からなる。

【0027】

第１絶縁基板１、第２絶縁基板２、第３絶縁基板３、第４絶縁基板４、および第５絶縁基板５は、それぞれ貫通孔が形成されており、シード層とめっき層は当該貫通孔の内面にも形成されている。前記貫通孔には一例としてめっきが貫通孔に形成されためっきビア、導電ペーストが貫通孔に充填されたペーストビア、または導電ペーストが金属めっきされた貫通孔に充填されたハイブリッドビアが配設されている。貫通孔の半径は、一例として５～２０［μｍ］であり、導電ペーストは、一例として銀（Ａｇ）ペースト、はんだペースト、銅（Ｃｕ）ペースト、金属錯体またはナノペーストである。はんだは、一例としてスズ（Ｓｎ）、銅（Ｃｕ）、ビスマス（Ｂｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）等の２種以上を含む合金を用いることができる。一例として、めっきからなる第３ビア８ｃとめっきからなる第４ビア８ｄとが導電ペースト１４によって通電可能に接続されている。

【0028】

図６は第１例の変形例であり、半導体素子９を内蔵する前段階の積層体を模式的に示す断面図である。積層体の製造方法は、第５絶縁基板５、第４接着層７ｄ、第４絶縁基板４、第３接着層７ｃ、第２絶縁基板２、第１接着層７ａ、第１絶縁基板１の順にビルドアップされて一括して熱圧着される積層プロセスを有する。ここで、第１接着層７ａは第２層７１の上に第１層７２が配された積層構造になっている。第１接着層７ａのうちの第２層７１は熱可塑性樹脂からなり、第２層７１の下面が第２絶縁基板２に密着し、第２層７１の上面が第１層７２に密着する。第１接着層７ａのうちの第１層７２は熱硬化性樹脂からなり、第１層７２の下面が第２層７１に密着し、第１層７２の上面が第１絶縁基板１に密着する。前記熱硬化性樹脂は前記熱可塑性樹脂の軟化点よりも軟化点が低い樹脂成分を含んでいる。ここで、第１層７２の厚みは第２層７１の厚みよりも薄く設定される。

【0029】

第１接着層７ａのうちの第２層７１を構成する熱可塑性樹脂は、一例としてフッ素樹脂、液晶ポリマー（ＬＣＰ）、ポリイミド（ＰＩ）、ポリフェニレンエーテル（ＰＰＥ）が挙げられる。また、第１接着層７ａのうちの第１層７２を構成する熱硬化性樹脂は、一例としてエポキシ樹脂、ポリイミド（ＰＩ）が挙げられる。これにより、硬化の際の熱歪みが小さくなって積層体を形成する際にクラックを防止できることに加えて、第１絶縁基板１との密着力をさらに向上できる。一例として、第１接着層７ａのうちの第２層７１は液晶ポリマーであり、第１接着層７ａのうちの第１層７２はエポキシである。積層体は熱圧着された後、徐冷されて、常温にされる。

【0030】

一例として、積層プロセスの後に、第１絶縁基板１の表面に保護層を設けて、フッ酸に浸漬し、保護層においてパターニングされた露出部をエッチングする。ここで、埋め込み部１ｃをエッチングにて形成するとともに、ダイシングのための溝をエッチングにて形成し、その後、形成した前記ダイシングのための溝に合わせてダイシングして個片化する。これにより、埋め込み部１ｃの位置精度の向上が見込める。また、ダイシング時間を短縮できる。上記以外の構成として、予め埋め込み部１ｃが形成された第１絶縁基板１を用いる場合がある。

【0031】

第１絶縁基板１における埋め込み部１ｃに半導体素子９を内蔵し、埋め込み部１ｃと半導体素子９との隙間に充填材６を充填し硬化する。そして、半導体素子９は多層基板の外層のうちの第１絶縁基板１に収まって内蔵された状態で当該半導体素子９の第２外部電極９ｂと多層基板の外層に実装された第１電子部品１５ａの複数の外部電極のうちの一部とがはんだ１３によって接続される。また、多層基板の外層のうちの第４金属層１ｂの配線パターンと第１電子部品１５ａの複数の外部電極のうちの他の一部とがはんだ１３によって接続される。一例として、第１電子部品１５ａは面実装型のＣＰＵであり、半導体素子９はチップ形状の光デバイス（フォトニクスチップ）である。

【0032】

一例として、光導波路１５ｂはパターニングにて形成されており、光デバイス９と光導波路１５ｂとが結合している。上記以外の構成として、光導波路１５ｂをイオン交換処理にて形成する場合がある。また上記以外の構成として、光導波路１５ｂに代えて、光導波路接続用のコネクタにすることも可能である。

【0033】

第１電子部品１５ａは、光デバイス９を介して導波路１５ｂと信号接続される。ここで、第１電子部品１５ａや導波路１５ｂを回路基板１０Ａに搭載し、その後、外周枠が取り付けられて電子機器２０Ａになる。

【0034】

続いて、第２例について第１例との相違点を中心に以下に説明する。

【0035】

［第２例］
第２例は、光信号処理回路と電気信号処理回路とを備えた電子機器２０Ｂである。回路基板１０Ｂは、第１金属層１ａが下面に形成されたガラス製の第１絶縁基板１が、熱可塑性樹脂からなる第１接着層７ａを介して、第２金属層２ａが下面に形成されたガラス製の第２絶縁基板２に積層されており、第１絶縁基板１に形成された埋め込み部１ｃに光デバイス９が内蔵されている構成である。一例として、光デバイス９は、第１絶縁基板１が積層される前段階の多層基板に実装されて、光デバイス９の下側に配された第１外部電極９ａが導電ペースト１４を介して第５金属層２ｂにおける配線パターンに接続される。そして、光導波路１５ｂが形成された状態の第１絶縁基板１が、第１接着層７ａを介して第２絶縁基板２に積層されて一体構造になる。その後、第１電子部品１５ａが実装される。

【0036】

図５は第２例における光デバイス９を内蔵する前段階の積層体を模式的に示す断面図である。積層体の製造方法は、第５絶縁基板５、第４接着層７ｄ、第４絶縁基板４、第３接着層７ｃ、第２絶縁基板２、第１接着層７ａ、第１絶縁基板１の順にビルドアップされて一括して熱圧着される積層プロセスを有する。積層体は熱圧着された後、徐冷されて、常温にされる。

【0037】

一例として、光導波路１５ｂはイオン交換処理にて形成されており、光デバイス９と光導波路１５ｂとが結合している。上記以外の構成として、光導波路１５ｂをパターニングにて形成する場合がある。また上記以外の構成として、光導波路１５ｂに代えて、光導波路接続用のコネクタを後付けすることも可能である。

【0038】

続いて、第３例について第１例や第２例との相違点を中心に以下に説明する。

【0039】

［第３例］
第３例は、半導体素子９が内蔵された回路基板１０Ｃを備えた電子機器２０Ｃである。回路基板１０Ｃは、第１金属層１ａが下面に形成されたガラス製の第１絶縁基板１が、熱可塑性樹脂からなる第１接着層７ａを介して、第２金属層２ａが下面に形成されたガラス製の第２絶縁基板２に積層されており、かつ、第３金属層３ａが上面に形成されたガラス製の第３絶縁基板３が、熱可塑性樹脂からなる第２接着層７ｂを介して、第１絶縁基板１に積層されており、第１絶縁基板１に形成された埋め込み部１ｃに半導体素子９が内蔵されている構成である。一例として、半導体素子９は、第１絶縁基板１が積層される前段階の多層基板に実装されて、半導体素子９の下側に配された第１外部電極９ａが導電ペーストを貫通孔に充填した第１ビア８ａを介して第２金属層２ａにおける配線パターンに接続される。そして、半導体素子９が実装された後に、第１絶縁基板１が第１接着層７ａを介して第２絶縁基板２に積層される。そして、第１絶縁基板１が積層された後に、第３絶縁基板３が第２接着層７ｂを介して第１絶縁基板１に積層されて一体構造になる。第３絶縁基板３が積層される際に、半導体素子９の上側に配された第２外部電極９ｂが導電ペーストを貫通孔に充填した第２ビア８ｂを介して第３金属層３ａにおける配線パターンに接続される。その後、第２電子部品１５ｃが実装される。一例として、半導体素子９はチップ状の集積回路である。

【0040】

続いて、第４例について第３例との相違点を中心に以下に説明する。

【0041】

［第４例］
第４例は、半導体素子９が内蔵された回路基板１０Ｄを備えた電子機器２０Ｄである。回路基板１０Ｄは、放熱板１７、第３接着層７ｃ、第２絶縁基板２、第１接着層７ａ、第１絶縁基板１、第２接着層７ｂ、第３絶縁基板の順にビルドアップされて一括して熱圧着される積層プロセスを有する。熱圧着された後、徐冷されて、常温にされる。一例として、半導体素子９は、第１絶縁基板１が積層される前段階の多層基板に実装されて、半導体素子９の下側に配された第１外部電極９ａが導電ペーストを貫通孔に充填した第１ビア８ａを介して第２金属層２ａにおける配線パターンに接続される。そして、半導体素子９が実装された後に、第１絶縁基板１が第１接着層７ａを介して第２絶縁基板２に積層される。そして、第１絶縁基板１が積層された後に、第３絶縁基板３が第２接着層７ｂを介して第１絶縁基板１に積層されて一体構造になる。第３絶縁基板３が積層される際に、半導体素子９の上側に配された第２外部電極９ｂが導電ペーストを貫通孔に充填した第２ビア８ｂを介して第３金属層３ａにおける配線パターンに接続される。その後、多層基板の外層にソルダーレジスト１６が印刷によって形成されて、第２電子部品１５ｃが実装される。一例として、半導体素子９はパワー半導体である。

【0042】

上述の第１例では、第１絶縁基板１が第１接着層７ａを介して第２絶縁基板２に積層されている積層構造で説明したが、上述の例に限定されず、第２絶縁基板２が第１接着層７ａを介して第１絶縁基板１に積層されている積層構造にする場合もある。上述の第２例の変形例では、第１接着層７ａは第２層７１の上に第１層７２が配された積層構造になっている例で説明したが、上述の例に限定されない。例えば第２接着層７ｂを積層構造にする場合があり、一部ないしはすべての接着層をそれぞれ積層構造にする場合もある。

【0043】

絶縁基板の積層数は上述の例に限定されない。例えば積層数を合計３にすることや、積層数を合計５以上にすることができる。積層体の形成はＭＳＡＰやＥＴＳなど既知の加工技術を適用することができる。本発明は、以上説明した実施例に限定されることなく、本発明を逸脱しない範囲において種々変更が可能である。

【符号の説明】

【0044】

１ 第１絶縁基板、１ａ 第１金属層、１ｂ 第４金属層、１ｃ 埋め込み部
２ 第２絶縁基板、２ａ 第２金属層、２ｂ 第５金属層
３ 第３絶縁基板、３ａ 第３金属層、
４ 第４絶縁基板、
５ 第５絶縁基板、
６ 充填材
７ａ 第１接着層、７ｂ 第２接着層、７ｃ 第３接着層、７ｄ 第４接着層
８ａ 第１ビア、８ｂ 第２ビア、８ｃ 第３ビア、８ｄ 第４ビア
９ 光デバイス（半導体素子）、９ａ 第１外部電極、９ｂ 第２外部電極
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 回路基板
１３ はんだ
１４ 導電ペースト
１５ａ 第１導波路１５ｂ 光導波路、１５ｃ 第２電子部品、１５ｄ 光導波路
１６ ソルダーレジスト
１７ 放熱板
２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ 電子機器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】