知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022136959
(43)【公開日】2022-09-21
(54)【発明の名称】窒化物半導体装置の製造方法及び窒化物半導体装置
(51)【国際特許分類】
H01L 21/336 20060101AFI20220913BHJP
H01L 29/12 20060101ALI20220913BHJP
H01L 29/78 20060101ALI20220913BHJP
H01L 29/861 20060101ALI20220913BHJP
H01L 21/329 20060101ALI20220913BHJP
H01L 21/28 20060101ALI20220913BHJP
【ＦＩ】
H01L29/78 658A
H01L29/78 652T
H01L29/78 652C
H01L29/78 652S
H01L29/78 652F
H01L29/78 652D
H01L29/78 653A
H01L29/78 652B
H01L29/78 652M
H01L29/91 D
H01L29/91 B
H01L29/91 F
H01L21/28 301B
H01L21/28 301R
【審査請求】未請求
【請求項の数】24
【出願形態】ＯＬ
(21)【出願番号】P 2021169925
(22)【出願日】2021-10-15
(31)【優先権主張番号】P 2021036671
(32)【優先日】2021-03-08
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】田中 亮
(72)【発明者】
【氏名】大内 祐貴
(72)【発明者】
【氏名】上野 勝典
(72)【発明者】
【氏名】高島 信也
【テーマコード（参考）】
4M104
【Ｆターム（参考）】
4M104AA03
4M104BB01
4M104BB02
4M104BB03
4M104CC05
4M104FF02
4M104FF04
4M104FF17
4M104FF35
4M104GG02
4M104GG09
4M104GG18
4M104HH15
(57)【要約】
【課題】高濃度のＰ型領域を形成可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供する。
【解決手段】窒化物半導体層にＮ型領域を形成する工程と、窒化物半導体層においてＮ型領域下に位置する領域にアクセプタ元素をイオン注入する工程と、Ｎ型領域が形成され、かつアクセプタ元素がイオン注入された窒化物半導体層に熱処理を施してアクセプタ元素を活性化することによって、Ｎ型領域下に位置する第１Ｐ型領域を形成する工程と、を含む。Ｎ型領域を形成する工程では、Ｎ型領域におけるドナー元素の濃度が第１Ｐ型領域におけるアクセプタ元素の濃度以上の値となるように窒化物半導体層へドナー元素を高濃度にイオン注入する。Ｎ型領域下に位置する領域にアクセプタ元素をイオン注入する工程では、第１Ｐ型領域におけるアクセプタ元素の濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるようにアクセプタ元素をイオン注入する。
【選択図】図３Ａ
【解決手段】窒化物半導体層にＮ型領域を形成する工程と、窒化物半導体層においてＮ型領域下に位置する領域にアクセプタ元素をイオン注入する工程と、Ｎ型領域が形成され、かつアクセプタ元素がイオン注入された窒化物半導体層に熱処理を施してアクセプタ元素を活性化することによって、Ｎ型領域下に位置する第１Ｐ型領域を形成する工程と、を含む。Ｎ型領域を形成する工程では、Ｎ型領域におけるドナー元素の濃度が第１Ｐ型領域におけるアクセプタ元素の濃度以上の値となるように窒化物半導体層へドナー元素を高濃度にイオン注入する。Ｎ型領域下に位置する領域にアクセプタ元素をイオン注入する工程では、第１Ｐ型領域におけるアクセプタ元素の濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるようにアクセプタ元素をイオン注入する。
【選択図】図３Ａ
【特許請求の範囲】
【請求項1】
窒化物半導体層にＮ型領域を形成する工程と、
前記窒化物半導体層において前記Ｎ型領域下に位置する領域にアクセプタ元素をイオン注入する工程と、
前記Ｎ型領域が形成され、かつ前記アクセプタ元素がイオン注入された前記窒化物半導体層に熱処理を施して前記アクセプタ元素を活性化することによって、前記Ｎ型領域下に位置する第１Ｐ型領域を形成する工程と、を含み、
前記Ｎ型領域を形成する工程では、
前記Ｎ型領域におけるドナー元素の濃度が前記第１Ｐ型領域における前記アクセプタ元素の濃度以上の値となるように前記窒化物半導体層へ前記ドナー元素を高濃度にイオン注入し、
前記Ｎ型領域下に位置する領域に前記アクセプタ元素をイオン注入する工程では、
前記第１Ｐ型領域における前記アクセプタ元素の濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように前記アクセプタ元素をイオン注入する、窒化物半導体装置の製造方法。
前記窒化物半導体層において前記Ｎ型領域下に位置する領域にアクセプタ元素をイオン注入する工程と、
前記Ｎ型領域が形成され、かつ前記アクセプタ元素がイオン注入された前記窒化物半導体層に熱処理を施して前記アクセプタ元素を活性化することによって、前記Ｎ型領域下に位置する第１Ｐ型領域を形成する工程と、を含み、
前記Ｎ型領域を形成する工程では、
前記Ｎ型領域におけるドナー元素の濃度が前記第１Ｐ型領域における前記アクセプタ元素の濃度以上の値となるように前記窒化物半導体層へ前記ドナー元素を高濃度にイオン注入し、
前記Ｎ型領域下に位置する領域に前記アクセプタ元素をイオン注入する工程では、
前記第１Ｐ型領域における前記アクセプタ元素の濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように前記アクセプタ元素をイオン注入する、窒化物半導体装置の製造方法。
【請求項2】
前記熱処理の最大温度は１３００℃以上２０００℃以下である、請求項１に記載の窒化物半導体装置の製造方法。
【請求項3】
前記Ｎ型領域に両側から挟まれる領域に前記アクセプタ元素をイオン注入する工程、をさらに含み、
前記第１Ｐ型領域を形成する工程では、
前記Ｎ型領域が形成され、かつ前記Ｎ型領域下に位置する領域と前記Ｎ型領域に両側から挟まれる領域とに前記アクセプタ元素がイオン注入された前記窒化物半導体層に前記熱処理を施して前記アクセプタ元素を活性化することによって、前記Ｎ型領域下に位置する前記第１Ｐ型領域と、前記Ｎ型領域に両側から挟まれる第２Ｐ型領域とを形成し、
前記Ｎ型領域を形成する工程では、
前記Ｎ型領域における前記ドナー元素の濃度が、前記第１Ｐ型領域及び前記第２Ｐ型領域の各々における前記アクセプタ元素の濃度以上の値となるように前記窒化物半導体層へ前記ドナー元素を高濃度にイオン注入し、
前記Ｎ型領域に両側から挟まれる領域に前記アクセプタ元素をイオン注入する工程では、
前記第２Ｐ型領域における前記アクセプタ元素の濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように前記アクセプタ元素をイオン注入する、請求項１又は２に記載の窒化物半導体装置の製造方法。
前記第１Ｐ型領域を形成する工程では、
前記Ｎ型領域が形成され、かつ前記Ｎ型領域下に位置する領域と前記Ｎ型領域に両側から挟まれる領域とに前記アクセプタ元素がイオン注入された前記窒化物半導体層に前記熱処理を施して前記アクセプタ元素を活性化することによって、前記Ｎ型領域下に位置する前記第１Ｐ型領域と、前記Ｎ型領域に両側から挟まれる第２Ｐ型領域とを形成し、
前記Ｎ型領域を形成する工程では、
前記Ｎ型領域における前記ドナー元素の濃度が、前記第１Ｐ型領域及び前記第２Ｐ型領域の各々における前記アクセプタ元素の濃度以上の値となるように前記窒化物半導体層へ前記ドナー元素を高濃度にイオン注入し、
前記Ｎ型領域に両側から挟まれる領域に前記アクセプタ元素をイオン注入する工程では、
前記第２Ｐ型領域における前記アクセプタ元素の濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように前記アクセプタ元素をイオン注入する、請求項１又は２に記載の窒化物半導体装置の製造方法。
【請求項4】
前記Ｎ型領域下に位置する領域に前記アクセプタ元素をイオン注入する工程と、前記Ｎ型領域に両側から挟まれる領域に前記アクセプタ元素をイオン注入する工程とを、
前記窒化物半導体層の一方の面側に配置されるマスクを用いて同時に行う、請求項３に記載の窒化物半導体装置の製造方法。
前記窒化物半導体層の一方の面側に配置されるマスクを用いて同時に行う、請求項３に記載の窒化物半導体装置の製造方法。
【請求項5】
前記窒化物半導体層の一方の面側から前記Ｎ型領域の少なくとも一部を除去して、前記第１Ｐ型領域を底面に露出する貫通穴を形成する工程と、
前記貫通穴内に電極を形成して、前記電極を前記第１Ｐ型領域に接触させる工程と、をさらに含む請求項１又は２に記載の窒化物半導体装置の製造方法。
前記貫通穴内に電極を形成して、前記電極を前記第１Ｐ型領域に接触させる工程と、をさらに含む請求項１又は２に記載の窒化物半導体装置の製造方法。
【請求項6】
前記貫通穴を形成する工程では、
前記Ｎ型領域の一部を除去して前記貫通穴を形成するとともに、前記Ｎ型領域の他の一部は前記窒化物半導体層に残しておき、
前記電極を形成する工程は、
前記貫通穴内に前記電極の第１部位を形成して、前記第１部位を前記第１Ｐ型領域に接触させる工程と、
前記窒化物半導体層の前記一方の面上に前記電極の第２部位を形成して、前記第２部位を前記Ｎ型領域の前記他の一部に接触させる工程と、を含む請求項５に記載の窒化物半導体装置の製造方法。
前記Ｎ型領域の一部を除去して前記貫通穴を形成するとともに、前記Ｎ型領域の他の一部は前記窒化物半導体層に残しておき、
前記電極を形成する工程は、
前記貫通穴内に前記電極の第１部位を形成して、前記第１部位を前記第１Ｐ型領域に接触させる工程と、
前記窒化物半導体層の前記一方の面上に前記電極の第２部位を形成して、前記第２部位を前記Ｎ型領域の前記他の一部に接触させる工程と、を含む請求項５に記載の窒化物半導体装置の製造方法。
【請求項7】
前記電極を形成する工程では、
前記第１部位と前記第２部位とを一体に形成する請求項６に記載の窒化物半導体装置の製造方法。
前記第１部位と前記第２部位とを一体に形成する請求項６に記載の窒化物半導体装置の製造方法。
【請求項8】
窒化物半導体層と、
前記窒化物半導体層の一方の面側に設けられたＮ型領域と、
前記窒化物半導体層の前記一方の面側に設けられ、前記Ｎ型領域下に位置する第１Ｐ型領域と、を備え、
前記Ｎ型領域におけるドナー元素の濃度は、前記第１Ｐ型領域におけるアクセプタ元素の濃度以上の値であり、
前記第１Ｐ型領域における前記アクセプタ元素の濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である、窒化物半導体装置。
前記窒化物半導体層の一方の面側に設けられたＮ型領域と、
前記窒化物半導体層の前記一方の面側に設けられ、前記Ｎ型領域下に位置する第１Ｐ型領域と、を備え、
前記Ｎ型領域におけるドナー元素の濃度は、前記第１Ｐ型領域におけるアクセプタ元素の濃度以上の値であり、
前記第１Ｐ型領域における前記アクセプタ元素の濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である、窒化物半導体装置。
【請求項9】
前記第１Ｐ型領域の厚さは、１ｎｍ以上２５ｎｍ以下である、請求項８に記載の窒化物半導体装置。
【請求項10】
前記窒化物半導体層の前記一方の面側に設けられ、前記Ｎ型領域に両側から挟まれる第２Ｐ型領域、をさらに備え、
前記第２Ｐ型領域の少なくとも一部における前記アクセプタ元素の濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である、請求項８又は９に記載の窒化物半導体装置。
前記第２Ｐ型領域の少なくとも一部における前記アクセプタ元素の濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である、請求項８又は９に記載の窒化物半導体装置。
【請求項11】
前記Ｎ型領域のうち、前記第２Ｐ型領域を両側から挟む部位の間隔は、５０ｎｍ以上５００ｎｍ以下である、請求項１０に記載の窒化物半導体装置。
【請求項12】
前記Ｎ型領域の前記一方の面からの深さと、前記第２Ｐ型領域の前記一方の面からの深さは、互いに同じ深さである、請求項１０又は１１に記載の窒化物半導体装置。
【請求項13】
前記第２Ｐ型領域は、
第１領域と、
前記第１領域と前記Ｎ型領域との間に位置し、前記第１領域及び前記Ｎ型領域とそれぞれ接する第２領域と、を有し、
前記第１領域よりも前記第２領域の方が前記アクセプタ元素の濃度が高く、
前記第２領域における前記アクセプタ元素の濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である、請求項１０から請求項１２のいずれか１項に記載の窒化物半導体装置。
第１領域と、
前記第１領域と前記Ｎ型領域との間に位置し、前記第１領域及び前記Ｎ型領域とそれぞれ接する第２領域と、を有し、
前記第１領域よりも前記第２領域の方が前記アクセプタ元素の濃度が高く、
前記第２領域における前記アクセプタ元素の濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である、請求項１０から請求項１２のいずれか１項に記載の窒化物半導体装置。
【請求項14】
前記第２領域におけるアクセプタ偏析の密度は、前記第１領域における前記アクセプタ偏析の密度よりも低い、請求項１３に記載の窒化物半導体装置。
【請求項15】
前記アクセプタ偏析を、
一方向への長さが３０ｎｍ以上で、前記アクセプタ元素の濃度が５×１０２０ｃｍ－３以上であるロッド状アクセプタ偏析と、
一方向への長さが３０ｎｍ未満で、前記アクセプタ元素の濃度が５×１０２０ｃｍ－３以上である非ロッド状アクセプタ偏析と、に分類すると、
前記第２領域において、前記ロッド状アクセプタ偏析の密度は１×１０１４ｃｍ－３以下であり、前記非ロッド状アクセプタ偏析の密度は１×１０１５ｃｍ－３未満である、請求項１４に記載の窒化物半導体装置。
一方向への長さが３０ｎｍ以上で、前記アクセプタ元素の濃度が５×１０２０ｃｍ－３以上であるロッド状アクセプタ偏析と、
一方向への長さが３０ｎｍ未満で、前記アクセプタ元素の濃度が５×１０２０ｃｍ－３以上である非ロッド状アクセプタ偏析と、に分類すると、
前記第２領域において、前記ロッド状アクセプタ偏析の密度は１×１０１４ｃｍ－３以下であり、前記非ロッド状アクセプタ偏析の密度は１×１０１５ｃｍ－３未満である、請求項１４に記載の窒化物半導体装置。
【請求項16】
前記Ｎ型領域が前記第２Ｐ型領域を両側から挟む方向における前記第２領域の長さは、１ｎｍ以上２５ｎｍ以下である、請求項１３から１５のいずれか１項に記載の窒化物半導体装置。
【請求項17】
前記Ｎ型領域上に設けられた電極、をさらに備える請求項８から１６のいずれか１項に記載の窒化物半導体装置。
【請求項18】
前記Ｎ型領域を貫通して前記第１Ｐ型領域に接触する電極、をさらに備える請求項８又は９に記載の窒化物半導体装置。
【請求項19】
前記電極は、
前記Ｎ型領域を貫通する貫通穴内に配置され、前記貫通穴の底面で前記第１Ｐ型領域に接触する第１部位と、
前記窒化物半導体層の前記一方の面上に配置され、前記Ｎ型領域に接触する第２部位と、を有する請求項１８に記載の窒化物半導体装置。
前記Ｎ型領域を貫通する貫通穴内に配置され、前記貫通穴の底面で前記第１Ｐ型領域に接触する第１部位と、
前記窒化物半導体層の前記一方の面上に配置され、前記Ｎ型領域に接触する第２部位と、を有する請求項１８に記載の窒化物半導体装置。
【請求項20】
前記第１部位と前記第２部位とが一体に形成されている、請求項１９に記載の窒化物半導体装置。
【請求項21】
前記窒化物半導体層は窒化ガリウムである、請求項８から２０のいずれか１項に記載の窒化物半導体装置。
【請求項22】
前記アクセプタ元素は、マグネシウム及びベリリウムの少なくとも一方を含む、請求項８から２１のいずれか１項に記載の窒化物半導体装置。
【請求項23】
前記窒化物半導体層に設けられたＰ型のウェル領域と、
前記窒化物半導体層に設けられ、前記ウェル領域にチャネルが形成される電界効果トランジスタと、を備え、
前記第１Ｐ型領域は、前記ウェル領域よりも前記アクセプタ元素の濃度が高く、かつ前記ウェル領域と接する、請求項８から２２のいずれか１項に記載の窒化物半導体装置。
前記窒化物半導体層に設けられ、前記ウェル領域にチャネルが形成される電界効果トランジスタと、を備え、
前記第１Ｐ型領域は、前記ウェル領域よりも前記アクセプタ元素の濃度が高く、かつ前記ウェル領域と接する、請求項８から２２のいずれか１項に記載の窒化物半導体装置。
【請求項24】
前記窒化物半導体層に設けられたダイオード、を備え、
前記第１Ｐ型領域は前記ダイオードに含まれる、請求項８から２２のいずれか１項に記載の窒化物半導体装置。
前記第１Ｐ型領域は前記ダイオードに含まれる、請求項８から２２のいずれか１項に記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体装置の製造方法及び窒化物半導体装置に関する。
【背景技術】
【0002】
縦型のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する窒化物半導体装置が知られている（例えば、特許文献１参照）。また、窒化物半導体装置では、マグネシウム（Ｍｇ）をドーパントとして用いることによりＰ型の伝導度制御が可能である（例えば、特許文献２参照）。
【0003】
窒化物半導体装置において、良好なオーミック接触を実現するためには、高濃度のＰ型領域を窒化物半導体に選択的に形成する必要がある。Ｐ型領域を選択形成する手法としては、コスト、生産性、信頼性の観点でイオン注入が望ましい。しかし、窒化物半導体に対してＭｇを高濃度にイオン注入し、Ｍｇを活性化させるために１３００℃を超える高温度で熱処理を施すと、Ｍｇがロッド状に高密度に偏析する。Ｍｇがロッド状に高密度に偏析すると、偏析が生じている領域以外の領域でＭｇ濃度は低下する（例えば、非特許文献１参照）。また、超高圧雰囲気下でさらに１４００℃を超える高温度で熱処理を行うと、Ｍｇが深く拡散し、濃度が低下する（例えば、非特許文献２参照）。このため、高濃度のＰ型領域を形成することは難しかった。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１９－０９６７４４号公報
【特許文献2】特開２０１４－０８６６９８号公報
【非特許文献】
【0005】
【非特許文献1】Ｋｕｍａｒ ｅｔ．ａｌ．，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１２６（２０１９）２３５７０４．
【非特許文献2】Ｈ．Ｓａｋｕｒａｉ ｅｔ．ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． １１５，１４２１０４（２０１９）．
【非特許文献3】Ｇ．Ｍｉｃｅｌｉ，Ａ．Ｐａｓｑｕａｒｅｌｌｏ ＰＲＢ（２０１６）．
【発明の概要】
【発明が解決しようとする課題】
【0006】
熱処理によりＭｇが活性化されてＰ型領域になると、Ｐ型領域のフェルミ準位が価電子帯に近づく。フェルミ準位が価電子帯に近づくと、Ｍｇアクセプタの形成エネルギー（すなわち、ＧａＮのＧａサイトにＭｇを入れるために要するエネルギー）が増加し、Ｍｇの活性化が不安定となる（例えば、非特許文献３参照）。上記したＭｇの高密度の偏析は、Ｍｇの活性化が不安定となり、欠陥を介してＭｇが偏析しやすくなることで生じる、と考えられる。
【0007】
本発明は、このような考えに基づいて本発明者が鋭意検討してなされたものであって、高濃度のＰ型領域を形成可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明の一態様に係る窒化物半導体装置の製造方法は、窒化物半導体層にＮ型領域を形成する工程と、前記窒化物半導体層において前記Ｎ型領域下に位置する領域にアクセプタ元素をイオン注入する工程と、前記Ｎ型領域が形成され、かつ前記アクセプタ元素がイオン注入された前記窒化物半導体層に熱処理を施して前記アクセプタ元素を活性化することによって、前記Ｎ型領域下に位置する第１Ｐ型領域を形成する工程と、を含む。前記Ｎ型領域を形成する工程では、前記Ｎ型領域におけるドナー元素の濃度が前記第１Ｐ型領域における前記アクセプタ元素の濃度以上の値となるように前記窒化物半導体層へ前記ドナー元素を高濃度にイオン注入する。前記Ｎ型領域下に位置する領域に前記アクセプタ元素をイオン注入する工程では、前記第１Ｐ型領域における前記アクセプタ元素の濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように前記アクセプタ元素をイオン注入する。
【0009】
本発明の一態様に係る窒化物半導体装置は、窒化物半導体層と、前記窒化物半導体層の一方の面側に設けられたＮ型領域と、前記窒化物半導体層の前記一方の面側に設けられ、前記Ｎ型領域下に位置する第１Ｐ型領域と、を備える。前記Ｎ型領域におけるドナー元素の濃度は、前記第１Ｐ型領域におけるアクセプタ元素の濃度以上の値である。前記第１Ｐ型領域における前記アクセプタ元素の濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【発明の効果】
【0010】
本発明によれば、高濃度のＰ型領域を形成可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供することができる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【0013】
また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｘ軸方向及びＹ軸方向は、後述のＧａＮ基板１０の表面１０ａに平行な方向である。Ｘ軸方向及びＹ軸方向を水平方向ともいう。また、Ｚ軸方向は、ＧａＮ基板１０の表面１０ａと垂直に交わる方向（すなわち、ＧａＮ基板１０の厚さ方向）である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。
また、以下の説明において、「平面視」とは、例えば、後述のＧａＮ基板１０の表面１０ａと垂直に交わる方向（例えば、Ｚ軸方向）から見ることを意味する。
また、以下の説明において、「平面視」とは、例えば、後述のＧａＮ基板１０の表面１０ａと垂直に交わる方向（例えば、Ｚ軸方向）から見ることを意味する。
【0014】
また、以下の説明では、Ｚ軸の正方向を「上」と称し、Ｚ軸の負方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。
また以下の説明において、導電型を示すＰやＮに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じＰとＰ（または、ＮとＮ）とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
また以下の説明において、導電型を示すＰやＮに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じＰとＰ（または、ＮとＮ）とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
【0015】
＜実施形態１＞
（構成例）
図１は、本発明の実施形態１に係る窒化ガリウム半導体装置（本発明の「窒化物半導体装置」の一例；以下、ＧａＮ半導体装置）１００の構成例を示す平面図である。図１は、Ｘ－Ｙ平面図である。図１に示すように、ＧａＮ半導体装置１００は、活性領域１１０とエッジ終端領域１３０とを有する。活性領域１１０は、ゲートパッド１１２及びソースパッド１１４を有する。ゲートパッド１１２及びソースパッド１１４は、後述のゲート電極２３及びソース電極２５にそれぞれ電気的に接続された電極パッドである。
（構成例）
図１は、本発明の実施形態１に係る窒化ガリウム半導体装置（本発明の「窒化物半導体装置」の一例；以下、ＧａＮ半導体装置）１００の構成例を示す平面図である。図１は、Ｘ－Ｙ平面図である。図１に示すように、ＧａＮ半導体装置１００は、活性領域１１０とエッジ終端領域１３０とを有する。活性領域１１０は、ゲートパッド１１２及びソースパッド１１４を有する。ゲートパッド１１２及びソースパッド１１４は、後述のゲート電極２３及びソース電極２５にそれぞれ電気的に接続された電極パッドである。
【0016】
Ｚ軸方向からの平面視で、エッジ終端領域１３０は、活性領域１１０の周囲を囲んでいる。エッジ終端領域１３０は、ガードリング構造、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造の一以上を有してよい。エッジ終端領域１３０は、活性領域１１０で発生した空乏層をエッジ終端領域１３０まで広げることにより、活性領域１１０での電界集中を防ぐ機能を有してよい。
【0017】
図２は、本発明の実施形態１に係る縦型ＭＯＳＦＥＴ１の構成例を示す平面図である。図２は、図１に示した活性領域１１０の一部を拡大して示すとともに、Ｎ＋型ソース領域１８等のＺ軸方向からの平面視による形状を示すため、ゲートパッド１１２、ソースパッド１１４、ゲート電極２３及びソース電極２５の図示は省略している。
【0018】
図３Ａは、本発明の実施形態１に係る縦型ＭＯＳＦＥＴ１の構成例を示す断面図である。図３Ａは、図２の平面図をＸ１－Ｘ´１線で切断した断面を示している。図３Ｂは、図３Ａの断面図において第１Ｐ＋型領域とその周辺領域を拡大して示す断面図である。図３Ｂは、図２Ｂの平面図をＸ２－Ｘ´２線で切断した断面を示している。
【0019】
図２及び図３Ａに示すＧａＮ半導体装置１００は、窒化ガリウム基板（本発明の「窒化物半導体層」の一例；以下、ＧａＮ基板）１０と、ＧａＮ基板１０に設けられた複数の縦型ＭＯＳＦＥＴ１（本発明の「電界効果トランジスタ」の一例）と、を備える。ＧａＮ半導体装置１００では、縦型ＭＯＳＦＥＴ１が一方向（例えば、Ｘ軸方向）に繰り返し設けられている。１つの縦型ＭＯＳＦＥＴ１が繰り返しの単位構造であり、この単位構造が一方向（例えば、Ｘ軸方向）に並んで配置されている。
【0020】
図２及び図３Ａに示すように、縦型ＭＯＳＦＥＴ１は、ＧａＮ基板１０に設けられたＮ－型のドリフト領域１２、Ｐ型のウェル領域１４、Ｎ＋型ソース領域１８（本発明の「Ｎ型領域」の一例）及び第１Ｐ＋型領域３０（本発明の「第１Ｐ型領域」の一例）と、ＧａＮ基板１０の表面１０ａ（本発明の「一方の面」の一例）上に設けられたゲート絶縁膜２１と、ゲート絶縁膜２１上に設けられたゲート電極２３と、ＧａＮ基板１０の表面１０ａ側に設けられてＮ＋型ソース領域１８と電気的に接続するソース電極２５（本発明の「電極」の一例）と、ＧａＮ基板１０の裏面１０ｂ側に設けられてドリフト領域１２に電気的に接続するドレイン電極２７と、を有する。
【0021】
ＧａＮ基板１０は、ＧａＮ単結晶基板である。ＧａＮ基板１０は、例えばＮ－型の基板である。ＧａＮ基板１０は、表面１０ａと、表面１０ａの反対側に位置する裏面１０ｂとを有する。例えば、ＧａＮ基板１０は、貫通転位密度が１×１０７ｃｍ－２未満である低転位自立ＧａＮ基板である。
ＧａＮ基板１０に含まれるドナー元素（Ｎ型不純物）は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、及びＯ（酸素）の一種類以上の元素であってよい。また、ＧａＮ基板１０に含まれるアクセプタ元素（Ｐ型不純物）は、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｂｅ（ベリリウム）及びＺｎ（亜鉛）の一種類以上の元素であってよい。
ＧａＮ基板１０に含まれるドナー元素（Ｎ型不純物）は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、及びＯ（酸素）の一種類以上の元素であってよい。また、ＧａＮ基板１０に含まれるアクセプタ元素（Ｐ型不純物）は、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｂｅ（ベリリウム）及びＺｎ（亜鉛）の一種類以上の元素であってよい。
【0022】
ＧａＮ基板１０が低転位自立ＧａＮ基板であることにより、ＧａＮ基板１０に大面積のパワーデバイスが形成される場合でも、パワーデバイスにおけるリーク電流を少なくすることができる。これにより、パワーデバイスを高い良品率で製造することが可能となる。また、縦型ＭＯＳＦＥＴ１の製造工程に含まれる熱処理において、イオン注入された不純物が転位に沿って深く拡散することを防止することができる。
なお、ＧａＮ基板１０は、Ｎ－型ではなく、Ｎ型であってもよい。また、ＧａＮ基板１０は、ＧａＮ単結晶基板と、ＧａＮ単結晶基板上にエピタキシャル成長された単結晶のＧａＮ層とを含んでもよい。この場合、ＧａＮ単結晶基板はＮ＋型又はＮ型であってもよく、ＧａＮ層はＮ型又はＮ－型であってもよい。また、ＧａＮ単結晶基板が低転位自立ＧａＮ基板であってもよい。
なお、ＧａＮ基板１０は、Ｎ－型ではなく、Ｎ型であってもよい。また、ＧａＮ基板１０は、ＧａＮ単結晶基板と、ＧａＮ単結晶基板上にエピタキシャル成長された単結晶のＧａＮ層とを含んでもよい。この場合、ＧａＮ単結晶基板はＮ＋型又はＮ型であってもよく、ＧａＮ層はＮ型又はＮ－型であってもよい。また、ＧａＮ単結晶基板が低転位自立ＧａＮ基板であってもよい。
【0023】
縦型ＭＯＳＦＥＴ１において、ＧａＮ基板１０は、アルミニウム（Ａｌ）及びインジウム（Ｉｎ）の一以上の元素を含んでもよい。ＧａＮ基板１０は、ＧａＮにＡｌ及びＩｎを微量に含んだ混晶半導体、即ちＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＜１、０≦ｙ＜１）であってもよい。なお、ＧａＮは、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮにおいてｘ＝ｙ＝０とした場合である。
ＧａＮ基板１０に、ドリフト領域１２、Ｐ型のウェル領域１４、Ｎ＋型ソース領域１８及び第１Ｐ＋型領域３０がそれぞれ設けられている。ウェル領域１４、Ｎ＋型ソース領域１８及び第１Ｐ＋型領域３０は、それぞれ、ＧａＮ基板１０の表面１０ａから所定の深さに不純物がイオン注入され、熱処理により不純物が活性化された領域である。
ＧａＮ基板１０に、ドリフト領域１２、Ｐ型のウェル領域１４、Ｎ＋型ソース領域１８及び第１Ｐ＋型領域３０がそれぞれ設けられている。ウェル領域１４、Ｎ＋型ソース領域１８及び第１Ｐ＋型領域３０は、それぞれ、ＧａＮ基板１０の表面１０ａから所定の深さに不純物がイオン注入され、熱処理により不純物が活性化された領域である。
【0024】
例えば、Ｐ型のウェル領域１４内であって、Ｎ＋型ソース領域１８下に第１Ｐ＋型領域３０が設けられている。図３Ａ及び図３Ｂに示すように、第１Ｐ＋型領域３０は、Ｎ＋型ソース領域１８及びＰ型のウェル領域１４に上下から挟まれており、Ｎ＋型ソース領域１８及びウェル領域１４とそれぞれ接している。ウェル領域１４よりも第１Ｐ＋型領域３０の方が、Ｐ型の不純物濃度が高い。ウェル領域１４及び第１Ｐ＋型領域３０は、アクセプタ元素として、Ｍｇ及びＢｅの少なくとも一方を含む。
一例を挙げると、ウェル領域１４及び第１Ｐ＋型領域３０は、アクセプタ元素としてＭｇを含む。ウェル領域１４におけるＭｇ濃度は、１×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下である。第１Ｐ＋型領域３０におけるＭｇ濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
一例を挙げると、ウェル領域１４及び第１Ｐ＋型領域３０は、アクセプタ元素としてＭｇを含む。ウェル領域１４におけるＭｇ濃度は、１×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下である。第１Ｐ＋型領域３０におけるＭｇ濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0025】
ドリフト領域１２はＮ－型の領域である。Ｎ－型のドリフト領域１２よりもＮ＋型ソース領域１８の方が、Ｎ型の不純物濃度が高い。ドリフト領域１２及びＮ＋型ソース領域１８は、Ｎ型の不純物として、例えばＳｉを含む。例えば、ドリフト領域１２のＮ型の不純物濃度は、ＧａＮ基板１０のＮ型の不純物濃度と同じである。この場合、ドリフト領域１２には、Ｎ型の不純物がイオン注入されていなくてもよい。ドリフト領域１２におけるＳｉの濃度は、１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下である。
【0026】
Ｎ＋型ソース領域１８は、ウェル領域１４の表面（すなわち、ウェル領域１４内であって、ＧａＮ基板１０の表面１０ａ）側に設けられている。Ｎ＋型ソース領域１８は、ウェル領域１４の表面側にＳｉがイオン注入され、熱処理によりＳｉが活性化されることにより形成される。Ｎ＋型ソース領域１８におけるＳｉの濃度は、１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下である。
【0027】
Ｎ＋型ソース領域１８の上部は、ＧａＮ基板１０の表面１０ａに露出している。Ｎ＋型ソース領域１８は、Ｘ軸方向における一方の側部と、Ｘ軸方向において一方の反対側に位置する他方の側部とを有する。Ｎ＋型ソース領域１８の一方の側部と他方の側部はウェル領域１４にそれぞれ接している。また、Ｎ＋型ソース領域１８の底部の一部又は全部は、第１Ｐ＋型領域３０に接している。縦型ＭＯＳＦＥＴ１のチャネルは、ウェル領域１４であって、Ｎ＋型ソース領域１８の一方の側部又は他方の側部と隣接する領域に形成される。以下の説明では、ウェル領域１４であって、縦型ＭＯＳＦＥＴ１のチャネルが形成される領域をチャネル領域という。
【0028】
図２に示すように、ウェル領域１４、第１Ｐ＋型領域３０及びＮ＋型ソース領域１８は、例えば、Ｙ軸方向に延伸するストライプ形状を有する。
ドリフト領域１２の上部（以下、上部領域）１２１は、ＧａＮ基板１０の表面１０ａに露出している。上部領域１２１は、表面１０ａにおいてゲート絶縁膜２１と接している。上部領域１２１は、Ｙ軸方向で向かい合う一対のウェル領域１４間に位置する。上部領域１２１はＪＦＥＴ領域と呼んでもよい。上部領域１２１は、Ｎ－型ではなく、Ｎ型であってもよい。これにより、縦型ＭＯＳＦＥＴ１のオン抵抗を低減することができる。
ドリフト領域１２の上部（以下、上部領域）１２１は、ＧａＮ基板１０の表面１０ａに露出している。上部領域１２１は、表面１０ａにおいてゲート絶縁膜２１と接している。上部領域１２１は、Ｙ軸方向で向かい合う一対のウェル領域１４間に位置する。上部領域１２１はＪＦＥＴ領域と呼んでもよい。上部領域１２１は、Ｎ－型ではなく、Ｎ型であってもよい。これにより、縦型ＭＯＳＦＥＴ１のオン抵抗を低減することができる。
【0029】
ドリフト領域１２の下部（以下、下部領域）１２２は、ウェル領域１４の底部と接している。下部領域１２２は、上部領域１２１とドレイン電極２７との間、及び、ウェル領域１４とドレイン電極２７との間にそれぞれ位置する。下部領域１２２は、Ｘ軸方向で繰り返される複数の縦型ＭＯＳＦＥＴ１（すなわち、複数の単位構造）間で、Ｘ軸方向に連続して設けられている。
ドリフト領域１２は、ドレイン電極２７とチャネル領域との間の電流経路として機能する。第１Ｐ＋型領域３０は、ソース電極２５とＰ型のウェル領域１４との間でオーミック性に優れたオーミック接続を取るための領域である。
ドリフト領域１２は、ドレイン電極２７とチャネル領域との間の電流経路として機能する。第１Ｐ＋型領域３０は、ソース電極２５とＰ型のウェル領域１４との間でオーミック性に優れたオーミック接続を取るための領域である。
【0030】
すなわち、第１Ｐ＋型領域３０は、トンネル接合により、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間でオーミック接続を実現させる。ソース電極２５とＮ＋型ソース領域１８との間、及び、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間がそれぞれオーミック接触であるため、ソース電極２５とＰ型のウェル領域１４との間がオーミック接続となる。ソース電極２５は、Ｎ＋型ソース領域１８と第１Ｐ＋型領域３０とを介して、Ｐ型のウェル領域１４とオーミック接続を取ることができる。なお、Ｎ＋型ソース領域１８と第１Ｐ＋型領域３０は、ゲートオフ時の正孔引き抜き経路としても機能する。
【0031】
ゲート絶縁膜２１は、例えばシリコン酸化膜（ＳｉＯ２膜）である。ゲート絶縁膜２１は、例えば平坦な表面１０ａ上に設けられる。
ゲート電極２３は、ゲート絶縁膜２１を介してチャネル領域の上方に設けられている。例えば、ゲート電極２３は、平坦なゲート絶縁膜２１上に設けられたプレーナ型である。ゲート電極２３は、ゲートパッド１１２と異なる材料で形成されている。ゲート電極２３は不純物をドープしたポリシリコンで形成され、ゲートパッド１１２はＡｌまたはＡｌ‐Ｓｉの合金で形成されている。
ゲート電極２３は、ゲート絶縁膜２１を介してチャネル領域の上方に設けられている。例えば、ゲート電極２３は、平坦なゲート絶縁膜２１上に設けられたプレーナ型である。ゲート電極２３は、ゲートパッド１１２と異なる材料で形成されている。ゲート電極２３は不純物をドープしたポリシリコンで形成され、ゲートパッド１１２はＡｌまたはＡｌ‐Ｓｉの合金で形成されている。
【0032】
ソース電極２５は、ＧａＮ基板１０の表面１０ａ上に設けられている。ソース電極２５は、Ｎ＋型ソース領域１８の一部と接している。ソース電極２５は、図示しない層間絶縁膜を介してゲート電極２３上にも設けられてもよい。層間絶縁膜は、ゲート電極２３とソース電極２５とが電気的に接続しないように、ゲート電極２３の上部及び側部を覆ってもよい。
【0033】
ソース電極２５は、Ｎ＋型ソース領域１８とオーミック接触することができる材料で構成されており、例えばソースパッド１１４と同一の材料で構成されている。一例を示すと、ソース電極２５は、ＡｌまたはＡｌ－Ｓｉの合金で構成されており、ソースパッド１１４を兼ねている。ソース電極２５は、ＧａＮ基板１０の表面１０ａとＡｌ（または、Ａｌ－Ｓｉ）との間にバリアメタル層を有してもよい。バリアメタル層の材料としてチタン（Ｔｉ）を使用してもよい。
ドレイン電極２７は、ＧａＮ基板１０の裏面１０ｂ側に設けられており、裏面１０ｂに接している。ドレイン電極２７は、ＧａＮ基板１０の裏面１０ｂとオーミック接触することができる材料で構成されており、例えばソース電極２５と同様の材料で構成されている。
ドレイン電極２７は、ＧａＮ基板１０の裏面１０ｂ側に設けられており、裏面１０ｂに接している。ドレイン電極２７は、ＧａＮ基板１０の裏面１０ｂとオーミック接触することができる材料で構成されており、例えばソース電極２５と同様の材料で構成されている。
【0034】
図３Ａにおいて、ゲート端子、ソース端子及びドレイン端子を、それぞれＧ、Ｄ及びＳで示す。例えば、ゲート端子Ｇを介してゲート電極２３に閾値電圧以上の電位が与えられると、チャネル領域に反転層が形成される。チャネル領域に反転層が形成されている状態で、ドレイン電極２７に所定の高電位が与えられ、かつ、ソース電極２５に低電位（例えば、接地電位）が与えられると、ドレイン端子Ｄからソース端子Ｓへ電流が流れる。また、ゲート電極２３に閾値電圧よりも低い電位が与えられるとチャネル領域に反転層は形成されず、電流は遮断される。これにより、縦型ＭＯＳＦＥＴ１は、ソース端子Ｓ及びドレイン端子Ｄ間における電流をスイッチングすることができる。
【0035】
第１Ｐ＋型領域３０では、Ｍｇの偏析が抑制されている。例えば、Ｍｇ偏析を、ロッド状Ｍｇ偏析と非ロッド状Ｍｇ偏析とに分類する。ロッド状Ｍｇ偏析は、一方向への長さが３０ｎｍ以上で、Ｍｇ濃度が５×１０２０ｃｍ－３以上の偏析である。非ロッド状Ｍｇ偏析は、一方向への長さが３０ｎｍ未満で、Ｍｇ濃度が５×１０２０ｃｍ－３以上の偏析である。第１Ｐ＋型領域３０におけるロッド状アクセプタ偏析の密度は１×１０１４ｃｍ－３以下であり、非ロッド状アクセプタ偏析の密度は１×１０１５ｃｍ－３未満となっている。
【0036】
これは、後述するように、第１Ｐ＋型形成領域３０´（図４Ｄ参照参照）にイオン注入されたＭｇを熱処理で活性化する際に、予め、Ｎ＋型ソース領域１８を第１Ｐ＋型形成領域３０´に隣接して形成しておくことで実現される。第１Ｐ＋型形成領域３０´にＮ＋型ソース領域１８を接触させることで、第１Ｐ＋型形成領域３０´に空乏層を生じさせ、空乏層におけるフェルミ準位が価電子帯に近づくことを抑制している（より好ましくは、伝導帯に近づけている）。これにより、第１Ｐ＋型領域３０のＭｇ偏析を抑制している。Ｍｇの偏析が抑制されることによって、高濃度で、濃度のばらつきが小さいＰ＋型化が実現される。
【0037】
また、Ｎ＋型ソース領域１８におけるドナー元素（例えば、Ｓｉ）の濃度は、第１Ｐ＋型領域３０におけるＭｇ濃度以上の値となっている。これにより、Ｎ＋型ソース領域１８から第１Ｐ＋型領域３０側へ空乏層は広く拡がり易く、Ｍｇ濃度が高い第１Ｐ＋型領域３０が広く形成され易くなっている。
第１Ｐ＋型領域３０は、Ｍｇ濃度が高く、Ｍｇ濃度のばらつきも小さいため、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間をトンネル接合することができ、ソース電極とウェル領域１４との間でオーミック接続を実現することができる。
なお、図３Ｂにおいて、Ｎ＋型ソース領域１８の深さｄ１８は、例えば１ｎｍ以上５００ｎｍ以下であり、一例を示すと数ｎｍから数十ｎｍの範囲である。第１Ｐ＋型領域３０の厚さｔ３０は、例えば、１ｎｍ以上２５ｎｍ以下である。
第１Ｐ＋型領域３０は、Ｍｇ濃度が高く、Ｍｇ濃度のばらつきも小さいため、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間をトンネル接合することができ、ソース電極とウェル領域１４との間でオーミック接続を実現することができる。
なお、図３Ｂにおいて、Ｎ＋型ソース領域１８の深さｄ１８は、例えば１ｎｍ以上５００ｎｍ以下であり、一例を示すと数ｎｍから数十ｎｍの範囲である。第１Ｐ＋型領域３０の厚さｔ３０は、例えば、１ｎｍ以上２５ｎｍ以下である。
【0038】
（製造方法）
次に、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法について説明する。図４Ａから図４Ｆは、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法を工程順に示す断面図である。ＧａＮ半導体装置１００は、成膜装置、露光装置、エッチング装置、イオン注入装置、熱処理装置など、各種の装置によって製造される。以下、これらの装置を、製造装置と総称する。
次に、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法について説明する。図４Ａから図４Ｆは、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法を工程順に示す断面図である。ＧａＮ半導体装置１００は、成膜装置、露光装置、エッチング装置、イオン注入装置、熱処理装置など、各種の装置によって製造される。以下、これらの装置を、製造装置と総称する。
【0039】
まず、製造装置は、ウェル領域１４（図３Ａ参照）を形成するためのイオン注入を行う。例えば、製造装置は、ウェル領域１４が形成される領域（以下、ウェル形成領域）１４´の上方を開口し、その他の領域の上方を覆うマスク（図示せず）をＧａＮ基板１０上に形成し、このマスクが形成されたＧａＮ基板１０にアクセプタ元素としてＭｇをイオン注入する。マスクは、例えばレジストパターンである。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクを除去する。
【0040】
ウェル領域１４を形成するためのイオン注入工程では、Ｎ＋型ソース領域１８及び第１Ｐ＋型領域３０（図３Ａ参照）の各々よりもウェル領域１４の方が、ＧａＮ基板１０の表面１０ａから深く形成されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。このイオン注入工程は、加速エネルギーが１条件である一段イオン注入で行ってもよいし、加速エネルギーが複数条件ある多段イオン注入で行ってもよい。また、このイオン注入工程では、ウェル領域１４におけるＭｇ濃度が１×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下となるように、Ｍｇのドーズ量が設定される。
【0041】
次に、製造装置は、Ｎ＋型ソース領域１８（図３Ａ参照）を形成するためのイオン注入を行う。例えば、製造装置は、Ｎ＋型ソース領域１８が形成される領域（以下、ソース形成領域１８´）の上方を開口し、その他の領域の上方を覆うマスク（図示せず）をＧａＮ基板１０上に形成し、このマスクが形成されたＧａＮ基板１０にドナー元素としてＳｉをイオン注入する。マスクは、例えばレジストパターンである。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクを除去する。
【0042】
Ｎ＋型ソース領域１８を形成するためのイオン注入工程では、Ｎ＋型ソース領域１８の深さｄ１８（図３Ｂ参照）が１ｎｍ以上５００ｎｍ以下となるように、Ｓｉの注入エネルギー（加速電圧）が設定される。
また、Ｎ＋型ソース領域１８を形成するためのイオン注入工程では、Ｎ＋型ソース領域１８におけるＳｉ濃度が、第１Ｐ＋型領域３０におけるＭｇ濃度以上の値となるように、Ｓｉのドーズ量が設定される。例えば、Ｎ＋型ソース領域１８におけるＳｉ濃度が１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下となるように、Ｓｉのドーズ量が設定される。
また、Ｎ＋型ソース領域１８を形成するためのイオン注入工程では、Ｎ＋型ソース領域１８におけるＳｉ濃度が、第１Ｐ＋型領域３０におけるＭｇ濃度以上の値となるように、Ｓｉのドーズ量が設定される。例えば、Ｎ＋型ソース領域１８におけるＳｉ濃度が１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下となるように、Ｓｉのドーズ量が設定される。
【0043】
次に、製造装置は、ＧａＮ基板１０に最大温度が１２００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０にイオン注入されたＭｇとＳｉとが活性化され、図４Ｂに示すように、ＧａＮ基板１０にＰ型のウェル領域１４とＮ＋型ソース領域１８とが形成されるとともに、ドリフト領域１２が画定される。また、この熱処理により、ＧａＮ基板１０において、Ｍｇ及びＳｉのイオン注入により生じた欠陥をある程度回復することができる。なお、この熱処理は、ＧａＮ基板１０上に保護膜（図示せず）を形成した状態で行ってもよい。保護膜として、例えば窒化アルミニウム（ＡｌＮ）又は窒化シリコン（ＳｉＮ）を用いてよい。この保護膜は、熱処理後に除去する。
【0044】
次に、図４Ｃに示すように、製造装置は、第１Ｐ＋型領域３０（図３Ａ参照）が形成される領域（以下、第１Ｐ＋型形成領域）３０´の上方を開口し、その他の領域の上方を覆うマスク５２をＧａＮ基板１０上に形成する。マスク５２は、例えばレジストパターンである。
図４Ｃに示すように、第１Ｐ＋型形成領域３０´は、Ｎ＋型ソース領域１８と一部が重なるように設定されてもよい。この場合、第１Ｐ＋型形成領域３０´であってＮ＋型ソース領域１８下に位置する領域（すなわち、Ｎ＋型ソース領域１８と重ならない領域）に空乏層が形成され、この空乏層が形成された領域に第１Ｐ＋型領域３０が形成される。
図４Ｃに示すように、第１Ｐ＋型形成領域３０´は、Ｎ＋型ソース領域１８と一部が重なるように設定されてもよい。この場合、第１Ｐ＋型形成領域３０´であってＮ＋型ソース領域１８下に位置する領域（すなわち、Ｎ＋型ソース領域１８と重ならない領域）に空乏層が形成され、この空乏層が形成された領域に第１Ｐ＋型領域３０が形成される。
【0045】
次に、製造装置は、マスク５２が形成されたＧａＮ基板１０にアクセプタ元素としてＭｇをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスク５２を除去する。
第１Ｐ＋型領域３０を形成するためのイオン注入工程では、第１Ｐ＋型領域３０がＮ＋型ソース領域１８下に形成されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。すなわち、第１Ｐ＋型領域３０を形成するためのイオン注入工程では、ＧａＮ基板１０の表面１０ａからの深さがＮ＋型ソース領域１８の底部よりも深い位置であり、かつＮ＋型ソース領域１８との接触により空乏層が形成される領域にＭｇが注入されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。
第１Ｐ＋型領域３０を形成するためのイオン注入工程では、第１Ｐ＋型領域３０がＮ＋型ソース領域１８下に形成されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。すなわち、第１Ｐ＋型領域３０を形成するためのイオン注入工程では、ＧａＮ基板１０の表面１０ａからの深さがＮ＋型ソース領域１８の底部よりも深い位置であり、かつＮ＋型ソース領域１８との接触により空乏層が形成される領域にＭｇが注入されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。
【0046】
また、第１Ｐ＋型領域３０を形成するためのイオン注入工程では、第１Ｐ＋型領域３０におけるＭｇ濃度が、Ｎ＋型ソース領域１８におけるＳｉ濃度以下の値となるように、Ｍｇのドーズ量が設定される。例えば、第１Ｐ＋型領域３０におけるＭｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように、Ｍｇのドーズ量が設定される。
【0047】
次に、図４Ｄに示すように、製造装置は、ＧａＮ基板１０上に保護膜５３を形成する。保護膜５３は、例えば、ＡｌＮ又はＳｉＮである。
次に、製造装置は、保護膜５３で覆われたＧａＮ基板１０に、最大温度が１３００℃以上２０００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０にイオン注入されたＭｇが活性化され、図４Ｅに示すように、ＧａＮ基板１０に、第１Ｐ＋型領域３０が形成される。また、この熱処理により、ＧａＮ基板１０において、Ｍｇのイオン注入により生じた欠陥をある程度回復することができる。熱処理後、製造装置は、ＧａＮ基板１０の表面１０ａ上から保護膜５３を除去する。
次に、製造装置は、保護膜５３で覆われたＧａＮ基板１０に、最大温度が１３００℃以上２０００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０にイオン注入されたＭｇが活性化され、図４Ｅに示すように、ＧａＮ基板１０に、第１Ｐ＋型領域３０が形成される。また、この熱処理により、ＧａＮ基板１０において、Ｍｇのイオン注入により生じた欠陥をある程度回復することができる。熱処理後、製造装置は、ＧａＮ基板１０の表面１０ａ上から保護膜５３を除去する。
【0048】
次に、図４Ｆに示すように、製造装置は、ＧａＮ基板１０上にゲート絶縁膜２１を形成する。次に、製造装置は、ゲート電極２３とソース電極２５とを形成する。次に、製造装置は、ゲート電極２３とソース電極２５とが覆わるようにＧａＮ基板１０の表面１０ａ上に層間絶縁膜（図示せず）を形成する。次に、製造装置は、ゲート電極２３に電気的に接続するゲートパッド１１２（図１参照）と、ソース電極２５に電気的に接続するソースパッド１１４（図１参照）とを形成する。その後、製造装置は、ＧａＮ基板１０の裏面１０ｂにドレイン電極２７を形成する。このような工程を経て、縦型ＭＯＳＦＥＴ１を備えるＧａＮ半導体装置１００（図３Ａ参照）が完成する。
【0049】
（ＧａＮに生じる空乏層のフェルミ準位）
図５は、Ｎ型ＧａＮとＰ型ＧａＮとの接触部及びその近傍のバンド図であって、Ｐ型ＧａＮにイオン注入されたアクセプタ元素（例えば、Ｍｇ）を活性化するための熱処理前と熱処理後の、価電子帯Ｅｖ、伝導帯Ｅｃ、フェルミ準位Ｅｆを示す図である。なお、図５の熱処理前及び熱処理後のＮ型ＧａＮは、本実施形態のＮ＋型ソース領域１８に相当する。また、図５の熱処理前のＰ型ＧａＮは本実施形態の第１Ｐ＋型形成領域３０´に相当し、熱処理後のＰ型ＧａＮは本実施形態の第１Ｐ＋型領域３０に相当する。
図５は、Ｎ型ＧａＮとＰ型ＧａＮとの接触部及びその近傍のバンド図であって、Ｐ型ＧａＮにイオン注入されたアクセプタ元素（例えば、Ｍｇ）を活性化するための熱処理前と熱処理後の、価電子帯Ｅｖ、伝導帯Ｅｃ、フェルミ準位Ｅｆを示す図である。なお、図５の熱処理前及び熱処理後のＮ型ＧａＮは、本実施形態のＮ＋型ソース領域１８に相当する。また、図５の熱処理前のＰ型ＧａＮは本実施形態の第１Ｐ＋型形成領域３０´に相当し、熱処理後のＰ型ＧａＮは本実施形態の第１Ｐ＋型領域３０に相当する。
【0050】
図５に示すように、Ｎ型ＧａＮとＰ型ＧａＮとの接触部には空乏層が生じる。空乏層でバンド構造は曲がり、Ｎ型ＧａＮのフェルミ準位ＥｆとＰ型ＧａＮのフェルミ準位Ｅｆとが一致している。この状態で熱処理を施すと、Ｐ型ＧａＮではＭｇが活性化されてフェルミ準位が価電子帯に近づくが、空乏層ではバンド構造が曲がっている。このため、Ｐ型ＧａＮにおいて空乏層が生じている領域では、空乏層が生じていない領域と比べて、フェルミ準位Ｅｆの価電子帯への接近が抑制される。
【0051】
図６は、Ｎ型ＧａＮが周囲に無い場合のＰ型ＧａＮのバンド図であって、アクセプタ元素を活性化するための熱処理前と熱処理後の、価電子帯Ｅｖ、伝導帯Ｅｃ、フェルミ準位Ｅｆを示す図である。Ｎ型ＧａＮが周囲に無い場合は、図６に示すようにＰ型ＧａＮに空乏層は生じず、空乏層におけるバンド構造の曲がりも生じない。絶縁膜で覆われたＰ型ＧａＮに熱処理を施すと、Ｐ型ＧａＮにイオン注入されたアクセプタ元素（例えば、Ｍｇ）は活性化され、Ｐ型ＧａＮのフェルミ準位は価電子帯に近づく。
【0052】
（フェルミ準位の制御によるＭｇ偏析の抑制）
図７は、ＧａＮにおけるＭｇアクセプタの形成エネルギー等とＧａＮのフェルミ準位との関係を示すグラフである。このグラフは、第一原理計算で算出されたデータである。図７の横軸はフェルミ準位Ｅｆ（ｅＶ）を示し、図７の縦軸はエネルギー（ｅＶ）を示す。図７の実線（ａ）は、Ｍｇアクセプタの形成エネルギー（すなわち、ＧａＮのＧａサイトにＭｇを入れるために要するエネルギー）と、ＧａＮのフェルミ準位Ｅｆとの関係を示している。図７の破線（ｂ）は、ＧａＮの格子間にＧａが入るのに要するエネルギーと、ＧａＮのフェルミ準位Ｅｆとの関係を示す。
図７は、ＧａＮにおけるＭｇアクセプタの形成エネルギー等とＧａＮのフェルミ準位との関係を示すグラフである。このグラフは、第一原理計算で算出されたデータである。図７の横軸はフェルミ準位Ｅｆ（ｅＶ）を示し、図７の縦軸はエネルギー（ｅＶ）を示す。図７の実線（ａ）は、Ｍｇアクセプタの形成エネルギー（すなわち、ＧａＮのＧａサイトにＭｇを入れるために要するエネルギー）と、ＧａＮのフェルミ準位Ｅｆとの関係を示している。図７の破線（ｂ）は、ＧａＮの格子間にＧａが入るのに要するエネルギーと、ＧａＮのフェルミ準位Ｅｆとの関係を示す。
【0053】
図７において、フェルミ準位Ｅｆが０（ｅＶ）に近づくほど（すなわち、フェルミ準位Ｅｆが価電子帯に近づき、ＧａＮの導電型がＰ型に近づくほど）、Ｍｇアクセプタの形成エネルギーは大きくなる。また、フェルミ準位が０（ｅＶ）に近づくほど、ＧａＮの格子間にＧａが入るのに要するエネルギーは小さくなる。
図７のグラフから、ＧａＮのフェルミ準位が価電子帯に近づき、ＧａＮの導電型がＰ型に近づくほど、Ｍｇは活性化され難くなり、アクセプタとして機能し難くなることがわかる。換言すると、ＧａＮのフェルミ準位が伝導帯に近づき、ＧａＮの導電型がＮ型に近づくほど、Ｍｇは活性化され易くなり、アクセプタとして機能し易くなることがわかる。
図７のグラフから、ＧａＮのフェルミ準位が価電子帯に近づき、ＧａＮの導電型がＰ型に近づくほど、Ｍｇは活性化され難くなり、アクセプタとして機能し難くなることがわかる。換言すると、ＧａＮのフェルミ準位が伝導帯に近づき、ＧａＮの導電型がＮ型に近づくほど、Ｍｇは活性化され易くなり、アクセプタとして機能し易くなることがわかる。
【0054】
本発明の実施形態では、第１Ｐ＋型形成領域３０´であってＮ＋型ソース領域１８下に位置する領域（すなわち、Ｎ＋型ソース領域１８と重ならない領域）は、Ｎ＋型ソース領域１８との接触により空乏層が形成され、空乏層のフェルミ準位Ｅｆは価電子帯Ｅｖへの接近が抑制される。第１Ｐ＋型形成領域３０´であってＮ＋型ソース領域１８下に位置する領域のフェルミ準位Ｅｆは価電子帯に接近しないように制御されるため、この領域では、Ｍｇは活性化され易く、アクセプタとして機能し易くなっている。
【0055】
（空乏層の幅）
図８は、Ｐ型ＧａＮのアクセプタ濃度と、Ｎ型ＧａＮとの接触によりＰ型ＧａＮに形成される空乏層の幅との関係を示すグラフである。図８の横軸はＰ型ＧａＮのアクセプタ濃度（ｃｍ－３）を示し、図８の縦軸はＰ型ＧａＮに形成される空乏層の幅（ｎｍ）を示している。
図８に示すように、Ｐ型ＧａＮにおけるアクセプタ濃度が１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下で、Ｎ型ＧａＮにおけるドナー濃度が１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下の場合、Ｎ型ＧａＮとの接触によりＰ型ＧａＮに形成される空乏層の幅（深さ）は、およそ数ｎｍ以上６０ｎｍ以下となる。Ｎ型ＧａＮにおけるドナー濃度が高濃度になるほど、Ｐ型ＧａＮに形成される空乏層の幅は大きくなる傾向がある。また、Ｐ型ＧａＮにおけるアクセプタ濃度が高濃度になるほど、Ｐ型ＧａＮに形成される空乏層の幅は小さくなる傾向がある。
図８は、Ｐ型ＧａＮのアクセプタ濃度と、Ｎ型ＧａＮとの接触によりＰ型ＧａＮに形成される空乏層の幅との関係を示すグラフである。図８の横軸はＰ型ＧａＮのアクセプタ濃度（ｃｍ－３）を示し、図８の縦軸はＰ型ＧａＮに形成される空乏層の幅（ｎｍ）を示している。
図８に示すように、Ｐ型ＧａＮにおけるアクセプタ濃度が１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下で、Ｎ型ＧａＮにおけるドナー濃度が１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下の場合、Ｎ型ＧａＮとの接触によりＰ型ＧａＮに形成される空乏層の幅（深さ）は、およそ数ｎｍ以上６０ｎｍ以下となる。Ｎ型ＧａＮにおけるドナー濃度が高濃度になるほど、Ｐ型ＧａＮに形成される空乏層の幅は大きくなる傾向がある。また、Ｐ型ＧａＮにおけるアクセプタ濃度が高濃度になるほど、Ｐ型ＧａＮに形成される空乏層の幅は小さくなる傾向がある。
【0056】
例えば、Ｐ型ＧａＮにおけるアクセプタ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下で、Ｎ型ＧａＮにおけるドナー濃度が１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下の場合、Ｎ型ＧａＮとの接触によりＰ型ＧａＮに形成される空乏層の幅（深さ）は、１ｎｍ以上２５ｎｍ以下となる。Ｐ型ＧａＮにおけるアクセプタ濃度が１×１０１９ｃｍ－３台のとき、ドナー濃度が１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下のＮ型ＧａＮとの接触によりＰ型ＧａＮに形成される空乏層の幅は、実質２５ｎｍ程度である。
図４Ｄに示したように、第１Ｐ＋型形成領域３０´の少なくとも一部は、Ｎ＋型ソース領域１８下に位置する。このため、第１Ｐ＋型形成領域３０´のアクセプタ濃度（例えば、Ｍｇ濃度）が１×１０１９ｃｍ－３台のとき、第１Ｐ＋型形成領域３０´であってＮ＋型ソース領域１８下に位置する領域には、２５ｎｍ程の空乏層が形成される。
図４Ｄに示したように、第１Ｐ＋型形成領域３０´の少なくとも一部は、Ｎ＋型ソース領域１８下に位置する。このため、第１Ｐ＋型形成領域３０´のアクセプタ濃度（例えば、Ｍｇ濃度）が１×１０１９ｃｍ－３台のとき、第１Ｐ＋型形成領域３０´であってＮ＋型ソース領域１８下に位置する領域には、２５ｎｍ程の空乏層が形成される。
【0057】
（Ｍｇ、Ｓｉのプロファイル）
図９は、ＧａＮの深さ方向におけるＭｇ、Ｓｉのプロファイル例を示すグラフである。図９の横軸はＧａＮの深さ方向を示し、図９の縦軸はＭｇ又はＳｉの濃度を示す。図９において、例えば、Ｎ＋注入領域はソース形成領域１８´（図４Ａ参照）に相当し、Ｐ＋注入領域は第１Ｐ＋型形成領域３０´（図４Ｃ参照）に相当する。また、Ｎ＋、Ｐ＋重なり領域は、ソース形成領域１８´と第１Ｐ＋型形成領域３０´との重複領域に相当する。Ｎ＋注入領域に注入されるＳｉはＰ＋注入領域に注入されるＭｇよりも高濃度であるため、ソース形成領域１８´と第１Ｐ＋型形成領域３０´との重複領域の導電型はＮ型となる。
Ｍｇ濃度維持領域は、活性化されたＮ＋注入領域（例えば、Ｎ＋型ソース領域１８）との接触により空乏化され、フェルミ準位Ｅｆが価電子帯に接近しないように制御される。これにより、Ｍｇ濃度維持領域では、Ｍｇの活性化が安定化し、Ｍｇの偏析が抑制されるので、活性化後のＭｇ濃度が高く維持される。
図９は、ＧａＮの深さ方向におけるＭｇ、Ｓｉのプロファイル例を示すグラフである。図９の横軸はＧａＮの深さ方向を示し、図９の縦軸はＭｇ又はＳｉの濃度を示す。図９において、例えば、Ｎ＋注入領域はソース形成領域１８´（図４Ａ参照）に相当し、Ｐ＋注入領域は第１Ｐ＋型形成領域３０´（図４Ｃ参照）に相当する。また、Ｎ＋、Ｐ＋重なり領域は、ソース形成領域１８´と第１Ｐ＋型形成領域３０´との重複領域に相当する。Ｎ＋注入領域に注入されるＳｉはＰ＋注入領域に注入されるＭｇよりも高濃度であるため、ソース形成領域１８´と第１Ｐ＋型形成領域３０´との重複領域の導電型はＮ型となる。
Ｍｇ濃度維持領域は、活性化されたＮ＋注入領域（例えば、Ｎ＋型ソース領域１８）との接触により空乏化され、フェルミ準位Ｅｆが価電子帯に接近しないように制御される。これにより、Ｍｇ濃度維持領域では、Ｍｇの活性化が安定化し、Ｍｇの偏析が抑制されるので、活性化後のＭｇ濃度が高く維持される。
【0058】
第１Ｐ＋型領域３０（図３Ａ、３Ｂ参照）は、Ｍｇ濃度維持領域のみで構成されていることが好ましい。Ｍｇ濃度維持領域の厚さ（図９では、横軸方向の長さ）は、１ｎｍ以上２５ｎｍ以下であり、好ましくは１ｎｍ以上２０ｎｍ以下であり、より好ましくは１ｎｍ以上１０ｎｍ以下である。第１Ｐ＋型領域３０を介したＮ＋型ソース領域１８（図３Ａ、図３Ｂ参照）とＰ型のウェル領域１４（図３Ａ、図３Ｂ参照）とのトンネル接合を実現するために、第１Ｐ＋型領域３０は、Ｍｇ濃度が高く、かつ薄いことが好ましい。第１Ｐ＋型領域３０をＭｇ濃度維持領域のみで構成し、Ｍｇ濃度低下領域は形成されないようにすることで、第１Ｐ＋型領域３０のさらなる高濃度化が容易となる。
【0059】
なお、Ｍｇ濃度低下領域は、Ｎ＋注入領域（例えば、Ｎ＋型ソース領域１８）から距離が離れているために空乏化されず、フェルミ準位Ｅｆが価電子帯に接近する領域である。Ｍｇ濃度低下領域では、Ｍｇ濃度維持領域と比べて、Ｍｇの活性化が安定せず、Ｍｇが偏析し易くなるので、Ｍｇ濃度が低下する。例えば、Ｍｇ濃度低下領域では、Ｍｇ濃度維持領域と同じ濃度でＭｇがイオン注入された場合でも、Ｍｇの析出により、活性化後のＭｇ濃度は３×１０１８ｃｍ－３付近まで低下する。
【0060】
Ｍｇ濃度低下領域を形成しないようにするには、Ｍｇの注入領域がＮ＋型ソース領域１８下の空乏層内に収まるようにＭｇのイオン注入エネルギーを設定すればよい。例えば、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との接合界面から深さ方向へ２５ｎｍまでの範囲に空乏層が形成される場合は、イオン注入されるＭｇがこの範囲内で止まるように、Ｍｇのイオン注入エネルギーを設定すればよい。これにより、Ｎ＋型ソース領域１８下にイオン注入されるＭｇのほぼ全てが空乏層内で活性化される。Ｎ＋型ソース領域１８下には、第１Ｐ＋型領域３０として、厚さが１ｎｍ以上２５ｎｍ以下のＭｇ濃度維持領域が形成され、Ｍｇ濃度低下領域の形成は抑制される。
【0061】
（実施形態１の効果）
以上説明したように、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法は、ＧａＮ基板１０にＮ＋型ソース領域１８を形成する工程と、ＧａＮ基板１０においてＮ＋型ソース領域１８下に位置する領域にアクセプタ元素（例えば、Ｍｇ）をイオン注入する工程と、Ｎ＋型ソース領域１８が形成され、かつＭｇがイオン注入されたＧａＮ基板１０に熱処理を施してＭｇを活性化することによって、Ｎ＋型ソース領域１８下に位置する第１Ｐ＋型領域３０を形成する工程と、を含む。Ｎ＋型ソース領域１８を形成する工程では、Ｎ＋型ソース領域１８におけるドナー元素（例えば、Ｓｉ）の濃度が第１Ｐ＋型領域３０におけるＭｇの濃度以上の値となるようにＧａＮ基板１０へＳｉを高濃度にイオン注入する。Ｎ＋型ソース領域１８下に位置する領域にＭｇをイオン注入する工程では、第１Ｐ＋型領域３０におけるＭｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるようにＭｇをイオン注入する。
以上説明したように、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法は、ＧａＮ基板１０にＮ＋型ソース領域１８を形成する工程と、ＧａＮ基板１０においてＮ＋型ソース領域１８下に位置する領域にアクセプタ元素（例えば、Ｍｇ）をイオン注入する工程と、Ｎ＋型ソース領域１８が形成され、かつＭｇがイオン注入されたＧａＮ基板１０に熱処理を施してＭｇを活性化することによって、Ｎ＋型ソース領域１８下に位置する第１Ｐ＋型領域３０を形成する工程と、を含む。Ｎ＋型ソース領域１８を形成する工程では、Ｎ＋型ソース領域１８におけるドナー元素（例えば、Ｓｉ）の濃度が第１Ｐ＋型領域３０におけるＭｇの濃度以上の値となるようにＧａＮ基板１０へＳｉを高濃度にイオン注入する。Ｎ＋型ソース領域１８下に位置する領域にＭｇをイオン注入する工程では、第１Ｐ＋型領域３０におけるＭｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるようにＭｇをイオン注入する。
【0062】
これによれば、Ｎ＋型ソース領域１８と第１Ｐ＋型形成領域３０´とが接触することにより、第１Ｐ＋型形成領域３０´には空乏層が生じ、空乏層のフェルミ準位はＮ＋型ソース領域１８のフェルミ準位と一致する。Ｎ＋型ソース領域１８はＮ＋型であるため、第１Ｐ＋型形成領域３０´に生じた空乏層のフェルミ準位が価電子帯に接近することを抑制することができる。これにより、第１Ｐ＋型形成領域３０´では、Ｍｇアクセプタの形成エネルギーを低い状態で維持することができ、Ｍｇを活性化し易くすることができるので、熱処理によるＭｇの偏析を抑制し、Ｍｇ偏析によるＭｇ濃度の低下を抑制することができる。
【0063】
また、Ｎ＋型ソース領域１８におけるＳｉ濃度は、第１Ｐ＋型形成領域３０´におけるＭｇ濃度以上の値となる。これにより、第１Ｐ＋型形成領域３０´に空乏層が広く形成され、Ｍｇ偏析によるＭｇ濃度の低下が抑制された、高濃度の第１Ｐ＋型領域３０を形成することができる。高濃度の第１Ｐ＋型領域３０は、トンネル接合により、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間でオーミック接続を実現させる。
【0064】
本発明の実施形態１に係るＧａＮ半導体装置１００は、ＧａＮ基板１０と、ＧａＮ基板１０の表面１０ａ側に設けられたＮ＋型ソース領域１８と、ＧａＮ基板１０の表面１０ａ側に設けられ、Ｎ＋型ソース領域１８下に位置する第１Ｐ＋型領域３０と、を備える。Ｎ＋型ソース領域１８におけるＳｉ濃度は、第１Ｐ＋型領域３０におけるＭｇ濃度以上の値である。第１Ｐ＋型領域３０におけるＭｇ濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。このような構成を有するＧａＮ半導体装置１００は、実施形態１で説明した上記の製造方法で製造することができる。
【0065】
＜実施形態２＞
（構成例）
図１０Ａは、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの構成例を示す平面図である。図１０Ａでは、実施形態１で説明した図２と同様に、Ｎ＋型ソース領域１８等のＺ軸方向からの平面視による形状を示すため、ゲートパッド１１２、ソースパッド１１４（図１参照）、ゲート電極２３及びソース電極２５（図１１Ａ参照）の図示は省略している。図１０Ｂは、図１０Ａの平面図において２点鎖線で囲む領域をさらに拡大して示す平面図である。
図１１Ａは、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの構成例を示す断面図である。図１１Ａは、図１０Ａの平面図をＸ１－Ｘ´１線で切断した断面を示している。図１１Ｂは、図１１Ａの断面図において第２Ｐ＋型領域２０とその周辺領域を拡大して示す断面図である。図１１Ｂは、図１０Ｂの平面図をＸ３－Ｘ´３線で切断した断面を示している。
（構成例）
図１０Ａは、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの構成例を示す平面図である。図１０Ａでは、実施形態１で説明した図２と同様に、Ｎ＋型ソース領域１８等のＺ軸方向からの平面視による形状を示すため、ゲートパッド１１２、ソースパッド１１４（図１参照）、ゲート電極２３及びソース電極２５（図１１Ａ参照）の図示は省略している。図１０Ｂは、図１０Ａの平面図において２点鎖線で囲む領域をさらに拡大して示す平面図である。
図１１Ａは、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの構成例を示す断面図である。図１１Ａは、図１０Ａの平面図をＸ１－Ｘ´１線で切断した断面を示している。図１１Ｂは、図１１Ａの断面図において第２Ｐ＋型領域２０とその周辺領域を拡大して示す断面図である。図１１Ｂは、図１０Ｂの平面図をＸ３－Ｘ´３線で切断した断面を示している。
【0066】
図１０Ａ及び図１１Ａに示すように、ＧａＮ半導体装置１００Ａは、縦型ＭＯＳＦＥＴの構成部として、ＧａＮ基板１０に設けられたＮ－型のドリフト領域１２、Ｐ型のウェル領域１４、Ｎ＋型ソース領域１８、第１Ｐ＋型領域３０及び第２Ｐ＋型領域２０（本発明の「第２Ｐ型領域」の一例）と、ＧａＮ基板１０の表面１０ａ上に設けられたゲート絶縁膜２１と、ゲート絶縁膜２１上に設けられたゲート電極２３と、ＧａＮ基板１０の表面１０ａ側に設けられてＮ＋型ソース領域１８及びＰ＋型領域２０と電気的に接続するソース電極２５と、ＧａＮ基板１０の裏面１０ｂ側に設けられてドリフト領域１２に電気的に接続するドレイン電極２７と、を有する。
【0067】
Ｎ－型のドリフト領域１２、Ｐ型のウェル領域１４、Ｎ＋型ソース領域１８、第１Ｐ＋型領域３０、ゲート絶縁膜２１、ゲート電極２３、ソース電極２５及びドレイン電極２７の各構成は、実施形態１と同様である。
第２Ｐ＋型領域２０は、ＧａＮ基板１０に設けられている。第２Ｐ＋型領域２０は、ＧａＮ基板１０の表面１０ａから所定の深さに不純物がイオン注入され、熱処理により不純物が活性化された領域である。
第２Ｐ＋型領域２０は、ＧａＮ基板１０に設けられている。第２Ｐ＋型領域２０は、ＧａＮ基板１０の表面１０ａから所定の深さに不純物がイオン注入され、熱処理により不純物が活性化された領域である。
【0068】
例えば、第２Ｐ＋型領域２０は、Ｐ型のウェル領域１４の表面側に設けられており、ウェル領域１４と接している。第２Ｐ＋型領域２０は、アクセプタ元素として、Ｍｇ及びＢｅの少なくとも一方を含む。第２Ｐ＋型領域２０は、ウェル領域１４よりもＰ型の不純物濃度が高い。
一例を挙げると、第２Ｐ＋型領域２０は、アクセプタ元素としてＭｇを含む。ウェル領域１４におけるＭｇ濃度は、１×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下である。第２Ｐ＋型領域２０の少なくとも一部（例えば、後述の第２領域２０２）におけるＭｇ濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
一例を挙げると、第２Ｐ＋型領域２０は、アクセプタ元素としてＭｇを含む。ウェル領域１４におけるＭｇ濃度は、１×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下である。第２Ｐ＋型領域２０の少なくとも一部（例えば、後述の第２領域２０２）におけるＭｇ濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0069】
Ｎ＋型ソース領域１８は、Ｘ軸方向における一方の側部と、Ｘ軸方向において一方の反対側に位置する他方の側部とを有する。Ｎ＋型ソース領域１８の一方の側部はウェル領域１４に接し、Ｎ＋型ソース領域１８の他方の側部は第２Ｐ＋型領域２０に接している。Ｎ＋型ソース領域１８の一方の側部は、チャネル領域側に位置する。また、Ｎ＋型ソース領域１８の底部の一部は、第１Ｐ＋型領域３０に接している。
【0070】
第２Ｐ＋型領域２０は、ＧａＮ基板１０の表面１０ａに露出している。第２Ｐ＋型領域２０は、Ｘ軸方向における両側部がＮ＋型ソース領域１８に接し、底部がウェル領域１４に接している。ウェル領域１４、Ｎ＋型ソース領域１８、第１Ｐ＋型領域３０及び第２Ｐ＋型領域２０は、例えば、Ｙ軸方向に延伸するストライプ形状を有する。
第２Ｐ＋型領域２０は、ウェル領域１４と電極（例えば、ソース電極２５）とのコンタクトを取るための領域である。第２Ｐ＋型領域２０は、ゲートオフ時の正孔引き抜き経路としても機能する。
第２Ｐ＋型領域２０は、ウェル領域１４と電極（例えば、ソース電極２５）とのコンタクトを取るための領域である。第２Ｐ＋型領域２０は、ゲートオフ時の正孔引き抜き経路としても機能する。
【0071】
図１０Ｂ及び図１１Ｂに示すように、第２Ｐ＋型領域２０は、第１領域２０１と、Ｘ軸方向において第１領域２０１の両側に位置する第２領域２０２とを有する。第２領域２０２は、第１領域２０１とＮ＋型ソース領域１８との間に位置し、第１領域２０１及びＮ＋型ソース領域１８とそれぞれ接している。第２Ｐ＋型領域２０のうち、第２領域２０２がＮ＋型ソース領域１８と接している。第２Ｐ＋型領域２０のＸ軸方向の長さ（すなわち、幅）をＷとし、第１領域２０１の幅をＷ１とし、第２領域２０２の幅をＷ２とすると、Ｗ＝Ｗ１＋Ｗ２×２、の関係が成り立つ。Ｗは、例えば５０ｎｍ以上５００ｎｍ以下である。Ｗ１は、０ｎｍ以上４９８ｎｍ以下である。Ｗ２は、例えば１ｎｍ以上２５ｎｍ以下である。
【0072】
第２Ｐ＋型領域２０はＮ＋型ソース領域１８に両側から挟まれているため、第２Ｐ＋型領域２０の幅ＷはＮ＋型ソース領域１８の間隔と言い換えてもよい。すなわち、上記の幅Ｗは、Ｎ＋型ソース領域１８のうち、第２Ｐ＋型領域２０を両側から挟む部位の間隔、と言い換えてもよい。
第２Ｐ＋型領域２０において、第２領域２０２におけるＭｇ偏析の密度は、第１領域２０１におけるＭｇ偏析の密度よりも低い。例えば、第２領域２０２におけるロッド状アクセプタ偏析の密度は１×１０１４ｃｍ－３以下であり、非ロッド状アクセプタ偏析の密度は１×１０１５ｃｍ－３未満となっている。第１領域２０１におけるロッド状アクセプタ偏析の密度及び非ロッド状アクセプタ偏析の密度は、第２領域２０２における各密度よりも高い値となっている。
第２Ｐ＋型領域２０において、第２領域２０２におけるＭｇ偏析の密度は、第１領域２０１におけるＭｇ偏析の密度よりも低い。例えば、第２領域２０２におけるロッド状アクセプタ偏析の密度は１×１０１４ｃｍ－３以下であり、非ロッド状アクセプタ偏析の密度は１×１０１５ｃｍ－３未満となっている。第１領域２０１におけるロッド状アクセプタ偏析の密度及び非ロッド状アクセプタ偏析の密度は、第２領域２０２における各密度よりも高い値となっている。
【0073】
これは、後述するように、Ｐ＋型形成領域２０´（図１２Ｄ参照）にイオン注入されたＭｇを熱処理で活性化する際に、予め、Ｎ＋型ソース領域１８をＰ＋型形成領域２０´に隣接して形成しておくことで実現される。Ｐ＋型形成領域２０´にＮ＋型ソース領域１８を接触させることで、Ｐ＋型形成領域２０´の側部（第２領域２０２に相当する領域）に空乏層を生じさせ、空乏層におけるフェルミ準位が価電子帯に近づくことを抑制している（より好ましくは、伝導帯に近づけている）。これにより、第２領域２０２のＭｇ偏析を抑制している。
【0074】
Ｍｇの偏析が抑制されることによって、高濃度で、濃度のばらつきが小さいＰ＋型化が実現される。第２Ｐ＋型領域２０では、Ｎ＋型ソース領域１８から空乏層が伸びることにより、第１領域２０１よりも第２領域２０２の方がＭｇの偏析が抑制されており、Ｍｇ濃度が高くなっている。例えば、第２領域２０２におけるＭｇ濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。第１領域２０１におけるＭｇ濃度は、第２領域２０２におけるＭｇ濃度よりも低く、３×１０１８ｃｍ－３付近まで低下している。
【0075】
また、Ｎ＋型ソース領域１８におけるドナー元素（例えば、Ｓｉ）の濃度は、第２領域２０２におけるＭｇ濃度以上の値となっている。これにより、Ｎ＋型ソース領域１８から第２領域２０２側へ空乏層は広く拡がり易く、Ｍｇ濃度が高い第２領域２０２が広く形成され易くなっている。
第２領域２０２は、Ｍｇ濃度が高く、Ｍｇ濃度のばらつきも小さいため、第２Ｐ＋型領域２０とソース電極２５との間でオーミック接触を実現することができる。
第２領域２０２は、Ｍｇ濃度が高く、Ｍｇ濃度のばらつきも小さいため、第２Ｐ＋型領域２０とソース電極２５との間でオーミック接触を実現することができる。
【0076】
なお、図１１Ｂに示すように、Ｎ＋型ソース領域１８の表面１０ａからの深さｄ１８と、第２Ｐ＋型領域２０の表面１０ａからの深さｄ２０は、互いに同じ深さであることが好ましい。例えば、Ｎ＋型ソース領域１８の深さｄ１８と、第２Ｐ＋型領域２０の深さｄ２０はそれぞれ、１ｎｍ以上５００ｎｍ以下であり、一例を示すと数ｎｍから数十ｎｍの範囲である。Ｎ＋型ソース領域１８の深さｄ１８と、第２Ｐ＋型領域２０の深さｄ２０は、その差が５０ｎｍ以下であることが好ましい（｜ｄ１８－ｄ２０｜≦５０ｎｍ）。その理由は、第２Ｐ＋型領域２０がＮ＋型ソース領域１８よりも浅いと、第２Ｐ＋型領域２０の下部が空乏化して、第２Ｐ＋型領域２０とＰ型のウェル領域１４との接続抵抗が増えてしまうからである。また、第２Ｐ＋型領域２０がＮ＋型ソース領域１８よりも深いと、この深い部分はＮ＋型ソース領域１８から離れるため空乏層は拡がり難く、深い部分のＭｇは活性化しにくくなるからである。
【0077】
（製造方法）
次に、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの製造方法について説明する。図１２Ａから図１２Ｆは、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの製造方法を工程順に示す断面図である。実施形態２に係るＧａＮ半導体装置１００Ａは、実施形態１に係るＧａＮ半導体装置１００と同様に、成膜装置、露光装置、エッチング装置、イオン注入装置、熱処理装置など、各種の製造装置によって製造される。
次に、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの製造方法について説明する。図１２Ａから図１２Ｆは、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの製造方法を工程順に示す断面図である。実施形態２に係るＧａＮ半導体装置１００Ａは、実施形態１に係るＧａＮ半導体装置１００と同様に、成膜装置、露光装置、エッチング装置、イオン注入装置、熱処理装置など、各種の製造装置によって製造される。
【0078】
まず、製造装置は、ウェル領域１４（図１１Ａ参照）を形成するためのイオン注入を行う。例えば、図１２Ａに示すように、製造装置は、ウェル形成領域１４´の上方を開口し、その他の領域の上方を覆うマスク（図示せず）をＧａＮ基板１０上に形成し、このマスクが形成されたＧａＮ基板１０にアクセプタ元素としてＭｇをイオン注入する。マスクは、例えばレジストパターンである。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクを除去する。
【0079】
ウェル領域１４を形成するためのイオン注入工程では、図１１Ａに示したＮ＋型ソース領域１８、第１Ｐ＋型領域３０及び第２Ｐ＋型領域２０の各々よりもウェル領域１４の方が、ＧａＮ基板１０の表面１０ａから深い位置まで形成されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。このイオン注入工程は、加速エネルギーが１条件である一段イオン注入で行ってもよいし、加速エネルギーが複数条件ある多段イオン注入で行ってもよい。また、このイオン注入工程では、ウェル領域１４におけるＭｇ濃度が１×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下となるように、Ｍｇのドーズ量が設定される。
【0080】
次に、製造装置は、Ｎ＋型ソース領域１８を形成するためのイオン注入を行う。例えば、製造装置は、ソース形成領域１８´の上方を開口し、その他の領域の上方を覆うマスク（図示せず）をＧａＮ基板１０上に形成し、このマスクが形成されたＧａＮ基板１０にドナー元素としてＳｉをイオン注入する。マスクは、例えばレジストパターンである。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクを除去する。
【0081】
Ｎ＋型ソース領域１８を形成するためのイオン注入工程では、Ｎ＋型ソース領域１８の深さｄ１８（図１１Ｂ参照）が１ｎｍ以上５００ｎｍ以下となるように、Ｓｉの注入エネルギー（加速電圧）が設定される。このイオン注入工程では、Ｎ＋型ソース領域１８の深さｄ１８が第２Ｐ＋型領域２０の深さｄ２０と同じ深さとなるように、Ｓｉの注入エネルギー（加速電圧）が設定されることが好ましい。
【0082】
また、Ｎ＋型ソース領域１８を形成するためのイオン注入工程では、Ｎ＋型ソース領域１８におけるＳｉ濃度が、第１Ｐ＋型領域３０及び第２Ｐ＋型領域２０の各々におけるＭｇ濃度以上の値となるように、Ｓｉのドーズ量が設定される。例えば、Ｎ＋型ソース領域１８におけるＳｉ濃度が１×１０１９ｃｍ－３以上１×１０２２ｃｍ－３以下となるように、Ｓｉのドーズ量が設定される。
【0083】
次に、製造装置は、ＧａＮ基板１０に最大温度が１２００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０にイオン注入されたＭｇとＳｉとが活性化され、図１２Ｂに示すように、ＧａＮ基板１０にＰ型のウェル領域１４とＮ＋型ソース領域１８とが形成されるとともに、ドリフト領域１２が画定される。また、この熱処理により、ＧａＮ基板１０において、Ｍｇ及びＳｉのイオン注入により生じた欠陥をある程度回復することができる。なお、この熱処理は、ＧａＮ基板１０上に保護膜を形成した状態で行ってもよい。保護膜として、例えば窒化アルミニウム（ＡｌＮ）又は窒化シリコン（ＳｉＮ）を用いてよい。この保護膜は、熱処理後に除去する。
【0084】
次に、図１２Ｃに示すように、製造装置は、第２Ｐ＋型領域２０（図１１Ａ参照）が形成される領域（以下、第２Ｐ＋型形成領域）２０´の上方を開口し、その他の領域の上方を覆うマスク５１をＧａＮ基板１０上に形成する。マスク５１は、例えばレジストパターンである。図１２Ｃに示すように、第２Ｐ＋型形成領域２０´は、Ｎ＋型ソース領域１８と一部が重なるように設定されてもよい。次に、製造装置は、マスク５１が形成されたＧａＮ基板１０にアクセプタ元素としてＭｇをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスク５１を除去する。
【0085】
第２Ｐ＋型領域２０を形成するためのイオン注入工程では、第２Ｐ＋型領域２０の深さｄ２０（図１１Ｂ参照）が１ｎｍ以上５００ｎｍ以下となるように、Ｍｇの注入エネルギー（加速電圧）が設定される。このイオン注入工程では、第２Ｐ＋型領域２０の深さｄ２０がＮ＋型ソース領域１８（図１１Ｂ参照）の深さｄ１８と同じ深さとなるように、Ｍｇの注入エネルギー（加速電圧）が設定されることが好ましい。
また、第２Ｐ＋型領域２０を形成するためのイオン注入工程では、第２Ｐ＋型領域２０におけるＭｇ濃度が、Ｎ＋型ソース領域１８におけるＳｉ濃度以下の値となるように、Ｍｇのドーズ量が設定される。例えば、第２Ｐ＋型領域２０におけるＭｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように、Ｍｇのドーズ量が設定される。
また、第２Ｐ＋型領域２０を形成するためのイオン注入工程では、第２Ｐ＋型領域２０におけるＭｇ濃度が、Ｎ＋型ソース領域１８におけるＳｉ濃度以下の値となるように、Ｍｇのドーズ量が設定される。例えば、第２Ｐ＋型領域２０におけるＭｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように、Ｍｇのドーズ量が設定される。
【0086】
次に、図１２Ｄに示すように、製造装置は、第１Ｐ＋型領域３０（図１１Ａ参照）が形成される領域（以下、第１Ｐ＋型形成領域）３０´の上方を開口し、その他の領域の上方を覆うマスク５２をＧａＮ基板１０上に形成する。マスク５２は、例えばレジストパターンである。
図４Ｂに示すように、第１Ｐ＋型形成領域３０´は、Ｎ＋型ソース領域１８と一部が重なるように設定されてもよい。この場合、第１Ｐ＋型形成領域３０´であってＮ＋型ソース領域１８下に位置する領域（すなわち、Ｎ＋型ソース領域１８と重ならない領域）に空乏層が形成され、この空乏層が形成された領域に第１Ｐ＋型領域３０が形成される。
図４Ｂに示すように、第１Ｐ＋型形成領域３０´は、Ｎ＋型ソース領域１８と一部が重なるように設定されてもよい。この場合、第１Ｐ＋型形成領域３０´であってＮ＋型ソース領域１８下に位置する領域（すなわち、Ｎ＋型ソース領域１８と重ならない領域）に空乏層が形成され、この空乏層が形成された領域に第１Ｐ＋型領域３０が形成される。
【0087】
次に、製造装置は、マスク５２が形成されたＧａＮ基板１０にアクセプタ元素としてＭｇをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスク５２を除去する。
第１Ｐ＋型領域３０を形成するためのイオン注入工程では、第１Ｐ＋型領域３０がＮ＋型ソース領域１８下に形成されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。すなわち、第１Ｐ＋型領域３０を形成するためのイオン注入工程では、ＧａＮ基板１０の表面１０ａからの深さがＮ＋型ソース領域１８の底部よりも深い位置であり、かつＮ＋型ソース領域１８との接触により空乏層が形成される領域にＭｇが注入されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。
第１Ｐ＋型領域３０を形成するためのイオン注入工程では、第１Ｐ＋型領域３０がＮ＋型ソース領域１８下に形成されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。すなわち、第１Ｐ＋型領域３０を形成するためのイオン注入工程では、ＧａＮ基板１０の表面１０ａからの深さがＮ＋型ソース領域１８の底部よりも深い位置であり、かつＮ＋型ソース領域１８との接触により空乏層が形成される領域にＭｇが注入されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。
【0088】
また、第１Ｐ＋型領域３０を形成するためのイオン注入工程では、第１Ｐ＋型領域３０におけるＭｇ濃度が、Ｎ＋型ソース領域１８におけるＳｉ濃度以下の値となるように、Ｍｇのドーズ量が設定される。例えば、第１Ｐ＋型領域３０におけるＭｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように、Ｍｇのドーズ量が設定される。
なお、実施形態２では、図１２Ｃに示したイオン注入工程と、図１２Ｄに示したイオン注入工程との実行順を入れ替えてもよい。すなわち、第１Ｐ＋型領域３０を形成するためのイオン注入工程を先に行い、その後で、第２Ｐ＋型領域２０を形成するためのイオン注入工程を行ってもよい。
なお、実施形態２では、図１２Ｃに示したイオン注入工程と、図１２Ｄに示したイオン注入工程との実行順を入れ替えてもよい。すなわち、第１Ｐ＋型領域３０を形成するためのイオン注入工程を先に行い、その後で、第２Ｐ＋型領域２０を形成するためのイオン注入工程を行ってもよい。
【0089】
次に、図１２Ｄに示すように、製造装置は、ＧａＮ基板１０上に保護膜５３を形成する。保護膜５３は、例えば、ＡｌＮ又はＳｉＮである。
次に、製造装置は、保護膜５３で覆われたＧａＮ基板１０に、最大温度が１３００℃以上２０００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０にイオン注入されたＭｇが活性化され、図１２Ｅに示すように、ＧａＮ基板１０に、第１Ｐ＋型領域３０及び第２Ｐ＋型領域２０が形成される。また、この熱処理により、ＧａＮ基板１０において、Ｍｇのイオン注入により生じた欠陥をある程度回復することができる。熱処理後、製造装置は、ＧａＮ基板１０の表面１０ａ上から保護膜５３を除去する。
次に、製造装置は、保護膜５３で覆われたＧａＮ基板１０に、最大温度が１３００℃以上２０００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０にイオン注入されたＭｇが活性化され、図１２Ｅに示すように、ＧａＮ基板１０に、第１Ｐ＋型領域３０及び第２Ｐ＋型領域２０が形成される。また、この熱処理により、ＧａＮ基板１０において、Ｍｇのイオン注入により生じた欠陥をある程度回復することができる。熱処理後、製造装置は、ＧａＮ基板１０の表面１０ａ上から保護膜５３を除去する。
【0090】
次に、図１２Ｆに示すように、製造装置は、ＧａＮ基板１０上にゲート絶縁膜２１を形成する。次に、製造装置は、ゲート電極２３とソース電極２５とを形成する。次に、製造装置は、ゲート電極２３とソース電極２５とが覆わるようにＧａＮ基板１０の表面１０ａ上に層間絶縁膜（図示せず）を形成する。次に、製造装置は、ゲート電極２３に電気的に接続するゲートパッド１１２（図１参照）と、ソース電極２５に電気的に接続するソースパッド１１４（図１参照）とを形成する。その後、製造装置は、ＧａＮ基板１０の裏面１０ｂにドレイン電極２７を形成する。このような工程を経て、縦型ＭＯＳＦＥＴを備えるＧａＮ半導体装置１００Ａ（図１１Ａ参照）が完成する。
【0091】
（Ｍｇ、Ｓｉのプロファイル）
図１３は、ＧａＮのＸ軸方向におけるＭｇ、Ｓｉのプロファイル例を示すグラフである。図１３の横軸はＸ軸方向を示し、図１３の縦軸はＭｇ又はＳｉの濃度を示す。図１３において、例えば、Ｎ＋注入領域はソース形成領域１８´（図１２Ａ参照）に相当し、Ｐ＋注入領域は第２Ｐ＋型形成領域２０´（図１２Ｃ参照）に相当する。また、Ｎ＋、Ｐ＋重なり領域は、ソース形成領域１８´と第２Ｐ＋型形成領域２０´との重複領域に相当する。Ｎ＋注入領域に注入されるＳｉはＰ＋注入領域に注入されるＭｇよりも高濃度であるため、ソース形成領域１８´と第２Ｐ＋型形成領域２０´との重複領域の導電型はＮ型となる。また、図１３において、例えば、Ｍｇ濃度低下領域は第１領域２０１（図１１Ｂ参照）に相当し、Ｍｇ濃度維持領域は第２領域２０２（図１１Ｂ参照）に相当する。Ｍｇ濃度低下領域の両側にＭｇ濃度維持領域が位置する。
図１３は、ＧａＮのＸ軸方向におけるＭｇ、Ｓｉのプロファイル例を示すグラフである。図１３の横軸はＸ軸方向を示し、図１３の縦軸はＭｇ又はＳｉの濃度を示す。図１３において、例えば、Ｎ＋注入領域はソース形成領域１８´（図１２Ａ参照）に相当し、Ｐ＋注入領域は第２Ｐ＋型形成領域２０´（図１２Ｃ参照）に相当する。また、Ｎ＋、Ｐ＋重なり領域は、ソース形成領域１８´と第２Ｐ＋型形成領域２０´との重複領域に相当する。Ｎ＋注入領域に注入されるＳｉはＰ＋注入領域に注入されるＭｇよりも高濃度であるため、ソース形成領域１８´と第２Ｐ＋型形成領域２０´との重複領域の導電型はＮ型となる。また、図１３において、例えば、Ｍｇ濃度低下領域は第１領域２０１（図１１Ｂ参照）に相当し、Ｍｇ濃度維持領域は第２領域２０２（図１１Ｂ参照）に相当する。Ｍｇ濃度低下領域の両側にＭｇ濃度維持領域が位置する。
【0092】
Ｍｇ濃度維持領域は、活性化されたＮ＋注入領域（例えば、Ｎ＋型ソース領域１８）との接触により空乏化され、フェルミ準位Ｅｆが価電子帯に接近しないように制御される。これにより、Ｍｇ濃度維持領域では、Ｍｇの活性化が安定化し、Ｍｇの偏析が抑制されるので、Ｍｇ濃度が高く維持される。
Ｍｇ濃度維持領域の幅は、上記のように１ｎｍ以上２５ｎｍ以下であり、一例を示すと、２５ｎｍである。また、Ｎ＋注入領域の間隔（すなわち、Ｐ＋領域）の幅は、例えば５０ｎｍ以上５００ｎｍ以下であり、好ましくは１００ｎｍ以下である。Ｎ＋注入領域の間隔を狭くすると、Ｐ＋領域におけるＭｇ濃度維持領域の面積の割合を増やすことができる。
Ｍｇ濃度維持領域の幅は、上記のように１ｎｍ以上２５ｎｍ以下であり、一例を示すと、２５ｎｍである。また、Ｎ＋注入領域の間隔（すなわち、Ｐ＋領域）の幅は、例えば５０ｎｍ以上５００ｎｍ以下であり、好ましくは１００ｎｍ以下である。Ｎ＋注入領域の間隔を狭くすると、Ｐ＋領域におけるＭｇ濃度維持領域の面積の割合を増やすことができる。
【0093】
（実施形態２の効果）
以上説明したように、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの製造方法は、Ｎ＋型ソース領域１８に両側から挟まれる領域にＭｇをイオン注入する工程、をさらに含む。第１Ｐ＋型領域３０を形成する工程では、Ｎ＋型ソース領域１８が形成され、かつＮ＋型ソース領域１８下に位置する領域とＮ＋型ソース領域１８に両側から挟まれる領域とにＭｇがイオン注入されたＧａＮ基板１０に熱処理を施してＭｇを活性化することによって、Ｎ＋型ソース領域１８下に位置する第１Ｐ＋型領域３０と、Ｎ＋型ソース領域１８に両側から挟まれる第２Ｐ＋型領域２０とを形成する。Ｎ＋型ソース領域１８を形成する工程では、Ｎ＋型ソース領域１８におけるドナー元素の濃度が、第１Ｐ＋型領域３０及び第２Ｐ＋型領域２０の各々におけるＭｇの濃度以上の値となるようにＧａＮ基板１０へドナー元素を高濃度にイオン注入する。Ｎ＋型ソース領域１８に両側から挟まれる領域にＭｇをイオン注入する工程では、第２Ｐ＋型領域２０におけるＭｇの濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるようにＭｇをイオン注入する。
以上説明したように、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの製造方法は、Ｎ＋型ソース領域１８に両側から挟まれる領域にＭｇをイオン注入する工程、をさらに含む。第１Ｐ＋型領域３０を形成する工程では、Ｎ＋型ソース領域１８が形成され、かつＮ＋型ソース領域１８下に位置する領域とＮ＋型ソース領域１８に両側から挟まれる領域とにＭｇがイオン注入されたＧａＮ基板１０に熱処理を施してＭｇを活性化することによって、Ｎ＋型ソース領域１８下に位置する第１Ｐ＋型領域３０と、Ｎ＋型ソース領域１８に両側から挟まれる第２Ｐ＋型領域２０とを形成する。Ｎ＋型ソース領域１８を形成する工程では、Ｎ＋型ソース領域１８におけるドナー元素の濃度が、第１Ｐ＋型領域３０及び第２Ｐ＋型領域２０の各々におけるＭｇの濃度以上の値となるようにＧａＮ基板１０へドナー元素を高濃度にイオン注入する。Ｎ＋型ソース領域１８に両側から挟まれる領域にＭｇをイオン注入する工程では、第２Ｐ＋型領域２０におけるＭｇの濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるようにＭｇをイオン注入する。
【0094】
これによれば、実施形態１と同様に、Ｍｇ偏析によるＭｇ濃度の低下が抑制された、高濃度の第１Ｐ＋型領域３０を形成することができる。高濃度の第１Ｐ＋型領域３０は、トンネル接合により、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間でオーミック接続を実現させる。
【0095】
また、Ｎ＋型ソース領域１８と第２Ｐ＋型形成領域２０´とが接触することにより、第２Ｐ＋型形成領域２０´の両側部には空乏層が生じ、この両側部のフェルミ準位はＮ＋型ソース領域１８のフェルミ準位と一致する。Ｎ＋型ソース領域１８はＮ＋型であるため、第２Ｐ＋型形成領域２０´の両側部に生じた空乏層のフェルミ準位が価電子帯に接近することを抑制することができる。これにより、第２Ｐ＋型形成領域２０´の両側部では、Ｍｇアクセプタの形成エネルギーを低い状態で維持することができ、Ｍｇを活性化し易くすることができるので、熱処理によるＭｇの偏析を抑制し、Ｍｇ偏析によるＭｇ濃度の低下を抑制することができる。
【0096】
また、Ｎ＋型ソース領域１８におけるＳｉ濃度は、第２Ｐ＋型形成領域２０´におけるＭｇ濃度以上の値となる。これにより、第２Ｐ＋型形成領域２０´の両側部には空乏層が広く形成され、Ｍｇ偏析によるＭｇ濃度の低下が抑制された第２領域２０２が広く形成される。第２領域２０２を含む高濃度のＰ＋型領域２０を形成することができる。
また、このような第２Ｐ＋型領域２０にソース電極２５を接合することによって、オーミック性に優れたソースコンタクトを実現することができる。高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とにより、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
また、このような第２Ｐ＋型領域２０にソース電極２５を接合することによって、オーミック性に優れたソースコンタクトを実現することができる。高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とにより、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
【0097】
本発明の実施形態２に係るＧａＮ半導体装置１００Ａは、ＧａＮ基板１０の表面１０ａ側に設けられ、Ｎ＋型ソース領域１８に両側から挟まれる第２Ｐ＋型領域２０、をさらに備える。
第２Ｐ＋型領域２０の少なくとも一部（例えば、第２領域２０２）におけるＭｇ濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。このような構成を有するＧａＮ半導体装置１００Ａは、実施形態２で説明した上記の製造方法で製造することができる。
第２Ｐ＋型領域２０の少なくとも一部（例えば、第２領域２０２）におけるＭｇ濃度は、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。このような構成を有するＧａＮ半導体装置１００Ａは、実施形態２で説明した上記の製造方法で製造することができる。
【0098】
＜実施形態３＞
上記の実施形態２では、第１Ｐ＋型領域３０は、Ｎ＋型ソース領域１８下に配置され、第２Ｐ＋型領域２０下には配置されていない構成を示した。しかしながら、本発明の実施形態において、第１Ｐ＋型領域３０はＮ＋型ソース領域１８下だけでなく、第２Ｐ＋型領域２０下にも配置されていてもよい。
上記の実施形態２では、第１Ｐ＋型領域３０は、Ｎ＋型ソース領域１８下に配置され、第２Ｐ＋型領域２０下には配置されていない構成を示した。しかしながら、本発明の実施形態において、第１Ｐ＋型領域３０はＮ＋型ソース領域１８下だけでなく、第２Ｐ＋型領域２０下にも配置されていてもよい。
【0099】
図１４は、本発明の実施形態３に係るＧａＮ半導体装置１００Ｂの構成例を示す平面図である。図１５は、本発明の実施形態３に係るＧａＮ半導体装置１００Ｂの構成例を示す断面図である。図１５は、図１４の平面図をＸ４－Ｘ´４線で切断した断面を示している。
図１４及び１５に示すように、実施形態３に係るＧａＮ半導体装置１００Ｂにおいて、第１Ｐ＋型領域３０はＮ＋型ソース領域１８下だけでなく、第２Ｐ＋型領域２０下にも配置されている。第１Ｐ＋型領域３０は、Ｐ型のウェル領域１４内で一方のＮ＋型ソース領域１８下から他方のＮ＋型ソース領域１８下にかけて連続して設けられている。
図１４及び１５に示すように、実施形態３に係るＧａＮ半導体装置１００Ｂにおいて、第１Ｐ＋型領域３０はＮ＋型ソース領域１８下だけでなく、第２Ｐ＋型領域２０下にも配置されている。第１Ｐ＋型領域３０は、Ｐ型のウェル領域１４内で一方のＮ＋型ソース領域１８下から他方のＮ＋型ソース領域１８下にかけて連続して設けられている。
【0100】
図１６Ａから図１６Ｄは、本発明の実施形態３に係るＧａＮ半導体装置１００Ｂの製造方法を工程順に示す断面図である。図１６Ａに示すように、製造装置は、実施形態２と同様の方法で、ＧａＮ基板１０にＰ型のウェル領域１４と、Ｎ＋型ソース領域１８とを形成する。
次に、図１６Ｂに示すように、製造装置は、第１Ｐ＋型形成領域３０´の上方を開口し、その他の領域の上方を覆うマスク５２をＧａＮ基板１０上に形成する。実施形態２では、Ｎ＋型ソース領域１８下だけでなく、第２Ｐ＋型領域２０下にも第１Ｐ＋型領域３０を形成するため、第１Ｐ＋型形成領域３０´は、第２Ｐ＋型形成領域２０´と重複するように広く設定される。
次に、図１６Ｃに示すように、製造装置は、マスク５２が形成されたＧａＮ基板１０にアクセプタ元素としてＭｇをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスク５２を除去する。
次に、図１６Ｂに示すように、製造装置は、第１Ｐ＋型形成領域３０´の上方を開口し、その他の領域の上方を覆うマスク５２をＧａＮ基板１０上に形成する。実施形態２では、Ｎ＋型ソース領域１８下だけでなく、第２Ｐ＋型領域２０下にも第１Ｐ＋型領域３０を形成するため、第１Ｐ＋型形成領域３０´は、第２Ｐ＋型形成領域２０´と重複するように広く設定される。
次に、図１６Ｃに示すように、製造装置は、マスク５２が形成されたＧａＮ基板１０にアクセプタ元素としてＭｇをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスク５２を除去する。
【0101】
実施形態３では、ＧａＮ基板１０の表面１０ａから第１Ｐ＋型領域３０の底部が形成される位置（すなわち、ＧａＮ基板１０の表面１０ａからの深さがＮ＋型ソース領域１８よりも深い位置であって、Ｎ＋型ソース領域１８との接触により空乏層が形成される位置）まで、Ｍｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように、Ｍｇのドーズ量と注入エネルギー（加速電圧）とが設定される。
このＭｇのイオン注入工程は、加速エネルギーが１条件である一段イオン注入で行ってもよいし、加速エネルギーが複数条件ある多段イオン注入で行ってもよい。多段イオン注入で行う場合は、ＧａＮ基板１０の表面１０ａから深い位置までＭｇをイオン注入する場合でも、深さ方向におけるＭｇ濃度を一定値にすることが容易となる。
このＭｇのイオン注入工程は、加速エネルギーが１条件である一段イオン注入で行ってもよいし、加速エネルギーが複数条件ある多段イオン注入で行ってもよい。多段イオン注入で行う場合は、ＧａＮ基板１０の表面１０ａから深い位置までＭｇをイオン注入する場合でも、深さ方向におけるＭｇ濃度を一定値にすることが容易となる。
【0102】
次に、図１６Ｃに示すように、製造装置は、ＧａＮ基板１０上に保護膜５３を形成する。保護膜５３は、例えば、ＡｌＮ又はＳｉＮである。
次に、製造装置は、保護膜５３で覆われたＧａＮ基板１０に、最大温度が１３００℃以上２０００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０にイオン注入されたＭｇが活性化され、図１６Ｄに示すように、ＧａＮ基板１０に、第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とが形成される。熱処理後、製造装置は、ＧａＮ基板１０の表面１０ａ上から保護膜５３を除去する。
これ以降の工程は、実施形態１、２と同じである。製造装置は、ゲート絶縁膜２１、ゲート電極２３、ソース電極２５及びドレイン電極２７等を形成する。このような工程を経て、縦型ＭＯＳＦＥＴ１を備えるＧａＮ半導体装置１００Ｂ（図１５参照）が完成する。
次に、製造装置は、保護膜５３で覆われたＧａＮ基板１０に、最大温度が１３００℃以上２０００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理によりＧａＮ基板１０にイオン注入されたＭｇが活性化され、図１６Ｄに示すように、ＧａＮ基板１０に、第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とが形成される。熱処理後、製造装置は、ＧａＮ基板１０の表面１０ａ上から保護膜５３を除去する。
これ以降の工程は、実施形態１、２と同じである。製造装置は、ゲート絶縁膜２１、ゲート電極２３、ソース電極２５及びドレイン電極２７等を形成する。このような工程を経て、縦型ＭＯＳＦＥＴ１を備えるＧａＮ半導体装置１００Ｂ（図１５参照）が完成する。
【0103】
本発明の実施形態３に係るＧａＮ半導体装置１００Ｂは、実施形態２に係るＧａＮ半導体装置１００Ａと同様に、高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを備える。高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とにより、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
また、実施形態３では、同一のマスク５２を用いて第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを同時に形成することができるので、製造工程の短縮や製造コストの低減が可能である。
なお、実施形態３の方法では、Ｎ＋型ソース領域１８の表面付近にもアクセプタ元素（例えば、Ｍｇ）がイオン注入されるが、Ｎ＋型ソース領域１８におけるドナー元素（例えば、Ｓｉ）の濃度は、イオン注入されるＭｇの濃度よりも高濃度である。このため、実施形態３においても、Ｎ＋型ソース領域１８は高濃度のＮ型に維持される。
また、実施形態３では、同一のマスク５２を用いて第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを同時に形成することができるので、製造工程の短縮や製造コストの低減が可能である。
なお、実施形態３の方法では、Ｎ＋型ソース領域１８の表面付近にもアクセプタ元素（例えば、Ｍｇ）がイオン注入されるが、Ｎ＋型ソース領域１８におけるドナー元素（例えば、Ｓｉ）の濃度は、イオン注入されるＭｇの濃度よりも高濃度である。このため、実施形態３においても、Ｎ＋型ソース領域１８は高濃度のＮ型に維持される。
【0104】
＜実施形態４＞
上記の実施形態２では、第２Ｐ＋型領域２０は、平面視で、Ｙ軸方向に延伸するストライプ形状を有することを説明した。しかしながら、本発明において、第２Ｐ＋型領域２０の平面視による形状はこれに限定されない。第２Ｐ＋型領域２０は、Ｘ軸方向に延伸する部分を有してもよい。
上記の実施形態２では、第２Ｐ＋型領域２０は、平面視で、Ｙ軸方向に延伸するストライプ形状を有することを説明した。しかしながら、本発明において、第２Ｐ＋型領域２０の平面視による形状はこれに限定されない。第２Ｐ＋型領域２０は、Ｘ軸方向に延伸する部分を有してもよい。
【0105】
図１７は、本発明の実施形態４に係るＧａＮ半導体装置１００Ｃの構成例を示す平面図である。図１８Ａ及び図１８Ｂは、本発明の実施形態４に係るＧａＮ半導体装置１００Ｃの構成例を示す断面図である。図１８Ａは、図１７の平面図をＸ５ －Ｘ´５線で切断した断面を示している。図１８Ｂは、図１７の平面図をＸ６－Ｘ´６線で切断した断面を示している。
図１７から図１８Ｂに示すように、実施形態４に係るＧａＮ半導体装置１００Ｃにおいて、第２Ｐ＋型領域２０は、平面視で、Ｙ軸方向に延伸する第１部位２０Ｙと、Ｘ軸方向に延伸する第２部位２０Ｘとを有し、第１部位２０Ｙと第２部位２０Ｘとが互いに接続して櫛歯状を成している。平面視で、第１部位２０Ｙと第２部位２０Ｘは、それぞれＮ＋型ソース領域１８に両側から挟まれており、第１領域２０１と、第１領域２０１の両側に位置する第２領域２０２とを有する。
図１７から図１８Ｂに示すように、実施形態４に係るＧａＮ半導体装置１００Ｃにおいて、第２Ｐ＋型領域２０は、平面視で、Ｙ軸方向に延伸する第１部位２０Ｙと、Ｘ軸方向に延伸する第２部位２０Ｘとを有し、第１部位２０Ｙと第２部位２０Ｘとが互いに接続して櫛歯状を成している。平面視で、第１部位２０Ｙと第２部位２０Ｘは、それぞれＮ＋型ソース領域１８に両側から挟まれており、第１領域２０１と、第１領域２０１の両側に位置する第２領域２０２とを有する。
【0106】
実施形態４に係るＧａＮ半導体装置１００Ｃは、実施形態２に係るＧａＮ半導体装置１００Ａと同様に、高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを備える。高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とにより、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
また、ＧａＮ半導体装置１００Ｃでは、第１部位２０Ｙだけでなく、第２部位２０Ｘにおいても、Ｍｇ偏析が抑制されＭｇ濃度の低下が抑制された第２領域２０２が形成される。これにより、高濃度の第２Ｐ＋型領域２０をより面積広く形成することが可能となる。
また、ＧａＮ半導体装置１００Ｃでは、第１部位２０Ｙだけでなく、第２部位２０Ｘにおいても、Ｍｇ偏析が抑制されＭｇ濃度の低下が抑制された第２領域２０２が形成される。これにより、高濃度の第２Ｐ＋型領域２０をより面積広く形成することが可能となる。
【0107】
＜実施形態５＞
本発明の実施形態において、第２Ｐ＋型領域２０は、平面視でドット状に配置されていてもよい。図１９は、本発明の実施形態５に係るＧａＮ半導体装置１００Ｄの構成例を示す平面図である。図２０Ａ及び図２０Ｂは、本発明の実施形態５に係るＧａＮ半導体装置１００Ｄの構成例を示す断面図である。図２０Ａは、図１９の平面図をＸ７－Ｘ´７線で切断した断面を示している。図２０Ｂは、図１９の平面図をＸ８－Ｘ´８線で切断した断面を示している。
本発明の実施形態において、第２Ｐ＋型領域２０は、平面視でドット状に配置されていてもよい。図１９は、本発明の実施形態５に係るＧａＮ半導体装置１００Ｄの構成例を示す平面図である。図２０Ａ及び図２０Ｂは、本発明の実施形態５に係るＧａＮ半導体装置１００Ｄの構成例を示す断面図である。図２０Ａは、図１９の平面図をＸ７－Ｘ´７線で切断した断面を示している。図２０Ｂは、図１９の平面図をＸ８－Ｘ´８線で切断した断面を示している。
【0108】
図１９から図２０Ｂに示すように、実施形態５に係るＧａＮ半導体装置１００Ｄにおいて、第２Ｐ＋型領域２０は、平面視でドット状に配置されている。ドット状に配置された第２Ｐ＋型領域２０では、平面視で全方向からＮ＋型ソース領域１８で囲まれているため、１つの第２Ｐ＋型領域２０における活性化範囲の割合（すなわち、第２領域２０２の面積の割合）を増やすことができる。
実施形態５に係るＧａＮ半導体装置１００Ｄは、実施形態２に係るＧａＮ半導体装置１００Ａと同様に、高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを備える。高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とにより、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
実施形態５に係るＧａＮ半導体装置１００Ｄは、実施形態２に係るＧａＮ半導体装置１００Ａと同様に、高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを備える。高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とにより、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
【0109】
また、ＧａＮ半導体装置１００Ｄでは、第２Ｐ＋型領域２０における活性化範囲の割合（すなわち、第２領域２０２の面積の割合）を増やすことができるので、第２Ｐ＋型領域２０をより高濃度化することが可能となる。
なお、ドット状の第２Ｐ＋型領域２０は平面視でＮ＋型ソース領域１８に囲まれていればよく、その配置は任意である。また、図１９では、ドット状の第２Ｐ＋型領域２０が平面視で正方形の場合を示しているが、これはあくまで一例である。ドット状の第２Ｐ＋型領域２０は、平面視で長方形でもよいし、円形でもよい。
なお、ドット状の第２Ｐ＋型領域２０は平面視でＮ＋型ソース領域１８に囲まれていればよく、その配置は任意である。また、図１９では、ドット状の第２Ｐ＋型領域２０が平面視で正方形の場合を示しているが、これはあくまで一例である。ドット状の第２Ｐ＋型領域２０は、平面視で長方形でもよいし、円形でもよい。
【0110】
＜実施形態６＞
図２１は、本発明の実施形態６に係るＧａＮ半導体装置１００Ｅの構成例を示す平面図である。図２２は、本発明の実施形態６に係るＧａＮ半導体装置１００Ｅの構成例を示す断面図である。図２２は、図２１の平面図をＸ９－Ｘ´９線で切断した断面を示している。
図２１は、本発明の実施形態６に係るＧａＮ半導体装置１００Ｅの構成例を示す平面図である。図２２は、本発明の実施形態６に係るＧａＮ半導体装置１００Ｅの構成例を示す断面図である。図２２は、図２１の平面図をＸ９－Ｘ´９線で切断した断面を示している。
【0111】
図２１及び図２２に示すように、実施形態６に係るＧａＮ半導体装置１００Ｅでは、１つのソース電極２５下に、Ｙ軸方向に延伸する２つの第２Ｐ＋型領域２０が配置されている。そして、２つの第２Ｐ＋型領域２０の間にＮ＋型領域２８が配置されている。Ｘ軸方向において、Ｎ＋型ソース領域１８、第１の第２Ｐ＋型領域２０、Ｎ＋型領域２８、第２の第２Ｐ＋型領域２０、Ｎ＋型ソース領域１８、の順で並んで配置されている。２つの第２Ｐ＋型領域２０の各々は、Ｎ＋型ソース領域１８及びＮ＋型領域２８に両側から挟まれている。実施形態６では、Ｎ＋型ソース領域１８及びＮ＋型領域２８が本発明の「Ｎ型領域」の一例となる。
【0112】
Ｎ＋型領域２８におけるドーパント元素の濃度（例えば、Ｓｉ濃度）は、Ｎ＋型ソース領域１８におけるドーパント元素の濃度（例えば、Ｓｉ濃度）と同じでもよいし、異なっていてもよいが、第２Ｐ＋型領域２０のアクセプタ元素の濃度（例えば、Ｍｇ濃度）以上の値となっている。また、図２２に示すように、Ｎ＋型領域２８の表面１０ａからの深さは、第２Ｐ＋型領域２０の表面１０ａからの深さと同じ深さとなっている。
【0113】
実施形態６に係るＧａＮ半導体装置１００Ｅは、実施形態２に係るＧａＮ半導体装置１００Ａと同様に、高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを備える。高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とにより、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
また、ＧａＮ半導体装置１００Ｅでは、Ｎ＋型ソース領域１８ではなく、Ｎ＋型領域２８と隣接する第２領域２０２においても、Ｍｇの偏析が抑制されＭｇ濃度の低下が抑制される。これにより、ソース電極２５下に複数の第２Ｐ＋型領域２０が配置される場合でも、複数の第２Ｐ＋型領域２０の各々の両側部に第２領域２０２を形成することができ、複数の第２Ｐ＋型領域２０の各々を高濃度化することが可能となる。
また、ＧａＮ半導体装置１００Ｅでは、Ｎ＋型ソース領域１８ではなく、Ｎ＋型領域２８と隣接する第２領域２０２においても、Ｍｇの偏析が抑制されＭｇ濃度の低下が抑制される。これにより、ソース電極２５下に複数の第２Ｐ＋型領域２０が配置される場合でも、複数の第２Ｐ＋型領域２０の各々の両側部に第２領域２０２を形成することができ、複数の第２Ｐ＋型領域２０の各々を高濃度化することが可能となる。
【0114】
なお、図２１では、Ｎ＋型ソース領域１８とＮ＋型領域２８とが平面視で接続していない例を示しているが、これはあくまで一例である。本発明の実施形態６において、Ｎ＋型ソース領域１８とＮ＋型領域２８は平面視で接続していてもよい。
また、実施形態６では、１つのソース電極２５下に、Ｙ軸方向に延伸する２つの第２Ｐ＋型領域２０が配置されている態様を例示したが、これはあくまで一例である。実施形態６では、１つのソース電極２５下に、Ｙ軸方向に延伸する３つ以上の第２Ｐ＋型領域２０が配置されていてもよい。このような場合も、Ｘ軸方向で隣り合う一方の第２Ｐ＋型領域２０と他方の第２Ｐ＋型領域２０との間にＮ＋型領域２８が配置されることによって、３つ以上の第２Ｐ＋型領域２０の各々を高濃度化することが可能となる。
また、実施形態６では、１つのソース電極２５下に、Ｙ軸方向に延伸する２つの第２Ｐ＋型領域２０が配置されている態様を例示したが、これはあくまで一例である。実施形態６では、１つのソース電極２５下に、Ｙ軸方向に延伸する３つ以上の第２Ｐ＋型領域２０が配置されていてもよい。このような場合も、Ｘ軸方向で隣り合う一方の第２Ｐ＋型領域２０と他方の第２Ｐ＋型領域２０との間にＮ＋型領域２８が配置されることによって、３つ以上の第２Ｐ＋型領域２０の各々を高濃度化することが可能となる。
【0115】
＜実施形態７＞
図２３は、本発明の実施形態７に係るＧａＮ半導体装置１００Ｆの構成例を示す平面図である。図２４Ａ及び図２４Ｂは、本発明の実施形態７に係るＧａＮ半導体装置１００Ｆの構成例を示す断面図である。図２４Ａは、図２３の平面図をＸ１０－Ｘ´１０線で切断した断面を示している。図２４Ｂは、図２３の平面図をＸ１１－Ｘ´１１線で切断した断面を示している。
図２３は、本発明の実施形態７に係るＧａＮ半導体装置１００Ｆの構成例を示す平面図である。図２４Ａ及び図２４Ｂは、本発明の実施形態７に係るＧａＮ半導体装置１００Ｆの構成例を示す断面図である。図２４Ａは、図２３の平面図をＸ１０－Ｘ´１０線で切断した断面を示している。図２４Ｂは、図２３の平面図をＸ１１－Ｘ´１１線で切断した断面を示している。
【0116】
図２３に示すように、実施形態７に係るＧａＮ半導体装置１００Ｆでは、平面視で、第２Ｐ＋型領域２０中にＮ＋型領域２８が点在している。図２３から図２４Ｂに示すように、Ｘ軸方向において、第２Ｐ＋型領域２０は、Ｎ＋型ソース領域１８に両側から挟まれている。また、第２Ｐ＋型領域２０の一部は、第２Ｐ＋型領域２０内に点在するＮ＋型領域２８と接しており、Ｎ＋型領域２８（または、Ｎ＋型領域２８とＮ＋型ソース領域１８）とに両側から挟まれている。Ｘ軸方向において、Ｎ＋型ソース領域１８とＮ＋型領域２８との間隔は、図１０Ｂに示した間隔Ｗと同じであり、例えば５０ｎｍ以上５００ｎｍ以下である。
【0117】
実施形態７においても、実施形態６と同様に、Ｎ＋型領域２８におけるドーパント元素の濃度（例えば、Ｓｉ濃度）は、Ｎ＋型ソース領域１８におけるドーパント元素の濃度（例えば、Ｓｉ濃度）と同じでもよいし、異なっていてもよいが、第２Ｐ＋型領域２０のアクセプタ元素の濃度（例えば、Ｍｇ濃度）以上の値となっている。また、図２３に示すように、Ｎ＋型領域２８の表面１０ａからの深さは、第２Ｐ＋型領域２０の表面１０ａからの深さと同じ深さとなっている。
【0118】
Ｎ＋型領域２８から第２Ｐ＋型領域２０へ空乏層が伸びる。これにより、第２Ｐ＋型領域２０において、Ｎ＋型ソース領域１８と隣接する領域だけでなく、Ｎ＋型領域２８と隣接する領域においても、第１領域２０１よりもアクセプタの濃度（例えば、Ｍｇ濃度）が高い第２領域２０２が形成される。
【0119】
実施形態７に係るＧａＮ半導体装置１００Ｆは、実施形態２に係るＧａＮ半導体装置１００Ａと同様に、高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを備える。高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とにより、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
また、ＧａＮ半導体装置１００Ｆでは、Ｎ＋型ソース領域１８ではなく、Ｎ＋型領域２８と隣接する第２領域２０２においても、Ｍｇの偏析が抑制されＭｇ濃度の低下が抑制される。これにより、ＧａＮ半導体装置１００Ｆでは、第２Ｐ＋型領域２０における活性化範囲の割合（すなわち、第２領域２０２の面積の割合）を増やすことができるので、第２Ｐ＋型領域２０をより高濃度化することが可能となる。
また、ＧａＮ半導体装置１００Ｆでは、Ｎ＋型ソース領域１８ではなく、Ｎ＋型領域２８と隣接する第２領域２０２においても、Ｍｇの偏析が抑制されＭｇ濃度の低下が抑制される。これにより、ＧａＮ半導体装置１００Ｆでは、第２Ｐ＋型領域２０における活性化範囲の割合（すなわち、第２領域２０２の面積の割合）を増やすことができるので、第２Ｐ＋型領域２０をより高濃度化することが可能となる。
【0120】
なお、図２３では、Ｎ＋型ソース領域１８とＮ＋型領域２８とが平面視で接続していない例を示しているが、これはあくまで一例である。本発明の実施形態７においても、Ｎ＋型ソース領域１８とＮ＋型領域２８は平面視で接続していてもよい。
また、ドット状のＮ＋型領域２８は平面視で第２Ｐ＋型領域２０に囲まれていればよく、その配置は任意である。また、図２３ では、ドット状のＮ＋型領域２８が平面視で正方形の場合を示しているが、これはあくまで一例である。ドット状のＮ＋型領域２８は、平面視で長方形でもよいし、円形でもよい。
また、ドット状のＮ＋型領域２８は平面視で第２Ｐ＋型領域２０に囲まれていればよく、その配置は任意である。また、図２３ では、ドット状のＮ＋型領域２８が平面視で正方形の場合を示しているが、これはあくまで一例である。ドット状のＮ＋型領域２８は、平面視で長方形でもよいし、円形でもよい。
【0121】
＜実施形態８＞
上記の実施形態１から７では、ＧａＮ半導体装置が備える縦型ＭＯＳＦＥＴがプレーナである場合を示した。しかしながら、本発明の実施形態において、ＧａＮ半導体装置が備える縦型ＭＯＳＦＥＴは、プレーナ型に限定されず、トレンチゲート型であってもよい。
上記の実施形態１から７では、ＧａＮ半導体装置が備える縦型ＭＯＳＦＥＴがプレーナである場合を示した。しかしながら、本発明の実施形態において、ＧａＮ半導体装置が備える縦型ＭＯＳＦＥＴは、プレーナ型に限定されず、トレンチゲート型であってもよい。
【0122】
図２５は、本発明の実施形態８に係るＧａＮ半導体装置１００Ｇの構成例を示す断面図である。図２５に示すように、実施形態８に係るＧａＮ半導体装置１００Ｇは、ＧａＮ基板１０に設けられたトレンチＨを有する。トレンチＨは、ＧａＮ基板１０の表面１０ａ側に開口している。トレンチＨはＰ型のウェル領域１４よりも深く形成されており、トレンチＨの底部はＮ－型のドリフト領域１２まで達している。
トレンチＨの内側に、ゲート絶縁膜２１とゲート電極２３とが配置されている。トレンチＨの内側の側面と底面とがゲート絶縁膜２１で覆われている。また、ゲート電極２３は、ゲート絶縁膜２１を介してトレンチＨに埋め込まれている。トレンチゲート構造では、ウェル領域１４であって、トレンチＨの側面に設けられたゲート絶縁膜２１を介してゲート電極２３と向かい合う領域が、縦型ＭＯＳＦＥＴのチャネル領域となる。
トレンチＨの内側に、ゲート絶縁膜２１とゲート電極２３とが配置されている。トレンチＨの内側の側面と底面とがゲート絶縁膜２１で覆われている。また、ゲート電極２３は、ゲート絶縁膜２１を介してトレンチＨに埋め込まれている。トレンチゲート構造では、ウェル領域１４であって、トレンチＨの側面に設けられたゲート絶縁膜２１を介してゲート電極２３と向かい合う領域が、縦型ＭＯＳＦＥＴのチャネル領域となる。
【0123】
実施形態８に係るＧａＮ半導体装置１００Ｇは、実施形態２に係るＧａＮ半導体装置１００と同様に、高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを備える。高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とにより、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。また、縦型ＭＯＳＦＥＴがトレンチゲート構造を採用することにより、チャネル領域をより密に配置することが可能となるので、素子の微細化が容易となる。
【0124】
＜実施形態９＞
本発明は、ダイオードに適用してもよい。図２６は、本発明の実施形態９に係るＧａＮ半導体装置２００の構成例を示す断面図である。図２６に示すように、実施形態９に係るＧａＮ半導体装置２００は、ＧａＮ基板１０と、ＧａＮ基板１０に設けられた１つ以上のＰＮダイオード２と、を備える。
本発明は、ダイオードに適用してもよい。図２６は、本発明の実施形態９に係るＧａＮ半導体装置２００の構成例を示す断面図である。図２６に示すように、実施形態９に係るＧａＮ半導体装置２００は、ＧａＮ基板１０と、ＧａＮ基板１０に設けられた１つ以上のＰＮダイオード２と、を備える。
【0125】
ＰＮダイオード２は、ＧａＮ基板１０に設けられたＮ－型領域１３と、ＧａＮ基板１０に設けられてＮ－型領域１３と接するＰ型領域１５と、ＧａＮ基板１０に設けられてＰ型領域１５と接する第１Ｐ＋型領域３０と、ＧａＮ基板１０に設けられてＰ型領域１５及び第１Ｐ＋型領域３０と接するＮ＋型領域２８（本発明の「Ｎ型領域」の一例）と、ＧａＮ基板１０の表面１０ａ側に設けられてＮ＋型領域２８と接するアノード電極３５（本発明の「電極」の一例）と、ＧａＮ基板１０の裏面１０ｂ側に設けられてＮ－型領域１３と接するカソード電極３７と、を有する。Ｐ型領域１５は、ＰＮダイオード２のアノード領域である。Ｎ－型領域１３は、ＰＮダイオード２のカソード領域である。
【0126】
Ｐ型領域１５は、Ｎ型のＧａＮ基板１０にアクセプタ元素がイオン注入され、熱処理されることにより形成される。アクセプタ元素は、例えばＭｇである。
アノード電極３５及びカソード電極３７は、例えば、ＡｌまたはＡｌ－Ｓｉの合金で構成されている。アノード電極３５及びカソード電極３７は、ＧａＮ基板１０との間にバリアメタル層を有してもよい。バリアメタル層の材料としてＴｉを使用してもよい。
アノード電極３５及びカソード電極３７は、例えば、ＡｌまたはＡｌ－Ｓｉの合金で構成されている。アノード電極３５及びカソード電極３７は、ＧａＮ基板１０との間にバリアメタル層を有してもよい。バリアメタル層の材料としてＴｉを使用してもよい。
【0127】
図２６に示すように、第１Ｐ＋型領域３０は、ＧａＮ基板１０の厚さ方向（例えば、Ｚ軸方向）において、Ｐ型領域１５とＮ＋型領域２８とに挟まれている。Ｎ＋型領域２８におけるドナー元素（例えば、Ｓｉ）の濃度は、第１Ｐ＋型領域３０におけるアクセプタ元素（例えば、Ｍｇ）の濃度よりも高い値である。
【0128】
第１Ｐ＋型領域３０を形成する工程では、Ｐ型領域１５であってＮ＋型領域２８の直下に位置する領域（第１Ｐ＋型形成領域）に空乏層が形成される。第１Ｐ＋型形成領域に予めイオン注入されたＭｇは、空乏層内で活性化される。これにより、Ｍｇ濃度が高く、厚さが１ｎｍ以上２５ｎｍ以下の第１Ｐ＋型領域３０が形成される。
第１Ｐ＋型領域３０は、Ｍｇ濃度が高くて薄いため、トンネル接合により、Ｎ＋型領域２８とＰ型領域１５との間でオーミック性に優れたオーミック接続を実現させる。アノード電極３５とＮ＋型領域２８との間、及び、Ｎ＋型領域２８とＰ型領域１５との間がそれぞれオーミック接触であるため、アノード電極３５とＰ型領域１５との間がオーミック接続となる。アノード電極３５は、Ｎ＋型領域２８と第１Ｐ＋型領域３０とを介して、Ｐ型領域１５とオーミック接続を取ることができる。
第１Ｐ＋型領域３０は、Ｍｇ濃度が高くて薄いため、トンネル接合により、Ｎ＋型領域２８とＰ型領域１５との間でオーミック性に優れたオーミック接続を実現させる。アノード電極３５とＮ＋型領域２８との間、及び、Ｎ＋型領域２８とＰ型領域１５との間がそれぞれオーミック接触であるため、アノード電極３５とＰ型領域１５との間がオーミック接続となる。アノード電極３５は、Ｎ＋型領域２８と第１Ｐ＋型領域３０とを介して、Ｐ型領域１５とオーミック接続を取ることができる。
【0129】
＜実施形態１０＞
図２７は、本発明の実施形態１０に係るＧａＮ半導体装置２００Ａの構成例を示す断面図である。図２７に示すように、実施形態１０に係るＧａＮ半導体装置２００Ａは、ＧａＮ基板１０と、ＧａＮ基板１０に設けられた１つ以上のＰＮダイオード２と、を備える。
図２７は、本発明の実施形態１０に係るＧａＮ半導体装置２００Ａの構成例を示す断面図である。図２７に示すように、実施形態１０に係るＧａＮ半導体装置２００Ａは、ＧａＮ基板１０と、ＧａＮ基板１０に設けられた１つ以上のＰＮダイオード２と、を備える。
【0130】
ＧａＮ半導体装置２００Ａにおいて、ＰＮダイオード２は、Ｎ－型領域１３と、Ｐ型領域１５と、第１Ｐ＋型領域３０と、ＧａＮ基板１０に設けられて第１Ｐ＋型領域３０と接する第２Ｐ＋型領域２０と、第２Ｐ＋型領域２０と接するＮ＋型領域２８と、第２Ｐ＋型領域２０及びＮ＋型領域２８と接するアノード電極３５と、カソード電極３７と、を有する。Ｐ型領域１５、第１Ｐ＋型領域３０及び第２Ｐ＋型領域２０は、ＰＮダイオード２のアノード領域である。Ｎ－型領域１３は、ＰＮダイオード２のカソード領域である。
【0131】
図２７に示すように、第２Ｐ＋型領域２０とＮ＋型領域２８はＸ軸方向に向かって交互に並んで配置されている。これにより、第２Ｐ＋型領域２０では、Ｎ＋型領域２８から空乏層が伸び、第１領域２０１よりもアクセプタ元素の濃度（例えば、Ｍｇ濃度）が高い第２領域２０２が形成される。
【0132】
実施形態１０に係るＧａＮ半導体装置２００Ａは、高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを備える。アノード電極３５は、Ｎ＋型領域２８と第１Ｐ＋型領域３０とを介して、Ｐ型領域１５とオーミック接続を取ることができる。また、第２Ｐ＋型領域２０にアノード電極３５を接合することによって、第２Ｐ＋型領域２０とアノード電極３５との間でオーミック性に優れたアノードコンタクトを実現することができる。これにより、アノード電極３５とＰ型領域１５との間の接続のオーミック性をさらに高めることができる。
【0133】
＜実施形態１１＞
図２８は、本発明の実施形態１１に係るＧａＮ半導体装置２００Ｂの構成例を示す断面図である。図２８に示すように、実施形態１１に係るＧａＮ半導体装置２００Ｂは、ＧａＮ基板１０と、ＧａＮ基板１０に設けられたＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｋｙ）ダイオード２Ａと、を備える。ＭＰＳダイオード２Ａは、ＰＮダイオードと、ショットキーダイオードとを組み合わせた素子である。
図２８は、本発明の実施形態１１に係るＧａＮ半導体装置２００Ｂの構成例を示す断面図である。図２８に示すように、実施形態１１に係るＧａＮ半導体装置２００Ｂは、ＧａＮ基板１０と、ＧａＮ基板１０に設けられたＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｋｙ）ダイオード２Ａと、を備える。ＭＰＳダイオード２Ａは、ＰＮダイオードと、ショットキーダイオードとを組み合わせた素子である。
【0134】
ＭＰＳダイオード２Ａは、ＧａＮ基板１０に設けられたＮ－型領域１３と、ＧａＮ基板１０に設けられてＮ－型領域１３と接する複数のＰ型領域１５と、ＧａＮ基板１０に設けられてＰ型領域１５と接する第１Ｐ＋型領域３０と、ＧａＮ基板１０に設けられてＰ型領域１５及び第１Ｐ＋型領域３０と接するＮ＋型領域２８と、ＧａＮ基板１０の表面１０ａ側に設けられてＮ－型領域１３、Ｐ型領域１５、第１Ｐ＋型領域３０及びＮ＋型領域２８と接するアノード電極３５と、ＧａＮ基板１０の裏面１０ｂ側に設けられてＮ－型領域１３と接するカソード電極３７と、を有する。
【0135】
図２８に示すように、複数のＰ型領域１５は互いに離して配置されている。隣り合うＰ型領域１５の一方と他方との間には、Ｎ－型領域１３が配置されている。第１Ｐ＋型領域３０は、Ｍｇ濃度が高くて薄いため、トンネル接合により、Ｎ＋型領域２８とＰ型領域１５との間でオーミック接続を実現させる。また、アノード電極３５とＮ＋型領域２８との間はオーミック接触である。
【0136】
アノード電極３５、Ｎ＋型領域２８、第１Ｐ＋型領域３０、Ｐ型領域１５、Ｎ－型領域１３及びカソード電極３７により、ＰＮダイオードが構成されている。Ｐ型領域１５は、ＰＮダイオードのアノード領域である。Ｎ－型領域１３は、ＰＮダイオードのカソード領域である。
また、アノード電極３５とＮ－型領域１３との間の接続はショットキー接続となっている。アノード電極３５、Ｎ－型領域１３及びカソード電極３７により、ショットキーダイオードが構成されている。
また、アノード電極３５とＮ－型領域１３との間の接続はショットキー接続となっている。アノード電極３５、Ｎ－型領域１３及びカソード電極３７により、ショットキーダイオードが構成されている。
【0137】
アノード電極３５を構成する材料と、カソード電極３７を構成する材料は、互いに同一の材料で構成されていてもよいし、互いに異なる材料で構成されていてもよい。例えば、アノード電極３５は、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）のいずれか１つの材料で構成されている。カソード電極３７は、Ａｌ、Ａｌ－Ｓｉの合金、又は、チタン（Ｔｉ）で構成されている。
【0138】
図２８に示すように、ＭＰＳダイオード２Ａにおいて、第２Ｐ＋型領域２０とＮ＋型領域２８はＸ軸方向に向かって交互に並んで配置されている。これにより、第２Ｐ＋型領域２０では、Ｎ＋型領域２８から空乏層が伸び、第１領域２０１よりもアクセプタ元素の濃度（例えば、Ｍｇ濃度）が高い第２領域２０２が形成される。
【0139】
実施形態１１に係るＧａＮ半導体装置２００Ｂは、実施形態９に係るＧａＮ半導体装置２００と同様に、Ｍｇの偏析が抑制された高濃度の第１Ｐ＋型領域３０を備える。アノード電極３５は、Ｎ＋型領域２８と第１Ｐ＋型領域３０とを介して、Ｐ型領域１５とオーミック接続を取ることができる。
【0140】
＜実施形態１２＞
図２９は、本発明の実施形態１２に係るＧａＮ半導体装置２００Ｃの構成例を示す断面図である。図２９に示すように、実施形態１２に係るＧａＮ半導体装置２００Ｃは、ＧａＮ基板１０と、ＧａＮ基板１０に設けられたＭＰＳダイオード２Ａと、を備える。
図２９は、本発明の実施形態１２に係るＧａＮ半導体装置２００Ｃの構成例を示す断面図である。図２９に示すように、実施形態１２に係るＧａＮ半導体装置２００Ｃは、ＧａＮ基板１０と、ＧａＮ基板１０に設けられたＭＰＳダイオード２Ａと、を備える。
【0141】
ＧａＮ半導体装置２００Ｃにおいて、ＭＰＳダイオード２Ａは、Ｎ－型領域１３と、複数のＰ型領域１５と、第１Ｐ＋型領域３０と、ＧａＮ基板１０に設けられて第１Ｐ＋型領域３０と接する第２Ｐ＋型領域２０と、第２Ｐ＋型領域２０と接するＮ＋型領域２８と、Ｎ－型領域１３、Ｎ＋型領域２８及び第２Ｐ＋型領域２０と接するアノード電極３５と、カソード電極３７と、を有する。
【0142】
図２９に示すように、複数のＰ型領域１５は互いに離して配置されている。隣り合うＰ型領域１５の一方と他方との間には、Ｎ－型領域１３が配置されている。アノード電極３５と第２Ｐ＋型領域２０との間、及び、Ｎ－型領域１３とカソード電極３７との間は、それぞれオーミック接触である。また、第１Ｐ＋型領域３０は、Ｍｇ濃度が高く、Ｍｇ濃度のばらつきも小さいため、Ｎ＋型領域２８とＰ型領域１５との間をトンネル接合することができる。これにより、アノード電極３５とＰ型領域１５との間でオーミック接続を実現することができる。
【0143】
アノード電極３５、第１Ｐ＋型領域３０、第２Ｐ＋型領域２０、Ｐ型領域１５と、Ｎ－型領域１３及びカソード電極３７により、ＰＮダイオードが構成されている。Ｐ型領域１５、第１Ｐ＋型領域３０、第２Ｐ＋型領域２０は、ＰＮダイオードのアノード領域である。Ｎ－型領域１３は、ＰＮダイオードのカソード領域である。
また、アノード電極３５とＮ－型領域１３との間の接続はショットキー接続となっている。アノード電極３５、Ｎ－型領域１３及びカソード電極３７により、ショットキーダイオードが構成されている。
また、アノード電極３５とＮ－型領域１３との間の接続はショットキー接続となっている。アノード電極３５、Ｎ－型領域１３及びカソード電極３７により、ショットキーダイオードが構成されている。
【0144】
図２９に示すように、ＭＰＳダイオード２Ａにおいても、第２Ｐ＋型領域２０とＮ＋型領域２８はＸ軸方向に向かって交互に並んで配置されている。これにより、第２Ｐ＋型領域２０では、Ｎ＋型領域２８から空乏層が伸び、第１領域２０１よりもアクセプタ元素の濃度（例えば、Ｍｇ濃度）が高い第２領域２０２が形成される。
【0145】
実施形態１２に係るＧａＮ半導体装置２００Ｃは、実施形態１０に係るＧａＮ半導体装置２００Ａと同様に、高濃度の第１Ｐ＋型領域３０と第２Ｐ＋型領域２０とを備える。アノード電極３５は、Ｎ＋型領域２８と第１Ｐ＋型領域３０とを介して、Ｐ型領域１５とオーミック接続を取ることができる。また、第２Ｐ＋型領域２０にアノード電極３５を接合することによって、第２Ｐ＋型領域２０とアノード電極３５との間でオーミック性に優れたアノードコンタクトを実現することができる。これにより、アノード電極３５とＰ型領域１５との間の接続のオーミック性をさらに高めることができる。
【0146】
＜実施形態１３＞
上記の実施形態では、本発明の電極（例えば、ソース電極２５又はアノード電極３５）がＮ型領域（例えば、Ｎ＋型ソース領域１８又はＮ＋型領域２８）上に設けられていることを説明した。しかしながら、本発明の電極の配置はこれに限定されない。本発明の電極は、Ｎ型領域を貫通して第１Ｐ型領域（例えば、第１Ｐ＋型領域３０）に接触していてもよい。このような態様は、ＭＯＳＦＥＴ、ダイオードのいずれにおいても可能である。
上記の実施形態では、本発明の電極（例えば、ソース電極２５又はアノード電極３５）がＮ型領域（例えば、Ｎ＋型ソース領域１８又はＮ＋型領域２８）上に設けられていることを説明した。しかしながら、本発明の電極の配置はこれに限定されない。本発明の電極は、Ｎ型領域を貫通して第１Ｐ型領域（例えば、第１Ｐ＋型領域３０）に接触していてもよい。このような態様は、ＭＯＳＦＥＴ、ダイオードのいずれにおいても可能である。
【0147】
図３０は、本発明の実施形態１３に係るＧａＮ半導体装置３００の構成例を示す平面図である。図３１は、本発明の実施形態１３に係るＧａＮ半導体装置３００の構成例を示す断面図である。図３１は、図３０の平面図をＸ１２－Ｘ´１２線で切断した断面を示している。なお、図３０では、実施形態１で説明した図２と同様に、Ｎ＋型ソース領域１８等のＺ軸方向からの平面視による形状を示すため、ゲートパッド１１２、ソースパッド１１４（図１参照）、ゲート電極２３及びソース電極２５（図３１参照）の図示は省略している。
【0148】
図３０及び図３１に示すように、ＧａＮ半導体装置３００は、縦型ＭＯＳＦＥＴの構成部として、ＧａＮ基板１０に設けられたＮ－型のドリフト領域１２、Ｐ型のウェル領域１４、Ｎ＋型ソース領域１８、第１Ｐ＋型領域３０と、ＧａＮ基板１０の表面１０ａ上に設けられたゲート絶縁膜２１と、ゲート絶縁膜２１上に設けられたゲート電極２３と、ＧａＮ基板１０の表面１０ａ側に設けられてＮ＋型ソース領域１８及びＰ＋型領域２０と電気的に接続するソース電極２５と、ＧａＮ基板１０の裏面１０ｂ側に設けられてドリフト領域１２に電気的に接続するドレイン電極２７と、を有する。
【0149】
図３１に示すように、ＧａＮ半導体装置３００において、ソース電極２５は、Ｎ＋型ソース領域１８上に設けられており、Ｎ＋型ソース領域１８の一部を貫通して第１Ｐ＋型領域３０に接触している。例えば、第１Ｐ＋型領域３０上には、Ｎ＋型ソース領域１８を厚さ方向（例えば、Ｚ軸方向）に貫通する貫通穴Ｈ１が設けられている。ソース電極２５は、貫通穴Ｈ１内に配置され、貫通穴Ｈ１の底面で第１Ｐ＋型領域３０に接触する第１部位２５１と、ＧａＮ基板１０の表面１０ａ上に配置され、Ｎ＋型ソース領域１８と接触する第２部位２５２とを有する。第１部位２５１と第２部位２５２は互いに接している。
【0150】
第１部位２５１と第２部位２５２は、第１Ｐ＋型領域３０及びＮ＋型ソース領域１８とオーミック接触することができる材料で構成されており、例えばＡｌまたはＡｌ－Ｓｉの合金で構成されている。第１部位２５１と第２部位２５２は、互いに同一の材料で構成されていてもよいし、互いに異なる種類の材料で構成されていてもよい。第１部位２５１と第２部位２５２は一体に形成されていてもよい。すなわち、第１部位２５１と第２部位２５２は、同一プロセスで同時に形成されていてもよい。
【0151】
図３２Ａから図３２Ｃは、本発明の実施形態１３に係るＧａＮ半導体装置３００の製造方法を工程順に示す断面図である。図３３は、図３２ＡにおけるＮ＋型ソース領域１８、第１Ｐ＋型領域３０及びＰ型のウェル領域１４を拡大して示す断面図である。図３４は、Ｍｇを活性化するための熱処理を行った後の、Ｎ＋型ソース領域１８、第１Ｐ＋型領域３０及びＰ型のウェル領域１４の深さ方向における不純物濃度分布を模式的に示すグラフである。
図３２Ａに示すように、製造装置は、実施形態１と同様の方法で、ＧａＮ基板１０にＰ型のウェル領域１４と、Ｎ＋型ソース領域１８と、第１Ｐ＋型領域３０とを形成する。
図３２Ａに示すように、製造装置は、実施形態１と同様の方法で、ＧａＮ基板１０にＰ型のウェル領域１４と、Ｎ＋型ソース領域１８と、第１Ｐ＋型領域３０とを形成する。
【0152】
すなわち、第１Ｐ＋型領域３０を形成する工程では、Ｐ型のウェル領域１４であって、Ｎ＋型ソース領域１８下に位置する領域に空乏層が形成される。製造装置は、この空乏層が形成された領域の一部にアクセプタ元素としてＭｇをイオン注入する。このイオン注入工程では、第１Ｐ＋型領域３０がＮ＋型ソース領域１８下に形成されるように、Ｍｇの注入エネルギー（加速電圧）が設定される。また、このイオン注入工程では、第１Ｐ＋型領域３０におけるＭｇ濃度が、Ｎ＋型ソース領域１８におけるＳｉ濃度以下の値となるように、Ｍｇのドーズ量が設定される。例えば、第１Ｐ＋型領域３０におけるＭｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下となるように、Ｍｇのドーズ量が設定される。
【0153】
次に、製造装置は、保護膜５３（図４Ｄ参照）を形成し、保護膜５３で覆われたＧａＮ基板１０に、最大温度が１３００℃以上２０００℃以下の熱処理を施す。Ｎ＋型ソース領域１８下に位置する領域のフェルミ準位Ｅｆは、空乏層が形成されることにより、価電子帯に接近しないように制御されるため、この領域では、Ｍｇは活性化され易く、アクセプタとして機能し易くなっている。これにより、熱処理によるＭｇの偏析を抑制し、Ｍｇ偏析によるＭｇ濃度の低下とＭｇ濃度のばらつきとを抑制することができるので、高濃度の第１Ｐ＋型領域３０を形成することができる。第１Ｐ＋型領域３０を形成した後、製造装置は、ＧａＮ基板１０の表面１０ａ上から保護膜５３を除去する。
【0154】
なお、図３３に示すように、第１Ｐ＋型領域３０において、Ｎ＋型ソース領域１８と接することにより生じる空乏層は、第１Ｐ＋型領域３０の厚さ方向の全体に及んでいることが好ましい。これにより、第１Ｐ＋型領域３０の厚さ方向の全体において、Ｍｇ偏析によるＭｇ濃度の低下を抑制することができる。
【0155】
次に、図３２Ｂに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスク（図示せず）を形成し、Ｎ＋型ソース領域１８においてマスクから露出している領域をエッチングして除去する。マスクは、例えばレジストパターン、又は、ＳｉＯ２膜等の絶縁膜で構成されるハードマスクである。これにより、図３２Ｂに示すように、製造装置は、Ｎ＋型ソース領域１８に貫通穴Ｈ１を形成する。貫通穴Ｈ１を形成した後、製造装置は、マスクを除去する。
【0156】
図３４に示すように、Ｎ＋型ソース領域１８ではアクセプタ元素よりもドナー元素の方が高濃度であり、第１Ｐ＋型領域３０ではドナー元素よりもアクセプタ元素（例えば、Ｍｇ）の方が高濃度となっている。Ｍｇを活性化するための熱処理後にＮ＋型ソース領域１８をエッチングし除去する（例えば、貫通穴Ｈ１を形成する）ことで、Ｍｇの偏析が抑制され、Ｍｇ偏析によるＭｇ濃度の低下とＭｇ濃度のばらつきとが抑制された、高濃度（例えば、Ｍｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下）の第１Ｐ＋型領域３０の表面を露出させることができる。
【0157】
次に、製造装置は、ＧａＮ基板１０の表面１０ａ上にゲート絶縁膜を形成する。例えば、製造装置は、ＧａＮ基板１０の表面１０ａ上にゲート絶縁膜となる材料膜（例えば、ＳｉＯ２膜）を形成し、この材料膜上にマスク（図示せず）を形成し、この材料膜においてマスクから露出している部分をエッチングして除去する。このマスクは、ゲート絶縁膜の形成領域を覆い、それ以外の領域（例えば、貫通穴Ｈ１と、貫通穴Ｈ１の周囲に位置するＮ＋型ソース領域１８）を露出する形状を有する。このマスクは、例えばレジストパターン、又は、ゲート絶縁膜と異なる材料で構成されるハードマスクである。これにより、図３２Ｃに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上にゲート絶縁膜２１を形成する。
【0158】
次に、図３２Ｃにおいて、製造装置は、ＧａＮ基板１０の表面１０ａ上に導電膜（図示せず）を形成して、導電膜で貫通穴Ｈ１を埋め込む。この導電膜は、第１Ｐ＋型領域３０及びＮ＋型ソース領域１８とオーミック接触することができる材料膜であり、例えばＡｌ膜またはＡｌ－Ｓｉの合金膜である。次に、製造装置は、この導電膜上にマスク（図示せず）を形成し、導電膜においてマスクから露出している部分をエッチングして除去する。これにより、ＧａＮ基板１０の表面１０ａ上にゲート電極２３とソース電極２５（図３１参照）とを形成する。このような工程を経て、縦型ＭＯＳＦＥＴを備えるＧａＮ半導体装置３００（図３１参照）が完成する。
【0159】
以上説明したように、実施形態１３に係るＧａＮ半導体装置３００の製造方法によれば、Ｎ＋型ソース領域１８を利用して第１Ｐ＋型領域３０が形成される領域（すなわち、第１Ｐ＋型形成領域）のフェルミ準位Ｅｆを伝導帯Ｅｃ側へ近づくように制御し、この状態で熱処理を行うことによって、高濃度の第１Ｐ＋型領域３０を形成する。次に、Ｎ＋型ソース領域１８の一部を除去して第１Ｐ＋型領域３０の表面を露出させ、露出した表面に接触するようにソース電極２５の第１部位２５１を形成する。
【0160】
第１Ｐ＋型領域３０は、高濃度（例えば、Ｍｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下）であり、ソース電極２５の第１部位２５１と接触している。これにより、ソース電極２５の第１部位２５１と第１Ｐ＋型領域３０との間でオーミック接続を実現することができ、第１Ｐ＋型領域３０を介して、ソース電極２５の第１部位２５１とＰ型のウェル領域１４との間でオーミック接続を実現することができる。
【0161】
＜実施形態１４＞
図３５は、本発明の実施形態１４に係るＧａＮ半導体装置３００Ａの構成例を示す平面図である。図３６は、本発明の実施形態１４に係るＧａＮ半導体装置３００Ａの構成例を示す断面図である。図３６は、図３５の平面図をＸ１３－Ｘ´１３線で切断した断面を示している。なお、図３５では、実施形態１３で説明した図３０と同様に、ゲートパッド１１２、ソースパッド１１４（図１参照）、ゲート電極２３及びソース電極２５（図３６参照）の図示は省略している。
図３５は、本発明の実施形態１４に係るＧａＮ半導体装置３００Ａの構成例を示す平面図である。図３６は、本発明の実施形態１４に係るＧａＮ半導体装置３００Ａの構成例を示す断面図である。図３６は、図３５の平面図をＸ１３－Ｘ´１３線で切断した断面を示している。なお、図３５では、実施形態１３で説明した図３０と同様に、ゲートパッド１１２、ソースパッド１１４（図１参照）、ゲート電極２３及びソース電極２５（図３６参照）の図示は省略している。
【0162】
図３５及び図３６に示すように、実施形態１４に係るＧａＮ半導体装置３００Ａにおいて、実施形態１３に係るＧａＮ半導体装置３００（図３０及び図３１参照）との違いは、第１Ｐ＋型領域３０の配置にある。図３５及び図３６に示すように、ＧａＮ半導体装置３００Ａにおいて、高濃度（例えば、Ｍｇ濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下）の第１Ｐ＋型領域３０は、ソース電極２５の第１部位２５１下からＮ＋型ソース領域１８下まで延設されている。第１Ｐ＋型領域３０は、ソース電極２５の第１部位２５１とＰ型のウェル領域１４との間、及び、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間にそれぞれ設けられている。
【0163】
実施形態１４に係るＧａＮ半導体装置３００Ａによれば、実施形態１３と同様に、ソース電極２５の第１部位２５１と高濃度の第１Ｐ＋型領域３０とが接触しているため、ソース電極２５の第１部位２５１と第１Ｐ＋型領域３０との間でオーミック接続を実現することができる。第１Ｐ＋型領域３０を介して、ソース電極２５の第１部位２５１とＰ型のウェル領域１４との間でオーミック接続を実現することができる。
【0164】
また、ＧａＮ半導体装置３００Ａによれば、実施形態１と同様に、高濃度の第１Ｐ＋型領域３０を介して、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間をトンネル接合することができる。このトンネル接合により、ソース電極２５とウェル領域１４との間でオーミック接続を実現することができる。
ＧａＮ半導体装置３００Ａによれば、実施形態１３の構成に、トンネル接合によるオーミック接続の構成が加わるので、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
ＧａＮ半導体装置３００Ａによれば、実施形態１３の構成に、トンネル接合によるオーミック接続の構成が加わるので、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
【0165】
＜実施形態１５＞
図３７は、本発明の実施形態１５に係るＧａＮ半導体装置３００Ｂの構成例を示す平面図である。図３８は、本発明の実施形態１５に係るＧａＮ半導体装置３００Ｂの構成例を示す断面図である。図３８は、図３７の平面図をＸ１４－Ｘ´１４線で切断した断面を示している。なお、図３７では、実施形態１３で説明した図３０と同様に、ゲートパッド１１２、ソースパッド１１４（図１参照）、ゲート電極２３及びソース電極２５（図３８参照）の図示は省略している。
図３７は、本発明の実施形態１５に係るＧａＮ半導体装置３００Ｂの構成例を示す平面図である。図３８は、本発明の実施形態１５に係るＧａＮ半導体装置３００Ｂの構成例を示す断面図である。図３８は、図３７の平面図をＸ１４－Ｘ´１４線で切断した断面を示している。なお、図３７では、実施形態１３で説明した図３０と同様に、ゲートパッド１１２、ソースパッド１１４（図１参照）、ゲート電極２３及びソース電極２５（図３８参照）の図示は省略している。
【0166】
図３７及び図３８に示すように、実施形態１５に係るＧａＮ半導体装置３００Ｂにおいて、実施形態１３に係るＧａＮ半導体装置３００（図３０及び図３１参照）との違いは、縦型ＭＯＳＦＥＴのゲート構造にある。実施形態１３では縦型ＭＯＳＦＥＴがプレーナである場合を示した。実施形態１５では、縦型ＭＯＳＦＥＴはトレンチゲート型である場合を示す。
図３８に示すように、実施形態１５に係るＧａＮ半導体装置３００Ｂは、ＧａＮ基板１０に設けられたトレンチＨを有する。トレンチＨは、ＧａＮ基板１０の表面１０ａ側に開口している。トレンチＨはＰ型のウェル領域１４よりも深く形成されており、トレンチＨの底部はＮ－型のドリフト領域１２まで達している。
図３８に示すように、実施形態１５に係るＧａＮ半導体装置３００Ｂは、ＧａＮ基板１０に設けられたトレンチＨを有する。トレンチＨは、ＧａＮ基板１０の表面１０ａ側に開口している。トレンチＨはＰ型のウェル領域１４よりも深く形成されており、トレンチＨの底部はＮ－型のドリフト領域１２まで達している。
【0167】
トレンチＨの内側に、ゲート絶縁膜２１とゲート電極２３とが配置されている。トレンチＨの内側の側面と底面とがゲート絶縁膜２１で覆われている。また、ゲート電極２３は、ゲート絶縁膜２１を介してトレンチＨに埋め込まれている。トレンチゲート構造では、ウェル領域１４であって、トレンチＨの側面に設けられたゲート絶縁膜２１を介してゲート電極２３と向かい合う領域が、縦型ＭＯＳＦＥＴのチャネル領域となる。
【0168】
実施形態１５に係るＧａＮ半導体装置３００Ｂは、実施形態１３と同様に、ソース電極２５の第１部位２５１と高濃度の第１Ｐ＋型領域３０とが接触しているため、ソース電極２５の第１部位２５１と第１Ｐ＋型領域３０との間でオーミック接続を実現することができる。第１Ｐ＋型領域３０を介して、ソース電極２５の第１部位２５１とＰ型のウェル領域１４との間でオーミック接続を実現することができる。また、縦型ＭＯＳＦＥＴがトレンチゲート構造を採用することにより、チャネル領域をより密に配置することが可能となるので、素子の微細化が容易となる。
【0169】
なお、ＧａＮ半導体装置３００Ｂは、その変形例として、実施形態１４の構成が加えられてもよい。すなわち、図３７及び図３８に示すＧａＮ半導体装置３００Ｂにおいて、高濃度の第１Ｐ＋型領域３０は、ソース電極２５の第１部位２５１下からＮ＋型ソース領域１８下まで延設されていてもよい。第１Ｐ＋型領域３０は、ソース電極２５の第１部位２５１とＰ型のウェル領域１４との間、及び、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間にそれぞれ設けられていてもよい。
この変形例によれば、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間がトンネル接合によりオーミック接続される。これにより、実施形態１４と同様に、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
この変形例によれば、Ｎ＋型ソース領域１８とＰ型のウェル領域１４との間がトンネル接合によりオーミック接続される。これにより、実施形態１４と同様に、ソース電極２５とＰ型のウェル領域１４との間の接続のオーミック性をさらに高めることができる。
【0170】
＜実施形態１６＞
図３９は、本発明の実施形態１６に係るＧａＮ半導体装置４００の構成例を示す断面図である。図３９に示すように、実施形態１６に係るＧａＮ半導体装置４００は、ＧａＮ基板１０と、ＧａＮ基板１０に設けられた１つ以上のＰＮダイオード４と、を備える。
図３９は、本発明の実施形態１６に係るＧａＮ半導体装置４００の構成例を示す断面図である。図３９に示すように、実施形態１６に係るＧａＮ半導体装置４００は、ＧａＮ基板１０と、ＧａＮ基板１０に設けられた１つ以上のＰＮダイオード４と、を備える。
【0171】
ＰＮダイオード４は、ＧａＮ基板１０に設けられたＮ－型領域１３と、ＧａＮ基板１０に設けられてＮ－型領域１３と接するＰ型領域１５と、ＧａＮ基板１０に設けられてＰ型領域１５と接する第１Ｐ＋型領域３０と、ＧａＮ基板１０に設けられてＰ型領域１５及び第１Ｐ＋型領域３０と接するＮ＋型領域２８と、ＧａＮ基板１０の表面１０ａ側に設けられてＮ＋型領域２８と接するアノード電極３５と、Ｎ－型領域１３と接するカソード電極３７と、を有する。
【0172】
ＰＮダイオード４では、アノード電極３５がＮ＋型領域２８を貫通して第１Ｐ＋型領域３０に接触している。例えば、ＧａＮ基板１０の表面１０ａ側には、Ｎ＋型領域２８を貫通する貫通穴Ｈ２が設けられている。貫通穴Ｈ２の底面は第１Ｐ＋型領域３０である。アノード電極３５は、貫通穴Ｈ２内に配置され、貫通穴Ｈ２の底面で第１Ｐ＋型領域３０に接触する第１部位３５１と、ＧａＮ基板１０の表面１０ａ上に配置され、Ｎ＋型領域２８に接触する第２部位３５２とを有する。第１部位３５１と第２部位３５２は一体に形成されている。
【0173】
ＰＮダイオード４においても、実施形態９に係るＰＮダイオード２（図２６参照）と同様に、第１Ｐ＋型領域３０は、Ｎ＋型領域２８直下に生じる空乏層を利用したフェルミ準位制御により、Ｍｇ濃度が高く形成される。例えば、第１Ｐ＋型領域３０を形成する工程では、Ｐ型領域１５であってＮ＋型領域２８の直下に位置する領域（第１Ｐ＋型形成領域）に空乏層が形成される。第１Ｐ＋型形成領域に予めイオン注入されたＭｇは、熱処理時に空乏層内で活性化される。これにより、Ｍｇ濃度は１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下と高く、厚さは１ｎｍ以上２５ｎｍ以下と薄い、第１Ｐ＋型領域３０が形成される。
【0174】
第１Ｐ＋型領域３０はＭｇ濃度が高くて厚さが薄い。これにより、ＰＮダイオード４は、実施形態９と同様に、第１Ｐ＋型領域３０を介したトンネル接合により、Ｎ＋型領域２８とＰ型領域１５との間でオーミック接続を実現することができる。
また、アノード電極３５の第１部位３５１と高濃度の第１Ｐ＋型領域３０とが接触しているため、アノード電極３５の第１部位３５１と第１Ｐ＋型領域３０との間でオーミック接続を実現することができる。第１Ｐ＋型領域３０を介して、アノード電極３５の第１部位３５１とＰ型領域１５との間でオーミック接続を実現することができる。
また、アノード電極３５の第１部位３５１と高濃度の第１Ｐ＋型領域３０とが接触しているため、アノード電極３５の第１部位３５１と第１Ｐ＋型領域３０との間でオーミック接続を実現することができる。第１Ｐ＋型領域３０を介して、アノード電極３５の第１部位３５１とＰ型領域１５との間でオーミック接続を実現することができる。
【0175】
ＰＮダイオード４によれば、実施形態９の構成に、アノード電極３５の第１部位３５１とＰ型領域１５とのオーミック接続の構成が加わるので、アノード電極３５とＰ型領域１５との間の接続のオーミック性をさらに高めることができる。
なお、実施形態１６に係るＧａＮ半導体装置４００は、その変形例として、アノード電極３５の第２部位３５２が第１部位３５１上からＮ－型領域１３上まで延設されていてもよい。この変形例では、アノード電極３５、Ｎ－型領域１３及びカソード電極３７により、ショットキーダイオードが構成されていてもよい。ＧａＮ半導体装置４００は、実施形態１１に係るＧａＮ半導体装置２００Ｂ（図２８参照）と同様に、ＰＮダイオード４とショットキーダイオードとを組み合わせたＭＰＳダイオードを備えてもよい。
なお、実施形態１６に係るＧａＮ半導体装置４００は、その変形例として、アノード電極３５の第２部位３５２が第１部位３５１上からＮ－型領域１３上まで延設されていてもよい。この変形例では、アノード電極３５、Ｎ－型領域１３及びカソード電極３７により、ショットキーダイオードが構成されていてもよい。ＧａＮ半導体装置４００は、実施形態１１に係るＧａＮ半導体装置２００Ｂ（図２８参照）と同様に、ＰＮダイオード４とショットキーダイオードとを組み合わせたＭＰＳダイオードを備えてもよい。
【0176】
＜実施形態１７＞
図４０は、本発明の実施形態１７に係るＧａＮ半導体装置４００Ａの構成例を示す断面図である。図４０に示すように、実施形態１７に係るＧａＮ半導体装置４００Ａは、ＧａＮ基板１０と、ＧａＮ基板１０に設けられた１つ以上のＰＮダイオード４Ａと、を備える。
図４０は、本発明の実施形態１７に係るＧａＮ半導体装置４００Ａの構成例を示す断面図である。図４０に示すように、実施形態１７に係るＧａＮ半導体装置４００Ａは、ＧａＮ基板１０と、ＧａＮ基板１０に設けられた１つ以上のＰＮダイオード４Ａと、を備える。
【0177】
図４０に示すＰＮダイオード４Ａにおいて、図３９に示したＰＮダイオード４との違いは、貫通穴Ｈ２の形成範囲がＮ＋型領域２８の全域に及んでいる点である。ＰＮダイオード４Ａの形成工程では、第１Ｐ＋型領域３０の形成後に、Ｎ＋型領域２８の全部を除去して貫通穴Ｈ２を形成し、形成された貫通穴Ｈ２内にアノード電極３５の第１部位３５１を形成して、第１部位３５１を第１Ｐ＋型領域３０に接触させる。
【0178】
このような構成であっても、アノード電極３５の第１部位３５１と高濃度の第１Ｐ＋型領域３０とが接触しているため、アノード電極３５の第１部位３５１と第１Ｐ＋型領域３０との間でオーミック接続を実現することができる。第１Ｐ＋型領域３０を介して、アノード電極３５の第１部位３５１とＰ型領域１５との間でオーミック接続を実現することができる。
【0179】
なお、実施形態１７に係るＧａＮ半導体装置４００Ａは、その変形例として、アノード電極３５の第２部位３５２が第１部位３５１上からＮ－型領域１３上まで延設されていてもよい。この変形例では、アノード電極３５、Ｎ－型領域１３及びカソード電極３７により、ショットキーダイオードが構成されていてもよい。ＧａＮ半導体装置４００Ａは、実施形態１１に係るＧａＮ半導体装置２００Ｂ（図２８参照）と同様に、ＰＮダイオード４Ａとショットキーダイオードとを組み合わせたＭＰＳダイオードを備えてもよい。
【0180】
＜その他の実施形態＞
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
例えば、本発明では、実施形態１、２、４から７で示したＧａＮ半導体装置１００、１００Ａ、１００Ｃから１００Ｄの縦型ＭＯＳＦＥＴは、プレーナ型ではなく、実施形態８で示したようなトレンチゲート型の構造を有してもよい。
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
例えば、本発明では、実施形態１、２、４から７で示したＧａＮ半導体装置１００、１００Ａ、１００Ｃから１００Ｄの縦型ＭＯＳＦＥＴは、プレーナ型ではなく、実施形態８で示したようなトレンチゲート型の構造を有してもよい。
【0181】
また、第１Ｐ＋型領域３０は、ＧａＮ基板１０の垂直方向に電流が流れる縦型ＭＯＳＦＥＴではなく、ＧａＮ基板１０の水平方向に電流が流れる横型ＭＯＳＦＥＴに含まれていてもよい。同様に、第２Ｐ＋型領域２０も横型ＭＯＳＦＥＴに含まれていてもよい。
また、ゲート絶縁膜２１は、ＳｉＯ２膜に限定されるものではなく、他の絶縁膜であってもよい。ゲート絶縁膜２１には、シリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ３Ｎ４）膜、アルミニウム酸化物（Ａｌ２Ｏ３）膜も使用可能である。また、ゲート絶縁膜２１には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜２１としてＳｉＯ２膜以外の絶縁膜を用いた縦型ＭＯＳＦＥＴは、縦型ＭＩＳＦＥＴと呼んでもよい。ＭＩＳＦＥＴは、ＭＯＳＦＥＴを含む、より包括的な絶縁ゲート型トランジスタを意味する。
また、ゲート絶縁膜２１は、ＳｉＯ２膜に限定されるものではなく、他の絶縁膜であってもよい。ゲート絶縁膜２１には、シリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ３Ｎ４）膜、アルミニウム酸化物（Ａｌ２Ｏ３）膜も使用可能である。また、ゲート絶縁膜２１には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜２１としてＳｉＯ２膜以外の絶縁膜を用いた縦型ＭＯＳＦＥＴは、縦型ＭＩＳＦＥＴと呼んでもよい。ＭＩＳＦＥＴは、ＭＯＳＦＥＴを含む、より包括的な絶縁ゲート型トランジスタを意味する。
【0182】
また、上記の実施形態２から８、１３から１５では、第１Ｐ＋型領域３０を介してＰ型のウェル領域１４とオーミック接続する電極がソース電極２５であることを説明した。上記の実施形態９から１２、１６、１７では、第１Ｐ＋型領域３０を介してＰ型領域１５とオーミック接続する電極がアノード電極３５であることを説明した。しかしながら、本発明の実施形態はこれに限定されない。第１Ｐ＋型領域３０を介してＰ型のウェル領域１４とオーミック接続する電極は、ソース電極以外の電極でもよい。第１Ｐ＋型領域３０を介してＰ型領域１５とオーミック接続する電極は、アノード電極以外の他の電極であってもよい。また、第１Ｐ＋型領域３０に例示される第１Ｐ型領域は、ＭＩＳＦＥＴ、ＰＮダイオード以外の他の素子に含まれていてもよく、例えば、バイポーラトランジスタ、容量素子又は抵抗素子等に含まれていてもよい。
【0183】
このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。
【符号の説明】
【0184】
１ 縦型ＭＯＳＦＥＴ
２、４、４Ａ ＰＮダイオード
２Ａ ＭＰＳダイオード
１０ ＧａＮ基板
１０ａ 表面
１０ｂ 裏面
１２ ドリフト領域
１３ Ｎ－型領域
１４ ウェル領域
１４´ ウェル形成領域
１５ Ｐ型領域
１８ Ｎ＋型ソース領域
１８´ソース形成領域
２０ 第２Ｐ＋型領域
２０´第２Ｐ＋型形成領域
２０Ｘ 第２部位
２０Ｙ 第１部位
２１ ゲート絶縁膜
２３ ゲート電極
２５ ソース電極
２７ ドレイン電極
２８ Ｎ＋型領域
３０ 第１Ｐ＋型領域（以下、Ｐ＋型形成領域）
３０´ 第１Ｐ＋型形成領域
３５ アノード電極
３７ カソード電極
５１、５２ マスク
５３ 保護膜
１００、１００Ａ、１００Ｂ，１００Ｃ、１００Ｄ，１００Ｅ、１００Ｆ、１００Ｇ、２００、２００Ａ、２００Ｂ、２００Ｃ、３００、３００Ａ、３００Ｂ、４００、４００Ａ ＧａＮ半導体装置
１１０ 活性領域
１１２ ゲートパッド
１１４ ソースパッド
１２１ 上部領域
１２２ 下部領域
１３０ エッジ終端領域
２０１ 第１領域
２０２ 第２領域
２５１、３５１ 第１部位
２５２、３５２ 第２部位
Ｄ ドレイン端子
Ｇ ゲート端子
Ｈ トレンチ
Ｈ１、Ｈ２ 貫通穴
Ｓ ソース端子
２、４、４Ａ ＰＮダイオード
２Ａ ＭＰＳダイオード
１０ ＧａＮ基板
１０ａ 表面
１０ｂ 裏面
１２ ドリフト領域
１３ Ｎ－型領域
１４ ウェル領域
１４´ ウェル形成領域
１５ Ｐ型領域
１８ Ｎ＋型ソース領域
１８´ソース形成領域
２０ 第２Ｐ＋型領域
２０´第２Ｐ＋型形成領域
２０Ｘ 第２部位
２０Ｙ 第１部位
２１ ゲート絶縁膜
２３ ゲート電極
２５ ソース電極
２７ ドレイン電極
２８ Ｎ＋型領域
３０ 第１Ｐ＋型領域（以下、Ｐ＋型形成領域）
３０´ 第１Ｐ＋型形成領域
３５ アノード電極
３７ カソード電極
５１、５２ マスク
５３ 保護膜
１００、１００Ａ、１００Ｂ，１００Ｃ、１００Ｄ，１００Ｅ、１００Ｆ、１００Ｇ、２００、２００Ａ、２００Ｂ、２００Ｃ、３００、３００Ａ、３００Ｂ、４００、４００Ａ ＧａＮ半導体装置
１１０ 活性領域
１１２ ゲートパッド
１１４ ソースパッド
１２１ 上部領域
１２２ 下部領域
１３０ エッジ終端領域
２０１ 第１領域
２０２ 第２領域
２５１、３５１ 第１部位
２５２、３５２ 第２部位
Ｄ ドレイン端子
Ｇ ゲート端子
Ｈ トレンチ
Ｈ１、Ｈ２ 貫通穴
Ｓ ソース端子
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図12C】
【図12D】
【図12E】
【図12F】
【図13】
【図14】
【図15】
【図16A】
【図16B】
【図16C】
【図16D】
【図17】
【図18A】
【図18B】
【図19】
【図20A】
【図20B】
【図21】
【図22】
【図23】
【図24A】
【図24B】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32A】
【図32B】
【図32C】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】