(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022013740
(43)【公開日】2022-01-18
(54)【発明の名称】過電流保護のためのディプリーションモードＭＯＳＦＥＴ
(51)【国際特許分類】
H02H 9/02 20060101AFI20220111BHJP
【ＦＩ】
H02H9/02 E
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2021096991
(22)【出願日】2021-06-10
(31)【優先権主張番号】16/916,684
(32)【優先日】2020-06-30
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】519226506
【氏名又は名称】リテルフューズ、インコーポレイテッド
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】ジェフ チン
(72)【発明者】
【氏名】ニール レジューン
(72)【発明者】
【氏名】オルウェア リウ
(72)【発明者】
【氏名】テディ トー
【テーマコード（参考）】
5G013
【Ｆターム（参考）】
5G013AA02
5G013BA01
5G013CA10
(57)【要約】 （修正有）
【課題】過電流保護のためのディプリーションモードＭＯＳＦＥＴを提供する。
【解決手段】回路７００は、好ましくは正温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ（ＰＴＣ））デバイスである抵抗素子に接続されたディプリーションモードＭＯＳＦＥＴを特徴とし、ＰＴＣデバイス６０８にかかる電圧が、ＭＯＳＦＥＴ６０６のゲートソース間電圧と同一となるように構成し、過電流イベント時に、ＭＯＳＦＥＴのドレインソース間電圧をクランプするためのＴＶＳダイオード７１０を使用する。ＭＯＳＦＥＴとＰＴＣデバイスとの間の伝熱が、過電流保護を促進する。ディプリーションモードＭＯＳＦＥＴ、ＰＴＣデバイス、及びＴＶＳダイオードを含む二端子デバイスは、別の回路に過電流保護を提供する。ＰＴＣの両側に配置された２つのＭＯＳＦＥＴを含む双方向回路も、ＡＣ電圧過電流保護用に検討される。
【選択図】図７
【解決手段】回路７００は、好ましくは正温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ（ＰＴＣ））デバイスである抵抗素子に接続されたディプリーションモードＭＯＳＦＥＴを特徴とし、ＰＴＣデバイス６０８にかかる電圧が、ＭＯＳＦＥＴ６０６のゲートソース間電圧と同一となるように構成し、過電流イベント時に、ＭＯＳＦＥＴのドレインソース間電圧をクランプするためのＴＶＳダイオード７１０を使用する。ＭＯＳＦＥＴとＰＴＣデバイスとの間の伝熱が、過電流保護を促進する。ディプリーションモードＭＯＳＦＥＴ、ＰＴＣデバイス、及びＴＶＳダイオードを含む二端子デバイスは、別の回路に過電流保護を提供する。ＰＴＣの両側に配置された２つのＭＯＳＦＥＴを含む双方向回路も、ＡＣ電圧過電流保護用に検討される。
【選択図】図７
【特許請求の範囲】
【請求項1】
過電流保護を提供するために動作可能な回路であって、前記回路は、
金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ））と、
２つの端子を有する抵抗デバイスであって、一方の端子は前記ＭＯＳＦＥＴのソースに接続され、第２の端子は前記ＭＯＳＦＥＴのゲートに接続された、抵抗デバイスと
を備え、
前記ＭＯＳＦＥＴおよび前記抵抗デバイスは、過電流イベント時に前記回路を保護する
回路。
金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ））と、
２つの端子を有する抵抗デバイスであって、一方の端子は前記ＭＯＳＦＥＴのソースに接続され、第２の端子は前記ＭＯＳＦＥＴのゲートに接続された、抵抗デバイスと
を備え、
前記ＭＯＳＦＥＴおよび前記抵抗デバイスは、過電流イベント時に前記回路を保護する
回路。
【請求項2】
前記抵抗デバイスは、正温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ（ＰＴＣ））デバイスである、請求項１に記載の回路。
【請求項3】
前記ＭＯＳＦＥＴは、ディプリーションモードＭＯＳＦＥＴである、請求項１または２に記載の回路。
【請求項4】
前記ＭＯＳＦＥＴは、ＮチャネルディプリーションモードＭＯＳＦＥＴである、請求項３に記載の回路。
【請求項5】
前記抵抗デバイスの前記第２の端子と接地との間に接続されるダイオードをさらに備え、前記ダイオードは、前記過電流イベント時に前記ＭＯＳＦＥＴのドレインソース間電圧をクランプする、請求項１から４のいずれか一項に記載の回路。
【請求項6】
前記ダイオードは、過渡電圧抑制（Ｔｒａｎｓｉｅｎｔ Ｖｏｌｔａｇｅ Ｓｕｐｐｒｅｓｓｉｏｎ（ＴＶＳ））ダイオードである、請求項５に記載の回路。
【請求項7】
前記ＭＯＳＦＥＴは、前記抵抗デバイスに熱的に接続され、前記回路がサージ電流を受けたことに反応して、前記ＭＯＳＦＥＴは前記抵抗デバイスを加熱する、請求項１から６のいずれか一項に記載の回路。
【請求項8】
前記回路がサージ電流を受けたことに反応して、前記ＭＯＳＦＥＴのドレインソース間電圧ＶＤＳの上昇が前記ＭＯＳＦＥＴのゲートソース間電圧ＶＧＳの低下に連動している、請求項１から６のいずれか一項に記載の回路。
【請求項9】
前記ＰＴＣデバイスはサージ電流をクランプダウンし、前記ＰＴＣデバイスの抵抗の上昇が前記ＭＯＳＦＥＴのブロック性能をスピードアップする、請求項２に記載の回路。
【請求項10】
前記ＭＯＳＦＥＴは最大ゲートソース間電圧を有し、前記ＰＴＣデバイスは最大動作電圧を有し、前記最大動作電圧は前記最大ゲートソース間電圧を超えない、請求項２に記載の回路。
【請求項11】
回路に接続されるデバイスであって、前記デバイスは前記回路に過電流保護を提供するために動作可能であり、前記デバイスは、
ディプリーションモード金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ））と、
前記ＭＯＳＦＥＴのソースと前記ＭＯＳＦＥＴのゲートとの間に接続された正温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ（ＰＴＣ））デバイスと
を備え、
前記ＰＴＣデバイスを通過する電流が、前記ＭＯＳＦＥＴのゲートソース間電圧と同等の前記ＰＴＣデバイスにかかる電圧を生じさせ、
前記ＭＯＳＦＥＴおよび前記ＰＴＣデバイスは、過電流イベント時に前記回路を保護する
デバイス。
ディプリーションモード金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ））と、
前記ＭＯＳＦＥＴのソースと前記ＭＯＳＦＥＴのゲートとの間に接続された正温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ（ＰＴＣ））デバイスと
を備え、
前記ＰＴＣデバイスを通過する電流が、前記ＭＯＳＦＥＴのゲートソース間電圧と同等の前記ＰＴＣデバイスにかかる電圧を生じさせ、
前記ＭＯＳＦＥＴおよび前記ＰＴＣデバイスは、過電流イベント時に前記回路を保護する
デバイス。
【請求項12】
前記回路の電圧源に接続するための第１の端子と、
前記過電流イベントから保護されるべき前記回路の一部に接続するための第２の端子と
をさらに備える、請求項１１に記載のデバイス。
前記過電流イベントから保護されるべき前記回路の一部に接続するための第２の端子と
をさらに備える、請求項１１に記載のデバイス。
【請求項13】
前記過電流保護時に前記ＭＯＳＦＥＴのドレインソース間電圧ＶＤＳをクランプするためのダイオードをさらに備える、請求項１２に記載のデバイス。
【請求項14】
前記ＭＯＳＦＥＴは最大ゲートソース間電圧を有し、前記ＰＴＣデバイスは最大動作電圧を有し、前記最大動作電圧は前記最大ゲートソース間電圧を超えない、請求項１１から１３のいずれか一項に記載のデバイス。
【請求項15】
過電流保護を提供するために動作可能な回路であって、前記回路は、
金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ））と、
２つの端子を有する抵抗デバイスであって、第１の端子は前記ＭＯＳＦＥＴのソースに接続され、第２の端子は前記ＭＯＳＦＥＴのゲートに接続された、抵抗デバイスと、
前記抵抗デバイスに接続された第２のＭＯＳＦＥＴと
を備え、
前記第２のＭＯＳＦＥＴのゲートが前記第１の端子に接続され、前記第２のＭＯＳＦＥＴのソースが前記第２の端子に接続された、
回路。
金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ））と、
２つの端子を有する抵抗デバイスであって、第１の端子は前記ＭＯＳＦＥＴのソースに接続され、第２の端子は前記ＭＯＳＦＥＴのゲートに接続された、抵抗デバイスと、
前記抵抗デバイスに接続された第２のＭＯＳＦＥＴと
を備え、
前記第２のＭＯＳＦＥＴのゲートが前記第１の端子に接続され、前記第２のＭＯＳＦＥＴのソースが前記第２の端子に接続された、
回路。
【請求項16】
前記抵抗デバイスは、正温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ（ＰＴＣ））デバイスである、請求項１５に記載の回路。
【請求項17】
前記第２のＭＯＳＦＥＴを通したドレインソース間電圧ＶＤＳをクランプダウンするためのクランピングダイオードをさらに備える、請求項１５または１６に記載の回路。
【請求項18】
電圧源をさらに備え、前記電圧源はＡＣ電圧源である、請求項１５から１７のいずれか一項に記載の回路。
【請求項19】
各ＭＯＳＦＥＴはさらに内部ダイオードを有し、前記ＭＯＳＦＥＴまたは前記第２のＭＯＳＦＥＴのいずれかは、反転モードでそのそれぞれの内部ダイオードと導通する、請求項１８に記載の回路。
【請求項20】
前記ＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴは、ＮチャネルディプリーションモードＭＯＳＦＥＴである、請求項１５から１９のいずれか一項に記載の回路。
【発明の詳細な説明】
【背景技術】
【0001】
過電流、即ち過剰電流は、回路に想定を超える電流が流れる状態である。過電流は、本質的に継続的であるか、過渡的であり得る。電圧過渡現象、即ち電気エネルギーの短期間のサージは、あらかじめ保存されていた、または大きな誘導負荷もしくは雷など別の手段により誘発された突然のエネルギーの解放の結果である。モータ、発電機の操作、またはリアクタンス回路コンポーネントの切り替えにより、繰り返しの過渡現象が生じることが多い。雷や、静電気（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ（ＥＳＤ））により、散発的な過渡現象が生じ得る。
【0002】
コンポーネントの小型化が進んだことで、電気的ストレスに対する感度が増している。例えばマイクロプロセッサは、ＥＳＤ過渡現象からの高電流に対処できない構造および導電路を有する。このようなコンポーネントは、極めて低電圧で動作するため、デバイスの中断および潜在的または致命的故障を防ぐように、電圧じょう乱制御に対する優先順位が高い。
【0003】
本改善が有用であり得るのは、これらおよび他の考慮事項に対してである。
【発明の概要】
【0004】
この概要は、発明を実施するための形態において以下で更に説明する概念の選択を簡略化された形態で紹介するために提供される。この概要は、特許請求される主題の重要な特徴または本質的な特徴を特定するように意図されるわけでも、特許請求される主題の範囲の決定を助けるものとして意図されるわけでもない。
【0005】
過電流保護を提供するための回路の例示的実施形態が開示される。上記回路は、金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ））と、２つの端子を有する抵抗デバイスであって、一方の端子は上記ＭＯＳＦＥＴのソースに接続され、第２の端子は上記ＭＯＳＦＥＴのゲートに接続された、抵抗デバイスとを備え、上記ＭＯＳＦＥＴおよび抵抗デバイスは、過電流イベント時に上記回路を保護する。一実施形態において、上記抵抗デバイスは、正温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ（ＰＴＣ））デバイスである。一実施形態において、上記ＭＯＳＦＥＴは、ディプリーションモードＭＯＳＦＥＴである。一実施形態において、上記ＭＯＳＦＥＴは、ＮチャネルディプリーションモードＭＯＳＦＥＴである。一実施形態において、上記回路は、上記抵抗デバイスの上記第２の端子と接地との間に接続されるダイオードをさらに備え、上記ダイオードは、上記過電流イベント時に上記ＭＯＳＦＥＴのドレインソース間電圧をクランプする。一実施形態において、上記ダイオードは、過渡電圧抑制（Ｔｒａｎｓｉｅｎｔ Ｖｏｌｔａｇｅ Ｓｕｐｐｒｅｓｓｉｏｎ（ＴＶＳ））ダイオードである。一実施形態において、上記ＭＯＳＦＥＴは、上記抵抗デバイスに熱的に接続され、上記回路がサージ電流を受けたことに反応して、上記ＭＯＳＦＥＴは上記抵抗デバイスを加熱する。一実施形態において、上記回路がサージ電流を受けたことに反応して、上記ＭＯＳＦＥＴのドレインソース間電圧ＶＤＳのほぼ瞬間的上昇が上記ＭＯＳＦＥＴのゲートソース間電圧ＶＧＳのほぼ瞬間的低下に一致している。一実施形態において、上記ＰＴＣはサージ電流をクランプダウンし、上記ＰＴＣの抵抗の上昇が上記ＭＯＳＦＥＴのブロック性能をスピードアップする。一実施形態において、上記ＭＯＳＦＥＴは最大ゲートソース間電圧を有し、上記ＰＴＣは最大動作電圧を有し、上記最大動作電圧は上記最大ゲートソース間電圧を超えない。
【0006】
回路に過電流保護を提供するための、上記回路に接続されるデバイスの例示的実施形態も開示される。上記デバイスは、ディプリーションモードＭＯＳＦＥＴと、上記ＭＯＳＦＥＴのソースと上記ＭＯＳＦＥＴのゲートとの間に接続された抵抗デバイスとを備え、上記デバイスを通過する電流が、上記ＭＯＳＦＥＴのゲートソース間電圧と同等の上記抵抗デバイスにかかる電圧を生じさせ、これによって上記ＭＯＳＦＥＴおよび上記抵抗デバイスは、過電流イベント時に上記回路を保護する。一実施形態において、上記デバイスは、上記回路の電圧源に接続するための第１の端子と、上記過電流イベントから保護されるべき上記回路の一部に接続するための第２の端子とをさらに備える。一実施形態において、上記抵抗デバイスはＰＴＣデバイスである。一実施形態において、上記デバイスは、上記過電流保護時に上記ＭＯＳＦＥＴのドレインソース間電圧ＶＤＳをクランプするためのダイオードを備える。一実施形態において、上記ＭＯＳＦＥＴは最大ゲートソース間電圧を有し、上記ＰＴＣデバイスは最大動作電圧を有し、上記最大動作電圧は上記最大ゲートソース間電圧を超えない。一実施形態において、上記ＰＴＣの抵抗にかかる電圧は、上記ＭＯＳＦＥＴのゲートソース間電圧ＶＧＳに等しい。
【0007】
過電流保護を提供するための別の回路の例示的実施形態も開示される。上記回路は、ＭＯＳＦＥＴと、２つの端子を有する抵抗デバイスであって、第１の端子は上記ＭＯＳＦＥＴのソースに接続され、第２の端子は上記ＭＯＳＦＥＴのゲートに接続された、抵抗デバイスと、上記抵抗デバイスに接続された第２のＭＯＳＦＥＴとを備え、上記第２のＭＯＳＦＥＴのゲートが上記第１の端子に接続され、上記第２のＭＯＳＦＥＴのソースが上記第２の端子に接続されている。一実施形態において、上記抵抗デバイスはＰＴＣデバイスである。一実施形態において、上記回路は、上記第２のＭＯＳＦＥＴを通したドレインソース間電圧ＶＤＳをクランプダウンするためのクランピングダイオードをさらに備える。一実施形態において、上記回路は、ＡＣ電圧源をさらに備える。一実施形態において、上記回路の各ＭＯＳＦＥＴは内部ダイオードを有し、これによって上記ＭＯＳＦＥＴのいずれかは、反転モードでそのそれぞれの内部ダイオードと導通する。一実施形態において、上記ＭＯＳＦＥＴおよび上記第２のＭＯＳＦＥＴは、ＮチャネルディプリーションモードＭＯＳＦＥＴである。
【図面の簡単な説明】
【0008】
【図1】例示的実施形態に係る、過電流保護を提供するための回路を示す図である。
【0009】
【図2】例示的実施形態に係る、過電流保護を提供するための回路を示す図である。
【0010】
【0011】
【図6】例示的実施形態に係る、過電流保護を提供するための回路を示す図である。
【0012】
【図7】例示的実施形態に係る、過電流保護を提供するための回路を示す図である。
【0013】
【0014】
【0015】
【0016】
【図13】例示的実施形態に係る、過電流保護を提供するための二端子デバイスを示す図である。
【0017】
【図14】例示的実施形態に係る、過電流保護を提供するための双方向ＭＯＳＦＥＴ回路構成を示す図である。
【0018】
【発明を実施するための形態】
【0019】
本明細書において、過電流保護を提供するためのいくつかの回路が開示される。回路は、正温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ（ＰＴＣ））デバイスを含む抵抗素子に接続されたディプリーションモードＭＯＳＦＥＴを特徴とし、ＰＴＣデバイスにかかる電圧が、ＭＯＳＦＥＴのゲートソース間電圧と同一となるように構成される。回路はさらに、過電流イベント時に、ＭＯＳＦＥＴのドレインソース間電圧をクランプするための過渡電圧抑制（Ｔｒａｎｓｉｅｎｔ Ｖｏｌｔａｇｅ Ｓｕｐｐｒｅｓｓｉｏｎ（ＴＶＳ））ダイオードを使用して構成され得る。ＭＯＳＦＥＴとＰＴＣデバイスとの間の伝熱が、過電流保護を促進する。ディプリーションモードＭＯＳＦＥＴ、ＰＴＣデバイス、およびＴＶＳダイオードを含む二端子デバイスは、別の回路に過電流保護を提供し得る。ＰＴＣの両側に配置された２つのＭＯＳＦＥＴを含む双方向回路も、ＡＣ電圧過電流保護用に検討される。例示的実施形態において、回路内にＰＴＣとディプリーションモードＭＯＳＦＥＴとの組合せが、電流固定部そしてストッパとして互いを保護するように含まれる。
【0020】
ＭＯＳＦＥＴとして知られる金属酸化膜半導体電界効果トランジスタデバイスは、電子デバイスにおける電子信号の切り替えおよび増幅に使用される半導体デバイスである。そのゲートの電圧を調整することで、ＭＯＳＦＥＴのソースとドレインとの間に配置されたチャネルの幅が変更される。ＭＯＳＦＥＴは、それがＮ型基板で構築されたＰチャネルデバイスであるか、Ｐ型基板で構築されたＮチャネルデバイスであるか、縦配置された半導体であるか、横配置された半導体であるか、ディプリーションモードか、エンハンスメントモードかに応じて、様々な構成をとる。
【0021】
ゲートを通じて電圧をかけることで起動するエンハンスメントモードＭＯＳＦＥＴと異なり、ディプリーションモードＭＯＳＦＥＴは、ゲート端子が０ボルト（ＶＧＳ＝０Ｖ）であっても「ノーマリーオン」デバイスとして知られている。ソースおよびドレイン領域間に設けられた薄いゲート酸化膜を有することに加えて、イオン注入により、ゲート酸化層の下、およびソースおよびドレイン領域間に導電性チャネルが形成される。基板－チャネル領域における活性ドーパントの濃度を利用して、ＭＯＳＦＥＴの閾値電圧（ＶＴＨ）を所望の値に調整する。その名に違い、多くの最新のＭＯＳＦＥＴは、絶縁性ゲート酸化膜上には、金属ではなく、ポリシリコンゲートが設けられて製造され得る。
【0022】
正温度係数（ＰＴＣ）デバイスは、温度に反応する初期抵抗を有する材料で作られる。ＰＴＣデバイスの温度が上昇するにつれて、抵抗も増加する。ＰＴＣ素子を通過する電流が所定の制限を超えて増加すると、ＰＴＣ素子が熱くなることで、ＰＴＣ素子の抵抗が増加し、その抵抗により、保護されたデバイスを通る電流の流れが劇的に低減または阻止され得る。それにより、回路を流れる軽減されていない故障電流にさもなければ起因するであろう損傷が防止される。ＰＴＣは、故障電流が落ち着くと、その低抵抗状態に戻る。したがって、ＰＴＣデバイスは復帰型ヒューズとも称される場合がある。高分子ＰＴＣデバイスは、ポリマーを使用して制作された、特定のクラスのデバイスである。
【0023】
過渡電圧抑制回路（ＴＶＳ）およびツェナーダイオードの両方が、デバイスのクランピング電圧を超えて、電圧レベルがスパイクした場合に、過剰なエネルギーを吸収するのに使用される。ツェナーダイオードは電圧をより安定するように設計される一方、ＴＶＳダイオードはサージおよびＥＳＤイベントなどの高電圧過渡現象を防止する。ＴＶＳダイオードは、ナノ秒単位でツェナーダイオードよりも反応が速く、より高いサージ電流を吸収可能である。ＴＶＳダイオードを使用して回路を保護する場合、その回路の下流コンポーネントが高ピーク電圧で損傷するのを防ぐため、過渡電圧をクランプして固定値まで低下させる。
【0024】
本明細書に記載の例示的実施形態は、これら３つのデバイス、即ちＭＯＳＦＥＴ、ＰＴＣ、およびダイオードを念頭に検討される。
【0025】
ＭＯＳＦＥＴのゲートとソースとの間に接続された抵抗器を有する回路
図１は、例示的実施形態に係る、過電流保護を提供するための回路１００の代表図である。回路１００は、電圧源１０２と、スイッチ１０４と、ディプリーションモードＭＯＳＦＥＴ１０６と、抵抗器１０８と、ＣＫＴ１１０で示す保護対象回路とを備える。スイッチ１０４が閉じると、イオン注入により形成されたチャネルを通じて、電流がＭＯＳＦＥＴ１０４のドレイン（Ｄ）からソース（Ｓ）に流れる。ディプリーションモードＭＯＳＦＥＴであることから、ＭＯＳＦＥＴ１０６（ＶＧＳ＝０Ｖ）を通じて電流を流すことができるようにするのに、ゲート電圧は不要である。一実施形態において、ＭＯＳＦＥＴ１０６はＮチャネルディプリーションモードＭＯＳＦＥＴである。別の実施形態において、ＭＯＳＦＥＴ１０６はＰチャネルディプリーションモードＭＯＳＦＥＴである。ＰチャネルディプリーションモードＭＯＳＦＥＴは、チャネルに流れる電流をピンチオフするため、バイアスＶＧＳがＮチャネルＭＯＳＦＥＴと逆方向になっている点を除いては、ＮチャネルＭＯＳＦＥＴと同様である。
図１は、例示的実施形態に係る、過電流保護を提供するための回路１００の代表図である。回路１００は、電圧源１０２と、スイッチ１０４と、ディプリーションモードＭＯＳＦＥＴ１０６と、抵抗器１０８と、ＣＫＴ１１０で示す保護対象回路とを備える。スイッチ１０４が閉じると、イオン注入により形成されたチャネルを通じて、電流がＭＯＳＦＥＴ１０４のドレイン（Ｄ）からソース（Ｓ）に流れる。ディプリーションモードＭＯＳＦＥＴであることから、ＭＯＳＦＥＴ１０６（ＶＧＳ＝０Ｖ）を通じて電流を流すことができるようにするのに、ゲート電圧は不要である。一実施形態において、ＭＯＳＦＥＴ１０６はＮチャネルディプリーションモードＭＯＳＦＥＴである。別の実施形態において、ＭＯＳＦＥＴ１０６はＰチャネルディプリーションモードＭＯＳＦＥＴである。ＰチャネルディプリーションモードＭＯＳＦＥＴは、チャネルに流れる電流をピンチオフするため、バイアスＶＧＳがＮチャネルＭＯＳＦＥＴと逆方向になっている点を除いては、ＮチャネルＭＯＳＦＥＴと同様である。
【0026】
ディプリーションモードＭＯＳＦＥＴ１０６は、抵抗器１０８と直列接続されており、抵抗器の一方側（端子）がＭＯＳＦＥＴのソース（Ｓ）に接続され、抵抗器の他方側（端子）がＭＯＳＦＥＴのゲート（Ｇ）に接続されている。したがって、抵抗器１０８にかかる電圧は、ＭＯＳＦＥＴ１０６のゲートソース間電圧（ＶＧＳ）に等しい。ＣＫＴ１１０は、抵抗器１０８と接地との間に直列接続される。
【0027】
図２は、例示的実施形態に係る、過電流保護を提供するための回路２００の代表図である。回路１００と同様に、回路２００は、電圧源１０２と、スイッチ１０４と、ディプリーションモードＭＯＳＦＥＴ１０６と、抵抗器１０８とを備える。回路２００においては、ＴＶＳダイオード２１０が保護対象回路であるＣＫＴ１１０に代えて、または加えて設けられる。一実施形態において、ＭＯＳＦＥＴ２０６はＮチャネルディプリーションモードＭＯＳＦＥＴである。
【0028】
ディプリーションモードデバイスであるため、ＭＯＳＦＥＴ１０６は負の閾値電圧ＶＴＨを有する。ディプリーションモードＭＯＳＦＥＴについて、チャネルは完全に導電性であり、ゲート端子が０ボルト（ＶＧＳ＝０ボルト）であれば、強い電流がドレインとソースとの間に流れる。ＮチャネルＭＯＳＦＥＴのゲートでのバイアスがますます負に傾くと、チャネルの導電性は減少し、最終的に－ＶＧＳ（オフ）となるまでデバイスの閾値電圧ＶＴＨに到達し、ＭＯＳＦＥＴは非導電性となる。
【0029】
これら２つの期間（ＶＧＳ＝０ボルトの期間とＶＧＳ＝－ＶＴＨの期間）の間で、ＭＯＳＦＥＴ１０６のチャネルを通じた抵抗が増加する。蓄積したサージ電流が増加すると、ＭＯＳＦＥＴ１０６は極めて急速にサチュレーションモードに移行する。この結果、ＭＯＳＦＥＴ内の熱放散が生じる。
【0030】
１）過渡過電流、および２）継続的過電流という２種類の過電流保護について、両回路１００および２００を分析する。例示的実施形態において、ディプリーションモードＭＯＳＦＥＴ１０６のゲートとソースとの間の抵抗器１０８の直列接続が、過電流状態においてディプリーションモードＭＯＳＦＥＴの電力散逸の一部を解放するように、過電流レベルを低減し得るかを判定するため、過渡および継続的過電流テストが実施される。
【0031】
過渡過電流をテストするため、Ｙ／ＺμｓのサージでのＸボルトとして、入力電圧１０２であるＶｉｎが指定される。Ｘ、Ｙ、Ｚは整数である。例えば、落雷により生成される過電圧を１．２／５０μｓ電圧波により特徴付ける。即ち、１．２μｓ内で電圧が最大電圧（Ｘボルト）に達し、５０μｓ後に最大電圧の５０％（０．５Ｘボルト）にまで減衰する。一実施形態において、回路１００および２００をＸ＝１００、Ｙ＝１．２、Ｚ＝５０、または１．２／５０μｓのサージでの１００Ｖの過渡過電流についてテストされる。あるいは、継続的過電流をテストするため、Ｗボルトの入力電圧Ｖｉｎが回路１００および２００に供給される。Ｗは整数である。一実施形態において、Ｗ＝４８または４８Ｖの入力電圧Ｖｉｎについて、回路１００および２００を継続的過電流に関してテストする。
【0032】
サージ電流条件に関して、例示的実施形態においては、開回路電圧は１００Ｖに設定され、サージ発生器内の仮想インピーダンスは２オームである。これにより、ピークでのサージ電流は１００Ｖ／２＝５０Ａとなる。この実施形態において、サージ電圧は意図的に１００Ｖに維持された。これにより、サージをクランプダウンするための別のＴＶＳダイオードの使用が避けられる。さらに、ディプリーションモードＭＯＳＦＥＴの、超高電圧で回路をサージするのではなく、電流制限機能を検証するようにテストは指定される。この実施形態では、リテルヒューズ（登録商標）製のＩＸＴＨ１６Ｎ１０Ｄ２ディプリーションモードＭＯＳＦＥＴ（ＶＤＳ＝１００Ｖ、ＩＤ（ｏｎ）＝１６Ａ、ＲＤＳ（ｏｎ）＝６．４ｍオーム）を使用する。
【0033】
２つの回路１００および２００に対する経験的テストの結果を、例示的実施形態に係る図３、図４、および図５において、それぞれ２つの波形で示す。２つの波形それぞれにおいて、３つのパラメータがプロットされる。即ち、入力電圧Ｖｉｎの結果としての、ＭＯＳＦＥＴのドレインソース間電圧（ＶＤＳ）と、ＭＯＳＦＥＴ１０６のゲートソース間電圧（ＶＧＳ）と、サージ電流ＩＳである。言い換えると、サージ電流ＩＳの結果としての、ＭＯＳＦＥＴ１０６にかかる電圧（ＶＤＳ）と、抵抗器１０８にかかる電圧（ＶＧＳ）とが測定される。さらに、過渡過電流をテストするため、回路１００および２００には、それぞれ１．２／５０μｓのサージを伴う、１００Ｖの入力電圧Ｖｉｎを受ける。本明細書に開示の全波形図に示すように、ＶＧＳおよびＶＤＳは電圧波形で、一方、サージ電流ＩＳは電流波形である。本明細書に示す波形はそれぞれ、２０μｓ間隔で大まかに分割される。
【0034】
図３において、波形３００は、抵抗器１０８の抵抗が１オームである回路１００（図１）上の、結果としての過渡的サージＩＳを示す。まずは波形３００を見てみると、サージ電流ＩＳはトリガポイントＴ（０μｓ）で生じる。電圧ＶＤＳは即増加し（１μｓ以内）、その後約８０μｓ掛けて減衰する。電圧ＶＧＳは即低下し、その後増加に転じ、約８５μｓで元の位置に戻る。波形３００において、サージ電流ＩＳは約８７μｓ間続く。
【0035】
図３の第２波形３５０は、抵抗器１０８が１オームの抵抗を有し、ＴＶＳダイオード２１０がリテルヒューズ（登録商標）製の３０ＫＰＡ３０ＣＡダイオードである回路２００（図２）上の、結果的としての過渡的サージＩＳを示す。３０ＫＰＡ３０ＣＡ ＴＶＳダイオードは、最大クランプ電圧ＶＣが５５．２Ｖである。サージ電流ＩＳはトリガポイントＴ（０μｓ）で開始し、ＶＤＳの増加とＶＧＳの低下も生じる。電流サージＩＳは約７２μｓ間持続する。この時、ドレインソース間電圧ＶＤＳはＴＶＳダイオード２１０によりクランプされる。ＴＶＳダイオード２１０の存在も、サージ電流ＩＳに影響を及ぼす。
【0036】
続いて図４において、波形４００は、抵抗器１０８の抵抗が０．５オームである回路１００の過渡的サージの結果を示す。前述のとおりに、ドレインとソースとの間の電圧ＶＤＳは即上昇し、一方、ゲートソース間電圧ＶＧＳは低下する。サージ電流ＩＳはトリガポイントＴで開始し、ここでも約８０μｓ間持続する。波形４５０は、抵抗器１０８の抵抗が０．５オームであり、３０ＫＰＡ３０ＣＡ ＴＶＳダイオード２１０が使用される回路２００の過渡的サージの結果を示す。ここでも、ＴＶＳダイオード２１０は、電圧ＶＤＳをクランプダウンする。しかし、このＴＶＳダイオード２１０の存在によって、約８５μｓ間持続するサージ電流ＩＳの持続時間が短縮されることはない。
【0037】
図５の波形５００に関して、抵抗器１０８が回路１００から除去されている（Ｒ＝０オーム）。回路１００の抵抗器は、ＭＯＳＦＥＴ１０６のソースとゲートとの間に接続されている。これは、ソースとゲートとの間に電位差がないことを意味する。即ち、ＶＧＳ＝０である。したがって、波形５００において、前述のとおりにドレインソース間電圧ＶＤＳ（ＭＯＳＦＥＴ１０６にかかる電圧）は上昇するが、ゲートソース間電圧ＶＧＳは変化しない。サージ電流ＩＳはトリガポイントＴで開始し、持続期間は約８２μｓである。波形５５０は、抵抗器１０８がなく、３０ＫＰＡ３０ＣＡ ＴＶＳダイオード２１０が使用される回路２００の過渡的サージの結果を示す。ここで、サージ電流ＩＳの持続期間は約６２μｓまで大幅に短縮される。その後小さなアーティファクトサージが生じる。
【0038】
上述の結果により、回路１００および２００は、入力電圧Ｖｉｎが１．２／５０μｓのサージを伴う１００Ｖである、電流スパイクなどの過渡過電流を受けることを示す。回路１００および２００は同様に、入力電圧Ｖｉｎが４８Ｖである継続的過電流に関してもテストされ得る。図３、図４、および図５の経験的結果は、過電流抑制を提供する回路を構築するためのガイダンスを提供する。
【0039】
ＭＯＳＦＥＴのゲートとソースとの間にＰＴＣが接続された回路
図６および図７は、例示的実施形態に係る、過電流保護を提供するためのそれぞれ回路６００および７００の代表図である。回路６００は、抵抗器１０８が正温度係数（ＰＴＣ）デバイス６０８に置き換えられている点を除いては、回路１００（図１）と同じである。同様に、回路７００は、抵抗器１０８がＰＴＣデバイス６０８に置き換えられている点を除いては、回路２００（図２）と同じである。ここでも、ＰＴＣデバイス６０８の一方側（端子）はＭＯＳＦＥＴ６０６のソースに接続され、ＰＴＣデバイスの他方側（端子）はＭＯＳＦＥＴのゲートに接続される。例示的実施形態において、ＰＴＣデバイス６０８は、高分子ＰＴＣ（ＰＰＴＣ）デバイスである。
図６および図７は、例示的実施形態に係る、過電流保護を提供するためのそれぞれ回路６００および７００の代表図である。回路６００は、抵抗器１０８が正温度係数（ＰＴＣ）デバイス６０８に置き換えられている点を除いては、回路１００（図１）と同じである。同様に、回路７００は、抵抗器１０８がＰＴＣデバイス６０８に置き換えられている点を除いては、回路２００（図２）と同じである。ここでも、ＰＴＣデバイス６０８の一方側（端子）はＭＯＳＦＥＴ６０６のソースに接続され、ＰＴＣデバイスの他方側（端子）はＭＯＳＦＥＴのゲートに接続される。例示的実施形態において、ＰＴＣデバイス６０８は、高分子ＰＴＣ（ＰＰＴＣ）デバイスである。
【0040】
回路１００および２００と同様に、回路６００または７００にサージ電流が印加されると、ＭＯＳＦＥＴ６０６は急速に加熱される。同様に、ＰＴＣデバイス６０８は加熱されるとともに抵抗が増すように設計される。ＰＴＣデバイス６０８に電流が通過すると、ＰＴＣデバイスの温度は、トリップ点またはトリップ状態として知られる、あらかじめ設定された限界を超えて上昇する。これにより、ＰＴＣデバイス６０８の抵抗が大幅に上昇し、ＰＴＣを通じた電流の流れが低減するか停止する。
【0041】
さらに、ＭＯＳＦＥＴ６０６とＰＴＣデバイス６０８とを互いに隣接配置することは、サージ電流を受けるとＭＯＳＦＥＴが加熱され、ＭＯＳＦＥＴがない場合よりも速くＰＴＣデバイスを加熱することを意味する。したがって、いくつかの実施形態において、ＭＯＳＦＥＴ６０６からＰＴＣ６０８への伝熱が生じ、これによりサージイベントに対する両デバイスの反応を加速する。
【0042】
ＰＴＣ６０８は加熱されると、より抵抗が増す。ＰＴＣ６０８は、保持電流ＩＨおよびトリップ電流ＩＴの２つのパラメータを有する。ＰＴＣ６０８に流れる電流が保持電流を超えない限り、トリップ状態（抵抗が大幅に上昇する）とはならない。一方、ＰＴＣ６０８に流れる電流がそのトリップ電流値を超えると、さらに電流をブロックするように、ＰＴＣ６０８の抵抗が急速に上昇する。この上昇は、ＰＴＣのトリップ状態を維持するように微小な電流が流れる定常状態となるまで続く。ＰＴＣは、故障電流がなくなった後にのみ、低抵抗状態にリセットする。
【0043】
図８は、例示的実施形態に係る、回路７００（図７）にテストを実行した結果を示すのに使用される２つの表８００および８５０を含む。この例では、回路７００は、ＴＶＳダイオード７１０だけでなく、ＭＯＳＦＥＴ７０６のソースとゲートとの間に接続されたＰＴＣデバイス７０８を備える。両表は、１）ＰＴＣ７０８がリテルヒューズ（登録商標）製のＲＸＥＦ３７５ ＰＴＣデバイスである（条件１）、および２）ＰＴＣ７０８が回路７００から除去される（条件２）の２条件についてのパラメータを提供する。これは、ＰＴＣ７０８を０オーム抵抗器に置き換えることに等しい。言い換えると、第２条件は、単純にＰＴＣ７０８を除去し、ＭＯＳＦＥＴ７０６のソースをゲートに接続することである。
【0044】
この実施形態において、ＭＯＳＦＥＴ７０６およびＴＶＳダイオード７１０は、それぞれリテルヒューズ（登録商標）製のＩＸＴＨ１６Ｎ１０Ｄ２ Ｄ－ＭＯＳＦＥＴおよび３０ＫＰＡ３０Ａ ＴＶＳダイオードである。さらに、回路７００は、１．２／５０μｓのサージを伴う１３０Ｖの入力電圧Ｖｉｎを受ける。ＩＸＴＨ１６Ｎ１０Ｄ２ ＭＯＳＦＥＴのデータシートを参照すると、ＶＤＳおよびＶＤＧのそれぞれに対するその最大定格電圧は１００Ｖであり、電圧ＶＧＳに対するその最大定格は＋／－２０Ｖである。したがって、ピーク電圧値が１３０Ｖの１．２／５０μｓの過渡的波形の場合、ＭＯＳＦＥＴはサージエネルギーを吸収し、一部の通過電圧が流れることが可能となる。サージエネルギーをさらにクランプダウンするのに、ＴＶＳダイオードが必要となる。
【0045】
表８００は、ＰＴＣと非ＰＴＣ条件に対して、ＴＶＳダイオード７１０のドレインソース間電圧ＶＤＳ、ゲートソース間電圧ＶＧＳ、サージ電流ＩＳ、および最大クランプ電圧ＶＣをプロットする。表８５０は、ＰＴＣと非ＰＴＣ条件に対して、ドレインソース間電圧ＶＤＳ、サージ電流ＩＳ、およびＭＯＳＦＥＴ電力をプロットする。表８００、８５０は、ＭＯＳＦＥＴ７０６に対して直列のＰＴＣ７０８と、ＭＯＳＦＥＴのソースとゲートとの間に接続されたＰＴＣを適用したサージテストでは、ＭＯＳＦＥＴのソースに直接ゲートを接続した場合（条件２）と比較し、ＰＴＣがサージレベルをクランプダウンし、ＭＯＳＦＥＴに対してサージ電力散逸を低減する（条件１）ことを示す。したがって、ＰＴＣは、熱放散により、サージレベルの一部のクランプダウンに寄与し、ディプリーションモードＭＯＳＦＥＴを流れる電流をさらにブロックするため、負のゲートソース間電圧（ＶＧＳ＝－０．５Ｖ）をより生成する。
【0046】
図８の結果は、過渡電圧が印加されると、回路７００の動作に関するデータを提供する。例示的実施形態においては、図７の回路７００は継続的過電流をテストするためにも使用される。表８００および８５０は、ＰＴＣ６０８を定位置に有してゼロオーム抵抗を置き換えることにより、ＴＶＳダイオード７１０のクランプ電圧レベルＶＣを低減することに寄与することを示している。さらに、ＰＴＣ６０８の存在によってＶＤＳが増加する一方、消費されたＭＯＳＦＥＴ電力と同様に、ＶＧＳおよびＩＳも低減される。過渡または継続的過電流保護を提供するために、これらは有望な結果である。
【0047】
異なるＰＴＣデバイスを有する回路６００および７００に対する追加の経験的テストの結果を、例示的実施形態に係る図９および図１０において、それぞれ２つの波形で示す。各回路６００および７００には、１．２／５０μｓのサージを伴う１３０Ｖの入力電圧Ｖｉｎを受ける。波形９００は、ＰＴＣ６０８がこれもリテルヒューズ（登録商標）製のＲＸＥＦ３７５ ＰＴＣデバイスである回路６００の過渡的サージの印加の結果を示す。ＲＸＥＦ３７５デバイスは、７．５０Ａのトリップ電流ＩＴ、０．０３オームの最小抵抗ＲＭＩＮ、０．０５オームの最大抵抗ＲＭＡＸを有する。前述のとおりに、ドレインとソースとの間の電圧ＶＤＳは即上昇して、ＭＯＳＦＥＴ６０６を加熱し、一方、ゲートソース間電圧ＶＧＳは低下する。この例では、サージ電流は約５０μｓ間続く。波形９５０は、ＰＴＣ７０８がＲＸＥＦ３７５ ＰＴＣであり、３０ＫＰＡ３０ＣＡ ＴＶＳダイオード７１０が使用される回路７００の過渡的サージの結果を示す。ここでも、サージ電流の持続時間は約５０μｓであり、予期されたように、ＭＯＳＦＥＴチャネルのドレインソース間電圧ＶＤＳをＴＶＳダイオード７１０によってクランプダウンさせる。ＲＸＥＦ３７５ ＰＴＣ７０８が寄与して、電流は約１３．５７Ａにクランプされる。サージ波形は、１３０Ｖのピーク電圧および１３０Ｖ／２オーム＝６５Ａのピーク電流を有する１．２／５０μｓ波として特徴付けられる（２オームは、１．２／５０μｓ波形についてのサージ発生器ネットワークの仮想インピーダンスである）。ＲＸＥＦ３７５ ＰＴＣ７０８が寄与して、電流は約１３．７５Ａにクランプされる。前述のとおりに、ＭＯＳＦＥＴと２つの回路内の各ＰＴＣとの間の熱的効果が、例示的実施形態において、回路をサージ電流によりよく反応させることに寄与する。
【0048】
続いて図１０において、波形１０００は、ＰＴＣ６０８が除去されている（Ｒ＝０オーム）回路６００の過渡的サージの印加の結果を示す。ドレインとソースとの間の電圧ＶＤＳは即上昇し、一方、ゲートソース間電圧ＶＧＳは変化しない。サージ電流ＩＳは約４０μｓ間持続する。波形１０５０は、ＰＴＣ７０８が除去され、３０ＫＰＡ３０ＣＡ ＴＶＳダイオード７１０が使用される回路７００の過渡的サージの結果を示す。サージ電流ＩＳの持続時間は約４０μｓであり続け、ＭＯＳＦＥＴチャネルのドレインソース間電圧ＶＤＳをクランプダウンさせる。ＭＯＳＦＥＴ７０６のゲートソース間電圧ＶＧＳが短絡されることにより、電流は約２６．３６Ａでクランプされ、これはゲートとソースとの間に直列のＰＴＣよりも大きい（図９）。したがって、ＰＴＣは２つの効果を有する。第一に、サージに反応してその抵抗を増加させることであり、第二に、ゲートソース間電圧ＶＧＳをよりマイナスのレベルに増加させ、これによってＭＯＳＦＥＴの抵抗を引き上げることである。これによって、ゲートソース端子間を単に接続するよりも、ＭＯＳＦＥＴのゲートとソースとの間にＰＴＣを使用する効果が示される。ここでも、ＭＯＳＦＥＴとＰＴＣとの間の熱的効果が回路６００および７００の両方で観察される。上記回路は、その他の入力電圧、ＭＯＳＦＥＴ、ＰＴＣデバイス、およびＴＶＳダイオードと共にテストされ得る。
【0049】
２つの回路６００および７００に対する経験的テストの結果を、例示的実施形態に係る図１１および図１２において、それぞれ２つの波形で示す。２つの波形それぞれにおいて、３つのパラメータが特徴とされる。即ち、入力電圧Ｖｉｎの結果としての、ＭＯＳＦＥＴ６０６のゲートソース間電圧（ＶＧＳ）と、ＭＯＳＦＥＴのドレインソース間電圧（ＶＤＳ）と、サージ電流ＩＳである。言い換えると、サージ電流ＩＳの結果としての、ＭＯＳＦＥＴ６０６にかかる電圧（ＶＤＳ）と、ＰＴＣ６０８にかかる電圧（ＶＧＳ）とが測定される。回路６００および７００の両方には、１．２／５０μｓのサージを伴う１００Ｖの入力電圧Ｖｉｎを受ける。
【0050】
図１１において、波形１１００は、ＰＴＣ６０８がリテルヒューズ（登録商標）製のＲＸＥＦ０３０ ＰＴＣデバイスである回路６００（図６）への過渡的サージの印加の結果を示す。ＲＸＥＦ０３０デバイスは、０．６０Ａのトリップ電流ＩＴ、０．８８オームの最小抵抗ＲＭＩＮ、１．３３オームの最大抵抗ＲＭＡＸを有する。回路６００は、トリガポイントＴ（０μｓ）でサージ電流ＩＳを受ける。ドレインとソースとの間の電圧ＶＤＳは即上昇し、その後、約６０μｓかけて減衰する。一方、ゲートソース間電圧ＶＧＳは、これも非常に急速に約２０Ｖ低下する。波形１１００において、サージ電流ＩＳは約６７μｓ間持続し、これは波形３００、４００、および５００に対するものより大幅に短い。
【0051】
図１１の第２の波形１１５０は、ＰＴＣ７０８がこれもＲＸＥＦ０３０ ＰＴＣデバイスであり、ＴＶＳダイオード７１０が３０ＫＰＡ３０ＣＡダイオードである回路７００（図７）の過渡的サージの印加の結果を示す。ここで、ＴＶＳダイオード７１０は、ＭＯＳＦＥＴチャネルを介した電圧ＶＤＳを４０Ｖ未満までクランプする。サージ電流ＩＳの持続時間は、波形１１００のものよりもわずかに短く、約６５μｓである。したがって、クランプするＶＤＳに加えて、ＴＶＳダイオード６１２も、波形１１００において示されたものに対してサージ電流ＩＳの持続時間を減少させることによってプラスの効果を有する。
【0052】
波形１１００および１１５０において、（波形１１５０において電圧はＴＶＳダイオード７０８によってクランプダウンされるものの）ＶＤＳと示されるＭＯＳＦＥＴ６０６にかかる電圧は、サージ電流ＩＳを受けると急速に増加する。ドレインとソースとの間のこのほとんど瞬間的な電圧の増加は、ＭＯＳＦＥＴ６０６が加熱されていることを意味する。一方、ＶＧＳと示されるＰＴＣ６０８にかかる電圧は低下する。しかし、電流サージが終わるまでに、波形に示されるようにＰＴＣデバイス６０８は加熱される。したがって、ＭＯＳＦＥＴ６０６はＰＴＣ６０８に対して熱的効果を有し、その加熱によって回路６００をサージ電流により急速に反応させることができる。
【0053】
続いて図１２において、波形１２００は、ＰＴＣ６０８がこれもリテルヒューズ（登録商標）製のＲＸＥＦ０６５ ＰＴＣデバイスである回路６００の過渡的サージの印加の結果を示す。ＲＸＥＦ０６５デバイスは、１．３０Ａのトリップ電流ＩＴ、０．３１オームの最小抵抗ＲＭＩＮ、０．４８オームの最大抵抗ＲＭＡＸを有する。前述のとおりに、ドレインとソースとの間の電圧ＶＤＳは即上昇して、一方、ゲートソース間電圧ＶＧＳは低下する。サージ電流ＩＳは約６５μｓ間続く。波形１１５０は、ＰＴＣ７０８がＲＸＥＦ０６５ ＰＴＣであり、３０ＫＰＡ３０ＣＡ ＴＶＳダイオード７１０が使用される回路７００の過渡的サージの結果を示す。今回は、サージ電流ＩＳの持続時間は約６５μｓであり、ＭＯＳＦＥＴチャネルのドレインソース間電圧ＶＤＳをＴＶＳダイオード７１０によってクランプダウンさせる。
【0054】
回路６００と同様に、波形１２００および１２５０は、回路７００においてＭＯＳＦＥＴ７０６が電圧ＶＤＳにおけるほとんど瞬間的な増加によって加熱されていることを示す。ＰＴＣ７０８は最初から加熱されてはいないが、サージ電流ＩＳが低下するにつれてＶＧＳが増加することは、ＰＴＣ７０８がＭＯＳＦＥＴ７０６に近接していることの熱的効果によって加熱されていることを示す。この熱的効果によって、いくつかの実施形態において、回路７００をサージ電流によりよく反応させる。
【0055】
二端子デバイスの用途
図１３は、例示的実施形態に係る、過電流保護を提供するための回路１３００の代表図を示す。回路１３００は、ディプリーションモードＭＯＳＦＥＴ１３０４と、正温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ（ＰＴＣ））デバイス１３０８と、ＴＶＳダイオード１３１２とを特徴とする。上述の回路６００および７００におけるＰＴＣデバイス６０８および７０８と同様に、ＰＴＣデバイス１３０８は、ソースとゲートとの間でＭＯＳＦＥＴ１３０４と直列に接続される。したがって、ＰＴＣデバイスにかかる電圧は、ＭＯＳＦＥＴ１３０４のゲートソース間電圧ＶＧＳと同じである。一実施形態において、ＭＯＳＦＥＴ１３０４はＮチャネルディプリーションモードＭＯＳＦＥＴである。例示的実施形態において、ＰＴＣデバイス１３０８は、高分子ＰＴＣ（ＰＰＴＣ）デバイスである。
図１３は、例示的実施形態に係る、過電流保護を提供するための回路１３００の代表図を示す。回路１３００は、ディプリーションモードＭＯＳＦＥＴ１３０４と、正温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ（ＰＴＣ））デバイス１３０８と、ＴＶＳダイオード１３１２とを特徴とする。上述の回路６００および７００におけるＰＴＣデバイス６０８および７０８と同様に、ＰＴＣデバイス１３０８は、ソースとゲートとの間でＭＯＳＦＥＴ１３０４と直列に接続される。したがって、ＰＴＣデバイスにかかる電圧は、ＭＯＳＦＥＴ１３０４のゲートソース間電圧ＶＧＳと同じである。一実施形態において、ＭＯＳＦＥＴ１３０４はＮチャネルディプリーションモードＭＯＳＦＥＴである。例示的実施形態において、ＰＴＣデバイス１３０８は、高分子ＰＴＣ（ＰＰＴＣ）デバイスである。
【0056】
ディプリーションモードデバイスであるため、ＭＯＳＦＥＴ１３０４は負の閾値電圧ＶＴＨを有する。ディプリーションモードＭＯＳＦＥＴについて、チャネルは完全に導電性であり、ゲート端子が０ボルト（ＶＧＳ＝０ボルト）であれば、強い電流がドレインとソースとの間に流れる。ＮチャネルＭＯＳＦＥＴのゲートでのバイアスがますます負に傾くと、チャネルの導電性は減少し、最終的に－ＶＧＳ（オフ）となるまでデバイスの閾値電圧ＶＴＨに到達し、ＭＯＳＦＥＴは非導電性となる。
【0057】
これら２つの期間（ＶＧＳ＝０ボルトの期間とＶＧＳ＝－ＶＴＨの期間）の間で、ＭＯＳＦＥＴ１３０４のチャネルを通じた抵抗が増加する。したがって、回路１３００にサージ電流が印加されると、ＭＯＳＦＥＴ１３０４は急速に加熱される。
【0058】
同様に、ＰＴＣデバイス１３０８は加熱されるとともに抵抗が増すように設計される。ＰＴＣデバイス１３０８に電流が通過すると、ＰＴＣデバイスの温度は、切断点として知られる、あらかじめ設定された限界を超えて上昇する。これにより、ＰＴＣデバイス１３０８の抵抗が大幅に上昇し、ＰＴＣを通じた電流の流れが低減するか停止する。
【0059】
さらに、ＭＯＳＦＥＴ１３０４とＰＴＣデバイス１３０８とを互いに隣接配置することは、サージ電流を受けるとＭＯＳＦＥＴ１３０４が加熱され、ＭＯＳＦＥＴがない場合よりも速くＰＴＣデバイス１３０８を加熱することを意味する。したがって、いくつかの実施形態において、ＭＯＳＦＥＴ１３０４からＰＴＣ１３０８への伝熱が生じ、これによりサージイベントに対する両デバイスの反応を加速する。
【0060】
ＰＴＣ１３０８は加熱されると、より抵抗が増す。電圧はＰＴＣ１３０８を通じて高まり、ついにはＭＯＳＦＥＴ１３０４の閾値電圧ＶＴＨを超え、ＭＯＳＦＥＴをオフにする。
【0061】
ゲートがＰＴＣ１３０８の一方側に接続されていることから、ゲートに対して別途電圧を印加する必要はない。例示的実施形態においては、回路１３０８は、他の回路における過電流保護として使用される二端子デバイスとしてパッケージされる。したがって、デバイス１３００の第１の端子１３１４が保護対象の回路の電圧源に接続され、一方、第２の端子１３１６が保護対象の回路の一部（例えば、回路の下流コンポーネント）に接続される。例示的実施形態において、デバイス１３００は、継続的過電流および過渡過電流の両方に対して保護する。
【0062】
双方向ＭＯＳＦＥＴ回路
図１４は、例示的実施形態に係る、２つのＭＯＳＦＥＴの間に配置されＰＴＣデバイスに接続された、双方向保護を提供する一対のＭＯＳＦＥＴを含む回路１４００を示す代表図である。回路１４００は、ＡＣ入力である電圧入力１４０２と、スイッチ１４０４と、第１のディプリーションモードＭＯＳＦＥＴ１４０６と、ＰＴＣデバイス１４０８と、第２のディプリーションモードＭＯＳＦＥＴ１４１２と、ＣＫＴ１４１０とを備える。一実施形態において、ＭＯＳＦＥＴ１４０６および１４１２は、逆並列構成で接続されたＮチャネルディプリーションモードＭＯＳＦＥＴである。例示的実施形態においては、ＰＴＣデバイス１４０８は、高分子ＰＴＣ（ＰＰＴＣ）デバイスである。
図１４は、例示的実施形態に係る、２つのＭＯＳＦＥＴの間に配置されＰＴＣデバイスに接続された、双方向保護を提供する一対のＭＯＳＦＥＴを含む回路１４００を示す代表図である。回路１４００は、ＡＣ入力である電圧入力１４０２と、スイッチ１４０４と、第１のディプリーションモードＭＯＳＦＥＴ１４０６と、ＰＴＣデバイス１４０８と、第２のディプリーションモードＭＯＳＦＥＴ１４１２と、ＣＫＴ１４１０とを備える。一実施形態において、ＭＯＳＦＥＴ１４０６および１４１２は、逆並列構成で接続されたＮチャネルディプリーションモードＭＯＳＦＥＴである。例示的実施形態においては、ＰＴＣデバイス１４０８は、高分子ＰＴＣ（ＰＰＴＣ）デバイスである。
【0063】
ＰＴＣデバイス１４０８は、前述のとおりに、第１端でＭＯＳＦＥＴ１４０６のソースに接続され、第２端で同じＭＯＳＦＥＴのゲートに接続される。第２のＭＯＳＦＥＴを導入することで、上記第１端はＭＯＳＦＥＴ１４１２のゲートに接続され、上記第２端は第２のＭＯＳＦＥＴのソースに接続される。回路１４００がＡＣ電圧入力を受けると、いずれかのＭＯＳＦＥＴがその内部ダイオードで構成される。正のサイクルＡＣ電流が回路１４００に流れ込むと、第１のＭＯＳＦＥＴ１４０６およびＰＴＣ１４０８は電流制限器として一緒に動作し、一方、他方のＭＯＳＦＥＴ１４１２は、ＭＯＳＦＥＴ１４１２のボディダイオードのみが導通するように反転モードで機能する。この動作は、ＡＣ電流の他方のサイクルが流れるときに反転し、即ち、ＭＯＳＦＥＴ１４１２およびＰＴＣ１４０８は電流制限器として一緒に動作し、ＭＯＳＦＥＴ１４０６のダイオードのみが導通する。したがって、この回路１４００はＡＣ電流制限保護を提供する。一実施形態において、ＣＫＴ１４１０は、ＭＯＳＦＥＴ１４１２およびＭＯＳＦＥＴ１４０６の両方にかかる電圧をクランプダウンするために双方向ダイオードに置き換えられる。第２の実施形態において、ダイオードは双方向ＴＶＳダイオードであり、これによって両方向のサージ電流を保護する。さらに、一実施形態において、√２を乗じたＲＭＳ電圧はＤＣピーク電圧であることから、長期過電流ＰＴＣトリップの間にゲートソース間電圧ＶＧＳが２５Ｖを超えない（１７Ｖ×１．４１４＝２４Ｖ）ことを確実とするためにＡＣ ＲＭＳ電圧は最大で１７Ｖに制限される。
【0064】
回路１４００に対する経験的テストの結果を、例示的実施形態に係る図１５において、２つの波形で示す。回路１４００は、１．２／５０μｓのサージを伴う９０Ｖの入力電圧Ｖｉｎを受ける。長期過電流ＰＴＣトリップの間に電圧ＶＧＳが２５Ｖを超えないことを保証するために、ＡＣ ＲＭＳ電圧は最大で１７Ｖに制限される。ＭＯＳＦＥＴ１４０６および１４１２の両方ともリテルヒューズ（登録商標）製のＩＸＴＨ１６Ｎ１０Ｄ２（ＶＤＳ＝１００Ｖ、ＩＤ（ｏｎ）＝１６Ａ、締め付けトルクＴＯ－２４７においてＲＤＳ（ｏｎ）＝６４ｍオーム）であり、ＰＴＣデバイス１４０８は最大抵抗ＲＭＡＸが０．０５オームのＲＸＥＦ３７５である。
【0065】
波形１５００において、３つのパラメータが特徴とされる。即ち、入力電圧Ｖｉｎの結果としての、ＭＯＳＦＥＴ１３０６のゲートソース間電圧（ＶＧＳ）と、ＭＯＳＦＥＴのドレインソース間電圧（ＶＤＳ）と、サージ電流ＩＳである。言い換えると、サージ電流ＩＳの結果としての、ＭＯＳＦＥＴ１４０６にかかる電圧（ＶＤＳ）と、ＰＴＣ１４０８にかかる電圧（ＶＧＳ）とが測定される。波形１４５０において、入力電圧Ｖｉｎの結果としての、ＭＯＳＦＥＴ１４１２のゲートソース間電圧（ＶＧＳ）と、ＭＯＳＦＥＴのドレインソース間電圧（ＶＤＳ）と、サージ電流ＩＳである。言い換えると、サージ電流ＩＳの結果としての、ＭＯＳＦＥＴ１４１２にかかる電圧（ＶＤＳ）と、ＰＴＣ１４０８にかかる電圧（ＶＧＳ）とが測定される。したがって、ＰＴＣ１４０８にかかる電圧は、ＭＯＳＦＥＴ１４０６および１４１２の両方のゲートソース間電圧である。
【0066】
波形１５００および１５５０はほぼ同一である。したがって、これらはほぼ対称である。これは、回路１４００の逆並列ＭＯＳＦＥＴプラスＰＴＣの構成が、ＡＣ電力保護を提供することを示している。
【0067】
上記実施形態は、場合によっては、ディプリーションモードＭＯＳＦＥＴ、ＰＴＣデバイス、およびＴＶＳダイオードの特定のバージョンを検討する。それでも、上記回路の１つ以上において、様々な異なる用途について過電流保護を提供するために、その他のデバイスが使用され得る。いくつかの実施形態において、ＶＤＳＸ＝１００Ｖ、ＩＤ（ｏｎ）≧１６Ａ、およびＲＤＳ（ｏｎ）≦６４ｍオームのパラメータを有するＮチャネルディプリーションモードＭＯＳＦＥＴ ＩＸＴＴ１６Ｎ１０Ｄ２またはＩＸＴＨ１６Ｎ１０Ｄ２がＭＯＳＦＥＴに使用される。いくつかの実施形態において、ＶＤＳＸ＝５００Ｖ、ＩＤ（ｏｎ）≧８００ｍＡ、およびＲＤＳ（ｏｎ≦４．６オームのパラメータを有する、リテルヒューズ（登録商標）製のＮチャネルディプリーションモードＭＯＳＦＥＴ ＩＸＴＹ０８Ｎ５０Ｄ２、ＩＸＴＡ０８Ｎ５０Ｄ２、またはＩＸＴＰ０８Ｎ５０Ｄ２がＭＯＳＦＥＴに使用される。いくつかの実施形態において、ＶＤＳＸ＝５００Ｖ、ＩＤ（ｏｎ）≧１６Ａ、およびＲＤＳ（ｏｎ）≦３００ｍオームのパラメータを有するＮチャネルディプリーションモードＭＯＳＦＥＴ ＩＸＴＨ１６Ｎ５０Ｄ２またはＩＸＴＴ１６Ｎ５０Ｄ２がＭＯＳＦＥＴに使用される。
【0068】
いくつかの実施形態において、リテルヒューズ（登録商標）製のＰｏｌｙ－Ｆｕｓｅ（登録商標）７２Ｒシリーズのラジアルリード復帰型ＰＴＣがＰＴＣデバイスに使用される。いくつかの実施形態において、Ｐｏｌｙｓｗｉｔｃｈ（登録商標）ＲＸＥＦシリーズのラジアルリード復帰型ＰＰＰＴがＰＴＣデバイスに使用される。いくつかの実施形態において、リテルヒューズ（登録商標）製の３０ＫＰＡシリーズのアキシャルリード型過渡電圧抑制ダイオードがＴＶＳダイオードに使用される。リテルヒューズ（登録商標）製または他のデバイスメーカー製のものにかかわらず、他のデバイスの使用が本開示の要旨から逸脱することなく検討され得る。
【0069】
例示的実施形態において、ＰＴＣデバイスを導入することで、ＰＴＣデバイスに接続されたディプリーションモードＭＯＳＦＥＴが、過渡および継続的状況の両方において過電流を制限するために一緒に機能することが示された。一実施形態において、上述したような回路におけるＭＯＳＦＥＴとＰＴＣとの組合せは、３０Ｖ未満で機能する。これがＭＯＳＦＥＴの最大ゲートソース間電圧ＶＧＳおよび最大ＰＴＣ動作電圧未満であるためである。別の実施形態において、ディプリーションモードＭＯＳＦＥＴへの損傷を防ぐために、入力電圧範囲は、機能的な動作電圧レベルである５から２４Ｖの間に制限される。別の実施形態において、ディプリーションモードＭＯＳＦＥＴにヒートシンクを追加することにより、ＭＯＳＦＥＴの熱性能を延ばすことができる。これは、ヒートシンクの存在により全体の熱インピーダンスが改善するためである。
【0070】
本明細書で使用する場合、単数で記載され「ａ」または「ａｎ」という語に続く要素または段階は、複数の要素または段階を除外するものと明示的に記載されない限り、複数の要素または段階を除外しないものと理解されたい。更に、本開示の「一実施形態」への言及は、記載されている特徴も組み込んだ更なる実施形態の存在を除外するものと解釈されることを意図していない。
【0071】
本開示は特定の実施形態に言及しているが、添付の特許請求の範囲で定義されるように、本開示の領域および範囲から逸脱することなく、記載されている実施形態に対して数々の修正、改変、および変更を行うことが可能である。従って、本開示は、記載されている実施形態に限定されるものではなく、以下の特許請求の範囲の文言およびその均等物により定義される完全な範囲を有することが意図されている。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【外国語明細書】