知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022137839
(43)【公開日】2022-09-22
(54)【発明の名称】半導体発光装置
(51)【国際特許分類】
H01S 5/042 20060101AFI20220914BHJP
H01L 33/00 20100101ALI20220914BHJP
【ＦＩ】
H01S5/042 630
H01L33/00 J
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2021037524
(22)【出願日】2021-03-09
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】中小原 佑輔
(72)【発明者】
【氏名】近藤 宙太
【テーマコード（参考）】
5F173
5F241
【Ｆターム（参考）】
5F173SA17
5F173SE02
5F173SG07
5F173SJ13
5F241AA21
5F241BB07
5F241BC03
5F241BC44
5F241BD13
(57)【要約】
【課題】出力立ち上がり特性を向上させること。
【解決手段】半導体発光装置１０は、ループ状に直列に接続された半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６と、半導体発光素子２２に並列に接続された第２キャパシタ３２とを含む。
【選択図】図１
【解決手段】半導体発光装置１０は、ループ状に直列に接続された半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６と、半導体発光素子２２に並列に接続された第２キャパシタ３２とを含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
ループ状に直列に接続された半導体発光素子、スイッチング素子、および第１キャパシタと、
前記半導体発光素子に並列に接続された第２キャパシタと、
を備える半導体発光装置。
前記半導体発光素子に並列に接続された第２キャパシタと、
を備える半導体発光装置。
【請求項2】
前記第１キャパシタは、前記半導体発光素子と前記スイッチング素子との直列回路に並列に接続されている、請求項１に記載の半導体発光装置。
【請求項3】
前記半導体発光素子に並列に逆接続された保護ダイオードを備える請求項１または２に記載の半導体発光装置。
【請求項4】
前記スイッチング素子は、前記半導体発光素子と前記第１キャパシタとの直列回路に並列に接続されており、
前記半導体発光素子に並列に逆接続された保護ダイオードを備える請求項１に記載の半導体発光装置。
前記半導体発光素子に並列に逆接続された保護ダイオードを備える請求項１に記載の半導体発光装置。
【請求項5】
前記第２キャパシタの容量値が前記第１キャパシタの容量値の１／１００以下に設定されている、請求項１～４のうちのいずれか一項に記載の半導体発光装置。
【請求項6】
前記第１キャパシタの容量値が１０ｎＦ以上１０μＦ以下に設定されており、
前記第２キャパシタの容量値が５０ｐＦ以上１０ｎＦ以下に設定されている、請求項１～５のうちのいずれか一項に記載の半導体発光装置。
前記第２キャパシタの容量値が５０ｐＦ以上１０ｎＦ以下に設定されている、請求項１～５のうちのいずれか一項に記載の半導体発光装置。
【請求項7】
前記第２キャパシタに並列に接続された抵抗をさらに備える請求項１～６のうちのいずれか一項に記載の半導体発光装置。
【請求項8】
前記抵抗の抵抗値が２００Ω以上１０ｋΩ以下に設定されている、請求項７に記載の半導体発光装置。
【請求項9】
前記半導体発光素子および前記第２キャパシタによって形成される電流ループ内の寄生インダクタンスの値が、前記半導体発光素子、前記スイッチング素子、および前記第１キャパシタによって形成される電流ループ内の寄生インダクタンスの値の２倍以下に設定されている、請求項１～８のうちのいずれか一項に記載の半導体発光装置。
【請求項10】
前記半導体発光素子が垂直共振器型面発光レーザである、請求項１～９のうちのいずれか一項に記載の半導体発光装置。
【請求項11】
複数の配線部を含む基板を備え、
前記半導体発光素子、前記スイッチング素子、前記第１キャパシタ、および前記第２キャパシタは前記複数の配線部によって互いに電気的に接続される、請求項１～１０のうちのいずれか一項に記載の半導体発光装置。
前記半導体発光素子、前記スイッチング素子、前記第１キャパシタ、および前記第２キャパシタは前記複数の配線部によって互いに電気的に接続される、請求項１～１０のうちのいずれか一項に記載の半導体発光装置。
【請求項12】
前記複数の配線部は、
互いに連続した第１アイランドおよび第２アイランドを含む第１配線部と、
前記第１アイランドに隣接して配置された第３アイランドを含む第２配線部と、
前記第２アイランドに隣接して配置されるとともに前記第３アイランドに隣接して配置された第４アイランドを含む第３配線部と、を含み、
前記半導体発光素子は、前記第１アイランド上に配置され、
前記スイッチング素子は、前記第２アイランド上に配置され、
前記第２キャパシタは、前記第１アイランドと前記第３アイランドとに跨がって配置され、
前記第１キャパシタは、前記第３アイランドと前記第４アイランドとに跨がって配置されている、請求項１１に記載の半導体発光装置。
互いに連続した第１アイランドおよび第２アイランドを含む第１配線部と、
前記第１アイランドに隣接して配置された第３アイランドを含む第２配線部と、
前記第２アイランドに隣接して配置されるとともに前記第３アイランドに隣接して配置された第４アイランドを含む第３配線部と、を含み、
前記半導体発光素子は、前記第１アイランド上に配置され、
前記スイッチング素子は、前記第２アイランド上に配置され、
前記第２キャパシタは、前記第１アイランドと前記第３アイランドとに跨がって配置され、
前記第１キャパシタは、前記第３アイランドと前記第４アイランドとに跨がって配置されている、請求項１１に記載の半導体発光装置。
【請求項13】
前記複数の配線部は、第５アイランドを含む第４配線部を含み、前記第５アイランドは、前記第４アイランドと前記第５アイランドとの間に前記第２アイランドが位置するように前記第２アイランドに隣接して配置されており、
前記半導体発光素子は、第１ワイヤによって前記第３アイランドに接続された第１電極と、第１接合部によって前記第１アイランドに接合された第２電極とを含み、
前記第２キャパシタは、第２接合部によって前記第３アイランドに接合された第１電極と、第３接合部によって前記第１アイランドに接合された第２電極とを含み、
前記第１キャパシタは、第４接合部によって前記第３アイランドに接合された第１電極と、第５接合部によって前記第４アイランドに接合された第２電極とを含み、
前記スイッチング素子は、第６接合部によって前記第２アイランドに接合された第１電極と、第１ワイヤによって前記第４アイランドに接続された第２電極と、第２ワイヤによって前記第５アイランドに接続された第３電極とを含む、請求項１２に記載の半導体発光装置。
前記半導体発光素子は、第１ワイヤによって前記第３アイランドに接続された第１電極と、第１接合部によって前記第１アイランドに接合された第２電極とを含み、
前記第２キャパシタは、第２接合部によって前記第３アイランドに接合された第１電極と、第３接合部によって前記第１アイランドに接合された第２電極とを含み、
前記第１キャパシタは、第４接合部によって前記第３アイランドに接合された第１電極と、第５接合部によって前記第４アイランドに接合された第２電極とを含み、
前記スイッチング素子は、第６接合部によって前記第２アイランドに接合された第１電極と、第１ワイヤによって前記第４アイランドに接続された第２電極と、第２ワイヤによって前記第５アイランドに接続された第３電極とを含む、請求項１２に記載の半導体発光装置。
【請求項14】
前記半導体発光素子、前記スイッチング素子、前記第１キャパシタ、および前記第２キャパシタを収容し、前記基板の厚さ方向に開口するケースと、
前記ケースの開口を覆う透光性の光拡散板と、
を備える請求項１１～１３のうちいずれか一項に記載の半導体発光装置。
前記ケースの開口を覆う透光性の光拡散板と、
を備える請求項１１～１３のうちいずれか一項に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体発光装置に関する。
【背景技術】
【0002】
半導体発光装置は、半導体発光素子を光源として備えている。半導体発光素子の代表的な例は、垂直共振器型面発光レーザ（ＶＣＳＥＬ）などのレーザダイオード、および発光ダイオード（ＬＥＤ）などである。特許文献１は、ＬＥＤを基板上に搭載した半導体発光装置を記載している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－４１８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体発光装置は、半導体発光素子を駆動する例えばスイッチング素子およびキャパシタなどを含む。このため、半導体発光素子を含む回路の配線経路上には寄生インダクタンスが存在する。寄生インダクタンスは、半導体発光素子の出力特性、特に出力立ち上がり特性に影響を及ぼし得る。
【課題を解決するための手段】
【0005】
本開示の一態様による半導体発光装置は、ループ状に直列に接続された半導体発光素子、スイッチング素子、および第１キャパシタと、前記半導体発光素子に並列に接続された第２キャパシタとを備える。
【発明の効果】
【0006】
本開示の半導体発光装置によれば、出力立ち上がり特性を向上させることができる。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
以下、添付図面を参照して本開示における半導体発光装置の実施形態を説明する。
なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチングが省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチングが省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0009】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0010】
【0011】
半導体発光装置１０は、第１電流回路２０と、第２電流回路３０とを備えている。第１電流回路２０は、半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６を含む。第２電流回路３０は、半導体発光素子２２に並列に接続された第２キャパシタ３２を含む。半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６はループ状に直列に接続されている。第１実施形態では、半導体発光素子２２とスイッチング素子２４とが直列に接続されて直列回路を形成し、この直列回路に第１キャパシタ２６が並列に接続されている。
【0012】
第１電流回路２０は、スイッチング素子２４のスイッチング制御と第２キャパシタ３２の電圧レベルとに基づいて、半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６による第１電流ループ２０Ｌ（図３参照）を形成する。第１電流回路２０と第２電流回路３０は、スイッチング素子２４のスイッチング制御と第２キャパシタ３２の電圧レベルとに基づいて、第１キャパシタ２６、第２キャパシタ３２、およびスイッチング素子２４による第２電流ループ３０Ｌ１（図２および図３参照）を形成する。また、第１電流回路２０と第２電流回路３０は、スイッチング素子２４のスイッチング制御に基づいて、半導体発光素子２２と第２キャパシタ３２とによる第３電流ループ３０Ｌ２（図４参照）を形成する。
【0013】
第１電流ループ２０Ｌを形成する半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６は互いに配線で接続されている。したがって、第１電流ループ２０Ｌ内には寄生インダクタンス４２が存在する。寄生インダクタンス４２は、第１電流ループ２０Ｌを構成する素子および配線のインダクタンスを含む。例えば、配線のインダクタンスは、半導体発光素子２２とスイッチング素子２４とを接続する配線に生じるインダクタンス、スイッチング素子２４と第１キャパシタ２６とを接続する配線に生じるインダクタンス、および第１キャパシタ２６と半導体発光素子２２とを接続する配線に生じるインダクタンスを含む。なお、配線とは、半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６を互いに電気的に接続する導電部材である。この導電部材は、例えば、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２を搭載する金属板（例えば、リードフレームなど）であってもよい。また、導電部材は、半導体発光素子２２およびスイッチング素子２４を、第１キャパシタ２６および第２キャパシタ３２と電気的に接続するワイヤであってもよい。
【0014】
同様に、第３電流ループ３０Ｌ２を形成する半導体発光素子２２および第２キャパシタ３２は互いに配線（導電部材）で接続されている。したがって、第３電流ループ３０Ｌ２内には寄生インダクタンス４４が存在する。寄生インダクタンス４４は、第３電流ループ３０Ｌ２を構成する素子および配線のインダクタンスを含む。寄生インダクタンス４２の値および寄生インダクタンス４２の値は特に限定されない。第１実施形態において、寄生インダクタンス４４の値は、例えば、寄生インダクタンス４２の値の２倍以下となるように設定されている。
【0015】
半導体発光素子２２は、例えば、垂直共振器型面発光レーザ（ＶＣＳＥＬ）などのレーザダイオードまたは発光ダイオード（ＬＥＤ）であり、第１実施形態では、半導体発光素子２２はＶＣＳＥＬである。半導体発光素子２２は、アノード端子２２Ａとカソード端子２２Ｂとを含む。
【0016】
スイッチング素子２４は、例えば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）またはバイポーラトランジスタであり、第１実施形態では、スイッチング素子２４はＭＯＳＦＥＴである。スイッチング素子２４は、半導体発光素子２２のカソード端子２２Ｂに接続された第１端子２４Ａと、第２端子２４Ｂと、スイッチング素子２４をオンオフする制御電圧が印加される制御端子２４Ｃとを含む。ＭＯＳＦＥＴの場合、第１端子２４Ａはドレイン端子であり、第２端子２４Ｂはソース端子であり、制御端子２４Ｃはゲート端子である。スイッチング素子２４は、制御端子２４Ｃに供給される例えばパルス状の制御電圧によってオンオフされる。第１実施形態では、スイッチング素子２４の第１端子２４Ａは、半導体発光素子２２のカソード端子２２Ｂに接続されている。
【0017】
第１キャパシタ２６は、半導体発光素子２２のアノード端子２２Ａに接続された第１端子２６Ａと、スイッチング素子２４の第２端子２４Ｂに接続された第２端子２６Ｂとを含む。第１キャパシタ２６には並列に定電圧源１２が接続されている。定電圧源１２は外部電源とされ得る。図１に示された例では、定電圧源１２の正極端子１２Ａが第１キャパシタ２６の第１端子２６Ａに接続され、定電圧源１２の負極端子１２Ｂが第１キャパシタ２６の第１端子２６Ｂに接続されている。したがって、第１キャパシタ２６には、定電圧源１２から印加された電圧に基づく電荷が蓄積される。第１キャパシタ２６の容量値は、半導体発光素子２２に流す電流の大きさを考慮して設定され得る。また、第１キャパシタ２６の容量値は、半導体発光装置１０の出力立ち上がり特性を改善する観点により設定され得る。第１キャパシタ２６の容量値は特に限定されない。第１実施形態では、例えば、第１キャパシタ２６の容量値は、１０ｎＦ以上１０μＦ以下に設定される。第１キャパシタ２６の作用については後述する。
【0018】
第１実施形態では、第２キャパシタ３２は、半導体発光素子２２のアノード端子２２Ａに接続された第１端子３２Ａと、半導体発光素子２２のカソード端子２２Ｂに接続された第２端子３２Ｂとを含む。第２キャパシタ３２の容量値は特に限定されない。例えば、第２キャパシタ３２の容量値は、第１キャパシタ２６の容量値を考慮して設定され得る。第１実施形態では、第２キャパシタ３２の容量値は、第１キャパシタ２６と第２キャパシタ３２との組み合わせにより半導体発光装置１０の出力立ち上がり特性を改善する観点により設定され得る。さらに、第２キャパシタ３２の容量値は、半導体発光装置１０の出力立ち下がり特性を考慮して設定され得る。第１実施形態では、例えば、第２キャパシタ３２の容量値は、５０ｐＦ以上１０ｎＦ以下に設定される。第２キャパシタ３２の作用については後述する。
【0019】
次に、図２～図４を参照して半導体発光装置１０の動作について説明する。図２～図４は、半導体発光装置１０の種々の動作モードを説明する概略回路図である。第１実施形態では、スイッチング素子２４は、制御端子２４Ｃにハイレベルの制御電圧が供給されるとオンされ、制御端子２４Ｃにローレベルの制御電圧が供給されるとオフされる。上記のとおり、第１キャパシタ２６には定電圧源１２から印加された電圧に基づく電荷が蓄積される。
【0020】
図２に示されるように、スイッチング素子２４がオンされると、半導体発光装置１０は第１動作モードで動作する。第１動作モードでは、第１キャパシタ２６の蓄積電荷に基づいて、第１キャパシタ２６、第２キャパシタ３２、およびスイッチング素子２４によって形成される第２電流ループ３０Ｌ１内（図２において点線の矢印で示される方向）において第１キャパシタ２６から第２キャパシタ３２に向けて電流が流れる。第１動作モードの期間は、スイッチング素子２４がオンされた直後において半導体発光素子２２に電流が実質的に流れない期間として定義される。
【0021】
第１動作モードでは、半導体発光素子２２の抵抗値が大きいため、半導体発光素子２２に電流はほとんど流れず、半導体発光素子２２は発光しない。このため、第２電流ループ３０Ｌ１内において第１キャパシタ２６から第２キャパシタ３２に向けて優先的に電流が流れて、第２キャパシタ３２に電荷が蓄積される。これにより、第２キャパシタ３２の第１端子３２Ａと第２端子３２Ｂとの間の電圧が上昇し、その結果、半導体発光素子２２のアノード端子２２Ａとカソード端子２２Ｂとの間の電圧が上昇する。
【0022】
図３に示されるように、第２キャパシタ３２の第１および第２端子３２Ａ，３２Ｂ間の電圧に基づく半導体発光素子２２の順方向電圧が、半導体発光素子２２の閾値電圧以上となると、半導体発光素子２２に電流が流れ始める。半導体発光装置１０は、第２動作モードに移行する。第２動作モードでは、第１キャパシタ２６、半導体発光素子２２、およびスイッチング素子２４によって形成される第１電流ループ２０Ｌ内（図３において点線の矢印で示される方向）において半導体発光素子２２に電流が流れ、半導体発光素子２２が発光する。第２動作モードの期間は、半導体発光素子２２に流れる電流によって半導体発光素子２２が発光する期間として定義される。
【0023】
第２動作モードでは、第１キャパシタ２６の蓄積電荷に応じた電流が、第１電流ループ２０Ｌ内において半導体発光素子２２に流れる。半導体発光素子２２に電流が流れ始めると、半導体発光素子２２の抵抗値が減少して、半導体発光素子２２の順方向電圧が低下する。このとき、半導体発光素子２２に並列に接続された第２キャパシタ３２の第１および第２端子３２Ａ，３２Ｂ間の電圧により半導体発光素子２２が順方向にバイアスされる。すなわち、第１キャパシタ２６の電圧に加えて第２キャパシタ３２の電圧によって半導体発光素子２２が順方向にバイアスされる。これにより、第２キャパシタ３２がない場合に比べて、半導体発光素子２２に流れる電流を素早く増加させて、半導体発光装置１０の光出力の立ち上がり時間を短くすることができる。なお、第２動作モードでは、第２電流ループ３０Ｌ１でも電流はわずかに流れ続ける。
【0024】
図４に示されるように、スイッチング素子２４がオフされると、第１電流ループ２０Ｌと第２電流ループ３０Ｌ１が遮断され、半導体発光装置１０は第３動作モードに移行する。この第３動作モードでは、第２キャパシタ３２および半導体発光素子２２によって形成される第３電流ループ３０Ｌ２内（図４において点線の矢印で示される方向）において、第２キャパシタ３２の蓄積電荷に応じた電流が半導体発光素子２２に流れて消費される。第３動作モードの期間は、スイッチング素子２４のオフ後に第２キャパシタ３２の電圧が放電される期間として定義される。
【0025】
図５を参照して、半導体発光装置１０の出力立ち上がり特性について説明する。図５は、半導体発光装置１０の光出力の波形を、比較例とともに概略的に示すグラフである。図５において、横軸は時刻（ｎｓ）を表し、縦軸は半導体発光装置１０の光出力（Ｗ）を表している。実線のグラフは、第２キャパシタ３２を有する第１実施形態の半導体発光装置１０の光出力の波形Ｌ１を示している。一点鎖線のグラフは、第２キャパシタ３２を有していない比較例の半導体発光装置の光出力の波形Ｌ２を示している。ここでは、半導体発光装置１０の光出力の立ち上がり特性を、例えば、最大光出力ＰＭＡＸの１０％に相当する光出力ＰＬが得られた時点から最大光出力ＰＭＡＸの９０％の光出力ＰＨが得られた時点までの出力波形の傾きによって評価する。
【0026】
まず、比較例の半導体発光装置で得られる波形Ｌ２について説明する。比較例の半導体発光装置は、第２キャパシタ３２を有していないことを除いて、図１の半導体発光装置１０と同じ構成である。以下では、分かり易さのため、図１の半導体発光装置１０の構成と同じ比較例の構成については、同じ参照符号を用いて説明する。
【0027】
時刻ｔ１において、スイッチング素子２４がオンされる。第２キャパシタ３２を有していない比較例の半導体発光装置では、時刻ｔ１で半導体発光素子２２に順方向電流が流れ始める。その後、時刻ｔ２で光出力ＰＬが得られ、時刻ｔ６で光出力ＰＨが得られる。このため、比較例の半導体発光装置では、時刻ｔ２～ｔ６までの時間が立ち上がり時間に相当する。時刻ｔ７において、スイッチング素子２４がオフされる。これにより、半導体発光素子２２に流れる電流が遮断されて半導体発光装置の光出力が減少する。
【0028】
次に、第１実施形態の半導体発光装置１０で得られる波形Ｌ１について説明する。
時刻ｔ１において、スイッチング素子２４がオンされる。第２キャパシタ３２を有する第１実施形態の半導体発光装置１０では、第２電流ループ３０Ｌ１内（図２参照）において第１キャパシタ２６から第２キャパシタ３２に向けて電流が流れ始める。したがって、時刻ｔ１では、半導体発光素子２２に電流は流れない。
時刻ｔ１において、スイッチング素子２４がオンされる。第２キャパシタ３２を有する第１実施形態の半導体発光装置１０では、第２電流ループ３０Ｌ１内（図２参照）において第１キャパシタ２６から第２キャパシタ３２に向けて電流が流れ始める。したがって、時刻ｔ１では、半導体発光素子２２に電流は流れない。
【0029】
時刻ｔ３において、第２キャパシタ３２の第１および第２端子３２Ａ，３２Ｂ間の電圧が、半導体発光素子２２の閾値電圧に達する。これにより、第１電流ループ２０Ｌ（図３参照）において半導体発光素子２２に電流が流れ始める。図５の例では、時刻ｔ１～ｔ３が第１動作モードの期間Ｔ１に相当する。
【0030】
その後、時刻ｔ４で光出力ＰＬが得られ、時刻ｔ５で光出力ＰＨが得られる。このため、第１実施形態の半導体発光装置１０では、時刻ｔ４～ｔ５までの時間が立ち上がり時間に相当する。その後、時刻ｔ７において、スイッチング素子２４がオフされる。図５の例では、時刻ｔ３～ｔ７が第２動作モードの期間Ｔ２に相当する。
【0031】
スイッチング素子２４がオフされると、第３電流ループ３０Ｌ２（図４参照）において第２キャパシタ３２の蓄積電荷に応じた電流が半導体発光素子２２に流れて消費されることにより、半導体発光装置１０の光出力が減少する。すなわち、第３電流ループ３０Ｌ２内で第２キャパシタ３２の電圧が放電されることにより、半導体発光装置１０の光出力が減少する。時刻ｔ８は、第２キャパシタ３２の電圧が完全に放電された時点を示している。図５の例では、時刻ｔ７～ｔ８が第３動作モードの期間Ｔ３に相当する。
【0032】
ここで、第２キャパシタ３２の放電時間は、第２キャパシタ３２の容量値に依存する。第２キャパシタ３２の容量値が大きいほど、第２キャパシタ３２の放電時間が長くなり、光出力の立ち下がり時間が長くなる。このため、第２キャパシタ３２の容量値は、立ち下がり時間が増加しないように考慮される。第１実施形態では、第２キャパシタ３２の容量値は、第１キャパシタ２６の容量値よりも十分小さな値、例えば、第１キャパシタ２６の容量値の１／１００以下に設定される。言い換えれば、第１キャパシタ２６の容量値は、第２キャパシタ３２の容量値の１００倍以上に設定される。
【0033】
図５に示されるように、波形Ｌ１，Ｌ２を比較すると、波形Ｌ１で示される光出力の立ち上がり時間（時刻ｔ４～ｔ５）は、波形Ｌ２で示される光出力の立ち上がり時間（時刻ｔ２～ｔ６）よりも短い。このため、時刻ｔ４～ｔ５間における波形Ｌ１の傾きは、時刻ｔ２～ｔ６間における波形Ｌ２の傾きよりも急峻である。したがって、半導体発光装置１０の出力立ち上がり特性（立ち上がり速度）が向上している。
【0034】
次に、第１および第２キャパシタ２６，３２の作用について説明する。
第１キャパシタ２６は、半導体発光素子２２に順方向電圧を印加して半導体発光装置１０の出力立ち上がり特性を改善する役割を果たす。半導体発光装置１０では、半導体発光素子２２に電流が流れることにより光が出力される。このとき、半導体発光装置１０の光出力（出力電力波形）の立ち上がり時間が短いほど、立ち上がりエッジが急峻となる。そして、急峻な立ち上がりエッジを持つ光出力を用いることで、例えば、半導体発光装置１０を利用した光センサで光出力による検出時間を短くして外乱の影響を受け難くすることができる。第１電流ループ２０Ｌにおける寄生インダクタンス４２は、半導体発光装置１０の光出力の立ち上がり時間に影響を及ぼす。寄生インダクタンス４２の値が大きくなると、半導体発光装置１０の光出力の立ち上がり時間が長くなり、急峻な立ち上がりエッジを得ることが難しくなる。
第１キャパシタ２６は、半導体発光素子２２に順方向電圧を印加して半導体発光装置１０の出力立ち上がり特性を改善する役割を果たす。半導体発光装置１０では、半導体発光素子２２に電流が流れることにより光が出力される。このとき、半導体発光装置１０の光出力（出力電力波形）の立ち上がり時間が短いほど、立ち上がりエッジが急峻となる。そして、急峻な立ち上がりエッジを持つ光出力を用いることで、例えば、半導体発光装置１０を利用した光センサで光出力による検出時間を短くして外乱の影響を受け難くすることができる。第１電流ループ２０Ｌにおける寄生インダクタンス４２は、半導体発光装置１０の光出力の立ち上がり時間に影響を及ぼす。寄生インダクタンス４２の値が大きくなると、半導体発光装置１０の光出力の立ち上がり時間が長くなり、急峻な立ち上がりエッジを得ることが難しくなる。
【0035】
この点、第１実施形態では、定電圧源１２から印加された電圧に基づいて第１キャパシタ２６に電荷が蓄積され、この第１キャパシタ２６の蓄積電荷に応じた電流が、第１電流ループ２０Ｌにおいて半導体発光素子２２に流れる。これにより、半導体発光素子２２に電流を流れ易くすることができる。その結果、半導体発光装置１０の光出力の立ち上がり時間を短くすることができる。この立ち上がり時間は、第１キャパシタ２６の容量値を大きくするほど短くすることができる。
【0036】
第２キャパシタ３２は、第１キャパシタ２６との組み合わせにより半導体発光装置１０の出力立ち上がり特性をさらに改善する役割を果たす。第２キャパシタ３２は、半導体発光素子２２に並列に接続されている。したがって、スイッチング素子２４がオンされた直後、第１電流ループ２０Ｌ（すなわち、半導体発光素子２２）に電流は流れず、第２電流ループ３０Ｌ１に優先的に電流が流れて、第２キャパシタ３２に電荷が蓄積される。そして、第２キャパシタ３２の第１および第２端子３２Ａ，３２Ｂ間の電圧が半導体発光素子２２の閾値電圧に達すると、半導体発光素子２２に電流が流れ始める。その後は、第１キャパシタ２６の電圧に加えて第２キャパシタ３２の電圧によって半導体発光素子２２が順方向にバイアスされる。これにより、半導体発光素子２２に電流が流れ始めた後、半導体発光素子２２に流れる電流を素早く増加させることができる。その結果、半導体発光装置１０の光出力の立ち上がり時間を短くすることができる。
【0037】
この立ち上がり時間は、第２キャパシタ３２の容量値を大きくするほど短くことができる。したがって、第２キャパシタ３２の容量値は、上記のように立ち下がり時間が増加しないよう考慮しながら、立ち上がり時間の短縮に寄与する値に設定される。
【0038】
第１実施形態の半導体発光装置１０は、以下の利点を有する。
（１－１）半導体発光装置１０は、ループ状に直列に接続された半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６を含む。この構成では、第１キャパシタ２６を含む第１電流ループ２０Ｌによって、半導体発光素子２２に電流を流れ易くすることができる。これにより、半導体発光装置１０の光出力の立ち上がり時間を短くすることができる。
（１－１）半導体発光装置１０は、ループ状に直列に接続された半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６を含む。この構成では、第１キャパシタ２６を含む第１電流ループ２０Ｌによって、半導体発光素子２２に電流を流れ易くすることができる。これにより、半導体発光装置１０の光出力の立ち上がり時間を短くすることができる。
【0039】
（１－２）半導体発光装置１０は、半導体発光素子２２に並列に接続された第２キャパシタ３２を含む。第１キャパシタ２６、第２キャパシタ３２、およびスイッチング素子２４は、ループ状に直列に接続されて第２電流ループ３０Ｌ１を形成する。この構成では、第１キャパシタ２６と第２キャパシタ３２とを含む第２電流ループ３０Ｌ１によって、半導体発光素子２２を閾値電圧以上にバイアスする電圧が第２キャパシタ３２に生成される。そして、半導体発光素子２２に電流が流れた後は、第２キャパシタ３２の電圧によって半導体発光素子２２に流れる電流を素早く増加させることができる。これにより、半導体発光装置１０の光出力の立ち上がり時間をさらに短くすることができる。
【0040】
（１－３）半導体発光素子２２および第２キャパシタ３２は、ループ状に直列に接続されて第３電流ループ３０Ｌ２を形成する。この第３電流ループ３０Ｌ２により、スイッチング素子２４のオフ後に第２キャパシタ３２の電圧を放電させることができる。
【0041】
［第２実施形態］
図６および図７を参照して第２実施形態にかかる半導体発光装置１０Ａについて説明する。第２実施形態では、第１実施形態で説明した第２電流回路３０が第２電流回路３０Ａに置き換えられている。その他の構成は、第１実施形態の構成と同じである。したがって、第１実施形態と同じ構成には同じ参照符号を付し、その詳細な説明を省略する。
図６および図７を参照して第２実施形態にかかる半導体発光装置１０Ａについて説明する。第２実施形態では、第１実施形態で説明した第２電流回路３０が第２電流回路３０Ａに置き換えられている。その他の構成は、第１実施形態の構成と同じである。したがって、第１実施形態と同じ構成には同じ参照符号を付し、その詳細な説明を省略する。
【0042】
図６は、第２実施形態にかかる例示的な半導体発光装置１０Ａの概略回路図である。図６に示されるように、第２電流回路３０Ａは、半導体発光素子２２に並列に接続された第２キャパシタ３２と、第２キャパシタ３２に並列に接続された抵抗３４とを含む。したがって、第２電流回路３０Ａは、第１実施形態の第２電流回路３０に抵抗３４を加えた構成である。抵抗３４は、スイッチング素子２４がオフされた後、第２キャパシタ３２の電圧の放電時間を短くする役割を果たす。この抵抗３４の機能を中心に以下に説明する。
【0043】
図７は、第２キャパシタ３２の容量値に応じた半導体発光装置１０の光出力の波形を示すグラフである。図７では、第２キャパシタ３２の容量値が１ｐＦの場合、１ｎＦの場合、５ｎＦの場合、１０ｎＦの場合の４つの例が示されている。
【0044】
図７に示されるように、第２キャパシタ３２の容量値が５ｎＦの場合には、１ｐＦの場合および１ｎＦの場合に比べて立ち上がりエッジが急峻となる。また、第２キャパシタ３２の容量値が１０ｎＦの場合には、５ｎＦの場合に比べて立ち上がりエッジがさらに急峻となる。したがって、第２キャパシタ３２の容量値が大きいほど、立ち上がり時間は短くなる。
【0045】
一方、第２キャパシタ３２の容量値が５ｎＦの場合には、１ｐＦの場合および１ｎＦの場合に比べて立ち下がりエッジが緩やかとなる。また、第２キャパシタ３２の容量値が１０ｎＦの場合には、５ｎＦの場合に比べて立ち下がりエッジがさらに緩やかとなる。したがって、第２キャパシタ３２の容量値が大きくなるほど、立ち下がり時間は長くなる。
【0046】
第１実施形態で説明したように、この立ち下がり時間は、スイッチング素子２４がオフされた後、第２キャパシタ３２の電圧が放電される時間に依存する。第１実施形態と同様に、第２実施形態においても、スイッチング素子２４がオフされた後、第３動作モードにおいて、第２キャパシタ３２の電圧は、第２キャパシタ３２および半導体発光素子２２によって形成される第３電流ループ３０Ｌ２において放電される。
【0047】
ここで、このような放電動作により第２キャパシタ３２の電圧が半導体発光素子２２の順方向降下電圧よりも低くなると、半導体発光素子２２に電流が流れ難くなり、放電時間が長くなる。そして、第２キャパシタ３２の容量値が大きくなるほど、第２キャパシタ３２に蓄積される電荷の量が多くなり、放電時間は長くなる。その結果、立ち下がり時間が長くなる。例えば、高周波駆動または高デューティ駆動によってスイッチング素子２４がオンオフされる場合には、スイッチング素子２４のオフ時間が短い。このような状況下で立ち下がり時間が長くなると、スイッチング素子２４が次にオンされるまでに第２キャパシタ３２の電圧が完全に放電されないことが起こり得る。その場合、第２キャパシタ３２に電荷が残った状態でスイッチング素子２４がオンされることとなるため、第２電流ループ３０Ｌ１（図３参照）に優先的に電流が流れ難くなる。これにより、第１動作モードの期間Ｔ１（図５参照）が相対的に短くなることが生じ得る。結果として、立ち上がり改善効果（立ち上がり時間の短縮）が期待どおり得られなくなる可能性がある。
【0048】
この点、第２実施形態では、第２キャパシタ３２に並列に抵抗３４が接続されている。この抵抗３４は、第２キャパシタ３２の蓄積電荷に応じた電流を第３電流ループ３０Ｌ２において半導体発光素子２２に流れ易くするために設けられており、比較的大きな抵抗値に設定されている。例えば、抵抗３４の抵抗値は、２００Ω以上１０ｋΩ以下に設定される。このような抵抗３４を設けることにより、第２キャパシタ３２の電圧の放電時間を全体として短くすることができる。
【0049】
第２実施形態の半導体発光装置１０Ａは、第１実施形態の利点（１－１）～（１－３）に加えて、以下の利点を有する。
（２－１）第２電流回路３０Ａがさらに、第２キャパシタ３２に並列に接続された抵抗３４を含む。これにより、第３電流ループ３０Ｌ２において半導体発光素子２２に電流が流れ易くなり、第２キャパシタ３２の電圧の放電時間を短くすることができる。結果として、半導体発光素子２２の立ち下がり時間を短くすることができる。
（２－１）第２電流回路３０Ａがさらに、第２キャパシタ３２に並列に接続された抵抗３４を含む。これにより、第３電流ループ３０Ｌ２において半導体発光素子２２に電流が流れ易くなり、第２キャパシタ３２の電圧の放電時間を短くすることができる。結果として、半導体発光素子２２の立ち下がり時間を短くすることができる。
【0050】
［第３実施形態］
図８～図１６を参照して第３実施形態にかかる半導体発光装置１０について説明する。第３実施形態の半導体発光装置１０は、図１で説明した第１実施形態の半導体発光装置１０と回路構成は同じであり、半導体発光装置１０を単一パッケージ内にモジュールとして構成する際の配線レイアウトに特徴を有している。したがって、第１実施形態と同じ構成には同じ参照符号を付し、その詳細な説明を省略する。
図８～図１６を参照して第３実施形態にかかる半導体発光装置１０について説明する。第３実施形態の半導体発光装置１０は、図１で説明した第１実施形態の半導体発光装置１０と回路構成は同じであり、半導体発光装置１０を単一パッケージ内にモジュールとして構成する際の配線レイアウトに特徴を有している。したがって、第１実施形態と同じ構成には同じ参照符号を付し、その詳細な説明を省略する。
【0051】
なお、本開示において使用される「平面視」という用語は、図９に示される互いに直交するＸＹＺ軸のＺ軸方向に半導体発光装置１０を視ることをいう。また、図９に示される半導体発光装置１０において、＋Ｚ方向を上、－Ｚ方向を下、＋Ｘ方向を右、－Ｘ方向を左と定義する。特に断りが無い場合、「平面視」とは、半導体発光装置１０をＺ軸に沿って上方から視ることを指す。
【0052】
第１実施形態で説明したように、第３電流ループ３０Ｌ２（図４参照）には寄生インダクタンス４４が存在する。半導体発光装置１０の出力立ち上がり特性は、第１電流ループ２０Ｌ（図３参照）内の寄生インダクタンス４２だけでなく第３電流ループ３０Ｌ２内の寄生インダクタンス４４によっても影響を受ける。
【0053】
図８は、第３電流ループ３０Ｌ２の寄生インダクタンス４４の値と半導体発光装置１０の出力立ち上がり特性との関係を示すグラフである。図８では、寄生インダクタンス４４の値が０．１ｎＨの場合、１ｎＨの場合、２ｎＨの場合の３つの例が示されている。
【0054】
図８に示されるように、寄生インダクタンス４４の値が１ｎＨの場合は、２ｎＨの場合に比べて立ち上がりエッジが急峻となる。また、寄生インダクタンス４４の値が０．１ｎＦの場合は、１ｎＨの場合に比べて立ち上がりエッジがさらに急峻となる。したがって、寄生インダクタンス４４の値が小さいほど、立ち上がり時間は短くなる。第３実施形態にかかる半導体発光装置１０の配線レイアウトは、寄生インダクタンス４２，４４を低減するよう考慮されている。
【0055】
【0056】
図９に示されるように、半導体発光装置１０は、基板５０と、ケース６０と、光拡散板７０と、を備えている。基板５０は、例えば矩形状である。例えば、基板５０は、Ｘ方向の長さＬＸが４．５ｍｍ程度、Ｙ方向の長さＬＹが４．５ｍｍ程度の正方形状である。基板５０は、基板表面５２と基板裏面５４とを含む。
【0057】
ケース６０は、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２を収容する。ケース６０は、基板５０上に取り付けられている。ケース６０は、例えば中空であるが、ケース６０内に何らかの部材が充填されてもよい。
【0058】
ケース６０は、枠６２と蓋６４とを含む。枠６２と蓋６４は一体に形成された単一部品とすることができる。枠６２は、例えば遮光性材料によって形成されており、半導体発光素子２２からの光は、枠６２によって遮られる。枠６２は、平面視において、基板５０よりも若干小さく形成された正方形状である。枠６２は、４つの側壁部、すなわち、第１～第４側壁部６２Ａ～６２Ｄを含む。蓋６４は、例えば板状であり、透明材料（例えばガラス）で形成されている。蓋６４は、半導体発光素子２２からの光を透過する。基板５０の厚さ方向、すなわちＺ方向における半導体発光装置１０の高さＬＺ（光拡散板７０を除く寸法）は、例えば１．８３ｍｍ程度である。
【0059】
図１０および図１１に示されるように、蓋６４には、半導体発光素子２２からの光を透過させる開口部６４Ａが形成されている。開口部６４Ａは、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２を収容するケース６０の収容空間６６（図１４～図１６参照）とケース６０の外部とを連通している。開口部６４Ａは、Ｚ方向において半導体発光素子２２の少なくとも発光領域８０を露出するように構成されている。第３実施形態では、開口部６４Ａは、例えば半導体発光素子２２の素子上面２２ＳＡの全体を露出するように構成されている。
【0060】
光拡散板７０は平板状であり、例えば、ポリカーボネート、ポリエステル、アクリルなどの透光性の樹脂材料によって形成されている。光拡散板７０のサイズは、開口部６４Ａの全体を覆うことが可能な範囲で任意に変更可能である。例えば、光拡散板７０は、蓋６４の全体を覆うサイズでもよい。
【0061】
図１２は、ケース６０を取り除いた状態の図９の半導体発光装置１０の平面図であり、図１３は、図１２の半導体発光装置１０の基板５０の底面側の透視図である。図１４は、図１０の１４－１４線断面図、図１５は、図１０の１５－１５線断面図、図１６は、図１０の１６－１６線断面図である。
【0062】
図１２に示されるように、基板５０は、導電性材料、例えば銅（Ｃｕ）などの金属板によって形成されている。第３実施形態では、基板５０はリードフレームである。基板５０は、複数（第３実施形態では、例えば４つ）の配線部、すなわち、第１配線部１１０、第２配線部１２０、第３配線部１３０、および第４配線部１４０を含む。また、基板５０は、第１～第４配線部１１０，１２０，１３０，１４０を互いに絶縁しつつ仕切る複数の絶縁部５６を含む。絶縁部５６は、絶縁性材料、例えばエポキシ樹脂によって形成されている。図１２および図１３に示されるように、第１～第４配線部１１０，１２０，１３０，１４０は、基板表面５２および基板裏面５４のいずれにも露出している。
【0063】
図１２および図１３に示されるように、第１配線部１１０は、互いに連続した第１アイランド１１２および第２アイランド１１４と、複数のリード１１６とを含む。第１アイランド１１２は、表面１１２ＳＡ（図１２参照）と裏面１１２ＳＢ（図１３参照）を含み、裏面１１２ＳＢは、平面視において表面１１２ＳＡよりもわずかに小さいサイズで形成されている。第２アイランド１１４は、表面１１４ＳＡ（図１２参照）と裏面１１４ＳＢ（図１３参照）を含み、裏面１１４ＳＢは、平面視において表面１１４ＳＡよりもわずかに小さいサイズで形成されている。第１アイランド１１２の表面１１２ＳＡと第２アイランド１１４の表面１１４ＳＡとは連続しており、それら２つの表面１１２ＳＡ，１１４ＳＡの間に物理的な境界はない。第１アイランド１１２の裏面１１２ＳＢと第２アイランド１１４の裏面１１４ＳＢとの間には、第１配線部１１０のほぼ半分の厚みに相当する深さで凹部１１８が設けられている（図１６参照）。したがって、第１アイランド１１２と第２アイランド１１４は互いに連続している。絶縁部５６は、凹部１１８内にも充填されている。
【0064】
第２配線部１２０は、第１アイランド１１２に隣接して配置された第３アイランド１２２と、複数のリード１２４とを含む。第３アイランド１２２は、表面１２２ＳＡ（図１２参照）と裏面１２２ＳＢ（図１３参照）を含み、裏面１２２ＳＢは、平面視において表面１２２ＳＡよりもわずかに小さいサイズで形成されている。
【0065】
第３配線部１３０は、第２アイランド１１４に隣接して配置されるとともに第３アイランド１２２に隣接して配置された第４アイランド１３２と、複数のリード１３４とを含む。第４アイランド１３２は、表面１３２ＳＡ（図１２参照）と裏面１３２ＳＢ（図１３参照）を含み、裏面１３２ＳＢは、平面視において表面１３２ＳＡよりもわずかに小さいサイズで形成されている。
【0066】
第４配線部１４０は、第５アイランド１４２と、複数のリード１４４とを含む。第５アイランド１４２は、第４アイランド１３２と第５アイランド１４２との間に第２アイランド１１４が位置するように第２アイランド１１４に隣接して配置されている。第５アイランド１４２は、表面１４２ＳＡ（図１２参照）と裏面１４２ＳＢ（図１３参照）を含み、裏面１４２ＳＢは、平面視において表面１４２ＳＡよりもわずかに小さいサイズで形成されている。
【0067】
図１２、図１４、および図１６に示されるように、半導体発光素子２２は、第１配線部１１０の第１アイランド１１２上に配置されている。半導体発光素子２２は、第１ワイヤ１５０によって第２配線部１２０の第３アイランド１２２に接続された第１電極８２と、第１接合部１５２によって第１アイランド１１２に接合された第２電極８４とを含む。第１電極８２は、半導体発光素子２２の表面２２ＳＡに設けられ、第２電極８４は、半導体発光素子２２の裏面２２ＳＢに設けられている。第１電極８２は、半導体発光素子２２のアノード端子２２Ａ（図１参照）として機能し、第２電極８４は、半導体発光素子２２のカソード端子２２Ｂ（図１参照）として機能する。
【0068】
図１２、図１４、および図１５に示されるように、第２キャパシタ３２は、第１配線部１１０の第１アイランド１１２と第２配線部１２０の第３アイランド１２２とに跨がって配置されている。第２キャパシタ３２は、第２接合部１６０によって第３アイランド１２２に接合された第１電極９２と、第３接合部１６２によって第１アイランド１１２に接合された第２電極９４とを含む。第１電極９２は、第２キャパシタ３２の第１端子３２Ａ（図１参照）として機能し、第２電極９４は、第２キャパシタ３２の第２端子３２Ｂ（図１参照）として機能する。
【0069】
図１２、図１４、および図１５に示されるように、第１キャパシタ２６は、第２配線部１２０の第３アイランド１２２と第３配線部１３０の第４アイランド１３２とに跨がって配置されている。第１キャパシタ２６は、第４接合部１７０によって第３アイランド１２２に接合された第１電極９６と、第５接合部１７２によって第４アイランド１３２に接合された第２電極９８とを含む。第１電極９６は、第１キャパシタ２６の第１端子２６Ａ（図１参照）として機能し、第２電極９８は、第１キャパシタ２６の第２端子２６Ｂ（図１参照）として機能する。
【0070】
図１２、図１５、および図１６に示されるように、スイッチング素子２４は、第１配線部１１０の第２アイランド１１４上に配置されている。スイッチング素子２４は、第６接合部１８０によって第２アイランド１１４に接合された第１電極１０２と、第１ワイヤ１８２によって第４アイランド１３２に接続された第２電極１０４と、第２ワイヤ１８４によって第５アイランド１４２に接続された第３電極１０６とを含む。第１電極１０２は、スイッチング素子２４の裏面２４ＳＢに設けられている。第２電極１０４は、スイッチング素子２４の表面２４ＳＡの一部に設けられている。第３電極１０６は、スイッチング素子２４の表面２４ＳＡの他の一部に設けられている。第２電極１０４は、第３電極１０６よりも大きなサイズで形成されている。第１電極１０２は、スイッチング素子２４の第１端子２４Ａ（例えばＭＯＳＦＥＴのドレイン端子：図１参照）として機能し、第２電極１０４は、スイッチング素子２４の第２端子２４Ａ（例えばＭＯＳＦＥＴのソース端子：図１参照）として機能する。第３電極１０６は、スイッチング素子２４の制御端子２４Ｃ（例えばＭＯＳＦＥＴのゲート端子：図１参照）として機能する。
【0071】
このように構成された配線レイアウトでは、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２が、第１～第３配線部１１０，１２０，１３０によって互いに電気的に接続される。第３実施形態では、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２が、第１～第３配線部１１０，１２０，１３０およびワイヤ１５０，１８２によって電気的に接続される。また、第４配線部１４０およびワイヤ１８４を通じて供給される制御電圧によって、スイッチング素子２４がスイッチング制御される。また、互いに隣接する第１～第３配線部１１０，１２０，１３０およびワイヤ１５０，１８２によって、半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６がループ接続されて第１電流ループ２０Ｌ（図３参照）の配線経路が形成される。また、互いに隣接する第１～第３配線部１１０，１２０，１３０およびワイヤ１８２によって、第１電流回路２０のスイッチング素子２４および第１キャパシタ２６と、第２電流回路３０の第２キャパシタ３２とがループ接続されて第２電流ループ３０Ｌ１（図２参照）の配線経路が形成される。さらには、互いに隣接する第１および第２配線部１１０，１２０とワイヤ１５０との組み合わせによって、第１電流回路２０の半導体発光素子２２と第２電流回路３０の第２キャパシタ３２とがループ接続されて第３電流ループ３０Ｌ２（図４参照）の配線経路が形成される。
【0072】
このような配線レイアウトによれば、単一パッケージ内に半導体発光装置１０をモジュールとして構成することができる。これにより、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２を相互に接続する配線の総配線長を短くすることができる。さらには、第１～第４配線部１１０，１２０，１３０，１４０は基板５０内において互いに隣接する状態でレイアウトされているため、配線間隔も短くすることができる。その結果、第１電流ループ２０Ｌ内の寄生インダクタンス４２の値および第３電流ループ３０Ｌ２内の寄生インダクタンス４４の値を小さくすることができる。
【0073】
第３実施形態の半導体発光装置１０は、第１実施形態の利点（１－１）～（１－３）に加えて、以下の利点を有する。
（３－１）半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２が、第１～第４配線部１１０，１２０，１３０，１４０を含む基板５０上に実装されている。半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２は、第１～第３配線部１１０，１２０，１３０およびワイヤ１５０，１８２によって互いに電気的に接続されている。これにより、単一パッケージ内に半導体発光装置１０をモジュールとして構成することができるため、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２を相互に接続する配線の総配線長を短くすることができる。その結果、第１電流ループ２０Ｌ内の寄生インダクタンス４２の値および第３電流ループ３０Ｌ２内の寄生インダクタンス４４の値を小さくすることができる。
（３－１）半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２が、第１～第４配線部１１０，１２０，１３０，１４０を含む基板５０上に実装されている。半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２は、第１～第３配線部１１０，１２０，１３０およびワイヤ１５０，１８２によって互いに電気的に接続されている。これにより、単一パッケージ内に半導体発光装置１０をモジュールとして構成することができるため、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２を相互に接続する配線の総配線長を短くすることができる。その結果、第１電流ループ２０Ｌ内の寄生インダクタンス４２の値および第３電流ループ３０Ｌ２内の寄生インダクタンス４４の値を小さくすることができる。
【0074】
（３－２）第１～第４配線部１１０，１２０，１３０，１４０は基板５０内において互いに隣接する状態でレイアウトされている。これにより、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２を相互に接続する配線の配線間隔を短くすることができる。その結果、第１電流ループ２０Ｌ内の寄生インダクタンス４２の値および第３電流ループ３０Ｌ２内の寄生インダクタンス４４の値をより小さくすることができる。
【0075】
［変更例］
上記各実施形態は、以下のように変更して実施することができる。また、上記各実施形態および以下の各変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
上記各実施形態は、以下のように変更して実施することができる。また、上記各実施形態および以下の各変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
【0076】
・図１７は、変更例の半導体発光装置１０Ｂの概略回路図である。図１７の半導体発光装置１０Ｂは、半導体発光素子２２に並列に逆接続された保護ダイオード３６を備えている。その他の構成は、第１実施形態の半導体発光装置１０（図１参照）と同じである。
【0077】
図１７の構成では、保護ダイオード３６は還流ダイオードとして機能する。保護ダイオード３６のアノード端子３６Ａは半導体発光素子２２のカソード端子２２Ｂに接続されており、保護ダイオード３６のカソード端子３６Ｂは半導体発光素子２２のアノード端子２２Ａに接続されている。このような保護ダイオード３６は、半導体発光素子２２に逆方向電流が流れて半導体発光素子２２が破損することを抑制する。なお、この保護ダイオード３６は、図６に示される半導体発光装置１０Ａに設けられてもよいし、以下で説明する図１８に示される半導体発光装置１０Ｃに設けられてもよい。
【0078】
・図１８は、他の変更例の半導体発光装置１０Ｃの概略回路図である。図１８の半導体発光装置１０Ｃは、第１実施形態の半導体発光装置１０（図１参照）と比較すると、第１電流回路２０においてループ状に直列に接続される半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６の配置（接続順序）が変更されている。このような配置の変更を除くその他の構成は、第１実施形態の半導体発光装置１０と同じである。
【0079】
図１８の構成では、半導体発光素子２２のアノード端子２２Ａは、スイッチング素子２４の第２端子２４Ｂ（図１８の例ではＭＯＳＦＥＴのソース端子）に接続されている。スイッチング素子２４の第１端子２４Ａ（図１８の例ではＭＯＳＦＥＴのドレイン端子）は、第１キャパシタ２６の第１端子２６Ａに接続されている。半導体発光素子２２のカソード端子２２Ｂは、第１キャパシタ２６の第２端子２６Ｂに接続されている。このように、半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６が第１電流回路２０においてループ状に直列に接続される構成であれば、その配置（接続順序）は限定されない。このような図１８の構成でも、上記第１実施形態と同様な利点が得られる。
【0080】
・図１９は、他の変更例の半導体発光装置１０Ｄの概略回路図である。図１８の場合と同様に、図１９の半導体発光装置１０Ｄでも、第１電流回路２０においてループ状に直列に接続される半導体発光素子２２、スイッチング素子２４、および第１キャパシタ２６の配置（接続順序）が変更されている。これに加えて、半導体発光装置１０Ｄは、半導体発光素子２２に並列に逆接続された保護ダイオード３８をさらに備えている。この保護ダイオード３８は、半導体発光素子２２に逆方向電流が流れることを抑制する役割を果たす。加えて、保護ダイオード３８は、スイッチング素子２４がオフ状態にあるときに定電圧源１２の電圧に基づいた電流を第１キャパシタ２６に流して第１キャパシタ２６を充電する充電ダイオードとしての役割を果たす。その他の構成は、第１実施形態の半導体発光装置１０（図１参照）と同じである。
【0081】
図１９の構成では、半導体発光素子２２と第１キャパシタ２６が直列に接続されて直列回路を形成し、この直列回路にスイッチング素子２４が並列に接続されている。第１キャパシタ２６の第１端子２６Ａは、半導体発光素子２２のアノード端子２２Ａに接続されている。半導体発光素子２２のカソード端子２２Ｂは、スイッチング素子２４の第１端子２４Ａ（図１９の例ではＭＯＳＦＥＴのドレイン端子）に接続されている。スイッチング素子２４の第２端子２４Ｂ（図１９の例ではＭＯＳＦＥＴのソース端子）は、第１キャパシタ２６の第２端子２６Ｂに接続されている。保護ダイオード３８のアノード端子３８Ａは半導体発光素子２２のカソード端子２２Ｂに接続されており、保護ダイオード３８のカソード端子３８Ｂは半導体発光素子２２のアノード端子２２Ａに接続されている。この構成では、スイッチング素子２４がオフ状態にあるとき、定電圧源１２の電圧に応じた電流が保護ダイオード３８を介して第１キャパシタ２６に流れることで、第１キャパシタ２６が充電される。また、図１７の保護ダイオード３６と同様に、保護ダイオード３８は、半導体発光素子２２に逆方向電流が流れて半導体発光素子２２が破損することを抑制する。したがって、図１９の構成では、上記第１実施形態と同様な利点とともに図１７の構成の利点が得られる。
【0082】
・図６に示される半導体発光装置１０Ａに設けられる抵抗３４を、図１７～図１９に示される半導体発光装置１０Ｂ～１０Ｄに設けてもよい。
・第３実施形態で説明した配線レイアウト（第１～第４配線部１１０，１２０，１３０，１４０の配置）、各配線部１１０，１２０，１３０，１４０の配線形状、および配線部の数は、図１２～図１６に示されたものに必ずしも限定されない。例えば、第４配線部１４０の第５アイランド１４２は、第１配線部１１０の第２アイランド１１４にのみ隣接し、第１配線部１１０の第１アイランド１１２に隣接しないような配線形状および配線レイアウトでもよい。さらには、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２の搭載位置についても、図１２～図１６に示されたものに必ずしも限定されない。
・第３実施形態で説明した配線レイアウト（第１～第４配線部１１０，１２０，１３０，１４０の配置）、各配線部１１０，１２０，１３０，１４０の配線形状、および配線部の数は、図１２～図１６に示されたものに必ずしも限定されない。例えば、第４配線部１４０の第５アイランド１４２は、第１配線部１１０の第２アイランド１１４にのみ隣接し、第１配線部１１０の第１アイランド１１２に隣接しないような配線形状および配線レイアウトでもよい。さらには、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２の搭載位置についても、図１２～図１６に示されたものに必ずしも限定されない。
【0083】
・第３実施形態では、半導体発光素子２２、スイッチング素子２４、第１キャパシタ２６、および第２キャパシタ３２のすべてを単一パッケージ内において基板５０上に搭載したが、これらの電子部品のうちの一部を外付けとしてもよい。例えば、第１キャパシタ２６を外付けとしたり、第２キャパシタ３２を外付けとしたり、または第１キャパシタ２６および第２キャパシタ３２の双方を外付けとしたりしてもよい。第２キャパシタ３２を外付けとする場合は、第３電流ループ３０Ｌ２内の寄生インダクタンス４４の値が第１電流ループ２０Ｌ内の寄生インダクタンス４２の値の２倍以下となるように第３電流ループ３０Ｌ２の配線経路（例えば、配線長さなど）を考慮する。寄生インダクタンス４２，４４がこのような関係を満たすことで、第２キャパシタ３２を設けることによる出力立ち上がり特性の改善効果を良好に維持することができる。
【0084】
・上記各実施形態および上記各変形例において、半導体発光素子２２は、ＶＣＳＥＬに限定されず、他の半導体レーザダイオードであってもよいし、ＬＥＤであってもよい。
・上記各実施形態および上記各変形例において、スイッチング素子２４は、ＭＯＳＦＥＴに限定されず、バイポーラトランジスタであってもよい。
・上記各実施形態および上記各変形例において、スイッチング素子２４は、ＭＯＳＦＥＴに限定されず、バイポーラトランジスタであってもよい。
【0085】
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、例えば、「第１要素が第２要素上に実装される」という表現は、或る実施形態では第１要素が第２要素に接触して第２要素上に直接配置され得るが、他の実施形態では第１要素が第２要素に接触することなく第２要素の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１要素と第２要素との間に他の要素が形成される構造を排除しない。
【0086】
本開示で使用されるＺ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造（例えば、図９に示される構造）は、本明細書で説明されるＺ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、Ｘ軸方向が鉛直方向であってもよく、またはＹ軸方向が鉛直方向であってもよい。
【0087】
［付記］
上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、各付記に記載された構成要素に対応する実施形態の構成要素の符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、各付記に記載された構成要素に対応する実施形態の構成要素の符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
【0088】
（付記Ａ１）
ループ状に直列に接続された半導体発光素子（２２）、スイッチング素子（２４）、および第１キャパシタ（２６）と、
前記半導体発光素子（２２）に並列に接続された第２キャパシタ（３２）と、
を備える半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
ループ状に直列に接続された半導体発光素子（２２）、スイッチング素子（２４）、および第１キャパシタ（２６）と、
前記半導体発光素子（２２）に並列に接続された第２キャパシタ（３２）と、
を備える半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
【0089】
（付記Ａ２）
前記第１キャパシタ（２６）は、前記半導体発光素子（２２）と前記スイッチング素子（２４）との直列回路に並列に接続されている、付記Ａ１に記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ）。
前記第１キャパシタ（２６）は、前記半導体発光素子（２２）と前記スイッチング素子（２４）との直列回路に並列に接続されている、付記Ａ１に記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ）。
【0090】
（付記Ａ３）
前記半導体発光素子（２２）は、アノード端子（２２Ａ）とカソード端子（２２Ｂ）とを含み、
前記スイッチング素子（２４）は、前記カソード端子（２２Ｂ）に接続された第１端子（２４Ａ）と、第２端子（２４Ｂ）と、前記スイッチング素子（２４）をオンオフする制御電圧が印加される制御端子（２４Ｃ）とを含み、
前記第１キャパシタ（２６）は、前記半導体発光素子（２２）の前記アノード端子（２２Ａ）に接続された第１端子（２６Ａ）と、前記スイッチング素子（２４）の前記第２端子（２４Ｂ）に接続された第２端子（２６Ｂ）とを含み、
前記第２キャパシタ（３２）は、前記半導体発光素子（２２）の前記アノード端子（２２Ａ）に接続された第１端子（３２Ａ）と、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続された第２端子（３２Ｂ）とを含む、付記Ａ２に記載の半導体発光装置（１０；１０Ａ；１０Ｂ）。
前記半導体発光素子（２２）は、アノード端子（２２Ａ）とカソード端子（２２Ｂ）とを含み、
前記スイッチング素子（２４）は、前記カソード端子（２２Ｂ）に接続された第１端子（２４Ａ）と、第２端子（２４Ｂ）と、前記スイッチング素子（２４）をオンオフする制御電圧が印加される制御端子（２４Ｃ）とを含み、
前記第１キャパシタ（２６）は、前記半導体発光素子（２２）の前記アノード端子（２２Ａ）に接続された第１端子（２６Ａ）と、前記スイッチング素子（２４）の前記第２端子（２４Ｂ）に接続された第２端子（２６Ｂ）とを含み、
前記第２キャパシタ（３２）は、前記半導体発光素子（２２）の前記アノード端子（２２Ａ）に接続された第１端子（３２Ａ）と、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続された第２端子（３２Ｂ）とを含む、付記Ａ２に記載の半導体発光装置（１０；１０Ａ；１０Ｂ）。
【0091】
（付記Ａ４）
前記半導体発光素子（２２）に並列に逆接続された保護ダイオード（３６；３８）をさらに備える付記Ａ１～Ａ３のうちのいずれか一つに記載の半導体発光装置（１０Ｂ；１０Ｄ）。
前記半導体発光素子（２２）に並列に逆接続された保護ダイオード（３６；３８）をさらに備える付記Ａ１～Ａ３のうちのいずれか一つに記載の半導体発光装置（１０Ｂ；１０Ｄ）。
【0092】
（付記Ａ５）
前記スイッチング素子（２４）は、前記半導体発光素子（２２）と前記第１キャパシタ（２６）との直列回路に並列に接続されており、
前記半導体発光素子（２２）に並列に逆接続された保護ダイオード（３８）を備える付記Ａ１に記載の半導体発光装置（１０Ｄ）。
前記スイッチング素子（２４）は、前記半導体発光素子（２２）と前記第１キャパシタ（２６）との直列回路に並列に接続されており、
前記半導体発光素子（２２）に並列に逆接続された保護ダイオード（３８）を備える付記Ａ１に記載の半導体発光装置（１０Ｄ）。
【0093】
（付記Ａ６）
前記半導体発光素子（２２）は、アノード端子（２２Ａ）とカソード端子（２２Ｂ）とを含み、
前記第１キャパシタ（２６）は、前記アノード端子（２２Ａ）に接続された第１端子（２６Ａ）と、第２端子（２６Ｂ）とを含み、
前記スイッチング素子（２４）は、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続された第１端子（２４Ａ）と、前記第１キャパシタ（２６）の前記第２端子（２６Ｂ）に接続された第２端子（２４Ｂ）と、前記スイッチング素子（２４）をオンオフする制御電圧が印加される制御端子（２４Ｃ）とを含み、
前記第２キャパシタ（３２）は、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続された第１端子（３２Ａ）と、前記半導体発光素子（２２）の前記アノード端子（２２Ａ）に接続された第２端子（３２Ｂ）とを含み、
前記保護ダイオード（３８）は、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続されたアノード端子（３８Ａ）と、前記半導体発光素子（２２）の前記アノード端子（２２Ａ）に接続されたカソード端子（３８Ｂ）とを含む、付記Ａ５に記載の半導体発光装置（１０Ｄ）。
前記半導体発光素子（２２）は、アノード端子（２２Ａ）とカソード端子（２２Ｂ）とを含み、
前記第１キャパシタ（２６）は、前記アノード端子（２２Ａ）に接続された第１端子（２６Ａ）と、第２端子（２６Ｂ）とを含み、
前記スイッチング素子（２４）は、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続された第１端子（２４Ａ）と、前記第１キャパシタ（２６）の前記第２端子（２６Ｂ）に接続された第２端子（２４Ｂ）と、前記スイッチング素子（２４）をオンオフする制御電圧が印加される制御端子（２４Ｃ）とを含み、
前記第２キャパシタ（３２）は、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続された第１端子（３２Ａ）と、前記半導体発光素子（２２）の前記アノード端子（２２Ａ）に接続された第２端子（３２Ｂ）とを含み、
前記保護ダイオード（３８）は、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続されたアノード端子（３８Ａ）と、前記半導体発光素子（２２）の前記アノード端子（２２Ａ）に接続されたカソード端子（３８Ｂ）とを含む、付記Ａ５に記載の半導体発光装置（１０Ｄ）。
【0094】
（付記Ａ７）
前記半導体発光素子（２２）は、アノード端子（２２Ａ）とカソード端子（２２Ｂ）とを含み、
前記スイッチング素子（２４）は、第１端子（２４Ａ）と、前記アノード端子（２２Ａ）に接続された第２端子（２４Ｂ）と、前記スイッチング素子（２４）をオンオフする制御電圧が印加される制御端子（２４Ｃ）とを含み、
前記第１キャパシタ（２６）は、前記スイッチング素子（２４）の前記第１端子（２４Ａ）に接続された第１端子（２６Ａ）と、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続された第２端子（２６Ｂ）とを含み、
前記第２キャパシタ（３２）は、前記半導体発光素子（２２）の前記アノード端子（２２Ａ）に接続された第１端子（３２Ａ）と、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続された第２端子（３２Ｂ）とを含む、付記Ａ１またはＡ２に記載の半導体発光装置（１０Ｃ）。
前記半導体発光素子（２２）は、アノード端子（２２Ａ）とカソード端子（２２Ｂ）とを含み、
前記スイッチング素子（２４）は、第１端子（２４Ａ）と、前記アノード端子（２２Ａ）に接続された第２端子（２４Ｂ）と、前記スイッチング素子（２４）をオンオフする制御電圧が印加される制御端子（２４Ｃ）とを含み、
前記第１キャパシタ（２６）は、前記スイッチング素子（２４）の前記第１端子（２４Ａ）に接続された第１端子（２６Ａ）と、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続された第２端子（２６Ｂ）とを含み、
前記第２キャパシタ（３２）は、前記半導体発光素子（２２）の前記アノード端子（２２Ａ）に接続された第１端子（３２Ａ）と、前記半導体発光素子（２２）の前記カソード端子（２２Ｂ）に接続された第２端子（３２Ｂ）とを含む、付記Ａ１またはＡ２に記載の半導体発光装置（１０Ｃ）。
【0095】
（付記Ａ８）
前記第２キャパシタ（３２）の容量値が前記第１キャパシタ（２６）の容量値の１／１００以下に設定されている、付記Ａ１～Ａ７のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
前記第２キャパシタ（３２）の容量値が前記第１キャパシタ（２６）の容量値の１／１００以下に設定されている、付記Ａ１～Ａ７のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
【0096】
（付記Ａ９）
前記第１キャパシタ（２６）の容量値が１０ｎＦ以上１０μＦ以下に設定されており、
前記第２キャパシタ（３２）の容量値が５０ｐＦ以上１０ｎＦ以下に設定されている、付記Ａ１～Ａ８のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
前記第１キャパシタ（２６）の容量値が１０ｎＦ以上１０μＦ以下に設定されており、
前記第２キャパシタ（３２）の容量値が５０ｐＦ以上１０ｎＦ以下に設定されている、付記Ａ１～Ａ８のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
【0097】
（付記Ａ１０）
前記第２キャパシタ（３２）に並列に接続された抵抗（３４）をさらに備える付記Ａ１～Ａ９のうちのいずれか一つに記載の半導体発光装置（１０Ａ）。
前記第２キャパシタ（３２）に並列に接続された抵抗（３４）をさらに備える付記Ａ１～Ａ９のうちのいずれか一つに記載の半導体発光装置（１０Ａ）。
【0098】
（付記Ａ１１）
前記抵抗（３４）の抵抗値が２００Ω以上１０ｋΩ以下に設定される、付記Ａ１０に記載の半導体発光装置（１０Ａ）。
前記抵抗（３４）の抵抗値が２００Ω以上１０ｋΩ以下に設定される、付記Ａ１０に記載の半導体発光装置（１０Ａ）。
【0099】
（付記Ａ１２）
前記半導体発光素子（２２）および前記第２キャパシタ（３２）によって形成される電流ループ（３０Ｌ２）内の寄生インダクタンス（４４）の値が、前記半導体発光素子（２２）、前記スイッチング素子（２４）、および前記第１キャパシタ（２６）によって形成される電流ループ（２０Ｌ）内の寄生インダクタンス（４２）の値の２倍以下に設定されている、付記Ａ１～Ａ１１のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
前記半導体発光素子（２２）および前記第２キャパシタ（３２）によって形成される電流ループ（３０Ｌ２）内の寄生インダクタンス（４４）の値が、前記半導体発光素子（２２）、前記スイッチング素子（２４）、および前記第１キャパシタ（２６）によって形成される電流ループ（２０Ｌ）内の寄生インダクタンス（４２）の値の２倍以下に設定されている、付記Ａ１～Ａ１１のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
【0100】
（付記Ａ１３）
前記半導体発光素子（２２）が垂直共振器型面発光レーザ（ＶＣＳＥＬ）である、付記Ａ１～Ａ１２のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
前記半導体発光素子（２２）が垂直共振器型面発光レーザ（ＶＣＳＥＬ）である、付記Ａ１～Ａ１２のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
【0101】
（付記Ａ１４）
前記半導体発光素子（２２）が発光ダイオード（ＬＥＤ）である、付記Ａ１～Ａ１２のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
前記半導体発光素子（２２）が発光ダイオード（ＬＥＤ）である、付記Ａ１～Ａ１２のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
【0102】
（付記Ａ１５）
前記スイッチング素子（２４）が金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、付記Ａ１～Ａ１４のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
前記スイッチング素子（２４）が金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、付記Ａ１～Ａ１４のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
【0103】
（付記Ａ１６）
前記スイッチング素子（２４）がバイポーラトランジスタである、付記Ａ１～Ａ１４のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
前記スイッチング素子（２４）がバイポーラトランジスタである、付記Ａ１～Ａ１４のうちのいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
【0104】
（付記Ａ１７）
複数の配線部（１１０，１２０，１３０，１４０）を含む基板（５０）を備え、
前記半導体発光素子（２２）、前記スイッチング素子（２４）、前記第１キャパシタ（２６）、および前記第２キャパシタ（３２）は前記複数の配線部（１１０，１２０，１３０，１４０）によって互いに電気的に接続される、付記Ａ１～Ａ１６のうちのいずれか一つに記載の半導体発光装置（１０）。
複数の配線部（１１０，１２０，１３０，１４０）を含む基板（５０）を備え、
前記半導体発光素子（２２）、前記スイッチング素子（２４）、前記第１キャパシタ（２６）、および前記第２キャパシタ（３２）は前記複数の配線部（１１０，１２０，１３０，１４０）によって互いに電気的に接続される、付記Ａ１～Ａ１６のうちのいずれか一つに記載の半導体発光装置（１０）。
【0105】
（付記Ａ１８）
前記複数の配線部（１１０，１２０，１３０，１４０）は、
互いに連続した第１アイランド（１１２）および第２アイランド（１１４）を含む第１配線部（１１０）と、
前記第１アイランド（１１２）に隣接して配置された第３アイランド（１２２）を含む第２配線部（１２０）と、
前記第２アイランド（１１４）に隣接して配置されるとともに前記第３アイランド（１２２）に隣接して配置された第４アイランド（１３２）を含む第３配線部（１３０）と、を含み、
前記半導体発光素子（２２）は、前記第１アイランド（１１２）上に配置され、
前記スイッチング素子（２４）は、前記第２アイランド（１１４）上に配置され、
前記第２キャパシタ（３２）は、前記第１アイランド（１１２）と前記第３アイランド（１２２）とに跨がって配置され、
前記第１キャパシタ（２６）は、前記第３アイランド（１２２）と前記第４アイランド（１３２）とに跨がって配置されている、付記Ａ１７に記載の半導体発光装置（１０）。
前記複数の配線部（１１０，１２０，１３０，１４０）は、
互いに連続した第１アイランド（１１２）および第２アイランド（１１４）を含む第１配線部（１１０）と、
前記第１アイランド（１１２）に隣接して配置された第３アイランド（１２２）を含む第２配線部（１２０）と、
前記第２アイランド（１１４）に隣接して配置されるとともに前記第３アイランド（１２２）に隣接して配置された第４アイランド（１３２）を含む第３配線部（１３０）と、を含み、
前記半導体発光素子（２２）は、前記第１アイランド（１１２）上に配置され、
前記スイッチング素子（２４）は、前記第２アイランド（１１４）上に配置され、
前記第２キャパシタ（３２）は、前記第１アイランド（１１２）と前記第３アイランド（１２２）とに跨がって配置され、
前記第１キャパシタ（２６）は、前記第３アイランド（１２２）と前記第４アイランド（１３２）とに跨がって配置されている、付記Ａ１７に記載の半導体発光装置（１０）。
【0106】
（付記Ａ１９）
前記複数の配線部（１１０，１２０，１３０，１４０）は、第５アイランド（１４２）を含む第４配線部（１４０）を含み、前記第５アイランド（１４２）は、前記第４アイランド（１３２）と前記第５アイランド（１４２）との間に前記第２アイランド（１１４）が位置するように前記第２アイランド（１１４）に隣接して配置されており、
前記半導体発光素子（２２）は、第１ワイヤ（１５０）によって前記第３アイランド（１２２）に接続された第１電極（８２）と、第１接合部（１５２）によって前記第１アイランド（１１２）に接合された第２電極（８４）とを含み、
前記第２キャパシタ（３２）は、第２接合部（１６０）によって前記第３アイランド（１２２）に接合された第１電極（９２）と、第３接合部（１６２）によって前記第１アイランド（１１２）に接合された第２電極（９４）とを含み、
前記第１キャパシタ（２６）は、第４接合部（１７０）によって前記第３アイランド（１２２）に接合された第１電極（９６）と、第５接合部（１７２）によって前記第４アイランド（１３２）に接合された第２電極（９８）とを含み、
前記スイッチング素子（２４）は、第６接合部（１８０）によって前記第２アイランド（１１４）に接合された第１電極（１０２）と、第１ワイヤ（１８２）によって前記第４アイランド（１３２）に接続された第２電極（１０４）と、第２ワイヤ（１８４）によって前記第５アイランド（１４２）に接続された第３電極（１０６）とを含む、付記Ａ１８に記載の半導体発光装置（１０）。
前記複数の配線部（１１０，１２０，１３０，１４０）は、第５アイランド（１４２）を含む第４配線部（１４０）を含み、前記第５アイランド（１４２）は、前記第４アイランド（１３２）と前記第５アイランド（１４２）との間に前記第２アイランド（１１４）が位置するように前記第２アイランド（１１４）に隣接して配置されており、
前記半導体発光素子（２２）は、第１ワイヤ（１５０）によって前記第３アイランド（１２２）に接続された第１電極（８２）と、第１接合部（１５２）によって前記第１アイランド（１１２）に接合された第２電極（８４）とを含み、
前記第２キャパシタ（３２）は、第２接合部（１６０）によって前記第３アイランド（１２２）に接合された第１電極（９２）と、第３接合部（１６２）によって前記第１アイランド（１１２）に接合された第２電極（９４）とを含み、
前記第１キャパシタ（２６）は、第４接合部（１７０）によって前記第３アイランド（１２２）に接合された第１電極（９６）と、第５接合部（１７２）によって前記第４アイランド（１３２）に接合された第２電極（９８）とを含み、
前記スイッチング素子（２４）は、第６接合部（１８０）によって前記第２アイランド（１１４）に接合された第１電極（１０２）と、第１ワイヤ（１８２）によって前記第４アイランド（１３２）に接続された第２電極（１０４）と、第２ワイヤ（１８４）によって前記第５アイランド（１４２）に接続された第３電極（１０６）とを含む、付記Ａ１８に記載の半導体発光装置（１０）。
【0107】
（付記Ａ２０）
前記半導体発光素子（２２）、前記スイッチング素子（２４）、前記第１キャパシタ（２６）、および前記第２キャパシタ（３２）を収容し、前記基板（５０）の厚さ方向に開口する開口部（６４Ａ）を有するケース（６０）と、
前記ケース（６０）の前記開口部（６４Ａ）を覆う透光性の光拡散板（７０）と、
を備える付記Ａ１１～Ａ１９のうちいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
前記半導体発光素子（２２）、前記スイッチング素子（２４）、前記第１キャパシタ（２６）、および前記第２キャパシタ（３２）を収容し、前記基板（５０）の厚さ方向に開口する開口部（６４Ａ）を有するケース（６０）と、
前記ケース（６０）の前記開口部（６４Ａ）を覆う透光性の光拡散板（７０）と、
を備える付記Ａ１１～Ａ１９のうちいずれか一つに記載の半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
【0108】
（付記Ｂ１）
半導体発光素子（２２）、スイッチング素子（２４）、および第１キャパシタ（２６）を含む第１電流回路（２０）と、
前記半導体発光素子（２２）に並列に接続された第２キャパシタ（３２）を含む第２電流回路（３０）と、を備え、
前記スイッチング素子（２４）のオン状態で前記第２キャパシタ（３２）の電圧が前記スイッチング素子（２４）の閾値電圧以上のとき、前記第１電流回路（２０）は、前記半導体発光素子（２２）、前記スイッチング素子（２４）、および前記第１キャパシタ（２６）による第１電流ループ（２０Ｌ）を形成し、
前記スイッチング素子（２４）のオン状態で前記第２キャパシタ（３２）の電圧が前記スイッチング素子（２４）の閾値電圧未満のとき、前記第１電流回路（２０）および前記第２電流回路（３０）は、前記第１キャパシタ（２６）、前記第２キャパシタ（３２）、および前記スイッチング素子（２４）による第２電流ループ（３０Ｌ１）を形成し、
前記スイッチング素子（２４）のオフ状態で、前記第１電流回路（２０）および前記第２電流回路（３０）は、前記半導体発光素子（２２）および前記第２キャパシタ（３２）による第３電流ループ（３０Ｌ２）を形成する、半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
半導体発光素子（２２）、スイッチング素子（２４）、および第１キャパシタ（２６）を含む第１電流回路（２０）と、
前記半導体発光素子（２２）に並列に接続された第２キャパシタ（３２）を含む第２電流回路（３０）と、を備え、
前記スイッチング素子（２４）のオン状態で前記第２キャパシタ（３２）の電圧が前記スイッチング素子（２４）の閾値電圧以上のとき、前記第１電流回路（２０）は、前記半導体発光素子（２２）、前記スイッチング素子（２４）、および前記第１キャパシタ（２６）による第１電流ループ（２０Ｌ）を形成し、
前記スイッチング素子（２４）のオン状態で前記第２キャパシタ（３２）の電圧が前記スイッチング素子（２４）の閾値電圧未満のとき、前記第１電流回路（２０）および前記第２電流回路（３０）は、前記第１キャパシタ（２６）、前記第２キャパシタ（３２）、および前記スイッチング素子（２４）による第２電流ループ（３０Ｌ１）を形成し、
前記スイッチング素子（２４）のオフ状態で、前記第１電流回路（２０）および前記第２電流回路（３０）は、前記半導体発光素子（２２）および前記第２キャパシタ（３２）による第３電流ループ（３０Ｌ２）を形成する、半導体発光装置（１０；１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ）。
【0109】
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
【符号の説明】
【0110】
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…半導体発光装置
２０…第１電流回路
２０Ｌ…第１電流ループ
２２…半導体発光素子
２４…スイッチング素子
２６…第１キャパシタ
３０…第２電流回路
３０Ｌ１…第２電流ループ
３０Ｌ２…第３電流ループ
３２…第２キャパシタ
３４…抵抗
３６…保護ダイオード
３８…保護ダイオード
４２…寄生インダクタンス
４４…寄生インダクタンス
５０…基板
６０…ケース
６４Ａ…開口部
７０…光拡散板
１１０…第１配線部
１１２…第１アイランド
１１４…第２アイランド
１２０…第２配線部
１２２…第３アイランド
１３０…第３配線部
１３２…第４アイランド
１４０…第４配線部
１４２…第５アイランド
２０…第１電流回路
２０Ｌ…第１電流ループ
２２…半導体発光素子
２４…スイッチング素子
２６…第１キャパシタ
３０…第２電流回路
３０Ｌ１…第２電流ループ
３０Ｌ２…第３電流ループ
３２…第２キャパシタ
３４…抵抗
３６…保護ダイオード
３８…保護ダイオード
４２…寄生インダクタンス
４４…寄生インダクタンス
５０…基板
６０…ケース
６４Ａ…開口部
７０…光拡散板
１１０…第１配線部
１１２…第１アイランド
１１４…第２アイランド
１２０…第２配線部
１２２…第３アイランド
１３０…第３配線部
１３２…第４アイランド
１４０…第４配線部
１４２…第５アイランド
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
