特開 2022-137967 チップ型電子部品及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022137967

(43)【公開日】2022-09-22

(54)【発明の名称】チップ型電子部品及びその製造方法

(51)【国際特許分類】

   H01C 7/04 20060101AFI20220914BHJP

【ＦＩ】

H01C7/04

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2021037715

(22)【出願日】2021-03-09

(71)【出願人】

【識別番号】000006264

【氏名又は名称】三菱マテリアル株式会社

(74)【代理人】

【識別番号】100120396

【弁理士】

【氏名又は名称】杉浦 秀幸

(72)【発明者】

【氏名】米澤 岳洋

(72)【発明者】

【氏名】藤原 和崇

【テーマコード（参考）】

5E034

【Ｆターム（参考）】

5E034BB01

5E034DA02

5E034DB20

5E034DC01

5E034DC03

5E034DC06

5E034DC09

5E034DC10

(57)【要約】

【課題】 従来と同様の使用温度及び外形にできると共に、部材点数を増やさず、小型化も可能なチップ型電子部品及びその製造方法を提供すること。
【解決手段】 板状又はブロック状のセラミックス素体２と、セラミックス素体の対向する両面に接合された一対の応力緩和電極３と、一対の応力緩和電極の端面側に形成された一対の端子電極４とを備え、応力緩和電極が、セラミックス素体よりも柔らかい導電材料で形成され、端子電極４の外縁部４ａの少なくとも一部が、応力緩和電極の外周面上に配されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

板状又はブロック状のセラミックス素体と、
前記セラミックス素体の対向する両面に接合された一対の応力緩和電極と、
前記一対の応力緩和電極の端面側に形成された一対の端子電極とを備え、
前記応力緩和電極が、前記セラミックス素体よりも柔らかい導電材料で形成され、
前記端子電極の外縁部の少なくとも一部が、前記応力緩和電極の外周面上に配されていることを特徴とするチップ型電子部品。

【請求項2】

請求項１に記載のチップ型電子部品において、
前記セラミックス素体及び前記応力緩和電極の外周面に形成された絶縁性の保護膜を備えていることを特徴とするチップ型電子部品。

【請求項3】

請求項１又は２に記載のチップ型電子部品において、
前記応力緩和電極が、発泡金属で形成されていることを特徴とするチップ型電子部品。

【請求項4】

請求項１から３のいずれか一項に記載のチップ型電子部品において、
前記セラミックス素体が、サーミスタ材料で形成されていることを特徴とするチップ型電子部品。

【請求項5】

請求項１から４のいずれか一項に記載のチップ型電子部品の製造方法であって、
板状又はブロック状のセラミックス素体の対向する両面に一対の応力緩和電極を接合する応力緩和電極接合工程と、
前記一対の応力緩和電極の端面側に一対の端子電極を形成する端子電極形成工程とを有し、
前記応力緩和電極接合工程で、前記応力緩和電極を前記セラミックス素体よりも柔らかい導電材料で形成し、
前記端子電極形成工程で、前記端子電極の外縁部の少なくとも一部を前記応力緩和電極の外周面上に配することを特徴とするチップ型電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、小型化が可能で高い信頼性を有したサーミスタ等のチップ型電子部品及びその製造方法に関する。

【背景技術】

【0002】

チップ型のサーミスタ素体の両端部に一対の電極部を形成したチップサーミスタが知られている。このサーミスタは、温度によって抵抗値が変化し、その変化が温度に対して非常に敏感なことから、温度センサや電子機器の保護回路など、幅広く使用されている。
近年、携帯機器を中心として電子機器の小型化、基板の高密度実装化に伴って、チップサーミスタのようなチップ型電子部品にはより一層の小型化が求められている。しかしながら、チップ型電子部品には小型化によって強度が低下するにもかかわらず、従来以上の高い信頼性が要求されており、実装した基板の変形や熱膨張によってチップ型電子部品に生じる応力の緩和が必要になる。

【0003】

従来、実装による応力の緩和を行うため、例えば特許文献１では、金属又は合金粉末を熱硬化性樹脂に分散させた電極層を用いたサーミスタ等のチップ型電子部品が記載されている。また、特許文献２では、外部電極に導電性樹脂層を用いた積層コンデンサ等のセラミックス電子部品が記載されている。
また、特許文献３では、メタルフレームである導電脚体を備えた積層コンデンサが記載されている。さらに、特許文献４では、メタルフレームである端子電極接続部と実装接続部と連結部とが端子電極に接続されたセラミックスコンデンサ等の電子部品が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平１０－２８４３４３号公報

【特許文献2】特開２００６－２２９０７７号公報

【特許文献3】特開２００８－１３０９５４号公報

【特許文献4】特開２０１５－１２８０８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

上記従来の技術には、以下の課題が残されている。
図３に示すように、チップサーミスタ等のチップ型電子部品１０１を基板１０２上にはんだ付けにより実装した際、はんだＨによる応力や基板１０２の撓みによって端子電極１０３の接合部分に応力が集中し、セラミックス素体１０４内にクラックＣが発生して素子破壊が生じるおそれがあった。このため、上記従来技術のように、導電性樹脂の樹脂電極を端子電極に用いることも考えられるが、この場合、樹脂の耐熱性が低く、使用温度に制限があるという不都合がある。また、メタルフレームを端子電極に接着する場合、通常のチップ型電子部品と構造や外形が異なることで、実装の難易度が上がると共に部材点数の増加によってコストが増大し、また小型化が困難であるという問題があった。

【0006】

本発明は、前述の課題に鑑みてなされたもので、従来と同様の使用温度及び外形にできると共に、部材点数を増やさず、小型化も可能なチップ型電子部品及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、第１の発明に係るチップ型電子部品は、板状又はブロック状のセラミックス素体と、前記セラミックス素体の対向する両面に接合された一対の応力緩和電極と、前記一対の応力緩和電極の端面側に形成された一対の端子電極とを備え、前記応力緩和電極が、前記セラミックス素体よりも柔らかい導電材料で形成され、前記端子電極の外縁部の少なくとも一部が、前記応力緩和電極の外周面上に配されていることを特徴とする。

【0008】

すなわち、このチップ型電子部品では、応力緩和電極が、セラミックス素体よりも柔らかい導電材料で形成され、端子電極の外縁部の少なくとも一部が、応力緩和電極の外周面上に配されているので、実装時の応力が集中し易い端子電極の外縁部が、柔らかな応力緩和電極の外周面に密着していることで、応力を緩和してクラックによるセラミックス素体等の破壊を抑制することができる。
なお、端子電極の外縁部の少なくとも一部が応力緩和電極の外周面上に配されている状態は、セラミックス素体から応力緩和電極の端面までの距離が、端子電極の外縁部から応力緩和電極の端面までの距離以上の状態を示している。また、本発明では、セラミックス素体から応力緩和電極の端面までの距離が、端子電極の外縁部から応力緩和電極の端面までの距離と同じ場合も、端子電極の外縁部の少なくとも一部が、応力緩和電極の外周面上に配されている状態に含むものとする。

【0009】

第２の発明に係るチップ型電子部品は、第１の発明において、前記セラミックス素体及び前記応力緩和電極の外周面に形成された絶縁性の保護膜を備えていることを特徴とする。
すなわち、このチップ型電子部品では、セラミックス素体及び応力緩和電極の外周面に形成された絶縁性の保護膜を備えているので、端子電極の外縁部と応力緩和電極との間に介在する保護膜によって、よりクラックの発生を抑制することができる。また、端子電極にメッキを施す際や端子電極を実装時にはんだ付けする際に、保護膜で応力緩和電極及びセラミックス素体を保護することができる。

【0010】

第３の発明に係るチップ型電子部品は、第１又は第２の発明において、前記応力緩和電極が、発泡金属で形成されていることを特徴とする。
すなわち、このチップ型電子部品では、応力緩和電極が、発泡金属で形成されているので、ポーラスな構造で柔らかな発泡金属によって応力をより効果的に緩和させることができる。また、端子電極が発泡金属中に一部入り込むことで、強固な接合強度を得ることができる。

【0011】

第４の発明に係るチップ型電子部品は、第１から第３の発明のいずれかにおいて、前記セラミックス素体が、サーミスタ材料で形成されていることを特徴とする。
すなわち、このチップ型電子部品では、セラミックス素体が、サーミスタ材料で形成されているので、小型化しても実装状態で高い信頼性を有するチップサーミスタを得ることができる。
なお、従来の単板構造のサーミスタでは、低抵抗化のためにＣｕの添加を行う場合がある。しかし、Ｃｕはサーミスタの高温安定性を損なう問題がある。これによって特性、用途に制限が生じていたが、本発明では、チップ型ではあるが、応力緩和電極で挟まれたセラミックス素体のサーミスタ材料を薄層化できるため、これまでと同組成であっても抵抗値を下げることができる。

【0012】

第５の発明に係るチップ型電子部品の製造方法は、第１から第４の発明のいずれかのチップ型電子部品の製造方法であって、板状又はブロック状のセラミックス素体の対向する両面に一対の応力緩和電極を接合する応力緩和電極接合工程と、前記一対の応力緩和電極の端面側に一対の端子電極を形成する端子電極形成工程とを有し、前記応力緩和電極接合工程で、前記応力緩和電極を前記セラミックス素体よりも柔らかい導電材料で形成し、前記端子電極形成工程で、前記端子電極の外縁部の少なくとも一部を前記応力緩和電極の外周面上に配することを特徴とする。
すなわち、このチップ型電子部品の製造方法では、応力緩和電極接合工程で、応力緩和電極をセラミックス素体よりも柔らかい導電材料で形成し、端子電極形成工程で、端子電極の外縁部の少なくとも一部を応力緩和電極の外周面上に配するので、基板に一対の端子電極をはんだ付け等で実装した場合でも、接合部分からのクラック発生を防止し、高い信頼性を有するチップ型電子部品を得ることができる。

【発明の効果】

【0013】

本発明によれば、以下の効果を奏する。
すなわち、本発明に係るチップ型電子部品及びその製造方法によれば、応力緩和電極が、セラミックス素体よりも柔らかい導電材料で形成され、端子電極の外縁部の少なくとも一部が、応力緩和電極の外周面上に配されるので、応力を緩和してクラックによるセラミックス素体等の破壊を抑制することができる。
したがって、本発明のチップ型電子部品及びその製造方法によれば、従来と同様の使用温度及び外形にできると共に、部材点数を増やさず、小型化も可能であり、小型化を図っても実装時の安定した信頼性を得ることができ、セラミックス素体のクラック発生を抑制して抵抗値等の変化を低減することができる。特に、本発明のチップ型電子部品は、安定した抵抗値特性が要求されるチップサーミスタとして好適である。

【図面の簡単な説明】

【0014】

【図1】本発明に係るチップ型電子部品及びその製造方法の第１実施形態において、チップ型電子部品を示す断面図である。

【図2】本発明に係るチップ型電子部品及びその製造方法の第２実施形態において、チップ型電子部品を示す断面図である。

【図3】本発明に係るチップ型電子部品及びその製造方法の従来例において、チップ型電子部品を基板上に実装した状態を示す断面図である。

【発明を実施するための形態】

【0015】

以下、本発明に係るチップ型電子部品及びその製造方法の第１実施形態を、図１を参照しながら説明する。なお、以下の説明に用いる各図面では、各部材を認識可能又は認識容易な大きさとするために縮尺を適宜変更している。

【0016】

本実施形態のチップ型電子部品１は、図１に示すように、板状又はブロック状のセラミックス素体２と、セラミックス素体２の対向する両面に接合された一対の応力緩和電極３と、一対の応力緩和電極３の端面側に形成された一対の端子電極４とを備えている。
上記応力緩和電極３は、セラミックス素体２よりも柔らかい導電材料で形成されている。

【0017】

上記端子電極４の外縁部４ａの少なくとも一部は、応力緩和電極３の外周面上に配されている。
なお、端子電極４の外縁部４ａの少なくとも一部が応力緩和電極３の外周面上に配されている状態は、セラミックス素体２から応力緩和電極３の端面までの距離ａ（応力緩和電極３の厚み）が、端子電極４の外縁部４ａから応力緩和電極３の端面までの距離ｂ（端子電極４が応力緩和電極３の外周面を覆っている幅）以上の状態を示している。すなわち、「距離ａ≧距離ｂ」となるように設定されている。
また、本実施形態のチップ型電子部品１は、上記セラミックス素体２及び応力緩和電極３の外周面に形成された絶縁性の保護膜５を備えている。

【0018】

上記セラミックス素体２は、サーミスタ材料で形成されている。
なお、サーミスタ材料のセラミックス素体２は、一般的にビッカース硬度がおおよそ５ＧＰａ以上（ＨＶ換算で５００以上）であることから、応力緩和電極３は、例えばＡｇ（２５～３０Ｈｖ），Ａｌ：１９～４４Ｈｖ，アルミ合金：４５～１００Ｈｖ，Ａｕ：３３～３５Ｈｖ，真鍮：８０～１５０Ｈｖ，Ｃｕ：５１～５９Ｈｖ，Ｎｉ：８０～１２０Ｈｖなど１５０以下の金属が好ましい。

【0019】

上記サーミスタ材料のセラミックス素体２としては、ＮＴＣ型、ＰＴＣ型、ＣＴＲ型等のサーミスタ材料があるが、本実施形態では、例えばＮＴＣ型サーミスタ材料を採用している。このサーミスタ材料は、Ｍｎ－Ｃｏ－Ｃｕ系材料、Ｍｎ－Ｃｏ－Ｆｅ系材料等で形成されている。

【0020】

上記端子電極４は、金属ペーストとして、例えばガラスフリット等のガラス成分を含んだＡｇペーストを塗布して形成されている。
また、端子電極４には、さらにＮｉめっき及びはんだめっき等によってめっき層（図示略）が形成される。このように端子電極４は、はんだぬれ性の高い材料で少なくとも表面が形成されている。
一対の端子電極４は、図１に示すように、少なくとも上下面（応力緩和電極３及び保護膜５の外周面上）の一部まで回り込んで形成されており、回路基板等への実装状態で、応力緩和電極３，保護膜５及びセラミックス素体２が回路基板等から浮いて離間するように段差を形成している。したがって、実装状態では、一対の端子電極４だけがはんだ等によって回路基板等に接合され、応力緩和電極３，保護膜５及びセラミックス素体２は回路基板等には接触しない。
上記保護膜５は、例えばＳｉＯ_２膜である。

【0021】

本実施形態のチップ型電子部品１の製造方法について以下に説明する。
本実施形態のチップ型電子部品１の製造方法は、板状又はブロック状のセラミックス素体２の対向する両面に一対の応力緩和電極３を接合する応力緩和電極接合工程と、一対の応力緩和電極３の端面側に一対の端子電極４を形成する端子電極形成工程とを有している。
応力緩和電極接合工程で、上記応力緩和電極３をセラミックス素体２よりも柔らかい導電材料で形成し、端子電極形成工程では、端子電極４の外縁部４ａの少なくとも一部を応力緩和電極３の外周面上に配する。

【0022】

上記製造方法について、サーミスタ材料で形成されたセラミックス素体２で作製する場合について、具体的に説明する。
例えば、厚さ０．２２ｍｍのサーミスタウェハ両面にＡｇペーストを印刷焼き付け後、両面に０．１６ｍｍのＡｌ箔をロウ付け接合することで、厚さ０．５６ｍｍのセラミックス素体２をＡｌ箔の応力緩和電極３で挟んだ構造とする。

【0023】

この構造としたウェハをダイシングによって０．２８ｍｍ角に切断したものを、エタノール中で超音波処理することでバリ取り後、バレルスパッタによって１００ｎｍのＳｉＯ_２保護膜５を形成した後、両端にＡｇペーストを塗布、乾燥、焼き付けによって幅０．１５ｍｍの端子電極４を形成する。その後、バレルめっきによってＮｉ、Ｓｎを形成することで、０６０３サイズ（０．６×０．３×０．３ｍｍ）のチップ型電子部品１（サーミスタ）とする。

【0024】

このように本実施形態のチップ型電子部品１では、応力緩和電極３が、セラミックス素体２よりも柔らかい導電材料で形成され、端子電極４の外縁部４ａの少なくとも一部が、応力緩和電極３の外周面上に配されているので、実装時の応力が集中し易い端子電極４の外縁部４ａが、柔らかな応力緩和電極３の外周面に密着していることで、応力を緩和してクラックによるセラミックス素体２等の破壊を抑制することができる。

【0025】

また、セラミックス素体２及び応力緩和電極３の外周面に形成された絶縁性の保護膜５を備えているので、端子電極４の外縁部４ａと応力緩和電極３との間に介在する保護膜５によって、よりクラックの発生を抑制することができる。また、端子電極４にメッキを施す際や端子電極４を実装時にはんだ付けする際に、保護膜５で応力緩和電極３及びセラミックス素体２を保護することができる。

【0026】

さらに、セラミックス素体２が、サーミスタ材料で形成されているので、小型化しても実装状態で高い信頼性を有するチップサーミスタを得ることができる。
なお、従来の単板構造のサーミスタでは、低抵抗化のためにＣｕの添加を行う場合がある。しかし、Ｃｕはサーミスタの高温安定性を損なう問題がある。これによって特性、用途に制限が生じていたが、本実施形態では、チップ型ではあるが、応力緩和電極３で挟まれたセラミックス素体２のサーミスタ材料を薄層化できるため、これまでと同組成であっても抵抗値を下げることができる。

【0027】

本実施形態のチップ型電子部品１の製造方法では、応力緩和電極３を、セラミックス素体２よりも柔らかい導電材料で形成し、端子電極形成工程で、端子電極４の外縁部４ａの少なくとも一部を応力緩和電極３の外周面上に配するので、基板に一対の端子電極４をはんだ付け等で実装した場合でも、接合部分からのクラック発生を防止し、高い信頼性を有するチップ型電子部品を得ることができる。

【0028】

次に、本発明に係るチップ型電子部品及びその製造方法の第２実施形態について、図２を参照して以下に説明する。なお、以下の実施形態の説明において、上記実施形態において説明した同一の構成要素には同一の符号を付し、その説明は省略する。

【0029】

第２実施形態と第１実施形態との異なる点は、第１実施形態では、応力緩和電極３が、例えばＡｇ，Ａｌ，アルミ合金，Ａｕ，真鍮，Ｃｕ，Ｎｉなどの内部が密の金属塊であるのに対し、第２実施形態のチップ型電子部品２１では、図２に示すように、応力緩和電極２３が発泡金属で形成されている点である。
すなわち、第２実施形態の応力緩和電極２３は、例えばＴｉの発泡金属で形成されている。
また、第２実施形態では、第１実施形態の保護膜５を形成していない。なお、第２実施形態では保護膜５を形成していないが、一対の端子電極４が上下面で段差を形成していることで、回路基板等への実装状態で、応力緩和電極２３及びセラミックス素体２が回路基板等から浮いて離れることで回路基板等と接触しないようになっている。

【0030】

このように第２実施形態のチップ型電子部品２１では、応力緩和電極２３が、発泡金属で形成されているので、ポーラスな構造で柔らかな発泡金属によって応力をより効果的に緩和させることができる。また、端子電極４が応力緩和電極２３の発泡金属中に一部入り込むことで、強固な接合強度を得ることができる。

【実施例0031】

第１実施形態のチップ型電子部品１の製造方法に基づいて、応力緩和電極の金属を変えて作製した実施例１～５を、試験用プリント基板にクリームはんだを使用したリフロー実装し、下記の条件でたわみ量を通常の２倍の４ｍｍとした耐基板曲げ試験を実施した。
これら実施例の試料を、試験基板に図３と同様にはんだ付けし、基板裏から下記条件の力（図３に示す矢印方向からの力）を加えた。

【0032】

なお、試験の評価として、ｎ＝１０で耐基板曲げ試験を実施し、２５℃で測定した際に、抵抗値に±２％以上変化した試料が１つでもあった場合、抵抗値変化あり（不可）とし、無かった場合を抵抗値変化なし（良）とした。
また、実施例５は、第１実施形態と同様の構造で、応力緩和電極をＴｉの発泡金属で形成した。
これらの試験の結果を、表１に示す。

【0033】

なお、比較例として、応力緩和電極の無い比較例１と、Ａｇの応力緩和電極を備えているものの応力緩和電極の厚み（距離ａ）が端子電極の幅（距離ｂ）よりも小さい比較例２と、セラミックス素体よりも硬い金属のＳＵＳ４４０Ｃをセラミックス素体の両面に接合した比較例３とを、他の条件を本発明の実施例と同じにして作製し、同様に試験を行った結果も表１に示す。
なお、比較例２は、端子電極がセラミックス素体の外周面上にまで延びて、端子電極の外縁部が、セラミックス素体の外周面上に位置しているものである。

【0034】

＜試験条件＞
加圧スピード：１．０ｍｍ／秒
たわみ量：４．０ｍｍ，保持時間：５±１秒
基板寸法：１００×４０×１．６ｔｍｍ
基板材質：ガラスエポキシ基板

【0035】

【表1】

【0036】

これらの結果、応力緩和電極の無い比較例１と、Ａｇの応力緩和電極を備えているものの応力緩和電極の厚み（距離ａ）が端子電極の幅（距離ｂ）よりも小さい比較例２と、セラミックス素体よりも硬い金属のＳＵＳ４４０Ｃをセラミックス素体の両面に接合した比較例３とは、いずれも、素体クラックによる抵抗値の増加変化があった。
これらに対して、本発明の各実施例（いずれもセラミックス素体よりも柔らかな材料で形成された応力緩和電極を備えると共に、応力緩和電極の厚み（距離ａ）が、端子電極の幅（距離ｂ）以上）では、いずれも抵抗値の変化がなかった。

【0037】

なお、本発明の技術範囲は上記各実施形態及び実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記各実施形態では、本発明のチップ型電子部品をサーミスタに適用しているが、コンデンサ等の他の電子部品に適用しても構わない。

【符号の説明】

【0038】

１，２１…チップ型電子部品、２…セラミックス素体、３，２３…応力緩和電極、４…端子電極、４ａ…端子電極の外縁部、５…保護膜

【図1】

【図2】

【図3】