IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ パロ アルト リサーチ センター インコーポレイテッドの特許一覧

特開2022-138120薄膜電子部品を使用するスケーラブルな高電圧制御回路
<>
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図1
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図2
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図3
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図4
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図5
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図6
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図7
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図8
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図9
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図10
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図11
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図12
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図13
  • 特開-薄膜電子部品を使用するスケーラブルな高電圧制御回路 図14
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022138120
(43)【公開日】2022-09-22
(54)【発明の名称】薄膜電子部品を使用するスケーラブルな高電圧制御回路
(51)【国際特許分類】
   H01L 29/786 20060101AFI20220914BHJP
   H01L 29/06 20060101ALI20220914BHJP
   H01L 21/336 20060101ALI20220914BHJP
   H01L 27/088 20060101ALI20220914BHJP
   H01L 21/8234 20060101ALI20220914BHJP
   B81B 7/02 20060101ALN20220914BHJP
【FI】
H01L29/78 613
H01L29/06 301F
H01L29/78 617A
H01L27/088 331E
H01L29/78 626Z
H01L27/088 B
B81B7/02
【審査請求】未請求
【請求項の数】20
【出願形態】OL
(21)【出願番号】P 2022019486
(22)【出願日】2022-02-10
(31)【優先権主張番号】17/196,329
(32)【優先日】2021-03-09
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】504407000
【氏名又は名称】パロ アルト リサーチ センター インコーポレイテッド
(74)【代理人】
【識別番号】100094569
【弁理士】
【氏名又は名称】田中 伸一郎
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100067013
【弁理士】
【氏名又は名称】大塚 文昭
(74)【代理人】
【識別番号】100086771
【弁理士】
【氏名又は名称】西島 孝喜
(74)【代理人】
【識別番号】100109335
【弁理士】
【氏名又は名称】上杉 浩
(74)【代理人】
【識別番号】100120525
【弁理士】
【氏名又は名称】近藤 直樹
(74)【代理人】
【識別番号】100139712
【弁理士】
【氏名又は名称】那須 威夫
(72)【発明者】
【氏名】チョンピン・ルー
【テーマコード(参考)】
3C081
5F048
5F110
【Fターム(参考)】
3C081EA41
5F048AC10
5F048BA16
5F048BC03
5F048BD10
5F048BF11
5F110CC07
5F110GG02
5F110GG15
5F110HM12
5F110HM14
5F110NN71
5F110NN74
5F110NN78
(57)【要約】      (修正有)
【課題】スケーラブルな高電圧制御回路を提供する。
【解決手段】高電圧スイッチングデバイス100は、光スイッチ110A~110Jと、各光スイッチに接続された第1のトランジスタ120A~120Jと、各光スイッチ及び各トランジスタに接続された第2のトランジスタ140A~140Jと、を有する第1の段を含む。本デバイスはまた、第2の光スイッチを有する第2の段と、第2のトランジスタ及び第2の光スイッチに接続された第3のトランジスタと、第2のトランジスタ、第2の光スイッチ、及び第3のトランジスタに接続された第4のトランジスタと、を含む。
【選択図】図1
【特許請求の範囲】
【請求項1】
デバイスであって、
第1の段であって、
第1の光スイッチと、
前記第1の光スイッチに接続された第1のトランジスタと、
前記第1の光スイッチ及び前記第1のトランジスタに接続された第2のトランジスタと、を備える、第1の段と、
第2の段であって、
第2の光スイッチと、
前記第2のトランジスタ及び前記第2の光スイッチに接続された第3のトランジスタと、
前記第2のトランジスタ、前記第2の光スイッチ、及び前記第3のトランジスタに接続された第4のトランジスタと、を備える、第2の段と、を備える、デバイス。
【請求項2】
前記第1の光スイッチが、2つの端子接点を有する半導体を備え、前記半導体が、水素化アモルファスシリコン(a-Si:H)を含み、前記端子接点が、前記半導体に対するショットキバリアを形成する、請求項1に記載のデバイス。
【請求項3】
前記第1の光スイッチが、2つの端子接点を有する半導体を備え、前記半導体が、有機材料、金属酸化物、又はそれらの組み合わせを含む、請求項1に記載のデバイス。
【請求項4】
前記第2のトランジスタが、ソースと、ゲートと、ドレインと、を備え、前記第2のトランジスタの前記ゲートが、前記第1の光スイッチによって制御される、請求項1に記載のデバイス。
【請求項5】
前記第2のトランジスタが、
前記ゲートと前記ドレインとの間に非ゲートチャネル領域を有する薄膜トランジスタ(TFT)と、
前記ゲートと前記ドレインとの間の1つ以上のフィールドプレートと、を備える、請求項4に記載のデバイス。
【請求項6】
前記第1及び第2の光スイッチ並びに前記第2及び第4のトランジスタが、前記デバイスの動作電圧範囲を拡大するために直列にカスケード接続される、請求項1に記載のデバイス。
【請求項7】
前記第1のトランジスタが、前記第2のトランジスタよりも長く、かつ狭く、前記第1のトランジスタが、約0.1~約0.01のW/L比を有し、前記第2のトランジスタが、前記第1のトランジスタよりも高い電圧で動作するように構成されている、請求項1に記載のデバイス。
【請求項8】
前記デバイスが、
ゲート誘電体層と、
前記ゲート誘電体層上に位置付けられたレベル間誘電体(ILD)層と、を更に備え、
前記第2のトランジスタが、
ソースと、
ゲートと、
ドレインと、
第1のフィールドプレートであって、前記ゲート及び前記第1のフィールドプレートが、前記ゲート誘電体層内に少なくとも部分的に位置付けられ、前記ゲート及び前記第1のフィールドプレートが、それらの間の非ゲートチャネルによって分離される、第1のフィールドプレートと、
前記ILD層内に、かつ前記ソースと前記ドレインとの間に少なくとも部分的に位置付けられたチャネルであって、水素化アモルファスシリコン(a-Si:H)を含む、チャネルと、
前記ILD層内に、かつ前記ソースと前記ドレインとの間に少なくとも部分的に位置付けられた窒化物層であって、前記チャネル上に少なくとも部分的に位置付けられる、窒化物層と、を備える、請求項1に記載のデバイス。
【請求項9】
前記第1の光スイッチが、
前記ゲート誘電体層内に位置付けられた第2のフィールドプレートと、
ILD層内に少なくとも部分的に位置付けられたn+ドープされたa-Si:H層であって、互いに分離されている第1の部分、第2の部分、及び第3の部分を備える、n+ドープされたa-Si:H層と、
前記ILD層内に少なくとも部分的に位置付けられた金属層であって、前記金属層が、
前記n+ドープされたa-Si:H層の前記第1の部分に少なくとも部分的に位置付けられる第1の部分と、
前記n+ドープされたa-Si:H層の前記第2の部分に少なくとも部分的に位置付けられる第2の部分と、
前記n+ドープされたa-Si:H層の前記第3の部分に少なくとも部分的に位置付けられる第3の部分と、
前記第2のフィールドプレート上に少なくとも部分的に、前記n+ドープされたa-Si:H層の前記第2及び第3の部分の間に少なくとも部分的に、かつ前記金属層の前記第2及び第3の部分の間に少なくとも部分的に位置付けられる第4の部分と、を備える、金属層と、を備える、請求項8に記載のデバイス。
【請求項10】
前記第1の光スイッチが、
前記ILD層内に少なくとも部分的に位置付けられた金属層であって、前記金属層が、第1の部分及び第2の部分を備え、前記金属層の前記第1及び第2の部分が、段付きプロファイルを有する、金属層と、
前記ILD層内に、かつ前記金属層の前記第1及び第2の部分の間に少なくとも部分的に位置付けられた第2のチャネルであって、a-Si:Hを含む、第2のチャネルと、
前記ILD層内に少なくとも部分的に、前記金属層の前記第1及び第2の部分の間に少なくとも部分的に、かつ前記第2のチャネル上に少なくとも部分的に位置付けられた第2の窒化物層と、を備える、請求項8に記載のデバイス。
【請求項11】
アクチュエータを駆動するためのスイッチングデバイスであって、
第1の段であって、
第1のフォトダイオードと、
ソースと、ゲートと、ドレインと、を備える、第1のトランジスタであって、前記第1のトランジスタの前記ソース及び前記ゲートが、互いに接続され、前記第1のトランジスタの前記ドレインが、前記第1のフォトダイオードに接続される、第1のトランジスタと、
ソースと、ゲートと、ドレインと、を備える、第2のトランジスタであって、前記第2のトランジスタの前記ソースが、前記第1のトランジスタの前記ソース及び前記ゲートに接続され、前記第2のトランジスタの前記ゲートが、前記第1のフォトダイオード及び前記第1のトランジスタの前記ドレインに接続され、前記第2のトランジスタの前記ドレインが、前記第1のフォトダイオードに接続される、第2のトランジスタと、を備える、第1の段と、
第2の段であって、
第2のフォトダイオードと、
ソースと、ゲートと、ドレインと、を備える、第3のトランジスタであって、前記第3のトランジスタの前記ソース及び前記ゲートが、互いにかつ前記第2のトランジスタの前記ドレインに接続され、前記第3のトランジスタの前記ドレインが、前記第2のフォトダイオードに接続される、第3のトランジスタと、
ソースと、ゲートと、ドレインと、を備える、第4のトランジスタであって、前記第4のトランジスタの前記ソースが、前記第2のトランジスタの前記ドレインに、かつ前記第3のトランジスタの前記ソース及び前記ゲートに接続され、前記第4のトランジスタの前記ゲートが、前記第2のフォトダイオード及び前記第3のトランジスタの前記ドレインに接続され、前記第4のトランジスタの前記ドレインが、前記第2のフォトダイオードに接続される、第4のトランジスタと、を備える、第2の段と、を備える、スイッチングデバイス。
【請求項12】
前記第1のトランジスタが、前記第2のトランジスタよりも長く、かつ狭く、前記第2のトランジスタが、前記第1のトランジスタよりも高い電圧で動作するように構成されている、請求項11に記載のスイッチングデバイス。
【請求項13】
前記第2のトランジスタが、薄膜トランジスタ(TFT)を備え、前記第2のトランジスタの前記ゲートが、前記第1のフォトダイオードによって制御される、請求項11に記載のスイッチングデバイス。
【請求項14】
前記第2のトランジスタが、前記第2のトランジスタの前記ゲートと前記ドレインとの間に位置付けられるフィールドプレート及び非ゲートチャネル領域を更に備え、前記非ゲートチャネル領域が、前記第2のトランジスタの前記ゲートと前記フィールドプレートとの間に位置付けられる、請求項13に記載のスイッチングデバイス。
【請求項15】
光源が前記第1及び第2のフォトダイオードに光電流を誘導させて、前記第2及び第4のトランジスタのゲート電位をドレイン電圧に向かってバイアスすることに応答して、前記スイッチングデバイスがオン状態に作動するように構成されている、請求項11に記載のスイッチングデバイス。
【請求項16】
微小電気機械システム(MEMS)アクチュエータを駆動するための高電圧スイッチングデバイスであって、
第1の段であって、
第1の端子接点及び第2の端子接点を有する半導体を備える第1のフォトダイオードであって、前記半導体が、水素化アモルファスシリコン(a-Si:H)を含み、前記第1及び第2の端子接点が、前記半導体に対するショットキバリアを形成する、第1のフォトダイオードと、
ソースと、ゲートと、ドレインと、を備える、第1のトランジスタであって、前記第1のトランジスタの前記ソース及び前記ゲートが、互いに接続され、前記第1のトランジスタの前記ドレインが、前記第1のフォトダイオードの前記第1の端子接点に接続され、前記第1のトランジスタが、約0.1~約0.01のW/L比を有する、第1のトランジスタと、
ソースと、ゲートと、ドレインと、を備える、第2のトランジスタであって、前記第2のトランジスタの前記ソースが、前記第1のトランジスタの前記ソース及び前記ゲートに接続され、前記第2のトランジスタの前記ゲートが、前記第1のフォトダイオード及び前記第1のトランジスタの前記ドレインの前記第1の端子接点に接続され、前記第2のトランジスタの前記ドレインが、前記第1のフォトダイオードの前記第2の端子接点に接続される、第2のトランジスタと、を備える、第1の段と、
第2の段であって、
第2のフォトダイオードと、
ソースと、ゲートと、ドレインと、を備える、第3のトランジスタであって、前記第3のトランジスタの前記ソース及び前記ゲートが、互いにかつ前記第2のトランジスタの前記ドレインに接続され、前記第3のトランジスタの前記ドレインが、前記第2のフォトダイオードに接続される、第3のトランジスタと、
ソースと、ゲートと、ドレインと、を備える、第4のトランジスタであって、前記第4のトランジスタの前記ソースが、前記第2のトランジスタの前記ドレインに、かつ前記第3のトランジスタの前記ソース及び前記ゲートに接続され、前記第4のトランジスタの前記ゲートが、前記第2のフォトダイオード及び前記第3のトランジスタの前記ドレインに接続され、前記第4のトランジスタの前記ドレインが、前記第2のフォトダイオードに接続される、第4のトランジスタと、を備える、第2の段と、を備える、高電圧スイッチングデバイス。
【請求項17】
前記第1のトランジスタが、前記第2のトランジスタよりも長く、かつ狭く、前記第2のトランジスタが、前記第1のトランジスタよりも高い電圧で動作するように構成されている、請求項16に記載のスイッチングデバイス。
【請求項18】
ゲート誘電体層と、
前記ゲート誘電体層上に位置付けられたレベル間誘電体(ILD)層と、を更に備え、
前記第2のトランジスタが、
第1のフィールドプレートであって、前記第2のトランジスタの前記ゲート及び前記第1のフィールドプレートが、前記ゲート誘電体層内に少なくとも部分的に位置付けられ、前記第2のトランジスタの前記ゲート及び前記第1のフィールドプレートが、それらの間の非ゲートチャネルによって分離される、第1のフィールドプレートと、
前記ILD層内に、かつ前記第2のトランジスタの前記ソースと前記ドレインとの間に少なくとも部分的に位置付けられたチャネルであって、水素化アモルファスシリコン(a-Si:H)を含む、チャネルと、
前記ILD層内に、かつ前記第2のトランジスタの前記ソースと前記ドレインとの間に少なくとも部分的に位置付けられた窒化物層であって、前記チャネル上に少なくとも部分的に位置付けられる、窒化物層と、を備える、請求項16に記載のスイッチングデバイス。
【請求項19】
前記第1のフォトダイオードが、
前記ゲート誘電体層内に位置付けられた第2のフィールドプレートと、
前記ILD層内に少なくとも部分的に位置付けられたn+ドープされたa-Si:H層であって、互いに分離されている第1の部分、第2の部分、及び第3の部分を備える、n+ドープされたa-Si:H層と、
前記ILD層内に少なくとも部分的に位置付けられた金属層であって、前記金属層が、
前記n+ドープされたa-Si:H層の前記第1の部分に少なくとも部分的に位置付けられる第1の部分と、
前記n+ドープされたa-Si:H層の前記第2の部分に少なくとも部分的に位置付けられる第2の部分と、
前記n+ドープされたa-Si:H層の前記第3の部分に少なくとも部分的に位置付けられる第3の部分と、
前記第2のフィールドプレート上に少なくとも部分的に、前記n+ドープされたa-Si:H層の前記第2及び第3の部分の間に少なくとも部分的に、かつ前記金属層の前記第2及び第3の部分の間に少なくとも部分的に位置付けられる第4の部分と、を備える、金属層と、を備える、請求項18に記載のスイッチングデバイス。
【請求項20】
前記第1のフォトダイオードが、
前記ILD層内に少なくとも部分的に位置付けられた金属層であって、前記金属層が、第1の部分及び第2の部分を備え、前記金属層の前記第1及び第2の部分が、段付きプロファイルを有する、金属層と、
前記ILD層内に、かつ前記金属層の前記第1及び第2の部分の間に少なくとも部分的に位置付けられた第2のチャネルであって、a-Si:Hを含む、第2のチャネルと、
前記ILD層内に少なくとも部分的に、前記金属層の前記第1及び第2の部分の間に少なくとも部分的に、かつ前記第2のチャネル上に少なくとも部分的に位置付けられた第2の窒化物層と、を備える、請求項18に記載のスイッチングデバイス。

【発明の詳細な説明】
【技術分野】
【0001】
本教示は、概して、微小電気機械システム(microelectromechanical system、MEMS)関するものであり、より具体的には、MEMSアクチュエータを駆動するための高電圧スイッチングデバイスに関する。
【背景技術】
【0002】
MEMSは、小さい(例えば、顕微鏡的な)システム、特に可動部分を有するものである。MEMSは、1~100マイクロメートル(μm)のサイズの構成要素から作製され、MEMSは、一般に、20マイクロメートル~1ミリメートル(mm)のサイズの範囲である。MEMSは、通常、データを処理する中央ユニット(例えば、マイクロプロセッサ)と、環境(例えば、マイクロセンサ)と相互作用するいくつかの構成要素と、を含む。MEMSの大きい表面積対容積比のため、周囲の電磁気(例えば、静電荷及び磁気モーメント)及び流体力学(例えば、表面張力及び粘度)によって生成される力は、より大規模な機械デバイスによるものよりも重要な設計上の考慮事項である。
【0003】
MEMSは、典型的には、静電作動、圧電作動、又は熱作動を使用する。静電作動は、電磁作動及び熱作動よりも良好により小さいサイズにスケールダウンされる。しかしながら、静電作動は、典型的には、十分な出力を発生させるために、電磁作動及び熱作動よりも高い電圧(例えば、数kV)に依存する。同程度のサイズ及び重量のアクチュエータを有する微小電子部品においてそのような高電圧を発生させること及び制御することはどちらも困難である。
【発明の概要】
【0004】
以下は、本教示の1つ以上の実施形態のいくつかの態様の基本的な理解を提供するために、簡略化された概要を提示する。この概要は、広範な概略ではなく、本教示の主要又は重要な要素を特定することも、本開示の範囲を明示することも意図していない。むしろ、その主な目的は、単に、後に提示される詳細な説明の前置きとして、1つ以上の概念を簡略化された形式で提示するだけである。
【0005】
デバイスが開示される。本デバイスは、第1の光スイッチを有する第1の段と、第1の光スイッチに接続された第1のトランジスタと、第1の光スイッチ及び第1のトランジスタに接続された第2のトランジスタと、を含む。本デバイスはまた、第2の光スイッチを有する第2の段と、第2のトランジスタ及び第2の光スイッチに接続された第3のトランジスタと、第2のトランジスタ、第2の光スイッチ、及び第3のトランジスタに接続された第4のトランジスタと、を含む。
【0006】
アクチュエータを駆動するためのスイッチングデバイスが開示される。スイッチングデバイスは、第1の段を含む。第1の段は、第1のフォトダイオードを含む。第1の段はまた、ソースと、ゲートと、ドレインと、を有する、第1のトランジスタも含む。第1のトランジスタのソース及びゲートは、互いに接続され、第1のトランジスタのドレインは、第1のフォトダイオードに接続される。第1の段はまた、ソースと、ゲートと、ドレインと、を有する、第2のトランジスタも含む。第2のトランジスタのソースは、第1のトランジスタのソース及びゲートに接続される。第2のトランジスタのゲートは、第1のフォトダイオード及び第1のトランジスタのドレインに接続される。第2のトランジスタのドレインは、第1のフォトダイオードに接続される。スイッチングデバイスはまた、第2の段も含む。第2の段は、第2のフォトダイオードを含む。第2の段はまた、ソースと、ゲートと、ドレインと、を有する、第3のトランジスタも含む。第3のトランジスタのソース及びゲートは、互いに、かつ第2のトランジスタのドレインに接続され、第3のトランジスタのドレインは、第2のフォトダイオードに接続される。第2の段はまた、ソースと、ゲートと、ドレインと、を有する、第4のトランジスタも含む。第4のトランジスタのソースは、第2のトランジスタのドレインに、かつ第3のトランジスタのソース及びゲートに接続される。第4のトランジスタのゲートは、第2のフォトダイオード及び第3のトランジスタのドレインに接続される。第4のトランジスタのドレインは、第2のフォトダイオードに接続される。
【0007】
微小電気機械システム(MEMS)アクチュエータを駆動するための高電圧スイッチングデバイスが開示される。スイッチングデバイスは、第1の段を含む。第1の段は、第1の端子接点及び第2の端子接点を備える半導体を有する第1のフォトダイオードを含む。半導体は、水素化アモルファスシリコン(hydrogenated amorphous silicon、a-Si:H)を含む。第1及び第2の端子接点は、半導体に対するショットキバリアを形成する。第1の段はまた、ソースと、ゲートと、ドレインと、を有する、第1のトランジスタも含む。第1のトランジスタのソース及びゲートは、互いに接続される。第1のトランジスタのドレインは、第1のフォトダイオードの第1の端子接触に接続される。第1のトランジスタは、約0.01~約0.1のW/L比を有する。第1の段はまた、ソースと、ゲートと、ドレインと、を有する、第2のトランジスタも含む。第2のトランジスタのソースは、第1のトランジスタのソース及びゲートに接続される。第2のトランジスタのゲートは、第1のフォトダイオードの第1の端子接点及び第1のトランジスタのドレインに接続される。第2のトランジスタのドレインは、第1のフォトダイオードの第2の端子接点に接続される。スイッチングデバイスはまた、第2の段も含む。第2の段は、第2のフォトダイオードを含む。第2の段はまた、ソースと、ゲートと、ドレインと、を有する、第3のトランジスタも含む。第3のトランジスタのソース及びゲートは、互いに、かつ第2のトランジスタのドレインに接続される。第3のトランジスタのドレインは、第2のフォトダイオードに接続される。第2の段はまた、ソースと、ゲートと、ドレインと、を有する、第4のトランジスタも含む。第4のトランジスタのソースは、第2のトランジスタのドレインに、かつ第3のトランジスタのソース及びゲートに接続される。第4のトランジスタのゲートは、第2のフォトダイオード及び第3のトランジスタのドレインに接続される。第4のトランジスタのドレインは、第2のフォトダイオードに接続される。
【図面の簡単な説明】
【0008】
本明細書の一部に組み込まれ、本明細書の一部を構成する添付図面は、本教示の実施形態を示し、本明細書と共に本開示の原理を説明する役割を果たす。
【0009】
図1】一実施形態による、MEMSアクチュエータを駆動するための高電圧スイッチングデバイスの概略図を表す。
【0010】
図2】一実施形態による、図1の一部分の拡大図を表す。
【0011】
図3】一実施形態による、デバイスの第1の段の回路図を表す。
【0012】
図4】一実施形態による、一緒にスタックされたデバイスの複数(例えば、4つ)の段の回路図を表す。
【0013】
図5】一実施形態による、デバイスの第1の段の一部分の概略側断面図を表す。
【0014】
図6】一実施形態による、デバイスの第1の段の電流電圧特性を示すグラフを表す。
【0015】
図7】一実施形態による、複数のスタック及び/又はカスケードされたデバイスの段(例えば、4段)の電流電圧特性を示すグラフを表す。
【0016】
図8】一実施形態による、デバイスの第1の段の一部分の概略側断面図を表す。
【0017】
図9】一実施形態による、n+ドープされたa-Si:H層が、S/D金属層とチャネルとの間に少なくとも部分的に位置付けられる場合の、デバイスの光スイッチの電流電圧特性を示すグラフを表す。
【0018】
図10】一実施形態による、S/D金属層が、チャネル(図8の右側に示す)上に少なくとも部分的に位置付けられる(すなわち、と直接接触した)場合の、光スイッチの電流電圧特性を示すグラフを表す。
【0019】
図11】一実施形態による、MEMSアクチュエータを駆動するための別の高電圧スイッチングデバイスの概略図を表す。
【0020】
図12】一実施形態による、図11の拡大部分を表す。
【0021】
図13】一実施形態による、図11に示されるデバイスの一部分の概略側断面図を表す。
【0022】
図14】一実施形態による、図11のデバイスの変換特性を示すグラフを表す。
【発明を実施するための形態】
【0023】
ここで、本教示の例示の実施形態を詳細に参照し、この実施例を添付図面に示す。可能な限り、同じ参照番号が、同じ、類似、又は同様の部分を指すように図面全体にわたって使用される。
【0024】
本開示は、微小電気機械システム(MEMS)に関する。MEMSの第1の実施形態は、光カプラ(オプトカプラとも称される)であり得るか、又はそれを含み得る。光カプラ手法は、低電圧制御回路に対するインターフェース及び分離を簡略化する。光カプラ手法はまた、多数の段をカスケード(例えば、スタック)して、電圧定格を高め得る。光カプラ手法は、デバイスをオン及びオフするために光源が必要であるので、エネルギー効率が低下し得る。MEMSの第2の実施形態は、インバータ薄膜トランジスタ(thin-film transistor、TFT)及びバッファTFTがサブデバイスレベルで密に集積される、2段インバータ/バッファトランジスタ構造であり得るか、又はそれを含み得る。そのような密な集積は、高電圧定格を達成することができるように、バッファTFTのドレイン領域全体に高電圧を均一に分配するのを補助する。
【0025】
水素化アモルファスシリコン(a-Si:H)ベースの高電圧(high-voltage、HiV)-TFT、特に「オフセットゲート」TFTアーキテクチャは、200V~500V又は300V~400Vの動作電圧を提供することができる。オフセットゲートTFTアーキテクチャは、非ゲートドリフトチャネル領域を有し得、これは、高電圧を非ゲート領域全体に分配して、高電界に起因する任意の流出プロセスを防止するための半導体のセクションを提供する。非ゲート領域は、任意の電圧(例えば、E=V/L)を有する同じ電界を維持するように、長さをスケーリングすることができる。一実施例では、この設計に基づいて、800VのHiV-TFTが構築され得る。
【0026】
しかしながら、800Vを超える電圧をスケーリングするには、この手法は、次第に効果的でなくなる。高電圧が局所的に集中して暴走破壊プロセスを生じさせないように、非ゲート領域全体に高電圧を一様に分配するように保つことは困難である。加えて、より長い非ゲート領域を有することは、オン電流に対する悪影響を有し得る。非ゲートチャネルは、必然的に「抵抗性」である。長い非ゲートチャネルを有するTFTのオン電流は、同じチャネル幅には小さい場合がある。非ゲートチャネル長さの長さを拡大することは、オン/オフ比を急激に低下させ得る。800VのHiV-TFTは、約3~4桁のオン/オフ比を有し得る。広範囲にわたって所望の電圧を実装するための信頼性の高い方式を有するスケーラブルな高電圧ドライバの基本的な難点は、暴走破壊プロセスを生じさせる高電圧が、チャネル材料又はデバイスの小さい領域に集中することを防止することである。
【0027】
動作電圧範囲を拡大するために、複数の別個のトランジスタがカスケードされ得る。しかしながら、TFTの回路に実装することは困難であり、これまで行われなかった。別個のデバイス及びTFTプロセスを使用することの間にはいくつかの違いが存在する。N型金属酸化膜半導体(N-type metal-oxide-semiconductor、NMOS)能動デバイスだけが、a-Si:H TFTプロセスにおいて利用可能である。利用可能なP型金属酸化膜半導体(P-type metal-oxide-semiconductor、PMOS)又はバイポーラデバイスは存在しない。抵抗器は、a-Si:H TFTプロセスの制限範囲を限定し、通常、レイアウト占有領域の非効率的な使用と考えられる。サブ回路は、典型的には、TFT回路の能力を超える複雑なDC-DCコンバータであるので、複数の電圧レールを提供して、カスケードされたトランジスタアレイのゲートを制御するためにサブ回路を担持することは、一般に、利用不可能である。
【0028】
図1は、一実施形態による、MEMSアクチュエータを駆動するための高電圧スイッチングデバイス100の概略図を表し、図2は、一実施形態による、図1の一部分の拡大図を表す。デバイス100は、1つ以上の光スイッチを含むことができる(10個が示される:110A~110J)。光スイッチ110A~110Jは、光を電流に変換するフォトダイオード(例えば、半導体ダイオード)であり得るか、又はそれを含み得る。一実施形態では、半導体は、a-Si:Hであり得るか、又はそれを含み得る。半導体は、各々が2つの端子接点を含み得る。端子接点は、半導体に対するショットキバリアを形成し得る。端子接点材料は、TiW、MoCr、Mo、Ito、若しくはそれらの組み合わせであり得るか、又はそれを含み得る。
【0029】
デバイス100はまた、1つ以上の第1のトランジスタも含み得る(10個が示される:120A~120J)。第1のトランジスタ120A~120Jは、TFTであり得るか、又はそれを含み得る。第1のトランジスタ120A、120Jは、(下で導入され、説明される)第2のトランジスタのゲートの放電経路を提供するために長く、かつ狭くあり得る。例えば、第1のトランジスタ120A~120Jは、約20um~約500umの長さ、及び約3um~約10umの幅を有し得る。
【0030】
第1のトランジスタ120A~120Jの各々は、ソース122Aと、ゲート124Aと、ドレイン124Aと、を含み得る。下で更に詳細に説明するように、第1のトランジスタ120A~120Jの各々は、光スイッチ110A~110Jのそれぞれ1つに接続され得る。例えば、第1のトランジスタ120Aが光スイッチ110Aに接続され得る、及び第1のトランジスタ120Bが光スイッチ110Bに接続され得る、などである。第1のトランジスタ120A~120Jは、1未満であるW/L比を有し得る。例えば、W/L比は、約0.1~約0.01であり得る。
【0031】
デバイス100はまた、1つ以上の第2のトランジスタも含み得る(10個が示される:140A~140J)。第2のトランジスタ140A~140Jは、HiV-TFTであり得るか、又はそれを含み得る。より具体的には、第2のトランジスタ140A~140Jは、第1のトランジスタ120A~120Jよりも高い電圧で動作するように構成され得る。例えば、第1のトランジスタ120A~120Jは、約10V~約100V(例えば、20V)の電圧に定格され得、第2のトランジスタ140A~140Jは、約200V~約1000V(例えば、400V)の電圧に定格され得る。第2のトランジスタ140A~140Jは、第1のトランジスタ120A~120Jよりも短く、かつより広く/より厚くなり得る。例えば、第2のトランジスタ140A~140Jは、約3um~約10umの長さ、及び約10um~約1000umの幅を有し得る。
【0032】
第2のトランジスタ140A~140Jの各々は、ソース142Aと、ゲート144Aと、ドレイン144Aと、を含み得る。第2のトランジスタ140A~140Jの各々は、光スイッチ110A~110Jのそれぞれ1つに、及び第1のトランジスタ120A~120Jのそれぞれ1つに接続され得る。例えば、第2のトランジスタ140Aが光スイッチ110A及び第1のトランジスタ120Aに接続され得る、並びに第2のトランジスタ140Bが光スイッチ110B及び第1のトランジスタ120Bに接続され得る、などである。第2のトランジスタ140A~140Bのゲート144A~144Jは、光スイッチ110A~110Jによって制御され得る。例えば、第2のトランジスタの各々(例えば、140A)は、光スイッチのそれぞれ1つ(例えば、110A)及び/又は第1のトランジスタのそれぞれ1つ(例えば、120A)を使用して制御され得、第2のトランジスタ(例えば、140A)のゲート(例えば、144A)を、第2のトランジスタ(例えば、140A)のソース(例えば、142A)と同じ電位にさせる。これは、光スイッチ110Aが照明されていないときに、第2のトランジスタ(例えば、140A)をオフ状態にさせ得る。
【0033】
光スイッチ110A、第1のトランジスタ120A、及び第2のトランジスタ120Aがデバイス100、光スイッチ110B、第1のトランジスタ120Bの第1の段を形成し得る、並びに第2のトランジスタ120Bがデバイス100の第2の段を形成し得る、などである。したがって、デバイス100は、スタック及び/又はカスケードされる複数の(例えば、10の)段を含み得、これは、デバイス100が、単一のTFTが取り扱うこと/耐えることができるよりも高い(例えば、10倍の)動作可能な電圧範囲を達成するのを補助し得る。例えば、光スイッチ110A~110J及び第2のトランジスタ140A~140Jは、デバイス100の動作電圧範囲を拡大するために、直列に接続されたカスケードであり得る。
【0034】
デバイス100はまた、1つ以上のパッドも含み得る(2つが示される:150A、150B)。パッド150A、150Bは、プローブステーションを使用してプローブするために使用されるように構成されている、金属パッドであり得る。第1のパッド150Aは、第1の段に(例えば、第1のトランジスタ120A及び/又は第2のトランジスタ140Aに)接続され得る。第2のパッド150Bは、最後の(例えば、第10の)段に(例えば、第1のトランジスタ120J及び/又は第2のトランジスタ140Jに)接続され得る。
【0035】
デバイス100はまた、1つ以上のパッドも含み得る(10個が示される:160A~160J)。第1のパッド160Aが第1の段に(例えば、第1のトランジスタ120A及び/又は第2のトランジスタ140Aに)接続され得る、並びに第2のパッド160Bが第2の段に(例えば、第1のトランジスタ120B及び/又は第2のトランジスタ140Bに)接続され得る、などである。
【0036】
デバイス100をオンにするには、光源(例えば、低電圧制御回路によって制御されるLED)が光スイッチ110A~110Jを照明し、これが光電流を誘導し、第2のトランジスタ140A~140Jのゲート電位をドレイン電圧に向かってバイアスする。これは、第2のトランジスタ140A~140Jをオンにさせる。第1のトランジスタ120A~120Jは、光スイッチ110A~110Jの負荷としての役割を果たし得る。第2のトランジスタ140A~140Jをオン状態に作動させる十分なゲート電圧を光電流によって誘導するために、所定の抵抗が必要である。
【0037】
図3は、一実施形態による、デバイス100の第1の段の回路図を表す。上で述べられるように、第1のトランジスタ120Aは、ソース122Aと、ゲート124Aと、ドレイン126Aと、を含み得、第2のトランジスタ140Aは、ソース142Aと、ゲート144Aと、ドレイン146Aと、を含み得る。第1のトランジスタ120Aのドレイン126Aは、光スイッチ110Aの第1の側及び第2のトランジスタ140Aのゲート144Aに接続され得る。第1のトランジスタ120Aのソース122Aは、(例えば、共通ノード170Aにおいて)第1のトランジスタ120Aのゲート124A及び第2のトランジスタ140Aのソース142Aに接続され得る。第2のトランジスタ140Aのドレイン146Aは、光スイッチ110Aの第2の側に接続され得る。
【0038】
図4は、一実施形態による、一緒にスタックされたデバイス100の複数(例えば、4つ)の段の回路図400を表す。示されるように、光スイッチ110A及び第1の段の第2のトランジスタ140Aのドレイン146Aは、第2の段の共通ノード170Bに接続され得、光スイッチ110B及び第2の段の第2のトランジスタ140Bの146Bは、第3の段階の共通ノード170Cに接続され得、光スイッチ110C及び第3の段の第2のトランジスタ140Cのドレイン146Cは、第4の段の共通ノード170Dに接続され得る。光スイッチ110A~110Dは、光の利用及び照明の均一性を確実にするために、照明領域の中へ一緒に近づけて位置付けられ得る。光スイッチ110A~110Dは、一緒にグループ化されて、低電圧電子部品によって作動される1つの(又はより多くの)光源によって制御され得る。
【0039】
図5は、一実施形態による、デバイス100の第1の段の一部分の概略側断面図を表す。第1の段は、後方チャネルエッチストップa-Si:H TFTプロセスを使用して形成され得る。第1の段は、ゲート誘電体層(底部窒化物層とも称される)510と、ゲート誘電体層510上に位置付けられたレベル間誘電体(interlevel dielectric、ILD)層512と、ILD層512上に位置付けられた(頂部)不動態化層514と、を含み得る。
【0040】
第1の段はまた、光スイッチ110Aと、第1のトランジスタ120A(図5に示さず)と、第2のトランジスタ140Aと、を含み得る。光スイッチ110Aは、ILD層512及び/又は不動態化層514内に少なくとも部分的に位置付けられ得る。光スイッチ110Aは、S/D金属層に実装され得る(6つの部分120A~120Fを示す)。示されるように、光スイッチ110Aの第1の面は、S/D金属層の第1の部分520Aに実装され得、光スイッチ110Aの第2の面は、S/D金属層の第2の部分520Bに実装され得る。S/D金属層の第1の部分520A及び第2の部分520Bは、ILD層512内に位置付けられ得る。S/D金属層の第1の部分520A及び第2の部分520Bは、互いに分離され得る(すなわち、ILD層512の一部分は、それらの間に位置付けられ得る)。S/D金属層の第2の部分520Bは、ゲート誘電体層510内に少なくとも部分的に位置付けられ得るS/D金属層の第3の部分520Cに接続され得る。S/D金属層の第3の部分520Cは、ゲート誘電体層510内に位置付けられるフィールドプレート522上に位置付けられ及び/又は接続され得る。S/D金属層の第3の部分520Cは、ILD層512内に位置付けられるS/D金属層520Dの第4の部分に接続され得る。
【0041】
n+ドープされたa-Si:H層(5つの部分が示される:524A~524E)は、ILD層512内に少なくとも部分的に位置付けられ得る。示されるように、S/D金属層の第1の部分520Aは、n+ドープされたa-Si:H層の第1の部分524Aに少なくとも部分的に位置付けられ得、S/D金属層の第2の部分520Bは、n+ドープされたa-Si:H層の第2の部分524Bに少なくとも部分的に位置付けられ得、S/D金属層の第4の部分520Dは、n+ドープされたa-Si:H層の第3の部分524Cに少なくとも部分的に位置付けられ得る。
【0042】
第2のトランジスタ140Aは、ソース142Aと、ゲート144Aと、ドレイン146Aと、を含み得る。第2のトランジスタ140Aはまた、ゲート誘電体層510内でゲート144Aからオフセットされるフィールドプレート530を含み得る。フィールドプレート530は、ゲート144Aとドレイン146Aとの間に位置付けられ得る。非ゲートチャネル(例えば、オフセット領域)532は、ゲート誘電体層510内に位置付けられ得る。非ゲートチャネル532は、ゲート144Aとフィールドプレート530との間に位置付けられ得る。非ゲートチャネル532はまた、又はその代わりに、ゲート144Aとドレイン146Aとの間に位置付けられ得る。フィールドプレート530及び/又は非ゲートチャネル領域532は、約数10ボルトのS/D動作範囲を数百ボルトの動作範囲に拡大するために、ドレイン146Aの近くに位置付けられ得る。これは、オフセットゲートHiV-TFTのアーキテクチャに特有である。
【0043】
第2のトランジスタ140Aはまた、S/D金属層の第5の部分520E及び第6の部分520Fを含み得る。S/D金属層の第5の部分520E及び第6の部分520Fは、ILD層512内に位置付けられ得る。S/D金属層の第5の部分520E及び第6の部分520Fは、互いに分離され得る(すなわち、ILD層512の一部分は、それらの間に位置付けられ得る)。S/D金属層の第5の部分520E及び第6の部分520Fは、それらが互いに向かってより近くに移動するにつれて各々が不動態化層514のより近くに前進するように、段付きプロファイルを有し得る。
【0044】
第2のトランジスタ140Aはまた、n+ドープされたa-Si:H層の第4の部分524D及び第5の部分524Eを含み得る。n+ドープされたa-Si:H層の第4の部分524D及び第5の部分524Eは、ILD層512内に位置付けられ得る。n+ドープされたa-Si:H層の第4の部分524D及び第5の部分524Eは、互いに分離され得る(すなわち、ILD層512の一部分は、それらの間に位置付けられ得る)。n+ドープされたa-Si:H層の第4の部分524D及び第5の部分524Eは、それらが互いに向かってより近くに移動するにつれて各々が不動態化層514のより近くに前進するように、段付きプロファイルを有し得る。
【0045】
第2のトランジスタ140Aはまた、チャネル540(例えば、a-Si:Hを含む)と、頂部窒化物(T.Nit.)層542と、を含み得る。チャネル540は、ゲート誘電体層510上に及び/又はILD層512内に位置付けられ得る。チャネル540は、n+ドープされたa-Si:H層の第4の部分524D及び第5の部分524Eの間に少なくとも部分的に位置付けられ得る。頂部窒化物層542は、チャネル540上に位置付けられ得る。頂部窒化物層542は、n+ドープされたa-Si:H層の第4の部分524D及び第5の部分524Eの間に少なくとも部分的に位置付けられ得る。チャネル540は、頂部窒化物層542よりも広い幅を有し得る。
【0046】
ソース142Aは、S/D金属層の第6の部分520F、n+ドープされたa-Si:H層の第5の部分524E、チャネル540、及び頂部窒化物層542の少なくとも一部分を含み得る。ドレイン146Aは、S/D金属層の第5の部分520E、n+ドープされたa-Si:H層の第4の部分524D、チャネル540、及び頂部窒化物層542の少なくとも一部分を含み得る。チャネル540及び頂部窒化物層542は、ソース142Aとドレイン146との間に少なくとも部分的に位置付けられ得る。
【0047】
一実施形態では、光スイッチ110Aの分離されたa-Si:H層520は、同じa-Si:Hチャネル材料で実装され得る。しかしながら、プロセスの修正は、光スイッチ110Aが所定のオン/オフ比を有することを確実にするように行うことが必要である。この代替の注入は、後に考察される。
【0048】
図6は、一実施形態による、デバイス100の第1の段の電流電圧特性を示すグラフ600を表し、図7は、一実施形態による、複数のスタック及び/又はカスケードされたデバイス100の段(例えば、4段)の電流電圧特性を示すグラフ700を表す。グラフ600、700はどちらも、デバイス100の第1の(例えば、オン)状態の1つの曲線、及びデバイス100の第2の(例えば、オフ)状態の別の曲線を示す。グラフから分かるように、デバイス100が4段を有する場合、デバイス100は、デバイス100が単一段を有する場合と比較したときに、4倍の電圧を発生させ得る。例えば、単一段の実施形態は、最大約300Vで機能し、多段の実施形態は、最大約1200Vで機能する。単一段の実施形態の電流制限は、20μAに設定され、多段の実施形態の電流制限は、50μAに設定される。単一の実施形態及び多段の実施形態の両方について、6桁を超えるオン/オフ比が示される。
【0049】
図8は、一実施形態による、デバイス100の第1の段の一部分の概略的な側断面図を表す。図8の実施形態は、図5の実施形態の代替例である。この実施形態では、第1の段は、ゲート誘電体層510と、ゲート誘電体層510に位置付けられたレベル間誘電体(ILD)層512と、を含み得る。(頂部)不動態化層514は、随意に省略され得る。
【0050】
光スイッチ110Aは、S/D金属層の2つの部分820A、820Bを含み得る。S/D金属層の部分820A、820Bは、それらが互いに向かってより近くに移動するにつれて各々がゲート誘電体層510からより遠くに前進するように、段付きプロファイルを有し得る。光スイッチ110Aはまた、チャネル840(例えば、a-Si:Hを含む)と、頂部窒化物層842と、を含み得る。チャネル840は、ゲート誘電体層510上に及び/又はILD層512内に位置付けられ得る。チャネル840は、S/D金属層の部分820A、820Bの間に少なくとも部分的に位置付けられ得る。頂部窒化物層842は、チャネル840上に位置付けられ得る。頂部窒化物層842は、S/D金属層の部分820A、820Bの間に少なくとも部分的に位置付けられ得る。
【0051】
上で述べられるように、光スイッチ110A及び第2のトランジスタ140Aは、同じa-Si:H材料層を共有し得、これは、層構造及びプロセスを簡略化し得る。示されるように、第2のトランジスタ140A(左側に例示する)及び光スイッチ110A(右側に例示する)は、光スイッチ110Aが2端子デバイスであるので光スイッチ110Aがゲートを含まないことを除いて、ほぼ同一の構造を共有する。加えて、S/D金属層820A、820Bとチャネル840との間には、n+ドープされたa-Si:H層が存在しない。この構造は、S/D金属及びn+、a-Si:Hが1つのステップでパターン化され、同じマスクパターンを共有すると仮定する従来のa-Si:H TFTプロセスと比較して、構築に追加のステップを必要とし得る。
【0052】
しかしながら、図9及び図10は、光スイッチ110A及び第2のトランジスタ140Aについて異なる接点構造を別個に使用することの重要性を示す。
【0053】
図9は、一実施形態による、n+ドープされたa-Si:H層が、S/D金属層とチャネルとの間に少なくとも部分的に位置付けられる場合の、光スイッチ110Aの電流電圧特性を示すグラフ900を表す。より具体的には、図9は、n+ドープされたa-Si:H層が、図8の左側に示される第2のトランジスタ140Aと同様に、S/D金属層とチャネルとの間に位置付けられることを除いて、図8の右側に示される光スイッチ110Aと同様の構造を有する光スイッチの電流電圧特性を示す。このデバイスのオン/オフ比は10未満であり、不十分である。
【0054】
図10は、一実施形態による、S/D金属層820A、820Bが、チャネル840(図8の右側に示す)上に少なくとも部分的に位置付けられる(すなわち、と直接接触した)場合の、光スイッチ110Aの電流電圧特性を示すグラフ1000を表す。オン/オフ比は、2桁を超える程度から1000を超えるように改善される。同様に、第2のトランジスタ140Aのn+ドープされたa-Si:H層を伴うことなく、第2のトランジスタ140Aは、非常に小さいオン電流を有し得る。
【0055】
図11は、一実施形態による、MEMSアクチュエータを駆動するための別の高電圧スイッチングデバイス1100の概略図を表し、図12は、一実施形態による、図11の拡大部分を表す。デバイス1100は、全電気注入であり得るか、又はそれを含み得る。図11に示されるデバイス1100と、図1図10を参照して説明されるデバイス100との1つの違いは、図11のデバイス1100が、複数のKV範囲まで直接的にスケーラブルであることである。
【0056】
デバイス1100は、複合デバイスであり得るか、又はそれを含み得る。デバイス1100は、1つ以上のトランジスタ(2つが示される:1120、1140)を含み得る。第1の(例えば、上部)トランジスタ1120は、TFTであり得るか、又はそれを含み得る。例えば、第1のトランジスタ1120は、ソース1122と、ゲート1124と、ドレイン1126と、を有する、HiV-TFTであり得るか、又はそれを含み得る。第1のトランジスタ1120は、長く、かつ狭くあり得る。例えば、第1のトランジスタ1120は、約20um~約1000umの長さ、及び約3um~約20umの幅/厚さを有し得る。第1のトランジスタ1120は、インバータ(例えば、第1の段インバータ)としての役割を果たし得る。示される実施形態では、従来のインバータ回路とは異なり、第1のトランジスタ1120の負荷抵抗器が存在しない。
【0057】
デバイス1100は、第1の(例えば、オフの)状態と第2の(例えば、オンの)状態との間で作動可能であり得る。デバイス1100は、ゲート1124が第1のトランジスタ1120をオフにしたときに、オフ(例えば、低電流)の状態になり得る。デバイス1100は、ゲート1124が第1のトランジスタ1120をオンにしたときに、オン(例えば、より高い電流)の状態になり得る。
【0058】
第2の(例えば、下部)トランジスタ1140もまた、TFTであり得るか、又はそれを含み得る。例えば、第2のトランジスタ1140は、ソース1242と、ゲート1144と、ドレイン1146と、を有する、HiV-TFTであり得るか、又はそれを含み得る。第2のトランジスタ1140は、第1のトランジスタ1120よりも広くなり得る。例えば、第2のトランジスタ1140は、約20um~約1000mmの幅を有し得る。第2のトランジスタ1140は、駆動及び/又は出力トランジスタとしての役割を果たし得る。
【0059】
ソース1122、1142は、(例えば、金属によって)接続され得るが、ソース1122、1142は、共有され得ない(例えば、それらの半導体チャネルが分離され得る)。同様に、ドレイン1126、1146は、(例えば、金属によって)接続され得るが、ドレイン1126、1146は、共有され得ない(例えば、それらの半導体チャネルが分離され得る)。トランジスタ1120、1140のサブ構成要素は、デバイス1100が従来のインバータ+出力トランジスタでないように密に結合される。むしろ、デバイス1100は、ソースと、ゲートと、ドレインと、を有する、複合3端子デバイスである。
【0060】
第1のトランジスタ1120は、1つ以上のタップ電極(5つが示される:1130A~1130E)を含み得る。電極1130A~1130Eは、第1のトランジスタ1120の非ゲートチャネル(非ゲートドリフト領域とも称される)1132の高電圧ドリフト領域全体に分配され得る。第1のトランジスタ1120の電極1130A~1130Eは、ゲート1124とドレイン1126との間に少なくとも部分的に位置付けられ得る。電極1130Aのうちの1つは、第2のトランジスタ1140のゲート1144に接続され得る。
【0061】
第2のトランジスタ1140は、1つ以上のフィールドプレート(5つが示される:1148A~1148E)を含み得る。第2のトランジスタ1140のゲート1144及びフィールドプレート1148A~1148Eは、第1のトランジスタ1120の電極1130A~1130Eに(例えば、直接)接続され得る。フィールドプレート1148A~1148Eは、ゲート1144とドレイン1126、1146との間に少なくとも部分的に位置付けられ得る。フィールドプレート1148A~1148Eは、第2のトランジスタ1140の非ゲートチャネル(非ゲートドリフト領域とも称される)1152全体に高電圧を実質的に一様に分配し得、これは、早期の破壊を低減及び/又は防止し得る。示されるように、非ゲートチャネル1132、1152は、ゲート1124、1144とドレイン1126、1146との間に少なくとも部分的に位置付けられ得る。デバイス1100の動作電圧範囲は、第1のトランジスタ1120の電極1130A~1130Eの数を増加させることによって、及び/又は第2のトランジスタ1140のフィールドプレート1148A~1148Eの数を増加させることによって拡大され得る。
【0062】
ソース1122、1142、ゲート1144、ドレイン、1126、1146、電極1130A~1130E、又はそれらの組み合わせは、第1の材料(例えば、S/D金属)で作製され得る。ゲート1124、フィールドプレート1148A~1148E、又はそれらの組み合わせは、第1の材料とは異なる第2の材料(例えば、ゲート金属)で作製され得る。チャネル1132、1152は、第1及び第2の材料とは異なる第3の材料(例えば、a:Si:H)で作製され得る。
【0063】
図11に示されるように、デバイス1100は、1つ以上のパッド(4つが示される:1160A~1160D)に接続され得る。パッド1160A~1160Dは、プローブステーションを使用してプローブするために使用されるように構成されている、金属パッドであり得る。示されるように、パッド1160Aは、ソース1122、1142に接続され得、パッド1160Bは、ゲート1144に接続され得、パッド1160Dは、ドレイン1126、1146に接続され得る。
【0064】
第1のトランジスタ1120は、修正された(例えば、非従来型の)構造を有し得る。より具体的には、ソース1122、ゲート1124、及びドレイン1126に加えて、第1のトランジスタ1120はまた、ゲート1124とドレイン1126との間の非ゲートドリフト領域1132に沿って分配された1つ以上のタップ付きドレインを含み得る。タップ付きドレインは、ゲート1144及び/又は電極1130A~1130Eであり得るか、又はそれを含み得る。タップ付きドレインは、第2のトランジスタ1140のステップ電圧をサンプリングするように構成され得る。タップ付きドレインはまた、又はその代わりに、第2のトランジスタ1140のフィールドプレート電圧を提供するように構成され得る。一実施形態では、タップ付きドレインは、第1のトランジスタ1120のフィールドプレートであり得る。別の実施形態では、タップ付きドレインは、第1のトランジスタ1120のフィールドプレートでない場合がある。
【0065】
一実施形態では、電極1130は、第1のトランジスタ1120のフィールドプレート及び/又はドレインとしての役割を果たし得る。一実施形態では、ゲート1144は、第1のトランジスタ1120のフィールドプレート及び/又はドレインとしての役割を果たし得る。一実施形態では、電極1130は、第2のトランジスタ1140のフィールドプレートとしての役割を果たし得る。
【0066】
図13は、一実施形態による、図11の線13-13で切断した、デバイス1100の一部分の概略側断面図を表す。断面は、図11ではゲート1144を通っているように示されているが、断面はまた、又はその代わりに、電極1130A~1130Eのうちの任意の1つを通って切断され得る。
【0067】
デバイス1100は、第1の(例えば、下部)金属層1310を含み得る。第1の金属層1310は、ゲート1124と同じ種類の金属で作製され得る。ゲート誘電体層1120は、第1の金属層1310に少なくとも部分的に位置付けられ得る。第2の(例えば、上部)金属層1330は、ゲート誘電体層1120に少なくとも部分的に位置付けられ得る。第2の金属層1330は、ドレイン1126と同じ種類の金属で作製され得る。少なくとも1つの実施形態では、金属層1310、1330は、同じ種類の金属で作製され得る。別の実施形態では、金属層1310、1330は、異なる種類の金属で作製され得る。第2の金属層1330は、第1の金属層1310に向かってゲート誘電体層1120を通って少なくとも部分的に拡大する、1つ以上の脚部(2つが示される:1332、1334)を含み得る。少なくとも1つの実施形態では、脚部1332、1334は、第1の金属層1310に位置付けられ、及び/又は接触する。
【0068】
チャネル1340は、第2の金属層1330内に少なくとも部分的に位置付けられ得る。チャネル1340は、a:Si:Hで作製され得る。n+層1350は、第2の金属層1330内に少なくとも部分的に位置付けられ得る。n+層1350は、少なくとも部分的にチャネル1340上に及び/又はその上側に位置付けられ得る。n+層1350は、n+ドープされたa-Si:H層であり得るか、又はそれを含み得る。頂部窒化物層1360は、第2の金属層1330内に少なくとも部分的に位置付けられ得る。頂部窒化物層1360は、チャネル1340とn+層1350との間に少なくとも部分的に位置付けられ得る。例えば、頂部窒化物層1360は、チャネル1340の上側に、かつ頂部窒化物層1360の下側に位置付けられ得る。
【0069】
第3の金属層1370は、第2の金属層1330及び/又はn+層1350上に及び/又はその上側に少なくとも部分的に位置付けられ得る。第3の金属層1370は、第2の金属層1330と同じ種類の金属で作製され得る。少なくとも1つの実施形態では、層1330、1370は、同じ層であり得る。
【0070】
図14は、一実施形態による、このデバイス1100の変換特性を示すグラフ1400を表す。低入力ゲート電圧(V<2V)において、デバイス1100は、10uA(例えば、器具コンプライアンス設定)を超えるオン電流を有する「オン」状態であり、有する。高いゲート入力電圧(V>2.5V)の場合、デバイス1100は、オフ状態であり、漏出電流は、1100Vで数百pAであり得る。一実施形態では、1100Vは、デバイス1100が提供することができる最高電圧であり得る。入力電圧は、-5V~+10Vへとスイープされ得、S/Dドレインは、測定設定の最大電圧範囲(例えば、1100V)に設定され得る。電流対応は、10μAに設定される。デバイス1100は、4~5桁のオン/オフを達成し得る。
【0071】
本教示の広い範囲を記載する数値範囲及びパラメータは近似値であるにもかかわらず、特定の実施例に記載される数値は、可能な限り正確に報告される。しかしながら、いかなる数値も、それぞれの試験測定において見られる標準偏差から必然的に生じる特定の誤差を本質的に含む。更に、本明細書に開示される全ての範囲は、その中に含まれるありとあらゆるサブ範囲を包含すると理解されるべきである。例えば、「10未満」の範囲は、0の最小値と10の最大値との間の(0の最小値と10の最大値とを含む)ありとあらゆるサブ範囲、すなわち、0以上の最小値及び10以下の最大値を有するありとあらゆるサブ範囲、例えば、1~5を含み得る。
【0072】
本教示は、1つ以上の実装態様に対して示されているが、添付の特許請求の範囲の趣旨及び範囲から逸脱することなく、示された実施例に対して変更及び/又は修正が行われ得る。例えば、プロセスが一連の行為又は事象として説明されているが、本教示は、そのような行為又は事象の順序によって限定されないことが理解され得る。一部の行為は、異なる順序で、及び/又は本明細書に記載されているものとは別の他の行為若しくは事象と同時に発生する可能性がある。また、全てのプロセス段階が、本教示の1つ以上の態様又は実施形態に従う方法論を実装するために必要とされ得るわけではない。構造的物体及び/若しくは処理段階が追加され得るか、又は既存の構造的物体及び/若しくは処理段階が除去若しくは修正され得ることが理解され得る。更に、本明細書に示される行為のうちの1つ以上は、1つ以上の別個の行為及び/又は段階で実行され得る。更に、「含む(including)」、「含む(includes)」、「有する(having)」、「有する(has)」、「有する(with)」という用語、又はそれらの変形が発明を実施するための形態及び特許請求の範囲のいずれかで使用される限りにおいて、そのような用語は、「含む(comprising)」という用語と同様の様式で包括的であることが意図されている。「少なくとも1つの」という用語は、列挙された項目のうちの1つ以上が選択され得ることを意味するように使用される。更に、本明細書における考察及び特許請求の範囲において、2つの材料に対して使用される「上」という用語、他方「上」の一方は、材料間の少なくとも一部の接触を意味し、一方、「の上」は、材料が、場合によっては、接触が可能であるが必要とされないように、1つ以上の追加の介在材料に近接していることを意味する。「上(on)」又は「の上(over)」のいずれも、本明細書で使用される場合にいかなる指向性も暗示しない。「共形」という用語は、下にある材料の角度が共形材料によって保持されるコーティング材料を記述する。「約」という用語は、変更が、示された実施形態に対してプロセス又は構造の不適合とならない限り、列挙される値が少し変更され得ることを示す。「結合する」、「結合される」、「接続する」、「接続」、「接続される」、「と接続して」、及び「接続している」という用語は、「と直接接続する」又は「1つ以上の中間要素又は部材を介して接続する」ことを指す。最後に、「例示の」又は「例示的な」という用語は、説明が理想的であることを意味するのではなく一例として使用されることを示す。本教示の他の実施形態は、本明細書及び本明細書での本開示の慣行を考慮して当業者に明らかであり得る。本明細書及び実施例は、例示としてのみみなされることが意図され、本教示の真の範囲及び趣旨は、以下の特許請求の範囲によって示される。

図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14