(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022139136
(43)【公開日】2022-09-26
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20220915BHJP
【ＦＩ】
H02M3/28 H
H02M3/28 W
【審査請求】有
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2021039387
(22)【出願日】2021-03-11
(71)【出願人】
【識別番号】000001292
【氏名又は名称】株式会社京三製作所
(74)【代理人】
【識別番号】110001151
【氏名又は名称】あいわ特許業務法人
(72)【発明者】
【氏名】宮嵜 洸一
(72)【発明者】
【氏名】國玉 博史
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AS08
5H730BB26
5H730BB82
5H730BB85
5H730DD04
5H730FG01
5H730FG15
5H730VV03
(57)【要約】
【課題】位相シフト制御を行う電力変換装置において、Ｄ級増幅器を構成する半導体デバイスのゲート誤点弧を抑制し、ゲート位相差θが小さい場合であっても位相シフト制御を可能とする。
【解決手段】本発明の電力変換装置は、複数のＤ級増幅器が並列配置され、各Ｄ級増幅器の進みレグと遅れレグのスイッチング素子のＯＮ／ＯＦＦ動作をゲート位相差θだけ位相をずらす位相シフト制御によりされる。この位相シフト制御において、上側Ｄ級増幅器の出力端と下側Ｄ級増幅器の出力端との間の電圧差に基づいてＤ級増幅器に補助電流を供給する。補助電流はスイッチング素子のドレイン－ソース間を流れる電流を補助し、これによってスイッチング素子がオフからオンの切り替わり時に変位電圧ｄｖ／ｄｔの発生、及びこの変位電圧により生じる変調波に変位電流ｄｉ／ｄｔを抑制し、レグ内の他方のオフ状態のスイッチング素子が誤点弧することを防ぐ。
【選択図】図１
【解決手段】本発明の電力変換装置は、複数のＤ級増幅器が並列配置され、各Ｄ級増幅器の進みレグと遅れレグのスイッチング素子のＯＮ／ＯＦＦ動作をゲート位相差θだけ位相をずらす位相シフト制御によりされる。この位相シフト制御において、上側Ｄ級増幅器の出力端と下側Ｄ級増幅器の出力端との間の電圧差に基づいてＤ級増幅器に補助電流を供給する。補助電流はスイッチング素子のドレイン－ソース間を流れる電流を補助し、これによってスイッチング素子がオフからオンの切り替わり時に変位電圧ｄｖ／ｄｔの発生、及びこの変位電圧により生じる変調波に変位電流ｄｉ／ｄｔを抑制し、レグ内の他方のオフ状態のスイッチング素子が誤点弧することを防ぐ。
【選択図】図１
【特許請求の範囲】
【請求項1】
上側Ｄ級増幅器、及び下側Ｄ級増幅器と、
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器が備えるスイッチング素子を駆動するゲート信号のゲート位相差を制御する位相シフト制御を行う制御回路と、
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器に補助電流を供給する電流補助回路と、
を備え、
前記上側Ｄ級増幅器の入力端及び前記下側Ｄ級増幅器の入力端は、直流電源に並列接続され、
前記上側Ｄ級増幅器の出力端及び前記下側Ｄ級増幅器の出力端は、それぞれ出力トランスを介して直列接続され、
前記電流補助回路は、前記上側Ｄ級増幅器の出力端と前記下側Ｄ級増幅器の出力端との間に接続され、両Ｄ級増幅器の出力端間の電圧差に基づく電流を補助電流として前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器に供給する、
電力変換装置。
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器が備えるスイッチング素子を駆動するゲート信号のゲート位相差を制御する位相シフト制御を行う制御回路と、
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器に補助電流を供給する電流補助回路と、
を備え、
前記上側Ｄ級増幅器の入力端及び前記下側Ｄ級増幅器の入力端は、直流電源に並列接続され、
前記上側Ｄ級増幅器の出力端及び前記下側Ｄ級増幅器の出力端は、それぞれ出力トランスを介して直列接続され、
前記電流補助回路は、前記上側Ｄ級増幅器の出力端と前記下側Ｄ級増幅器の出力端との間に接続され、両Ｄ級増幅器の出力端間の電圧差に基づく電流を補助電流として前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器に供給する、
電力変換装置。
【請求項2】
前記電流補助回路は、前記補助電流の電力を回生電力として回生する回生回路であり、
前記回生回路は、前記上側Ｄ級増幅器と前記下側Ｄ級増幅器との間において１次側が接続される回生トランスと、前記回生トランスの２次側に接続され、前記２次側の交流電圧を整流して回生電圧を生成する回生整流回路と、を備える、
請求項１に記載の電力変換装置。
前記回生回路は、前記上側Ｄ級増幅器と前記下側Ｄ級増幅器との間において１次側が接続される回生トランスと、前記回生トランスの２次側に接続され、前記２次側の交流電圧を整流して回生電圧を生成する回生整流回路と、を備える、
請求項１に記載の電力変換装置。
【請求項3】
前記回生回路の回生整流回路は、前記回生トランスの出力端に接続されるダイオードブリッジ回路と、直流電源側に接続されるＬＣ平滑回路と、を備える、
請求項２に記載の電力変換装置。
請求項２に記載の電力変換装置。
【請求項4】
前記電流補助回路は、前記補助電流の電力を吸収する抵抗回路であり、
前記抵抗回路は、前記上側Ｄ級増幅器と前記下側Ｄ級増幅器との間において１次側が接続される分配トランスと、前記分配トランスの２次側に接続される抵抗素子と、を備える、
請求項１に記載の電力変換装置。
前記抵抗回路は、前記上側Ｄ級増幅器と前記下側Ｄ級増幅器との間において１次側が接続される分配トランスと、前記分配トランスの２次側に接続される抵抗素子と、を備える、
請求項１に記載の電力変換装置。
【請求項5】
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器は、高電圧側のスイッチング素子及び低電圧側のスイッチング素子が直列接続された１つのレグと、２つのコンデンサを直列接続して構成されるコンデンサ分圧器とによりハーフブリッジが構成されたブリッジ回路と、を備える、
請求項１から４の何れか１つに記載の電力変換装置。
請求項１から４の何れか１つに記載の電力変換装置。
【請求項6】
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器は、高電圧側のスイッチング素子及び低電圧側のスイッチング素子が直列接続された２つのレグ（２０ａ、２０ｂ）によりフルブリッジが構成されたブリッジ回路を備える、
請求項１から４の何れか１つに記載の電力変換装置。
請求項１から４の何れか１つに記載の電力変換装置。
【請求項7】
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器は、高電圧側のスイッチング素子及び低電圧側のスイッチング素子が直列接続された１つのレグと、２つのコンデンサを直列接続して構成されるコンデンサ分圧器とによりハーフブリッジが構成されたブリッジ回路と、を備え、
前記上側Ｄ級増幅器が備えるブリッジ回路のレグ及び前記下側Ｄ級増幅器が備えるブリッジ回路のレグの何れか一方は進みレグ、他方は遅れレグであり、
前記回生回路は、回生トランスと回生整流回路の回路構成を１つ備え、
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器との接続において、
前記回生トランスの一端は、前記上側Ｄ級増幅器のハーフブリッジのレグの中点に接続され、
前記回生トランスの他端は、前記下側Ｄ級増幅器のハーフブリッジのレグの中点に接続される、
請求項５に記載の電力変換装置。
前記上側Ｄ級増幅器が備えるブリッジ回路のレグ及び前記下側Ｄ級増幅器が備えるブリッジ回路のレグの何れか一方は進みレグ、他方は遅れレグであり、
前記回生回路は、回生トランスと回生整流回路の回路構成を１つ備え、
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器との接続において、
前記回生トランスの一端は、前記上側Ｄ級増幅器のハーフブリッジのレグの中点に接続され、
前記回生トランスの他端は、前記下側Ｄ級増幅器のハーフブリッジのレグの中点に接続される、
請求項５に記載の電力変換装置。
【請求項8】
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器は、高電圧側のスイッチング素子及び低電圧側のスイッチング素子が直列接続された１つのレグと、２つのコンデンサを直列接続して構成されるコンデンサ分圧器とによりハーフブリッジが構成されたブリッジ回路と、を備え、
前記上側Ｄ級増幅器が備えるブリッジ回路のレグ及び前記下側Ｄ級増幅器が備えるブリッジ回路のレグの何れか一方は進みレグ、他方は遅れレグであり、
前記回生回路は、回生トランスと回生整流回路の回路構成を２つ備え、
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器との接続において、
一方の回生トランスは、一端が前記上側Ｄ級増幅器のコンデンサ分圧器の中点に接続され、他端が前記下側Ｄ級増幅器のコンデンサ分圧器の中点又はハーフブリッジのレグの中点に接続され、
他方の回生トランスは、一端が前記上側Ｄ級増幅器のハーフブリッジのレグの中点に接続され、他端は前記下側Ｄ級増幅器のハーフブリッジのレグの中点又はコンデンサ分圧器の中点接続される、
請求項５に記載の電力変換装置。
前記上側Ｄ級増幅器が備えるブリッジ回路のレグ及び前記下側Ｄ級増幅器が備えるブリッジ回路のレグの何れか一方は進みレグ、他方は遅れレグであり、
前記回生回路は、回生トランスと回生整流回路の回路構成を２つ備え、
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器との接続において、
一方の回生トランスは、一端が前記上側Ｄ級増幅器のコンデンサ分圧器の中点に接続され、他端が前記下側Ｄ級増幅器のコンデンサ分圧器の中点又はハーフブリッジのレグの中点に接続され、
他方の回生トランスは、一端が前記上側Ｄ級増幅器のハーフブリッジのレグの中点に接続され、他端は前記下側Ｄ級増幅器のハーフブリッジのレグの中点又はコンデンサ分圧器の中点接続される、
請求項５に記載の電力変換装置。
【請求項9】
前記上側Ｄ級増幅器及び前記下側Ｄ級増幅器は、高電圧側に接続された上アームのスイッチング素子及び低電圧側に接続された下アームのスイッチング素子が直列接続された進みレグ及び遅れレグの２つのレグによりフルブリッジが構成されたブリッジ回路を備え、
前記回生回路は、回生トランスと回生整流回路の回路構成を２つ備え、
前記上側Ｄ級増幅器と前記下側Ｄ級増幅器の接続において、
一方の回生トランスの一端は前記上側Ｄ級増幅器のフルブリッジ回路の進みレグの中点に接続され、他端は前記下側Ｄ級増幅器のフルブリッジ回路の遅れレグの中点に接続され、
他方の回生トランスの一端は前記上側Ｄ級増幅器のフルブリッジの遅れレグの中点に接続され、他端は前記下側Ｄ級増幅器のフルブリッジの進みレグの中点に接続される、
請求項６に記載の電力変換装置。
前記回生回路は、回生トランスと回生整流回路の回路構成を２つ備え、
前記上側Ｄ級増幅器と前記下側Ｄ級増幅器の接続において、
一方の回生トランスの一端は前記上側Ｄ級増幅器のフルブリッジ回路の進みレグの中点に接続され、他端は前記下側Ｄ級増幅器のフルブリッジ回路の遅れレグの中点に接続され、
他方の回生トランスの一端は前記上側Ｄ級増幅器のフルブリッジの遅れレグの中点に接続され、他端は前記下側Ｄ級増幅器のフルブリッジの進みレグの中点に接続される、
請求項６に記載の電力変換装置。
【請求項10】
偶数台のＤ級増幅器により、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から成る一対のＤ級増幅器のモジュールの複数組みと、
前記Ｄ級増幅器のモジュールの個数と同数の複数台の電流補助回路を備え、
前記一対のＤ級増幅器の各モジュールは、前記上側Ｄ級増幅器と前記下側Ｄ級増幅器との間にそれぞれ１つの前記電流補助回路が接続され、
一対のＤ級増幅器のモジュール及び１つの電流補助回路からなる回路構成を複数組み備え、
前記複数組みの回路構成の各出力端は直列接続又は並列接続される、
請求項１に記載の電力変換装置。
前記Ｄ級増幅器のモジュールの個数と同数の複数台の電流補助回路を備え、
前記一対のＤ級増幅器の各モジュールは、前記上側Ｄ級増幅器と前記下側Ｄ級増幅器との間にそれぞれ１つの前記電流補助回路が接続され、
一対のＤ級増幅器のモジュール及び１つの電流補助回路からなる回路構成を複数組み備え、
前記複数組みの回路構成の各出力端は直列接続又は並列接続される、
請求項１に記載の電力変換装置。
【請求項11】
偶数台のＤ級増幅器により、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から成る一対のＤ級増幅器のモジュールの複数組みと、
１つの電流補助回路を備え、
前記一対のＤ級増幅器の各モジュールは、各上側Ｄ級増幅器と下側Ｄ級増幅器との間に前記１つの前記電流補助回路が接続され、
一対のＤ級増幅器のモジュールの複数組みの各出力端は直列接続又は並列接続される、
請求項１に記載の電力変換装置。
１つの電流補助回路を備え、
前記一対のＤ級増幅器の各モジュールは、各上側Ｄ級増幅器と下側Ｄ級増幅器との間に前記１つの前記電流補助回路が接続され、
一対のＤ級増幅器のモジュールの複数組みの各出力端は直列接続又は並列接続される、
請求項１に記載の電力変換装置。
【請求項12】
前記直列接続又は並列接続された電力変換装置を複数セット備え、
当該複数セットの電力変換装置は並列接続される、
請求項１０又は請求項１１に記載の電力変換装置。
当該複数セットの電力変換装置は並列接続される、
請求項１０又は請求項１１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数台の絶縁型変換器を位相シフト制御により出力電圧を制御する電力変換装置に関する。
【背景技術】
【0002】
複数台の絶縁型変換器を用いた電力変換装置として、Ｄ級増幅器を備えたサブモジュールを絶縁型変換器とし、直流電源側と出力側との間に複数台のサブモジュールが並列配置された構成が知られている。各サブモジュールの１次側は直流電源側に対して並列に配置され、出力側において直列に接続される。
【0003】
この電力変換装置は、１次側において複数のサブモジュールを並列接続することにより大電流の電力を扱うことができ、２次側において複数のサブモジュールを直列接続することにより高電圧を扱うことができ、これにより低電圧の直流電力を高電圧の直流電力に変換する。（特許文献１参照）
【0004】
図３６の電力変換装置１００は、ハーフブリッジ回路からなる回路構成例を示している。電力変換装置１００は上側Ｄ級増幅器１０１ａ及び下側Ｄ級増幅器１０１ｂの２つのＤ級増幅器を備える。上側Ｄ級増幅器１０１ａは、ハイサイドデバイスのスイッチング素子Ｑ１ａとローサイドデバイスのスイッチング素子Ｑ２ａの２つスイッチング素子が直列接続されてなるレグ１０２ａと、コンデンサＣ１ａとコンデンサＣ２ａの２つコンデンサの直列接続からなる中点キャパシタ１０３ａとによりハーフブリッジを構成する。下側Ｄ級増幅器１０１ｂについても、同様に、ハイサイドデバイスのスイッチング素子Ｑ１ｂとローサイドデバイスのスイッチング素子Ｑ２ｂの２つのスイッチング素子が直列接続されてなるレグ１０２ｂと、コンデンサＣ１ｂとコンデンサＣ２ｂの２つのコンデンサの直列接続からなる中点キャパシタ１０３ｂとによりハーフブリッジを構成する。
【0005】
上側Ｄ級増幅器１０１ａと下側Ｄ級増幅器１０１ｂの１次側の直流端子は直流電源に並列接続され、２次側の直流端子は直列接続される。上側Ｄ級増幅器１０１ａの２次側直流端子は漏れインダクタンスを介して出力トランス１０４ａに接続され、下側Ｄ級増幅器１０１ｂの２次側直流端子は漏れインダクタンスを介して出力トランス１０４ｂに接続される。出力トランス１０４ａと出力トランス１０４ｂは直列接続されて一端を出力端とし他端を接地端としている。これにより上側Ｄ級増幅器１０１ａのレグ１０２ａと下側Ｄ級増幅器１０１ｂのレグ１０２ｂは、フルブリッジ回路を構成する。
【0006】
Ｄ級増幅器を用いた電力変換装置において、電力値を制御する制御方式として位相シフト制御が知られている。位相シフト制御による電力変換装置は、２つのスイッチング素子が直列接続されたレグを２つ用いてフルブリッジ回路を構成している。位相シフト方式による電圧制御では、スイッチング素子を駆動するゲート信号において、これらの２つのレグ間にゲート位相差θを設け、このゲート位相差θを変化させて位相シフトを行うことにより出力電圧を制御する。
【0007】
位相シフト制御では、各レグにおいて一方のスイッチング素子のターンオフと他方のスイッチング素子のターンオンとの間に短い遅延時間が設けられ、この遅延時間の間にソフトスイッチングが行われる。変圧器の漏れインダクタンスに蓄積されていたエネルギーは遅延時間の間に放出され、ターンオンする側のスイッチング素子の寄生ダイオードを介して電流が流れる。この電流によりスイッチング素子に係る電圧はほぼ０Ｖとなるため、この遅延時間の間にスイッチング素子をターンオンすることによりＺＶＳ（零電圧スイッチング）のソフトスイッチングが実現される。
【0008】
電力変換装置１００において、例えば上側Ｄ級増幅器１０１ａのレグ１０２ａを進みレグとし、下側Ｄ級増幅器１０１ｂのレグ１０２ｂを遅れレグとして、２つのレグの間で位相シフト制御が行われる。位相シフト制御では、軽負荷時には小さなゲート位相差θに制御される。
【0009】
ブリッジ構成のＤ級増幅器の位相シフト制御において、遅れレグのソフトスイッチングは、変圧器の漏れインダクタンスとスイッチング素子の寄生容量の働きにより実現される。このソフトスイッチングの実現には、変圧器の漏れインダクタンスに蓄積されるエネルギーがスイッチング素子の寄生容量の充放電を完了させるに十分な大きさであることが必要である。漏れインダクタンスに蓄積されるエネルギーは負荷電流に比例する。軽負荷時にはゲート位相差θが小さく負荷電流は小さくなるため、漏れインダクタンスに蓄積されるエネルギーは小さい。そのため、ゲート位相差θが小さい場合にはシフト蓄積エネルギーによる電流はスイッチング素子の寄生容量の充放電を完了させるには不十分であり、ＺＶＳによるソフトスイッチングを実現させることが困難となる。
【0010】
軽負荷時において遅れレグのソフトスイッチングを実現する方法として、変圧器の結合を悪くして漏れインダクタンスを大きくする方法、励磁インダクタンスを設ける方法等が知られている。しかしながら、高周波の漏れ磁束は巻き線の損失の増加を招くため効率低下の要因となる。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特許第６６１１９５４号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
ブリッジ構成のＤ級増幅器の位相シフト制御において、ゲート位相差θが小さい軽負荷時では、漏れインダクタンスの蓄積エネルギーが小さいことによって遅れレグのソフトスイッチングの実現に支障が生じるという課題が知られている。
【0013】
ブリッジ構成のＤ級増幅器の位相シフト制御には、上記したソフトスイッチングに関する課題の他、ゲート位相差θが小さい場合にスイッチング素子の半導体デバイスが誤点弧するという課題がある。
【0014】
図３７は、ゲート誤点弧を説明するための図である。図３７（ａ）、図３７（ｂ）はハイサイドの半導体デバイス（スイッチング素子）がオフからオンに切り替わる際の状態を示している。ハイサイドの半導体デバイスの出力容量の充放電が未完了であるときにオフからオンに切り替わると、ドレイン－ソース間電圧Ｖｄｓの電圧変化ΔＶ／Δｔ＝ｄｖ／ｄｔが大きくなるハードスイッチング状態となる。変位電圧ｄｖ／ｄｔにより変位電流ｄｉ／ｄｔが発生する。Ｄ級増幅器を構成するレグにおいて、ハイサイドの半導体デバイスで発生した変位電流ｄｉ／ｄｔは、ローサイドの半導体デバイスのゲート－ソース間のゲート－ソース間容量Ｃｇｓをゲート－ドライバ間のゲート－ドライバ間容量Ｃｇｄを介して充電する。ゲート－ソース間容量Ｃｇｓが充電されることでゲート－ソース間電圧Ｖｇｓは上昇し、ゲートが誤点弧する。
【0015】
ゲート－ソース間電圧Ｖｇｓは、以下の式（１）で表される。
Ｖｇｓ＝Ｒｇ・Ｃｇｓ・ｄＶｄｓ／ｄｔ・（１－ｅｘｐ（－ｔ／（Ｒｇ・（Ｃｇｄ＋Ｃｇｓ）））） ・・・（１）
上記式（１）において、Ｒｇはゲート抵抗、Ｃｇｄはゲート－ドライバ間容量、Ｃｇｓはゲート－ソース間容量、ｄＶｄｓ／ｄｔは上側のスイッチングで発生した電圧変化である。
Ｖｇｓ＝Ｒｇ・Ｃｇｓ・ｄＶｄｓ／ｄｔ・（１－ｅｘｐ（－ｔ／（Ｒｇ・（Ｃｇｄ＋Ｃｇｓ）））） ・・・（１）
上記式（１）において、Ｒｇはゲート抵抗、Ｃｇｄはゲート－ドライバ間容量、Ｃｇｓはゲート－ソース間容量、ｄＶｄｓ／ｄｔは上側のスイッチングで発生した電圧変化である。
【0016】
上記式（１）は、ゲート誤点弧によるゲート－ソース間電圧Ｖｇｓのピークは、ゲート抵抗Ｒｇ、ゲート－ドライバ間容量Ｃｇｄ、及びドレイン－ソース間の電圧変化ｄＶｄｓ／ｄｔの３つのパラメータが支配的に影響することを示している。特に、産業用電源向けに用いられ、１ＭＨｚ以上の高周波スイッチングに適用し得るＲＦのＶＤ－ＳｉＭＯＳ、ＳｉＣ－ＭＯＳ，ＧａＮ－ＨＥＭＴなどの半導体デバイス、とりわけＶＤ－ＳｉＭＯＳでは容量ゲート－ドライバ間容量Ｃｇｄが大きいため、ゲート－ソース間電圧Ｖｇｓが大きくなりゲート誤点弧が発生し易い。図３７（ｂ）はスイッチング素子の半導体デバイスがオフからオンに切り替わったときのドレイン－ソース間電圧Ｖｄｓ及びゲート－ソース間電圧Ｖｇｓの電圧変化を示している。ゲート－ソース間電圧Ｖｇｓは、ドレイン－ソース間電圧Ｖｄｓの電圧変化ΔＶ／Δｔ時に上昇する。
【0017】
図３７（ｃ）は、ローサイドの半導体デバイス（スイッチング素子）がオフからオンに切り替わる際の状態を示している。ローサイドの半導体デバイスにおいても、出力容量のドレイン－ソース間電圧Ｖｄｓの充放電が未完了であるときにおいて、オフからオンに切り替わりはハードスイッチング状態で行われるため、ドレイン－ソース間電圧Ｖｄｓの電圧変化ΔＶ／Δｔ＝ｄｖ／ｄｔは大きくなり、変位電流ｄｉ／ｄｔが発生する。
【0018】
ローサイドの半導体デバイスで発生した変位電流ｄｉ／ｄｔは、ハイサイドの半導体デバイスのゲート－ソース間容量Ｃｇｓを充電させてゲート－ソース間電圧Ｖｇｓを上昇させ、ゲートを誤点弧させる。
【0019】
図３８は、図３７の回路構成による電力変換装置１００の波形を示している。図３８（ａ），図３８（ｂ）はハイサイドのスイッチング素子Ｑ１ａのゲート信号ｇＱ１ａ、電圧ＶＱ１ａ及び電流ＩＱ１ａであり、図３８（ｃ），図３８（ｄ）はローサイドのスイッチング素子Ｑ２ａのゲート信号ｇＱ２ａ、電圧ＶＱ２ａ及び電流ＩＱ２ａであり、それぞれ上側Ｄ級増幅器１０１ａの波形を示している。
【0020】
図３８（ｅ），図３８（ｆ）はハイサイドのスイッチング素子Ｑ１ｂのゲート信号ｇＱ１ｂ、電圧ＶＱ１ｂ及び電流ＩＱ１ｂであり、図３８（ｇ），図３８（ｈ）はローサイドのスイッチング素子Ｑ２ｂのゲート信号ｇＱ２ｂ、電圧ＶＱ２ｂ及び電流ＩＱ２ｂであり、それぞれ下側Ｄ級増幅器１０１ｂの波形を示している。図３８（ｉ）は電力変換装置１００の出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔを示している。なお、図３８中の破線は電流を表している。
【0021】
上側Ｄ級増幅器１０１ａの波形（図３８（ａ）－図３８（ｄ））において、ローサイドのスイッチング素子Ｑ２ａがオフからオンに切り替わる際に発生する電流ＩＱ２ａの電流変化（図中の数字１）により、ハイサイドのスイッチング素子Ｑ１ａのゲート信号に誤信号が発生し（図中の数字２）、誤点弧を引き起こす。スイッチング素子Ｑ１ａの誤点弧は電流ＩＱ１ａに短絡電流を発生させ（図中の数字３）、電力増幅装置の誤動作の要因となる。
【0022】
また、ハイサイドのスイッチング素子Ｑ１ａがオフからオンに切り替わる際に発生する電流ＩＱ１ａの電流変化（図中の数字４）により、ローサイドのスイッチング素子Ｑ２ａのゲート信号に誤信号が発生し（図中の数字５）、誤点弧を引き起こす。スイッチング素子Ｑ２ａの誤点弧は電流ＩＱ２ａに短絡電流を発生させ（図中の数字６）、電力増幅装置の誤動作の要因となる。
【0023】
同様に、下側Ｄ級増幅器１０１ｂの波形（図３８（ｅ）－図３８（ｈ））において、ローサイドのスイッチング素子Ｑ２ｂがオフからオンに切り替わる際に発生する電流ＩＱ２ｂの電流変化（図中の数字１）により、ハイサイドのスイッチング素子Ｑ１ｂのゲート信号に誤信号が発生し（図中の数字２）、誤点弧を引き起こす。スイッチング素子Ｑ１ｂの誤点弧は電流ＩＱ１ｂに短絡電流を発生させ（図中の数字３）、電力増幅装置の誤動作の要因となる。
【0024】
また、ハイサイドのスイッチング素子Ｑ１ｂがオフからオンに切り替わる際に発生する電流ＩＱ１ｂの電流変化（図中の数字４）により、ローサイドのスイッチング素子Ｑ２ｂのゲート信号に誤信号が発生し（図中の数字５）、誤点弧を引き起こす。スイッチング素子Ｑ２ｂの誤点弧は電流ＩＱ２ｂに短絡電流を発生させ（図中の数字６）、電力増幅装置の誤動作の要因となる。
【0025】
Ｄ級増幅器に付した上側及び下側の用語は、２つのＤ級増幅器からなるモジュールの各Ｄ級増幅器において、出力トランスの二次側の端部が接地されたＤ級増幅器には下側を付して下側Ｄ級増幅器とし、出力トランスの二次側が電力変換装置の出力端に接続されたＤ級増幅器には上側を付して上側Ｄ級増幅器とする。また、スイッチング素子に付したハイサイド及びローサイドの用語は、上側Ｄ級増幅器及び下側Ｄ級増幅器において、各Ｄ級増幅器を構成するブリッジ回路を構成するスイッチング素子において、高電圧側に接続されるスイッチング素子にはハイサイドを付してハイサイドスイッチング素子とし、低電圧側に接続されるスイッチング素子にはローサイドを付してローサイドスイッチング素子とする。以下、上側Ｄ級増幅器、下側Ｄ級増幅器、ハイサイドスイッチング素子、及びローサイドスイッチング素子を用いて説明する。
【0026】
図３６に示す電力変換装置１００は、上側及び下側の各Ｄ級増幅器をそれぞれハイサイドとローサイドの２つのスイッチング素子をハーフブリッジ構成とする回路を示しているが、各Ｄ級増幅器を２つのハイサイドスイッチング素子と２つのローサイドスイッチング素子からなる４つのスイッチング素子をフルブリッジ構成とする回路とした場合も同様にゲート誤点弧の課題がある。
【0027】
上記したように、従来構成の電力変換装置１００のＤ級増幅器は、スイッチング素子を構成する半導体デバイスのゲート誤点弧による損質の増大により位相シフト制御を行うことができないという課題がある。
【0028】
位相シフト制御のゲート位相差θが小さい程、半導体デバイスの出力容量（ドレイン－ソース容量）Ｃｄｓがデッドタイム内の充放電が完了しない状態が高まる。ゲート位相差θの実質的な時間幅は、Ｄ級増幅器を制御する周波数に依存するため、ＭＨｚ帯の高周波帯域ではゲート位相差θの実質的な時間幅は短くなり、半導体デバイスはゲート誤点弧により損失が増大するため、位相シフト制御がより困難となる。
【0029】
本発明は、上記した課題を解決し、位相シフト制御を行う電力変換装置において、Ｄ級増幅器を構成する半導体デバイスのゲート誤点弧を抑制することで半導体デバイスにおける損失を低減することを目的とする。また、位相シフト制御を行う電力変換装置において、ゲート位相差θが小さい場合であっても半導体デバイスにおける損失が低減することにより位相シフト制御を可能とすることを目的とする。
【課題を解決するための手段】
【0030】
本発明の電力変換装置は、複数のＤ級増幅器が並列配置され、各Ｄ級増幅器の進みレグと遅れレグのスイッチング素子のＯＮ／ＯＦＦ動作をゲート位相差θだけ位相をずらす位相シフト制御によりされる。この位相シフト制御において、上側Ｄ級増幅器の出力端と下側Ｄ級増幅器の出力端との間の電圧差に基づいて上側Ｄ級増幅器及び下側Ｄ級増幅器に補助電流を供給する。補助電流はスイッチング素子のドレイン－ソース間を流れる電流を補助し、これによってスイッチング素子がオフからオンの切り替わり時の変位電圧ｄｖ／ｄｔの発生、及びこれに伴う変位電流ｄｉ／ｄｔの発生を抑制し、変位電流ｄｉ／ｄｔを要因とするレグ内の他方のオフ状態のスイッチング素子が誤点弧することを防ぐ。
【0031】
（基本構成）
本発明の電力変換装置の基本構成は、上側Ｄ級増幅器及び下側Ｄ級増幅器と、上側Ｄ級増幅器及び下側Ｄ級増幅器が備えるスイッチング素子の駆動を制御する制御回路と、上側Ｄ級増幅器及び下側Ｄ級増幅器に補助電流を供給する電流補助回路とを備える。
本発明の電力変換装置の基本構成は、上側Ｄ級増幅器及び下側Ｄ級増幅器と、上側Ｄ級増幅器及び下側Ｄ級増幅器が備えるスイッチング素子の駆動を制御する制御回路と、上側Ｄ級増幅器及び下側Ｄ級増幅器に補助電流を供給する電流補助回路とを備える。
【0032】
上側Ｄ級増幅器の入力端及び下側Ｄ級増幅器の入力端は直流電源に並列接続され、上側Ｄ級増幅器の出力端及び下側Ｄ級増幅器の出力端はそれぞれ出力トランスを介して直列接続される。
【0033】
この接続構成により、電力変換装置は、１次側において複数のＤ級増幅器を並列接続することにより大電流の電力を扱うことができ、２次側において複数のＤ級増幅器を直列接続することにより高電圧を扱うことができ、低電圧の直流電力を高電圧の直流電力に変換する。
【0034】
（Ｄ級増幅器、制御回路）
上側Ｄ級増幅器及び下側Ｄ級増幅器は、直列接続された２つのスイッチング素子からなるレグのブリッジ回路により構成される。ブリッジ回路は、１つのレグと、２つのコンデンサの直列接続で構成されるコンデンサ分圧器とにより構成されるハーフブリッジ回路、あるいはスイッチング素子からなるレグを２つ備えたフルブリッジ回路とすることができる。
上側Ｄ級増幅器及び下側Ｄ級増幅器は、直列接続された２つのスイッチング素子からなるレグのブリッジ回路により構成される。ブリッジ回路は、１つのレグと、２つのコンデンサの直列接続で構成されるコンデンサ分圧器とにより構成されるハーフブリッジ回路、あるいはスイッチング素子からなるレグを２つ備えたフルブリッジ回路とすることができる。
【0035】
制御回路は、位相シフト制御によりＤ級増幅器を構成するスイッチング素子を駆動するゲート信号間のゲート位相差θを制御する。位相シフト制御は、ゲート信号の制御においてレグ間にゲート位相差θを設け、このゲート位相差θを位相シフト量として制御することにより出力電圧を制御する。位相シフト量が大きい場合には高い出力電圧が得られ、位相シフト量が小さい場合には低い出力電圧が得られる。
【0036】
Ｄ級増幅器がハーフブリッジ回路で構成される場合は、上側Ｄ級増幅器のレグと下側Ｄ級増幅器のレグの何れか一方のレグを進みレグとし、他方のレグを遅れレグとする。制御回路は、進みレグのスイッチング素子と遅れレグのスイッチング素子に印加するゲート信号間のゲート位相差θを位相シフト量として制御する。
【0037】
Ｄ級増幅器がフルブリッジ回路で構成される場合は、上側Ｄ級増幅器と下側Ｄ級増幅器の各Ｄ級増幅器において、各Ｄ級増幅器が備える２つのレグの何れか一方のレグを進みレグとし、他方のレグを遅れレグとする。制御回路は、進みレグのスイッチング素子と遅れレグのスイッチング素子に印加するゲート信号間のゲート位相差θを位相シフト量として制御する。したがって、上側Ｄ級増幅器と下側Ｄ級増幅器は各Ｄ級増幅器において位相シフト制御が行われる。両方のＤ級増幅器は同じ位相シフト量を用いて位相シフト制御を行う。
【0038】
（電流補助回路）
電流補助回路は、上側Ｄ級増幅器の出力端と下側Ｄ級増幅器の出力端との間に接続され、両Ｄ級増幅器の出力端間の電圧差に基づく電流を補助電流として上側Ｄ級増幅器及び下側Ｄ級増幅器に供給する。補助電流は、Ｄ級増幅器のスイッチング素子の寄生容量を充放電することにより、スイッチング素子に電流を流す。
電流補助回路は、上側Ｄ級増幅器の出力端と下側Ｄ級増幅器の出力端との間に接続され、両Ｄ級増幅器の出力端間の電圧差に基づく電流を補助電流として上側Ｄ級増幅器及び下側Ｄ級増幅器に供給する。補助電流は、Ｄ級増幅器のスイッチング素子の寄生容量を充放電することにより、スイッチング素子に電流を流す。
【0039】
出力トランスの漏れインダクタンスは、スイッチング素子のオン期間に蓄積したエネルギーを放出することによりオフ期間にスイッチング素子の寄生容量を充放電する。位相シフト量が小さく漏れインダクタンスの蓄積エネルギーによる電流が少ない場合には、電流供給の時間が少ないため寄生容量の充放電が未完了となる。
【0040】
補助電流は、スイッチング素子の寄生容量の充放電を補助してスイッチング素子のドレイン－ソース間に電流を流す。スイッチング素子のドレイン－ソース間に電流が流れている間にスイッチング素子がオフからオンに切り替わることにより、ドレイン－ソース間に発生する変位電圧ｄｖ／ｄｔの値は制限される。レグ中の一方のスイッチング素子で発生した変位電流ｄｉ／ｄｔは、レグ中の他方のオフ状態にあるスイッチング素子に流れ、ドレイン－ゲート間容量Ｃｄｇを介してゲート－ソース間容量Ｃｇｓを充電し、ゲート－ソース間電圧Ｖｇｓを上昇させる。変位電圧ｄｖ／ｄｔの値が制限されることにより変位電流ｄｉ／ｄｔが制限され、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され。ゲート－ソース間電圧Ｖｇｓの上昇抑制により、スイッチング素子の誤点弧が防止される。
【0041】
なお、Ｄ級増幅器がフルブリッジ回路で構成される場合は、上側Ｄ級増幅器の位相シフト量と下側Ｄ級増幅器の位相シフト量は同量とすることにより、電流補助回路により補助電流がＤ級増幅器に流れるタイミングのずれが防止される。
【0042】
電流補助回路は、補助電流を発生しスイッチング素子の寄生容量を充放電する構成、及び供給電流を終端処理する構成を備える。スイッチング素子の寄生容量を充放電した補助電流は終端処理により処理される。補助電流を終端処理する回路構成として、補助電流を電源へ回生する回生回路、補助電流を抵抗により熱放出する抵抗回路の構成を用いることができる。
【0043】
（回生回路）
電流補助回路を回生回路により構成した場合には、回生回路に取り込まれた補助電流は回生電力として電源に回生される。回生回路は上側Ｄ級増幅器と下側Ｄ級増幅器との間において１次側が接続される回生トランスと、回生トランスの２次側に接続され、２次側の交流電圧を整流して回生電圧を生成する回生整流回路とを備える。上側Ｄ級増幅器と下側Ｄ級増幅器との電圧差に基づく電流は回生トランスの１次側を流れる。回生トランスは２次側の交流電圧を回生整流回路に送る。
電流補助回路を回生回路により構成した場合には、回生回路に取り込まれた補助電流は回生電力として電源に回生される。回生回路は上側Ｄ級増幅器と下側Ｄ級増幅器との間において１次側が接続される回生トランスと、回生トランスの２次側に接続され、２次側の交流電圧を整流して回生電圧を生成する回生整流回路とを備える。上側Ｄ級増幅器と下側Ｄ級増幅器との電圧差に基づく電流は回生トランスの１次側を流れる。回生トランスは２次側の交流電圧を回生整流回路に送る。
【0044】
回生整流回路は、回生トランスの出力端に接続されるダイオードブリッジ回路と、直流電源側に接続されるＬＣ平滑回路により構成される。回生トランスの２次側の交流電圧は、ダイオードブリッジ回路で直流に整流された後、ＬＣ平滑回路により平滑化され回生電圧が生成される。回生トランスの巻き線比は、ゲート位相差θが０ｄｅｇの時の等価回路がＺＶＳ（零電圧スイッチング）の条件を満たすように設計する。
【0045】
回生回路は、補助電流の電力を回生電力として直流電源に回生することにより、電力変換装置の変換効率を高めることができる。
【0046】
（抵抗回路）
電流補助回路を抵抗回路により構成した場合には、補助電流の電力は抵抗素子において熱として放出される。抵抗回路は、上側Ｄ級増幅器と下側Ｄ級増幅器との間において１次側が接続される分配トランスと、分配トランスの２次側に接続される抵抗素子を備える。
電流補助回路を抵抗回路により構成した場合には、補助電流の電力は抵抗素子において熱として放出される。抵抗回路は、上側Ｄ級増幅器と下側Ｄ級増幅器との間において１次側が接続される分配トランスと、分配トランスの２次側に接続される抵抗素子を備える。
【0047】
上側Ｄ級増幅器と下側Ｄ級増幅器との電圧差に基づく電流は、分配トランスの１次側を流れる。抵抗素子は分配トランスの２次側に接続され、分配トランスに誘導された交流電流は抵抗素子において熱として放出される。
【0048】
電流補助回路を抵抗回路とした構成では、補助電流は熱として放出されるため、電力変換装置の変換効率は低下する。
【0049】
（ブリッジ回路）
Ｄ級増幅器のブリッジ回路は、上アームのスイッチング素子と下アームのスイッチング素子の直列接続からなるレグに関して、１つのレグを備えるハーフブリッジ回路による構成、及び２つのレグを備えるフルブリッジ回路により構成とすることができる。
Ｄ級増幅器のブリッジ回路は、上アームのスイッチング素子と下アームのスイッチング素子の直列接続からなるレグに関して、１つのレグを備えるハーフブリッジ回路による構成、及び２つのレグを備えるフルブリッジ回路により構成とすることができる。
【0050】
・ハーフブリッジ回路
Ｄ級増幅器のブリッジ回路をハーフブリッジ回路で構成する場合には、上側Ｄ級増幅器及び下側Ｄ級増幅器は、高電圧側の上アームのスイッチング素子及び低電圧側の下アームのスイッチング素子が直列接続された１つのレグと、２つのコンデンサを直列接続して構成されるコンデンサ分圧器とによりハーフブリッジが構成される。
Ｄ級増幅器のブリッジ回路をハーフブリッジ回路で構成する場合には、上側Ｄ級増幅器及び下側Ｄ級増幅器は、高電圧側の上アームのスイッチング素子及び低電圧側の下アームのスイッチング素子が直列接続された１つのレグと、２つのコンデンサを直列接続して構成されるコンデンサ分圧器とによりハーフブリッジが構成される。
【0051】
ハーフブリッジ回路の構成では、上側Ｄ級増幅器のレグと下側Ｄ級増幅器のレグをそれぞれ進みレグ及び遅れレグ、又は遅れレグ及び進みレグとし、両レグをゲート位相差θのゲート信号により駆動して位相シフト制御を行う。
【0052】
・フルブリッジ回路
Ｄ級増幅器のブリッジ回路をフルブリッジ回路で構成する場合には、上側Ｄ級増幅器及び下側Ｄ級増幅器は、高電圧側の上アームのスイッチング素子及び低電圧側の下アームのスイッチング素子が直列接続された２つのレグによりフルブリッジが構成される。
Ｄ級増幅器のブリッジ回路をフルブリッジ回路で構成する場合には、上側Ｄ級増幅器及び下側Ｄ級増幅器は、高電圧側の上アームのスイッチング素子及び低電圧側の下アームのスイッチング素子が直列接続された２つのレグによりフルブリッジが構成される。
【0053】
フルブリッジ回路の構成では、上側Ｄ級増幅器及び下側Ｄ級増幅器において、それぞれ２つのレグを進みレグ及び遅れレグ、又は遅れレグ及び進みレグとし、両レグをゲート位相差θのゲート信号により駆動して、上側及び下側のＤ級増幅器を位相シフト制御により電圧を制御する。
【0054】
（回生回路の接続）
上側Ｄ級増幅器と下側Ｄ級増幅器との間への回生回路の接続は、Ｄ級増幅器のブリッジ回路がハーフブリッジ又はフルブリッジの何れのブリッジ形態であるか、回生回路の回路構成を１つとするか又は２つとするかによって複数の形態を備える。また、回生回路の両端子とＤ級増幅器のブリッジ回路の出力端との接続においても異なる形態とすることができる。
上側Ｄ級増幅器と下側Ｄ級増幅器との間への回生回路の接続は、Ｄ級増幅器のブリッジ回路がハーフブリッジ又はフルブリッジの何れのブリッジ形態であるか、回生回路の回路構成を１つとするか又は２つとするかによって複数の形態を備える。また、回生回路の両端子とＤ級増幅器のブリッジ回路の出力端との接続においても異なる形態とすることができる。
【0055】
・回生回路の第１の接続形態
第１の接続形態は、ハーフブリッジのブリッジ回路を備える上側Ｄ級増幅器と下側Ｄ級増幅器の間を１つの回生回路により接続する形態である。
第１の接続形態は、ハーフブリッジのブリッジ回路を備える上側Ｄ級増幅器と下側Ｄ級増幅器の間を１つの回生回路により接続する形態である。
【0056】
第１の接続形態では、上側Ｄ級増幅器及び下側Ｄ級増幅器は、高電圧側のスイッチング素子及び低電圧側のスイッチング素子が直列接続された１つのレグと、２つのコンデンサを直列接続して構成されるコンデンサ分圧器と、によりハーフブリッジのブリッジ回路が構成される。
【0057】
ハーフブリッジのブリッジ回路は、上側Ｄ級増幅器が備えるブリッジ回路のレグ及び下側Ｄ級増幅器が備えるブリッジ回路のレグの何れか一方を進みレグとし、他方を遅れレグとする。回生回路は、回生トランスと回生整流回路からなる回路構成を１つ備える。
【0058】
上側Ｄ級増幅器及び下側Ｄ級増幅器との接続において、回生トランスの一端は上側Ｄ級増幅器のハーフブリッジのレグの中点に接続され、回生トランスの他端は下側Ｄ級増幅器のハーフブリッジのレグの中点に接続される。
【0059】
・回生回路の第２の接続形態
第１の接続形態は、ハーフブリッジのブリッジ回路を備える上側Ｄ級増幅器と、下側Ｄ級増幅器の間を２つの回生構成と、により接続する形態である。
第１の接続形態は、ハーフブリッジのブリッジ回路を備える上側Ｄ級増幅器と、下側Ｄ級増幅器の間を２つの回生構成と、により接続する形態である。
【0060】
第２の接続形態では、第１の接続形態と同様に、上側Ｄ級増幅器及び下側Ｄ級増幅器は、高電圧側のスイッチング素子及び低電圧側のスイッチング素子が直列接続された１つのレグと、２つのコンデンサを直列接続して構成されるコンデンサ分圧器とによりハーフブリッジのブリッジ回路が構成される。
【0061】
ハーフブリッジのブリッジ回路は、上側Ｄ級増幅器が備えるブリッジ回路のレグ及び下側Ｄ級増幅器が備えるブリッジ回路のレグの何れか一方を進みレグ、他方を遅れレグとする。回生回路は、回生トランスと回生整流回路の回路構成を２つ備える。
【0062】
上側Ｄ級増幅器及び下側Ｄ級増幅器との接続において、一方の回生トランスは、一端が上側Ｄ級増幅器のコンデンサ分圧器の中点に接続され、他端は下側Ｄ級増幅器のコンデンサ分圧器の中点又はハーフブリッジのレグの中点に接続される。他方の回生トランスは、一端が上側Ｄ級増幅器のハーフブリッジのレグの中点に接続され、他端は下側Ｄ級増幅器のハーフブリッジのレグの中点又はコンデンサ分圧器の中点に接続される。
【0063】
・回生回路の第３の接続形態
第３の接続形態は、フルブリッジのブリッジ回路を備える上側Ｄ級増幅器と下側Ｄ級増幅器の間を２つの回生構成により接続する形態である。
第３の接続形態は、フルブリッジのブリッジ回路を備える上側Ｄ級増幅器と下側Ｄ級増幅器の間を２つの回生構成により接続する形態である。
【0064】
第３の接続形態では、上側Ｄ級増幅器及び下側Ｄ級増幅器は、高電圧側に接続された上アームのスイッチング素子及び低電圧側に接続された下アームのスイッチング素子が直列接続された進みレグ（２０Ｈａ，２０Ｌａ）及び遅れレグ（２０Ｈｂ，２０Ｌｂ）の２つのレグによりフルブリッジのブリッジ回路が構成される。回生回路（６）は回生トランスと回生整流回路の回路構成を２つ備える。
【0065】
上側Ｄ級増幅器と前記下側Ｄ級増幅器の接続において、一方の回生トランスの一端は上側Ｄ級増幅器のフルブリッジ回路の進みレグの中点に接続され、他端は下側Ｄ級増幅器のフルブリッジ回路の遅れレグの中点に接続される。他方の回生トランスの一端は上側Ｄ級増幅器のフルブリッジの遅れレグの中点に接続され、他端は下側Ｄ級増幅器のフルブリッジの進みレグの中点に接続される。
【0066】
（Ｄ級増幅器のペアの複数配列）
電力変換装置は、２つのＤ級増幅器を用いて、上側Ｄ級増幅器と下側Ｄ級増幅器のペアからなるモジュールを１つ備えた形態の他、偶数個数のＤ級増幅器を用いて、上側Ｄ級増幅器と下側Ｄ級増幅器のペアからなるモジュールを複数備え、これら複数個のモジュールが配列された形態とすることができる。
電力変換装置は、２つのＤ級増幅器を用いて、上側Ｄ級増幅器と下側Ｄ級増幅器のペアからなるモジュールを１つ備えた形態の他、偶数個数のＤ級増幅器を用いて、上側Ｄ級増幅器と下側Ｄ級増幅器のペアからなるモジュールを複数備え、これら複数個のモジュールが配列された形態とすることができる。
【0067】
偶数個数のＤ級増幅器を用いて構成される上側Ｄ級増幅器と下側Ｄ級増幅器のペアからなるモジュールが複数配された形態では、複数個数の電流補助回路を用いて各モジュールに電流補助回路が設けられる形態、あるいは一台の電流補助回路を用いて各モジュールに対して一台の電流補助回路が共用して設けられる形態とすることができる。
【0068】
・複数個数の電流補助回路を用いる形態
複数個数の電流補助回路を用い、各ペアのモジュールに電流補助回路が設けられる形態では、偶数個数のＤ級増幅器を備え、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から成る一対のＤ級増幅器のモジュールを複数組み備えると共に、Ｄ級増幅器のモジュールの個数と同数の複数個数の電流補助回路を備える。Ｄ級増幅器のモジュールは、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から構成されるため、Ｄ級増幅器の個数数は偶数個数となる。電流補助回路は各モジュールに対してそれぞれ設けられるため、電流補助回路の個数はＤ級増幅器のモジュールの個数と同数となる。
複数個数の電流補助回路を用い、各ペアのモジュールに電流補助回路が設けられる形態では、偶数個数のＤ級増幅器を備え、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から成る一対のＤ級増幅器のモジュールを複数組み備えると共に、Ｄ級増幅器のモジュールの個数と同数の複数個数の電流補助回路を備える。Ｄ級増幅器のモジュールは、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から構成されるため、Ｄ級増幅器の個数数は偶数個数となる。電流補助回路は各モジュールに対してそれぞれ設けられるため、電流補助回路の個数はＤ級増幅器のモジュールの個数と同数となる。
【0069】
一対のＤ級増幅器のモジュールは、上側Ｄ級増幅器と下側Ｄ級増幅器との間にそれぞれ１つの電流補助回路が接続され、複数組みの回路構成の各出力端は直列接続あるいは並列接続される。これにより、一対のＤ級増幅器のモジュール及び１つの電流補助回路からなる回路構成が複数組み構成される。一対のＤ級増幅器のモジュールのスイッチング素子には、それぞれ個別に設けられた電流補助回路により充放電のための補助電流が供給される。
【0070】
・１つの電流補助回路を用いる形態
１つの電流補助回路を用い、複数個のＤ級増幅器のモジュールに対して一台の電流補助回路を共用させる形態では、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から成る一対のＤ級増幅器のモジュールを複数組み備えると共に、１つの電流補助回路を備える。
１つの電流補助回路を用い、複数個のＤ級増幅器のモジュールに対して一台の電流補助回路を共用させる形態では、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から成る一対のＤ級増幅器のモジュールを複数組み備えると共に、１つの電流補助回路を備える。
【0071】
一対のＤ級増幅器のモジュールは、各上側Ｄ級増幅器と下側Ｄ級増幅器との間に１つの電流補助回路が接続され、一対のＤ級増幅器のモジュールのペアの複数組みの各出力端は直列接続あるいは並列接続される。一対のＤ級増幅器のモジュールは、各モジュールに共通して設けられた電流補助回路により充放電のための補助電流が供給される。この形態では、Ｄ級増幅器のモジュールの各ペアは、位相シフト制御を行うゲート信号のタイミングを同期させることにより、共通して設けられた電流補助回路に流れる電流のタイミングを同期させ、Ｄ級増幅器に流れる補助電流の電流方向を合わせることができる。
【0072】
・Ｄ級増幅器のモジュールの直列接続、及び並列接続
Ｄ級増幅器のモジュールは出力端に対して直列接続する構成、及び並列接続とする形態とすることができる。この接続形態は、複数の電流補助回路を用いる形態及び１つの電流補助回路を用いる形態の両形態に適用することができる。
Ｄ級増幅器のモジュールは出力端に対して直列接続する構成、及び並列接続とする形態とすることができる。この接続形態は、複数の電流補助回路を用いる形態及び１つの電流補助回路を用いる形態の両形態に適用することができる。
【発明の効果】
【0073】
以上説明したように、本発明によれば、位相シフト制御を行う電力変換装置において、Ｄ級増幅器を構成する半導体デバイスのゲート誤点弧を抑制することができる。また、位相シフト制御を行う電力変換装置において、ゲート位相差θが小さい場合であっても、半導体デバイスの損失低減が可能となる。そのため、位相シフト制御が可能となる。
【図面の簡単な説明】
【0074】
【図1】本発明の電力変換装置の概略構成を説明するための図である。
【図2】本発明の電力変換装置のＤ級増幅器のモジュールを直列接続する構成例を説明するための図である。
【図3】本発明の電力変換装置のＤ級増幅器のモジュールを並列接続する構成例を説明するための図である。
【図4】本発明の電力変換装置のＤ級増幅器のモジュールの並列/直列接続、直列/並列接続の構成例を説明するための図である。
【図5】本発明の電力変換装置の電流補助回路の動作例を説明するための図である。
【図6】本発明の電力変換装置の第１の構成例の回路例を説明するための図である。
【図7】本発明の電力変換装置の第１の構成例の信号例を説明するための図である。
【図8】本発明の電力変換装置の第１の構成例の動作例（区間“Ａ１”）を説明するための図である。
【図9】本発明の電力変換装置の第１の構成例の動作例（区間“Ａ２”）を説明するための図である。
【図10】本発明の電力変換装置の第１の構成例の動作例（区間“Ｂ１”）を説明するための図である。
【図11】本発明の電力変換装置の第１の構成例の動作例（区間“Ｂ２”）を説明するための図である。
【図12】本発明の電力変換装置の第１の構成例の動作例（区間“Ｃ”）を説明するための図である。
【図13】本発明の電力変換装置の第１の構成例の動作例（区間“Ｄ１”）を説明するための図である。
【図14】本発明の電力変換装置の第１の構成例の動作例（区間“Ｄ２”）を説明するための図である。
【図15】本発明の電力変換装置の第１の構成例の動作例（区間“Ｅ１”）を説明するための図である。
【図16】本発明の電力変換装置の第１の構成例の動作例（区間“Ｅ２”）を説明するための図である。
【図17】本発明の電力変換装置の第１の構成例の動作例（区間“Ｆ１”）を説明するための図である。
【図18】本発明の電力変換装置の第１の構成例の動作例（区間“Ｆ２”）を説明するための図である。
【図19】本発明の電力変換装置の第１の構成例の動作例（区間“Ｇ”）を説明するための図である。
【図20】本発明の電力変換装置の第１の構成例の動作例（区間“Ｈ１”）を説明するための図である。
【図21】本発明の電力変換装置の第１の構成例の動作例（区間“Ｈ２”）を説明するための図である。
【図22】本発明の電力変換装置の第２の構成例の回路例を説明するための図である。
【図23】本発明の電力変換装置の第２の構成例の信号例を説明するための図である。
【図24】本発明の電力変換装置の第２の構成例の信号例を説明するための図である。
【図25】本発明の電力変換装置の第２の構成例の動作例（区間“Ａ”）を説明するための図である。
【図26】本発明の電力変換装置の第２の構成例の動作例（区間“Ｂ”）を説明するための図である。
【図27】本発明の電力変換装置の第２の構成例の動作例（区間“Ｃ”）を説明するための図である。
【図28】本発明の電力変換装置の第２の構成例の動作例（区間“Ｄ”）を説明するための図である。
【図29】本発明の電力変換装置の第２の構成例の動作例（区間“Ｅ”）を説明するための図である。
【図30】本発明の電力変換装置の第２の構成例の動作例（区間“Ｆ”）を説明するための図である。
【図31】本発明の電力変換装置の第２の構成例の動作例（区間“Ｇ”）を説明するための図である。
【図32】本発明の電力変換装置の第２の構成例の動作例（区間“Ｈ”）を説明するための図である。
【図33】本発明の電力変換装置の第３の構成例の回路例を説明するための図である。
【図34】本発明の電力変換装置の回生回路の他の構成例を説明するための図である。
【図35】本発明の電力変換装置の電流補助回路の他の構成例を説明するための図である。
【図36】電力変換装置のハーフブリッジ回路からなる回路構成例を説明するための図である。
【図37】ゲート誤点弧を説明するための図である。
【発明を実施するための形態】
【0075】
以下、図１－図５を用いて本発明の電力変換装置の概略構成及び動作を説明し、図６－図２１を用いて本発明の電力変換装置の第１の構成例及び動作を説明し、図２２－図３２を用いて本発明の電力変換装置の第２の構成例及び動作を説明し、図３３を用いて本発明の電力変換装置の第３の構成例及び動作を説明し、図３４を用いて本発明の電力変換装置の回生回路の他の構成例を説明し、図３５を用いて本発明の電力変換装置の電流補助回路の他の構成例を説明する。
【0076】
［本発明の電力変換装置の概略構成］
図１は本発明の電力変換装置の概略構成を説明するための概略構成図である。図１（ａ）は電力変換装置１０の概略構成図である。本発明の電力変換装置１０は、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１ＬのＤ級増幅器と、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌが備えるスイッチング素子の駆動を制御する制御回路３と、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌに補助電流を供給する電流補助回路４とを備える。
図１は本発明の電力変換装置の概略構成を説明するための概略構成図である。図１（ａ）は電力変換装置１０の概略構成図である。本発明の電力変換装置１０は、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１ＬのＤ級増幅器と、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌが備えるスイッチング素子の駆動を制御する制御回路３と、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌに補助電流を供給する電流補助回路４とを備える。
【0077】
上側Ｄ級増幅器１Ｈの入力端及び下側Ｄ級増幅器１Ｌの入力端は直流電源５に並列接続され、上側Ｄ級増幅器１Ｈの出力端及び下側Ｄ級増幅器１Ｌの出力端は、それぞれ出力トランス２Ｈ，２Ｌを介して直列接続される。制御回路３は上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌを位相シフト制御し、ゲート位相差θを位相シフトすることにより電圧を制御する。
【0078】
上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌがハーフブリッジ回路で構成される場合には、上側Ｄ級増幅器１Ｈのレグと下側Ｄ級増幅器１Ｌのレグの何れか一方を進みレグとし他方を遅れレグとし、両レグのスイッチング素子を駆動するゲート信号の間のゲート位相差θのシフト量を制御する位相シフト制御が行われる。
【0079】
上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌがフルブリッジ回路で構成される場合には、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌがそれぞれ備える２つのレグの何れか一方を進みレグとし他方を遅れレグとし、両レグのスイッチング素子を駆動するゲート信号の間のゲート位相差θのシフト量を制御する位相シフト制御が行われる。
【0080】
上側Ｄ級増幅器１Ｈの出力端と下側Ｄ級増幅器１Ｌの出力端との間には、電流補助回路４が接続される。位相シフト制御により、上側Ｄ級増幅器１Ｈのゲート信号と下側Ｄ級増幅器１Ｌのゲート信号との間にゲート位相差θを持たせて位相シフト制御を行うと、上側Ｄ級増幅器１Ｈの出力端と下側Ｄ級増幅器１Ｌの出力端との間の電圧差が生じる。電流補助回路４は、この電圧差に基づいて上側Ｄ級増幅器１Ｈ又は下側Ｄ級増幅器１Ｌに電流を流す。電流補助回路４から上側Ｄ級増幅器１Ｈ又は下側Ｄ級増幅器１Ｌに流れ込んだ補助電流は、スイッチング素子のドレイン－ソース間の寄生容量Ｃｄｓを充放電し、オフ状態にあるスイッチング素子に電流を流す。
【0081】
補助電流は、スイッチング素子のドレイン－ソース間を流れる電流を補助し、スイッチング素子がオフからオンの切り替わり時の変位電圧ｄｖ／ｄｔの発生、及びこれに伴う変位電流ｄｉ／ｄｔの発生を抑制する。これによって変位電流ｄｉ／ｄｔがグ内の他方のオフ状態のスイッチング素子に流れてゲート－ソース間電圧Ｖｇｓを上昇させて誤点弧することを防ぐ。
【0082】
図１（ｂ）は、図１（ａ）の電流補助回路４として回生回路６を用いた電力変換装置１０の構成例を示している。図１（ｂ）に示す電力変換装置１０の構成は、図１（ａ）に示した電力変換装置１０の構成の電流補助回路４を回生回路６に置き換えたものであり、その他の構成は同様である。
【0083】
回生回路６は、回生整流回路６ａ及び回生トランス６ｂを備える。回生トランス６ｂは、１次側の一端が上側Ｄ級増幅器１Ｈの出力端に接続され、１次側の他端が下側Ｄ級増幅器１Ｌの出力端に接続され、２次側は回生整流回路６ａに接続されている。
【0084】
シフト位相制御の間に上側Ｄ級増幅器１Ｈの出力端と下側Ｄ級増幅器１Ｌの出力端との間に電圧差が生じると、回生トランス６ｂの１次側の両端に電圧が発生する。回生トランス６ｂの２次側には、一次側の両端に発生した電圧を電圧変換した電圧が発生する。回生整流回路６ａは、回生トランス６ｂの２次側に発生する交流電圧を直流電圧に整流し、直流電源（図示していない）に供給する。回生回路６は、上側Ｄ級増幅器１Ｈの出力端と下側Ｄ級増幅器１Ｌの出力端との間の電圧差で生じた電流を直流電源に回生する。
【0085】
［Ｄ級増幅器のペアの複数配列］
図１に示した構成例は、上側Ｄ級増幅器と下側Ｄ級増幅器の２台のＤ級増幅器を１ペアとしてモジュールを構成する形態を示している。
図１に示した構成例は、上側Ｄ級増幅器と下側Ｄ級増幅器の２台のＤ級増幅器を１ペアとしてモジュールを構成する形態を示している。
【0086】
本発明の電力変換装置は、２台のＤ級増幅器を用いて上側Ｄ級増幅器と下側Ｄ級増幅器の１つのペアによりモジュールを構成する形態の他、偶数個数のＤ級増幅器を用い、上側Ｄ級増幅器と下側Ｄ級増幅器の複数のペアからなるモジュールを配列する形態とすることができる。このとき、モジュールは上側と下側の２つのＤ級増幅器のペアの組み合わせから構成されるため、Ｄ級増幅器の個数は偶数個数となる。上側Ｄ級増幅器と下側Ｄ級増幅器との組み合わせから成るペアを複数配列する形態では、各ペアの出力端を直列接続することにより、それぞれの出力電圧を重畳させて出力電圧を高めることができる。
【0087】
偶数個数のＤ級増幅器を用い、上側Ｄ級増幅器と下側Ｄ級増幅器のペアからなるモジュールを複数配列する形態では、複数個数の電流補助回路を用いて各ペアのモジュールに電流補助回路を設ける形態、あるいは一台の電流補助回路を用いて各ペアのモジュールに対して一台の電流補助回路を共用させる形態とすることができる。さらに、各モジュールを直列接続する形態、及び各モジュールを並列接続する形態とすることができる。
【0088】
（Ａ：複数の電流補助回路を用い、モジュールを直列接続する形態）
図２（ａ）は、複数個数の電流補助回路を用い、モジュールの各ペアに対して個々に電流補助回路を設けると共に、モジュールを直列接続する形態を示している。この形態の電力変換装置１０Ａでは、偶数個数のＤ級増幅器により、１つの上側Ｄ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ）と１つの下側Ｄ級増幅器（１Ｌ－１，・・・，１Ｌ－ｎ）から成る一対のＤ級増幅器のペアからなるモジュールを複数組み備えると共に、Ｄ級増幅器のモジュールの数と同数の複数個数の電流補助回路（４－１，・・・，４－ｎ）を備え、Ｄ級増幅器の各モジュールは電流補助回路をそれぞれ備える。
図２（ａ）は、複数個数の電流補助回路を用い、モジュールの各ペアに対して個々に電流補助回路を設けると共に、モジュールを直列接続する形態を示している。この形態の電力変換装置１０Ａでは、偶数個数のＤ級増幅器により、１つの上側Ｄ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ）と１つの下側Ｄ級増幅器（１Ｌ－１，・・・，１Ｌ－ｎ）から成る一対のＤ級増幅器のペアからなるモジュールを複数組み備えると共に、Ｄ級増幅器のモジュールの数と同数の複数個数の電流補助回路（４－１，・・・，４－ｎ）を備え、Ｄ級増幅器の各モジュールは電流補助回路をそれぞれ備える。
【0089】
複数個数のＤ級増幅器の各モジュールのそれぞれには、上側Ｄ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ）と下側Ｄ級増幅器（１Ｌ－１，・・・，１Ｌ－ｎ）との間にそれぞれ１つの電流補助回路（４－１，・・・，４－ｎ）が接続され、各出力端は出力トランス（２Ｈ－１，２Ｌ－１，・・・，２Ｈ－ｎ，２Ｌ－ｎ）を介して直列接続される。これにより、一対のＤ級増幅器のペアからなるモジュール及び１つの電流補助回路からなる複数の回路構成はカスケード接続される。一対のＤ級増幅器からなる各モジュールは、それぞれに個別に設けられた電流補助回路により充放電のための補助電流が供給され、各モジュールにおいてスイッチング素子のオフからオンに切り替わる際に発生する変位電圧及び変位電流を抑制し、レグ内で直列接続される他方のスイッチング素子の誤点弧を抑制する。
【0090】
（Ｂ：１つの電流補助回路を用い、モジュールを直列接続する形態）
図２（ｂ）は一台の電流補助回路を用い各ペアに対して一台の電流補助回路を共用させる形態を示している。この形態の電力変換装置１０Ｂでは、偶数個数のＤ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ，１Ｌ－１，・・・，１Ｌ－ｎ）により、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から成る一対のＤ級増幅器のペアを複数組み備えると共に、一台の電流補助回路４－ｚが並列接続される。Ｄ級増幅器の各ペアは一台の電流補助回路４－ｚを共用する。
図２（ｂ）は一台の電流補助回路を用い各ペアに対して一台の電流補助回路を共用させる形態を示している。この形態の電力変換装置１０Ｂでは、偶数個数のＤ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ，１Ｌ－１，・・・，１Ｌ－ｎ）により、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から成る一対のＤ級増幅器のペアを複数組み備えると共に、一台の電流補助回路４－ｚが並列接続される。Ｄ級増幅器の各ペアは一台の電流補助回路４－ｚを共用する。
【0091】
一対のＤ級増幅器の各ペアにおいて、各上側Ｄ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ）と下側Ｄ級増幅器（１Ｌ－１，・・・，１Ｌ－ｎ）との間に１つの電流補助回路４－ｚが接続され、一対のＤ級増幅器のペアの複数組みの各出力端は出力トランス（２Ｈ－１，２Ｌ－１，・・・，２Ｈ－ｎ，２Ｌ－ｎ）を介して直列接続される。一対のＤ級増幅器の各ペアは、各ペアに共通して設けられた電流補助回路により補助電流が供給される。
【0092】
（Ｃ：複数の電流補助回路を用い、モジュールを並列列接続する形態）
図３（ａ）は、複数個数の電流補助回路を用い、一対のＤ級増幅器からなるモジュールに対して個々に電流補助回路を設けると共に、複数個数のモジュールを並列接続する形態を示している。この形態の電力変換装置１０Ｃでは、偶数個数のＤ級増幅器を用いて、１つの上側Ｄ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ）と１つの下側Ｄ級増幅器（１Ｌ－１，・・・，１Ｌ－ｎ）から成る一対のＤ級増幅器のペアからなるモジュールを複数組み備えると共に、Ｄ級増幅器のモジュールの個数数と同数の複数個の電流補助回路（４－１，・・・，４－ｎ）を備え、Ｄ級増幅器の各モジュールに１つの電流補助回路をそれぞれ備える。
図３（ａ）は、複数個数の電流補助回路を用い、一対のＤ級増幅器からなるモジュールに対して個々に電流補助回路を設けると共に、複数個数のモジュールを並列接続する形態を示している。この形態の電力変換装置１０Ｃでは、偶数個数のＤ級増幅器を用いて、１つの上側Ｄ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ）と１つの下側Ｄ級増幅器（１Ｌ－１，・・・，１Ｌ－ｎ）から成る一対のＤ級増幅器のペアからなるモジュールを複数組み備えると共に、Ｄ級増幅器のモジュールの個数数と同数の複数個の電流補助回路（４－１，・・・，４－ｎ）を備え、Ｄ級増幅器の各モジュールに１つの電流補助回路をそれぞれ備える。
【0093】
一対のＤ級増幅器のモジュールは、上側Ｄ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ）と下側Ｄ級増幅器（１Ｌ－１，・・・，１Ｌ－ｎ）との間にそれぞれ１つの電流補助回路（４－１，・・・，４－ｎ）が接続され、モジュールの各出力端は出力トランス（２Ｈ－１，２Ｌ－１，・・・，２Ｈ－ｎ，２Ｌ－ｎ）を介して並列接続される。これにより、一対のＤ級増幅器からなるモジュール及び１つの電流補助回路から構成される複数の回路構成の組みが並列接続される。一対のＤ級増幅器のモジュールは、それぞれに個別に設けられた電流補助回路により充放電のための補助電流が供給される。
【0094】
（Ｄ：１つの電流補助回路を用い、モジュールを並列接続する形態）
図３（ｂ）は。一台の電流補助回路を用い、一対のＤ級増幅器からなるモジュールに対して一台の電流補助回路を共用させると共に、複数個数のモジュールを並列接続する形態を示している。この形態の電力変換装置１０Ｄでは、偶数個数のＤ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ，１Ｌ－１，・・・，１Ｌ－ｎ）により、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から成る一対のＤ級増幅器からなるモジュールを複数組み備えると共に、一台の電流補助回路４－ｚが並列接続される。複数個のＤ級増幅器のモジュールは一台の電流補助回路４－ｚを共用する。
図３（ｂ）は。一台の電流補助回路を用い、一対のＤ級増幅器からなるモジュールに対して一台の電流補助回路を共用させると共に、複数個数のモジュールを並列接続する形態を示している。この形態の電力変換装置１０Ｄでは、偶数個数のＤ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ，１Ｌ－１，・・・，１Ｌ－ｎ）により、１つの上側Ｄ級増幅器と１つの下側Ｄ級増幅器から成る一対のＤ級増幅器からなるモジュールを複数組み備えると共に、一台の電流補助回路４－ｚが並列接続される。複数個のＤ級増幅器のモジュールは一台の電流補助回路４－ｚを共用する。
【0095】
一対のＤ級増幅器からなるモジュールにおいて、各上側Ｄ級増幅器（１Ｈ－１，・・・，１Ｈ－ｎ）と下側Ｄ級増幅器（１Ｌ－１，・・・，１Ｌ－ｎ）との間に１つの電流補助回路４－ｚが接続され、複数のモジュールの各出力端は出力トランス（２Ｈ－１，２Ｌ－１，・・・，２Ｈ－ｎ，２Ｌ－ｎ）を介して並列接続される。一対のＤ級増幅器のモジュールは、各ペアに共通して設けられた電流補助回路により補助電流が供給される。
【0096】
（Ｅ：モジュールの直列接続構成を並列接続する形態）
上記の（Ａ）及び（Ｂ）で示したＤ級増幅器のモジュールを直列接続した構成をさらに並列接続する形態としてもよい。図４（ａ）は、Ｄ級増幅器の複数個のモジュールが直列接続された構成を複数個備え、これらを並列接続した構成を示している。図４（ａ）は、直列接続した回路構成を２個用いて並列接続した構成例を示しているが、並列接続する回路構成の個数は２個に限らず３個以上としてもよい。
上記の（Ａ）及び（Ｂ）で示したＤ級増幅器のモジュールを直列接続した構成をさらに並列接続する形態としてもよい。図４（ａ）は、Ｄ級増幅器の複数個のモジュールが直列接続された構成を複数個備え、これらを並列接続した構成を示している。図４（ａ）は、直列接続した回路構成を２個用いて並列接続した構成例を示しているが、並列接続する回路構成の個数は２個に限らず３個以上としてもよい。
【0097】
（Ｆ：モジュールの並列接続構成を直列接続する形態）
上記の（Ｃ）及び（Ｄ）で示したＤ級増幅器のモジュールを並列接続した構成をさらに直列接続する形態としてもよい。図４（ｂ）はＤ級増幅器の複数個のモジュールが並列接続された構成を複数個備え、これらを直列接続した構成を示している。図４（ｂ）は並列接続した回路構成を２個用いて直列接続した構成例を示しているが、直列接続する回路構成の個数は２個に限らず３個以上としてもよい。
上記の（Ｃ）及び（Ｄ）で示したＤ級増幅器のモジュールを並列接続した構成をさらに直列接続する形態としてもよい。図４（ｂ）はＤ級増幅器の複数個のモジュールが並列接続された構成を複数個備え、これらを直列接続した構成を示している。図４（ｂ）は並列接続した回路構成を２個用いて直列接続した構成例を示しているが、直列接続する回路構成の個数は２個に限らず３個以上としてもよい。
【0098】
［電流補助回路の動作例］
図５を用いて、電流補助回路の動作例を説明する。図５（ａ）は、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌが電流補助回路４から補助電流の供給を受ける状態を示している。図中の破線は、補助電流の供給状態を模式的に示している。上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌのドレイン－ソース間の寄生容量Ｃｄｓは、電流補助回路４からの補助電流により充電状態又は放電状態となり、この充放電の間はＤ級増幅器のドレイン－ソース間には充電電流あるいは放電電流が流れる状態となる。
図５を用いて、電流補助回路の動作例を説明する。図５（ａ）は、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌが電流補助回路４から補助電流の供給を受ける状態を示している。図中の破線は、補助電流の供給状態を模式的に示している。上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器１Ｌのドレイン－ソース間の寄生容量Ｃｄｓは、電流補助回路４からの補助電流により充電状態又は放電状態となり、この充放電の間はＤ級増幅器のドレイン－ソース間には充電電流あるいは放電電流が流れる状態となる。
【0099】
図５（ｂ）は、上側Ｄ級増幅器１Ｈのスイッチング素子がオフからオンに切り替わるスイッチング状態を示している。上側Ｄ級増幅器１Ｈの寄生容量Ｃｄｓが未放電状態にある場合には、上側Ｄ級増幅器１Ｈのスイッチング素子がオフからオンに切り替わる際に、上側Ｄ級増幅器１Ｈのスイッチング素子はハードスイッチング状態となりドレイン－ソース間に大きな変位電圧ｄｖ／ｄｔが発生する。変位電圧ｄｖ／ｄｔにより変位電流ｄｉ／ｄｔが生じる。この変位電流ｄｉ／ｄｔは下側Ｄ級増幅器１Ｌのスイッチング素子のゲート－ソース間電圧Ｖｇｓを上昇させ、ゲート－ソース間電圧Ｖｇｓが下側Ｄ級増幅器１Ｌのスイッチング素子の点弧電圧を越えると下側Ｄ級増幅器１Ｌのスイッチング素子は誤点弧する。
【0100】
これに対して、上側Ｄ級増幅器１Ｈが電流補助回路４からの補助電流の供給を受け、スイッチング素子に電流が流れる状態となると、ハードスイッチング状態は抑制され、ドレイン－ソース間の変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔの抑制により変位電流ｄｉ／ｄｔも抑制される。上側Ｄ級増幅器１Ｈからの変位電流ｄｉ／ｄｔが抑制されることから、下側Ｄ級増幅器１Ｌのスイッチング素子のゲート－ソース間電圧Ｖｇｓの上昇は抑えられ、下側Ｄ級増幅器１Ｌのスイッチング素子の誤点弧は抑制される。図５（ｂ）は変位電圧ｄｖ／ｄｔ及び変位電流ｄｉ／ｄｔが抑制される状態を示している。
【0101】
図５（ｃ）は、下側Ｄ級増幅器１Ｌのスイッチング素子がオフからオンに切り替わるスイッチング状態を示している。下側Ｄ級増幅器１Ｌのスイッチング素子の寄生容量Ｃｄｓが未放電状態にある場合には、下側Ｄ級増幅器１Ｌのスイッチング素子がオフからオンに切り替わる際に、下側Ｄ級増幅器１Ｌのスイッチング素子はハードスイッチング状態となりドレイン－ソース間に大きな変位電圧ｄｖ／ｄｔが発生する。変位電圧ｄｖ／ｄｔにより生じた変位電流ｄｉ／ｄｔが発生する。この変位電流ｄｉ／ｄｔは、上側Ｄ級増幅器１Ｈのスイッチング素子のゲート－ソース間電圧Ｖｇｓを上昇させ、ゲート－ソース間電圧Ｖｇｓがスイッチング素子の点弧電圧を越えるとスイッチング素子が誤点弧する。
【0102】
これに対して、下側Ｄ級増幅器１Ｌが電流補助回路４からの補助電流の供給を受け、スイッチング素子に電流が流れる状態となるとハードスイッチング状態は抑制され、ドレイン－ソース間の変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔの抑制により変位電流ｄｉ／ｄｔも抑制される。下側Ｄ級増幅器１Ｌからの変位電流ｄｉ／ｄｔが抑制されることから、上側Ｄ級増幅器１Ｈのスイッチング素子のゲート－ソース間電圧Ｖｇｓの上昇は抑えられ、上側Ｄ級増幅器１Ｈのスイッチング素子の誤点弧は抑制される。図５（ｃ）は、変位電圧ｄｖ／ｄｔ及び変位電流ｄｉ／ｄｔが抑制される状態を示している。
【0103】
図５（ｄ）は、スイッチング素子のドレイン－ソース間電圧Ｖｄｓとゲート－ソース間電圧Ｖｇｓの変化を示している。一方のＤ級増幅器のスイッチング素子がオフからオンの切り替わり時においてドレイン－ソース間電圧Ｖｄｓは下降する。このときの電圧変化ΔＶ／Δｔにより発生する変位電流ｄｉ／ｄｔはドレイン－ソーク間の寄生容量Ｃｄｓに流れ、他方のＤ級増幅器のスイッチング素子に対する電流の流れは抑制される。他方のＤ級増幅器のスイッチング素子には変位電流ｄｉ／ｄｔが流れ込まないことから、他方のＤ級増幅器のスイッチング素子のゲートに印加されるゲート－ソース間電圧Ｖｇｓの電圧上昇は抑制され、スイッチング素子の誤点弧は抑制される。
【0104】
［本発明の第１の構成例］
本発明の第１の構成例を図６－図２１を用いて説明する。第１の構成例は、上側Ｄ級増幅器及び下側Ｄ級増幅器がハーフブリッジで構成され、電流補助回路として１つの回生回路が設けられる構成である。
本発明の第１の構成例を図６－図２１を用いて説明する。第１の構成例は、上側Ｄ級増幅器及び下側Ｄ級増幅器がハーフブリッジで構成され、電流補助回路として１つの回生回路が設けられる構成である。
【0105】
（第１の構成例の回路例）
図６は、本発明の第１の構成例の回路例を示している。なお、ここでは上側Ｄ級増幅器１Ｈ、下側Ｄ級増幅器１Ｌ、及び回生回路６の構成のみを示している。
図６は、本発明の第１の構成例の回路例を示している。なお、ここでは上側Ｄ級増幅器１Ｈ、下側Ｄ級増幅器１Ｌ、及び回生回路６の構成のみを示している。
【0106】
電力変換装置１１において、上側Ｄ級増幅器１Ｈは、ハイサイドのスイッチング素子Ｑ１ａとローサイドのスイッチング素子Ｑ２ａの直列接続からなる進みレグ２０Ｈと、コンデンサＣ１ａとコンデンサＣ２ａの直列接続からなるコンデンサ分圧器２１Ｈとによりなるハーフブリッジ回路を備える。進みレグ２０Ｈを構成するハイサイドのスイッチング素子Ｑ１ａの一端は直流電源（図示していない）の高電圧側に接続され、ローサイドのスイッチング素子Ｑ２ａの一端は直流電源（図示していない）の低電圧側に接続され、ハイサイドのスイッチング素子Ｑ１ａとローサイドのスイッチング素子Ｑ２ａの各他端が接続された中点は上側Ｄ級増幅器１Ｈの一方の出力端であり、出力トランス２Ｈの１次側の一方に接続されている。なお、図中のＶｉｎは直流電源（図示していない）の電圧を示している。
【0107】
コンデンサ分圧器２１Ｈを構成するコンデンサＣ１ａの一端は直流電源（図示していない）の高電圧側に接続され、コンデンサＣ２ａの一端は直流電源（図示していない）の低電圧側に接続され、コンデンサＣ１ａとコンデンサＣ２ａの各他端が接続された中点は上側Ｄ級増幅器１Ｈの他方の出力端であり、出力トランス２Ｈの１次側の他方に接続されている。
【0108】
進みレグ２０Ｈの中点と出力トランス２Ｈとの間、及びコンデンサ分圧器２１Ｈの中点と出力トランス２Ｈとの間には、出力トランス２Ｈの漏れインダクタンスが存在する。
【0109】
下側Ｄ級増幅器１Ｌは、ハイサイドのスイッチング素子Ｑ１ｂとローサイドのスイッチング素子Ｑ２ｂの直列接続からなる遅れレグ２０Ｌと、コンデンサＣ１ｂとコンデンサＣ２ｂの直列接続からなるコンデンサ分圧器２１Ｌとによりハーフブリッジ回路が構成される。遅れレグ２０Ｌを構成するスイッチング素子Ｑ１ｂの一端は直流電源（図示していない）の高電圧側に接続され、ローサイドのスイッチング素子Ｑ２ｂの一端は直流電源（図示していない）の低電圧側に接続され、ハイサイドのスイッチング素子Ｑ１ｂとローサイドのスイッチング素子Ｑ２ｂの各他端が接続された中点は、下側Ｄ級増幅器１Ｌの一方の出力端であり、出力トランス２Ｌの１次側の一方に接続されている。
【0110】
コンデンサ分圧器２１Ｌを構成するコンデンサＣ１ｂの一端は直流電源（図示していない）の高電圧側に接続され、コンデンサＣ２ｂの一端は直流電源（図示していない）の低電圧側に接続され、コンデンサＣ１ｂとコンデンサＣ２ｂの各他端が接続された中点は、下側Ｄ級増幅器１Ｌの他方の出力端であり、出力トランス２Ｌの１次側の他方に接続されている。
【0111】
遅れレグ２０Ｌの中点と出力トランス２Ｌとの間、及びコンデンサ分圧器２１Ｌの中点と出力トランス２Ｌとの間には、出力トランス２Ｌの漏れインダクタンスが存在する。
【0112】
回生回路６は、回生整流回路６ａと回生トランス６ｂとを備え、Ｄ級増幅器から取り込んだ補助電流の電力を回生電力として直流電源に回生する。回生トランス６ｂにおいて、１次側は上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間に接続され、２次側は回生整流回路６ａに接続される。回生整流回路６ａは、回生トランス６ｂの２次側の交流電圧を整流して直流の回生電圧を生成する。回生トランス６ｂの１次側には、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの電圧差に基づいて電流が流れる。回生トランス６ｂは、２次側の交流電圧を回生整流回路６ａに送る。回生トランスの巻き線比は、ゲート位相差θが０ｄｅｇの時の等価回路がＺＶＳ（零電圧スイッチング）の条件を満たすように設計する。
【0113】
回生整流回路６ａは、回生トランス６ｂの出力端に接続されるダイオードブリッジ回路６ａ１と、直流電源側に接続されるＬＣ平滑回路６ａ２により構成される。回生トランス６ｂの２次側の交流電圧は、ダイオードブリッジ回路６ａ１で整流された後、ＬＣ平滑回路６ａ２により平滑化される。平滑化された直流電圧が回生電圧として直流電源に回生される。回生回路６は、補助電流の電力を回生電力として直流電源に回生することにより、電力変換装置の変換効率を高めることができる。
【0114】
（第１の構成例の動作例）
第１の構成例の動作例について図７の信号図を用いて説明する。図７（ａ），図７（ｂ）は、上側Ｄ級増幅器１Ｈの上アーム側のハイサイドのスイッチング素子Ｑ１ａについてゲート信号ｇＱ１ａ、及び電圧ＶＱ１ａの波形，電流ＩＱ１ａの波形を示し、図７（ｃ），図７（ｄ）は、上側Ｄ級増幅器１Ｈの下アーム側のローサイドのスイッチング素子Ｑ２ａについてゲート信号ｇＱ２ａ、及び電圧ＶＱ２ａの波形，電流ＩＱ２ａの波形を示し、図７（ｅ），図７（ｆ）は、下側Ｄ級増幅器１Ｌの上アーム側のハイサイドのスイッチング素子Ｑ１ｂについてゲート信号ｇＱ１ｂ、及び電圧ＶＱ１ｂの波形，電流ＩＱ１ｂの波形を示し、図７（ｇ），図７（ｈ）は、下側Ｄ級増幅器１Ｌの下アーム側のローサイドのスイッチング素子Ｑ２ｂについてゲート信号ｇＱ２ｂ、及び電圧ＶＱ２ｂの波形，電流ＩＱ２ｂの波形を示している。
第１の構成例の動作例について図７の信号図を用いて説明する。図７（ａ），図７（ｂ）は、上側Ｄ級増幅器１Ｈの上アーム側のハイサイドのスイッチング素子Ｑ１ａについてゲート信号ｇＱ１ａ、及び電圧ＶＱ１ａの波形，電流ＩＱ１ａの波形を示し、図７（ｃ），図７（ｄ）は、上側Ｄ級増幅器１Ｈの下アーム側のローサイドのスイッチング素子Ｑ２ａについてゲート信号ｇＱ２ａ、及び電圧ＶＱ２ａの波形，電流ＩＱ２ａの波形を示し、図７（ｅ），図７（ｆ）は、下側Ｄ級増幅器１Ｌの上アーム側のハイサイドのスイッチング素子Ｑ１ｂについてゲート信号ｇＱ１ｂ、及び電圧ＶＱ１ｂの波形，電流ＩＱ１ｂの波形を示し、図７（ｇ），図７（ｈ）は、下側Ｄ級増幅器１Ｌの下アーム側のローサイドのスイッチング素子Ｑ２ｂについてゲート信号ｇＱ２ｂ、及び電圧ＶＱ２ｂの波形，電流ＩＱ２ｂの波形を示している。
【0115】
図７（ｉ）は、上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１及び出力電流Ｉａｍｐ１を示し、図７（ｊ）は、下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２及び出力電流Ｉａｍｐ２を示している。図７（ｋ）は、回生回路の入力電圧Ｖｒｇｎ及び電流Ｉｒｇｎを示し、図７（ｌ），図７（ｍ）は、電力変換装置の出力電流Ｉｏｕｔ、及び出力電圧Ｖｏｕｔを示している。なお、入力電圧Ｖｒｇｎ及び電流Ｉｒｇｎは回生トランス６ｂの一次側電圧及び一次側電流に相当する。
【0116】
なお、ここでは、上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａ及びローサイドのスイッチング素子Ｑ２ａが構成するレグを進みレグとし、下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂ及びローサイドのスイッチング素子Ｑ２ｂが構成するレグを遅れレグとしている。また、図７（ｂ），図７（ｄ），図７（ｅ），図７（ｇ），図７（ｈ）－図７（ｌ）において、実線は電圧波形を示し、破線は電流波形を示している。
【0117】
はじめに、上側Ｄ級増幅器１Ｈのレグを構成するハイサイドのスイッチング素子Ｑ１ａ及びローサイドのスイッチング素子Ｑ２ａにおいて、ゲート信号ｇＱ１ａ、ゲート信号ｇＱ２ａがオフからオンへの切り替わる際の動作について説明する。
【0118】
ゲート信号ｇＱ１ａがオフからオンへ切り替わる時点（図７（ａ）の“ａ１”）において、スイッチング素子Ｑ１ａがオン状態となる際に発生する変位電圧ｄｖ／ｄｔは、スイッチング素子Ｑ１ａに電流を流すことにより抑制される。
【0119】
図７（ｂ）の電流ＩＱ１ａの波形において“ａ２”は、切り替わり時の電流変動状態を示している。ゲート信号ｇＱ１ａの“ａ１”の時点よりも前の時点において、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの電圧差により、回生トランス６ｂの一次側には入力電圧Ｖｒｇｎが発生し、入力電圧Ｖｒｇｎにより上側Ｄ級増幅器１Ｈに電流Ｉｒｇｎが流入する（図７（ｋ）の“ａ３”）。流入した電流Ｉｒｇｎはスイッチング素子Ｑ１ａの寄生容量Ｃｄｓを充放電する。この充放電電流によりスイッチング素子Ｑ１ａに電流が流れる（図７（ｂ）の“ａ２”）。
【0120】
この充放電電流によりスイッチング素子Ｑ１ａに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ１ａの変動量は抑制される。電流ＩＱ１ａの変動量が抑制されることにより、同一レグ内のローサイドのスイッチング素子Ｑ２ａのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図７（ｃ）のゲート信号ｇＱ２ａにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0121】
また、ゲート信号ｇＱ２ａがオフからオンへ切り替わる時点（図７（ｃ）の“ｂ１”）において、スイッチング素子Ｑ２ａがオン状態となる際に発生する変位電圧ｄｖ／ｄｔは、スイッチング素子Ｑ２ａの電流を流すことにより抑制される。
【0122】
図７（ｄ）の電流ＩＱ２ａの波形において“ｂ２”は切り替わり時の電流変動状態を示している。ローサイドのスイッチング素子Ｑ２ａがオフからオンに切り替わった際においても、ゲート信号ｇＱ２ａの“ｂ１”の時点よりも前の時点において、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの電圧差により、回生トランス６ｂの一次側の入力電圧Ｖｒｇｎにより上側Ｄ級増幅器１Ｈに電流Ｉｒｇｎが流入する（図７（ｋ）の“ｂ３”）。流入した電流Ｉｒｇｎは、スイッチング素子Ｑ２ａの寄生容量Ｃｄｓを充放電する。この充放電電流によりスイッチング素子Ｑ１ａに電流が流れる（図７（ｄ）の“ｂ２”）。
【0123】
この充放電電流によりスイッチング素子Ｑ２ａに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ２ａの変動量は抑制される。電流ＩＱ２ａの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ１ａのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図７（ａ）のゲート信号ｇＱ１ａにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0124】
次に、下側Ｄ級増幅器１Ｌのレグを構成するハイサイドのスイッチング素子Ｑ１ｂ及びローサイドのスイッチング素子Ｑ２ｂにおいて、ゲート信号ｇＱ１ｂ、ゲート信号ｇＱ２ｂがオフからオンへの切り替わる際の動作について説明する。
【0125】
ゲート信号ｇＱ１ｂがオフからオンへ切り替わる時点（図７（ｅ）の“ｃ1”）において、スイッチング素子Ｑ１ｂがオン状態となる際に発生する変位電圧ｄｖ／ｄｔは、スイッチング素子Ｑ１ｂに電流を流すことにより抑制される。
【0126】
図７（ｆ）の電流ＩＱ１ｂの波形において、“ｃ２”は切り替わり時の電流変動状態を示している。ゲート信号ｇＱ１ｂの“ｃ１”の時点よりも前の時点において、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの電圧差により、回生トランス６ｂの一次側には入力電圧Ｖｒｇｎが発生し、入力電圧Ｖｒｇｎにより上側Ｄ級増幅器１Ｈに電流Ｉｒｇｎが流入する（図７（ｋ）の“ｃ３”）。流入した電流Ｉｒｇｎはスイッチング素子Ｑ１ｂの寄生容量Ｃｄｓを充放電する。この充放電電流によりスイッチング素子Ｑ１ｂに電流が流れる（図７（ｆ）の“ｃ２”）。
【0127】
この充放電電流によりスイッチング素子Ｑ１ｂに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ１ｂの変動量は抑制される。電流ＩＱ１ｂの変動量が抑制されることにより、同一レグ内のローサイドのスイッチング素子Ｑ２ｂのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図７（ｇ）のゲート信号ｇＱ２ｂにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0128】
また、ゲート信号ｇＱ２ｂがオフからオンへ切り替わる時点（図７（ｇ）の“ｂ１”）において、スイッチング素子Ｑ２ｂがオン状態となる際に発生する変位電圧ｄｖ／ｄｔは、スイッチング素子Ｑ２ｂの電流を流すことにより抑制される。
【0129】
図７（ｈ）の電流ＩＱ２ｂの波形において、“ｄ２”は切り替わり時の電流変動状態を示している。ローサイドのスイッチング素子Ｑ２ｂがオフからオンに切り替わった際においても、ゲート信号ｇＱ２ｂの“ｄ１”の時点よりも前の時点において、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの電圧差により、回生トランス６ｂの一次側の入力電圧Ｖｒｇｎにより上側Ｄ級増幅器１Ｈに電流Ｉｒｇｎが流入する（図７（ｋ）の“ｄ３”）。流入した電流Ｉｒｇｎはスイッチング素子Ｑ２ｂの寄生容量Ｃｄｓを充放電する。この充放電電流によりスイッチング素子Ｑ２ｂに電流が流れる（図７（ｈ）の“ｄ２”）。
【0130】
この充放電電流によりスイッチング素子Ｑ２ｂに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ２ｂの変動量は抑制される。電流ＩＱ２ｂの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ１ｂのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図７（ｅ）のゲート信号ｇＱ１ｂにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0131】
図７（ｋ）に示される電流Ｉｒｇｎは、スイッチング素子のドレイン－ソース容量Ｃｄｓを放電してスイッチング素子に流れる電流を補助する補助電流であり、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌの差電圧に相当する入力電圧Ｖｒｇｎに基づいて流れる。電流Ｉｒｇｎの電流方向は、入力電圧Ｖｒｇｎの電圧方向に応じて変化する。
【0132】
図７において、一方のレグを構成するスイッチング素子Ｑ１ａ，Ｑ２ａを駆動するゲート信号ｇＱ１ａ，ｇＱ２ａと、他方のレグを構成するスイッチング素子Ｑ１ｂ，Ｑ２ｂを駆動するゲート信号ｇＱ１ｂ，ｇＱ２ｂとの間にはゲート位相差θが設けられ、このゲート位相差θをシフトさせることにより電圧制御が行われる。図７は、ゲート信号ｇＱ１ａ，ｇＱ２ａが印加されるスイッチング素子Ｑ１ａ，Ｑ２ａのレグを進みレグとし、ゲート信号ｇＱ１ｂ，ｇＱ２ｂが印加されるスイッチング素子Ｑ１ｂ，Ｑ２ｂのレグを遅れレグとする例を示している。
【0133】
電力変換装置の動作態様は、ゲート信号ｇＱ１ａ，ｇＱ２ａ及びゲート信号ｇＱ１ｂ，ｇＱ２ｂの組み合わせに応じて変化する。図７において、電力変換装置は“Ａ”－“Ｈ”の８つの区間のゲート信号に応じた動作態様を備える。
【0134】
区間“Ａ”の各ゲート信号ｇＱ１ａ，ｇＱ２ａ，ｇＱ１ｂ，ｇＱ２ｂは、スイッチング素子Ｑ１ａをオンとし、スイッチング素子Ｑ２ａをオフとし、スイッチング素子Ｑ１ｂをオフとし、スイッチング素子Ｑ２ｂをオンとする。区間“Ｂ”では、ゲート信号ｇＱ１ａ，ｇＱ２ａ，ｇＱ１ｂ，ｇＱ２ｂは、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂをそれぞれオン，オフ，オフ，オフとし、区間“Ｃ”では、ゲート信号ｇＱ１ａ，ｇＱ２ａ，ｇＱ１ｂ，ｇＱ２ｂは、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂをそれぞれオン，オフ，オン，オフとし、区間“Ｄ”では、ゲート信号ｇＱ１ａ，ｇＱ２ａ，ｇＱ１ｂ，ｇＱ２ｂは、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂをそれぞれオフ，オフ，オン，オフとし、区間“Ｅ”では、ゲート信号ｇＱ１ａ，ｇＱ２ａ，ｇＱ１ｂ，ｇＱ２ｂは、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂをそれぞれオフ，オン，オン，オフとし、区間“Ｆ”では、ゲート信号ｇＱ１ａ，ｇＱ２ａ，ｇＱ１ｂ，ｇＱ２ｂは、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂをそれぞれオフ，オン，オフ，オフとし、区間“Ｇ”では、ゲート信号ｇＱ１ａ，ｇＱ２ａ，ｇＱ１ｂ，ｇＱ２ｂは、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂをそれぞれオフ，オン，オフ，オンとし、区間“Ｈ”では、ゲート信号ｇＱ１ａ，ｇＱ２ａ，ｇＱ１ｂ，ｇＱ２ｂは、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂをそれぞれオフ，オフ，オフ，オンとする。
【0135】
ここで、区間“Ｃ”及び区間“Ｇ”は位相シフト区間であり、この位相シフト区間において出力電圧が発生する。位相シフト区間の両側にある、区間“Ｂ”，区間“Ｄ”，区間“Ｆ”，及び区間“Ｈ”は何れかのレグの２つのスイッチング素子が共にオフとなるデッドタイムの区間である。位相シフト区間の区間“Ｃ”及び区間“Ｇ”を除く区間“Ａ”，区間“Ｅ”、及び区間“Ｂ”，区間“Ｄ”，区間“Ｆ”，及び区間“Ｈ”のデッドタイムの区間は回生動作が行われる区間である。
【0136】
さらに、区間“Ａ”，区間“Ｂ”，区間“Ｄ”，区間“Ｅ”，区間“Ｆ”，及び区間“Ｈ”は２つの区間に分けられ、それぞれ区間“Ａ1”及び区間“Ａ1”、区間“Ｂ1”及び区間“Ｂ１”、区間“Ｄ１及び区間“Ｄ２”、区間“Ｅ１及び区間“Ｅ２”、区間“Ｆ１”及び区間“Ｆ２”、区間“Ｈ１”及び区間“Ｈ２”を備える。これにより、動作サイクルの一周期は１４区間を備える。
【0137】
表１は、各区間におけるスイッチング素子のＯＮ／ＯＦＦ状態、電圧変化、及び電流変化、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器の出力電圧Ｖａｍｐ１，Ｖａｍｐ２及び出力電流Ｉａｍｐ１，Ｉａｍｐ２、回生回路の入力電圧Ｖｒｇｎ及び電流Ｉｒｇｎ、電力変換装置の出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔ、及び回生状態を示している。表１中の太い実線で示した箇所は、スイッチング素子がオフからオンに切り替わる際における、補助電流及びスイッチング素子に流れる電流、及び補助回路の電流Ｉｒｇｎの変化を示している。
【0138】
【表1】
【0139】
以下、各区間“Ａ”－“Ｈ”の動作について図８－図２１を用いて説明する。
（区間“Ａ”）
区間“Ａ”はＩａｍｐの方向が異なる区間“Ａ１”及び区間“Ａ２”に分けられる。図８は区間“Ａ１”の動作例を示し、図９は区間“Ａ２”の動作例を示している。区間“Ａ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オフ，オンの状態である。
（区間“Ａ”）
区間“Ａ”はＩａｍｐの方向が異なる区間“Ａ１”及び区間“Ａ２”に分けられる。図８は区間“Ａ１”の動作例を示し、図９は区間“Ａ２”の動作例を示している。区間“Ａ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オフ，オンの状態である。
【0140】
（区間“Ａ１”）
図８は、区間“Ａ１”の動作例を示している。区間“Ａ１”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オフ，オンの状態である。
図８は、区間“Ａ１”の動作例を示している。区間“Ａ１”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オフ，オンの状態である。
【0141】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフからオンに切り替わる（図７（ａ）中の“ａ１”）。スイッチング素子Ｑ１ａの寄生容量の電荷の放電は完了しているが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ａの寄生ダイオードを介して電流が流れる。スイッチング素子Ｑ１ａのオフからオンへの切り替えにおいて、スイッチング素子Ｑ１ａには前区間（Ｈ２）において放電電流が流れているため（図７（ｂ）中の“ａ２”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ２ａの誤点弧が防止される（図７（ｃ）中において破線で示すパルス信号）。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生ダイオードを介して電流が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生ダイオードを介して電流が流れる。
【0142】
（ｅ）回生トランス６ｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１は、ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位０と、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0143】
（区間“Ａ２”）
図９は、区間“Ａ２”の動作例を示している。区間“Ａ２”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オフ，オンの状態である。
図９は、区間“Ａ２”の動作例を示している。区間“Ａ２”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オフ，オンの状態である。
【0144】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンである。オン状態のスイッチング素子Ｑ１ａに電流が流れる。スイッチング素子はＭＯＳトランジスタを用いることができるため、図９ではスイッチング素子Ｑ１ａの電流をＭＯＳ電流の表記で示している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。オン状態のスイッチング素子Ｑ２ｂに電流が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。オン状態のスイッチング素子Ｑ２ｂに電流が流れる。
【0145】
（ｅ）回生トランス６ｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１は、ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位０と、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0146】
（区間“Ｂ”）
区間“Ｂ”はＶａｍｐ及びＩａｍｐの方向が異なる区間“Ｂ１”及び区間“Ｂ２”に分けられる。図１０は区間“Ｂ１”の動作例を示し、図１１は区間“Ｂ２”の動作例を示している。区間“Ｂ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オフ，オフの状態である。なお、区間“Ｂ”はスイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂが共にオフとなるデッドタイムの区間となる。
区間“Ｂ”はＶａｍｐ及びＩａｍｐの方向が異なる区間“Ｂ１”及び区間“Ｂ２”に分けられる。図１０は区間“Ｂ１”の動作例を示し、図１１は区間“Ｂ２”の動作例を示している。区間“Ｂ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オフ，オフの状態である。なお、区間“Ｂ”はスイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂが共にオフとなるデッドタイムの区間となる。
【0147】
（区間“Ｂ１”）
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンである。オン状態のスイッチング素子Ｑ１ａに電流（図１０ではＭＯＳ電流の表記で示している。）が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。ローサイドのスイッチング素子Ｑ２ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生容量にチャージされていた電荷の放電が始まる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンからオフに切り替わるため、ハイサイドのスイッチング素子Ｑ１ｂの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ２ｂの寄生容量の電荷の充電が始まる。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンである。オン状態のスイッチング素子Ｑ１ａに電流（図１０ではＭＯＳ電流の表記で示している。）が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。ローサイドのスイッチング素子Ｑ２ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生容量にチャージされていた電荷の放電が始まる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンからオフに切り替わるため、ハイサイドのスイッチング素子Ｑ１ｂの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ２ｂの寄生容量の電荷の充電が始まる。
【0148】
（ｅ）回生トランス６ｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１は、ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点において０からＶｉｎ／２に向かって上昇する電位と、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差から－Ｖｉｎ／２から０に変化する。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔは上昇し、出力電流Ｉｏｕｔが発生する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔは上昇し、出力電流Ｉｏｕｔが発生する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0149】
（区間“Ｂ２”）
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンである。オン状態のスイッチング素子Ｑ１ａに電流（図１１ではＭＯＳ電流の表記で示している。）が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。区間“Ｂ２”で開始したスイッチング素子Ｑ１ｂの寄生容量にチャージされていた電荷の放電が完了する。
（ｄ）スイッチング素子Ｑ２ｂ：ハイサイドのスイッチング素子Ｑ１ｂの放電電流と電流Ｉｒｇｎによって、下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂの寄生容量の電荷の充電が完了する。
電流Ｉｒｇｎを補助電流として、スイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂの寄生容量の放電/充電動作を補助することにより（図７（ｆ）中の“ｃ２” 図７（ｋ）中の“ｃ３”）、ドレイン－ソース間の変位電圧ｄｖ／ｄｔを抑制し、区間“Ｂ２”と区間“Ｃ”との間のゲートの誤点弧動作を防ぐ。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンである。オン状態のスイッチング素子Ｑ１ａに電流（図１１ではＭＯＳ電流の表記で示している。）が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。区間“Ｂ２”で開始したスイッチング素子Ｑ１ｂの寄生容量にチャージされていた電荷の放電が完了する。
（ｄ）スイッチング素子Ｑ２ｂ：ハイサイドのスイッチング素子Ｑ１ｂの放電電流と電流Ｉｒｇｎによって、下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂの寄生容量の電荷の充電が完了する。
電流Ｉｒｇｎを補助電流として、スイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂの寄生容量の放電/充電動作を補助することにより（図７（ｆ）中の“ｃ２” 図７（ｋ）中の“ｃ３”）、ドレイン－ソース間の変位電圧ｄｖ／ｄｔを抑制し、区間“Ｂ２”と区間“Ｃ”との間のゲートの誤点弧動作を防ぐ。
【0150】
（ｅ）回生トランス６ｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１は、ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点において０からＶｉｎ／２に向かって上昇する電位と、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差から、０からＶｉｎ／２に変化する。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔは上昇し、出力電流Ｉｏｕｔが発生する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔは上昇し、出力電流Ｉｏｕｔが発生する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0151】
（区間“Ｃ”）
図１２は、区間“Ｃ”の動作例を示している。区間“Ｃ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オン，オフの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンである。オン状態のスイッチング素子Ｑ１ａに電流（図１２ではＭＯＳ電流の表記で示している。）が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフからオンに切り替わる（図７（ｅ）中の“ｃ１”）。スイッチング素子Ｑ１ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生ダイオードを介して電流が流れる。
図１２は、区間“Ｃ”の動作例を示している。区間“Ｃ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オン，オフの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンである。オン状態のスイッチング素子Ｑ１ａに電流（図１２ではＭＯＳ電流の表記で示している。）が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフからオンに切り替わる（図７（ｅ）中の“ｃ１”）。スイッチング素子Ｑ１ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生ダイオードを介して電流が流れる。
【0152】
スイッチング素子Ｑ１ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ１ｂには前区間（Ｂ２）において放電電流が流れているため（図７（ｆ）中の“ｃ２”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ２ｂの誤点弧が防止される（図７（ｇ）中において破線で示すパルス信号）。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量はＶｉｎ／２で充電が完了している。
【0153】
（ｅ）回生トランス６ｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１は、ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じないため、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎは発生せず、入力電圧Ｖｒｇｎによる電流Ｉｒｇｎは流れない。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。
（ｇ）回生：回生回路６の回生トランス６ｂには、Ｖａｍｐ１とＶａｍｐ２の電位差による電流は流れないが、回生トランス６ｂのリーケージインダクタンスのエネルギーによって電流Ｉｒｇｎが流れ（図7（ｋ）中の“ｃ３”）、回生動作が行われる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。
（ｇ）回生：回生回路６の回生トランス６ｂには、Ｖａｍｐ１とＶａｍｐ２の電位差による電流は流れないが、回生トランス６ｂのリーケージインダクタンスのエネルギーによって電流Ｉｒｇｎが流れ（図7（ｋ）中の“ｃ３”）、回生動作が行われる。
【0154】
（区間“Ｄ”）
区間“Ｄ”はＩａｍｐの方向が異なり、Ｖａｍｐの符号が変化する区間“Ｄ１”と区間“Ｄ２”に分けられる。図１３は、区間“Ｄ１”の動作例を示し、図１４は、区間“Ｄ２”の動作例を示している。区間“Ｄ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オフ，オン，オフの状態である。なお、区間“Ｄ”はスイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂが共にオフとなるデッドタイムの区間となる。
区間“Ｄ”はＩａｍｐの方向が異なり、Ｖａｍｐの符号が変化する区間“Ｄ１”と区間“Ｄ２”に分けられる。図１３は、区間“Ｄ１”の動作例を示し、図１４は、区間“Ｄ２”の動作例を示している。区間“Ｄ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オフ，オン，オフの状態である。なお、区間“Ｄ”はスイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂが共にオフとなるデッドタイムの区間となる。
【0155】
（区間“Ｄ１”）
図１３は、区間“Ｄ１”の動作例を示している。区間“Ｄ１”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オフ，オン，オフの状態である。
図１３は、区間“Ｄ１”の動作例を示している。区間“Ｄ１”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オフ，オン，オフの状態である。
【0156】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンからオフに切り替わる。
上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンからオフに切り替わるため、ローサイドのスイッチング素子Ｑ２ａの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ１ａの寄生容量の電荷の充電が始まる。
（ｂ）上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。ハイサイドのスイッチング素子Ｑ１ａはオフとなったが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ａの寄生容量にチャージされていた電荷の放電が始まる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。区間“Ｃ”に引き続いて、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生ダイオードを介して電流が流れる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量はＶｉｎ／２で充電が完了している。
上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンからオフに切り替わるため、ローサイドのスイッチング素子Ｑ２ａの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ１ａの寄生容量の電荷の充電が始まる。
（ｂ）上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。ハイサイドのスイッチング素子Ｑ１ａはオフとなったが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ａの寄生容量にチャージされていた電荷の放電が始まる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。区間“Ｃ”に引き続いて、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生ダイオードを介して電流が流れる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量はＶｉｎ／２で充電が完了している。
【0157】
（ｅ）回生トランス６ｂ：ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位はＶｉｎからＶｉｎ／２に変化する。この電位変化と、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差から、上側Ｄ級増幅器１ＨのＶａｍｐ１はＶｉｎ／２から０に変化する。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧ＶｏｕｔはＶｉｎから下降する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧ＶｏｕｔはＶｉｎから下降する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0158】
（区間“Ｄ２”）
図１４は、区間“Ｄ２”の動作例を示している。区間“Ｄ２”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オン，オフの状態である。
図１４は、区間“Ｄ２”の動作例を示している。区間“Ｄ２”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオン，オフ，オン，オフの状態である。
【0159】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンからオフに切り替わる。
ローサイドのスイッチング素子Ｑ２ａの放電電流と電流Ｉｒｇｎによって、上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａの寄生容量の電荷の充電が行われる。
電流Ｉｒｇｎを補助電流として、スイッチング素子Ｑ１ａとスイッチング素子Ｑ２ａの寄生容量の放電/充電動作を補助することにより（図７（ｄ）中の“ｂ２” 図７（ｋ）中の“ｂ３”）、ドレイン-ソース間の変位電圧ｄｖ／ｄｔを抑制し、区間“Ｄ２”と区間“Ｅ１”との間のゲートの誤点弧動作を防ぐ。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａには、区間“Ｄ１”に引き続いて、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーが流し続けられ、スイッチング素子Ｑ２ａの寄生容量にチャージされていた電荷の放電が行われる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。区間“Ｄ１”に引き続いて、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生ダイオードを介して電流が流れる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量はＶｉｎ／２で充電が完了している。
ローサイドのスイッチング素子Ｑ２ａの放電電流と電流Ｉｒｇｎによって、上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａの寄生容量の電荷の充電が行われる。
電流Ｉｒｇｎを補助電流として、スイッチング素子Ｑ１ａとスイッチング素子Ｑ２ａの寄生容量の放電/充電動作を補助することにより（図７（ｄ）中の“ｂ２” 図７（ｋ）中の“ｂ３”）、ドレイン-ソース間の変位電圧ｄｖ／ｄｔを抑制し、区間“Ｄ２”と区間“Ｅ１”との間のゲートの誤点弧動作を防ぐ。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａには、区間“Ｄ１”に引き続いて、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーが流し続けられ、スイッチング素子Ｑ２ａの寄生容量にチャージされていた電荷の放電が行われる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。区間“Ｄ１”に引き続いて、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生ダイオードを介して電流が流れる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量はＶｉｎ／２で充電が完了している。
【0160】
（ｅ）回生トランス６ｂ：ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位はＶｉｎ／２から０に変化する。この電位変化と、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差から、上側Ｄ級増幅器１ＨのＶａｍｐ１は０から－Ｖｉｎ/２に変化する。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧ＶｏｕｔはＶｉｎ／２から０に向かって下降する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ（図7（ｋ）中の“ｂ３”）、回生動作が行われる。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧ＶｏｕｔはＶｉｎ／２から０に向かって下降する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ（図7（ｋ）中の“ｂ３”）、回生動作が行われる。
【0161】
（区間“Ｅ”）
区間“Ｅ”はＩａｍｐの方向が異なる区間“Ｅ１”及び区間“Ｅ２”に分けられる。図１５は区間“Ｅ１”の動作例を示し、図１６は区間“Ｅ２”の動作例を示している。区間“Ｅ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オン，オフの状態である。
区間“Ｅ”はＩａｍｐの方向が異なる区間“Ｅ１”及び区間“Ｅ２”に分けられる。図１５は区間“Ｅ１”の動作例を示し、図１６は区間“Ｅ２”の動作例を示している。区間“Ｅ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オン，オフの状態である。
【0162】
（区間“Ｅ１”）
図１５は、区間“Ｅ１”の動作例を示している。区間“Ｅ１”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オン，オフの状態である。
図１５は、区間“Ｅ１”の動作例を示している。区間“Ｅ１”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オン，オフの状態である。
【0163】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。区間“Ｄ２”の充電動作に続いて、ローサイドのスイッチング素子Ｑ２ａの放電電流と電流Ｉｒｇｎによって、上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａの寄生容量の電荷の充電が完了する。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフからオンに切り替わる（図７（ｃ）中の“ｂ１”）。スイッチング素子Ｑ１ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ａの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ２ａのオフからオンへの切り替えにおいて、スイッチング素子Ｑ２ａには前区間（Ｄ２）において放電電流が流れているため（図７（ｄ）中の“ｂ２”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ１ａの誤点弧が防止される（図７（ａ）中において破線で示すパルス信号）。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。区間“Ｄ２”に引き続いて、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生ダイオードを介して電流が流れる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフからオンに切り替わる（図７（ｃ）中の“ｂ１”）。スイッチング素子Ｑ１ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ａの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ２ａのオフからオンへの切り替えにおいて、スイッチング素子Ｑ２ａには前区間（Ｄ２）において放電電流が流れているため（図７（ｄ）中の“ｂ２”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ１ａの誤点弧が防止される（図７（ａ）中において破線で示すパルス信号）。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。区間“Ｄ２”に引き続いて、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生ダイオードを介して電流が流れる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量はＶｉｎ／２で充電が完了している。
【0164】
（ｅ）回生トランス６ｂ：ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位は０である。この接続点の０電位と、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差から、上側Ｄ級増幅器１ＨのＶａｍｐ１は－Ｖｉｎ／２である。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0165】
（区間“Ｅ２”）
図１６は、区間“Ｅ２”の動作例を示している。区間“Ｅ２”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オン，オフの状態である。
図１６は、区間“Ｅ２”の動作例を示している。区間“Ｅ２”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オン，オフの状態である。
【0166】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量の電荷の充電は完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンである。出力トランス２Ｈの一次コイルのインダクタンスのエネルギーの転流動作が終了し、スイッチング素子Ｑ２ａに電流が流れる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。出力トランス２Ｌの一次コイルのインダクタンスのエネルギーの転流動作が終了し、スイッチング素子Ｑ１ｂに電流が流れる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンである。出力トランス２Ｈの一次コイルのインダクタンスのエネルギーの転流動作が終了し、スイッチング素子Ｑ２ａに電流が流れる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。出力トランス２Ｌの一次コイルのインダクタンスのエネルギーの転流動作が終了し、スイッチング素子Ｑ１ｂに電流が流れる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量はＶｉｎ／２で充電が完了している。
【0167】
（ｅ）回生トランス６ｂ：ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位は０である。この接続点の０電位と、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差から、上側Ｄ級増幅器１ＨのＶａｍｐ１は－Ｖｉｎ／２である。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0168】
（区間“Ｆ”）
区間“Ｆ”はＩａｍｐの方向が異なり、Ｖａｍｐの符号が変化する区間“Ｄ１”と区間“Ｄ２”に分けられる。図１７は区間“Ｆ１”の動作例を示し、図１８は区間“Ｆ２”の動作例を示している。区間“Ｆ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オフ，オフの状態である。なお、区間“Ｆ”はスイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂが共にオフとなるデッドタイムの区間となる。
区間“Ｆ”はＩａｍｐの方向が異なり、Ｖａｍｐの符号が変化する区間“Ｄ１”と区間“Ｄ２”に分けられる。図１７は区間“Ｆ１”の動作例を示し、図１８は区間“Ｆ２”の動作例を示している。区間“Ｆ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オフ，オフの状態である。なお、区間“Ｆ”はスイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂが共にオフとなるデッドタイムの区間となる。
【0169】
（区間“Ｆ１”）
図１７は、区間“Ｆ１”の動作例を示している。区間“Ｆ１”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オフ，オフの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量の電荷の充電は完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフからオンに切り替わる。オン状態のスイッチング素子Ｑ１ａに電流（図１２ではＭＯＳ電流の表記で示している。）が流れる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンからオフに切り替わる。下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンからオフに切り替わるため、ローサイドのスイッチング素子Ｑ２ｂの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ１ｂの寄生容量の電荷の充電が始まる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。ハイサイドのスイッチング素子Ｑ１ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生容量にチャージされていた電荷の放電が始まる。
図１７は、区間“Ｆ１”の動作例を示している。区間“Ｆ１”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オフ，オフの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量の電荷の充電は完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフからオンに切り替わる。オン状態のスイッチング素子Ｑ１ａに電流（図１２ではＭＯＳ電流の表記で示している。）が流れる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンからオフに切り替わる。下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンからオフに切り替わるため、ローサイドのスイッチング素子Ｑ２ｂの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ１ｂの寄生容量の電荷の充電が始まる。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。ハイサイドのスイッチング素子Ｑ１ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生容量にチャージされていた電荷の放電が始まる。
【0170】
（ｅ）回生トランス６ｂ：ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位は０である。この電位０と、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差から、上側Ｄ級増幅器１ＨのＶａｍｐ１は－Ｖｉｎ／２となる。
一方、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位はＶｉｎからＶｉｎ／２に下降する。下側Ｄ級増幅器１ＬのＶａｍｐ２は、接続点の電位とコンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差から、ＶｉｎからＶｉｎ／２に変化する。
これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは０から下降する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
一方、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位はＶｉｎからＶｉｎ／２に下降する。下側Ｄ級増幅器１ＬのＶａｍｐ２は、接続点の電位とコンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差から、ＶｉｎからＶｉｎ／２に変化する。
これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは０から下降する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0171】
（区間“Ｆ２”）
図１８は、区間“Ｆ２”の動作例を示している。区間“Ｆ２”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オフ，オフの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量の電荷の充電は完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンである。オン状態のスイッチング素子Ｑ１ａに電流（図１２ではＭＯＳ電流の表記で示している。）が流れる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。ローサイドのスイッチング素子Ｑ２ｂの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ１ｂの寄生容量の電荷の充電が行われる。
電流Ｉｒｇｎを補助電流として、スイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂの寄生容量の放電／充電動作を補助することにより（図７（ｈ）中の“ｄ２” 図７（ｋ）中の“ｄ３”、）、ドレイン-ソース間の変位電圧ｄｖ／ｄｔを抑制し、区間“Ｆ２”と区間“Ｇ”との間のゲートの誤点弧動作を防ぐ。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。ハイサイドのスイッチング素子Ｑ１ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続け、スイッチング素子Ｑ２ｂの寄生容量にチャージされていた電荷の放電が完了する。
図１８は、区間“Ｆ２”の動作例を示している。区間“Ｆ２”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オフ，オフの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量の電荷の充電は完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンである。オン状態のスイッチング素子Ｑ１ａに電流（図１２ではＭＯＳ電流の表記で示している。）が流れる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。ローサイドのスイッチング素子Ｑ２ｂの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ１ｂの寄生容量の電荷の充電が行われる。
電流Ｉｒｇｎを補助電流として、スイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂの寄生容量の放電／充電動作を補助することにより（図７（ｈ）中の“ｄ２” 図７（ｋ）中の“ｄ３”、）、ドレイン-ソース間の変位電圧ｄｖ／ｄｔを抑制し、区間“Ｆ２”と区間“Ｇ”との間のゲートの誤点弧動作を防ぐ。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。ハイサイドのスイッチング素子Ｑ１ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続け、スイッチング素子Ｑ２ｂの寄生容量にチャージされていた電荷の放電が完了する。
【0172】
（ｅ）回生トランス６ｂ：ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位は０である。この電位０と、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差から、上側Ｄ級増幅器１ＨのＶａｍｐ１は－Ｖｉｎ／２となる。
一方、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位はＶｉｎ／２から０に下降する。下側Ｄ級増幅器１ＬのＶａｍｐ２は、接続点の電位とコンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差から、０から－Ｖｉｎ／２に変化する。
これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。入力電圧Ｖｒｇｎは０に向かって減少する。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは－Ｖｉｎとなる。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
一方、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位はＶｉｎ／２から０に下降する。下側Ｄ級増幅器１ＬのＶａｍｐ２は、接続点の電位とコンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差から、０から－Ｖｉｎ／２に変化する。
これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。入力電圧Ｖｒｇｎは０に向かって減少する。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは－Ｖｉｎとなる。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0173】
（区間“Ｇ”）
図１９は、区間“Ｇ”の動作例を示している。区間“Ｇ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オフ，オンの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンである。オン状態のスイッチング素子Ｑ２ａに電流（図１９ではＭＯＳ電流の表記で示している。）が流れる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフからオンに切り替わる（図７（ｇ）中の“ｄ１”）。スイッチング素子Ｑ１ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ２ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ２ｂには前区間（Ｆ２）において放電電流が流れているため（図７（ｈ）中の“ｄ２”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ１ｂの誤点弧が防止される（図７（ｅ）中において破線で示すパルス信号）。
図１９は、区間“Ｇ”の動作例を示している。区間“Ｇ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オン，オフ，オンの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量はＶｉｎ／２で充電が完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンである。オン状態のスイッチング素子Ｑ２ａに電流（図１９ではＭＯＳ電流の表記で示している。）が流れる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフからオンに切り替わる（図７（ｇ）中の“ｄ１”）。スイッチング素子Ｑ１ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ２ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ２ｂには前区間（Ｆ２）において放電電流が流れているため（図７（ｈ）中の“ｄ２”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ１ｂの誤点弧が防止される（図７（ｅ）中において破線で示すパルス信号）。
【0174】
（ｅ）回生トランス６ｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１は、ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位０と、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位０と、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じないため、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎは発生せず、入力電圧Ｖｒｇｎによる電流Ｉｒｇｎは流れない。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは－Ｖｉｎとなる。
（ｇ）回生：回生回路６の回生トランス６ｂには、Ｖａｍｐ１とＶａｍｐ２の電位差による電流は流れないが、回生トランス６ｂのリーケージインダクタンスのエネルギーによって電流Ｉｒｇｎが流れ（図７（ｋ）中の“ｄ３”）、回生動作が行われる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは－Ｖｉｎとなる。
（ｇ）回生：回生回路６の回生トランス６ｂには、Ｖａｍｐ１とＶａｍｐ２の電位差による電流は流れないが、回生トランス６ｂのリーケージインダクタンスのエネルギーによって電流Ｉｒｇｎが流れ（図７（ｋ）中の“ｄ３”）、回生動作が行われる。
【0175】
（区間“Ｈ”）
区間“Ｈ”はＩａｍｐの方向が異なり、Ｖａｍｐの符号が変化する区間“Ｈ１”と区間“Ｈ２”に分けられる。図２０は区間“Ｈ１”の動作例を示し、図２１は区間“Ｈ２”の動作例を示している。区間“Ｈ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オフ，オフ，オンの状態である。なお、区間“Ｈ”はスイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂが共にオフとなるデッドタイムの区間となる。
区間“Ｈ”はＩａｍｐの方向が異なり、Ｖａｍｐの符号が変化する区間“Ｈ１”と区間“Ｈ２”に分けられる。図２０は区間“Ｈ１”の動作例を示し、図２１は区間“Ｈ２”の動作例を示している。区間“Ｈ”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オフ，オフ，オンの状態である。なお、区間“Ｈ”はスイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂが共にオフとなるデッドタイムの区間となる。
【0176】
（区間“Ｈ１”）
図２０は、区間“Ｈ１”の動作例を示している。区間“Ｈ１”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オフ，オフ，オンの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。ローサイドのスイッチング素子Ｑ２ａはオフとなったが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ａの寄生容量にチャージされていた電荷の放電が始まる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンからオフに切り替わる。上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンからオフに切り替わるため、ハイサイドのスイッチング素子Ｑ１ａの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ２ａの寄生容量の電荷の充電が始まる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンである。区間“Ｇ”に引き続いて、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生ダイオードを介して電流が流れる。
図２０は、区間“Ｈ１”の動作例を示している。区間“Ｈ１”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オフ，オフ，オンの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。ローサイドのスイッチング素子Ｑ２ａはオフとなったが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ａの寄生容量にチャージされていた電荷の放電が始まる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンからオフに切り替わる。上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンからオフに切り替わるため、ハイサイドのスイッチング素子Ｑ１ａの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ２ａの寄生容量の電荷の充電が始まる。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンである。区間“Ｇ”に引き続いて、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生ダイオードを介して電流が流れる。
【0177】
（ｅ）回生トランス６ｂ：ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位は０からＶｉｎ／２に変化する。この電位変化と、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差から、上側Ｄ級増幅器１ＨのＶａｍｐ１は－Ｖｉｎ／２から０に変化する。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位０と、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは－Ｖｉｎから上昇する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位０と、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは－Ｖｉｎから上昇する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0178】
（区間“Ｈ２”）
図２１は、区間“Ｈ２”の動作例を示している。区間“Ｈ２”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オフ，オフ，オンの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。ローサイドのスイッチング素子Ｑ２ａはオフとなったが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ａの寄生容量にチャージされていた電荷の放電が始まる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。ハイサイドのスイッチング素子Ｑ１ａの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ２ａの寄生容量の電荷の充電が行われる。
電流Ｉｒｇｎを補助電流として、スイッチング素子Ｑ１ａとスイッチング素子Ｑ２ａの寄生容量の放電／充電動作を補助することにより（図７（ｂ）中の“ａ２”図７（ｋ）中の“ａ３”）、ドレイン－ソース間の変位電圧ｄｖ／ｄｔを抑制し、区間“Ｈ２”と区間“Ａ１”との間のゲートの誤点弧動作を防ぐ。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンである。区間“Ｈ１”に引き続いて、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生ダイオードを介して電流が流れる。
図２１は、区間“Ｈ２”の動作例を示している。区間“Ｈ２”において、スイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ１ｂ，Ｑ２ｂはそれぞれオフ，オフ，オフ，オンの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。ローサイドのスイッチング素子Ｑ２ａはオフとなったが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ａの寄生容量にチャージされていた電荷の放電が始まる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。ハイサイドのスイッチング素子Ｑ１ａの放電電流と電流Ｉｒｇｎによってスイッチング素子Ｑ２ａの寄生容量の電荷の充電が行われる。
電流Ｉｒｇｎを補助電流として、スイッチング素子Ｑ１ａとスイッチング素子Ｑ２ａの寄生容量の放電／充電動作を補助することにより（図７（ｂ）中の“ａ２”図７（ｋ）中の“ａ３”）、ドレイン－ソース間の変位電圧ｄｖ／ｄｔを抑制し、区間“Ｈ２”と区間“Ａ１”との間のゲートの誤点弧動作を防ぐ。
（ｃ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量はＶｉｎ／２で充電が完了している。
（ｄ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンである。区間“Ｈ１”に引き続いて、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生ダイオードを介して電流が流れる。
【0179】
（ｅ）回生トランス６ｂ：スイッチング素子Ｑ１ａの放電が完了することにより、ハイサイドのスイッチング素子Ｑ１ａとローハイサイドのスイッチング素子Ｑ２ａの接続点の電位はＶｉｎとなる。この接続点の電位Ｖｉｎと、コンデンサ分圧器２１Ｈの中点電位Ｖｉｎ／２との電位差から、上側Ｄ級増幅器１ＨのＶａｍｐ１は０からＶｉｎ／２に変化する。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位０と、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは０に向かって上昇する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
一方、下側Ｄ級増幅器１ＬのＶａｍｐ２は、ハイサイドのスイッチング素子Ｑ１ｂとローハイサイドのスイッチング素子Ｑ２ｂの接続点の電位０と、コンデンサ分圧器２１Ｌの中点電位Ｖｉｎ／２との電位差からＶｉｎ／２である。これにより、Ｖａｍｐ１とＶａｍｐ２との間の電位差に電位差が生じ、回生トランス６ｂの入力端に入力電圧Ｖｒｇｎが発生し、電流Ｉｒｇｎが流れる。
（ｆ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２から出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは０に向かって上昇する。
（ｇ）回生：回生回路６の回生トランス６ｂには電流Ｉｒｇｎが流れ、回生動作が行われる。
【0180】
［本発明の第２の構成例］
（第２の構成例の回路例）
本発明の第２の構成例を図２２－図３２を用いて説明する。第２の構成例は、上側Ｄ級増幅器及び下側Ｄ級増幅器がそれぞれ４つのスイッチング素子をフルブリッジ構成とし、電流補助回路として２つの回生回路が設けられる構成である。
（第２の構成例の回路例）
本発明の第２の構成例を図２２－図３２を用いて説明する。第２の構成例は、上側Ｄ級増幅器及び下側Ｄ級増幅器がそれぞれ４つのスイッチング素子をフルブリッジ構成とし、電流補助回路として２つの回生回路が設けられる構成である。
【0181】
図２２は、本発明の第２の構成例の回路例を示している。なお、ここでは上側Ｄ級増幅器、下側Ｄ級増幅器、及び回生回路の構成のみを示している。
【0182】
電力変換装置１２において、上側Ｄ級増幅器１Ｈは、ハイサイドのスイッチング素子Ｑ１ａとローサイドのスイッチング素子Ｑ２ａの直列接続からなる進みレグ２０Ｈａと、ハイサイドのスイッチング素子Ｑ３ａとローサイドのスイッチング素子Ｑ４ａの直列接続からなる遅れレグ２０Ｈｂとによりフルブリッジ回路が構成される。なお、進みレグ２０Ｈａと遅れレグ２０Ｈｂは逆の関係としてもよい。
【0183】
進みレグ２０Ｈａを構成するスイッチング素子Ｑ１ａの一端は、直流電源（図示していない）の高電圧側に接続され、スイッチング素子Ｑ２ａの一端は直流電源（図示していない）の低電圧側に接続され、スイッチング素子Ｑ１ａとスイッチング素子Ｑ２ａの各他端は接続され、その接続点は上側Ｄ級増幅器１Ｈの一方の出力端であり、出力トランス２Ｈの１次側の一方に接続されている。
【0184】
遅れレグ２０Ｈｂを構成するスイッチング素子Ｑ３ａの一端は、直流電源（図示していない）の高電圧側に接続され、スイッチング素子Ｑ４ａの一端は直流電源（図示していない）の低電圧側に接続され、スイッチング素子Ｑ３ａとスイッチング素子Ｑ４ａの各他端は接続され、その接続点は上側Ｄ級増幅器１Ｈの一方の出力端であり、出力トランス２Ｈの１次側の他方に接続されている。
【0185】
進みレグ２０Ｈａの中点と出力トランス２Ｈとの間、及び遅れレグ２０Ｈｂの中点と出力トランス２Ｈとの間には出力トランス２Ｈの漏れインダクタンスが存在する。
【0186】
下側Ｄ級増幅器１Ｌは、ハイサイドのスイッチング素子Ｑ１ｂとローサイドのスイッチング素子Ｑ２ｂの直列接続からなる進みレグ２０Ｌａと、ハイサイドのスイッチング素子Ｑ３ｂとローサイドのスイッチング素子Ｑ４ｂの直列接続からなる遅れレグ２０Ｌｂとによりフルブリッジ回路が構成される。進みレグ２０Ｌａを構成するスイッチング素子Ｑ１ｂの一端は直流電源（図示していない）の高電圧側に接続され、スイッチング素子Ｑ２ｂの一端は直流電源（図示していない）の低電圧側に接続され、スイッチング素子Ｑ１ｂとスイッチング素子Ｑ２ｂの各他端は接続され、その接続点は下側Ｄ級増幅器１Ｌの一方の出力端であり、出力トランス２Ｌの１次側の一方に接続されている。
【0187】
遅れレグ２０Ｌｂを構成するスイッチング素子Ｑ３ｂの一端は、直流電源（図示していない）の高電圧側に接続され、スイッチング素子Ｑ４ｂの一端は直流電源（図示していない）の低電圧側に接続され、スイッチング素子Ｑ３ｂとスイッチング素子Ｑ４ｂの接続点は下側Ｄ級増幅器１Ｌの一方の出力端であり、出力トランス２Ｌの１次側の一方に接続されている。
【0188】
遅れレグ２０Ｌｂの中点と出力トランス２Ｌとの間、及び進みレグ２０Ｌａの各他端は接続され、その接続点と出力トランス２Ｌとの間には出力トランス２Ｌの漏れインダクタンスが存在する。
【0189】
回生回路６は、第１回生回路６αと第２回生回路６βの２つの回生回路を備え、取り込んだ補助電流の電力を回生電力として直流電源（図示していない）に回生する。第１回生回路６αは回生整流回路６αａと回生トランス６αｂを備え、第２回生回路６βは回生整流回路６βａと回生トランス６βｂを備える。
【0190】
回生トランス６αｂは、１次側は上側Ｄ級増幅器１Ｈの遅れレグ２０Ｈｂの中点の出力端と下側Ｄ級増幅器１Ｌの遅れレグ２０Ｌｂの中点の出力端との間に接続され、２次側は第１回生回路６αの回生整流回路６αａに接続される。一方、回生トランス６βｂは、１次側は上側Ｄ級増幅器１Ｈの進みレグ２０Ｈａの中点の出力端と下側Ｄ級増幅器１Ｌの進みレグ２０Ｌａの中点の出力端との間に接続され、２次側は第２回生回路６βの回生整流回路６βａに接続される。
【0191】
回生整流回路６αａは、回生トランス６αｂの２次側の交流電圧を整流して回生電圧を生成する。回生整流回路６βａは回生トランス６βｂの２次側の交流電圧を整流して回生電圧を生成する。
【0192】
上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの電圧差に基づいて、回生トランス６αｂ及び回生トランス６βｂの１次側に電流が流れる。回生トランス６αｂ及び回生トランス６βｂは、２次側の交流電圧をそれぞれ回生整流回路６αａ及び回生整流回路６βａに送る。回生トランス６αｂ，６βｂの巻き線比は、ゲート位相差θが０ｄｅｇの時の等価回路がＺＶＳ（零電圧スイッチング）の条件を満たすように設計する。
【0193】
回生整流回路６αａ，６βａは、ダイオードブリッジ回路６αａ１と直流電源側に接続されるＬＣ平滑回路６ａ２、及びダイオードブリッジ回路６βａ１と直流電源側に接続されるＬＣ平滑回路６ａ２により構成され、それぞれ回生トランス６αｂ，６βｂの出力端に接続される。回生整流回路６αａ，６βａは、ＬＣ平滑回路６ａ２を共通して備える。
【0194】
回生トランス６αｂの２次側の交流電圧は、ダイオードブリッジ回路６αａ１で整流された後、ＬＣ平滑回路６ａ２により平滑化された回生電圧となり、回生トランス６βｂの２次側の交流電圧は、ダイオードブリッジ回路６βａ１で整流された後、ＬＣ平滑回路６ａ２により平滑化された回生電圧となる。
【0195】
回生回路６は、補助電流の電力を回生電力として直流電源に回生することにより、電力変換装置の変換効率を高めることができる。
【0196】
（第２の構成例の動作例）
電力変換装置において、第２の構成例は、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ－Ｑ４ａを駆動するゲート信号ｇＱ１ａ－ｇＱ４ａ、及び下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ－Ｑ４ｂを駆動するゲート信号ｇＱ１ｂ－ｇＱ４ｂの組み合わせに応じて動作する。第２の構成例の動作態様は、第１の構成例と同様に、区間“Ａ”－区間“Ｈ”の８つの区間のゲート信号の組み合わせに応じた動作態様を備える。
電力変換装置において、第２の構成例は、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ－Ｑ４ａを駆動するゲート信号ｇＱ１ａ－ｇＱ４ａ、及び下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ－Ｑ４ｂを駆動するゲート信号ｇＱ１ｂ－ｇＱ４ｂの組み合わせに応じて動作する。第２の構成例の動作態様は、第１の構成例と同様に、区間“Ａ”－区間“Ｈ”の８つの区間のゲート信号の組み合わせに応じた動作態様を備える。
【0197】
なお、第１の構成例の動作態様では、区間“Ａ”、区間“Ｂ”，区間“Ｄ”，区間“Ｅ”、区間“Ｆ”，及び区間“Ｈ”の各区間は２つの区間に分けて説明しているが、第２の構成例の動作態様では、これらの区間内において電圧Ｖｒｇｎ及び電流Ｉｒｇｎに変化は無いため、２つの区間に分けることなく１つの区間として説明する。
【0198】
第２の構成例の動作例について図２３，図２４の信号図を用いて説明する。
上側Ｄ級増幅器１Ｈの信号図：
図２３（ａ），図２３（ｉ）は、上側Ｄ級増幅器１Ｈの進みレグ２０Ｈａの上アーム側のハイサイドのスイッチング素子Ｑ１ａについて、ゲート信号ｇＱ１ａ、及び電圧ＶＱ１ａの波形，電流ＩＱ１ａの波形を示している。
図２３（ｂ），図２３（ｊ）は、上側Ｄ級増幅器１Ｈの進みレグ２０Ｈａの下アーム側のローサイドのスイッチング素子Ｑ２ａについて、ゲート信号ｇＱ２ａ、及び電圧ＶＱ２ａ，電流ＩＱ２ａを示している。
図２３（ｃ），図２１（ｋ）は、上側Ｄ級増幅器１Ｈの遅れレグ２０Ｈｂの上アーム側のハイサイドのスイッチング素子Ｑ３ａについて、ゲート信号ｇＱ３ａ、及び電圧ＶＱ３ａの波形，電流ＩＱ３ａの波形を示している。
図２１（ｄ），図２１（ｈ）は、上側Ｄ級増幅器１Ｈの遅れレグ２０Ｈｂの下アーム側のローサイドのスイッチング素子Ｑ４ａについてゲート信号ｇＱ４ａ、及び電圧ＶＱ４ａの波形，電流ＩＱ４ａの波形を示している。
上側Ｄ級増幅器１Ｈの信号図：
図２３（ａ），図２３（ｉ）は、上側Ｄ級増幅器１Ｈの進みレグ２０Ｈａの上アーム側のハイサイドのスイッチング素子Ｑ１ａについて、ゲート信号ｇＱ１ａ、及び電圧ＶＱ１ａの波形，電流ＩＱ１ａの波形を示している。
図２３（ｂ），図２３（ｊ）は、上側Ｄ級増幅器１Ｈの進みレグ２０Ｈａの下アーム側のローサイドのスイッチング素子Ｑ２ａについて、ゲート信号ｇＱ２ａ、及び電圧ＶＱ２ａ，電流ＩＱ２ａを示している。
図２３（ｃ），図２１（ｋ）は、上側Ｄ級増幅器１Ｈの遅れレグ２０Ｈｂの上アーム側のハイサイドのスイッチング素子Ｑ３ａについて、ゲート信号ｇＱ３ａ、及び電圧ＶＱ３ａの波形，電流ＩＱ３ａの波形を示している。
図２１（ｄ），図２１（ｈ）は、上側Ｄ級増幅器１Ｈの遅れレグ２０Ｈｂの下アーム側のローサイドのスイッチング素子Ｑ４ａについてゲート信号ｇＱ４ａ、及び電圧ＶＱ４ａの波形，電流ＩＱ４ａの波形を示している。
【0199】
下側Ｄ級増幅器１Ｌの信号図：
図２３（ｅ），図２３（ｍ）は、下側Ｄ級増幅器１Ｌの進みレグ２０Ｌａの上アーム側のハイサイドのスイッチング素子Ｑ１ｂについて、ゲート信号ｇＱ１ｂ、及び電圧ＶＱ１ｂの波形，電流ＩＱ１ｂの波形を示している。
図２３（ｆ），図２３（ｎ）は、下側Ｄ級増幅器１Ｌの進みレグ２０Ｌａの下アーム側のローサイドのスイッチング素子Ｑ２ｂについて、ゲート信号ｇＱ２ｂ、及び電圧ＶＱ２ｂ，電流ＩＱ２ｂを示している。
図２３（ｇ），図２３（ｏ）は、下側Ｄ級増幅器１Ｌの遅れレグ２０Ｌｂの下アーム側のハイサイドのスイッチング素子Ｑ３ｂについて、ゲート信号ｇＱ３ｂ、及び電圧ＶＱ３ｂの波形，電流ＩＱ３ｂの波形を示している。
図２３（ｈ），図２３（ｐ）は、下側Ｄ級増幅器１Ｌの遅れレグ２０Ｌｂの下アーム側のローサイドのスイッチング素子Ｑ４ｂについてゲート信号ｇＱ４ｂ、及び電圧ＶＱ４ｂ の波形，電流ＩＱ４ｂの波形を示している。
図２３（ｅ），図２３（ｍ）は、下側Ｄ級増幅器１Ｌの進みレグ２０Ｌａの上アーム側のハイサイドのスイッチング素子Ｑ１ｂについて、ゲート信号ｇＱ１ｂ、及び電圧ＶＱ１ｂの波形，電流ＩＱ１ｂの波形を示している。
図２３（ｆ），図２３（ｎ）は、下側Ｄ級増幅器１Ｌの進みレグ２０Ｌａの下アーム側のローサイドのスイッチング素子Ｑ２ｂについて、ゲート信号ｇＱ２ｂ、及び電圧ＶＱ２ｂ，電流ＩＱ２ｂを示している。
図２３（ｇ），図２３（ｏ）は、下側Ｄ級増幅器１Ｌの遅れレグ２０Ｌｂの下アーム側のハイサイドのスイッチング素子Ｑ３ｂについて、ゲート信号ｇＱ３ｂ、及び電圧ＶＱ３ｂの波形，電流ＩＱ３ｂの波形を示している。
図２３（ｈ），図２３（ｐ）は、下側Ｄ級増幅器１Ｌの遅れレグ２０Ｌｂの下アーム側のローサイドのスイッチング素子Ｑ４ｂについてゲート信号ｇＱ４ｂ、及び電圧ＶＱ４ｂ の波形，電流ＩＱ４ｂの波形を示している。
【0200】
図２４（ａ）－図２４（ｂ）は、上側Ｄ級増幅器１ＨのＶａｍｐ１、Ｉａｍｐ、及び下側Ｄ級増幅器１ＬのＶａｍｐ２、Ｉａｍｐ２を示している。図２４（ｃ）は、第１回生回路６αの回生回路の入力電圧Ｖｒｇｎ１及び電流Ｉｒｇｎ１を示し、図２１（ｄ）は、第２回生回路６βの入力電圧Ｖｒｇｎ２及び電流Ｉｒｇｎ２を示しており。なお、入力電圧Ｖｒｇｎ１及び電流Ｉｒｇｎ１は回生トランス６αｂの一次側電圧及び一次側電流に相当し、入力電圧Ｖｒｇｎ２及び電流Ｉｒｇｎ２は回生トランス６βｂの一次側電圧及び一次側電流に相当する。図２４（ｅ）は出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔを示している。
【0201】
なお、ここでは、上側Ｄ級増幅器１Ｈにおいて、ハイサイドのスイッチング素子Ｑ１ａ及びローサイドのスイッチング素子Ｑ２ａが構成するレグを進みレグ２０Ｈａとし、ハイサイドのスイッチング素子Ｑ３ａ及びローサイドのスイッチング素子Ｑ４ａが構成するレグを遅れレグ２０Ｈｂとしている。また、下側Ｄ級増幅器１Ｌにおいて、ハイサイドのスイッチング素子Ｑ１ｂ及びローサイドのスイッチング素子Ｑ２ｂが構成するレグを進みレグ２０Ｌａとし、ハイサイドのスイッチング素子Ｑ３ｂ及びローサイドのスイッチング素子Ｑ４ｂが構成するレグを遅れレグ２０Ｌｂとしている。また、図２３（ｉ）－図２３（ｐ）、及び図２４において、実線は電圧波形を示し、破線は電流波形を示している。
【0202】
以下、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ―スイッチング素子Ｑ４ａがオフからオンへの切り替わり、及び下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ―スイッチング素子Ｑ４ｂがオフからオンへの切り替わる際の動作について説明する。
【0203】
（ゲート信号ｇＱ２ａ，ｇＱ３ａの切り替わり時点の動作）
上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ２ａ及びスイッチング素子Ｑ３ａに印加されるゲート信号ｇＱ２ａ及びゲート信号ｇＱ３ａが、オフからオンへの切り替わる際の動作について説明する。この切り替え動作は図２３中の区間“Ｂ”から区間“Ｃ”に切り替わる状態に対応している。
上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ２ａ及びスイッチング素子Ｑ３ａに印加されるゲート信号ｇＱ２ａ及びゲート信号ｇＱ３ａが、オフからオンへの切り替わる際の動作について説明する。この切り替え動作は図２３中の区間“Ｂ”から区間“Ｃ”に切り替わる状態に対応している。
【0204】
区間“Ｂ”において、上側Ｄ級増幅器１ＨのＶａｍｐ１（図２４（ａ）の“ａ１５”）と下側Ｄ級増幅器１ＬのＶａｍｐ２（図２４（ｂ）の“ａ１６”）との電圧差により、第１回生回路６αには入力電圧Ｖｒｇｎ１及び電流Ｉｒｇｎ１（図２４（ｃ）の“ａ１７”）が発生し、第２回生回路６βには入力電圧Ｖｒｇｎ２及び電流Ｉｒｇｎ２（図２４（ｄ）の“ａ１８”）が発生する。
【0205】
（電流Ｉｒｇｎ１の作用）
電流Ｉｒｇｎ１は、スイッチング素子Ｑ３ａの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｌ）の“ａ１４”）。この補助電流によりスイッチング素子Ｑ３ａに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ３ａの変動量は抑制される。電流ＩＱ３ａの変動量が抑制されることにより、同一レグ内のローサイドのスイッチング素子Ｑ４ａのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｄ）のゲート信号ｇＱ４ａにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
電流Ｉｒｇｎ１は、スイッチング素子Ｑ３ａの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｌ）の“ａ１４”）。この補助電流によりスイッチング素子Ｑ３ａに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ３ａの変動量は抑制される。電流ＩＱ３ａの変動量が抑制されることにより、同一レグ内のローサイドのスイッチング素子Ｑ４ａのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｄ）のゲート信号ｇＱ４ａにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0206】
（電流Ｉｒｇｎ２の作用）
電流Ｉｒｇｎ２はスイッチング素子Ｑ２ａの寄生容量Ｃｄｓを充電する補助電流として作用する（図２３（ｉ）の“ａ１３”）。
この補助電流により、スイッチング素子Ｑ２ａに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ２ａの変動量は抑制される。電流ＩＱ２ａの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ１ａのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ａ）のゲート信号ｇＱ１ａにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
電流Ｉｒｇｎ２はスイッチング素子Ｑ２ａの寄生容量Ｃｄｓを充電する補助電流として作用する（図２３（ｉ）の“ａ１３”）。
この補助電流により、スイッチング素子Ｑ２ａに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ２ａの変動量は抑制される。電流ＩＱ２ａの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ１ａのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ａ）のゲート信号ｇＱ１ａにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0207】
（ゲート信号ｇＱ１ａ，ｇＱ４ａの切り替わり時点の動作）
上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ及びスイッチング素子Ｑ４ａに印加されるゲート信号ｇＱ１ａ及びゲート信号ｇＱ４ａが、オフからオンへの切り替わる際の動作について説明する。この切り替え動作は、図２３中の区間“Ｆ”から区間“Ｇ”に切り替わる状態に対応している。
上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ及びスイッチング素子Ｑ４ａに印加されるゲート信号ｇＱ１ａ及びゲート信号ｇＱ４ａが、オフからオンへの切り替わる際の動作について説明する。この切り替え動作は、図２３中の区間“Ｆ”から区間“Ｇ”に切り替わる状態に対応している。
【0208】
区間“F”において、上側Ｄ級増幅器１ＨのＶａｍｐ１（図２４（ａ）の“ｃ１５”）と下側Ｄ級増幅器１ＬのＶａｍｐ２（図２４（ｂ）の“ｃ１６”）との電圧差により、第１回生回路６αには入力電圧Ｖｒｇｎ１及び電流Ｉｒｇｎ１（図２４（ｃ）の“ｃ１７”）が発生し、第２回生回路６βには入力電圧Ｖｒｇｎ２及び電流Ｉｒｇｎ２（図２４（ｄ）の“ｃ１８”）が発生する。
【0209】
（電流Ｉｒｇｎ１の作用）
電流Ｉｒｇｎ１は、スイッチング素子Ｑ４ａの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｌ）の“ｃ１４”）。
この補助電流によりスイッチング素子Ｑ４ａに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ４ａの変動量は抑制される。電流ＩＱ４ａの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ３ａのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｃ）のゲート信号ｇＱ３ａにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
電流Ｉｒｇｎ１は、スイッチング素子Ｑ４ａの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｌ）の“ｃ１４”）。
この補助電流によりスイッチング素子Ｑ４ａに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ４ａの変動量は抑制される。電流ＩＱ４ａの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ３ａのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｃ）のゲート信号ｇＱ３ａにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0210】
（電流Ｉｒｇｎ２の作用）
電流Ｉｒｇｎ２は、スイッチング素子Ｑ１ａの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｉ）の“ｃ１３”）。
この補助電流によりスイッチング素子Ｑ１ａに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ２ａの変動量は抑制される。電流ＩＱ１ａの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ２ａのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｂ）のゲート信号ｇＱ２ａにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
電流Ｉｒｇｎ２は、スイッチング素子Ｑ１ａの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｉ）の“ｃ１３”）。
この補助電流によりスイッチング素子Ｑ１ａに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ２ａの変動量は抑制される。電流ＩＱ１ａの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ２ａのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｂ）のゲート信号ｇＱ２ａにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0211】
（ゲート信号ｇＱ１ｂ，ｇＱ４ｂの切り替わり時点の動作）
下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ及びスイッチング素子Ｑ４ｂに印加されるゲート信号ｇＱ１ｂ及びゲート信号ｇＱ４ｂが、オフからオンへの切り替わる際の動作について説明する。この切り替え動作は図２３中の区間“Ｄ”から区間“Ｅ”に切り替わる状態に対応している。
下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ及びスイッチング素子Ｑ４ｂに印加されるゲート信号ｇＱ１ｂ及びゲート信号ｇＱ４ｂが、オフからオンへの切り替わる際の動作について説明する。この切り替え動作は図２３中の区間“Ｄ”から区間“Ｅ”に切り替わる状態に対応している。
【0212】
区間“Ｄ”において、上側Ｄ級増幅器１ＨのＶａｍｐ１（図２４（ａ）の“ｂ１５”）と下側Ｄ級増幅器１ＬのＶａｍｐ２（図２４（ｂ）の“ｂ１６”）との電圧差により、第１回生回路６αには入力電圧Ｖｒｇｎ１及び電流Ｉｒｇｎ１（図２４（ｃ）の“ｂ１７”）が発生し、第２回生回路６βには入力電圧Ｖｒｇｎ２及び電流Ｉｒｇｎ２（図２４（ｄ）の“ｂ１８”）が発生する。
【0213】
（電流Ｉｒｇｎ１の作用）
電流Ｉｒｇｎ１は、スイッチング素子Ｑ１ｂの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｍ）の“ｂ１３”）。
この補助電流によりスイッチング素子Ｑ１ｂに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ１ｂの変動量は抑制される。電流ＩＱ１ｂの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ２ｂのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｆ）のゲート信号ｇＱ２ｂにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
電流Ｉｒｇｎ１は、スイッチング素子Ｑ１ｂの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｍ）の“ｂ１３”）。
この補助電流によりスイッチング素子Ｑ１ｂに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ１ｂの変動量は抑制される。電流ＩＱ１ｂの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ２ｂのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｆ）のゲート信号ｇＱ２ｂにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0214】
（電流Ｉｒｇｎ２の作用）
電流Ｉｒｇｎ２は、スイッチング素子Ｑ４ｂの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｐ）の“ｂ１４”）。
この補助電流によりスイッチング素子Ｑ４ｂに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ４ｂの変動量は抑制される。電流ＩＱ４ｂの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ３ｂのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｇ）のゲート信号ｇＱ３ｂにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
電流Ｉｒｇｎ２は、スイッチング素子Ｑ４ｂの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｐ）の“ｂ１４”）。
この補助電流によりスイッチング素子Ｑ４ｂに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ４ｂの変動量は抑制される。電流ＩＱ４ｂの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ３ｂのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｇ）のゲート信号ｇＱ３ｂにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0215】
（ゲート信号ｇＱ２ｂ，ｇＱ３ｂの切り替わり時点の動作）
下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ２ｂ及びスイッチング素子Ｑ３に印加されるゲート信号ｇＱ２ｂ及びゲート信号ｇＱ３ｂが、オフからオンへの切り替わる際の動作について説明する。この切り替え動作は図２３中の区間“Ｈ”から区間“Ａ”に切り替わる状態に対応している。
下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ２ｂ及びスイッチング素子Ｑ３に印加されるゲート信号ｇＱ２ｂ及びゲート信号ｇＱ３ｂが、オフからオンへの切り替わる際の動作について説明する。この切り替え動作は図２３中の区間“Ｈ”から区間“Ａ”に切り替わる状態に対応している。
【0216】
区間“Ｈ”において、上側Ｄ級増幅器１ＨのＶａｍｐ１（図２４（ａ）の“ｄ１５”）と下側Ｄ級増幅器１ＬのＶａｍｐ２（図２４（ｂ）の“ｄ１６”）との電圧差により、第１回生回路６αには入力電圧Ｖｒｇｎ１及び電流Ｉｒｇｎ１（図２４（ｃ）の“ｄ１７”）が発生し、第２回生回路６βには入力電圧Ｖｒｇｎ２及び電流Ｉｒｇｎ２（図２４（ｄ）の“ｄ１８”）が発生する。
【0217】
（電流Ｉｒｇｎ１の作用）
電流Ｉｒｇｎ１は、スイッチング素子Ｑ２ｂの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｎ）の“ｄ１３”）。
この補助電流によりスイッチング素子Ｑ２ｂに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ２ｂの変動量は抑制される。電流ＩＱ２ｂの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ１ｂのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｅ）のゲート信号ｇＱ１ｂにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
電流Ｉｒｇｎ１は、スイッチング素子Ｑ２ｂの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｎ）の“ｄ１３”）。
この補助電流によりスイッチング素子Ｑ２ｂに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ２ｂの変動量は抑制される。電流ＩＱ２ｂの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ１ｂのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｅ）のゲート信号ｇＱ１ｂにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0218】
（電流Ｉｒｇｎ２の作用）
電流Ｉｒｇｎ２は、スイッチング素子Ｑ３ｂの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｏ）の“ｄ１４”）。
この補助電流によりスイッチング素子Ｑ３ｂに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ３ｂの変動量は抑制される。電流ＩＱ３ｂの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ４ｂのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｈ）のゲート信号ｇＱ４ｂにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
電流Ｉｒｇｎ２は、スイッチング素子Ｑ３ｂの寄生容量Ｃｄｓを放電する補助電流として作用する（図２３（ｏ）の“ｄ１４”）。
この補助電流によりスイッチング素子Ｑ３ｂに発生する変位電圧ｄｖ／ｄｔは抑制される。変位電圧ｄｖ／ｄｔが抑制されることにより変位電流ｄｉ／ｄｔが抑制され、電流ＩＱ３ｂの変動量は抑制される。電流ＩＱ３ｂの変動量が抑制されることにより、同一レグ内のハイサイドのスイッチング素子Ｑ４ｂのゲート－ソース電圧Ｖｇｓの電圧上昇が抑制され、誤点弧が抑制される。図２３（ｈ）のゲート信号ｇＱ４ｂにおいて破線で示した信号波形は、変位電流ｄｉ／ｄｔにより誘起される誤点弧信号が抑制される状態を示している。
【0219】
表２は、各区間におけるスイッチング素子Ｑ１ａ－Ｑ４ａ，Ｑ１ｂ－Ｑ４ｂのＯＮ／ＯＦＦ状態、電圧変化、及び電流変化、上側Ｄ級増幅器１Ｈ及び下側Ｄ級増幅器の出力電圧Ｖａｍｐ１，Ｖａｍｐ２及び出力電流Ｉａｍｐ１，Ｉａｍｐ２、回生回路の入力電圧Ｖｒｇｎ及び電流Ｉｒｇｎ、電力変換装置の出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔ、及び回生状態を示している。表２中の太い実線で示した箇所は、スイッチング素子がオフからオンに切り替わる際の、補助電流及びスイッチング素子に流れる電流、及び補助回路の電流Ｉｒｇｎの変化を示している。
【0220】
【表2】
【0221】
【0222】
（区間“Ａ”）
図２５は、区間“Ａ”の動作状態を示している。区間“Ａ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオン，オフ，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオフ，オン，オン，オフの状態である。
図２５は、区間“Ａ”の動作状態を示している。区間“Ａ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオン，オフ，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオフ，オン，オン，オフの状態である。
【0223】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンである。スイッチング素子Ｑ１ａを通して電流が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量は、ハイサイドのスイッチング素子Ｑ１ａが導通しているため端子間にはＶｉｎの電圧が印加され、Ｖｉｎで充電が完了している。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオフである。スイッチング素子Ｑ３ａの寄生容量は、ローサイドのスイッチング素子Ｑ４ａが導通しているためＶｉｎの電圧が印加され、Ｖｉｎで充電が完了している。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオンである。スイッチング素子Ｑ４ａを通して電流が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量は、ハイサイドのスイッチング素子Ｑ１ａが導通しているため端子間にはＶｉｎの電圧が印加され、Ｖｉｎで充電が完了している。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオフである。スイッチング素子Ｑ３ａの寄生容量は、ローサイドのスイッチング素子Ｑ４ａが導通しているためＶｉｎの電圧が印加され、Ｖｉｎで充電が完了している。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオンである。スイッチング素子Ｑ４ａを通して電流が流れる。
【0224】
（ｅ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量は、ローサイドのスイッチング素子Ｑ２ｂが導通しているためＶｉｎの電圧が印加され、Ｖｉｎで充電が完了している。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンである。スイッチング素子Ｑ２ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ２ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ２ｂには前区間（Ｈ）において放電電流が流れているため（図２３（ｎ）中の“ｄ１３”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ１ｂの誤点弧が防止される（図２３（ｅ）中において破線で示すパルス信号）。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオンである。スイッチング素子Ｑ３ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ３ｂの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ３ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ３ｂには前区間（Ｈ）において放電電流が流れているため（図２３（ｏ）中の“ｄ１４”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ４ｂの誤点弧が防止される（図２３（ｈ）中において破線で示すパルス信号）。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオフである。スイッチング素子Ｑ４ｂの寄生容量は、ハイサイドのスイッチング素子Ｑ３ｂとローサイドのスイッチング素子Ｑ２ｂが導通しているためＶｉｎ／２の電圧が印加され、Ｖｉｎ／２で充電が完了している。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンである。スイッチング素子Ｑ２ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ２ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ２ｂには前区間（Ｈ）において放電電流が流れているため（図２３（ｎ）中の“ｄ１３”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ１ｂの誤点弧が防止される（図２３（ｅ）中において破線で示すパルス信号）。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオンである。スイッチング素子Ｑ３ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ３ｂの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ３ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ３ｂには前区間（Ｈ）において放電電流が流れているため（図２３（ｏ）中の“ｄ１４”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ４ｂの誤点弧が防止される（図２３（ｈ）中において破線で示すパルス信号）。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオフである。スイッチング素子Ｑ４ｂの寄生容量は、ハイサイドのスイッチング素子Ｑ３ｂとローサイドのスイッチング素子Ｑ２ｂが導通しているためＶｉｎ／２の電圧が印加され、Ｖｉｎ／２で充電が完了している。
【0225】
（ｉ）回生トランス６αｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６αｂの入力端に入力電圧Ｖｒｇｎ１が発生して電流Ｉｒｇｎ１が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間にはＶｉｎの電位差が生じている。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間にはＶｉｎ／２の電位差が生じている。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間にはＶｉｎ／２の電位差が生じている。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
【0226】
（区間“Ｂ”）
図２６は、区間“Ｂ”の動作状態を示している。区間“Ｂ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオン，オフ，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオフ，オン，オン，オフの状態である。
図２６は、区間“Ｂ”の動作状態を示している。区間“Ｂ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオン，オフ，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオフ，オン，オン，オフの状態である。
【0227】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンからオフに切り替わる。スイッチング素子Ｑ１ａの寄生容量は、ローサイドのスイッチング素子Ｑ２ａの放電電流と電流Ｉｒｇｎ２によって充電が始まる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ１ａはオフとなっているが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ａの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ２はスイッチング素子Ｑ２ａを放電する補助電流として作用する。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオフである。スイッチング素子Ｑ４ａはオフとなっているが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ３ａの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ１はスイッチング素子Ｑ３ａを放電する補助電流として作用する。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオンからオフに切り替わる。スイッチング素子Ｑ４ａの寄生容量は、ハイサイドのスイッチング素子Ｑ３ａの放電電流と電流Ｉｒｇｎ１によって充電が始まる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ１ａはオフとなっているが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ａの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ２はスイッチング素子Ｑ２ａを放電する補助電流として作用する。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオフである。スイッチング素子Ｑ４ａはオフとなっているが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ３ａの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ１はスイッチング素子Ｑ３ａを放電する補助電流として作用する。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオンからオフに切り替わる。スイッチング素子Ｑ４ａの寄生容量は、ハイサイドのスイッチング素子Ｑ３ａの放電電流と電流Ｉｒｇｎ１によって充電が始まる。
【0228】
（ｅ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量は、スイッチング素子Ｑ２ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンである。スイッチング素子Ｑ３ｂ及びスイッチング素子Ｑ２ｂを通して電流が流れる。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオンである。スイッチング素子Ｑ３ｂ及びスイッチング素子Ｑ２ｂを通して電流が流れる。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオフである。スイッチング素子Ｑ４ｂの寄生容量は、スイッチング素子Ｑ３ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンである。スイッチング素子Ｑ３ｂ及びスイッチング素子Ｑ２ｂを通して電流が流れる。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオンである。スイッチング素子Ｑ３ｂ及びスイッチング素子Ｑ２ｂを通して電流が流れる。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオフである。スイッチング素子Ｑ４ｂの寄生容量は、スイッチング素子Ｑ３ｂがオンであるため、Ｖｉｎで充電が完了している。
【0229】
（ｉ）回生トランス６αｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６αｂの入力端に入力電圧Ｖｒｇｎ１が発生して電流Ｉｒｇｎ１が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間にはＶｉｎ／２の電位差が生じている。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間にはＶｉｎ／２の電位差が生じている。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は同方向であるため、出力電圧Ｖｏｕｔが発生する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間にはＶｉｎ／２の電位差が生じている。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は同方向であるため、出力電圧Ｖｏｕｔが発生する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
【0230】
（区間“Ｃ”）
図２７は、区間“Ｃ”の動作状態を示している。区間“Ｃ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオフ，オン，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオフ，オン，オン，オフの状態である。
図２７は、区間“Ｃ”の動作状態を示している。区間“Ｃ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオフ，オン，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオフ，オン，オン，オフの状態である。
【0231】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量は、スイッチング素子Ｑ２ａがオンであるため、Ｖｉｎで充電が完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフからオンに切り替わる。スイッチング素子Ｑ２ａの寄生容量の電荷の放電は完了しているが、出力トランス２Ｈの一次コイルのエネルギーを流し続けるため、スイッチング素子Ｑ２ａの寄生ダイオードを介して電流が流れる。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオフからオンに切り替わる。スイッチング素子Ｑ３ａの寄生容量の電荷の放電は完了しているが、出力トランス２Ｈの一次コイルのエネルギーを流し続けるため、スイッチング素子Ｑ３ａの寄生ダイオードを介して電流が流れる。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオフである。スイッチング素子Ｑ４ａの寄生容量は、スイッチング素子Ｑ３ａがオンであるため、Ｖｉｎで充電が完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフからオンに切り替わる。スイッチング素子Ｑ２ａの寄生容量の電荷の放電は完了しているが、出力トランス２Ｈの一次コイルのエネルギーを流し続けるため、スイッチング素子Ｑ２ａの寄生ダイオードを介して電流が流れる。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオフからオンに切り替わる。スイッチング素子Ｑ３ａの寄生容量の電荷の放電は完了しているが、出力トランス２Ｈの一次コイルのエネルギーを流し続けるため、スイッチング素子Ｑ３ａの寄生ダイオードを介して電流が流れる。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオフである。スイッチング素子Ｑ４ａの寄生容量は、スイッチング素子Ｑ３ａがオンであるため、Ｖｉｎで充電が完了している。
【0232】
（ｅ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ１ｂの寄生容量は、スイッチング素子Ｑ２ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンである。スイッチング素子Ｑ３ｂ及びスイッチング素子Ｑ２ｂを通して電流が流れる。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオンである。スイッチング素子Ｑ３ｂ及びスイッチング素子Ｑ２ｂを通して電流が流れる。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオフである。スイッチング素子Ｑ４ｂの寄生容量は、スイッチング素子Ｑ３ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンである。スイッチング素子Ｑ３ｂ及びスイッチング素子Ｑ２ｂを通して電流が流れる。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオンである。スイッチング素子Ｑ３ｂ及びスイッチング素子Ｑ２ｂを通して電流が流れる。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオフである。スイッチング素子Ｑ４ｂの寄生容量は、スイッチング素子Ｑ３ｂがオンであるため、Ｖｉｎで充電が完了している。
【0233】
（ｉ）回生トランス６αｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差は生じないが、回生トランス６αｂのリーケージインダクタンスのエネルギーによって電流Ｉｒｇｎ１が流れる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差は生じないが、回生トランス６βｂのリーケージインダクタンスのエネルギーによって電流Ｉｒｇｎ２が流れる。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は同方向であるため、出力電圧Ｖｏｕｔ＝２・Ｖｉｎが発生する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差は生じないが、回生トランス６βｂのリーケージインダクタンスのエネルギーによって電流Ｉｒｇｎ２が流れる。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は同方向であるため、出力電圧Ｖｏｕｔ＝２・Ｖｉｎが発生する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
【0234】
（区間“Ｄ”）
図２８は、区間“Ｄ”の動作状態を示している。区間“Ｄ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオフ，オン，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオフ，オフ，オフ，オフの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量は、スイッチング素子Ｑ２ａがオンであるため、Ｖｉｎで充電が完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンである。スイッチング素子Ｑ３ａ及びスイッチング素子Ｑ２ａを通して電流が流れる。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオンである。スイッチング素子Ｑ３ａ及びスイッチング素子Ｑ２ａを通して電流が流れる。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオフである。スイッチング素子Ｑ４ａの寄生容量は、スイッチング素子Ｑ３ａがオンであるため、Ｖｉｎで充電が完了している。
図２８は、区間“Ｄ”の動作状態を示している。区間“Ｄ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオフ，オン，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオフ，オフ，オフ，オフの状態である。
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量は、スイッチング素子Ｑ２ａがオンであるため、Ｖｉｎで充電が完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンである。スイッチング素子Ｑ３ａ及びスイッチング素子Ｑ２ａを通して電流が流れる。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオンである。スイッチング素子Ｑ３ａ及びスイッチング素子Ｑ２ａを通して電流が流れる。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオフである。スイッチング素子Ｑ４ａの寄生容量は、スイッチング素子Ｑ３ａがオンであるため、Ｖｉｎで充電が完了している。
【0235】
（ｅ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフである。スイッチング素子Ｑ２ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ１はスイッチング素子Ｑ１ｂを放電する補助電流として作用する。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンからオフに切り替わる。スイッチング素子Ｑ２ｂの寄生容量は、ハイサイドのスイッチング素子Ｑ１ｂの放電電流と電流Ｉｒｇｎ１によって充電が始まる。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオンからオフに切り替わる。スイッチング素子Ｑ３ｂの寄生容量は、ローサイドのスイッチング素子Ｑ４ｂの放電電流と電流Ｉｒｇｎ２によって充電が始まる。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオフである。スイッチング素子Ｑ３ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ４ｂの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ２はスイッチング素子Ｑ４ｂを放電する補助電流として作用する。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオンからオフに切り替わる。スイッチング素子Ｑ２ｂの寄生容量は、ハイサイドのスイッチング素子Ｑ１ｂの放電電流と電流Ｉｒｇｎ１によって充電が始まる。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオンからオフに切り替わる。スイッチング素子Ｑ３ｂの寄生容量は、ローサイドのスイッチング素子Ｑ４ｂの放電電流と電流Ｉｒｇｎ２によって充電が始まる。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオフである。スイッチング素子Ｑ３ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ４ｂの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ２はスイッチング素子Ｑ４ｂを放電する補助電流として作用する。
【0236】
（ｉ）回生トランス６αｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６αｂの入力端に入力電圧Ｖｒｇｎ１が発生して電流Ｉｒｇｎ１が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間の電位差はＶｉｎからＶｉｎ／２に変化する。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間の電位差はＶｉｎからＶｉｎ／２に変化する。
（ｋ）出力：下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧変化に伴って出力電圧Ｖｏｕｔは降下する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間の電位差はＶｉｎからＶｉｎ／２に変化する。
（ｋ）出力：下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧変化に伴って出力電圧Ｖｏｕｔは降下する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
【0237】
（区間“Ｅ”）
図２９は、区間“Ｅ”の動作状態を示している。区間“Ｅ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオフ，オン，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオン，オフ，オフ，オンの状態である。
図２９は、区間“Ｅ”の動作状態を示している。区間“Ｅ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオフ，オン，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオン，オフ，オフ，オンの状態である。
【0238】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ１ａの寄生容量は、ローサイドのスイッチング素子Ｑ２ａが導通しているため端子間にはＶｉｎの電圧が印加され、Ｖｉｎで充電が完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンである。スイッチング素子Ｑ２ａを通して電流が流れる。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオンである。スイッチング素子Ｑ３ａを通して電流が流れる。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオフである。スイッチング素子Ｑ４ａの寄生容量は、ハイサイドのスイッチング素子Ｑ３ａが導通しているためＶｉｎの電圧が印加され、Ｖｉｎで充電が完了している。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンである。スイッチング素子Ｑ２ａを通して電流が流れる。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオンである。スイッチング素子Ｑ３ａを通して電流が流れる。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオフである。スイッチング素子Ｑ４ａの寄生容量は、ハイサイドのスイッチング素子Ｑ３ａが導通しているためＶｉｎの電圧が印加され、Ｖｉｎで充電が完了している。
【0239】
（ｅ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオフからオンに切り替わる。スイッチング素子Ｑ１ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ｂの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ１ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ１ｂには前区間（Ｄ）において放電電流が流れているため（図２３（ｍ）中の“ｂ１３”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ２ｂの誤点弧が防止される（図２３（ｆ）中において破線で示すパルス信号）。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量は、ハイサイドのスイッチング素子Ｑ１ｂが導通しているためＶｉｎの電圧が印加され、Ｖｉｎで充電が完了している。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオフである。スイッチング素子Ｑ３ｂの寄生容量は、ローサイドのスイッチング素子Ｑ４ｂが導通しているためＶｉｎの電圧が印加され、Ｖｉで充電が完了している。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオンである。スイッチング素子Ｑ４ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ４ｂの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ４ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ４ｂには前区間（Ｄ）において放電電流が流れているため（図２３（ｐ）中の“ｂ１４”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ３ｂの誤点弧が防止される（図２３（ｇ）中において破線で示すパルス信号）。
スイッチング素子Ｑ１ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ１ｂには前区間（Ｄ）において放電電流が流れているため（図２３（ｍ）中の“ｂ１３”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ２ｂの誤点弧が防止される（図２３（ｆ）中において破線で示すパルス信号）。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量は、ハイサイドのスイッチング素子Ｑ１ｂが導通しているためＶｉｎの電圧が印加され、Ｖｉｎで充電が完了している。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオフである。スイッチング素子Ｑ３ｂの寄生容量は、ローサイドのスイッチング素子Ｑ４ｂが導通しているためＶｉｎの電圧が印加され、Ｖｉで充電が完了している。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオンである。スイッチング素子Ｑ４ｂの寄生容量の電荷の放電は完了しているが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ４ｂの寄生ダイオードを介して電流が流れる。
スイッチング素子Ｑ４ｂのオフからオンへの切り替えにおいて、スイッチング素子Ｑ４ｂには前区間（Ｄ）において放電電流が流れているため（図２３（ｐ）中の“ｂ１４”）、変位電圧ｄｖ／ｄｔの値が制限され変位電流ｄｉ／ｄｔが制限される。これにより、ゲート－ソース間電圧Ｖｇｓの上昇が抑制され、同レグ内の他方のスイッチング素子Ｑ３ｂの誤点弧が防止される（図２３（ｇ）中において破線で示すパルス信号）。
【0240】
（ｉ）回生トランス６αｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６αｂの入力端に入力電圧Ｖｒｇｎ１が発生して電流Ｉｒｇｎ１が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間にはＶｉｎの電位差が生じている。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間にはＶｉｎの電位差が生じている。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間にはＶｉｎの電位差が生じている。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は互いに逆方向であるため、出力電圧Ｖｏｕｔは発生しない。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
【0241】
（区間“Ｆ”）
図３０は、区間“Ｆ”の動作状態を示している。区間“Ｆ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオン，オフ，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオン，オフ，オフ，オンの状態である。
図３０は、区間“Ｆ”の動作状態を示している。区間“Ｆ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオン，オフ，オン，オフの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオン，オフ，オフ，オンの状態である。
【0242】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフである。スイッチング素子Ｑ２ａはオフとなっているが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ１ａの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ２はスイッチング素子Ｑ２ａを放電する補助電流として作用する。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンからオフに切り替わる。スイッチング素子Ｑ２ａの寄生容量は、ハイサイドのスイッチング素子Ｑ１ａの放電電流と電流Ｉｒｇｎ２によって充電が始まる。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオンからオフに切り替わる。スイッチング素子Ｑ３ａの寄生容量は、ローサイドのスイッチング素子Ｑ４ａの放電電流と電流Ｉｒｇｎ１によって充電が始まる。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオフである。スイッチング素子Ｑ３ａはオフとなっているが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ４ａの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ１はスイッチング素子Ｑ３ａを放電する補助電流として作用する。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオンからオフに切り替わる。スイッチング素子Ｑ２ａの寄生容量は、ハイサイドのスイッチング素子Ｑ１ａの放電電流と電流Ｉｒｇｎ２によって充電が始まる。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオンからオフに切り替わる。スイッチング素子Ｑ３ａの寄生容量は、ローサイドのスイッチング素子Ｑ４ａの放電電流と電流Ｉｒｇｎ１によって充電が始まる。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオフである。スイッチング素子Ｑ３ａはオフとなっているが、出力トランス２Ｈの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ４ａの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ１はスイッチング素子Ｑ３ａを放電する補助電流として作用する。
【0243】
（ｅ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。スイッチング素子Ｑ１ｂ及びスイッチング素子Ｑ４ｂを通して電流が流れる。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量は、スイッチング素子Ｑ１ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオフである。スイッチング素子Ｑ３ｂの寄生容量は、スイッチング素子Ｑ４ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオンである。スイッチング素子Ｑ１ｂ及びスイッチング素子Ｑ４ｂを通して電流が流れる。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量は、スイッチング素子Ｑ１ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオフである。スイッチング素子Ｑ３ｂの寄生容量は、スイッチング素子Ｑ４ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオンである。スイッチング素子Ｑ１ｂ及びスイッチング素子Ｑ４ｂを通して電流が流れる。
【0244】
（ｉ）回生トランス６αｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６αｂの入力端に入力電圧Ｖｒｇｎ１が発生して電流Ｉｒｇｎ１が流れる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２とから出力電圧Ｖｏｕｔが発生する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２とから出力電圧Ｖｏｕｔが発生する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
【0245】
（区間“Ｇ”）
図３１は、区間“Ｇ”の動作状態を示している。区間“Ｇ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオン，オフ，オフ，オンの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオン，オフ，オフ，オンの状態である。
図３１は、区間“Ｇ”の動作状態を示している。区間“Ｇ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオン，オフ，オフ，オンの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオン，オフ，オフ，オンの状態である。
【0246】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオフからオンに切り替わる。スイッチング素子Ｑ２ａの寄生容量の電荷の放電は完了しているが、出力トランス２Ｈの一次コイルのエネルギーを流し続けるため、スイッチング素子Ｑ１ａの寄生ダイオードを介して電流が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量は、スイッチング素子Ｑ１ａがオンであるため、Ｖｉｎで充電が完了している。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオフである。スイッチング素子Ｑ３ａの寄生容量は、スイッチング素子Ｑ４ａがオンであるため、Ｖｉｎで充電が完了している。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオフからオンに切り替わる。スイッチング素子Ｑ３ａの寄生容量の電荷の放電は完了しているが、出力トランス２Ｈの一次コイルのエネルギーを流し続けるため、スイッチング素子Ｑ４ａの寄生ダイオードを介して電流が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量は、スイッチング素子Ｑ１ａがオンであるため、Ｖｉｎで充電が完了している。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオフである。スイッチング素子Ｑ３ａの寄生容量は、スイッチング素子Ｑ４ａがオンであるため、Ｖｉｎで充電が完了している。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオフからオンに切り替わる。スイッチング素子Ｑ３ａの寄生容量の電荷の放電は完了しているが、出力トランス２Ｈの一次コイルのエネルギーを流し続けるため、スイッチング素子Ｑ４ａの寄生ダイオードを介して電流が流れる。
【0247】
（ｅ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンである。スイッチング素子Ｑ１ｂ及びスイッチング素子Ｑ４ｂを通して電流が流れる。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量は、スイッチング素子Ｑ１ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオフである。スイッチング素子Ｑ３ｂの寄生容量は、スイッチング素子Ｑ４ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオンである。スイッチング素子Ｑ１ｂ及びスイッチング素子Ｑ４ｂを通して電流が流れる。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ２ｂの寄生容量は、スイッチング素子Ｑ１ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオフである。スイッチング素子Ｑ３ｂの寄生容量は、スイッチング素子Ｑ４ｂがオンであるため、Ｖｉｎで充電が完了している。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオンである。スイッチング素子Ｑ１ｂ及びスイッチング素子Ｑ４ｂを通して電流が流れる。
【0248】
（ｉ）回生トランス６αｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差は生じないが、回生トランス６αｂのリーケージインダクタンスのエネルギーによって電流Ｉｒｇｎ１が流れる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差は生じないが、回生トランス６βｂのリーケージインダクタンスのエネルギーによって電流Ｉｒｇｎ２が流れる。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は同方向であるため、出力電圧Ｖｏｕｔ＝－２・Ｖｉｎが発生する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差は生じないが、回生トランス６βｂのリーケージインダクタンスのエネルギーによって電流Ｉｒｇｎ２が流れる。
（ｋ）出力：上側Ｄ級増幅器１Ｈの出力電圧Ｖａｍｐ１と下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧方向は同方向であるため、出力電圧Ｖｏｕｔ＝－２・Ｖｉｎが発生する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
【0249】
（区間“Ｈ”）
図３２は、区間“Ｈ”の動作状態を示している。区間“Ｈ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオン，オフ，オフ，オンの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオフ，オフ，オフ，オフの状態である。
図３２は、区間“Ｈ”の動作状態を示している。区間“Ｈ”において、上側Ｄ級増幅器１Ｈのスイッチング素子Ｑ１ａ，Ｑ２ａ，Ｑ３ａ，Ｑ４ａはそれぞれオン，オフ，オフ，オンの状態であり、下側Ｄ級増幅器１Ｌのスイッチング素子Ｑ１ｂ，Ｑ２ｂ，Ｑ３ｂ，Ｑ４ｂはそれぞれオフ，オフ，オフ，オフの状態である。
【0250】
（ａ）スイッチング素子Ｑ１ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ１ａはオンである。スイッチング素子Ｑ１ａ及びスイッチング素子Ｑ４ａを通して電流が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量は、スイッチング素子Ｑ１ａがオンであるため、Ｖｉｎで充電が完了している。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオフである。スイッチング素子Ｑ３ａの寄生容量は、スイッチング素子Ｑ４ａがオンであるため、Ｖｉｎで充電が完了している。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオンである。スイッチング素子Ｑ１ａ及びスイッチング素子Ｑ４ａを通して電流が流れる。
（ｂ）スイッチング素子Ｑ２ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ２ａはオフである。スイッチング素子Ｑ２ａの寄生容量は、スイッチング素子Ｑ１ａがオンであるため、Ｖｉｎで充電が完了している。
（ｃ）スイッチング素子Ｑ３ａ：上側Ｄ級増幅器１Ｈのハイサイドのスイッチング素子Ｑ３ａはオフである。スイッチング素子Ｑ３ａの寄生容量は、スイッチング素子Ｑ４ａがオンであるため、Ｖｉｎで充電が完了している。
（ｄ）スイッチング素子Ｑ４ａ：上側Ｄ級増幅器１Ｈのローサイドのスイッチング素子Ｑ４ａはオンである。スイッチング素子Ｑ１ａ及びスイッチング素子Ｑ４ａを通して電流が流れる。
【0251】
（ｅ）スイッチング素子Ｑ１ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ１ｂはオンからオフに切り替わる。スイッチング素子Ｑ１ｂの寄生容量は、ローサイドのスイッチング素子Ｑ２ｂの放電電流と電流Ｉｒｇｎ１によって充電が始まる。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ１ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ１はスイッチング素子Ｑ２ｂを放電する補助電流として作用する。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオフである。スイッチング素子Ｑ４ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ３ｂの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ２はスイッチング素子Ｑ３ｂを放電する補助電流として作用する。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオンからオフに切り替わる。スイッチング素子Ｑ４ｂの寄生容量は、ローサイドのスイッチング素子Ｑ３ｂの放電電流と電流Ｉｒｇｎ２によって充電が始まる。
（ｆ）スイッチング素子Ｑ２ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ２ｂはオフである。スイッチング素子Ｑ１ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ２ｂの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ１はスイッチング素子Ｑ２ｂを放電する補助電流として作用する。
（ｇ）スイッチング素子Ｑ３ｂ：下側Ｄ級増幅器１Ｌのハイサイドのスイッチング素子Ｑ３ｂはオフである。スイッチング素子Ｑ４ｂはオフとなったが、出力トランス２Ｌの一次コイルのインダクタンスのエネルギーを流し続けるため、スイッチング素子Ｑ３ｂの寄生容量にチャージされていた電荷の放電が始まる。また、電流Ｉｒｇｎ２はスイッチング素子Ｑ３ｂを放電する補助電流として作用する。
（ｈ）スイッチング素子Ｑ４ｂ：下側Ｄ級増幅器１Ｌのローサイドのスイッチング素子Ｑ４ｂはオンからオフに切り替わる。スイッチング素子Ｑ４ｂの寄生容量は、ローサイドのスイッチング素子Ｑ３ｂの放電電流と電流Ｉｒｇｎ２によって充電が始まる。
【0252】
（ｉ）回生トランス６αｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６αｂの入力端に入力電圧Ｖｒｇｎ１が発生して電流Ｉｒｇｎ１が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間の電位差は０から－Ｖｉｎ／２に変化する。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間の電位差は０からＶｉｎ／２に変化する。
（ｋ）出力：下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧変化に伴って出力電圧Ｖｏｕｔは電圧０に向かって上昇する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
（ｊ）回生トランス６βｂ：上側Ｄ級増幅器１ＨのＶａｍｐ１と下側Ｄ級増幅器１ＬのＶａｍｐ２との電位差により回生トランス６βｂの入力端に入力電圧Ｖｒｇｎ２が発生して電流Ｉｒｇｎ２が流れる。上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間の電位差は０からＶｉｎ／２に変化する。
（ｋ）出力：下側Ｄ級増幅器１Ｌの出力電圧Ｖａｍｐ２の電圧変化に伴って出力電圧Ｖｏｕｔは電圧０に向かって上昇する。
（ｌ）回生：回生回路６の回生トランス６αｂには電流Ｉｒｇｎ１が流れ、回生トランス６βｂには電流Ｉｒｇｎ２が流れ、回生動作が行われる。
【0253】
［本発明の第３の構成例］
（第３の構成例の回路例）
本発明の第３の構成例を、図３３を用いて説明する。第３の構成例は、上側Ｄ級増幅器及び下側Ｄ級増幅器がフルブリッジで構成され、電流補助回路として２つの回生回路が設けられる構成である。上側Ｄ級増幅器及び下側Ｄ級増幅器がブリッジで構成される点、及び電流補助回路が２つの回生回路で構成される点において、第３の構成例は第２の構成例と同様である。第３の構成例は、下側Ｄ級増幅器と出力トランスとの接続関係、上側Ｄ級増幅器と下側Ｄ級増幅器との接続関係、及び出力トランスの特性において第２の構成例と相違する。
（第３の構成例の回路例）
本発明の第３の構成例を、図３３を用いて説明する。第３の構成例は、上側Ｄ級増幅器及び下側Ｄ級増幅器がフルブリッジで構成され、電流補助回路として２つの回生回路が設けられる構成である。上側Ｄ級増幅器及び下側Ｄ級増幅器がブリッジで構成される点、及び電流補助回路が２つの回生回路で構成される点において、第３の構成例は第２の構成例と同様である。第３の構成例は、下側Ｄ級増幅器と出力トランスとの接続関係、上側Ｄ級増幅器と下側Ｄ級増幅器との接続関係、及び出力トランスの特性において第２の構成例と相違する。
【0254】
図３３は、本発明の第３の構成例の回路例を示している。なお、ここでは上側Ｄ級増幅器、下側Ｄ級増幅器、及び回生回路の構成のみを示している。
電力変換装置１３の第３の構成例は、上側Ｄ級増幅器１Ｈ、下側Ｄ級増幅器１Ｌ、及び回生回路６の構成は図１９に示す第２の構成例の回路と同様であり、下側Ｄ級増幅器１Ｌと出力トランスとの接続関係、上側Ｄ級増幅器と下側Ｄ級増幅器との接続関係、及び出力トランスの特性において相違している。以下では、上側Ｄ級増幅器１Ｈ、及び回生回路６の構成の説明を略し、相違する下側Ｄ級増幅器１Ｌに係る構成のみを説明する。
電力変換装置１３の第３の構成例は、上側Ｄ級増幅器１Ｈ、下側Ｄ級増幅器１Ｌ、及び回生回路６の構成は図１９に示す第２の構成例の回路と同様であり、下側Ｄ級増幅器１Ｌと出力トランスとの接続関係、上側Ｄ級増幅器と下側Ｄ級増幅器との接続関係、及び出力トランスの特性において相違している。以下では、上側Ｄ級増幅器１Ｈ、及び回生回路６の構成の説明を略し、相違する下側Ｄ級増幅器１Ｌに係る構成のみを説明する。
【0255】
（下側Ｄ級増幅器１Ｌの構成）
下側Ｄ級増幅器１Ｌは、ハイサイドのスイッチング素子Ｑ１ｂとローサイドのスイッチング素子Ｑ２ｂの直列接続からなる進みレグ２０Ｌａと、ハイサイドのスイッチング素子Ｑ３ｂとローサイドのスイッチング素子Ｑ４ｂの直列接続からなる遅れレグ２０Ｌｂとによりフルブリッジ回路が構成される。進みレグ２０Ｌａを構成するハイサイドのスイッチング素子Ｑ１ｂの一端は直流電源（図示していない）の高電圧側に接続され、ローサイドのスイッチング素子Ｑ２ｂの一端は直流電源（図示していない）の低電圧側に接続され、ハイサイドのスイッチング素子Ｑ１ｂとローサイドのスイッチング素子Ｑ２ｂの各他端は接続され、その接続点は下側Ｄ級増幅器１Ｌの一方の出力端であり、出力トランス２Ｌの１次側の一方に接続されている。
下側Ｄ級増幅器１Ｌは、ハイサイドのスイッチング素子Ｑ１ｂとローサイドのスイッチング素子Ｑ２ｂの直列接続からなる進みレグ２０Ｌａと、ハイサイドのスイッチング素子Ｑ３ｂとローサイドのスイッチング素子Ｑ４ｂの直列接続からなる遅れレグ２０Ｌｂとによりフルブリッジ回路が構成される。進みレグ２０Ｌａを構成するハイサイドのスイッチング素子Ｑ１ｂの一端は直流電源（図示していない）の高電圧側に接続され、ローサイドのスイッチング素子Ｑ２ｂの一端は直流電源（図示していない）の低電圧側に接続され、ハイサイドのスイッチング素子Ｑ１ｂとローサイドのスイッチング素子Ｑ２ｂの各他端は接続され、その接続点は下側Ｄ級増幅器１Ｌの一方の出力端であり、出力トランス２Ｌの１次側の一方に接続されている。
【0256】
遅れレグ２０Ｌｂを構成するハイサイドのスイッチング素子Ｑ３ｂの一端は、直流電源（図示していない）の高電圧側に接続され、ローサイドのスイッチング素子Ｑ４ｂの一端は、直流電源（図示していない）の低電圧側に接続され、ハイサイドのスイッチング素子Ｑ３ｂとローサイドのスイッチング素子Ｑ４ｂの接続点は、下側Ｄ級増幅器１Ｌの一方の出力端であり、出力トランス２Ｌの１次側の一方に接続されている。
【0257】
第３の構成例の下側Ｄ級増幅器１Ｌは、進みレグ２０Ｌａの中点は出力トランス２Ｌの１次側の低電圧側に接続され、遅れレグ２０Ｌｂの中点は出力トランス２Ｌの１次側の高電圧側に接続される。これに対して、第３の構成例の下側Ｄ級増幅器１Ｌは、進みレグ２０Ｌａの中点は出力トランス２Ｌの１次側の高電圧側に接続され、遅れレグ２０Ｌｂの中点は出力トランス２Ｌの１次側の低電圧側に接続される。さらに、第３の構成例の出力トランス２Ｌの一次側及び二次側の電圧方向は、第２の構成例の出力トランス２Ｌの一次側及び二次側の電圧方向と逆方向である。
【0258】
第３の構成例は下側Ｄ級増幅器１Ｌと出力トランス２Ｌとの接続関係を入れ替えた構成であり、この構成により出力電圧Ｖａｍｐ２の電圧方向は第３の構成例とは逆方向になる。第３の構成例は、その出力トランス２Ｌの出力特性を第２の構成例の出力トランス２Ｌの出力特性と逆方向とすることにより、出力トランス２Ｌの出力電圧の電圧方向を第２の構成例と同様となる。
【0259】
遅れレグ２０Ｌｂの中点と出力トランス２Ｌとの間、及び進みレグ２０Ｌａの各他端は接続され、その接続点と出力トランス２Ｌとの間には出力トランス２Ｌの漏れインダクタンスが存在する。
【0260】
第３の構成例においても第２の構成例と同様に、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの電圧差に基づいて、回生トランス６αｂ及び回生トランス６βｂの１次側に電流が流れる。回生トランス６αｂ及び回生トランス６βｂは２次側の交流電圧をそれぞれ回生整流回路６αａ及び回生整流回路６βａに送る。回生トランス６αｂ，６βｂの巻き線比は、ゲート位相差θが０ｄｅｇの時の等価回路がＺＶＳ（零電圧スイッチング）の条件を満たすように設計する。
【0261】
（第３の構成例の動作例）
第３の構成例の上側Ｄ級増幅器１Ｈは、第２の構成例の上側Ｄ級増幅器１Ｈと同様の動作態となる。一方、第３の構成例の下側Ｄ級増幅器１Ｌは、出力トランス２Ｌとの接続関係において、第２の構成例の下側Ｄ級増幅器１Ｌとは進みレグと遅れレグとが逆の関係にある。この接続関係の相違により、第３の構成例の動作態様と第２の構成例の動作態様とは、各区間において各点の電位関係が逆の関係にある。
第３の構成例の上側Ｄ級増幅器１Ｈは、第２の構成例の上側Ｄ級増幅器１Ｈと同様の動作態となる。一方、第３の構成例の下側Ｄ級増幅器１Ｌは、出力トランス２Ｌとの接続関係において、第２の構成例の下側Ｄ級増幅器１Ｌとは進みレグと遅れレグとが逆の関係にある。この接続関係の相違により、第３の構成例の動作態様と第２の構成例の動作態様とは、各区間において各点の電位関係が逆の関係にある。
【0262】
そこで、第３の構成例においては、下側Ｄ級増幅器１Ｌと回生トランス６αｂ，６βｂとの接続関係を逆とすることにより、上側Ｄ級増幅器と下側Ｄ級増幅器との接続関係を逆とすると共に、出力トランス２Ｌの１コイルと２次コイルとの間に電圧特性を逆とする。これにより、第２の構成例の動作例と同様の出力を得られる。
【0263】
［回生回路の他の構成］
回生回路の他の構成例を図３４を用いて説明する。ここでは、回生回路６が備える回生整流回路６ａの変形例を示している。図３４（ａ）及び図３４（ｂ）の構成例のダイオードブリッジ回路６ａ１は全波整流回路であり、図３４（ｃ）及び図３４（ｄ）の構成例のダイオードブリッジ回路６ａ１は半坡整流回路である。
回生回路の他の構成例を図３４を用いて説明する。ここでは、回生回路６が備える回生整流回路６ａの変形例を示している。図３４（ａ）及び図３４（ｂ）の構成例のダイオードブリッジ回路６ａ１は全波整流回路であり、図３４（ｃ）及び図３４（ｄ）の構成例のダイオードブリッジ回路６ａ１は半坡整流回路である。
【0264】
図３４（ａ）の構成例において、回生整流回路６ａはダイオードブリッジ回路６ａ１１とＬＣ平滑回路６ａ２１とを備える。ダイオードブリッジ回路６ａ１１はフルブリッジ構成された４個のダイオードを備えた全波整流回路である。ＬＣ平滑回路６ａ２１は直流電源に対して直列接続されたインダクタンスＬと並列接続されたコンデンサＣを備える。
【0265】
図３４（ｂ）の構成例において、回生整流回路６ａは、ダイオードブリッジ回路６ａ１１とＬＣ平滑回路６ａ２２とを備える。ダイオードブリッジ回路６ａ１１は、図３４（ａ）の構成例と同様の４個のダイオードのフルブリッジ構成の全波整流回路であり、ＬＣ平滑回路６ａ２１は、直流電源に対して並列接続されたコンデンサＣ直列接続されたインダクタンスＬとを備える。
【0266】
図３４（ｃ）の構成例において、回生整流回路６ａは、ダイオードブリッジ回路６ａ１２とＬＣ平滑回路６ａ２１とを備える。ダイオードブリッジ回路６ａ１２は、フルブリッジ構成された４個のダイオードを備えた半波整流回路である。ＬＣ平滑回路６ａ２１は、図３４（ａ）の構成例と同様の構成であり、直流電源に対して直列接続されたインダクタンスＬと並列接続されたコンデンサＣを備える。
【0267】
図３４（ｄ）の構成例において、回生整流回路６ａは、ダイオードブリッジ回路６ａ１２とＬＣ平滑回路６ａ２２とを備える。ダイオードブリッジ回路６ａ１２は、フルブリッジ構成された４個のダイオードを備えた半波整流回路である。ＬＣ平滑回路６ａ２２は、図３４（ｂ）の構成例と同様の構成であり、直流電源に対して並列接続されたコンデンサＣと直列接続されたインダクタンスＬとを備える。
【0268】
［電流補助回路の他の構成］
電流補助回路の他の構成を、図３５を用いて説明する。
（抵抗回路による構成）
図３５は、電流補助回路として抵抗回路７を備える構成例である。抵抗回路７は、抵抗素子７ａと分配トランス７ｂとからなる。分配トランス７ｂは、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間に接続される。分配トランス７ｂの１次側に、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの電圧差により入力電圧Ｖｒｇｎが発生すると、分配トランス７ｂの２次側に電圧が発生する。抵抗素子７ａには分配トランス７ｂの２次側電圧により電流が流れる。抵抗素子７ａは、流れた電流を熱として放出する。
電流補助回路の他の構成を、図３５を用いて説明する。
（抵抗回路による構成）
図３５は、電流補助回路として抵抗回路７を備える構成例である。抵抗回路７は、抵抗素子７ａと分配トランス７ｂとからなる。分配トランス７ｂは、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの間に接続される。分配トランス７ｂの１次側に、上側Ｄ級増幅器１Ｈと下側Ｄ級増幅器１Ｌとの電圧差により入力電圧Ｖｒｇｎが発生すると、分配トランス７ｂの２次側に電圧が発生する。抵抗素子７ａには分配トランス７ｂの２次側電圧により電流が流れる。抵抗素子７ａは、流れた電流を熱として放出する。
【0269】
なお、上記実施の形態における記述は、本発明に係るパルス化高周波モニタの一例であり、本発明は各実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【0270】
本発明の電力変換装置は、半導体製造装置や液晶パネル製造装置等に用いられる高周波電源（ＲＦジェネレ－タ）に適用することができる。
【符号の説明】
【0271】
１Ｈ 上側Ｄ級増幅器
１Ｌ 下側Ｄ級増幅器
２Ｈ，２Ｌ 出力トランス
３ 制御回路
４ 電流補助回路
５ 直流電源
６ 回生回路
６ａ 回生整流回路
６ａ１ ダイオードブリッジ回路
６ａ２ ＬＣ平滑回路
６ｂ 回生トランス
７ 抵抗回路
７ａ 抵抗素子
７ｂ 分配トランス
１０，１１，１２，１３ 電力変換装置
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 電力変換装置
２０，２０ａ，２０ｂ レグ
２０Ｈ，２０Ｈａ，２０Ｌａ 進みレグ
２０Ｌ，２０Ｈｂ，２０Ｌｂ 遅れレグ
２１Ｈ，２１Ｌ コンデンサ分圧器
１Ｌ 下側Ｄ級増幅器
２Ｈ，２Ｌ 出力トランス
３ 制御回路
４ 電流補助回路
５ 直流電源
６ 回生回路
６ａ 回生整流回路
６ａ１ ダイオードブリッジ回路
６ａ２ ＬＣ平滑回路
６ｂ 回生トランス
７ 抵抗回路
７ａ 抵抗素子
７ｂ 分配トランス
１０，１１，１２，１３ 電力変換装置
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 電力変換装置
２０，２０ａ，２０ｂ レグ
２０Ｈ，２０Ｈａ，２０Ｌａ 進みレグ
２０Ｌ，２０Ｈｂ，２０Ｌｂ 遅れレグ
２１Ｈ，２１Ｌ コンデンサ分圧器
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】