特開 2022-139217 スロープ信号生成回路、ＰＷＭ信号生成回路、表示装置、及び、スロープ信号生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022139217

(43)【公開日】2022-09-26

(54)【発明の名称】スロープ信号生成回路、ＰＷＭ信号生成回路、表示装置、及び、スロープ信号生成方法

(51)【国際特許分類】

   H03K 4/56 20060101AFI20220915BHJP

   H03K 7/08 20060101ALI20220915BHJP

【ＦＩ】

H03K4/56

H03K7/08 G

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2021039496

(22)【出願日】2021-03-11

(71)【出願人】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】山下 淳一

(72)【発明者】

【氏名】河江 大輔

(57)【要約】

【課題】高精度なスロープ信号を生成することが可能なスロープ信号生成回路、ＰＷＭ信号生成回路、表示装置、及び、スロープ信号生成方法を提供すること。
【解決手段】一実施の形態に係るスロープ信号生成回路は、少なくとも第１モード及び第２モードを含む動作モードのうち前記第１モードにおいて、第１基準電位と第２基準電位との電位差を積分し、且つ、第２モードにおいて、第１モードにおける積分結果と第３基準電位との電位差を積分してスロープ信号を出力する、積分回路を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

少なくとも第１モード及び第２モードを含む動作モードのうち前記第１モードにおいて、第１基準電位と第２基準電位との電位差を積分し、且つ、前記第２モードにおいて、前記第１モードにおける積分結果と第３基準電位との電位差を積分してスロープ信号を出力する、積分回路を備えた、
スロープ信号生成回路。

【請求項2】

前記積分回路は、
前記第１モードにおいて、前記第１基準電位と前記第２基準電位との電位差を積分する第１積分器と、
前記第１モードにおける前記第１積分器の積分結果を固定させる出力固定部と、
前記第２モードにおいて、前記出力固定部によって固定された前記第１積分器の積分結果と、前記第３基準電位と、の電位差を積分して前記スロープ信号を出力する第２積分器と、
を備えた、
請求項１に記載のスロープ信号生成回路。

【請求項3】

前記第１基準電位をＶ１、前記第２基準電位をＶ２、前記第３基準電位をＶ３、前記第１モードにおける前記第１積分器の積分結果をＶｏｕｔ１とすると、Ｖ１＜Ｖ２＜Ｖｏｕｔ１＜Ｖ３が成り立つように構成されている、
請求項２に記載のスロープ信号生成回路。

【請求項4】

前記第１基準電位をＶ１、前記第２基準電位をＶ２、前記第３基準電位をＶ３、前記第１モードにおける前記第１積分器の積分結果をＶｏｕｔ１とすると、Ｖ１＞Ｖ２＞Ｖｏｕｔ１＞Ｖ３が成り立つように構成されている、
請求項２に記載のスロープ信号生成回路。

【請求項5】

前記第１積分器は、
前記第１基準電位が反転入力端子に入力され、前記第２基準電位が非反転入力端子に入力され、出力端子から前記第１積分器の出力信号を出力する、第１増幅器と、
前記第１基準電位が供給される第１基準電位端子と、前記第１増幅器の反転入力端子と、の間に設けられた第１抵抗素子と、
前記第１増幅器の出力端子及び反転入力端子の間に設けられた第１容量素子と、
を有し、
前記出力固定部は、
前記第１基準電位端子と、前記第２基準電位が供給される第２基準電位端子と、の間に設けられ、前記第１モードにおいてオフし、前記第２モードにおいてオンする、第１スイッチ素子を有し、
前記第２積分器は、
前記出力固定部によって固定された前記第１積分器の積分結果が反転入力端子に入力され、前記第３基準電位が非反転入力端子に入力され、出力端子から前記スロープ信号を出力する、第２増幅器と、
前記第１増幅器の出力端子と、前記第２増幅器の反転入力端子と、の間に設けられた第２抵抗素子と、
前記第２増幅器の出力端子及び反転入力端子の間に設けられた第２容量素子と、
を有する、
請求項２～４の何れか一項に記載のスロープ信号生成回路。

【請求項6】

前記第１抵抗素子及び前記第２抵抗素子は、同一チップ内において同じ材料を用いて構成され、
前記第１容量素子及び前記第２容量素子は、同一チップ内において同じ材料を用いて構成されている、
請求項５に記載のスロープ信号生成回路。

【請求項7】

前記第１抵抗素子及び前記第２抵抗素子のそれぞれの抵抗値が実質的に同一であり、
前記第１容量素子及び前記第２容量素子のそれぞれの容量値が実質的に同一であり、
前記第１基準電位をＶ１、前記第２基準電位をＶ２、前記第３基準電位をＶ３，第２前記第１抵抗素子及び前記第２抵抗素子のそれぞれの抵抗値をＲ０、前記第１容量素子及び前記第２容量素子のそれぞれの容量値をＣ０、前記第１モードにおける前記第１積分器による積分期間をｔ１とすると、ｔ１は、下記式

【数10】

が成り立つように調整されている、
請求項５又は６に記載のスロープ信号生成回路。

【請求項8】

前記積分回路は、
前記第１モードにおいて、前記第１基準電位を選択して第１出力端子から出力し、且つ、前記第２基準電位を選択して第２出力端子から出力し、前記第２モードにおいて、保持電位を選択して前記第１出力端子から出力し、且つ、前記第３基準電位を選択して前記第２出力端子から出力する、選択回路と、
前記選択回路の前記第１出力端子の出力電位と、前記選択回路の前記第２出力端子の出力電位と、の電位差を積分し、前記スロープ信号として出力する、積分器と、
前記第１モードにおける前記積分器の積分結果を前記保持電位として保持する保持回路と、
を備えた、
請求項１に記載のスロープ信号生成回路。

【請求項9】

前記第１基準電位をＶ１、前記第２基準電位をＶ２、前記第３基準電位をＶ３、前記第１モードにおける前記積分器の積分結果をＶｏｕｔ１とすると、Ｖ１＜Ｖ２＜Ｖｏｕｔ１＜Ｖ３が成り立つように構成されている、
請求項８に記載のスロープ信号生成回路。

【請求項10】

前記第１基準電位をＶ１、前記第２基準電位をＶ２、前記第３基準電位をＶ３、前記第１モードにおける前記積分器の積分結果をＶｏｕｔ１とすると、Ｖ１＞Ｖ２＞Ｖｏｕｔ１＞Ｖ３が成り立つように構成されている、
請求項８に記載のスロープ信号生成回路。

【請求項11】

前記積分器は、
前記選択回路の第１出力端子の出力電位が反転入力端子に入力され、前記選択回路の第２出力端子の出力電位が非反転入力端子に入力され、出力端子から前記積分器の出力信号を出力する、第１増幅器と、
前記選択回路の第１出力端子と、前記第１増幅器の反転入力端子と、の間に設けられた抵抗素子と、
前記第１増幅器の出力端子及び反転入力端子の間に設けられた容量素子と、
を有する、
請求項８～１０の何れか一項に記載のスロープ信号生成回路。

【請求項12】

前記保持回路は、
前記第１モードにおける前記積分器の積分結果が非反転入力端子に入力され、当該保持回路の出力電位が反転入力端子に入力された、第２増幅器を有する、
請求項１１に記載のスロープ信号生成回路。

【請求項13】

前記第１基準電位をＶ１、前記第２基準電位をＶ２、前記第３基準電位をＶ３，第２前記抵抗素子の抵抗値をＲ０、前記容量素子の容量値をＣ０、前記第１モードにおける前記積分器による積分期間をｔ１とすると、ｔ１は、下記式

【数11】

が成り立つように調整されている、
請求項１１又は１２に記載のスロープ信号生成回路。

【請求項14】

請求項１～１３の何れか一項に記載のスロープ信号生成回路と、
前記スロープ信号生成回路によって生成されたスロープ信号を用いて、外部入力信号に応じたＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を生成するＰＷＭ信号生成回路と、
を備えた、
ＰＷＭ信号生成回路。

【請求項15】

発光素子と、
前記発光素子をＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号によって駆動する画素回路と、
を備えた表示装置であって、
前記画素回路は、
請求項１～１３の何れか一項に記載のスロープ信号生成回路と、
前記スロープ信号生成回路によって生成されたスロープ信号を用いて、映像信号に応じた前記ＰＷＭ信号を生成するＰＷＭ信号生成回路と、
を有する、
表示装置。

【請求項16】

積分回路を用いたスロープ信号生成方法であって、
前記積分回路を用いて、第１基準電位と第２基準電位との電位差を積分し、
前記第１基準電位と第２基準電位との電位差を積分した結果を保持し、
前記積分回路を用いて、保持された積分結果と、第３基準電位と、の電位差を積分してスロープ信号を出力する、
スロープ信号生成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スロープ信号生成回路、ＰＷＭ信号生成回路、表示装置、及び、スロープ信号生成方法に関し、例えば高精度なスロープ信号を生成することが可能なスロープ信号生成回路、ＰＷＭ信号生成回路、表示装置、及び、スロープ信号生成方法に関する。

【背景技術】

【0002】

近年では、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や微小なＬＥＤ（以下、マイクロＬＥＤと称す）等の自発光型の発光素子を２次元マトリックス状に実装した表示装置の開発が進んでいる。ここで、発光素子としてマイクロＬＥＤが用いられている場合、発光のカラーシフト抑止の観点から、発光素子の階調表現はＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）駆動によって行われることが多い。ＰＷＭ駆動では、映像信号と、のこぎり波や三角波状の電圧信号であるスロープ信号と、を比較することによって生成された、映像信号に応じたパルス幅のＰＷＭ信号、を用いて発光素子の駆動が行われる。したがって、発光素子を精度良く発光させるためには、高精度なスロープ信号が用いられる必要がある。

【0003】

スロープ信号を生成するスロープ信号生成回路に関する技術は、例えば、特許文献１及び非特許文献１に開示されている。特許文献１には、定電流源及び容量素子によって構成された、スロープ波を生成するスロープ波生成器が開示されている。また、非特許文献１には、オペアンプ、抵抗素子及び容量素子によって構成された、三角波を生成する積分回路が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１１－２１１５０９号公報

【非特許文献】

【0005】

【非特許文献1】indexpro, "アナログ回路設計 オペアンプの応用－積分回路", [online], [2021年2月4日検索], <URL: https://www.indexpro.co.jp/article/detail/11/13>

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、関連技術の構成では、抵抗素子の抵抗値のばらつきや、容量素子の容量値のばらつきにより、スロープ信号の波形の傾きにばらつきが発生してしまうとう課題があった。つまり、関連技術の構成では、高精度なスロープ信号を生成することができない、という課題があった。

【0007】

本発明は、上記課題に鑑みてなされたものであり、高精度なスロープ信号を生成することが可能なスロープ信号生成回路、ＰＷＭ信号生成回路、表示装置、及び、スロープ信号生成方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の一態様に係るスロープ信号生成回路は、少なくとも第１モード及び第２モードを含む動作モードのうち前記第１モードにおいて、第１基準電位と第２基準電位との電位差を積分し、且つ、前記第２モードにおいて、前記第１モードにおける積分結果と第３基準電位との電位差を積分してスロープ信号を出力する、積分回路を備える。このスロープ信号生成回路は、積分回路の構成要素である抵抗素子の抵抗値のばらつきや、積分回路の構成要素である容量素子の容量値のばらつきによる、第１モードにおける積分結果のばらつきを、第２モードでの積分において相殺させることができるため、スロープ信号のばらつきを抑制することができる。つまり、このスロープ信号生成回路は、高精度なスロープ信号を生成することができる。

【0009】

本発明の一態様に係るスロープ信号生成方法は、積分回路を用いたスロープ信号生成方法であって、前記積分回路を用いて、第１基準電位と第２基準電位との電位差を積分し、前記第１基準電位と第２基準電位との電位差を積分した結果を保持し、前記積分回路を用いて、保持された積分結果と、第３基準電位と、の電位差を積分してスロープ信号を出力する。このスロープ信号生成方法は、積分回路の構成要素である抵抗素子の抵抗値のばらつきや、積分回路の構成要素である容量素子の容量値のばらつきによる、第１モードにおける積分結果のばらつきを、第２モードでの積分において相殺させることができるため、スロープ信号のばらつきを抑制することができる。つまり、このスロープ信号生成方法は、高精度なスロープ信号を生成することができる。

【発明の効果】

【0010】

本発明により、高精度なスロープ信号を生成することが可能なスロープ信号生成回路、ＰＷＭ信号生成回路、表示装置、及び、スロープ信号生成方法を提供することができる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１に係るスロープ信号生成回路の構成例を示す回路図である。

【図2】図１に示すスロープ信号生成回路の動作を示すタイミングチャートである。

【図3】比較例に係るスロープ信号生成回路の構成例を示す回路図である。

【図4】図１に示すスロープ信号生成回路におけるＲＣばらつきとスロープ信号の電位のばらつきとの関係を示す図である。

【図5】図１に示すスロープ信号生成回路の適用事例を示す図である。

【図6】図１に示すスロープ信号生成回路の適用事例を示す図である。

【図7】図１に示すスロープ信号生成回路の変形例を示す回路図である。

【図8】図７に示すスロープ信号生成回路の動作を示すタイミングチャートである。

【図9】実施の形態２に係るスロープ信号生成回路の構成例を示す回路図である。

【図10】図９に示すスロープ信号生成回路の動作を示すタイミングチャートである。

【図11】図９に示すスロープ信号生成回路の第１変形例を示す回路図である。

【図12】図１１に示すスロープ信号生成回路の動作を示すタイミングチャートである。

【図13】図９に示すスロープ信号生成回路の第２変形例を示す回路図である。

【図14】図１３に示すスロープ信号生成回路の動作を示すタイミングチャートである。

【発明を実施するための形態】

【0012】

＜実施の形態１＞
図１は、実施の形態１に係るスロープ信号生成回路１の構成例を示す回路図である。
スロープ信号生成回路１は、緩やかに立ち上がり急峻に立ち下がるノコギリ波状のスロープ信号を生成する積分回路である。ここで、スロープ信号生成回路１は、積分回路の構成要素である抵抗素子の抵抗値のばらつきや、積分回路の構成要素である容量素子の容量値のばらつきによる、第１モードにおける積分結果のばらつきを、第２モードでの積分において相殺させることができるため、スロープ信号のばらつきを抑制することができる。つまり、スロープ信号生成回路１は、高精度なスロープ信号を生成することができる。以下、具体的に説明する。

【0013】

図１に示すように、スロープ信号生成回路１は、積分器（第１積分器）１１と、積分器（第２積分器）１２と、スイッチＳＷ１３，ＳＷ１４，ＳＷ１５と、を備える。積分器１１は、オペアンプ（増幅器）Ａ１１と、抵抗素子Ｒ１１と、容量素子Ｃ１１と、スイッチＳＷ１１と、を有する。積分器１２は、オペアンプ（増幅器）Ａ１２と、抵抗素子Ｒ１２と、容量素子Ｃ１２と、スイッチＳＷ１２と、を有する。

【0014】

本実施の形態では、スイッチＳＷ１１～ＳＷ１５が何れもＮチャネルＭＯＳトランジスタである場合を例に説明する。従って、スイッチＳＷ１１～ＳＷ１５は、制御信号の電位（ゲート電位）がＨレベルの場合にオンし、Ｌレベルの場合にオフする。

【0015】

積分器１１において、抵抗素子Ｒ１１は、積分器１１の一方の入力端子（ノードＮ１３）と、オペアンプＡ１１の反転入力端子（－端子）と、の間に設けられている。容量素子Ｃ１１は、オペアンプＡ１１の出力端子と、オペアンプＡ１１の反転入力端子と、の間に設けられている。スイッチＳＷ１１は、容量素子Ｃ１１に並列に設けられ、制御信号Ｓｅｔに応じてオンオフを切り替える。オペアンプＡ１１の非反転入力端子（＋端子）は、積分器１１の他方の入力端子（ノードＮ１４）に接続されている。オペアンプＡ１１の出力端子は、積分器１１の出力端子（ノードＮ１１）に接続されている。

【0016】

積分器１２において、抵抗素子Ｒ１２は、積分器１２の一方の入力端子（ノードＮ１５）と、オペアンプＡ１２の反転入力端子（－端子）と、の間に設けられている。容量素子Ｃ１２は、オペアンプＡ１２の出力端子と、オペアンプＡ１２の反転入力端子と、の間に設けられている。スイッチＳＷ１２は、容量素子Ｃ１２に並列に設けられ、制御信号Ｓｅｔ２＿（Ｓｅｔ２の反転信号）に応じてオンオフを切り替える。オペアンプＡ１２の非反転入力端子（＋端子）は、積分器１２の他方の入力端子（ノードＮ１６）に接続されている。オペアンプＡ１２の出力端子は、積分器１２の出力端子（ノードＮ１２）に接続されている。また、積分器１２の出力端子（ノードＮ１２）は、スロープ信号生成回路１の出力端子（以下、出力端子Ｖｏｕｔ２と称す）に接続されている。

【0017】

スイッチＳＷ１３は、積分器１１の一方の入力端子（ノードＮ１３）と、基準電位Ｖ１が供給される基準電位端子（以下、基準電位端子Ｖ１と称す）と、の間に設けられ、制御信号Ｓｅｔ１に応じてオンオフを切り替える。スイッチＳＷ１４は、積分器１１の一方の入力端子（ノードＮ１３）と、積分器１１の他方の入力端子（ノードＮ１４）と、の間に設けられ、制御信号Ｓｅｔ１＿（Ｓｅｔ１の反転信号）に応じてオンオフを切り替える。積分器１１の他方の入力端子（ノードＮ１４）には、基準電位Ｖ２が供給される基準電位端子（以下、基準電位端子Ｖ２と称する）が接続されている。

【0018】

スイッチＳＷ１５は、積分器１１の出力端子（ノードＮ１１）と、積分器１２の入力端子（ノードＮ１５）と、の間に設けられ、制御信号Ｓｅｔ２に応じてオンオフを切り替える。

【0019】

ここで、基準電位Ｖ１，Ｖ２，Ｖ３は、基準電位Ｖ１～Ｖ３及び積分器１１の積分結果（到達電位）Ｖｏｕｔ１の間にＶ１＜Ｖ２＜Ｖｏｕｔ１＜Ｖ３の関係が成り立つように調整されている。図１の例では、基準電位Ｖ１が１．７Ｖに調整され、基準電位Ｖ２が１．８Ｖに調整され、積分器１１の積分結果が１．９±０．０１Ｖであることを考慮して、基準電位Ｖ３が２．０Ｖに調整されている。

【0020】

また、抵抗素子Ｒ１１，Ｒ１２は、同じチップ内で同じ材料を用いて構成されている。そのため、抵抗素子Ｒ１１，Ｒ１２のそれぞれのばらつきの傾向は実質的に同一となっている。また、本実施の形態では、抵抗素子Ｒ１１，Ｒ１２のそれぞれの抵抗値が実質的に同一である場合を例に説明する。

【0021】

同様に、容量素子Ｃ１１，Ｃ１２は、同じチップ内で同じ材料を用いて構成されている。そのため、容量素子Ｃ１１，Ｃ１２のそれぞれのばらつきの傾向は実質的に同一となっている。また、本実施の形態では、容量素子Ｃ１１，Ｃ１２のそれぞれの容量値が実質的に同一である場合を例に説明する。

【0022】

（スロープ信号生成回路１の動作）
続いて、図２を用いて、スロープ信号生成回路１の動作を説明する。
図２は、スロープ信号生成回路１の動作を示すタイミングチャートである。なお、図２には、ノコギリ波一周期分のスロープ信号の波形が示されている。

【0023】

まず、動作モードが初期化モードに設定される。初期化モードでは、積分器１１，１２の初期化が行われる。

【0024】

具体的には、初期化モードでは、制御信号Ｓｅｔ１がＬレベル、制御信号Ｓｅｔ２がＬレベル、制御信号ＳｅｔがＨレベルに設定される（時刻ｔ１０）。それにより、スイッチＳＷ１１はオンし、スイッチＳＷ１２はオンし、スイッチＳＷ１３はオフし、スイッチＳＷ１４はオンし、スイッチＳＷ１５はオフする。

【0025】

それにより、積分器１１，１２は、互いに分離され、且つ、初期化された状態となる。図２の例では、積分器１１の出力電位Ｖｏｕｔ１（及び、２つの入力端子の電位）は、基準電位Ｖ２と同じ１．８Ｖを示し、積分器１２の出力電位Ｖｏｕｔ２（及び、２つの入力端子の電位）は、基準電位Ｖ３と同じ２．０Ｖを示す。

【0026】

その後、動作モードが初期化モードから第１モードに移行する。第１モードでは、積分器１１による積分が行われる（時刻ｔ１１～ｔ１２）。

【0027】

具体的には、まず、制御信号Ｓｅｔ１がＬレベルからＨレベルに切り替わり、制御信号ＳｅｔがＨレベルからＬレベルに切り替わる（時刻ｔ１１）。それにより、スイッチＳＷ１１はオンからオフに切り替わり、スイッチＳＷ１２はオン状態を維持し、スイッチＳＷ１３はオフからオンに切り替わり、スイッチＳＷ１４はオンからオフに切り替わり、スイッチＳＷ１５はオフ状態を維持する。

【0028】

それにより、積分器１１は、積分可能な状態となり、一方の入力端子（ノードＮ１３）に入力された基準電位Ｖ１と、他方の入力端子（ノードＮ１４）に入力された基準電位Ｖ２と、の電位差を積分して、出力電位Ｖｏｕｔ１として出力し始める。ここで、出力電位Ｖｏｕｔ１は、第１モードにおいて単調増加する。

【0029】

それに対し、積分器１２は、積分器１１と分離され、且つ、初期化された状態のままでる。したがって、積分器１２の出力電位Ｖｏｕｔ２は、基準電位Ｖ３と同じ２．０Ｖを示したままである。

【0030】

積分器１１の出力電位Ｖｏｕｔ１が単調増加して最大値に到達すると、積分器１１による積分が完了し、動作モードが第１モードから第２モードに移行する。第２モードでは、積分器１１による積分結果（到達電位）に保持された状態で、積分器１２による積分が行われる（時刻ｔ１２～ｔ１３）。

【0031】

具体的には、制御信号Ｓｅｔ１がＨレベルからＬレベルに切り替わり、制御信号Ｓｅｔ２がＬレベルからＨレベルに切り替わる（時刻ｔ１２）。それにより、スイッチＳＷ１１はオフ状態を維持し、スイッチＳＷ１２はオンからオフに切り替わり、スイッチＳＷ１３はオンからオフに切り替わり、スイッチＳＷ１４はオフからオンに切り替わり、スイッチＳＷ１５はオフからオンに切り替わる。

【0032】

それにより、積分器１１は、スイッチＳＷ１４（出力固定部）がオンして２つの入力端子同士が短絡するため、出力電位Ｖｏｕｔ１を、第１モードにおける積分結果（到達電位）に固定させる。ここで、出力電位Ｖｏｕｔ１は、理想的には１．９Ｖを示すが、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきにより、例えば±１０％程度ばらついている。つまり、出力電位Ｖｏｕｔ１は、１．８９Ｖ～１．９１Ｖの範囲でばらついている。

【0033】

それに対し、積分器１２は、積分器１１と連結され、且つ、積分可能な状態となる。それにより、積分器１２は、一方の入力端子（ノードＮ１５）に入力された出力電位Ｖｏｕｔ１（第１モードにおける積分器１１の積分結果）と、他方の入力端子（ノードＮ１６）に入力された基準電位Ｖ３と、の電位差を積分して、出力電位Ｖｏｕｔ２として出力し始める。ここで、出力電位Ｖｏｕｔ２は、第２モードにおいて単調増加する。

【0034】

この出力電位Ｖｏｕｔ２は、スロープ信号として、外部出力端子Ｖｏｕｔ２からスロープ信号生成回路１の外部に出力される。

【0035】

ここで、積分器１２は、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによる積分器１１の出力電位Ｖｏｕｔ１のばらつきを、抵抗素子Ｒ１２の抵抗値のばらつきや容量素子Ｃ１２の容量値のばらつきによって相殺させるように負帰還動作するため、出力電位Ｖｏｕｔ２（即ち、スロープ信号）のばらつきを抑制することができる（詳細は後述）。

【0036】

積分器１２の出力電位Ｖｏｕｔ２が単調増加して所定値に到達すると、積分器１２による積分が完了し、動作モードが第２モードから初期化モードに移行する。初期化モードでは、既に説明したとおり、積分器１１，１２の初期化が行われる。

【0037】

具体的には、制御信号Ｓｅｔ２がＨレベルからＬレベルに切り替わり、制御信号ＳｅｔがＬレベルからＨレベルに切り替わる（時刻ｔ１３）。それにより、スイッチＳＷ１１はオフからオンに切り替わり、スイッチＳＷ１２はオフからオンに切り替わり、スイッチＳＷ１３はオフ状態を維持し、スイッチＳＷ１４はオン状態を維持し、スイッチＳＷ１５はオンからオフに切り替わる。

【0038】

それにより、積分器１１の出力電位Ｖｏｕｔ１は、基準電位Ｖ２と同じ１．８Ｖまで急峻に立ち下がり、積分器１２の出力電位Ｖｏｕｔ２（即ち、スロープ信号）は、基準電位Ｖ３と同じ２．０Ｖまで急峻に立ち下がる。

【0039】

スロープ信号生成回路１は、このような動作を繰り返すことにより、緩やかに立ち上がり急峻に立ち下がるノコギリ波状のスロープ信号を生成する。

【0040】

ここで、抵抗素子Ｒ１１，Ｒ１２は、同じチップ内で同じ材料を用いて構成されている。そのため、抵抗素子Ｒ１１，Ｒ１２のそれぞれのばらつきの傾向は実質的に同一となっている。また、抵抗素子Ｒ１１，Ｒ１２のそれぞれの抵抗値は実質的に同一となっている。そのため、抵抗素子Ｒ１１，Ｒ１２のそれぞれの抵抗値をＲ０、容量素子Ｃ１１，Ｃ１２のそれぞれの容量値をＣ０、第１モードにおける積分器１１による積分期間（時刻ｔ１１～ｔ１２）をｔ１、第２モードにおける積分器１２による積分期間（ｔ１２～ｔ１３）、ｋを抵抗素子及び容量素子のばらつき係数、出力電位Ｖｏｕｔ１をＶｏｕｔ１、出力電位Ｖｏｕｔ２をＶｏｕｔ２とすると、Ｖｏｕｔ１、Ｖｏｕｔ２は、それぞれ以下の式（１）及び式（２）のように表すことができる。

【0041】

【数1】

【0042】

【数2】

【0043】

式（１）及び式（２）を参照すると、例えば、抵抗素子の抵抗値Ｒ０及び容量素子の容量値Ｃ０が理想値よりも１０％小さい場合、Ｖｏｕｔ１は理想電位１．９Ｖよりも大きな１．９１Ｖ程度を示すが、基準電位Ｖ３（＝２．０Ｖ）と出力電位Ｖｏｕｔ１（＝１．９１Ｖ）の電位差が、理想状態よりも０．０１Ｖ小さな０．０９Ｖになるため、出力電位Ｖｏｕｔ２は、ばらつきが抑えられて理想電位に近づく。また、抵抗素子の抵抗値Ｒ０及び容量素子の容量値Ｃ０が理想値よりも１０％大きい場合、Ｖｏｕｔ１は理想電位１．９Ｖよりも小さな１．８９Ｖ程度を示すが、基準電位Ｖ３（＝２．０Ｖ）と出力電位Ｖｏｕｔ１（＝１．８９Ｖ）の電位差が、理想状態よりも０．０１Ｖ大きな０．１１Ｖになるため、出力電位Ｖｏｕｔ２は、ばらつきが抑えられて理想電位に近づく。

【0044】

さらに詳しく説明すると、式（１）を式（２）に代入すると、Ｖｏｕｔ２は以下の式（３）のように表すことができる。

【0045】

【数3】

【0046】

ここで、第１モードにおける積分器１１による積分期間ｔ１を以下の式（４）のように調整すると、Ｖｏｕｔ２は、以下の式（５）のように表すことができる。

【0047】

【数4】

【0048】

【数5】

【0049】

式（５）を変形すると、Ｖｏｕｔ２は、以下の式（６）のように表すことができる。

【0050】

【数6】

【0051】

式（６）を変形すると、Ｖｏｕｔ２は、以下の式（７）のように表すことができる。

【0052】

【数7】

【0053】

ｋ＜＜１とすると、Ｖｏｕｔ２は、一次近似することにより、以下の式（８）のように表すことができる。

【0054】

【数8】

【0055】

式（８）を変形すると、Ｖｏｕｔ２は、以下の式（９）のように表すことができる。

【0056】

【数9】

【0057】

式（９）を見ても分かるように、出力電位Ｖｏｕｔ２（即ち、スロープ信号）は、ばらつき係数ｋに依存しない。即ち、スロープ信号生成回路１は、抵抗素子Ｒ１１，Ｒ１２の抵抗値のばらつきや容量素子Ｃ１１，Ｃ１２の容量値のばらつきに依存せずに、高精度なスロープ信号を生成することができる。

【0058】

図３は、比較例に係るスロープ信号生成回路５０の構成例を示す回路図である。図３に示すように、スロープ信号生成回路５０は、スロープ信号生成回路１の構成要素のうち前段の積分器１１のみを備え、当該積分器１１の出力電位Ｖｏｕｔ１をスロープ信号として出力している。ここで、出力電位Ｖｏｕｔ１は、上述の式（１）のように表すことができる。

【0059】

式（１）を見てもわかるように、スロープ信号生成回路５０の出力電位は、ばらつき係数ｋに依存する。即ち、スロープ信号生成回路５０では、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきに依存して、スロープ信号の電位がばらついてしまう。

【0060】

図４は、スロープ信号生成回路１におけるＲＣばらつき（抵抗素子及び容量素子のばらつき）とスロープ信号の電位のばらつきと、の関係を示す図である。なお、図３には、比較のため、スロープ信号生成回路５０におけるＲＣばらつきとスロープ信号の電位のばらつきとの関係も示されている。

【0061】

図４を見ても分かるように、スロープ信号生成回路５０では、ＲＣばらつきが大きくなるほど、スロープ信号の電位のばらつきが大きくなっているのに対し、本実施の形態にかかるスロープ信号生成回路１では、ＲＣばらつきに関わらず、スロープ信号の電位のばらつきが小さく抑えられている。

【0062】

このように、本実施の形態に係るスロープ信号生成回路１は、２段の積分器１１，１２を備え、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによる積分器１１の出力電位Ｖｏｕｔ１のばらつきを、積分器１２による積分時に、抵抗素子Ｒ１２の抵抗値のばらつきや容量素子Ｃ１２の容量値のばらつきによって相殺させることができるため、スロープ信号（出力電位Ｖｏｕｔ２）のばらつきを抑制することができる。つまり、本実施の形態に係るスロープ信号生成回路１は、高精度なスロープ信号を生成することができる。

【0063】

（スロープ信号生成回路１の適用事例）
ところで、近年では、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や微小なＬＥＤ（以下、マイクロＬＥＤと称す）等の自発光型の発光素子を２次元マトリックス状に実装した表示装置の開発が進んでいる。ここで、発光素子としてマイクロＬＥＤが用いられている場合、発光のカラーシフト抑止の観点から、発光素子の階調表現はＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）駆動によって行われることが多い。ＰＷＭ駆動では、映像信号と、のこぎり波や三角波状の電圧信号であるスロープ信号と、を比較することによって生成された、映像信号に応じたパルス幅のＰＷＭ信号、を用いて発光素子の駆動が行われる。したがって、発光素子を精度良く発光させるためには、高精度なスロープ信号が用いられる必要がある。

【0064】

そこで、例えば、スロープ信号生成回路１によって生成されたスロープ信号は、上述のような表示装置において、自発光型の発光素子を駆動するためのＰＷＭ信号の生成に用いられる。それにより、表示装置は、高品質な映像を表示させることができる。

【0065】

なお、スロープ信号生成回路１は、自発光型の発光素子を駆動する画素回路（駆動回路）の外部に設けられていてもよいが、パネル内部での波形遅延やトランジェント劣化を防ぐため、画素回路に内蔵されても良い。以下、スロープ信号生成回路１が画素回路に内蔵される場合の例について説明する。

【0066】

図５は、スロープ信号生成回路１が適用される表示装置１００の概要を示す図である。
図５に示すように、表示装置１００のパネル部分には、複数の自発光型の発光素子が二次元マトリックス状に配置されている。なお、図５の例では、各発光素子がマイクロＬＥＤであるものとする。また、図５の例では、１２個の発光素子Ｄ１～Ｄ１２に対して１個の画素回路１０が配置されている。つまり、１個の画素回路１０は、１２個の発光素子Ｄ１～Ｄ１２のＰＷＭ駆動を行う。

【0067】

図６は、画素回路１０の構成例を示すブロック図である。画素回路１０は、マイクロコントローラ（μＩＣ）とも称し、ここでは１２個の発光素子Ｄ１～Ｄ１２のＰＷＭ駆動を行う。

【0068】

具体的には、画素回路１０は、スロープ信号生成回路１と、１２個の発光素子Ｄ１～Ｄ１２に対応する１２個のＰＷＭ信号生成回路２０＿１～２０＿１２と、を備える。各ＰＷＭ信号生成回路２０＿１～２０＿１２は、映像信号と、スロープ信号生成回路１によって生成されたスロープ信号と、を比較することによって、映像信号に応じたパルス幅のＰＷＭ信号を生成する。ＰＷＭ信号生成回路２０＿１～２０＿１２によって生成されたＰＷＭ信号は、それぞれ発光素子Ｄ１～Ｄ１２に供給される。それにより、各発光素子Ｄ１～Ｄ１２は映像信号に応じた輝度で発光する。

【0069】

ここで、スロープ信号生成回路１は、既に説明したように、ＲＣばらつきに関わらず、高精度なスロープ信号を生成することができる。そのため、各発光素子Ｄ１～Ｄ１２は高精度に発光することができる。

【0070】

さらに、複数の画素回路１０のそれぞれに設けられた複数のスロープ信号生成回路１のＲＣばらつきが異なる場合でも、各スロープ信号生成回路１は、ＲＣばらつきに関わらず、高精度なスロープ信号を生成することができる。そのため、表示装置１００は、二次元マトリックス状に配置された複数の発光素子を高精度に発光させることができる。つまり、表示装置１００は、高品質な映像を表示させることができる。

【0071】

（スロープ信号生成回路１の変形例）
図７は、スロープ信号生成回路１の変形例をスロープ信号生成回路１ａとして示す回路図である。スロープ信号生成回路１は、緩やかに立ち上がり急峻に立ち下がるノコギリ波状のスロープ信号を生成していた。それに対し、スロープ信号生成回路１ａは、緩やかに立ち下がり急峻に立ち上がるノコギリ波状のスロープ信号を生成する。

【0072】

具体的には、基準電位Ｖ１，Ｖ２，Ｖ３は、基準電位Ｖ１～Ｖ３及び積分器１１の積分結果（到達電位）Ｖｏｕｔ１の間にＶ１＞Ｖ２＞Ｖｏｕｔ１＞Ｖ３の関係が成り立つように調整されている。図７の例では、基準電位Ｖ１が３．３Ｖに調整され、基準電位Ｖ２が３．２Ｖに調整され、積分器１１の積分結果が３．１±０．０１Ｖであることを考慮して、基準電位Ｖ３が３．０Ｖに調整されている。

【0073】

スロープ信号生成回路１ａのその他の構成については、スロープ信号生成回路１の場合と同様であるため、その説明を省略する。

【0074】

（スロープ信号生成回路１ａの動作）
続いて、図８を用いて、スロープ信号生成回路１ａの動作を説明する。
図８は、スロープ信号生成回路１の動作を示すタイミングチャートである。なお、図８には、ノコギリ波１周期分のスロープ信号の波形が示されている。

【0075】

まず、動作モードが初期化モードに設定される。初期化モードでは、積分器１１，１２の初期化が行われる。

【0076】

具体的には、初期化モードでは、制御信号Ｓｅｔ１がＬレベル、制御信号Ｓｅｔ２がＬレベル、制御信号ＳｅｔがＨレベルに設定される（時刻ｔ２０）。それにより、スイッチＳＷ１１はオンし、スイッチＳＷ１２はオンし、スイッチＳＷ１３はオフし、スイッチＳＷ１４はオンし、スイッチＳＷ１５はオフする。

【0077】

それにより、積分器１１，１２は、互いに分離され、且つ、初期化された状態となる。図２の例では、積分器１１の出力電位Ｖｏｕｔ１（及び、２つの入力端子の電位）は、基準電位Ｖ２と同じ３．２Ｖを示し、積分器１２の出力電位Ｖｏｕｔ２（及び、２つの入力端子の電位）は、基準電位Ｖ３と同じ３．０Ｖを示す。

【0078】

その後、動作モードが初期化モードから第１モードに移行する。第１モードでは、積分器１１による積分が行われる（時刻ｔ２１～ｔ２２）。

【0079】

具体的には、まず、制御信号Ｓｅｔ１がＬレベルからＨレベルに切り替わり、制御信号ＳｅｔがＨレベルからＬレベルに切り替わる（時刻ｔ２１）。それにより、スイッチＳＷ１１はオンからオフに切り替わり、スイッチＳＷ１２はオン状態を維持し、スイッチＳＷ１３はオフからオンに切り替わり、スイッチＳＷ１４はオンからオフに切り替わり、スイッチＳＷ１５はオフ状態を維持する。

【0080】

それにより、積分器１１は、積分可能な状態となり、一方の入力端子（ノードＮ１３）に入力された基準電位Ｖ１と、他方の入力端子（ノードＮ１４）に入力された基準電位Ｖ２と、の電位差を積分して、出力電位Ｖｏｕｔ１として出力し始める。ここで、出力電位Ｖｏｕｔ１は、第１モードにおいて単調減少する。

【0081】

それに対し、積分器１２は、積分器１１と分離され、且つ、初期化された状態のままでる。したがって、積分器１２の出力電位Ｖｏｕｔ２は、基準電位Ｖ３と同じ３．０Ｖを示したままである。

【0082】

積分器１１の出力電位Ｖｏｕｔ１が単調減少して最小値に到達すると、積分器１１による積分が完了し、動作モードが第１モードから第２モードに移行する。第２モードでは、積分器１１による積分結果（到達電位）に保持された状態で、積分器１２による積分が行われる（時刻ｔ２２～ｔ２３）。

【0083】

具体的には、制御信号Ｓｅｔ１がＨレベルからＬレベルに切り替わり、制御信号Ｓｅｔ２がＬレベルからＨレベルに切り替わる（時刻ｔ２２）。それにより、スイッチＳＷ１１はオフ状態を維持し、スイッチＳＷ１２はオンからオフに切り替わり、スイッチＳＷ１３はオンからオフに切り替わり、スイッチＳＷ１４はオフからオンに切り替わり、スイッチＳＷ１５はオフからオンに切り替わる。

【0084】

それにより、積分器１１は、スイッチＳＷ１４（出力固定部）がオンして２つの入力端子同士が短絡するため、出力電位Ｖｏｕｔ１を、第１モードにおける積分結果（到達電位）に固定させる。ここで、出力電位Ｖｏｕｔ１は、理想的には３．１Ｖを示すが、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきにより、例えば±１０％程度ばらついている。つまり、出力電位Ｖｏｕｔ１は、３．０９Ｖ～３．１１Ｖの範囲でばらついている。

【0085】

それに対し、積分器１２は、積分器１１と連結され、且つ、積分可能な状態となる。それにより、積分器１２は、一方の入力端子（ノードＮ１５）に入力された出力電位Ｖｏｕｔ１（第１モードにおける積分器１１の積分結果）と、他方の入力端子（ノードＮ１６）に入力された基準電位Ｖ３と、の電位差を積分して、出力電位Ｖｏｕｔ２として出力し始める。ここで、出力電位Ｖｏｕｔ２は、第２モードにおいて単調減少する。

【0086】

この出力電位Ｖｏｕｔ２は、スロープ信号として、外部出力端子Ｖｏｕｔ２からスロープ信号生成回路１の外部に出力される。

【0087】

ここで、積分器１２は、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによる積分器１１の出力電位Ｖｏｕｔ１のばらつきを、抵抗素子Ｒ１２の抵抗値のばらつきや容量素子Ｃ１２の容量値のばらつきによって相殺させるように負帰還動作するため、出力電位Ｖｏｕｔ２（即ち、スロープ信号）のばらつきを抑制することができる。

【0088】

積分器１２の出力電位Ｖｏｕｔ２が単調減少して所定値に到達すると、積分器１２による積分が完了し、動作モードが第２モードから初期化モードに移行する。初期化モードでは、既に説明したとおり、積分器１１，１２の初期化が行われる。

【0089】

具体的には、制御信号Ｓｅｔ２がＨレベルからＬレベルに切り替わり、制御信号ＳｅｔがＬレベルからＨレベルに切り替わる（時刻ｔ２３）。それにより、スイッチＳＷ１１はオフからオンに切り替わり、スイッチＳＷ１２はオフからオンに切り替わり、スイッチＳＷ１３はオフ状態を維持し、スイッチＳＷ１４はオン状態を維持し、スイッチＳＷ１５はオンからオフに切り替わる。

【0090】

それにより、積分器１１の出力電位Ｖｏｕｔ１は、基準電位Ｖ２と同じ３．２Ｖまで急峻に立ち上がり、積分器１２の出力電位Ｖｏｕｔ２（即ち、スロープ信号）は、基準電位Ｖ３と同じ３．０Ｖまで急峻に立ち上がる。

【0091】

スロープ信号生成回路１は、このような動作を繰り返すことにより、緩やかに立ち下がり急峻に立ち上がるノコギリ波状のスロープ信号を生成する。

【0092】

このように、本実施の形態に係るスロープ信号生成回路１ａは、２段の積分器１１，１２を備え、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによる積分器１１の出力電位Ｖｏｕｔ１のばらつきを、積分器１２による積分時に、抵抗素子Ｒ１２の抵抗値のばらつきや容量素子Ｃ１２の容量値のばらつきによって相殺させることができるため、スロープ信号（出力電位Ｖｏｕｔ２）のばらつきを抑制することができる。つまり、本実施の形態に係るスロープ信号生成回路１ａは、高精度なスロープ信号を生成することができる。

【0093】

＜実施の形態２＞
図９は、実施の形態２に係るスロープ信号生成回路２の構成例を示す回路図である。
スロープ信号生成回路２は、緩やかに立ち上がり急峻に立ち下がるノコギリ波状のスロープ信号を生成する積分回路である。ここで、スロープ信号生成回路１は、積分回路の構成要素である抵抗素子の抵抗値のばらつきや、積分回路の構成要素である容量素子の容量値のばらつきによる、第１モードにおける積分結果のばらつきを、第２モードでの積分において相殺させることができるため、スロープ信号のばらつきを抑制することができる。つまり、スロープ信号生成回路１は、高精度なスロープ信号を生成することができる。以下、具体的に説明する。

【0094】

図９に示すように、スロープ信号生成回路２は、積分器２１と、保持回路２２と、選択回路２３と、スイッチＳＷ２４と、を備える。積分器２１は、オペアンプ（増幅器）Ａ２１と、抵抗素子Ｒ２１と、容量素子Ｃ２１と、スイッチＳＷ２１と、を有する。保持回路２２は、オペアンプ（増幅器）Ａ２２と、容量素子Ｃ２２と、スイッチＳＷ２２と、を有する。選択回路２３は、スイッチＳＷ３１～ＳＷ３４を有する。

【0095】

本実施の形態では、スイッチＳＷ２１，ＳＷ２２，ＳＷ２４，ＳＷ３１～ＳＷ３３が何れもＮチャネルＭＯＳトランジスタである場合を例に説明する。従って、スイッチＳＷ２１，ＳＷ２２，ＳＷ２４，ＳＷ３１～ＳＷ３３は、制御信号の電位（ゲート電位）がＨレベルの場合にオンし、Ｌレベルの場合にオフする。

【0096】

積分器２１において、抵抗素子Ｒ２１は、積分器２１の一方の入力端子（ノードＮ２３）と、オペアンプＡ２１の反転入力端子（－端子）と、の間に設けられている。容量素子Ｃ２１は、オペアンプＡ２１の出力端子と、オペアンプＡ２１の反転入力端子と、の間に設けられている。スイッチＳＷ２１は、容量素子Ｃ２１に並列に設けられ、制御信号Ｒｅｓに応じてオンオフを切り替える。オペアンプＡ２１の非反転入力端子（＋端子）は、積分器２１の他方の入力端子（ノードＮ２４）に接続されている。オペアンプＡ２１の出力端子は、積分器２１の出力端子（ノードＮ２１）に接続されている。また、積分器２１の出力端子（ノードＮ２１）は、スロープ信号生成回路２の出力端子（以下、出力端子Ｖｏｕｔと称す）に接続されている。

【0097】

保持回路２２において、スイッチＳＷ２２は、保持回路２２の入力端子（ノードＮ２１）と、オペアンプＡ２２の非反転入力端子（＋端子）と、の間に設けられ、制御信号Ｓｅｔ１に応じてオンオフを切り替える。容量素子Ｃ２２は、オペアンプＡ１１の非反転入力端子と、接地電圧端子と、の間に設けられている。オペアンプＡ２２の反転入力端子（－端子）は、オペアンプＡ２２の出力端子に接続されている。オペアンプＡ２２の出力端子は、保持回路２２の出力端子（ノードＮ２２）に接続されている。

【0098】

選択回路２３において、スイッチＳＷ３１は、基準電位Ｖ１が供給される基準電位端子（以下、基準電位端子Ｖ１と称す）と、選択回路２３の一方の出力端子（ノードＮ２３）と、の間に設けられ、制御信号Ｓｅｔ１に応じてオンオフを切り替える。スイッチＳＷ３２は、保持回路２２の出力端子（ノードＮ２２）と、選択回路２３の一方の出力端子（ノードＮ２３）と、の間に設けられ、制御信号Ｓｅｔ２に応じてオンオフを切り替える。スイッチＳＷ３３は、基準電位Ｖ２が供給される基準電位端子（以下、基準電位端子Ｖ２と称す）と、選択回路２３の他方の出力端子（ノードＮ２４）と、の間に設けられ、制御信号Ｓｅｔ１に応じてオンオフを切り替える。スイッチＳＷ３４は、基準電位Ｖ３が供給される基準電位端子（以下、基準電位端子Ｖ３と称す）と、選択回路２３の他方の出力端子（ノードＮ２４）と、の間に設けられ、制御信号Ｓｅｔ２に応じてオンオフを切り替える。選択回路２３の一方の出力端子は、ノードＮ２３を介して、積分器２１の一方の入力端子に接続されている。選択回路２３の他方の出力端子は、ノードＮ２４を介して、積分器２１の他方の入力端子に接続されている。

【0099】

スイッチＳＷ２４は、積分器２１の出力端子（ノードＮ２１）と、基準電位端子Ｖ３と、の間に設けられ、制御信号Ｓｅｔに応じてオンオフを切り替える。

【0100】

ここで、第１モードにおける積分器２１の積分結果（到達電位）ＶｏｕｔをＶｏｕｔ１とすると、基準電位Ｖ１，Ｖ２，Ｖ３は、基準電位Ｖ１～Ｖ３及びＶｏｕｔ１の間にＶ１＜Ｖ２＜Ｖｏｕｔ１＜Ｖ３の関係が成り立つように調整されている。図９の例では、基準電位Ｖ１が１．７Ｖに調整され、基準電位Ｖ２が１．８Ｖに調整され、第１モードにおける積分器２１の積分結果Ｖｏｕｔ１が１．９±０．０１Ｖであることを考慮して、基準電位Ｖ３が２．０Ｖに調整されている。

【0101】

（スロープ信号生成回路２の動作）
続いて、図１０を用いて、スロープ信号生成回路２の動作を説明する。
図１０は、スロープ信号生成回路２の動作を示すタイミングチャートである。なお、図１０には、ノコギリ波一周期分のスロープ信号の波形が示されている。

【0102】

まず、動作モードが初期化モードに設定される。初期化モードでは、積分器２１の初期化が行われる（時刻ｔ３０～ｔ３２）。

【0103】

具体的には、まず、制御信号ＳｅｔがＨレベル、制御信号ＲｅｓがＬレベル、制御信号Ｓｅｔ１がＬレベル、制御信号Ｓｅｔ２がＬレベルに設定される（時刻ｔ３０）。それにより、スイッチＳＷ２１はオフし、スイッチＳＷ２２はオフし、スイッチＳＷ２４はオンし、スイッチＳＷ３１，ＳＷ３３はオフし、スイッチＳＷ３２，ＳＷ３４はオフする。それにより、積分器２１の出力電位Ｖｏｕｔは基準電圧Ｖ３と同じ２．０Ｖを示す。

【0104】

その後、制御信号ＳｅｔがＨレベルからＬレベルに切り替わり、制御信号ＲｅｓがＬレベルからＨレベルに切り替わり、制御信号Ｓｅｔ１がＬレベルからＨレベルに切り替わる（時刻ｔ３１）。それにより、スイッチＳＷ２１はオフからオンに切り替わり、スイッチＳＷ２２はオフからオンに切り替わり、スイッチＳＷ２４はオンからオフに切り替わり、スイッチＳＷ３１，ＳＷ３３はオフからオンに切り替わる。一方、スイッチＳＷ３２，ＳＷ３４はオフ状態を維持する。

【0105】

それにより、選択回路２３は、一方の出力端子から基準電位Ｖ１を出力し、他方の出力端子から基準電位Ｖ２を出力する。選択回路２３の一方の出力端子から出力された基準電位Ｖ１は、ノードＮ２３を介して、積分器２１の一方の入力端子に入力される。選択回路２３の他方の出力端子から出力された基準電位Ｖ３は、ノードＮ２４を介して、積分器２１の他方の入力端子に入力される。ここで、スイッチＳＷ２１がオン状態であるため、積分器２１の出力電位Ｖｏｕｔは、基準電位Ｖ２と同じ１．８Ｖを示す。そのため、保持回路２２の出力電位Ｖｂｕｆも１．８Ｖを示す。

【0106】

その後、動作モードが初期化モードから第１モードに移行する。第１モードでは、積分器２１による１回目の積分が行われる（時刻ｔ３２～ｔ３３）。

【0107】

具体的には、制御信号ＲｅｓがＨレベルからＬレベルに切り替わる（時刻ｔ３２）。それにより、スイッチＳＷ２１がオンからオフに切り替わる。一方、スイッチＳＷ２２，ＳＷ３１，ＳＷ３３はオン状態を維持し、スイッチＳＷ２４，ＳＷ３２，ＳＷ３４はオフ状態を維持する。

【0108】

それにより、積分器２１は、積分可能な状態となり、一方の入力端子（ノードＮ２３）に入力された基準電位Ｖ１と、他方の入力端子（ノードＮ２４）に入力された基準電位Ｖ２と、の電位差を積分して、出力電位Ｖｏｕｔとして出力し始める。ここで、出力電位Ｖｏｕｔは、第１モードにおいて単調増加する。そのため、保持回路２２の出力電位ＶｂｕｆもＶｏｕｔと同じく第１モードにおいて単調増加する。

【0109】

積分器２１の出力電位Ｖｏｕｔが単調増加して第１モードにおける最大値に到達すると、積分器２１による積分が完了し、動作モードが第１モードから準備モードに移行する。準備モードでは、積分器２１による２回目の積分の準備が行われる（時刻ｔ３３～ｔ３５）。

【0110】

具体的には、まず、制御信号Ｓｅｔ１がＨレベルからＬレベルに切り替わる（時刻ｔ３３）。それにより、スイッチＳＷ２２がオンからオフに切り替わり、スイッチＳＷ３１，ＳＷ３３がオンからオフに切り替わる。一方、スイッチＳＷ２１，ＳＷ２４，ＳＷ３２，ＳＷ３４は何れもオフ状態を維持する。

【0111】

それにより、選択回路２３の２つの出力端子はオープン状態となる。そのため、積分器２１の出力電位Ｖｏｕｔは、第１モードにおける積分器２１の積分結果（Ｖｏｕｔ１）に固定された状態となる。また、このとき、保持回路２２は、第１モードにおける積分器２１の積分結果（Ｖｏｕｔ１）を保持して、出力電位Ｖｂｕｆとして出力する。

【0112】

ここで、第１モードにおける積分器２１の積分結果（Ｖｏｕｔ１）は、理想的には１．９Ｖを示すが、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきにより、例えば±１０％程度ばらついている。つまり、第１モードにおける積分器２１の積分結果（Ｖｏｕｔ１）は、１．８９Ｖ～１．９１Ｖの範囲でばらついている。そのため、保持回路２２の出力電位Ｖｂｕｆも、１．８９Ｖ～１．９１Ｖの範囲でばらついている。

【0113】

その後、制御信号ＲｅｓがＬレベルからＨレベルに切り替わり、制御信号Ｓｅｔ２がＬレベルからＨレベルに切り替わる（時刻ｔ３４）。それにより、スイッチＳＷ２１がオフからオンに切り替わり、スイッチＳＷ３２，ＳＷ３４がオフからオンに切り替わる。一方、スイッチＳＷ２２，ＳＷ２４，ＳＷ３１，ＳＷ３３はオフ状態を維持する。

【0114】

それにより、選択回路２３は、一方の出力端子から電位Ｖｂｕｆ（第１モードにおける積分器２１の積分結果）を出力し、他方の出力端子から基準電位Ｖ３を出力する。選択回路２３の一方の出力端子から出力された電位Ｖｂｕｆは、ノードＮ２３を介して、積分器２１の一方の入力端子に入力される。選択回路２３の他方の出力端子から出力された基準電位Ｖ３は、ノードＮ２４を介して、積分器２１の他方の入力端子に入力される。ここで、スイッチＳＷ２１がオン状態であるため、積分器２１の出力電位Ｖｏｕｔは、基準電位Ｖ３と同じ２．０Ｖを示す。一方、保持回路２２は、スイッチＳＷ２２がオフ状態を維持しているため、第１モードにおける積分器２１の積分結果を、出力電位Ｖｂｕｆとして出力し続けている。つまり、保持回路２２は、１．８９Ｖ～１．９１Ｖの範囲でばらついている出力電位Ｖｂｕｆを出力し続けている。

【0115】

その後、動作モードが準備モードから第２モードに移行する。第２モードでは、積分器２１による２回目の積分が行われる（時刻ｔ３５～ｔ３６）。

【0116】

具体的には、制御信号ＲｅｓがＨレベルからＬレベルに切り替わる（時刻ｔ３５）。それにより、スイッチＳＷ２１がオンからオフに切り替わる。一方、スイッチＳＷ３２，ＳＷ３４はオン状態を維持し、スイッチＳＷ２２，ＳＷ２４，ＳＷ３１，ＳＷ３３はオフ状態を維持する。

【0117】

それにより、積分器２１は、積分可能な状態となり、一方の入力端子（ノードＮ２３）に入力された電位Ｖｂｕｆと、他方の入力端子（ノードＮ２４）に入力された基準電位Ｖ３と、の電位差を積分して、出力電位Ｖｏｕｔとして出力し始める。ここで、出力電位Ｖｏｕｔは、第２モードにおいて単調増加する。

【0118】

この出力電位Ｖｏｕｔは、スロープ信号として、外部出力端子Ｖｏｕｔからスロープ信号生成回路２の外部に出力される。

【0119】

ここで、積分器２１は、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによる１回目の積分結果（Ｖｏｕｔ１）のばらつきを、２回目の積分時に、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによって相殺させるように負帰還動作するため、第２モードにおける出力電位Ｖｏｕｔのばらつきを抑制することができる。

【0120】

積分器２１の出力電位Ｖｏｕｔが単調増加して所定値に到達すると、積分器２１による積分が完了し、動作モードが第２モードから初期化モードに移行する。初期化モードでは、既に説明したとおり、積分器２１の初期化が行われる。

【0121】

具体的には、制御信号ＳｅｔがＬレベルからＨレベルに切り替わり、制御信号Ｓｅｔ２がＨレベルからＬレベルに切り替わる（時刻ｔ３６）。それにより、スイッチＳＷ２４はオフからオンに切り替わり、スイッチＳＷ３２，ＳＷ３４はオンからオフに切り替わる。一方、スイッチＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３３はオフ状態を維持する。

【0122】

それにより、積分器２１の出力電位Ｖｏｕｔは、基準電位Ｖ３と同じ２．０Ｖまで急峻に立ち下がる。

【0123】

スロープ信号生成回路２は、このような動作を繰り返すことにより、緩やかに立ち上がり急峻に立ち下がるノコギリ波状のスロープ信号を生成する。

【0124】

このように、本実施の形態に係るスロープ信号生成回路２は、１個の積分器２１を用いて２段階に分けて積分を行うことにより、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによる１回目の積分結果のばらつきを、２回目の積分時に、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによって相殺させる。それにより、本実施の形態に係るスロープ信号生成回路２は、スロープ信号生成回路１よりもさらにスロープ信号のばらつきを抑制することができる。つまり、本実施の形態に係るスロープ信号生成回路２は、より高精度なスロープ信号を生成することができる。

【0125】

また、本実施の形態に係るスロープ信号生成回路２は、スロープ信号生成回路１と比較して、抵抗素子及び容量素子の数を減らすことができるため、回路規模を低減させることができる。

【0126】

（スロープ信号生成回路２の第１変形例）
図１１は、スロープ信号生成回路２の第１変形例をスロープ信号生成回路２ａとして示す回路図である。スロープ信号生成回路２ａは、スロープ信号生成回路２と比較して、スイッチＳＷ２４を備えない。また、スイッチＳＷ３４は、制御信号Ｓｅｔ２の代わりに制御信号Ｓｅｔ３に応じてオンオフを切り替える。

【0127】

図１２は、スロープ信号生成回路２ａの動作を示すタイミングチャートである。以下では、スロープ信号生成回路２と異なる部分についてのみ説明する。

【0128】

初期化モードの前半（時刻ｔ３０～ｔ３１）では、制御信号ＲｅｓがＨレベルに設定され、制御信号Ｓｅｔ３がＨレベルに設定される。それにより、スイッチＳＷ２１がオンし、スイッチＳＷ３４がオンする。それにより、基準電位Ｖ３がオン状態のスイッチＳＷ３４，ＳＷ２１を介して積分器２１の出力端子に伝搬するため、積分器２１の出力電位Ｖｏｕｔは、基準電位Ｖ３と同じ２．０Ｖを示す。スロープ信号生成回路２ａの時刻ｔ３１以降の動作は、スロープ信号生成回路２の場合と同様であるため、その説明を省略する。

【0129】

スロープ信号生成回路２ａは、スロープ信号生成回路２と同等の効果を奏することができる。また、スロープ信号生成回路２ａは、スイッチＳＷ２４を削減することができる。

【0130】

（スロープ信号生成回路２の第２変形例）
図１３は、スロープ信号生成回路２の第２変形例をスロープ信号生成回路２ｂとして示す回路図である。スロープ信号生成回路２は、緩やかに立ち上がり急峻に立ち下がるノコギリ波状のスロープ信号を生成していた。それに対し、スロープ信号生成回路２ｂは、緩やかに立ち下がり急峻に立ち上がるノコギリ波状のスロープ信号を生成する。

【0131】

具体的には、第１モードにおける積分器２１の積分結果（到達電位）ＶｏｕｔをＶｏｕｔ１とすると、基準電位Ｖ１，Ｖ２，Ｖ３は、基準電位Ｖ１～Ｖ３及びＶｏｕｔ１の間にＶ１＞Ｖ２＞Ｖｏｕｔ１＞Ｖ３の関係が成り立つように調整されている。図１２の例では、基準電位Ｖ１が３．３Ｖに調整され、基準電位Ｖ２が３．２Ｖに調整され、第１モードにおける積分器２１の積分結果Ｖｏｕｔ１が３．１±０．０１Ｖであることを考慮して、基準電位Ｖ３が３．０Ｖに調整されている。

【0132】

スロープ信号生成回路２ｂのその他の構成については、スロープ信号生成回路２の場合と同様であるため、その説明を省略する。

【0133】

（スロープ信号生成回路２ｂの動作）
続いて、図１４を用いて、スロープ信号生成回路２ｂの動作を説明する。
図１４は、スロープ信号生成回路２ｂの動作を示すタイミングチャートである。なお、図１４には、ノコギリ波１周期分のスロープ信号の波形が示されている。

【0134】

まず、動作モードが初期化モードに設定される。初期化モードでは、積分器２１の初期化が行われる（時刻ｔ４０～ｔ４２）。

【0135】

具体的には、まず、制御信号ＳｅｔがＨレベル、制御信号ＲｅｓがＬレベル、制御信号Ｓｅｔ１がＬレベル、制御信号Ｓｅｔ２がＬレベルに設定される（時刻ｔ４０）。それにより、スイッチＳＷ２１はオフし、スイッチＳＷ２２はオフし、スイッチＳＷ２４はオンし、スイッチＳＷ３１，ＳＷ３３はオフし、スイッチＳＷ３２，ＳＷ３４はオフする。それにより、積分器２１の出力電位Ｖｏｕｔは基準電圧Ｖ３と同じ３．０Ｖを示す。

【0136】

その後、制御信号ＳｅｔがＨレベルからＬレベルに切り替わり、制御信号ＲｅｓがＬレベルからＨレベルに切り替わり、制御信号Ｓｅｔ１がＬレベルからＨレベルに切り替わる（時刻ｔ４１）。それにより、スイッチＳＷ２１はオフからオンに切り替わり、スイッチＳＷ２２はオフからオンに切り替わり、スイッチＳＷ２４はオンからオフに切り替わり、スイッチＳＷ３１，ＳＷ３３はオフからオンに切り替わる。一方、スイッチＳＷ３２，ＳＷ３４はオフ状態を維持する。

【0137】

それにより、選択回路２３は、一方の出力端子から基準電位Ｖ１を出力し、他方の出力端子から基準電位Ｖ２を出力する。選択回路２３の一方の出力端子から出力された基準電位Ｖ１は、ノードＮ２３を介して、積分器２１の一方の入力端子に入力される。選択回路２３の他方の出力端子から出力された基準電位Ｖ３は、ノードＮ２４を介して、積分器２１の他方の入力端子に入力される。ここで、スイッチＳＷ２１がオン状態であるため、積分器２１の出力電位Ｖｏｕｔは、基準電位Ｖ２と同じ３．２Ｖを示す。そのため、保持回路２２の出力電位Ｖｂｕｆも３．２Ｖを示す。

【0138】

その後、動作モードが初期化モードから第１モードに移行する。第１モードでは、積分器２１による１回目の積分が行われる（時刻ｔ４２～ｔ４３）。

【0139】

具体的には、制御信号ＲｅｓがＨレベルからＬレベルに切り替わる（時刻ｔ４２）。それにより、スイッチＳＷ２１がオンからオフに切り替わる。一方、スイッチＳＷ２２，ＳＷ３１，ＳＷ３３はオン状態を維持し、スイッチＳＷ２４，ＳＷ３２，ＳＷ３４はオフ状態を維持する。

【0140】

それにより、積分器２１は、積分可能な状態となり、一方の入力端子（ノードＮ２３）に入力された基準電位Ｖ１と、他方の入力端子（ノードＮ２４）に入力された基準電位Ｖ２と、の電位差を積分して、出力電位Ｖｏｕｔとして出力し始める。ここで、出力電位Ｖｏｕｔは、第１モードにおいて単調減少する。そのため、保持回路２２の出力電位ＶｂｕｆもＶｏｕｔと同じく第１モードにおいて単調減少する。

【0141】

積分器２１の出力電位Ｖｏｕｔが単調減少して第１モードにおける最小値に到達すると、積分器２１による積分が完了し、動作モードが第１モードから準備モードに移行する。準備モードでは、積分器２１による２回目の積分の準備が行われる（時刻ｔ４３～ｔ４５）。

【0142】

具体的には、まず、制御信号Ｓｅｔ１がＨレベルからＬレベルに切り替わる（時刻ｔ４３）。それにより、スイッチＳＷ２２がオンからオフに切り替わり、スイッチＳＷ３１，ＳＷ３３がオンからオフに切り替わる。一方、スイッチＳＷ２１，ＳＷ２４，ＳＷ３２，ＳＷ３４は何れもオフ状態を維持する。

【0143】

それにより、選択回路２３の２つの出力端子はオープン状態となる。そのため、積分器２１の出力電位Ｖｏｕｔは、第１モードにおける積分器２１の積分結果（Ｖｏｕｔ１）に固定された状態となる。また、このとき、保持回路２２は、第１モードにおける積分器２１の積分結果（Ｖｏｕｔ１）を保持して、出力電位Ｖｂｕｆとして出力する。

【0144】

ここで、第１モードにおける積分器２１の積分結果（Ｖｏｕｔ１）は、理想的には３．１Ｖを示すが、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきにより、例えば±１０％程度ばらついている。つまり、第１モードにおける積分器２１の積分結果（Ｖｏｕｔ１）は、３．０９Ｖ～３．１１Ｖの範囲でばらついている。そのため、保持回路２２の出力電位Ｖｂｕｆも、３．０９Ｖ～３．１１Ｖの範囲でばらついている。

【0145】

その後、制御信号ＲｅｓがＬレベルからＨレベルに切り替わり、制御信号Ｓｅｔ２がＬレベルからＨレベルに切り替わる（時刻ｔ４４）。それにより、スイッチＳＷ２１がオフからオンに切り替わり、スイッチＳＷ３２，ＳＷ３４がオフからオンに切り替わる。一方、スイッチＳＷ２２，ＳＷ２４，ＳＷ３１，ＳＷ３３はオフ状態を維持する。

【0146】

それにより、選択回路２３は、一方の出力端子から電位Ｖｂｕｆ（第１モードにおける積分器２１の積分結果）を出力し、他方の出力端子から基準電位Ｖ３を出力する。選択回路２３の一方の出力端子から出力された電位Ｖｂｕｆは、ノードＮ２３を介して、積分器２１の一方の入力端子に入力される。選択回路２３の他方の出力端子から出力された基準電位Ｖ３は、ノードＮ２４を介して、積分器２１の他方の入力端子に入力される。ここで、スイッチＳＷ２１がオン状態であるため、積分器２１の出力電位Ｖｏｕｔは、基準電位Ｖ３と同じ３．０Ｖを示す。一方、保持回路２２は、スイッチＳＷ２２がオフ状態を維持しているため、第１モードにおける積分器２１の積分結果を、出力電位Ｖｂｕｆとして出力し続けている。つまり、保持回路２２は、３．０９Ｖ～３．１１Ｖの範囲でばらついている出力電位Ｖｂｕｆを出力し続けている。

【0147】

その後、動作モードが準備モードから第２モードに移行する。第２モードでは、積分器２１による２回目の積分が行われる（時刻ｔ４５～ｔ４６）。

【0148】

具体的には、制御信号ＲｅｓがＨレベルからＬレベルに切り替わる（時刻ｔ３５）。それにより、スイッチＳＷ２１がオンからオフに切り替わる。一方、スイッチＳＷ３２，ＳＷ３４はオン状態を維持し、スイッチＳＷ２２，ＳＷ２４，ＳＷ３１，ＳＷ３３はオフ状態を維持する。

【0149】

それにより、積分器２１は、積分可能な状態となり、一方の入力端子（ノードＮ２３）に入力された電位Ｖｂｕｆと、他方の入力端子（ノードＮ２４）に入力された基準電位Ｖ３と、の電位差を積分して、出力電位Ｖｏｕｔとして出力し始める。ここで、出力電位Ｖｏｕｔは、第２モードにおいて単調減少する。

【0150】

この出力電位Ｖｏｕｔは、スロープ信号として、外部出力端子Ｖｏｕｔからスロープ信号生成回路２の外部に出力される。

【0151】

ここで、積分器２１は、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによる１回目の積分結果（Ｖｏｕｔ１）のばらつきを、２回目の積分時に、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによって相殺させるように負帰還動作するため、第２モードにおける出力電位Ｖｏｕｔのばらつきを抑制することができる。

【0152】

積分器２１の出力電位Ｖｏｕｔが単調減少して所定値に到達すると、積分器２１による積分が完了し、動作モードが第２モードから初期化モードに移行する。初期化モードでは、既に説明したとおり、積分器２１の初期化が行われる。

【0153】

具体的には、制御信号ＳｅｔがＬレベルからＨレベルに切り替わり、制御信号Ｓｅｔ２がＨレベルからＬレベルに切り替わる（時刻ｔ４６）。それにより、スイッチＳＷ２４はオフからオンに切り替わり、スイッチＳＷ３２，ＳＷ３４はオンからオフに切り替わる。一方、スイッチＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３３はオフ状態を維持する。

【0154】

それにより、積分器２１の出力電位Ｖｏｕｔは、基準電位Ｖ３と同じ３．０Ｖまで急峻に立ち上がる。

【0155】

スロープ信号生成回路２ｂは、このような動作を繰り返すことにより、緩やかに立ち下がり急峻に立ち上がるノコギリ波状のスロープ信号を生成する。

【0156】

このように、本実施の形態に係るスロープ信号生成回路２ｂは、１個の積分器２１を用いて２段階に分けて積分を行うことにより、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによる１回目の積分結果のばらつきを、２回目の積分時に、抵抗素子Ｒ１１の抵抗値のばらつきや容量素子Ｃ１１の容量値のばらつきによって相殺させる。それにより、本実施の形態に係るスロープ信号生成回路２ｂは、スロープ信号生成回路１ａよりもさらにスロープ信号のばらつきを抑制することができる。つまり、本実施の形態に係るスロープ信号生成回路２ｂは、より高精度なスロープ信号を生成することができる。

【0157】

また、本実施の形態に係るスロープ信号生成回路２ｂは、スロープ信号生成回路１ａと比較して、抵抗素子及び容量素子の数を減らすことができるため、回路規模を低減させることができる。

【符号の説明】

【0158】

１ スロープ信号生成回路
１ａ スロープ信号生成回路
２ スロープ信号生成回路
２ａ スロープ信号生成回路
１０ 画素回路
１１ 積分器
１２ 積分器
２０＿１～２０＿１２ ＰＷＭ信号生成回路
２１ 積分器
２２ 保持回路
２３ 選択回路
１００ 表示装置
Ａ１１ オペアンプ
Ａ１２ オペアンプ
Ａ２１ オペアンプ
Ａ２２ オペアンプ
Ｃ１１ 容量素子
Ｃ１２ 容量素子
Ｃ２１ 容量素子
Ｃ２２ 容量素子
Ｄ１～Ｄ１２ 発光素子（ダイオード）
Ｒ１１ 抵抗素子
Ｒ１２ 抵抗素子
Ｒ２１ 抵抗素子
ＳＷ１１～ＳＷ１５ スイッチ
ＳＷ２１，ＳＷ２２ スイッチ
ＳＷ３１～ＳＷ３４ スイッチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】