特開 2022-139492 半導体装置の製造方法及び製造治具セット

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022139492

(43)【公開日】2022-09-26

(54)【発明の名称】半導体装置の製造方法及び製造治具セット

(51)【国際特許分類】

   H01L 25/07 20060101AFI20220915BHJP

   H01L 23/12 20060101ALI20220915BHJP

   H01L 21/60 20060101ALI20220915BHJP

   H01L 21/52 20060101ALI20220915BHJP

【ＦＩ】

H01L25/04 C

H01L23/12 Z

H01L21/60 321V

H01L21/52 C

【審査請求】未請求

【請求項の数】18

【出願形態】ＯＬ

(21)【出願番号】P 2021039909

(22)【出願日】2021-03-12

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110002918

【氏名又は名称】特許業務法人扶桑国際特許事務所

(72)【発明者】

【氏名】島田 恭平

【テーマコード（参考）】

5F047

【Ｆターム（参考）】

5F047AA17

5F047BA05

5F047BA06

5F047BA19

5F047BB05

5F047BB11

5F047CA02

5F047FA14

(57)【要約】

【課題】はんだ片の飛散を防止し、配線部材等の電気的、かつ、機械的な接合が確実に行い、信頼性を向上させることができる。
【解決手段】位置合わせ治具３の開口部３ａに、おもて面をおもて側に向かせて半導体チップ２５を配置して半導体チップ２５の位置合わせを行う。次いで、位置合わせ治具３に配置された半導体チップ２５の主電極に接合部材２７を介してリードフレーム２６を搭載する。次いで、保護治具４の保護部４ｂを、保護面を主電極に向けておもて面に配置し、梁部４ａが支持部３ｅに支持されるように保護治具４を架設する。このため、保護治具４の保護部４ｂにより、接合部材２７の片の保護領域、特に制御電極への飛散が抑制される。さらに、保護治具４は、半導体チップ２５の反りに追随して、持ち上げられつつ、接合部材２７の片の制御電極２５２への飛散を抑制することができる。
【選択図】図８

【特許請求の範囲】

【請求項1】

おもて面に被接合領域を含む第１部品と、前記被接合領域に接合される第２部品と、前記第１部品の平面視の形状に対応して開口され、開口縁部に支持部が形成された開口部を含む位置合わせ治具と、保護面を備える保護部と前記保護部に形成された梁部とを含む保護治具と、を用意する用意工程と、
前記位置合わせ治具の前記開口部に、前記おもて面を表出させて前記第１部品を配置して前記第１部品の位置合わせを行う位置合わせ工程と、
前記位置合わせ治具に配置された前記第１部品の前記被接合領域に接合部材を介して第２部品を搭載する搭載工程と、
前記搭載工程の前後のいずれかに、前記保護治具の前記保護部を、前記保護面を前記被接合領域に向けて前記おもて面に配置し、前記梁部が前記支持部に支持されるように前記保護治具を架設する架設工程と、
前記接合部材を加熱する加熱工程と、
を有する半導体装置の製造方法。

【請求項2】

前記第１部品は、前記おもて面において前記被接合領域を除いた保護領域をさらに含み、
前記架設工程では、前記保護治具の前記保護部は前記保護領域の前記被接合領域から所定距離、離間した間に配置される、
請求項１に記載の半導体装置の製造方法。

【請求項3】

前記梁部は、架設された前記保護治具の前記保護部の端部に対して垂直に延伸して形成されている、
請求項１または２に記載の半導体装置の製造方法。

【請求項4】

前記支持部は、架設された前記保護治具の前記梁部の裏面を鉛直上方に支持する、
請求項３に記載の半導体装置の製造方法。

【請求項5】

前記支持部は、平面視で前記位置合わせ治具の前記開口部の内壁面から前記開口部に対して垂直に突出しており、
前記架設工程にて、前記保護治具の前記梁部の裏面が前記支持部のおもて面に配置される、
請求項４に記載の半導体装置の製造方法。

【請求項6】

前記支持部は、前記位置合わせ治具のおもて面の前記開口部側に凹状の凹部に形成されており、
前記架設工程にて、前記保護治具の前記梁部が前記支持部の前記凹部に嵌合し、前記梁部は前記支持部に沿って上下に滑りながら移動可能に配置される、
請求項４に記載の半導体装置の製造方法。

【請求項7】

前記支持部が、平面視で前記位置合わせ治具の前記開口部の内壁面から前記開口部に向かって垂直に直方体状に突出して、
前記保護治具が備える前記梁部の先端部に平面視で凹状の窪みが形成されて、
前記架設工程にて、前記保護治具の前記梁部の前記窪みが前記支持部に嵌合し、前記梁部は前記支持部に沿って上下に滑りながら移動可能に配置される、
請求項３に記載の半導体装置の製造方法。

【請求項8】

前記支持部の前記凹部内に、前記支持部が形成された前記開口縁部の辺に平行な軸部が形成され、
前記保護治具の前記梁部の前記支持部に嵌合される領域の裏面に前記開口縁部の辺に平行な軸受部が形成されて、
前記架設工程にて、前記保護治具の前記梁部の軸受部に前記支持部の軸部が嵌合して、前記保護治具が前記軸受部を軸に回動可能に前記梁部が前記支持部に配置される、
請求項６に記載の半導体装置の製造方法。

【請求項9】

前記保護治具は、前記保護部及び前記梁部がそれぞれ平板状であって、前記梁部は前記保護部の端部から前記保護部に対して垂直に形成されている、
請求項１乃至８のいずれかに記載の半導体装置の製造方法。

【請求項10】

前記保護部は、前記位置合わせ治具に前記第１部品が配置された際の、平面視で、前記位置合わせ治具の前記開口部の内壁面と前記第２部品との間の隙間を埋設するブロック状を成している、
請求項１乃至８のいずれかに記載の半導体装置の製造方法。

【請求項11】

前記保護部は、前記開口部の前記開口縁部の辺に対応して複数に分割され、前記隙間に配置される複数の保護部材を含み、
前記梁部が、前記複数の保護部材のおもて面と同一平面を成してそれぞれ形成され、前記複数の保護部材から外側に突出し、
前記支持部が、前記隙間に配置された前記複数の保護部材に形成された複数の前記梁部に対応して前記開口縁部に形成されている、
請求項１０に記載の半導体装置の製造方法。

【請求項12】

前記位置合わせ治具の前記開口部に配置された前記第１部品は前記開口部により、前記第１部品に対して前記第２部品が積層する積層方向に対して水平方向の移動が拘束されている、
請求項１乃至１１のいずれかに記載の半導体装置の製造方法。

【請求項13】

前記第１部品は半導体チップであって、
前記第２部品は配線部材である、
請求項１乃至１２のいずれかに記載の半導体装置の製造方法。

【請求項14】

前記被接合領域は前記半導体チップの主電極である、
請求項１３に記載の半導体装置の製造方法。

【請求項15】

前記第１部品は回路パターンであり、
前記第２部品は半導体チップである、
請求項１乃至１２のいずれかに記載の半導体装置の製造方法。

【請求項16】

前記第１部品は放熱板であり、
前記第２部品は絶縁回路基板である、
請求項１乃至１２のいずれかに記載の半導体装置の製造方法。

【請求項17】

おもて面に被接合領域を含む部品の平面視の形状に対応して開口され、開口縁部に支持部が形成された開口部を含む位置合わせ治具と、
保護面を備える保護部と前記保護部に形成された梁部とを含み、前記保護部が、前記保護面を前記被接合領域に向けて前記部品の前記おもて面に配置され、前記梁部が前記支持部に支持されるように架設される保護治具と、
を有する半導体装置の製造治具セット。

【請求項18】

前記支持部に支持される前記保護治具の前記梁部は、前記支持部に対して上方に移動可能に前記支持部に支持されている、
請求項１７に記載の半導体装置の製造治具セット。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法及び製造治具セットに関する。

【背景技術】

【0002】

半導体装置は、パワーデバイスを含み、電力変換装置として利用されている。パワーデバイスは、半導体チップを含む。半導体チップは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。このような半導体装置は、少なくとも、半導体チップと当該半導体チップが配置されるセラミックス回路基板を有する半導体モジュールとセラミックス回路基板が配置される放熱器（放熱板や冷却ユニット等）とを含んでいる場合がある。

【0003】

このような半導体装置を製造するにあたり、セラミックス回路基板に対して半導体チップを接合し、半導体チップが接合されたセラミックス回路基板を放熱器に接合する際には位置合わせするための治具が用いられる（例えば、特許文献１，２）。

【0004】

半導体装置では、所定の領域にはんだ材料が配置されたセラミックス回路基板に位置合わせ治具を用いて、はんだ材料の上に半導体チップが配置される。そして、加熱してはんだ材料を溶融してセラミックス回路基板に半導体チップが接合される。その後、放熱器に対しても、同様にして、半導体チップが接合されたセラミックス回路基板がはんだにより接合される。また、半導体チップ上にリードフレーム等の配線部材をはんだにより接合される場合もある。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１９－３６６５３号公報

【特許文献2】特開２０１３－６５６６２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

半導体装置の上記のはんだ付け工程では、はんだ材料がフラックスを含んでいるクリームはんだの場合には、加熱されてはんだが溶融する際に、フラックスが発泡してしまうことがある。フラックスの発泡に伴って溶融したはんだからはんだ片が飛散してしまう。また、フラックスを含まない板はんだを用いた場合にもボイドが生じて、はんだ片並びにはんだ微粒子が飛散してしまう。また、ナノ銀粒子焼結体等の微小金属粒子接合材を用いる場合にも、ボイドが生じてナノ金属粒子の塊が飛散してしまう。これらの接合部材片並びに粒子（はんだ片等）がセラミックス回路基板の回路パターン、半導体チップの表面、特に電極等（保護領域）に飛散してしまうと、その後、ボンディングワイヤ等の配線部材を回路パターン、半導体チップの電極に適切に接合することができなくなってしまう。また、短絡等も生じやすく、電気的絶縁性能が低下し、半導体装置としての信頼性も低下してしまう。そして、飛散したはんだ片を除去しようとすると、その分の煩雑な工程が増加してしまう。

【0007】

本発明はこのような点に鑑みてなされたものであり、はんだ片の飛散を防止し、配線部材等の電気的、かつ、機械的な接合を確実に行い、信頼性を向上させる半導体装置の製造方法及び製造治具セットを提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の一観点によれば、おもて面に被接合領域を含む第１部品と、前記被接合領域に接合される第２部品と、前記第１部品の平面視の形状に対応して開口され、開口縁部に支持部が形成された開口部を含む位置合わせ治具と、保護面を備える保護部と前記保護部に形成された梁部とを含む保護治具と、を用意する用意工程と、前記位置合わせ治具の前記開口部に、前記おもて面を表出させて前記第１部品を配置して前記第１部品の位置合わせを行う位置合わせ工程と、前記位置合わせ治具に配置された前記第１部品の前記被接合領域に接合部材を介して第２部品を搭載する搭載工程と、前記搭載工程の前後のいずれかに、前記保護治具の前記保護部を、前記保護面を前記被接合領域に向けて前記おもて面に配置し、前記梁部が前記支持部に支持されるように前記保護治具を架設する架設工程と、前記接合部材を加熱する加熱工程と、を有する半導体装置の製造方法を提供する。

【0009】

また、本発明の一観点によれば、上記の半導体装置の製造方法で用いられる製造治具セットを提供する。

【発明の効果】

【0010】

上記の半導体装置の製造方法及び製造治具セットは、はんだ片の飛散を防止し、配線部材の電気的、かつ、機械的な接合が確実に行うことができ、信頼性の低下が防止された半導体装置を製造することができる。

【図面の簡単な説明】

【0011】

【図1】半導体装置の側面図である。

【図2】第１の実施の形態の半導体装置の製造方法を示すフローチャートである。

【図3】第１の実施の形態の半導体装置の製造方法で用いられる組み立て体の側面図である。

【図4】第１の実施の形態の半導体装置の製造方法に含まれる接合工程を示すフローチャートである。

【図5】第１の実施の形態の半導体装置の製造方法に含まれる位置合わせ工程を示す図である。

【図6】第１の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す図（その１）である。

【図7】第１の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す図（その２）である。

【図8】第１の実施の形態の半導体装置の製造方法に含まれる加熱工程を示す図である。

【図9】第１の実施の形態の変形例１の半導体装置の製造方法で用いられる保護治具を示す図である。

【図10】第１の実施の形態の変形例２の半導体装置の製造方法で用いられる保護治具を示す図である。

【図11】第１の実施の形態の変形例３の半導体装置の製造方法で用いられる保護治具を示す図である。

【図12】第１の実施の形態の変形例４の半導体装置の製造方法で用いられる保護治具を示す図である。

【図13】第２の実施の形態の半導体装置の側面図である。

【図14】第２の実施の形態の半導体装置の製造方法に含まれる接合工程を示すフローチャートである。

【図15】第２の実施の形態の変形例の半導体装置の側面図である。

【図16】第３の実施の形態の半導体装置の平面図である。

【図17】第３の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す平面図（その１）である。

【図18】第３の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す断面図（その１）である。

【図19】第３の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す平面図（その２）である。

【図20】第３の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す断面図（その２）である。

【図21】第３の実施の形態の変形例の半導体装置の製造方法で用いられる保護治具を示す図である。

【発明を実施するための形態】

【0012】

以下、実施の形態について図面を用いて説明する。なお、本実施の形態において、おもて面（上方）とは、図１の半導体装置２０が上側を向いた面（方向）を表す。図１は、半導体装置２０の側面を表す。例えば、図４～図６は、治具の取り付け過程をおもて面から示している。裏面（下方）とは、図１の半導体装置２０において、下側を向いた面（方向）を表す。例えば、半導体装置２０のセラミックス回路基板２１が配置される面が裏面（下方）である。図１以外でもおもて面（上方）及び裏面（下方）は同様の方向性を意味する。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。

【0013】

［第１の実施の形態］
まず、第１の実施の形態で説明する第１接合工程（図２のステップＳ１１）及び第２の実施の形態で説明する第２接合工程（図２のステップＳ１２）を通じて製造される半導体装置について図１を用いて説明する。図１は、半導体装置の側面図である。半導体装置２０は、少なくとも、セラミックス回路基板２１と半導体チップ２５とリードフレーム２６と放熱板２８とを含んでいる。なお、半導体装置２０は、半導体チップ、セラミックス回路基板等の間で適宜電気的に配線されて、ケースに収納されてもよく、または、封止部材により封止されてもよい。ここでは、半導体装置２０の最小構成について表示している。

【0014】

セラミックス回路基板２１は、絶縁板２２と絶縁板２２のおもて面に設けられた回路パターン２３と絶縁板２２の裏面に設けられた金属板２４とを含んでいる。絶縁板２２及び金属板２４は、角部が面取りされていてもよい。回路パターン２３及び金属板２４の外形は、平面視で、絶縁板２２の外形より小さく、絶縁板２２の内側に形成されている。なお、回路パターン２３の個数、配置位置並びに形状は一例であって、この場合に限らずに、適宜設計により個数、配置位置並びに形状を選択することができる。絶縁板２２は、絶縁性を備え、熱抵抗が低く、熱伝導性に優れた材質により構成されている。このような絶縁板２２は、セラミックスにより構成されることが好ましい。セラミックスは、酸化アルミニウム、窒化アルミニウム、窒化珪素等である。このような絶縁板２２の厚さは、０．２０ｍｍ以上、２．５０ｍｍ以下である。

【0015】

回路パターン２３は、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金等により構成されている。回路パターン２３の厚さは、好ましくは、０．１０ｍｍ以上、２．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、１．００ｍｍ以下である。回路パターン２３に対して、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、ニッケル、または、ニッケルを含む合金等である。また、回路パターン２３は絶縁板２２の中央部に形成されており、平面視で、回路パターン２３の縁部と絶縁板２２の縁部との間に隙間が設けられる。

【0016】

金属板２４は、熱伝導性に優れた金属により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金等により構成されている。金属板２４の厚さは、好ましくは、０．１０ｍｍ以上、２．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、１．００ｍｍ以下である。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により金属板２４の表面に形成してもよい。

【0017】

半導体チップ２５は、シリコン、炭化シリコンまたは窒化ガリウム等の半導体材料から構成されるパワーデバイスである。半導体チップ２５は、スイッチング素子あるいはダイオード素子である。スイッチング素子は、パワーＭＯＳＦＥＴ、ＩＧＢＴ等である。このような半導体チップ２５は、例えば、裏面に主電極としてドレイン電極（正極電極、ＩＧＢＴではコレクタ電極）を、おもて面に、制御電極としてゲート電極及び主電極（被接合領域）としてソース電極（負極電極、ＩＧＢＴではエミッタ電極）をそれぞれ備えている。また、ダイオード素子は、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオードのＦＷＤ（Free Wheeling Diode）である。このような半導体チップ２５は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。半導体チップ２５の厚さは、８０μｍ以上、５００μｍ以下であって、例えば、２００μｍである。なお、第１の実施の形態において、セラミックス回路基板２１上の半導体チップ２５はスイッチング素子の一例である。半導体チップ２５はおもて面に主電極２５１及び制御電極２５２が設けられている（図６を参照）。主電極２５１の領域（第１領域）は、半導体チップ２５のおもて面の略中央部に設けられている。制御電極２５２の領域（第２領域）は、半導体チップ２５のおもて面の主電極２５１から外縁部側に離間して設けられている。また、所望の設計に応じて、スイッチング素子及びダイオード素子の半導体チップ２５をそれぞれ用いてもよい。

【0018】

または、半導体チップ２５は、ＲＣ（Reverse Conducting）－ＩＧＢＴである。ＲＣ－ＩＧＢＴは、スイッチング素子であるＩＧＢＴ及びダイオード素子であるＦＷＤが１チップ内に構成されたものである。このような半導体チップ２５は、例えば、裏面に主電極としてコレクタ電極（正極電極）及びアノード電極を、おもて面に、制御電極としてゲート電極、主電極としてエミッタ電極（負極電極）及びカソード電極をそれぞれ備えている。

【0019】

また、半導体チップ２５は、その裏面側が所定の回路パターン２３上に接合部材２７により接合されている。接合部材２７は、例えば、はんだ材料である。はんだ材料は、所定の合金を主成分とする鉛フリーはんだにより構成される。当該はんだ材料は、例えば、Ｓｎ－Ｂｉ（錫－ビスマス）系、Ｓｎ－Ａｇ－Ｃｕ（錫－銀－銅）系、Ｓｎ－Ｓｂ（錫－アンチモン）系、Ｓｎ－Ｓｂ－Ａｇ（錫－アンチモン－銀）系、Ｓｎ－Ｃｕ（錫－銅）系、Ｓｎ－Ｓｂ－Ａｇ－Ｃｕ（錫－アンチモン－銀－銅）系、Ｓｎ－Ｃｕ－Ｎｉ（錫－銅－ニッケル）系、Ｓｎ－Ａｇ（錫－銀）系を用いることができる。このようなはんだ材料に対して、さらに添加元素を含んでもよい。添加元素は、例えば、ニッケル、ゲルマニウム、リンである。しかし、はんだ材料が、Ｓｎ－Ｓｂ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ系である場合、または、これらのはんだ材料に銀、銅、ニッケルの少なくとも１元素を含む場合は、液相線温度（融点）が２１０℃以上で飛散しやすい。このようなはんだ材料を用いる場合には、後述する製造治具セット９が特に有効となる。また、半導体チップ２５と回路パターン２３とを接合するに当たり、板状のはんだ材料（板はんだ）、ペースト状のクリームはんだを用いてもよい。板はんだは、上述の合金からなる。クリームはんだは、上述の合金または合金粉末に還元剤を有するフラックスを含有する。また、接合部材２７として、ナノ銀粒子の焼結体などの微小金属粒子を含む接合材（微小金属粒子焼結体）を用いてもよい。微小金属粒子焼結体には、ナノ粒子焼結体とマイクロ粒子焼結体があり、ナノ粒子焼結体は、平均粒子径が約１ｎｍ以上、２００ｎｍ以下の金属粒子群が焼結され、粒子間が結合して連なった状態にある多孔質金属体をいう。また、マイクロ粒子焼結体は、平均粒子径が約１ｎｍ以上、１０μｍ以下の金属粒子群が焼結され、粒子間が結合して連なった状態にある多孔質金属体をいう。また、ナノ粒子とマイクロ粒子が混合された混合粒子焼結体等がある。なお、焼結前の接合材（微小金属焼結体接合材）は、金属粒子表面を有機物で覆って凝集を防止し、溶媒中への分散性を向上させペースト化した接合材や、金属粒子として、酸化銀と還元作用を有する還元溶剤をペースト状にした接合材などがある。

【0020】

また、はんだ材料の厚さ（加熱接合前）は０．０５ｍｍ以上、０．３０ｍｍ以下とすることができる。特に、０．１０ｍｍ以上、０．２０ｍｍ以下が好ましい。この範囲であれば、接合強度を満足し、飛散も多くなく、熱抵抗も抑えられる。

【0021】

リードフレーム２６は、例えば、半導体チップ２５（特におもて面の電極）と回路パターン２３並びに外部端子等とを電気的に接続する配線部材である。リードフレーム２６は、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金等により構成されている。リードフレーム２６の厚さは、好ましくは、０．２０ｍｍ以上、４．００ｍｍ以下であり、より好ましくは、０．５０ｍｍ以上、１．５０ｍｍ以下である。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等によりリードフレーム２６の表面に形成してもよい。なお、第１の実施の形態のリードフレーム２６の形状は一例である。リードフレーム２６の具体例は、第３の実施の形態で説明する。また、リードフレーム２６もまた、その裏面側が所定の半導体チップ２５上に接合部材２７により接合されている。

【0022】

放熱板２８は、セラミックス回路基板２１と接合部材２７等で接合され、半導体チップ２５で発生した熱を冷却ユニット等に排出する機能を有する。放熱板２８は、平板状であり平面視で長方形状を成している。また、放熱板２８は、おもて面から上方、側面から側方、裏面から下方へ張り出す凸部や凹部を有してもよい。また、放熱板２８は、熱伝導性に優れた金属により構成されている。このような材質として、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの１種を含む合金である。このような合金の例として、アルミニウム－炭化珪素またはマグネシウム－炭化珪素等の金属複合材でもよい。放熱板２８の表面に、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により形成してもよい。なお、半導体装置２０の放熱板２８の裏面に冷却ユニットを設けてもよい。冷却ユニットは、例えば、水冷ジャケットである。冷却ユニットは、水冷ジャケットに限らず、１以上のフィンを備えるヒートシンクでもよい。ヒートシンクは、例えば、熱伝導性に優れた金属により構成される。金属は、アルミニウム、鉄、銀、銅、または、少なくともこれらの１種を含む合金等である。なお、放熱板２８自体が冷却ユニットであってもよい。その場合、流入口及び流出口等の凸部が下方及び側方に設けられていてもよい。

【0023】

なお、半導体チップ２５にリードフレーム２６を接合部材２７で接合する場合、被接合部品を第１部品、接合部品を第２部品とすると、半導体チップ２５が第１部品であって、リードフレーム２６は第２部品に対応する。半導体チップ２５のおもて面は被接合領域及び保護領域を含む。被接合領域は半導体チップ２５（第１部品）のおもて面の主電極２５１にリードフレーム２６（第２部品）が接合される領域である。保護領域は、半導体チップ２５のおもて面から被接合領域を除いた領域にそれぞれ対応する。特に、第１部品が半導体チップである場合には、保護領域は、半導体チップ２５（第１部品）のおもて面の被接合領域の周りの領域としてもよい。すなわち、保護領域は、被接合領域から所定距離以上離れた外縁部である。所定距離は、例えば、０．３０ｍｍ以上、０．５０ｍｍ以下である。当該外縁部には、制御電極２５２が含まれる。

【0024】

また、同様に、回路パターン２３に半導体チップ２５を接合部材２７で接合する場合、回路パターン２３が第１部品であって、半導体チップ２５が第２部品に対応する。回路パターン２３のおもて面は被接合領域及び保護領域を含む。被接合領域は、回路パターン２３のおもて面の半導体チップ２５の配置領域に、保護領域は、回路パターン２３のおもて面から当該配置領域を除いた領域にそれぞれ対応する。

【0025】

また、同様に、放熱板２８にセラミックス回路基板２１を接合部材２７で接合する場合、放熱板２８が第１部品であって、セラミックス回路基板２１が第２部品に対応する。放熱板２８のおもて面は被接合領域及び保護領域を含む。被接合領域は、放熱板２８のおもて面のセラミックス回路基板２１の配置領域に、保護領域は、放熱板２８のおもて面の当該配置領域を除いた領域にそれぞれ対応する。

【0026】

次に、このような半導体装置２０の製造方法について、図２を用いて説明する。図２は、第１の実施の形態の半導体装置の製造方法を示すフローチャートである。まず、半導体装置２０に必要となる部品を用意する用意工程を行う（図２のステップＳ１０）。必要となる部品の一例として、半導体チップ２５、セラミックス回路基板２１、ケース、封止部材、リードフレーム２６、放熱板２８等を用意する。

【0027】

次いで、用意されたセラミックス回路基板２１に半導体チップ２５を接合させ、さらに、半導体チップ２５にリードフレーム２６を接合させる第１接合工程を行う（図２のステップＳ１１）。第１の実施の形態では、この第１接合工程の詳細について後述する。

【0028】

次いで、このように接合したセラミックス回路基板２１と放熱板とを接合する第２接合工程を行う（図２のステップＳ１２）。なお、この第２接合工程については、第２の実施の形態で説明する。

【0029】

次いで、このように接合されたセラミックス回路基板２１等をケースに収納し、接合する収納工程を行う（図２のステップＳ１３）。次いで、ケースに収納されたセラミックス回路基板２１等に対してボンディングワイヤにより電気的に接続して配線する配線工程を行う（図２のステップＳ１４）。なお、配線工程を先に行った後に、収納工程を行ってもよい。最後に、ケースに収納されたセラミックス回路基板２１等を封止部材で封止する封止工程を行う（図２のステップＳ１５）。以上により、図１に示される半導体装置２０をさらにケースに収納して完成する。

【0030】

次に、図２のフローチャートのステップＳ１１の第１接合工程について説明する。第１の実施の形態で説明する第１接合工程では、セラミックス回路基板２１と半導体チップ２５とリードフレーム２６とを接合部材２７によりそれぞれ接合する。まず、第１接合工程でセラミックス回路基板２１と半導体チップ２５とリードフレーム２６とを接合する際に用いる製造治具セット９について、図３を用いて説明する。図３は、第１の実施の形態の半導体装置の製造方法で用いられる組み立て体の側面図である。なお、図３では、製造治具セット９が取り付けられたセラミックス回路基板２１と半導体チップ２５とリードフレーム２６とを含めて組み立て体１としている。

【0031】

組み立て体１に含まれる製造治具セット９は、位置合わせ治具２，３と保護治具４とウェイト５とを含む。なお、製造治具セット９は、これらの治具以外の治具を含んでもよい。製造治具セット９の位置合わせ治具２，３及び保護治具４は、それぞれ、耐熱性に優れ、線膨張係数が小さい材質で構成されている。このような材質は、例えば、カーボン、複合セラミックス材料が用いられる。ウェイト５は、例えば、ステンレス鋼が用いられる。

【0032】

位置合わせ治具２は、セラミックス回路基板２１を所定の位置に配置するための治具である。位置合わせ治具２は、底部２ｃと枠部２ｂとを含んでいる。そして、底部２ｃは、平板状を成しており、平面視で、セラミックス回路基板２１の面積よりも広く構成されて、セラミックス回路基板２１が配置される。枠部２ｂは、底部２ｃのおもて面に一体的に形成されている。枠部２ｂは、平面視でセラミックス回路基板２１の形状（矩形状）に対応した凹状に形成された位置合わせ領域２ａを取り囲む。位置合わせ領域２ａの高さは、セラミックス回路基板２１の高さと略等しいことが好ましい。つまり、位置合わせ治具２の枠部２ｂの上面とセラミックス回路基板２１の上面（回路パターン２３の上面）とは同一平面を成している。これは、枠部２ｂ及びセラミックス回路基板２１上に位置合わせ治具３が配置されるためである。

【0033】

位置合わせ治具３は、平板状を成しており、おもて面に平面視で半導体チップ２５の形状に対応して開口された開口部３ａを取り囲む枠部３ｂを備えている。また、位置合わせ治具３は、枠部３ｂのおもて面の開口部３ａ側に開口部３ａに沿って環状に形成された凹部３ｃと枠部３ｂの裏面側に環状に形成された凸部３ｄとを備えてもよい。凹部３ｃは、後述する位置合わせ治具３上に搭載されるウェイト５の配置位置の位置決めとして利用される。この際の凸部３ｄの高さは、セラミックス回路基板２１の回路パターン２３の高さに対応していることが好ましい。また、凸部３ｄの幅（図３のＸ方向）は、セラミックス回路基板２１の平面視で回路パターン２３の外縁部と絶縁板２２の外縁部との隙間（長さ）に対応することが好ましい。この凸部３ｄを上述の高さ、幅にすることによって、位置合わせ治具３は位置合わせ治具２及びセラミックス回路基板２１のおもて面の所定の位置に容易に配置できる。さらに、位置合わせ治具３は、開口部３ａの内壁面に形成された支持部３ｅを備える。支持部３ｅは、図６に示されるように、平面視で矩形状を成し、位置合わせ治具３の開口部３ａの内壁面から開口部３ａに対して垂直に突出して、半導体チップ２５の制御電極２５２に対向している。なお、後述するように、支持部３ｅのおもて面には、保護治具４の梁部４ａが配置される。

【0034】

半導体チップ２５（第１部品）に、接合部材２７を介してリードフレーム２６（第２部品）を接合する際に用いられる保護治具４について説明する。保護治具４は、保護面４ｃを備える保護部４ｂと保護部４ｂに形成された梁部４ａとを含んで、支持部３ｅと半導体チップ２５のおもて面に架設されている。梁部４ａと保護部４ｂとはそれぞれ平板状を成して、図３に示されるように、側面視でＬ字状を成して一体的に接続されている。つまり、梁部４ａは保護部４ｂの端部から、保護部４ｂに対して垂直に形成されて側面視でＬ字状を成している。梁部４ａと保護部４ｂとが接続された角部は、図３のような直角である場合に限らず、丸みを成していてもよい。このような梁部４ａは、支持部３ｅに支持される。また、保護部４ｂは、保護面４ｃ（図３及び図７等を参照）がリードフレーム２６側（被接合領域側）を向いて半導体チップ２５（第１部品）のおもて面に配置されている。なお、保護面４ｃは必ずしも平面状とは限らない。後述するように、保護面４ｃは、接合部材片（はんだ片）の飛散を防止できればよく、曲面であってもよい。保護治具４の幅（図３及び図７のＹ方向）は、位置合わせ治具３の支持部３ｅの幅に対応している。

【0035】

保護治具４の保護面４ｃが、飛散した接合部材片（はんだ片）を防御し、半導体チップ２５のおもて面（保護領域）にはんだ片が付着しないようにすることが重要である。半導体チップ２５における保護領域は、おもて面の主電極２４１を除いた制御電極２５２を含むおもて面の領域である。このため、保護治具４の保護部４ｂは、保護領域に配置される。より具体的には、保護治具４の保護部４ｂの先端は、保護領域の縁部に接するように配置されることが好ましい。また、保護治具４の保護部４ｂは、保護領域において主電極２５２から半導体チップ２５の外縁に向かう方向に所定距離、離間した間に配置されてもよい。所定距離とは、主電極２５２から半導体チップ２５の外縁に向かう方向であって、制御電極２５２の手前までである。このような所定距離は、半導体チップ２５のサイズによるものの、例えば、０．２０ｍｍ以上、０．５０ｍｍ以下の範囲である。また、保護部４ｂは、制御電極２５２に限らず、保護領域の外縁部（制御電極２５２を含む）の手前までに配置してもよい。

【0036】

なお、回路パターン２３における保護領域は、半導体チップ２５の配置領域を除いたおもて面の領域である。放熱板２８における保護領域は、セラミックス回路基板２１の配置領域を除いたおもて面の領域である。回路パターン２３及び放熱板２８に対して、保護治具４の保護部４ｂは、保護領域において配置領域の近傍に配置されることが好ましい。

【0037】

また、保護治具４を位置合わせ治具３及び半導体チップ２５に架設した状態において、少なくとも保護部４ｂが、後述するように、上方に移動でき、また、上方から再度下方に移動できる構造を有することが好ましい。

【0038】

具体的には、保護治具４の梁部４ａの裏面が支持部３ｅに鉛直上方（＋Ｚ方向）に支持され、保護部４ｂが半導体チップ２５のおもて面の保護領域に配置される。梁部４ａの裏面が支持部３ｅにより支持されているだけであるため、保護治具４自体が位置合わせ治具３に対して鉛直上方（開口部３ｅの開口方向）に沿って上下に移動できる（図８を参照）。

【0039】

または、梁部４ａの位置合わせ治具３側の端部が位置合わせ治具３の支持部３ｅに保持され、当該端部を軸として梁部４ａ及び保護部４ｂが反時計回り方向に回転する。その結果、保護部４ｂは上下方向に可動することができる（図１２を参照）。

【0040】

また、保護面４ｃは、飛散したはんだ片等が付着して、付着状態が維持されるように、粗面化してもよい。保護面４ｃに対して、例えば、ブラスト処理やエッチング処理等を行い、中心線表面粗さ（Ｒａ）を０．１μｍから１μｍ程度に粗面化してもよい。

【0041】

ウェイト５は、平板状を成しており、おもて面に平面視でリードフレーム２６の形状に対応して開口された開口部５ａが形成されて、開口部５ａを取り囲む枠部５ｂを備えている。また、ウェイト５は、位置合わせ治具３に搭載された際に、保護治具４が覆われる程度に開口部５ａが形成されていることが好ましい。なお、ウェイト５は、開口部５ａを必ずしも必要としない。すなわち、ウェイト５は、位置合わせ治具３の開口部３ａを塞ぐように構成されてもよい。また、ウェイト５は、枠部５ｂの裏面に凸部５ｄが形成されていてもよい。凸部５ｄは、枠部５ｂに開口部５ａの縁部に沿って形成されている。また、凸部５ｄは、ウェイト５を位置合わせ治具３に配置した際に、位置合わせ治具３の凹部３ｃに嵌るように形成されている。

【0042】

次に、図２のフローチャートのステップＳ１１（第１接合工程）の詳細について、図３と併せて、図４～図８を用いて説明する。図４は、第１の実施の形態の半導体装置の製造方法に含まれる接合工程を示すフローチャートである。図５は、第１の実施の形態の半導体装置の製造方法に含まれる位置合わせ工程を示す図である。図６及び図７は、第１の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す図である。図８は、第１の実施の形態の半導体装置の製造方法に含まれる加熱工程を示す図である。なお、図５は、ステップＳ１１ａに、図６は、ステップＳ１１ｂに、図７は、ステップＳ１１ｃ，Ｓ１１ｄに対応し、平面視で示している。図８は、ステップＳ１１ｆに対応し、側面視でそれぞれ示している。

【0043】

特に、半導体チップ２５とリードフレーム２６を接合する際のはんだ片（接合部材片）の飛散を防止することについて説明する。第１接合工程では、セラミックス回路基板２１上に、半導体チップ２５を接合部材２７を介して配置し、さらに、半導体チップ２５上にリードフレーム２６を接合部材２７を介して配置する。その後、加熱処理をして一度にセラミックス回路基板２１と半導体チップ２５とリードフレーム２６とを接合する。

【0044】

しかし、セラミックス回路基板２１と半導体チップ２５とを接合し、その後、半導体チップ２５とリードフレーム２６とを接合する等、別々に接合してもよい。その際にも、接合部材２７が飛散しないように保護治具４を用いる。例えば、セラミックス回路基板２１上に、半導体チップ２５を、接合部材２７を介して接合する場合は、後述する図１５に示すように、保護治具４を支持部８ｅ１に設置して接合部材２７の飛散を抑制することができる。なお、リードフレーム２６を用いない場合も同様である。それでは、以下、具体的に説明する。なお、以下では、接合部材２７としてはんだ材料である場合を例に挙げて説明する。

【0045】

まず、図５に示されるように、位置合わせ治具２の位置合わせ領域２ａにセラミックス回路基板２１を配置して位置合わせする位置合わせ工程を行う（図４のステップＳ１１ａ）。これにより、セラミックス回路基板２１のＸ方向及びＹ方向（水平方向）への位置ずれが抑制される。このため、後の搭載工程における各部品を適切な位置に搭載することができる。

【0046】

次いで、位置合わせ治具２に対して位置合わせ治具３を搭載し、位置合わせ治具３の開口部３ａに基づいて、セラミックス回路基板２１のおもて面に接合部材２７を介して半導体チップ２５をそのおもて面（主電極２５１及び制御電極２５２）を表出して、搭載する第１搭載工程を行う（図４のステップＳ１１ｂ）。なお、この場合、セラミックス回路基板２１は第１部品に相当し、半導体チップ２５は第２部品に相当する。

【0047】

第１搭載工程では、位置合わせ治具３の枠部３ｂの裏面に形成されている凸部３ｄを、セラミックス回路基板２１の回路パターン２３の外縁部と位置合わせ治具２の枠部２ｂの位置合わせ領域２ａの開口縁部との隙間に嵌合させる。これにより、セラミックス回路基板２１は、位置合わせ治具２に対して確実に固定される。このようにして搭載された位置合わせ治具３の開口部３ａは、セラミックス回路基板２１のおもて面の半導体チップ２５の配置領域に対応する。このような開口部３ａにより、図６（並びに図３）に示されるように、セラミックス回路基板２１の回路パターン２３上に、接合部材２７を介して半導体チップ２５を搭載する。この位置合わせ治具３の開口部３ａのため、半導体チップ２５は、セラミックス回路基板２１に半導体チップ２５が積層する積層方向（＋Ｚ方向）に対して、水平方向（Ｘ方向及びＹ方向）の移動（ずれ）が拘束される。開口部３ａは図３及び図８に示すように、半導体チップ２５より広く開口されている。この際、開口部３ａの端部と半導体チップ２５の端部のクリアランスは、０．３０ｍｍ以上、１．００ｍｍ以下が好ましい。また、回路パターン２３の上面に対向する、位置合わせ治具３の裏面は回路パターン２３を覆うように配置される。位置合わせ治具３が、回路パターン２３の保護領域を覆うことにより、回路パターン２３と半導体チップ２５とを接合する接合部材２７の飛散を抑制することができる。また、この際、位置合わせ治具３の支持部３ｅは、平面視で、半導体チップ２５の制御電極２５２に対向配置されていてもよい。特に制御電極２５２にはんだ片が付着するのを防止するために、制御電極２５２近傍に位置合わせ治具３の支持部３ｅを配置し、保護治具４を搭載することが好ましい。

【0048】

次いで、半導体チップ２５（第１部品）の主電極２５１に接合部材２７を介してリードフレーム２６（第２部品）を搭載する第２搭載工程を行う（図４のステップＳ１１ｃ）。第２搭載工程でも、開口部３ａにより、図７（並びに図３）に示されるように、半導体チップ２５の主電極２５１上に、接合部材２７を介してリードフレーム２６を搭載する。

【0049】

次いで、保護治具４を位置合わせ治具３及び半導体チップ２５に対して架設する架設工程を行う（図４のステップＳ１１ｄ）。架設工程では、図７（並びに図３）に示されるように、保護治具４の保護部４ｂの保護面４ｃが半導体チップ２５の主電極２５１を向いて、主電極２５１と制御電極２５２との間に搭載される。さらに、保護治具４の梁部４ａが支持部３ｅに支持させる。具体的には、梁部４ａの裏面は支持部３ｅのおもて面に配置される。このようにして、保護治具４を支持部３ｅと半導体チップ２５のおもて面との間に架設する。すなわち、側面視でＬ字状を成す保護治具４は、梁部４ａが支持部３ｅに立てかけられて、保護部４ｂが半導体チップ２５上の保護領域に配置される。これにより、半導体チップ２５の保護領域に含まれる制御電極２５２は、保護治具４により覆われる。なお、保護治具４は、制御電極２５２に限らず、半導体チップ２５のおもて面の制御電極２５２を含む外縁部を覆うことが好ましい。

【0050】

なお、第２搭載工程と架設工程とは実施工程の順序を入れ替えてもよい。すなわち、第１搭載工程の後に、架設工程を行い、そして、第２搭載工程を行ってもよい。

【0051】

次いで、位置合わせ治具３に対して、ウェイト５を搭載する第３搭載工程を行う（図４のステップＳ１１ｅ）。この際、ウェイト５の裏面の凸部５ｄを位置合わせ治具３の凹部３ｃに嵌合させる。これにより、図３に示した組み立て体１が構成される。また、この際、保護治具４は、ウェイト５の裏面に覆われている。

【0052】

次いで、加熱工程を行う（図４のステップＳ１１ｆ）。図３に示した組み立て体１を加熱して、接合部材２７を溶融する。この際の接合温度としては、加熱ピーク温度をはんだ材料の液相線温度（融点）より２０℃以上、５０℃以下程度高い温度である。接合温度の一例としては、例えば、２５０℃以上、３５０℃以下程度である。また、この際の加熱処理時間として、０．５分間以上、３０分間以下程度、好ましくは、１分間以上、５分間以下程度を保持する。

【0053】

接合雰囲気は、窒素雰囲気、あるいは、水素やギ酸等の活性雰囲気にて接合する。特に板はんだを用いる場合は、還元作用を有する水素、ギ酸等のガスを使用することが好ましい。これらの還元作用を有する活性ガス雰囲気で接合する場合には、そのガスが酸化物を効果的に還元する温度、例えば、２５０℃以上、２８０℃以下とすることが好ましい。実際の接合では、数℃以上の温度分布を持ち、接合するために、ある一定以上の温度と時間を確保することで、安定な接合品質が得られる。その後、所定の降温速度で冷却することにより、溶融したはんだを固化させ、はんだ接合層を形成する。この熱処理の昇温速度は１℃／秒程度であり、降温速度は５℃／秒以上である。好ましくは、８℃／秒以上、１５℃／秒以下である。従来の接合方法では、はんだ接合層を形成するための熱処理の降温速度は１℃／秒であった。この場合、めっき層中の微細結晶が粗大化しやすくなる。また、上記の降温速度範囲にすることにより、所定の構成を有するはんだ接合層とすることが容易となる。

【0054】

この際、例えば、接合部材２７がクリームはんだの場合は、半導体チップ２５とリードフレーム２６との間の接合部材２７に含まれていたフラックスが発泡すると、接合部材２７の片が飛散してしまう（例えば、図３に示す破線の矢印）。なお、接合部材２７が板はんだや微小金属粒子焼結材の場合でも溶融時にボイドが生じ、接合部材２７の片が飛散してしまう。しかしながら、保護治具４の保護部４ｂにより、接合部材２７の片の、半導体チップ２５のおもて面の外縁部、特に、制御電極２５２への飛散が抑制される。

【0055】

また、半導体チップ２５とリードフレーム２６とは線膨張係数が異なる。このため、加熱により、線膨張係数の差に応じて、半導体チップ２５に反りが生じる場合がある。保護治具４は、支持部３ｅと半導体チップ２５のおもて面との間に単に架設されているに過ぎない。したがって、保護治具４は、図８に示されるように、半導体チップ２５の反りに追随する。すなわち、保護治具４の梁部４ａは支持部３ｅに対してＺ方向に持ち上げられ開口部５ａの内壁面を滑りながら移動（摺動）する。これに伴って、保護部４ｂもＺ方向に移動するため、接合部材２７の片の制御電極２５２への飛散を抑制することができる。

【0056】

この後、組み立て体１から製造治具セット９を取り外して、セラミックス回路基板２１と半導体チップ２５とリードフレーム２６とが接合される。これらは、特に、接合部材２７の制御電極２５２への飛散が抑制されて、制御電極２５２に対して配線部材を電気的、かつ、機械的に確実に接続することができる。以上の第１接合工程により、セラミックス回路基板２１と半導体チップ２５とリードフレーム２６とを接合することができる。

【0057】

したがって、上記半導体装置２０の製造方法の第１接合工程において、おもて面に主電極２５１を含む半導体チップ２５と、主電極２５１に接合されるリードフレーム２６と、半導体チップ２５の平面視の形状に対応して開口され、開口縁部に支持部３ｅが形成された開口部３ａを含む位置合わせ治具３と、保護面４ｃを備える保護部４ｂと保護部４ｂに形成された梁部４ａとを含む保護治具４と、を用意する。

【0058】

次いで、位置合わせ治具３の開口部３ａに、おもて面をおもて側に向かせて半導体チップ２５を配置して半導体チップ２５の位置合わせを行う。次いで、位置合わせ治具３に配置された半導体チップ２５の主電極２５１に接合部材２７を介してリードフレーム２６を搭載する。次いで、保護治具４の保護部４ｂを、保護面４ｃが主電極２５１側を向くように、おもて面に配置し、梁部４ａが支持部３ｅに支持されるように保護治具４を架設する。

【0059】

このため、保護治具４の保護部４ｂにより、接合部材２７の片の保護領域、特に制御電極２５２への飛散が抑制される。さらに、保護治具４は、半導体チップ２５の反りに追随して、持ち上げられつつ、接合部材２７の片の制御電極２５２への飛散を抑制することができる。

【0060】

次に、このような製造治具セット９に含まれる位置合わせ治具３及び保護治具４の変形例について説明する。なお、位置合わせ治具３及び保護治具４はこれらの例に限定されるものではなく、位置合わせ治具３に架設された保護治具４が上下方向に可動できる構造であればよい。

【0061】

［変形例１］
位置合わせ治具３及び保護治具４の変形例１について図９を用いて説明する。図９は、第１の実施の形態の変形例１の半導体装置の製造方法で用いられる保護治具を示す図である。なお、図９は、位置合わせ治具３に対して架設された保護治具４を含む周囲を拡大して示している。図９（Ａ）は、平面図、図９（Ｂ）は、図９（Ａ）の一点鎖線Ｙ－Ｙにおける断面図をそれぞれ表している。

【0062】

変形例１では、位置合わせ治具３における支持部３ｅが、枠部３ｂのおもて面の開口部３ａ側に凹状に形成されている。すなわち、支持部３ｅは、枠部３ｂの開口部３ａ側のおもて面から－Ｚ方向、及び、枠部３ｂのおもて面側の内壁面から－Ｘ方向に窪んでいる。このような支持部３ｅのＹ方向の幅は、保護治具４の幅に略等しい。また、支持部３ｅの－Ｘ方向の長さは、保護治具４の梁部４ａが安定して支持される程度である。

【0063】

位置合わせ治具３並びに半導体チップ２５に対して保護治具４を架設する際には、図９に示されるように、保護治具４の梁部４ａを凹状の支持部３ｅに嵌合する。すなわち、後述するように、梁部４ａは支持部３ｅに沿って上下（±Ｚ方向）に滑りながら移動（摺動）可能に配置される。また、保護部４ｂの保護面４ｃが半導体チップ２５の主電極２５１（リードフレーム２６の接合部）を向いて、保護領域、具体的には、保護部４ｂを主電極２５１と制御電極２５２または外縁部との間に搭載する。このようにして、保護治具４を支持部３ｅと半導体チップ２５のおもて面との間に架設する。

【0064】

この状態において加熱すると、図８で示したように、半導体チップ２５に反りが生じる。保護治具４は半導体チップ２５の反りに追随してＺ方向に移動する。変形例１の場合には、凹状の支持部３ｅの幅方向の両側面がガイドとなり、保護治具４の梁部４ａが支持部３ｅの当該両側面に沿ってＺ方向に滑りながら確実に安定して移動（摺動）することができる。梁部４ａの移動に伴って、保護部４ｂも確実に安定してＺ方向に沿って上下に移動可能となる。このため、半導体チップ２５の反り方にばらつきがあり、または、外部から衝撃があっても、保護治具４が支持部３ｅから逸脱することがなく、確実に、接合部材２７の飛散を抑制することができる。なお、梁部４ａと凹状の支持部３ｅの両側面は接するので、梁部４ａを含めた保護治具４が滑らかに上下できるように、梁部４ａ及び支持部３ｅの表面の少なくともいずれかに摩擦抵抗を低減する処理を施すことが好ましい。具体的には、梁部４ａと支持部３ｅの表面を、自己潤滑性を有するカーボンまたはＮｉＰ（ニッケル－リンめっき）等で覆ってもよい。

【0065】

［変形例２］
位置合わせ治具３及び保護治具４の変形例１のバリエーションである変形例２について図１０を用いて説明する。図１０は、第１の実施の形態の変形例２の半導体装置の製造方法で用いられる保護治具を示す図である。なお、図１０は、位置合わせ治具３に対して架設された保護治具４を含む周囲を拡大して平面的に示している。なお、図１０の一点鎖線Ｙ－Ｙにおける断面図は、図９（Ｂ）を参照することができる。

【0066】

変形例２では、変形例１と同様に、位置合わせ治具３における支持部３ｅは、枠部３ｂの開口部３ａ側に凹状に形成されている。すなわち、支持部３ｅは、枠部３ｂの開口部３ａ側のおもて面から－Ｚ方向、及び、枠部３ｂのおもて面側の内壁面から－Ｘ方向に窪んでいる。変形例２の場合は、支持部３ｅは、枠部３ｂのおもて面側の内壁面から－Ｘ方向の窪みの奥側が曲面を成すように形成されている。これに伴い、保護治具４の梁部４ａの先端部もまた曲面に合致するような形状を成している。

【0067】

このような位置合わせ治具３並びに半導体チップ２５に対して保護治具４を搭載する際には、図１０に示されるように、保護治具４の梁部４ａを支持部３ｅに嵌合し、梁部４ａの先端部が支持部３ｅの（－Ｘ方向の）奥側に合致する。さらに、保護部４ｂの保護面４ｃが半導体チップ２５の主電極２５１を向いて、主電極２５１と制御電極２５２との間に搭載する。このようにして、保護治具４を支持部３ｅと半導体チップ２５のおもて面との間に架設する。

【0068】

このような保護治具４でも、変形例１と同様に、凹状の支持部３ｅの幅方向の両側面がガイドとなり、保護治具４の梁部４ａが支持部３ｅの当該両側面に沿って滑りながらＺ方向に確実に安定して移動（摺動）することができる。梁部４ａの移動に伴って、保護部４ｂも確実に安定してＺ方向に沿って上下に移動可能となる。このため、半導体チップ２５の反り方にばらつきがあり、または、外部から衝撃があっても、保護治具４が支持部３ｅから逸脱することがなく、確実に、接合部材２７の飛散を抑制することができる。また、変形例２では、支持部３ｅの奥側並びに保護治具４の梁部４ａの先端部が曲面を成しているために、梁部４ａが支持部３ｅに嵌合しやすい。このため、保護治具４を位置合わせ治具３に対して容易に取り付けることができる。なお、梁部４ａと支持部３ｅの表面とは、変形例１と同様の摩擦低減処理を施してもよい。

【0069】

［変形例３］
位置合わせ治具３及び保護治具４の変形例３について図１１を用いて説明する。図１１は、第１の実施の形態の変形例３の半導体装置の製造方法で用いられる保護治具を示す図である。なお、図１１は、位置合わせ治具３に対して架設された保護治具４を含む周囲を拡大して示している。図１１（Ａ）は、平面図、図１１（Ｂ）は、図１１（Ａ）における一点鎖線Ｙ－Ｙにおける断面図をそれぞれ表している。

【0070】

変形例３では、位置合わせ治具３における支持部３ｅは、枠部３ｂの開口部３ａの内壁面からＸ方向に垂直に（開口部３ａに向かって）突出している。さらに、支持部３ｅは、枠部３ｂの内壁面に枠部３ｂのおもて面から－Ｚ方向に延伸している。すなわち、支持部３ｅは、枠部３ｂの内壁面からＸ方向に垂直に（開口部３ａに向かって）直方体状に突出している。また、変形例３でもまた、図３に示した保護治具４が用いられる。但し、変形例３では、直方体状に突出された支持部３ｅに対応して、保護治具４の平板状の梁部４ａの先端部に平面視で凹状の窪みが形成されている。この際の梁部４ａの窪みは、支持部３ｅに嵌合することができる大きさである。したがって、図１１（Ａ）の平面視において支持部３ｅのＹ方向の幅と、梁部４ａの窪みの幅とは略等しい。また、平面視において支持部３ｅのＸ方向の厚さ（奥行の長さ）は、梁部４ａの深さと略等しく、または、当該深さより長くてもよい。また、支持部３ｅの－Ｚ方向の長さは、後述するように、保護治具４を位置合わせ治具３並びに半導体チップ２５に対して架設した際に、梁部３ｅの裏面よりも下位にあればよい。

【0071】

このような位置合わせ治具３並びに半導体チップ２５に対して保護治具４を架設する際には、図１１に示されるように、保護治具４の梁部４ａの窪みを支持部３ｅに嵌合し、梁部４ａを支持部３ｅに立てかける。すなわち、梁部４ａは、支持部３ｅに沿って上下（±Ｚ方向）に滑りながら移動（摺動）可能に配置される。保護部４ｂの保護面４ｃを半導体チップ２５の主電極２５１に向けて、保護部４ｂを主電極２５１と制御電極２５２との間に搭載する。このようにして、保護治具４を支持部３ｅと半導体チップ２５のおもて面との間に架設する。なお、梁部４ａと支持部３ｅの表面は、変形例１と同様の摩擦低減処理を施してもよい。

【0072】

この状態において加熱すると、保護治具４は半導体チップ２５の反りに追随してＺ方向に移動する。変形例３の場合には、直方体状に突出した支持部３ｅがガイドとなり、当該支持部３ｅに先端部の窪みが嵌合した保護治具４の梁部４ａが支持部３ｅに沿って滑りながらＺ方向に確実に安定して移動（摺動）することができる。梁部４ａの移動に伴って、保護部４ｂも確実に安定してＺ方向に沿って上下に移動可能となる。このため、半導体チップ２５の反り方にばらつきがあり、または、外部から衝撃があっても、保護治具４が支持部３ｅから逸脱することがなく、確実に、接合部材２７の飛散を抑制することができる。

【0073】

なお、変形例３では、位置合わせ治具３の支持部３ｅ及び保護治具４の梁部４ａは平面視で矩形状を成している場合を示している。この場合に限らず、変形例２のように曲面状、凹凸状等の形状でもよい。

【0074】

［変形例４］
位置合わせ治具３及び保護治具４の変形例４について図１２を用いて説明する。図１２は、第１の実施の形態の変形例４の半導体装置の製造方法で用いられる保護治具を示す図である。なお、図１２は、位置合わせ治具３に対して架設された保護治具４を含む周囲を拡大して示している。図１２（Ａ）は、平面図、図１２（Ｂ）は、図１２（Ａ）における一点鎖線Ｙ－Ｙにおける断面図をそれぞれ表している。また、図１２（Ａ）では、保護治具４の図示を省略している。

【0075】

変形例４では、位置合わせ治具３における支持部３ｅは、凹部３ｅ１と軸部３ｅ２とを備えている。凹部３ｅ１は、変形例１（図９を参照）の支持部３ｅと同様に、枠部３ｂのおもて面の開口部３ａ側に凹状に形成されている。すなわち、支持部３ｅは、枠部３ｂの開口部３ａ側のおもて面から－Ｚ方向、及び、枠部３ｂのおもて面側の内壁面から－Ｘ方向に窪んでいる。また、軸部３ｅ２は、当該凹部３ｅ１の底部の開口部３ａ側に一体的であって、幅方向（Ｙ方向）に形成されている。すなわち、軸部３ｅ２は、開口縁部の辺に平行な凸部状に形成されている。なお、開口縁部の辺とは、半導体チップ２５の制御電極２５２が配置されている外縁に対向する開口部３ａの縁部である。または、軸部３ｅ２は、鞍状であり、おもて側が半円筒状を成していてもよい。

【0076】

他方、保護治具４の梁部４ａの先端部の裏面には、梁部４ａの幅方向（Ｙ方向）に沿って軸受部４ａ５が形成されている。すなわち、軸受部４ａ５は、開口縁部の辺に平行な凹状に形成されている。当該軸受部４ａ５は、支持部３ｅの軸部３ｅ２を反転させたような形状を成している。

【0077】

このような位置合わせ治具３並びに半導体チップ２５に対して保護治具４を架設する際には、図１２に示されるように、保護治具４の梁部４ａの軸受部４ａ５を支持部３ｅの軸部３ｅ２に配置し、保護部４ｂの保護面４ｃが半導体チップ２５の主電極２５１を向いて、主電極２５１と制御電極２５２との間に搭載する。すなわち、梁部４ａは、支持部３ｅに設けられた軸部３ｅ２を支点にして滑りながら回転（摺動）可能に配置される。このようにして、保護治具４を支持部３ｅと半導体チップ２５のおもて面との間に架設する。なお、梁部４ａと支持部３ｅの表面は、変形例１と同様の摩擦低減処理を施してもよい。

【0078】

この状態において加熱すると、図１２で示したように、半導体チップ２５に反りが生じる場合がある。保護治具４は半導体チップ２５の反りに追随して軸受部４ａ５を支点として、図１２（Ｂ）のＸ軸からＺ軸への方向に回転する。変形例４の場合には、保護治具４の梁部４ａの軸受部４ａ５が支持部３ｅの軸部３ｅ２を滑りながら回転して、軸受部４ａ５を軸として反時計回りに回転する。梁部４ａの回転に伴って、保護部４ｂも確実に安定してＺ方向に沿って上下に移動可能となる。このため、半導体チップ２５の反り方にばらつきがあり、または、外部から衝撃があっても、保護治具４が支持部３ｅから逸脱することがなく、確実に、接合部材２７の飛散を抑制することができる。なお、保護部４ｂは支持部３ｅの軸部３ｅ２を支点にして回転する場合（図１２（Ｂ））においても、保護部４ｂの先端は上下方向に移動するので、保護治具４は上下方向に移動可能と解することができる。

【0079】

なお、支持部３ｅの軸部３ｅ２は、必ずしも、凹部３ｅ１の底面に形成されている必要はない。軸部３ｅ２は、凹部３ｅ１の底部に対して隙間を空けた状態で形成されていてもよい。また、支持部３ｅの軸部３ｅ２と、梁部４ａの軸受部４ａ５との形状の凹凸が逆であってもよい。つまり、軸部３ｅ２が支持部３ｅの底部に凹状に形成され、軸受部４ａ５が梁部４ａの裏面に凹状の軸部３ｅに嵌るような凸状に形成されてもよい。保護治具４が軸部３ｅ２、軸受部４ａ５を軸にして回転することができればよい。

【0080】

［第２の実施の形態］
第２の実施の形態では、図２に示した、半導体装置２０の製造方法のフローチャートのステップＳ１２の第２接合工程について説明する。第２接合工程では、図２のステップＳ１１で接合部材２７により接合された半導体チップ２５とリードフレーム２６とが順に積層されたセラミックス回路基板２１の裏面に放熱板２８を接合部材２７により接合する。そこで、半導体チップ２５とリードフレーム２６とが順に積層されたセラミックス回路基板２１の裏面に放熱板２８を接合する際に用いる製造治具セット及び第２接合工程の詳細について、図１３及び図１４を用いて説明する。図１３は、第２の実施の形態の半導体装置の側面図である。図１４は、第２の実施の形態の半導体装置の製造方法に含まれる接合工程を示すフローチャートである。なお、図１３は、セラミックス回路基板２１と半導体チップ２５とリードフレーム２６とにさらに放熱板２８を備えて製造治具セット９が取り付けられた組み立て体１ａの側面図を示している。

【0081】

第２の実施の形態は、特に、半導体チップ２５、リードフレーム２６が接合されたセラミックス回路基板２１と放熱板２８とを接合部材２７で加熱接合する際に、既に接合された半導体チップ２５及びリードフレーム２６、セラミックス回路基板２１及び半導体チップ２５のそれぞれの間の接合部材２７が再溶融して、接合部材２７（はんだ片等）が飛散することを抑制することについて説明する。

【0082】

図１３に示す組み立て体１ａは、放熱板２８とセラミックス回路基板２１と半導体チップ２５とリードフレーム２６とが収められた製造治具セット９を含んでいる。すなわち、第１の実施の形態で接合したセラミックス回路基板２１と半導体チップ２５とリードフレーム２６とに対して、第２の実施の形態では、さらに放熱板２８を接合する。

【0083】

製造治具セット９は、位置合わせ治具３，７，１２と保護治具４とベース治具６とを含む。なお、製造治具セット９は、ウェイト５を省略しているが、ウェイト５を含めてもよい。製造治具セット９は、第１の実施の形態で説明したように、それぞれ、耐熱性に優れ、線膨張係数が小さい材質で構成されている。このような材質は、例えば、カーボン、複合セラミックス材料が用いられる。

【0084】

ベース治具６は、平板状を成しており、おもて面に平面視で放熱板２８が配置される。位置合わせ治具７は、平板状を成しており、開口部が形成されて、開口部を取り囲む枠部７ｂを備えている。また、位置合わせ治具７は、枠部７ｂの内壁面に開口部に沿って形成された、開口部側に突出する凸部７ｄを備えている。枠部７ｂの凸部７ｄまでの高さは放熱板２８の厚さに対応している。したがって、ベース治具６上の放熱板２８上に位置合わせ治具７が配置されて、放熱板２８の外縁部が凸部７ｄ及び枠部７ｂによりベース治具６に対して規制される。なお、放熱板２８が冷却器である場合は、放熱板２８の裏面に図１３中下に凸部となる流入出及び流出口等を設けてもよい。

【0085】

位置合わせ治具１２は、平板状を成しており、開口部１２ａが形成されて、開口部１２ａを取り囲む枠部１２ｂを備えている。このような位置合わせ治具１２は、放熱板２８のおもて面であって、位置合わせ治具７の開口部に、凸部７ｄに接して配置される。この際、位置合わせ治具１２の開口部１２ａは、放熱板２８のセラミックス回路基板２１の配置位置に対応する。そして、位置合わせ治具１２の開口部１２ａにより、放熱板２８のおもて面に接合部材２７を介してセラミックス回路基板２１が配置される。このような位置合わせ治具１２の厚さは、セラミックス回路基板２１の厚さと略等しい。位置合わせ治具３並びに保護治具４は、第１の実施の形態と同様である。

【0086】

このような組み立て体１ａによる図２のフローチャートのステップＳ１２の第２接合工程は以下のように行われる。まず、ベース治具６に対して放熱板２８を位置合わせする位置合わせ工程を行う（図１４のステップＳ１２ａ）。ここでは、ベース治具６の所定の領域に放熱板２８を搭載する。さらに、位置合わせ治具７をベース治具６及び放熱板２８上に配置することで、放熱板２８が位置合わせ治具７の凸部７ｄにより、ベース治具６に拘束される。放熱板２８のＸ方向及びＹ方向（水平方向）への位置ずれが抑制される。このため、後の搭載工程における各部品を適切な位置に搭載することができる。さらに、位置合わせ治具７の開口部に位置合わせ治具１２を搭載する。

【0087】

次いで、位置合わせ治具１２の開口部１２ａに基づいて、放熱板２８に、リードフレーム２６及び半導体チップ２５が順に接合されたセラミックス回路基板２１を、接合部材２７を介して搭載する第１搭載工程を行う（図１４のステップＳ１２ｂ）。

【0088】

次いで、セラミックス回路基板２１及び位置合わせ治具１２に位置合わせ治具３を搭載して、保護治具４を位置合わせ治具３及び半導体チップ２５に対して架設する架設工程を行う（図１４のステップＳ１２ｃ）。架設工程では、位置合わせ治具３の枠部３ｂの裏面に形成されている凸部３ｄを、セラミックス回路基板２１の回路パターン２３の外縁部と位置合わせ治具１２の枠部１２ｂの位置合わせ領域２ａの開口縁部との隙間に嵌合させる。これにより、セラミックス回路基板２１は、位置合わせ治具１２に対して確実に固定される。そして、第１の実施の形態と同様に、保護治具４の保護部４ｂの保護面４ｃが半導体チップ２５の主電極２５１を向いて、主電極２５１と制御電極２５２との間に搭載される。さらに、保護治具４の梁部４ａを支持部３ｅに支持させる。このようにして、保護治具４を支持部３ｅと半導体チップ２５のおもて面との間に架設する。すなわち、側面視でＬ字状を成す保護治具４は、梁部４ａが支持部３ｅに立てかけられて、保護部４ｂが半導体チップ２５上に配置される。これにより、半導体チップ２５の制御電極２５２は、保護治具４により覆われる。

【0089】

次いで、位置合わせ治具３に対して、ウェイト５を搭載する第２搭載工程を行う（図１４のステップＳ１２ｄ）。次いで、加熱工程を行う（図１４のステップＳ１２ｅ）。図１３に示した組み立て体１ａを加熱すると、放熱板２８とセラミックス回路基板２１との間の接合部材２７が溶融する。これと共に、半導体チップ２５とリードフレーム２６との間の接合部材２７が再溶融することがある。接合部材２７が再溶融すると、第１の実施の形態の場合と同様に、接合部材２７の片が飛散してしまうおそれがある。しかしながら、この場合も、保護治具４によりその飛散が抑制される。以上の第２接合工程により、半導体チップ２５及びリードフレーム２６が順に積層されたセラミックス回路基板２１と放熱板２８とを接合することができる。

【0090】

このようにして半導体装置２０が構成され、また、セラミックス回路基板２１が放熱板２８に接合される。このようにして製造された組み立て体１ａから製造治具セット９を取り外して、半導体装置２０が得られる。このような半導体装置２０には、接合部材２７の制御電極２５２への飛散が抑制されて、制御電極２５２に対して配線部材を電気的、かつ、機械的に確実に接続することができる。

【0091】

次に、このような放熱板２８にセラミックス回路基板２１を接合させる際に用いられる製造治具セット９の変形例について説明する。

【0092】

［変形例］
製造治具セット９の変形例について図１５を用いて説明する。図１５は、第２の実施の形態の変形例の半導体装置の側面図である。なお、図１５では、製造治具セット９に半導体装置２０が含まれる組み立て体１ｂの端部側を拡大して表している。

【0093】

変形例の組み立て体１ｂは以下のような場合である。まず、半導体チップ２５とリードフレーム２６とを接合する接合部材２７の飛散防止のための保護治具４（第１保護治具）を有する。セラミックス回路基板２１と半導体チップ２５とを接合する接合部材２７の飛散防止のための保護治具（第２保護治具）を有する。さらに、セラミックス回路基板２１と放熱板２８とを接合する接合部材２７の飛散防止のための保護治具４（第３保護治具）を有する。

【0094】

図１５に示される組み立て体１ｂは、放熱板２８とセラミックス回路基板２１と半導体チップ２５とリードフレーム２６とが収められた製造治具セット９とを含んでいる。製造治具セット９は、位置合わせ治具１７，８と３つの保護治具４とベース治具６とを含む。なお、製造治具セット９は、ウェイト５を省略しているが、ウェイト５を含めてもよく、位置合わせ治具８に搭載される。製造治具セット９は、第１の実施の形態で説明したように、それぞれ、耐熱性に優れ、線膨張係数が小さい材質で構成されている。このような材質は、例えば、カーボン、複合セラミックス材料が用いられる。

【0095】

位置合わせ治具１７は、平板状を成しており、開口部１７ａが形成されて、開口部を取り囲む枠部１７ｂを備えている。また、位置合わせ治具１７は、枠部１７ｂの裏面側に形成された凸部１７ｄを備えていてもよい。そして、位置合わせ治具１７の枠部１７ｂの内壁面には開口部１７ａに突出して形成された支持部１７ｅを備えている。支持部１７ｅは、保護治具４が配置されるように、図３で示した支持部４ａと同様の形状を成して構成されている。このような位置合わせ治具１７のおもて面は、放熱板２８上のセラミックス回路基板２１上の半導体チップ２５のおもて面よりも上位に位置する。このような位置合わせ治具１７をベース治具６及び放熱板２８上に配置して、枠部１７ｂの凸部１７ｄで放熱板２８を規制する。

【0096】

次いで、保護治具４（第３保護治具）を、位置合わせ治具１７及び放熱板２８に対して架設する。すなわち、これまで説明したように、保護治具４の保護部４ｂを、保護部４ｂの保護面４ｃがセラミックス回路基板２１を向いて搭載する。この際、保護部４ｂはセラミックス回路基板２１に近い方に搭載される。さらに、保護治具４の梁部４ａが支持部１７ｅに支持される。このようにして、保護治具４を支持部１７ｅと放熱板２８のおもて面との間に架設する。

【0097】

位置合わせ治具８は、平板状であって、開口部８ａが形成されて、開口部８ａを取り囲む枠部８ｂを備える。位置合わせ治具８は、枠部８ｂの裏面に形成された、開口部８ａを取り囲み、下方に突出する凸部８ｄを備えている。また、凸部８ｄの開口部８ａに面する内壁面に開口部８ａ側に突出する支持部８ｅ１が形成されている。支持部８ｅ１は、保護治具４が配置されるように、図３で示した支持部４ａと同様の形状を成して構成されている。但し、支持部８ｅ１は、支持部８ｅ１の先端部が半導体チップ２５に近接するように半導体チップ２５に向かって延伸している。さらに、枠部８ｂの開口部８ａに面する内壁面に開口部８ａ側に突出する支持部８ｅ２が形成されている。支持部８ｅ１，８ｅ２は、保護治具４が配置されるように、図３で示した支持部４ａと同様の形状を成して構成されている。但し、支持部８ｅ１は、支持部８ｅ１の先端部が半導体チップ２５に近接するように半導体チップ２５に向かって延伸している。

【0098】

このような位置合わせ治具８を位置合わせ治具１７及びセラミックス回路基板２１に搭載する。すなわち、位置合わせ治具８の枠部８ｂの裏面が位置合わせ治具１７のおもて面に配置され、凸部８ｄがセラミックス回路基板２１の回路パターン２３の外縁部と絶縁板２２の外縁部との間に配置される。次いで、保護治具４（第２保護治具）を、位置合わせ治具８及びセラミックス回路基板２１に対して搭載する。すなわち、保護治具４の保護部４ｂを、保護部４ｂの保護面４ｃが半導体チップ２５を向いて、保護治具４を搭載する。保護治具４の梁部４ａを支持部８ｅ１に支持させる。この際、支持部８ｅ１を長くして、支持部８ｅ１に梁部４ａを支持させた保護治具４の保護部４ｂを半導体チップ２５に近接させることができる。このようにして、保護治具４を支持部８ｅ１とセラミックス回路基板２１のおもて面との間に架設する。また、第１の実施の形態と同様に、保護治具４（第１保護治具）を、位置合わせ治具８の支持部８ｅ２及び半導体チップ２５に対しても架設する。

【0099】

そして、加熱すると、セラミックス回路基板２１と放熱板２８との間の接合部材２７が溶融する。これと共に、半導体チップ２５及びリードフレーム２６の間、半導体チップ２５及びセラミックス回路基板２１の間のそれぞれの接合部材２７が再溶融により接合部材２７の片が飛散しても、保護治具４によりその飛散が抑制される。

【0100】

なお、変形例の製造治具セット９は、放熱板２８とセラミックス回路基板２１と半導体チップ２５とリードフレーム２６とを接合部材２７により一度に接合する場合にも用いることができる。また、この場合に限らず、各部品を接合部材２７によりそれぞれ別々に接合してもよい。

【0101】

セラミックス回路基板２１と放熱板２８とを接合部材２７を介して接合する場合、位置合わせ治具１７の支持部１７ｅに保護治具４（第３保護治具）を架設し、加熱処理して接合させることができる。

【0102】

また、放熱板２８を接合されたセラミックス回路基板２１に接合部材２７を介して半導体チップ２５を接合する場合は、図１５に示すような少なくとも支持部８ｅ１を有する位置合わせ治具８を配置する。そして、支持部８ｅ１に保護治具４（第２保護治具）を架設して加熱接合することができる。

【0103】

また、半導体チップ２５にリードフレーム２６を接合部材２７を介して接合する場合は、支持部８ｅ２を有する位置合わせ治具８に保護治具４（第１保護治具）を架設して加熱接合することができる。

【0104】

以上により、セラミックス回路基板２１が放熱板２８に接合される。このようにして製造された組み立て体１ｂから製造治具セット９を取り外すと、半導体装置２０が得られる。このような半導体装置２０には、接合部材２７の制御電極２５２への飛散が抑制されて、制御電極２５２に対して配線部材を電気的、かつ、機械的に確実に接続することができる。

【0105】

なお、第２の実施の形態における支持部３ｅ，８ｅ１，８ｅ２，１７ｅ並びに保護治具４として、第１の実施の形態で説明した変形例１～４を適用することができる。また、第１の実施の形態の位置合わせ治具３に対する支持部３ｅ及び保護治具４は、セラミックス回路基板２１及び半導体チップ２５の間の接合部材２７に対しても、第２の実施の形態と同様に、設けてもよい。

【0106】

［第３の実施の形態］
第３の実施の形態では、第１，第２の実施の形態とは異なる保護治具の場合を例に挙げて説明する。まず、第３の実施の形態で用いられるセラミックス回路基板２１の一例について図１６を用いて説明する。図１６は、第３の実施の形態の半導体装置の平面図である。このセラミックス回路基板２１は、第１，第２の実施の形態と同様の構成を成している。但し、第３の実施の形態のセラミックス回路基板２１は、図１６に示されるように、絶縁板２２のおもて面に回路パターン２３ａ，２３ｂ，２３ｃが形成されている。

【0107】

回路パターン２３ａは、絶縁板２２のＸ方向の端部に沿って形成されて、絶縁板２２の－Ｙ方向の端部で、平面視でＵ字状に曲がって絶縁板２２のおもて面に＋Ｙ方向であって中心を延伸している。また、回路パターン２３ａには、半導体チップ２５ａがＹ方向に並んで設けられている。

【0108】

回路パターン２３ｂは、絶縁板２２のおもて面に、平面視でＵ字状の回路パターン２３ａの間をＹ方向に延伸して形成されている。回路パターン２３ｃは、絶縁板２２の－Ｘ方向の端部に沿ってＹ方向に延伸して形成されている。また、回路パターン２３ｃには、半導体チップ２５ｂがＹ方向に並んで設けられている。なお、半導体チップ２５ａ，２５ｂは、半導体チップ２５と同様である。

【0109】

また、セラミックス回路基板２１及び半導体チップ２５ａ，２５ｂの主電極はそれぞれリードフレーム２６ａ，２６ｂにより電気的に接続されている。リードフレーム２６ａは、半導体チップ２５ａの主電極と回路パターン２３ｂとを電気的、かつ、機械的に接続する。リードフレーム２６ｂは、半導体チップ２５ｂの主電極と回路パターン２３ａとを電気的、かつ、機械的に接続する。

【0110】

次に、このようなセラミックス回路基板２１が含まれる半導体装置２０の製造方法について第３の実施の形態の製造方法に基づいて図１７～図２０を用いて説明する。図１７及び図１９は、第３の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す平面図である。図１８及び図２０は、第３の実施の形態の半導体装置の製造方法に含まれる搭載工程を示す断面図である。なお、図１７及び図１８は、第１の実施の形態の図４のステップＳ１１ｂ（図６）に対応する工程である。また、図１９及び図２０は、第１の実施の形態の図３のステップＳ１１ｄ（図７）に対応する工程である。また、図１８及び図２０は、図１７及び図１９の一点鎖線Ｙ－Ｙにおける断面図である。なお、これは、半導体チップ２５とリードフレーム２６とを接合する際、接合部材２７の飛散を防止するための第１保護治具を用いた例である。

【0111】

第１の実施の形態のフローチャートと同様にステップＳ１１ａ～Ｓ１１ｃが行われる。第３の実施の形態では、位置合わせ治具３が位置合わせ治具２に搭載される（図１８を参照）。位置合わせ治具３は、平板状を成し、平面視で半導体チップ２５ａ，２５ｂ及びリードフレーム２６ａ，２６ｂに対応する箇所に開口部３ａがそれぞれ形成されている。位置合わせ治具３が位置合わせ治具２に搭載されると、図１７に示されるように、開口部３ａから半導体チップ２５ａ，２５ｂ及びリードフレーム２６ａ，２６ｂが表出している。さらに、位置合わせ治具３は開口部３ａに支持部３ｅが形成されている。支持部３ｅは、開口部３ａの半導体チップ２５ａ，２５ｂの辺に対応する辺の一部に形成されている。このような支持部３ｅは、図１７及び図１８に示したように、枠部３ｂの開口部３ａ側のおもて面から－Ｚ方向、及び、枠部３ｂのおもて面側の内壁面から－Ｘ方向に窪んでいる。なお、第３の実施の形態では、支持部３ｅは、開口部３ａの角部に形成されている。

【0112】

次いで、保護治具４を位置合わせ治具３及び半導体チップ２５に対して架設する架設工程を行う（図３のステップＳ１１ｄ）。この際、用いられる保護治具４は、図１９及び図２０に示されるように、保護部４ｂを含む。保護部４ｂは、位置合わせ治具３にリードフレーム２６ａ，２６ｂが配置された際の、平面視で、位置合わせ治具３の開口部３ａの内壁面とリードフレーム２８が配置される領域との間の隙間を埋設するブロック状を成している。なお、ブロック状の保護部４ｂは、平面視で、Ｕ字状またはＬ字状を成している。すなわち、保護部４ｂは、リードフレーム２６ａ，２６ｂと開口部３ａの内壁面との隙間を内壁面ごとに埋設する直方体がＬ字状またはＵ字状に接続されたものである。また、保護治具４は、保護部４ｂに形成されている梁部４ａをさらに有する。梁部４ａは、保護部４ｂのおもて面と同一平面を成していてもよく、保護部４ｂから外側に突出している。梁部４ａは、保護部４ｂがリードフレーム２６ａ，２６ｂと開口部３ａの内壁面との隙間に配置された際に、支持部３ａに対応する保護部４ｂの箇所に形成されている。したがって、架設工程では、保護治具４の保護部４ｂがリードフレーム２６ａ，２６ｂと開口部３ａの内壁面との間に嵌るように半導体チップ２５ａ，２５ｂ上に搭載される。また、この際、梁部４ａが支持部３ｅに支持される。

【0113】

また、保護治具４の保護部４ｂは、半導体チップ２５ａ，２５ｂに対するリードフレーム２６ａ，２６ｂの接合箇所に応じて設けられる。例えば、図１９の左上の開口部３ａに対して、保護部４ｂはリードフレーム２６ｂの周囲の半導体チップ２５ｂの直交する２辺に対応して配置されている。また、図１９の左下の開口部３ａに対して、保護部４ｂはリードフレーム２６ｂの周囲の半導体チップ２５ｂの３辺に対応して配置されている。

【0114】

次いで、ウェイト５を搭載し（図３のステップＳ１１ｅ）、加熱工程を行う（図３のステップＳ１１ｆ）。この際、保護治具４の保護部４ｂにより半導体チップ２５とリードフレーム２６との間の接合部材２７の片の制御電極２５２への飛散が抑制される。

【0115】

さらに、半導体チップ２５に反りが生じても、保護治具４は、支持部３ｅと半導体チップ２５のおもて面との間に単に架設されているに過ぎない。保護部４ｂはリードフレーム２６ａ，２６ｂと開口部３ａの内壁面との間を上下（±Ｚ方向）に滑りながら移動（摺動）可能に配置されている。したがって、保護治具４は、半導体チップ２５の反りに追随して、Ｚ方向に持ち上げられつつ、接合部材２７の片の制御電極２５２への飛散を抑制することができる。
次に、このような製造治具セット９に含まれる保護治具４の変形例について説明する。

【0116】

［変形例］
保護治具４の変形例について図２１を用いて説明する。図２１は、第３の実施の形態の変形例の半導体装置の製造方法で用いられる保護治具を示す図である。なお、図２１は、図１９に対応している。すなわち、保護治具４の保護部４ｂは、リードフレーム２６ａ，２６ｂと開口部３ａのそれぞれの内壁面との隙間に対応して複数に分割されている。例えば、図２１の左下の開口部３ａに対して、保護部４ｂはリードフレーム２６ｂと開口部３ａの内壁面の３辺の隙間に対してブロック状の保護部材４ｂ１，４ｂ２，４ｂ３に分割されてそれぞれ配置されている。すなわち、保護部４ｂは、開口部３ａの開口縁部の各辺に対応して分割されて、リードフレーム２６ｂと開口部３ａの内壁面の各隙間に配置される。

【0117】

また、保護部４ｂの保護部材４ｂ１，４ｂ２，４ｂ３には、保護部材４ｂ１，４ｂ２，４ｂ３のおもて面と同一平面を成して、保護部材４ｂ１，４ｂ２，４ｂ３から外側に突出する梁部４ａ１，４ａ２，４ａ３がそれぞれ形成されている。さらに、位置合わせ治具３の開口部３ａの開口縁部には、保護部材４ｂ１，４ｂ２，４ｂ３がリードフレーム２６ａ，２６ｂと開口部３ａの内壁面との隙間にそれぞれ配置された際に、梁部４ａ１，４ａ２，４ａ３に対応する支持部がそれぞれ形成されている。保護部材４ｂ１，４ｂ２，４ｂ３はリードフレーム２６ａ，２６ｂと開口部３ａの内壁面との間を上下（±Ｚ方向）に滑りながら移動（摺動）可能に配置されている。また、図２１の左上は、保護部４ｂがリードフレーム２６ｂと開口部３ａの内壁面の２辺の隙間に対して分割されてそれぞれ配置されている場合である。

【0118】

この場合も、保護治具４の保護部４ｂにより半導体チップ２５とリードフレーム２６との間の接合部材２７の片の制御電極２５２への飛散が抑制される。また、半導体チップ２５に反りが生じても、保護治具４は、支持部３ｅと半導体チップ２５のおもて面との間に単に架設されているに過ぎない。特に、当該変形例では、保護部４ｂが分割されているために、半導体チップ２５ａ，２５ｂの反りに対して追随しやすく、また、図１９の場合に比べると、持ち上げられやすい。したがって、保護治具４は、半導体チップ２５の反りに追随して、Ｚ方向に持ち上げられつつ（上下方向に移動可能）、接合部材２７の片や粒子の制御電極２５２への飛散を抑制することができる。なお、制御電極２５２に留まらず、半導体チップ２５のおもて面への飛散を防止することができる。

【符号の説明】

【0119】

１，１ａ，１ｂ 組み立て体
２，３，７，８，１２，１７ 位置合わせ治具
２ａ 位置合わせ領域
２ｂ，３ｂ，５ｂ，７ｂ，８ｂ，１２ｂ，１７ｂ 枠部
２ｃ 底部
３ａ，５ａ，８ａ，１２ａ，１７ａ 開口部
３ｃ，３ｅ１ 凹部
３ｄ，５ｄ，７ｄ，８ｄ，１７ｄ 凸部
３ｅ，８ｅ１，８ｅ２，１７ｅ 支持部
３ｅ２ 軸部
４ 保護治具
４ａ，４ａ１，４ａ２，４ａ３ 梁部
４ａ５ 軸受部
４ｂ 保護部
４ｂ１，４ｂ２，４ｂ３ 保護部材
４ｃ 保護面
５ ウェイト
６ ベース治具
９ 製造治具セット
２０ 半導体装置
２１ セラミックス回路基板
２２ 絶縁板
２３，２３ａ，２３ｂ，２３ｃ 回路パターン
２４ 金属板
２５，２５ａ，２５ｂ 半導体チップ
２６，２６ａ，２６ｂ リードフレーム
２７ 接合部材
２８ 放熱板
２５１ 主電極
２５２ 制御電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】