特開 2022-139933 磁気記憶装置及び磁気記憶装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022139933

(43)【公開日】2022-09-26

(54)【発明の名称】磁気記憶装置及び磁気記憶装置の製造方法

(51)【国際特許分類】

   H01L 21/8239 20060101AFI20220915BHJP

   H01L 43/08 20060101ALI20220915BHJP

   H01L 43/12 20060101ALI20220915BHJP

   H01L 43/10 20060101ALI20220915BHJP

【ＦＩ】

H01L27/105 447

H01L43/08 Z

H01L43/12

H01L43/10

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2021040518

(22)【出願日】2021-03-12

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100103034

【弁理士】

【氏名又は名称】野河 信久

(74)【代理人】

【識別番号】100075672

【弁理士】

【氏名又は名称】峰 隆司

(74)【代理人】

【識別番号】100153051

【弁理士】

【氏名又は名称】河野 直樹

(74)【代理人】

【識別番号】100162570

【弁理士】

【氏名又は名称】金子 早苗

(72)【発明者】

【氏名】秋山 直紀

(72)【発明者】

【氏名】吉野 健一

【テーマコード（参考）】

4M119

5F092

【Ｆターム（参考）】

4M119AA19

4M119BB01

4M119CC05

4M119DD17

4M119DD24

4M119DD37

4M119DD42

4M119DD52

4M119JJ13

5F092AA11

5F092AB07

5F092AC12

5F092AD23

5F092AD25

5F092BB36

5F092BB43

5F092BC04

5F092BC43

5F092BE11

5F092BE15

5F092BE25

5F092CA09

(57)【要約】

【課題】 磁気特性の劣化を抑制された磁気記憶装置を提供する。
【解決手段】 一実施形態による磁気記憶装置は、第１導電体と、第１導電体の上面上の可変抵抗材料と、可変抵抗材料の上面上の第２導電体と、第２導電体の上面上の、窒化物以外の第１絶縁体と、第１絶縁体の上面上の磁気抵抗効果素子と、第１絶縁体の側面上に位置し、第２導電体の側面上と磁気抵抗効果素子の側面上とに亘る第３導電体と、を備える。
【選択図】 図５

【特許請求の範囲】

【請求項1】

第１導電体と、
前記第１導電体の上面上の可変抵抗材料と、
前記可変抵抗材料の上面上の第２導電体と、
前記第２導電体の上面上の、窒化物以外の第１絶縁体と、
前記第１絶縁体の上面上の磁気抵抗効果素子と、
前記第１絶縁体の側面上に位置し、前記第２導電体の側面上と前記磁気抵抗効果素子の側面上とに亘る第３導電体と、
を備える磁気記憶装置。

【請求項2】

前記第２導電体は、前記磁気抵抗効果素子と接しない、
請求項１に記載の磁気記憶装置。

【請求項3】

前記磁気抵抗効果素子は、
第１強磁性層と、
前記第１強磁性層の上面上の第１絶縁層と、
前記第１絶縁層の上面上の第２強磁性層と、
を備え、
前記第３導電体は、前記第２導電体の前記側面上と前記第１強磁性層の側面上とに亘る、
請求項１に記載の磁気記憶装置。

【請求項4】

前記第３導電体は、前記第２導電体に含まれる材料と同じ材料を含む、
請求項１に記載の磁気記憶装置。

【請求項5】

前記第２導電体は、窒化チタン、アルミニウム、タンタル、タングステン、銅、炭素の１つ以上を含み、
前記第３導電体は、窒化チタン、アルミニウム、タンタル、タングステン、銅、炭素のうちの前記第２導電体に含まれる１つ以上を含む、
請求項１に記載の磁気記憶装置。

【請求項6】

前記第２導電体は、第２側面を備え、
前記第２導電体の前記側面は、前記第２側面の前記第２側面の上方に位置し、
前記第１絶縁体の前記側面は、前記第２導電体の前記第２側面の延長線からずれている、
請求項１に記載の磁気記憶装置。

【請求項7】

第１導電体と、
前記第１導電体の上面上の可変抵抗材料と、
前記可変抵抗材料の上面上の第２導電体と、
前記第２導電体の上面上の、窒化物以外の第１絶縁体と、
前記第１絶縁体中に位置し、前記第２導電体の上面と接する底面を有する第３導電体と、
前記第１絶縁体の上面上及び前記第３導電体の上面上の磁気抵抗効果素子と、
を備える磁気記憶装置。

【請求項8】

前記第３導電体は、前記第１絶縁体の底面から上面に亘って延びる柱状の形状を有する、
請求項７に記載の磁気記憶装置。

【請求項9】

前記第１絶縁体と前記第３導電体は、相違する結晶構造を有する、
請求項７に記載の磁気記憶装置。

【請求項10】

前記第３導電体は、ペロブスカイト構造又はスピネル構造を含む、
請求項７に記載の磁気記憶装置。

【請求項11】

第１導電体を形成することと、
前記第１導電体の上面上に可変抵抗材料を形成することと、
前記可変抵抗材料の上面上に第２導電体を形成することと、
前記第２導電体の上面の第１部分の上に、窒化物以外の第１絶縁体を形成することと、
前記第１絶縁体の上面上に磁気抵抗効果素子を形成することと、
前記第２導電体の側面上、前記第１絶縁体の側面上、及び前記磁気抵抗効果素子の側面上に亘る第３導電体を形成することと、
を備える磁気記憶装置の製造方法。

【請求項12】

前記第３導電体を形成することは、前記第２導電体の前記上面の第１部分から除去された材料を前記第２導電体の側面上、前記第１絶縁体の側面上、及び前記磁気抵抗効果素子の側面上に形成することを含む、
請求項１１に記載に磁気記憶装置の製造方法。

【請求項13】

前記第３導電体を形成することは、前記第２導電体の前記上面の前記第１部分にイオンのビームを照射することを含む、
請求項１１に記載に磁気記憶装置の製造方法。

【請求項14】

前記磁気抵抗効果素子を形成することは、前記磁気抵抗効果素子を前記第２導電体に接しないように形成することを含む、
請求項１１に記載の磁気記憶装置の製造方法。

【請求項15】

前記第１導電体、前記可変抵抗材料、及び前記第２導電体を部分的に除去することをさらに備える、
請求項１１に記載の磁気記憶装置の製造方法。

【請求項16】

前記磁気抵抗効果素子を形成することは、
前記第１絶縁体の前記上面上に第１強磁性層を形成することと、
前記第１強磁性層の上面上に第１絶縁層を形成することと、
前記第１絶縁層の上面上に第２強磁性層を形成することと、
を含む、
請求項１１に記載の磁気記憶装置の製造方法。

【請求項17】

前記第２導電体は、窒化チタン、アルミニウム、タンタル、タングステン、銅、炭素の１つ以上を含み、
前記第３導電体は、窒化チタン、アルミニウム、タンタル、タングステン、銅、炭素のうちの前記第２導電体に含まれる１つ以上を含む、
請求項１１に記載の磁気記憶装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、概して磁気記憶装置に関する。

【背景技術】

【0002】

記憶装置の一種として、磁気記憶装置が知られている。磁気記憶装置は、磁気抵抗効果を奏する素子を含んだメモリセルを用いてデータを記憶する。磁気記憶装置の特性の向上のために、メモリセルの磁気特性の劣化を抑制することが望まれる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－１１４６４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

磁気特性の劣化を抑制された磁気記憶装置を提供しようとするものである。

【課題を解決するための手段】

【0005】

一実施形態による磁気記憶装置は、第１導電体と、上記第１導電体の上面上の可変抵抗材料と、上記可変抵抗材料の上面上の第２導電体と、上記第２導電体の上面上の、窒化物以外の第１絶縁体と、上記第１絶縁体の上面上の磁気抵抗効果素子と、上記第１絶縁体の側面上に位置し、上記第２導電体の側面上と上記磁気抵抗効果素子の側面上とに亘る第３導電体と、を備える。

【図面の簡単な説明】

【0006】

【図1】図１は、第１実施形態の磁気記憶装置の機能ブロック及び関連する要素を示す。

【図2】図２は、第１実施形態のメモリセルアレイの回路図である。

【図3】図３は、第１実施形態のメモリセルアレイの一部の断面の構造を示す。

【図4】図４は、第１実施形態のメモリセルアレイの一部の断面の構造を示す。

【図5】図５は、第１実施形態のメモリセルの構造の例の断面を示す。

【図6】図６は、第１実施形態のメモリセルの構造の製造工程の間の一状態を示す。

【図7】図７は、図６に後続する状態を示す。

【図8】図８は、図７に後続する状態を示す。

【図9】図９は、第２実施形態のメモリセルの構造の例の断面を示す。

【図10】図１０は、第２実施形態のメモリセルの構造の製造工程の間の一状態を示す。

【図11】図１１は、図１０に後続する状態を示す。

【図12】図１２は、図１１に後続する状態を示す。

【発明を実施するための形態】

【0007】

以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一の参照符号を付され、繰返しの説明は省略される場合がある。

【0008】

図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。

【0009】

本明細書及び特許請求の範囲において、或る第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時或いは選択的に導電性となる要素を介して第２要素に接続されていることを含む。

【0010】

以下、ｘｙｚ直交座標系が用いられて、実施形態が記述される。

【0011】

１．第１実施形態
１．１．構造（構成）
１．１．１．全体の構造
図１は、第１実施形態の磁気記憶装置の機能ブロックを示す。図１に示されるように、磁気記憶装置１は、メモリコントローラ２により制御される。磁気記憶装置１は、メモリセルアレイ１１、入出力回路１２、制御回路１３、ロウ選択回路１４、カラム選択回路１５、書込み回路１６、及び読出し回路１７を含む。

【0012】

メモリセルアレイ１１は、複数のメモリセルＭＣ、複数のワード線ＷＬ、及び複数のビット線ＢＬを含む。メモリセルＭＣは、データを不揮発に記憶することができる。各メモリセルＭＣは、１つのワード線ＷＬ及び１つのビット線ＢＬと接続されている。ワード線ＷＬは行（ロウ）と関連付けられている。ビット線ＢＬは列（カラム）と関連付けられている。１つの行の選択及び１つの列の選択により、１つのメモリセルＭＣが特定される。

【0013】

入出力回路１２は、メモリコントローラ２から、制御信号ＣＮＴ、コマンドＣＭＤ、アドレス信号ＡＤＤ、データ（書込みデータ）ＤＡＴを受け取る。入出力回路１２は、メモリコントローラ２にデータ（読出しデータ）ＤＡＴを送信する。

【0014】

ロウ選択回路１４は、入出力回路１２からアドレス信号ＡＤＤを受け取り、受け取られたアドレス信号ＡＤＤにより特定される行と関連付けられた１つのワード線ＷＬを選択された状態にする。

【0015】

カラム選択回路１５は、入出力回路１２からアドレス信号ＡＤＤを受け取り、受け取られたアドレス信号ＡＤＤにより特定される列と関連付けられた複数のビット線ＢＬを選択された状態にする。

【0016】

制御回路１３は、入出力回路１２から制御信号ＣＮＴ及びコマンドＣＭＤを受け取る。制御回路１３は、制御信号ＣＮＴによって指示される制御及びコマンドＣＭＤに基づいて、書込み回路１６及び読出し回路１７を制御する。具体的には、制御回路１３は、メモリセルアレイ１１へのデータの書込みの間に、データ書込みに使用される電圧を書込み回路１６に供給する。また、制御回路１３は、メモリセルアレイ１１からのデータの読出しの間に、データ読出しに使用される電圧を読出し回路１７に供給する。

【0017】

書込み回路１６は、入出力回路１２から書込みデータＤＡＴを受け取り、制御回路１３の制御及び書込みデータＤＡＴに基づいて、データ書込みに使用される電圧をカラム選択回路１５に供給する。

【0018】

読出し回路１７は、制御回路１３の制御に基づいて、データ読出しに使用される電圧を使用して、メモリセルＭＣに保持されているデータを割り出す。割り出されたデータは、読出しデータＤＡＴとして、入出力回路１２に供給される。読出し回路１７は、センスアンプを含む。

【0019】

１．１．２．メモリセルアレイの回路構成
図２は、第１実施形態のメモリセルアレイ１１の回路図である。図２に示されるように、メモリセルアレイ１１は、Ｍ＋１（Ｍは自然数）本のワード線ＷＬＡ（ＷＬＡ＜０＞、ＷＬＡ＜１＞、…、ＷＬＡ＜Ｍ＞）及びＭ＋１本のワード線ＷＬＢ（ＷＬＢ＜０＞、ＷＬＢ＜１＞、…、ＷＬＢ＜Ｍ＞）を含む。メモリセルアレイ１１はまた、Ｎ＋１（Ｎは自然数）本のビット線ＢＬ（ＢＬ＜０＞、ＢＬ＜１＞、…、ＢＬ＜Ｎ＞）を含む。

【0020】

各メモリセルＭＣ（ＭＣＡ及びＭＣＢ）は、第１ノード及び第２ノードを有する。各メモリセルＭＣは、第１ノードにおいて１本のワード線ＷＬと接続され、第２ノードにおいて１本のビット線ＢＬと接続されている。より具体的には、メモリセルＭＣＡは、αが０以上Ｍ以下の整数の全てのケース及びβが０以上Ｎ以下の整数の全てのケースの全ての組合せについて、メモリセルＭＣＡ＜α，β＞を含み、メモリセルＭＣＡ＜α，β＞は、ワード線ＷＬＡ＜α＞とビット線ＢＬ＜β＞との間に接続される。同様に、メモリセルＭＣＢは、αが０以上Ｍ以下の整数の全てのケース及びβが０以上Ｎ以下の整数の全てのケースの全ての組合せについて、メモリセルＭＣＢ＜α，β＞を含み、メモリセルＭＣＢ＜α，β＞は、ワード線ＷＬＢ＜α＞とビット線ＢＬ＜β＞との間に接続される。

【0021】

各メモリセルＭＣは、１つの磁気抵抗効果素子ＶＲ（ＶＲＡ又はＶＲＢ）及び１つのセレクタＳＥ（ＳＥＡ又はＳＥＢ）を含む。より具体的には、αが０以上Ｍ以下の整数の全てのケース及びβが０以上Ｎ以下の整数の全てのケースの全ての組合せについて、メモリセルＭＣＡ＜α、β＞は、磁気抵抗効果素子ＶＲＡ＜α，β＞及びセレクタＳＥＡ＜α，β＞を含む。さらに、αが０以上Ｍ以下の全てのケース及びβが０以上Ｎ以下の整数の全てのケースの全ての組合せについて、メモリセルＭＣＢ＜α，β＞は、磁気抵抗効果素子ＶＲＢ＜α，β＞及びセレクタＳＥＢ＜α，β＞を含む。

【0022】

各メモリセルＭＣにおいて、磁気抵抗効果素子ＶＲとセレクタＳＥは直列に接続されている。磁気抵抗効果素子ＶＲは１本のワード線ＷＬと接続されており、セレクタＳＥは１本のビット線ＢＬと接続されている。

【0023】

磁気抵抗効果素子ＶＲは、低抵抗の状態と高抵抗の状態との間を切り替わることができる。磁気抵抗効果素子ＶＲは、２つの抵抗状態の違いを利用して、１ビットのデータを記憶することができる。

【0024】

セレクタＳＥは、例えば以下に記述されるようなスイッチング素子であることが可能である。スイッチング素子は、２つの端子を有し、２端子間に第１閾値未満の電圧が第１方向に印加されている場合、そのスイッチング素子は高抵抗状態、例えば電気的に非導通状態である（オフ状態である）。一方、２端子間に第１閾値以上の電圧が第１方向に印加されている場合、そのスイッチング素子は低抵抗状態、例えば電気的に導通状態である（オン状態である）。スイッチング素子は、さらに、このような第１方向に印加される電圧の大きさに基づく高抵抗状態及び低抵抗状態の間の切り替わりの機能と同じ機能を、第１方向と反対の第２方向についても有する。すなわち、スイッチング素子は、双方向スイッチング素子である。スイッチング素子のオン又はオフにより、当該スイッチング素子と接続された磁気抵抗効果素子ＶＲへの電流の供給の有無、すなわち当該磁気抵抗効果素子ＶＲの選択又は非選択が制御されることが可能である。

【0025】

１．１．３．メモリセルアレイの構造
図３及び図４は、第１実施形態のメモリセルアレイ１１の一部の断面の構造を示す。図３は、ｘｚ面に沿った断面を示し、図４は、ｙｚ面に沿った断面を示す。

【0026】

図３及び図４に示されるように、半導体基板（図示せず）の上方に複数の導電体２１が設けられている。導電体２１は、ｙ軸に沿って延び、ｘ軸に沿って並ぶ。各導電体２１は、１つのワード線ＷＬとして機能する。

【0027】

各導電体２１は、上面において、複数のメモリセルＭＣＢのそれぞれの底面と接続されている。メモリセルＭＣＢは、ｘｙ面において、例えば円の形状を有する。メモリセルＭＣＢは各導電体２１上でｙ軸に沿って並んでおり、このような配置によってメモリセルＭＣＢはｘｙ面において行列状に配列されている。各メモリセルＭＣＢは、セレクタＳＥＢとして機能する構造と、磁気抵抗効果素子ＶＲＢとして機能する構造を含む。セレクタＳＥＢとして機能する構造及び磁気抵抗効果素子ＶＲＢとして機能する構造は、各々、後述のように１又は複数の層を含む。

【0028】

メモリセルＭＣＢの上方に、複数の導電体２２が設けられている。導電体２２は、ｘ軸に沿って延び、ｙ軸に沿って並ぶ。各導電体２２は、底面において、ｘ軸に沿って並ぶ複数のメモリセルＭＣＢのそれぞれの上面と接している。各導電体２２は、１つのビット線ＢＬとして機能する。

【0029】

各導電体２２は、上面において、複数のメモリセルＭＣＡのそれぞれの底面と接続されている。メモリセルＭＣＡは、ｘｙ面において、例えば円の形状を有する。メモリセルＭＣＡは各導電体２２上でｘ軸に沿って並んでおり、このような配置によってメモリセルＭＣＡはｘｙ面において行列状に配列されている。各メモリセルＭＣＡは、セレクタＳＥＡとして機能する構造と、磁気抵抗効果素子ＶＲＡとして機能する構造を含む。セレクタＳＥＡとして機能する構造及び磁気抵抗効果素子ＶＲＡとして機能する構造は、各々、後述のように１又は複数の層を含む。

【0030】

ｙ軸に沿って並ぶ複数のメモリセルＭＣＡのそれぞれの上面上に、さらなる導電体２１が設けられている。

【0031】

１．１．４．メモリセルの構造
図５は、第１実施形態のメモリセルの構造の例の断面を示す。図５は、導電体２２が位置する層と、当該層からｚ軸に沿って１つ上の導電体２１が位置する層までの構造を示す。すなわち、図５に示されるメモリセルＭＣは、メモリセルＭＣＡに相当する。

【0032】

図５に示されるように、図示せぬ半導体基板の上方に、層間絶縁体２３が設けられている。層間絶縁体２３中に導電体２２が設けられている。各導電体２２の上面上に、メモリセルＭＣが位置する。各メモリセルＭＣは、セレクタＳＥ、絶縁体２８、磁気抵抗効果素子ＶＲ、ハードマスク３５、及び導電体４１を含む。メモリセルＭＣは、さらなる層を含んでいても良い。

【0033】

各セレクタＳＥは、１つの導電体２２の上面上に位置し、側面においてテーパー状になっている。各セレクタＳＥは、例えば、円錐台の形状を有し得る。セレクタＳＥが円錐台の形状を有する場合、セレクタＳＥの図５に示される断面と異なる断面での構造は、図５に示されるとともに以下に記述される構造と同じである。

【0034】

セレクタＳＥは、下部電極２４、可変抵抗材料（可変抵抗材料層）２５、及び上部電極２６を含む。

【0035】

下部電極２４は導電体２２の上面上に位置し、例えば、窒化チタン（ＴｉＮ）を含むか、ＴｉＮから実質的に構成される。本明細書及び特許請求の範囲において、「実質的に」を含んだ「実質的に構成される」又は「実質的になる」及び同種の記載は、「実質的に構成される」要素が、意図せぬ不純物を含むことを許容することを意味する。

【0036】

可変抵抗材料２５は、例えば２端子間スイッチング素子であり、２端子のうちの第１端子は可変抵抗材料２５の上面及び底面の一方であり、２端子のうちの第２端子は可変抵抗材料２５の上面及び底面の他方である。２端子間に印加される電圧が閾値以下の場合、そのスイッチング素子は“高抵抗”状態、例えば電気的に非導通状態である。２端子間に印加される電圧が閾値以上の場合、スイッチング素子は“低抵抗”状態、例えば電気的に導通状態である。可変抵抗材料２５は、絶縁体からなる材料で形成されており、イオン注入により導入されたドーパントを含有する。絶縁体は、例えば、酸化物を含み、ＳｉＯ_２或いはＳｉＯ_２から実質的に構成された材料を含む。ドーパントは、例えば、ヒ素（Ａｓ）、ゲルマニウム（Ｇｅ）を含む。

【0037】

上部電極２６は可変抵抗材料２５の上面上に位置し、例えば、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、及び炭素（Ｃ）の１つ以上を含むか、ＴｉＮ、Ａｌ、Ｔａ、Ｗ、Ｃｕ、及びＣの１つ以上から実質的に構成される。上部電極２６は、下端を含む下部２６Ｂ及び上端を含む上部２６Ｔからなる。上部電極２６は、側面のうちの、下部２６Ｂと上部２６Ｔの境界において階段状になっている。すなわち、上部２６Ｔの側面は、下部２６Ｂの側面の延長線上にない。換言すると、下部２６Ｂの上端、すなわち、上部２６Ｔとの境界の面積は、上部２６Ｔの下端、すなわち、下部２６Ｂとの境界の面積より大きい。

【0038】

各上部電極２６の上面上に、絶縁体２８が位置する。各絶縁体２８は、窒化物以外の材料を含むか、窒化物以外の材料から実質的に構成される。各絶縁体２８は、側面においてテーパー状になっている。各絶縁体２８は、例えば、円錐台の形状を有し得る。絶縁体２８が円錐台の形状を有する場合、絶縁体２８の図５に示される断面と異なる断面での構造は、図５に示されるとともに以下に記述される構造と同じである。

【0039】

絶縁体２８は、上部電極２６と、絶縁体２８の上方の絶縁層３２との間隔を広げることを意図されている。すなわち、絶縁層３２が、後述される理由により、上部電極２６から十分に離れていることが求められ、その目的が達せられるように絶縁体２８の厚さ（ｚ軸に沿った寸法）が決定される。上部電極２６と絶縁層３２の間には、絶縁体２８に加えて、後述のように、強磁性層３１が位置する。このため、絶縁体２８は、上部電極２６と強磁性層３１との間の望まれる間隔と強磁性層３１の厚さとの差に等しい大きさの厚さを有する。

【0040】

各絶縁体２８の上面上に、１つの磁気抵抗効果素子ＶＲが位置する。磁気抵抗効果素子ＶＲは、側面においてテーパー状になっている。各磁気抵抗効果素子ＶＲは、例えば、円錐台の形状を有し得る。磁気抵抗効果素子ＶＲが円錐台の形状を有する場合、磁気抵抗効果素子ＶＲの図５に示される断面と異なる断面での構造は、図５に示されるとともに以下に記述される構造と同じである。例えば、各磁気抵抗効果素子ＶＲの側面は、絶縁体２８の側面と連続している。

【0041】

各磁気抵抗効果素子ＶＲは、トンネル磁気抵抗効果を示し、例えば、磁気トンネル接合（Magnetic Tunnel Junction； ＭＴＪ）を含む素子（ＭＴＪ素子）である。以下の記述及び図面は、磁気抵抗効果素子ＶＲが、ＭＴＪ素子である例に基づく。

【0042】

具体的には、磁気抵抗効果素子ＶＲは、強磁性層３１、絶縁層３２、及び強磁性層３３を含む。例として、図５に示されるように、絶縁層３２は強磁性層３１の上面上に位置し、強磁性層３３は絶縁層３２の上面上に位置する。

【0043】

強磁性層３１は、強磁性層３１、絶縁層３２、及び強磁性層３３の界面を貫く方向に沿った磁化容易軸を有し、例えば界面に対して４５°以上９０°以下の角度の磁化容易軸を有し、例えば界面と直交する方向に沿った磁化容易軸を有する。強磁性層３１の磁化の向きは磁気記憶装置１でのデータの読出し及び書込みによっても不変であることを意図されている。強磁性層３１は、いわゆる参照層として機能することができる。強磁性層３１は、複数の層を含んでいてもよい。

【0044】

絶縁層３２は、例えば、酸化マグネシウム（ＭｇＯ）を含むか、ＭｇＯから実質的に構成され、いわゆるトンネルバリアとして機能する。

【0045】

強磁性層３３は、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含むか、ＣｏＦｅＢ又はＦｅＢから実質的に構成される。強磁性層３３は、強磁性層３１、絶縁層３２、及び強磁性層３３の界面を貫く方向に沿った磁化容易軸を有し、例えば界面に対して４５°以上９０°以下の角度の磁化容易軸を有し、例えば界面と直交する方向に沿った磁化容易軸を有する。強磁性層３３の磁化の向きはデータ書込みによって可変であり、強磁性層３３は、いわゆる記憶層として機能することができる。

【0046】

強磁性層３３の磁化の向きが強磁性層３１の磁化の向きと平行であると、磁気抵抗効果素子ＶＲは、或る低い抵抗を有する。強磁性層３３の磁化の向きが強磁性層３１の磁化の向きと反平行であると、磁気抵抗効果素子ＶＲは、強磁性層３１と３３の磁化の向きが反平行である場合の抵抗よりも高い抵抗を有する。

【0047】

強磁性層３３から強磁性層３１に向かって或る大きさの書込み電流が流れると、強磁性層３３の磁化の向きは強磁性層３１の磁化の向きと平行になる。一方、強磁性層３１から強磁性層３３に向かって別の或る大きさの書込み電流が流れると、強磁性層３３の磁化の向きは強磁性層３１の磁化の向きと反平行になる。

【0048】

ハードマスク３５は、磁気抵抗効果素子ＶＲの上面上、例えば、強磁性層３３の上面上に位置する。ハードマスク３５は、導電体からなり、例えば、ＴｉＮを含むか、ＴｉＮから実質的に構成される。

【0049】

導電体４１は、上部電極２６の材料と同じ材料を含むか、上部電極２６の材料と同じ材料から実質的に構成される。導電体４１は、後述のように、上部電極２６の一部から除去された材料を含む。導電体４１は、絶縁体２８の側面の全体を覆う。

【0050】

導電体４１は、下端を含む下部において、上部電極２６の側面と部分的に接しており、例えば、上部電極２６の側面を部分的に覆う。すなわち、導電体４１は、上部電極２６の上部２６Ｔの側面と接しており、例えば、上部電極２６の上部２６Ｔの側面を覆う。導電体４１はまた、下部において、上部電極２６の下部２６Ｂの上面と接する。例えば、導電体４１の側面は、導電体４１の下部において、セレクタＳＥの側面、特に上部電極２６の側面と連続している。

【0051】

導電体４１は、下部において、上部電極２６の側面の全体を覆っていてもよい。ただし、導電体４１は、可変抵抗材料２５とは接していない必要がある。磁気記憶装置１の製造の過程で導電体４１が意図せずに可変抵抗材料２５と接することを防止するために、導電体４１の下端は、可変抵抗材料２５の上端から十分に離れているとよい。例えば、導電体４１の下端は、上部電極２６の厚さの半分の大きさを超える大きさだけ、可変抵抗材料２５の上端と離れていることが可能である。すなわち、導電体４１の下端は、上部電極２６のｚ方向での中間の位置よりもｚ軸に沿って上側に位置する。

【0052】

一方、導電体４１は、上部電極２６に対して、絶縁体２８を迂回する電流経路を提供する。このため、上部電極２６に流入する電流及び上部電極２６から流出する電流に対する抵抗を抑制するために、導電体４１と上部電極２６とが接触している面積が大きくされることが可能である。接触面積は、導電体４１の下端が上部電極２６の下端に近いほど、大きい。よって、接触面積の確保、及び導電体４１と可変抵抗材料２５との間の距離の確保の２つの要素のバランスに基づいて、導電体４１の下端の位置が決定されることが可能である。

【0053】

導電体４１はまた、上端を含む上部において、強磁性層３１の側面と部分に接しており、例えば、強磁性層３１の側面を部分的に覆う。すなわち、導電体４１は、上端を含む上部において、強磁性層３１の側面うちの下端を含む部分と接しており、例えば、強磁性層３１の側面うちの下端を含む部分を覆う。

【0054】

導電体４１は、強磁性層３１に対して、絶縁体２８を迂回する電流経路を提供する。このため、強磁性層３１に流入する電流及び強磁性層３１から流出する電流に対する抵抗を抑制するために、導電体４１と強磁性層３１とが接触している面積が大きくされることが可能である。接触面積は、導電体４１の上端が強磁性層３１の上端に近いほど、大きい。

【0055】

一方、導電体４１の材料が、磁気抵抗効果素子ＶＲ中の強磁性層に接することにより、導電体４１の材料が付着した強磁性層の磁気特性を劣化させる可能性がある。上記のように、導電体４１の材料は、上部電極２６の材料と同じ材料を含む。よって、上部電極２６の材料が、磁気抵抗効果素子ＶＲ中の強磁性層に接することにより、上部電極２６の材料が付着した強磁性層の磁気特性を劣化させる可能性がある。このため、導電体４１が、強磁性層３１の側面に付着することは抑制されることが望ましい場合がある。よって、導電体４１と強磁性層３１の界面の抵抗の大きさと、導電体４１の材料による強磁性層３１の磁気特性の劣化の程度の２つの要素のバランスに基づいて、導電体４１の上端の位置が決定されることが可能である。

【0056】

導電体４１は、上部電極２６と強磁性層３１に亘って延びており、よって、導電体４１は、上部電極２６と強磁性層３１との間の電流経路として機能できる。

【0057】

図５に示される磁気記憶装置１の構造のうちの要素を設けられていない領域は、層間絶縁体を設けられることが可能である。さらに、メモリセルＭＣの表面を覆う絶縁体が設けられ得る。

【0058】

１．２．製造方法
図６～図８は、第１実施形態の磁気記憶装置の一部の製造工程の間の状態を順に示す。図６～図８は、図５に示される断面と同じ断面を示す。

【0059】

図６に示されるように、導電体２２、層間絶縁体２３、下部電極２４Ａ、可変抵抗材料２５Ａ、上部電極２６Ａ、絶縁体２８Ａ、強磁性層３１Ａ、絶縁層３２Ａ、強磁性層３３Ａ、及びハードマスク３５Ａが形成される。すなわち、層間絶縁体２３中に複数の導電体２２が形成される。次いで、層間絶縁体２３の上面及び導電体２２の上面上に、下部電極２４Ａ、可変抵抗材料２５Ａ、上部電極２６Ａ、絶縁体２８Ａ、強磁性層３１Ａ、絶縁層３２Ａ、強磁性層３３Ａ、及びハードマスク３５Ａが、この順に堆積される。堆積の方法の例は、化学気相成長（Chemical Vapor Deposition； ＣＶＤ）、及びスパッタリングを含む。下部電極２４Ａ、可変抵抗材料２５Ａ、上部電極２６Ａ、絶縁体２８Ａ、強磁性層３１Ａ、絶縁層３２Ａ、及び強磁性層３３Ａは、後の工程によって、それぞれ、下部電極２４、可変抵抗材料２５、上部電極２６、絶縁体２８、強磁性層３１、絶縁層３２、及び強磁性層３３へと成形される要素である。ハードマスク３５Ａは、磁気抵抗効果素子ＶＲが形成される予定の領域の直上において残存し、その他の領域において開口３５Ａ１を有する。開口３５Ａ１は、ハードマスク３５Ａの上面から底面に亘る。

【0060】

図７に示されるように、絶縁体２８Ｂ、強磁性層３１Ｂ、絶縁層３２Ｂ、及び強磁性層３３Ｂの複数の組が形成される。すなわち、ここまでの工程によって得られる構造が、イオンビームエッチング（Ion Beam Etching； ＩＢＥ）により部分的に除去される。図７の工程で行われるＩＢＥは、第１ＩＢＥと称される場合がある。

【0061】

第１ＩＢＥのイオンビームは、ｚ軸に対して角度を有する。このようなイオンビームは、ハードマスク３５Ａの開口３５Ａ１の中へと侵入し、開口３５Ａ１内で露出している要素を部分的に除去する。一部のイオンビームは、ハードマスク３５Ａにより阻まれて、すなわち、ハードマスク３５Ａによるシャドーイング効果によって、開口３５Ａ１内の深い領域に到達しない。しかし、ハードマスク３５Ａも第１ＩＢＥによって部分的に除去され、第１ＩＢＥの進行に伴ってハードマスク３５Ａの上面は徐々に低下する。この結果、第１ＩＢＥの進行とともに、イオンビームは、開口３５Ａ１内のより深い領域に到達するようになる。第１ＩＢＥは、第１ＩＢＥの対象の構造をｚ軸を中心として回転しながら行われる。このため、第１ＩＢＥの進行に伴って、エッチングに晒される要素のｘｙ面における縁は、当該要素の中心に向かって均等に近づいていく。第１ＩＢＥは、少なくとも、絶縁体２８Ａ、強磁性層３１Ａ、絶縁層３２Ａ、及び強磁性層３３Ａが部分的に除去されて上部電極２６Ａの上面が露出するまで継続される。

【0062】

第１ＩＢＥにより、絶縁体２８Ａ、強磁性層３１Ａ、絶縁層３２Ａ、及び強磁性層３３Ａは、部分的に除去されて、それぞれ、絶縁体２８Ｂ、強磁性層３１Ｂ、絶縁層３２Ｂ、及び強磁性層３３Ｂがへと成形される。また、第１ＩＢＥにより、ハードマスク３５Ａは、ハードマスク３５Ｂとなる。

【0063】

上部電極２６Ａのうち、絶縁体２８Ｂの間で露出している部分は、上部電極２６Ａの部分２６ＡＥとして引用される。

【0064】

図８に示されるように、導電体４１が形成される。すなわち、ここまでの工程によって得られる構造が、ＩＢＥにより部分的に除去される。図８の工程で行われるＩＢＥは、第２ＩＢＥと称される場合がある。第２ＩＢＥは、第１ＩＢＥの実行に使用される条件と異なる条件で行われる。相違する条件は、少なくとも、イオンビームの角度を含む。第２ＩＢＥで使用されるイオンビームのｚ軸に対する角度は、第１ＩＢＥ使用されるイオンビームのｚ軸に対する角度より小さく、例えば、０°に近い。

【0065】

第２ＩＢＥにより、上部電極２６Ａの部分２６ＡＥは部分的に除去され、部分２６ＡＥの上面が低下する。この結果、上部電極２６Ａのうち、部分２６ＡＥ以外の部分が残存して、上部２６Ｔが形成される。

【0066】

第２ＩＢＥは、エッチング対象の材料から除去された材料を周囲に飛散させる。例えば、第２ＩＢＥによる上部電極２６Ａの部分２６ＡＥの部分的除去は、上部電極２６Ａの材料の元素を飛散させる。飛散した元素は、飛散の起点の周囲の要素に再度堆積し得る。再堆積は、飛散の起点に最も近い、絶縁体２８の側面において起こり得る。この再堆積によって、導電体４１が形成される。導電体４１は、このような形成のされ方に起因して、上部電極２６Ａの材料と同じ材料を主に含む。導電体４１は、上部電極２６Ａの材料を主成分として含むのに加えて、第２ＩＢＥの実行に起因する他の材料も含み得る。このため、導電体４１は、上部電極２６Ａの材料と完全に同じ材料からは構成されない場合がある。

【0067】

図５を参照して記述されるように、導電体４１は、上部電極２６と強磁性層３１に亘って延びる。このため、第２ＩＢＥは、第２ＩＢＥによって導電体４１が上部電極２６と強磁性層３１に亘って形成されるように再堆積が生じることを可能にする条件で行われる。条件は、イオンビームの速度（イオンビームの照射のエネルギー）、イオンビームの角度、及びイオンの元素（すなわち、質量）の１つ以上を含む。強磁性層３１の側面に達する導電体４１の形成のための条件は、絶縁体２８（絶縁体２８Ｂ）の厚さに少なくとも一部依存する。このため、条件の決定に、絶縁体２８の厚さが考慮される。

【0068】

第２ＩＢＥにより、絶縁体２８Ｂ、強磁性層３１Ｂ、絶縁層３２Ｂ、及び強磁性層３３Ａも、若干、部分的に除去されて、それぞれ、絶縁体２８、強磁性層３１、絶縁層３２、及び強磁性層３３へと成形される。また、第２ＩＢＥにより、ハードマスク３５Ｂは、ハードマスク３５となる。

【0069】

次に、図５に示されるように、上部電極２６、可変抵抗材料２５、及び下部電極２４が形成される。すなわち、上部電極２６Ａ、可変抵抗材料２５Ａ、及び下部電極２４Ａが部分的に除去されて、それぞれ、上部電極２６、可変抵抗材料２５、及び下部電極２４へと成形される。上部電極２６Ａ、可変抵抗材料２５Ａ、及び下部電極２４Ａの部分的な除去は、任意の方法で行われることが可能である。例えば、上部電極２６、可変抵抗材料２５、及び下部電極２４の形成は、図８の工程のＩＢＥが継続されることにより行われることが可能である。又は、上部電極２６、可変抵抗材料２５、及び下部電極２４の形成は、反応性イオンエッチング（Reactive Ion Etching； ＲＩＥ）により行われることが可能である。

【0070】

１．３．利点（効果）
第１実施形態によれば、以下に記述されるように、高い特性を有するメモリセルが提供されることが可能である。

【0071】

メモリセルの参考用の構造として、第１実施形態と同じ構造のセレクタＳＥの上面上に、磁気抵抗効果素子ＶＲが設けられることが可能である。そのような構造は、第１実施形態と同じく、ＩＢＥにより形成され得る。すなわち、第１実施形態の図６と同様に、下から順に積層された下部電極２４Ａ、可変抵抗材料２５Ａ、上部電極２６Ａ、強磁性層３１Ａ、絶縁層３２Ａ、及び強磁性層３３ＡがＩＢＥにより成形される。第１実施形態と異なり、絶縁体２８Ａは設けられず、よって、上部電極２６Ａと強磁性層３１Ａは、接しており、非常に小さい距離しか離れていない。このことに基づいて、上部電極２６Ａに対するＩＢＥの結果、以下の２つの現象が生じ得る。

【0072】

１つ目として、ＩＢＥによって上部電極２６Ａから飛散した材料が、強磁性層３１Ａの側面に大量に堆積し得る。上部電極２６Ａに含まれる材料、特に、上部電極２６Ａの材料がＴｉＮである場合に、再堆積する材料は窒素を多く含む。窒素は、強磁性層に付着すると、付着した強磁性層の磁気特性を劣化させ得ると考えられている。このため、上部電極２６Ａの材料が強磁性層３１Ａの側面上に大量に堆積すると、強磁性層３１Ａの磁気特性、ひいては、磁気抵抗効果素子ＶＲの特性が劣化し得る。

【0073】

２つ目として、ＩＢＥによって上部電極２６Ａから飛散した材料が、磁気抵抗効果素子ＶＲが磁気抵抗効果を発現することを不能にし得る。すなわち、上部電極２６Ａと強磁性層３１Ａが非常に近いため、ＩＢＥによって、上部電極２６Ａから飛散した材料が、絶縁層３２の側面上にまで堆積され得る。絶縁層３２の側面上に堆積した材料は、強磁性層３１と強磁性層３３を電気的に導通させる。強磁性層３１と３３が電気的に導通すると、そのような強磁性層３１及び３３を含んだ磁気抵抗効果素子ＶＲは、磁気抵抗効果を発現できない。このような磁気抵抗効果素子ＶＲは、メモリセルとして機能できない。

【0074】

第１実施形態によれば、上部電極２６と強磁性層３１の間に絶縁体２８が設けられる。このため、上部電極２６と強磁性層３１とは接しておらず、距離を有する。よって、上部電極２６ＡのＩＢＥによる成形の間に、ＩＢＥによって上部電極２６Ａから飛散した材料は、強磁性層３１の側面上に堆積しづらい。堆積の量は、少なくとも、参考用の構造のように、絶縁体２８が含まれない場合の量より少ない。よって、参考用の構造の場合よりも、強磁性層３１の磁気特性の劣化を抑制されたメモリセルＭＣが提供されることが可能である。

【0075】

同じ理由により、上部電極２６から、強磁性層３１よりも遠くに位置する絶縁層３２の側面上に、ＩＢＥによって上部電極２６Ａから飛散した材料が堆積することは、大きく抑制されるか、防止される。よって、磁気抵抗効果を発現できるメモリセルＭＣが提供されることが可能である。

【0076】

参考用の構造と異なり、上部電極２６と強磁性層３１は接していない。このため、参考用の構造のように、上部電極２６と強磁性層３１はこれらの界面を介する電流経路を有しない。しかしながら、第１実施形態によれば、上部電極２６の側面上の領域と強磁性層３１の側面上の領域とに亘る導電体４１が設けられ、導電体４１が、上部電極２６と強磁性層３１の電流経路を形成する。このため、セレクタＳＥと磁気抵抗効果素子ＶＲが電気的に接続されることが可能である。ＩＢＥに晒される要素から飛散した材料の再堆積は、周囲の要素に付着すると、意図せぬ結果を引き起こし得、よって、一般に、再堆積は抑制されることを望まれる。第１実施形態では、再堆積を積極的に利用して、絶縁体２８の挿入による上部電極２６と強磁性層３１の非接触に起因する上部電極２６と強磁性層３１との界面で電気的接続が形成されないことが対処される。すなわち、積極的な再堆積の利用によって、絶縁体２８の側面上に導電体４１が形成され、導電体４１によって、上部電極２６と強磁性層３１との電気的接続が形成されている。

【0077】

また、第１実施形態によれば、各絶縁体２８は、窒化物以外の材料を含むか、窒化物以外の材料から実質的に構成される。このため、上部電極２６と強磁性層３１との距離の確保のための絶縁体２８の挿入によって、窒素が強磁性層３１に付着することは抑制される。よって、絶縁体２８の挿入による強磁性層３１の磁気特性の劣化は抑制されている。

【0078】

２．第２実施形態
第２実施形態は、上部電極２６と強磁性層３１の電気的接続のための構成の点で、第１実施形態と異なる。以下、第１実施形態と異なる特徴が主に記述される。

【0079】

第２実施形態の磁気記憶装置１、メモリセルＭＣ、セレクタＳＥ、上部電極２６、及び絶縁体２８は、それぞれ、第１実施形態の磁気記憶装置１、メモリセルＭＣ、セレクタＳＥ、上部電極２６、及び絶縁体２８と異なる。第２実施形態の磁気記憶装置１、メモリセルＭＣ、セレクタＳＥ、上部電極２６、及び絶縁体２８は、第１実施形態の磁気記憶装置１、メモリセルＭＣ、セレクタＳＥ、上部電極２６、及び絶縁体２８との区別のために、それぞれ、磁気記憶装置１ｂ、メモリセルＭＣｂ、セレクタＳＥｂ、上部電極２６ｂ、及び絶縁体２８ｂと称される場合がある。

【0080】

２．１．構造
図９は、第２実施形態のメモリセルの構造の例の断面を示す。図９では、第１実施形態の図５と同じく、メモリセルＭＣｂは、メモリセルＭＣＡに相当する。

【0081】

セレクタＳＥｂは、第１実施形態での上部電極２６に代えて、上部電極２６ｂを含む。上部電極２６ｂは、上部電極２６の底面から上面に亘って連続する側面を有し、上部電極２６のような階段形状の部分を有しない。セレクタＳＥｂ、絶縁体２８ｂ、磁気抵抗効果素子ＶＲの側面は、例えば、連続している。

【0082】

各絶縁体２８ｂは、Ｃｏ、Ｆｅ、ビスマス（Ｂｉ）、バリウム（Ｂａ）、チタン（Ｔｉ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）、及びルテニウム（Ｒｕ）の１つ以上を含むか、Ｃｏ、Ｆｅ、Ｂｉ、Ｂａ、Ｔｉ、Ｌａ、Ｓｒ、又はＲｕの１つ以上から実質的に構成される。各絶縁体２８ｂは、内部において、１つ又は複数の導電体４５を含む。

【0083】

各導電体４５は、ｚ軸に沿って延び、絶縁体２８ｂの底面から絶縁体２８ｂの上面に亘る。各導電体４５は、この導電体４５が含まれるメモリセルＭＣｂ中の上部電極２６ｂの上面、及び強磁性層３１の底面と接する。各導電体４５は、１つの上部電極２６ｂと１つの強磁性層３１との間の電流経路として機能できる。各導電体４５は、絶縁体２８ｂに含まれ得る複数の材料の１つ以上と同じ材料を含むか、絶縁体２８ｂに含まれ得る複数の材料の１つ以上から実質的に構成される。具体的には、各導電体４５は、Ｃｏ、Ｆｅ、Ｂｉ、Ｂａ、Ｔｉ、Ｌａ、Ｓｒ、及びＲｕの１つ以上を含むか、Ｃｏ、Ｆｅ、Ｂｉ、Ｂａ、Ｔｉ、Ｌａ、Ｓｒ、又はＲｕの１つ以上から実質的に構成される。

【0084】

一方、各導電体４５は、絶縁体２８ｂと異なる結晶構造を有する。例えば、各導電体４５は、ペロブスカイト構造又はスピネル構造を有する。

【0085】

２．２．製造方法
図１０～図１２は、第２実施形態の磁気記憶装置の一部の製造工程の間の状態を順に示す。図１０～図１２は、図９に示される断面と同じ断面を示す。

【0086】

図１０に示されるように、第１実施形態の図６を参照して記述される工程と同じく、導電体２２、層間絶縁体２３、下部電極２４Ａ、及び可変抵抗材料２５Ａが形成される。可変抵抗材料２５Ａの上面上に、上部電極２６ｂＡが形成される。上部電極２６ｂＡは、後の工程によって上部電極２６ｂへと成形される要素である。

【0087】

図１１に示されるように、絶縁体２８ｂＡ及び導電体４５が形成される。絶縁体２８ｂＡは、後の工程によって絶縁体２８ｂへと成形される要素である。絶縁体２８ｂＡ及び導電体４５は、任意の方法によって形成されることが可能である。例として、絶縁体２８ｂＡの原料ガスと導電体４５の原料ガスの両方を使用して、絶縁体２８ｂＡと導電体４５が並行して形成されることができる。例えば、絶縁体２８ｂＡと導電体４５の形成のための条件を調整することによって、絶縁体２８ｂがＣＶＤで堆積されつつ、導電体４５が析出によって形成される。この方法によると、導電体４５が形成される位置は、ランダムであり、意図される位置に必ずしも形成されない場合がある。しかしながら、導電体４５の径（ｘｙ面でのいずれかの位置、例えば中心を通る長さ）は非常に小さく、絶縁体２８ｂの径より小さい。このため、少なくとも１つの導電体４５が、絶縁体２８ｂＡのうちの後の工程によって絶縁体２８ｂへと成形されるほぼ全て又は全ての領域に含まれることが可能である。

【0088】

図１２に示されるように、第１実施形態の図６を参照して記述される工程と同様にして、絶縁体２８ｂＡの上面上に、強磁性層３１Ａ、絶縁層３２Ａ、強磁性層３３Ａ、及びハードマスク３５Ａが、この順に堆積される。

【0089】

図９に示されるように、ここまでの工程によって得られる構造がＩＢＥによって部分的に除去される。これにより、下部電極２４Ａ、可変抵抗材料２５Ａ、上部電極２６ｂＡ、絶縁体２８ｂＡ、強磁性層３１Ａ、絶縁層３２Ａ、及び強磁性層３３Ａから、下部電極２４、可変抵抗材料２５、上部電極２６ｂ、絶縁体２８ｂ、強磁性層３１、絶縁層３２、及び強磁性層３３が形成される。下部電極２４Ａ、可変抵抗材料２５Ａ、上部電極２６ｂＡ、絶縁体２８ｂＡ、強磁性層３１Ａ、絶縁層３２Ａ、及び強磁性層３３Ａの１つ以上の部分的除去が、ＲＩＥによって行われてもよい。

【0090】

２．３．利点
第２実施形態によれば、第１実施形態と同じく、上部電極２６と強磁性層３１の間に絶縁体２８が設けられる。このため、第１実施形態において記述される絶縁体２８を設けることによって得られる利点と同じ利点を得られる。

【0091】

３．変形例
ここまでの記述は、磁気抵抗効果素子ＶＲにおいて強磁性層３１、絶縁層３２、及び強磁性層３３が、この順に積層されている例に関する。磁気抵抗効果素子ＶＲの構造は、この例に限られない。強磁性層３３、絶縁層３２、及び強磁性層３１がこの順に、セレクタＳＥから離れる方向に並んで積層されていてもよい。ただし、強磁性層３３はいわゆる記憶層として機能し、強磁性層３１より薄い。このため、強磁性層３３が磁気抵抗効果素子ＶＲの最下に位置する場合、強磁性層３１が磁気抵抗効果素子ＶＲ中で最下に位置する場合よりも、上部電極２６と絶縁層３２の距離が近い。このため、強磁性層３１が磁気抵抗効果素子ＶＲ中で最下に位置する構造は、上部電極２６Ａに対するＩＢＥによって上部電極２６Ａから飛散する材料が、絶縁層３２の側面に堆積することを、より抑制できる。

【0092】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0093】

１…磁気記憶装置、２…メモリコントローラ、１１…メモリセルアレイ、１２…入出力回路、１３…制御回路、１４…ロウ選択回路、１５…カラム選択回路、１６…書込み回路、１７…読出し回路、ＭＣ…メモリセル、ＷＬ…ワード線、ＢＬ…ビット線、ＶＲ…磁気抵抗効果素子、ＳＥ…セレクタ、２１…導電体、２２…導電体、２３…層間絶縁体、２８…絶縁体、３５…ハードマスク、４１…導電体、２４…下部電極、２５…可変抵抗材料、２６…上部電極、３１…強磁性層、３２…絶縁層、３３…強磁性層、４５…導電体

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】