IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 東芝メモリ株式会社の特許一覧

特開2022-139954配線基板、半導体パッケージおよび配線基板の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022139954
(43)【公開日】2022-09-26
(54)【発明の名称】配線基板、半導体パッケージおよび配線基板の製造方法
(51)【国際特許分類】
   H01L 23/12 20060101AFI20220915BHJP
   H01L 25/065 20060101ALI20220915BHJP
   H05K 1/03 20060101ALI20220915BHJP
   H05K 3/00 20060101ALI20220915BHJP
【FI】
H01L23/12 F
H01L23/12 Q
H01L25/08 E
H05K1/03 630C
H05K1/03 630H
H05K3/00 T
【審査請求】未請求
【請求項の数】6
【出願形態】OL
(21)【出願番号】P 2021040554
(22)【出願日】2021-03-12
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(72)【発明者】
【氏名】瀬戸 基司
(57)【要約】
【課題】配線材料の溶出を抑制することができる配線基板および半導体パッケージを提供する。
【解決手段】本実施形態による配線基板は、複数の配線層を備える。絶縁層は、複数の配線層の間に設けられている。炭素を含む第1膜が配線層の少なくとも一部を被覆する。
【選択図】図1B
【特許請求の範囲】
【請求項1】
複数の配線層と、
前記複数の配線層の間に設けられた絶縁層と、
前記配線層の少なくとも一部を被覆する炭素を含む第1膜とを備える配線基板。
【請求項2】
前記配線層には、銅が用いられている、請求項1に記載の配線基板。
【請求項3】
前記配線層および前記絶縁層の上方に設けられ、半導体パッケージを搭載可能な少なくとも1つの搭載部と、
前記搭載部に設けられ、前記配線層に電気的に接続され、前記半導体パッケージの端子と接触可能なコネクタと、
前記半導体パッケージの電気的特性を測定するために外部装置と前記半導体パッケージを電気的に接続可能な測定端子とをさらに備える、請求項1または請求項2に記載の配線基板。
【請求項4】
請求項1または請求項2に記載の配線基板と、
前記配線基板の上方に設けられた少なくとも1つの半導体チップと、
前記少なくとも1つの半導体チップと前記配線層との間を電気的に接続する導電材料と、
前記少なくとも1つの半導体チップおよび前記導電材料を被覆する第1樹脂層とを備える半導体パッケージ。
【請求項5】
第1面と該第1面に対して反対側の第2面とを有する絶縁層の前記第1および第2面に配線層の材料を成膜し、
前記絶縁層の前記第1面と前記第2面との間を貫通する貫通孔を形成し、
前記第1面、前記第2面および前記貫通孔の内面に炭素をめっきして第1膜を成膜し、
前記第1膜に前記配線層の材料をさらに成膜し、
前記配線層の材料および前記第1膜を加工して前記配線層を形成し、
前記配線層の一部を被覆する第1樹脂層を形成することを具備する、配線基板の製造方法。
【請求項6】
前記配線層および前記絶縁層の上方に、半導体パッケージを搭載可能な少なくとも1つの搭載部を取り付け、
前記配線層に電気的に接続され、前記半導体パッケージの端子と接触可能なコネクタを前記搭載部に設け、
前記半導体パッケージの電気的特性を測定するために外部装置と前記半導体パッケージを電気的に接続可能な測定端子を設けることをさらに具備する、請求項5に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は配線基板、半導体パッケージおよび配線基板の製造方法に関する。
【背景技術】
【0002】
電気製品の配線ボードや様々な半導体パッケージには、配線基板が用いられている。電気製品や半導体パッケージが様々な環境のもとで使用されると、配線基板に用いられている金属が溶出する場合がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第8951401号
【特許文献2】米国特許第8545688号
【特許文献3】特許第4756132号
【発明の概要】
【発明が解決しようとする課題】
【0004】
配線材料の溶出を抑制することができる配線基板および半導体パッケージを提供する。
【課題を解決するための手段】
【0005】
本実施形態による配線基板は、複数の配線層を備える。絶縁層は、複数の配線層の間に設けられている。炭素を含む第1膜が配線層の少なくとも一部を被覆する。
【図面の簡単な説明】
【0006】
図1A】第1実施形態による半導体パッケージの構成例を示す断面図。
図1B】配線基板の一部分の構成例を示す拡大断面図。
図2A】第1実施形態による配線基板の製造方法の一例を示す断面図。
図2B】第1実施形態による配線基板の製造方法の一例を示す平面図。
図3A図2Aに続く、配線基板の製造方法の一例を示す断面図。
図3B図2Bに続く、配線基板の製造方法の一例を示す平面図。
図4A図3Aに続く、配線基板の製造方法の一例を示す断面図。
図4B図3Bに続く、配線基板の製造方法の一例を示す平面図。
図5A図4Aに続く、配線基板の製造方法の一例を示す断面図。
図5B図4Bに続く、配線基板の製造方法の一例を示す平面図。
図6A図5Aに続く、配線基板の製造方法の一例を示す断面図。
図6B図5Bに続く、配線基板の製造方法の一例を示す平面図。
図7A図6Aに続く、配線基板の製造方法の一例を示す断面図。
図7B図6Bに続く、配線基板の製造方法の一例を示す平面図。
図8A図7Aに続く、配線基板の製造方法の一例を示す断面図。
図8B図7Bに続く、配線基板の製造方法の一例を示す平面図。
図9】第2実施形態による配線ボードの構成例を示す平面図。
図10】信頼性試験装置の構成例を示す概略外観図。
【発明を実施するための形態】
【0007】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
(第1実施形態)
図1Aは、第1実施形態による半導体パッケージ1の構成例を示す模式断面図である。本実施形態による半導体パッケージ1は、配線基板10と、半導体チップC1と、金属ワイヤ40と、樹脂層20、60と、金属バンプ80とを備えている。
【0009】
配線基板10は、絶縁層11と、配線層12~14と、ソルダレジスト16とを備える。絶縁層11の第1面11aには、配線層12が設けられている。第1面11aとは反対側の第2面11bには、配線層13が設けられている。絶縁層11は、配線層12と配線層13との間に設けられている。絶縁層11には、貫通孔15が設けられていてもよい。この場合、配線層12と13は、貫通孔15内に設けられた配線層14を介して電気的に接続されていてもよい。絶縁層11には、例えば、ガラスエポキシ樹脂等の絶縁性材料を用いている。配線層12~14には、例えば、銅等の低抵抗金属材料が用いられる。
【0010】
配線基板10の第1面11a上には、複数の半導体チップC1が積層されている。複数の半導体チップC1は、配線基板10のソルダレジスト16または他の半導体チップC1上にDAF(Die Attach Film)等の接着材を用いて接着されている。半導体チップC1のパッド(図示せず)と配線層12との間には、金属ワイヤ40がボンディングされており、それらの間を電気的に接続する。
【0011】
半導体チップC1および金属ワイヤ40は、樹脂層60によって被覆されている。樹脂層60には、絶縁性樹脂材料が用いられる。
【0012】
配線基板10の第2面11b側には、金属バンプ80が設けられている。金属バンプ80は、配線層13に電気的に接続されている。金属バンプ80は、図示しない他の基板や装置と配線層13とを電気的に接続するために設けられている。金属バンプ80には、例えば、はんだ等の低抵抗金属材料が用いられる。
【0013】
図1Bは、配線基板10の一部分の構成例を示す拡大断面図である。配線基板10は、配線層12~14内に設けられた炭素膜18を備えている。第1膜としての炭素膜18は、配線層12~14の少なくとも一部を被覆している。炭素膜18は、バリア膜として機能し、配線層12~14を構成する材料(例えば、銅等の金属材料)が拡散することを抑制することができる。炭素膜18は、プロセス上可能な限り配線層12~14の全体を被覆していることが好ましい。炭素膜18は、例えば、炭素を含有する材料膜であり、めっき法により形成され得る。
【0014】
炭素は、イオン化傾向が、配線層12~14に用いられる銅等の金属より高い。また、炭素は、TiN、TaN、金、プラチナ等のような貴金属に比べて安価であり、配線に用いても配線基板のコストをさほど上昇させない。さらに、炭素は、メッキ技術により成膜可能となり、耐水性および導電性も良好である。従って、炭素膜18で配線層12~14を被覆することによって、配線層12~14の導電性を阻害せずに、それらの拡散を抑制することができる。また、水分が炭素膜18を通過することを抑制することができる。これにより、配線層12~14が腐食することを抑制することができる。
【0015】
図2A図8Bは、第1実施形態による配線基板10の製造方法の一例を示す断面図または平面図である。尚、図2A図8Aは断面を示し、図2B図8Bは平面を示す。
【0016】
まず、図2Aおよび図2Bに示すように、コアとなる絶縁層11の第1面11aおよび第2面11b上に、材料膜12_1、13_1をそれぞれ成膜する。材料膜12_1、13_1には、例えば、銅等の金属材料が用いられる。材料膜12_1、13_1は、スパッタ法、めっき法等を用いて形成され得る。材料膜12_1、13_1の厚みは、例えば、10μmである。材料膜12_1、13_1は、それぞれ配線層12、13の一部となる。
【0017】
次に、図3Aおよび図3Bに示すように、必要に応じて、貫通孔15が絶縁層11および材料膜12_1、13_1に形成される。貫通孔15は、絶縁層11の第1面11aと第2面11bとの間を貫通するように形成される。貫通孔15は、リソグラフィ技術およびエッチング技術を用いて形成してもよく、レーザ加工法を用いて形成してもよい。
【0018】
次に、図4Aおよび図4Bに示すように、めっき法を用いて炭素材料を絶縁層11に成膜する。炭素膜18は、第1面11a上の材料膜12_1、第2面11b上の材料膜13_1および貫通孔15の内面に成膜される。炭素膜18の厚みは、例えば、1μmである。ここで、炭素膜18は、材料膜12_1、13_1の表面を被覆する。上述の通り、炭素膜18は、銅等の金属よりもイオン化傾向が高く、耐水性および導電性に優れている。従って、炭素膜18は、材料膜12_1、13_1の溶出や腐食を抑制することができ、かつ、導電性も阻害しない。
【0019】
次に、図5Aおよび図5Bに示すように、スパッタ法、めっき法等を用いて、材料膜12_2、13_2が、第1面11a、第2面11b、貫通孔15の内壁に設けられた炭素膜18上に形成される。材料膜12_2、13_2には、材料膜12_1、13_1と同様に、例えば、銅等の金属材料が用いられる。材料膜12_2、13_2は、スパッタ法、めっき法等を用いて形成され得る。材料膜12_2、13_2の厚みは、例えば、5μmである。材料膜12_2、13_2は、材料膜12_1、13_1と同様に、それぞれ配線層12、13の材料となる。材料膜12_1、13_1と材料膜12_2、13_2との間には、炭素膜18が設けられているが、炭素膜18は導電性を有するので、材料膜12_1、13_1と材料膜12_2、13_2との間の導電性は阻害されない。即ち、材料膜12_1、12_2は一体の配線層12として機能可能である。また、材料膜13_1、13_2も一体の配線層13として機能可能である。以下、材料膜12_1、12_2は配線層12とも呼び、材料膜13_1、13_2は配線層13とも呼ぶ。
【0020】
次に、図6Aおよび図6Bに示すように、リソグラフィ技術およびエッチング技術を用いて、配線層12、13を所望の配線パターンに加工する。このとき、配線層12、13とともに炭素膜18も同様の配線パターンに加工される。
【0021】
次に、図7Aおよび図7Bに示すように、絶縁層11の第1面11aおよび第2面11bの上方および貫通孔15内にソルダレジスト16を形成する。リソグラフィ技術およびエッチング技術を用いて、ソルダレジスト16を加工する。これにより、ソルダレジスト16は、配線層12、13のうちコンタクト領域を露出させ、その他の領域を被覆するように形成される。
【0022】
次に、図8Aおよび図8Bに示すように、スパッタ法またはめっき法等を用いて、ソルダレジスト16から露出された配線層12、13のコンタクト領域に、コンタクト膜19を形成する。コンタクト膜19には、例えば、金またはニッケル等の低抵抗金属材料が用いられる。
【0023】
これにより、配線基板10が完成する。
【0024】
図1Aに示すように、配線基板10を半導体パッケージ1に用いる場合、配線基板10の配線層12およびソルダレジスト16上に半導体チップC1を、樹脂層20を用いて接着する。半導体チップC1上に他の半導体チップC1を樹脂層20を用いて接着する。半導体チップC1は、例えば、メモリチップである。複数の半導体チップC1は、例えば、他の半導体チップのパッドに重複しないようにずれて配置されている。
【0025】
次に、ワイヤボンディング法を用いて、半導体チップC1のパッドと配線基板10における配線層12のコンタクト膜19との間を金属ワイヤ40で接続する。
【0026】
次に、樹脂層60で半導体チップC1および金属ワイヤ40等の配線基板10上の構造全体を被覆する。これにより、樹脂層60で半導体チップC1および金属ワイヤ40を封止し保護する。これにより、図1に示す半導体パッケージ1が完成する。
【0027】
本実施形態による配線基板10は、配線層12、13の少なくとも一部分が炭素膜18によって被覆されている。炭素膜18は、銅等の金属よりもイオン化傾向が高く、耐水性および導電性に優れている。従って、炭素膜18は、配線層12、13の溶出や腐食を抑制することができ、かつ、導電性も阻害しない。また、炭素膜18は、TiN、TaN、金、プラチナ等の貴金属と比べ安価である。従って、配線基板10のコストをさほど増大させない。
【0028】
尚、本実施形態では、炭素膜18は、配線層12、13の一部である材料膜12_1、13_1を被覆している。しかし、炭素膜18は、材料膜12_1、13_1に代えて、または、これらに加えて、材料膜12_2、13_2を被覆してもよい。これにより、配線層12、13の導電性を阻害することなく、配線層12、13の溶出や腐食をさらに抑制することができる。
【0029】
(第2実施形態)
図9は、第2実施形態による配線ボード100の構成例を示す平面図である。配線ボード100は、例えば、HAST(Highly Accelerated Steam and Temperature)等の被試験デバイス(DUT(Device Under Test))の信頼性テストに用いられる信頼性試験装置のマザーボードである。信頼性試験装置の全体構成については、図10を参照して後述する。信頼性試験では、信頼性試験装置のユーザーが、少なくとも1つのDUTを配線ボード100に搭載し、配線ボード100上の該DUTに対して温度、湿度等の周囲の雰囲気の条件を設定する。そして、信頼性試験装置は、設定された雰囲気中におけるDUTの特性を測定する。これにより、DUTの信頼性を評価することができる。DUTは、例えば、図1Aに示すような半導体パッケージ1でよい。
【0030】
このような信頼性試験に用いられる配線ボード100は、試験を受けるDUTと同様の雰囲気中に置かれる。従って、配線ボード100自体の配線層の材料の溶出および劣化等も問題となる。そこで、第2実施形態では、配線ボード100に第1実施形態の配線基板10と同様の構成を適用する。
【0031】
配線ボード100は、配線基板110と、ソケット120と、コネクタ130と、配線部140と、ボードコネクタ150と、ボード端子160とを備えている。配線基板110は、縮尺は異なるものの、図1Bを参照して説明した配線基板10と基本的に同一構成でよい。従って、図1Bに示すように、炭素膜18が配線層12~14の少なくとも一部を被覆している。炭素膜18は、配線層12~14を構成する銅等の金属が拡散することを抑制する。炭素膜18は、例えば、炭素を含有する材料膜であり、めっき法により形成され得る。
【0032】
搭載部としてのソケット120は、ソルダレジスト16上に設けられ、DUTを所定位置に固定するために、DUTの外形とほぼ同じ、あるいは、若干大きな枠状または椀状の形状を有する。ソケット120には、例えば、樹脂等の絶縁性材料が用いられる。DUTをソケット120に嵌めることによって、配線基板110にDUTを搭載することができる。また、DUTをソケット120に嵌めることによって、配線ボード100に対するDUTの相対位置を固定し、DUTの特性の測定を可能にする。
【0033】
コネクタ130は、ソケット120の底部に設けられ、図1Bの配線層12、13に電気的に接続されている。コネクタ130は、DUTの端子に対応して設けられている。DUTがソケット120に装着されると、DUTの端子(例えば、図1のバンプ80)が、対応するコネクタ130に電気的に接続される。
【0034】
配線部140は、コネクタ130とボードコネクタ150の間に過剰な電流が流れないように、コネクタ130とボードコネクタ150の間に直列接続された抵抗素子である。
【0035】
ボードコネクタ150は、配線ボード100を図10に示す信頼性試験装置200内に装着したときに、信頼性試験装置200の端子または外部装置(例えば、コンピュータ)と配線ボード100に搭載されているDUTを電気的に接続するためのコネクタである。外部装置は、DUTの電気的特性を測定する。ボードコネクタ150は、配線層12~14のいずれかに電気的に接続され、外部からの制御信号や電力をDUTに供給し、あるいは、DUTからの信号を外部へ出力することができる。
【0036】
ボード端子160も、配線ボード100を信頼性試験装置200内に装着したときに、信頼性試験装置200の端子または外部装置と配線ボード100に搭載されているDUTを電気的に接続するための電極である。様々な雰囲気中のチャンバ210内において、測定端子としてのボードコネクタ150およびボード端子160は、DUTの電気的特性を測定する外部装置にDUTを電気的に接続することができる。
【0037】
図10は、信頼性試験装置200の構成例を示す概略外観図である。信頼性試験装置200は、チャンバ210と、蓋部220とを備える。チャンバ210は、本体に設けられており、内部に配線ボード100を収容可能となっている。チャンバ210は、複数の配線ボード100を収容可能であってもよい。蓋部220は、チャンバ210の開口部を開閉することができるように構成されている。蓋部220を閉じると、チャンバ210の内部は密閉される。図示しないが、信頼性試験装置200は、ヒータ、冷却器、加湿器等を備えており、配線ボード100の周囲の雰囲気の温度や湿度等の条件を変更することができる。これにより、信頼性試験装置200は、高温多湿雰囲気中における配線ボード100の信頼性試験(HAST)を実行することができる。
【0038】
次に、配線ボード100の製造方法について説明する。
【0039】
配線基板110の製造方法は、基本的に第1実施形態の配線基板10の製造方法と同じでよいので、ここではその説明を省略する。
【0040】
配線基板110のソルダレジスト(図1Bの16)上に、ソケット120を取り付ける。次に、配線層12、13に電気的に接続されるコネクタ130をソケット120に設ける。次に、DUTの電気的特性を測定する外部装置にDUTを電気的に接続するために、配線基板110上にボードコネクタ150およびボード端子160を設ける。このようにして、配線ボード100が完成する。
【0041】
第2実施形態による配線ボード100は、第1実施形態による配線基板10と同様に、配線層12、13(図1B参照)の少なくとも一部分が炭素膜18によって被覆されている。従って、配線ボード100の配線層12、13の溶出や腐食を抑制することができ、かつ、導電性も阻害しない。また、炭素膜18は比較的安価であるので、配線ボード100のコストをさほど増大させない。
【0042】
尚、第2実施形態でも、炭素膜18は、材料膜12_1、13_1に代えて、または、これらに加えて、材料膜12_2、13_2を被覆してもよい。これにより、配線層12、13の導電性を阻害することなく、配線層12、13の溶出や腐食をさらに抑制することができる。
【0043】
例えば、第2実施形態による配線ボード100を用いて、図1Aに示すBGA(Ball Grid Array)の半導体パッケージ1の試験を実行した。このとき、チャンバ210内の温度は、約110度に設定し、湿度は、約85%に設定した。
【0044】
もし、配線ボード100が炭素膜18を有しない場合、配線ボード100は、約1000時間のHASTによって交換が必要となっていた。
【0045】
一方、本実施形態による配線ボード100のように炭素膜18を有する場合、配線ボード100は、約1000時間を超えるHASTであっても劣化が小さく交換が不要であった。このように、炭素膜18を配線ボード100に適用すると、配線ボード100の寿命を延長することができる。
【0046】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0047】
1 半導体パッケージ、10 配線基板、C1 半導体チップ、40 金属ワイヤ、20、60 樹脂層、80 金属バンプ、11 絶縁層、12_1、13_1、12_2、13_2 材料膜、12、13、14 配線層、15 貫通孔、16 ソルダレジスト、18 炭素膜、100 配線ボード、110 配線基板、120 ソケット、130 コネクタ、140配線部、150 ボードコネクタ、160 ボード端子、200 信頼性試験装置、210 チャンバ、220 蓋部
図1A
図1B
図2A
図2B
図3A
図3B
図4A
図4B
図5A
図5B
図6A
図6B
図7A
図7B
図8A
図8B
図9
図10