知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022140245
(43)【公開日】2022-09-26
(54)【発明の名称】データ処理装置
(51)【国際特許分類】
G06F 12/06 20060101AFI20220915BHJP
G06F 12/00 20060101ALI20220915BHJP
【ＦＩ】
G06F12/06 550A
G06F12/00 597U
G06F12/06 515H
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2021150443
(22)【出願日】2021-09-15
(31)【優先権主張番号】P 2021040173
(32)【優先日】2021-03-12
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100108855
【弁理士】
【氏名又は名称】蔵田 昌俊
(74)【代理人】
【識別番号】100103034
【弁理士】
【氏名又は名称】野河 信久
(74)【代理人】
【識別番号】100075672
【弁理士】
【氏名又は名称】峰 隆司
(74)【代理人】
【識別番号】100153051
【弁理士】
【氏名又は名称】河野 直樹
(74)【代理人】
【識別番号】100162570
【弁理士】
【氏名又は名称】金子 早苗
(72)【発明者】
【氏名】鈴木 智哉
(72)【発明者】
【氏名】檜田 和浩
【テーマコード（参考）】
5B160
【Ｆターム（参考）】
5B160CA17
5B160MM01
(57)【要約】
【課題】処理能力を向上する。
【解決手段】実施形態によれば、データ処理装置は、第１不揮発性メモリ４０を含む第１メモリシステム２０＿１と、第２不揮発性メモリ４０を含む第２メモリシステム２０＿２と、第１及び第２メモリシステムを制御するホストデバイス１０とを含む。第１メモリシステムは、ホストデバイスから受信した第１リクエストＲＱＴ１に基づいて第１不揮発性メモリに第１データＤＡＴ１の読み出し動作を実行させる第１回路３０３と、第１データに基づいて第２メモリシステムに対応する第１アクセス情報を算出可能な第２回路３０６と、第１アクセス情報に基づいて第２メモリシステムに第２データＤＡＴ２の読み出し動作を実行させる第２リクエストＲＱＴ２を生成する第３回路３０７とを更に含む。
【選択図】図３
【解決手段】実施形態によれば、データ処理装置は、第１不揮発性メモリ４０を含む第１メモリシステム２０＿１と、第２不揮発性メモリ４０を含む第２メモリシステム２０＿２と、第１及び第２メモリシステムを制御するホストデバイス１０とを含む。第１メモリシステムは、ホストデバイスから受信した第１リクエストＲＱＴ１に基づいて第１不揮発性メモリに第１データＤＡＴ１の読み出し動作を実行させる第１回路３０３と、第１データに基づいて第２メモリシステムに対応する第１アクセス情報を算出可能な第２回路３０６と、第１アクセス情報に基づいて第２メモリシステムに第２データＤＡＴ２の読み出し動作を実行させる第２リクエストＲＱＴ２を生成する第３回路３０７とを更に含む。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１不揮発性メモリを含む第１メモリシステムと、
第２不揮発性メモリを含む第２メモリシステムと、
前記第１及び第２メモリシステムを制御するホストデバイスと
を備え、前記第１メモリシステムは、
前記ホストデバイスから受信した第１リクエストに基づいて前記第１不揮発性メモリに第１データの読み出し動作を実行させる第１回路と、
前記第１データに基づいて前記第２メモリシステムに対応する第１アクセス情報を算出可能な第２回路と、
前記第１アクセス情報に基づいて前記第２メモリシステムに第２データの読み出し動作を実行させる第２リクエストを生成する第３回路と
を更に含む、データ処理装置。
第２不揮発性メモリを含む第２メモリシステムと、
前記第１及び第２メモリシステムを制御するホストデバイスと
を備え、前記第１メモリシステムは、
前記ホストデバイスから受信した第１リクエストに基づいて前記第１不揮発性メモリに第１データの読み出し動作を実行させる第１回路と、
前記第１データに基づいて前記第２メモリシステムに対応する第１アクセス情報を算出可能な第２回路と、
前記第１アクセス情報に基づいて前記第２メモリシステムに第２データの読み出し動作を実行させる第２リクエストを生成する第３回路と
を更に含む、データ処理装置。
【請求項2】
前記第２メモリシステムは、前記第２データを、前記第１メモリシステムを介さずに前記ホストデバイスに送信する、
請求項１に記載のデータ処理装置。
請求項１に記載のデータ処理装置。
【請求項3】
前記第１リクエストは、前記ホストデバイスの第１アドレスを含み、
前記第２回路は、前記第１アドレスに基づいて、前記ホストデバイスの出力先アドレスとして第２アドレスを計算し、
前記第２リクエストは、前記第２アドレスを含む、
請求項２に記載のデータ処理装置。
前記第２回路は、前記第１アドレスに基づいて、前記ホストデバイスの出力先アドレスとして第２アドレスを計算し、
前記第２リクエストは、前記第２アドレスを含む、
請求項２に記載のデータ処理装置。
【請求項4】
前記ホストデバイスは、メモリを含み、
前記メモリは前記第１メモリシステム及び前記第２メモリシステムから受信したコンプリーション情報をそれぞれ格納する第１コンプリーションキュー及び第２コンプリーションキューを含み、
前記第２メモリシステムは、前記第２リクエストに対応した第１コンプリーション情報を生成した後、前記第２コンプリーションキューに前記第１コンプリーション情報を送信する、
請求項２に記載のデータ処理装置。
前記メモリは前記第１メモリシステム及び前記第２メモリシステムから受信したコンプリーション情報をそれぞれ格納する第１コンプリーションキュー及び第２コンプリーションキューを含み、
前記第２メモリシステムは、前記第２リクエストに対応した第１コンプリーション情報を生成した後、前記第２コンプリーションキューに前記第１コンプリーション情報を送信する、
請求項２に記載のデータ処理装置。
【請求項5】
前記ホストデバイスは、メモリを含み、
前記メモリは、前記第１リクエストを格納するサブミッションエントリーと、前記サブミッションエントリーに対応するコンプリーションエントリーとを含み、
前記第２メモリシステムは、前記第２リクエストに対応した第１コンプリーション情報を生成した後、前記コンプリーションエントリーに前記第１コンプリーション情報を送信する、
請求項２に記載のデータ処理装置。
前記メモリは、前記第１リクエストを格納するサブミッションエントリーと、前記サブミッションエントリーに対応するコンプリーションエントリーとを含み、
前記第２メモリシステムは、前記第２リクエストに対応した第１コンプリーション情報を生成した後、前記コンプリーションエントリーに前記第１コンプリーション情報を送信する、
請求項２に記載のデータ処理装置。
【請求項6】
前記第２メモリシステムは、前記第２リクエストに対応した第１コンプリーション情報を生成した後、前記第１メモリシステムに前記第１コンプリーション情報を送信し、
前記第１メモリシステムは、前記第１コンプリーション情報に基づいて、前記第１リクエストに対応した第２コンプリーション情報を生成した後、前記ホストデバイスに前記第２コンプリーション情報を送信する、
請求項２に記載のデータ処理装置。
前記第１メモリシステムは、前記第１コンプリーション情報に基づいて、前記第１リクエストに対応した第２コンプリーション情報を生成した後、前記ホストデバイスに前記第２コンプリーション情報を送信する、
請求項２に記載のデータ処理装置。
【請求項7】
第３不揮発性メモリを含む第３メモリシステムを更に備え、
前記第１メモリシステムの前記第２回路は、前記第１データに基づいて前記第１アクセス情報と前記第３メモリシステムに対応する第２アクセス情報とを算出可能であり、
前記第１メモリシステムの前記第３回路は、前記第１アクセス情報に基づく前記第２リクエストと、前記第２アクセス情報に基づいて前記第３メモリシステムに第３データの読み出し動作を実行させる第３リクエストとを生成可能であり、
前記第２メモリシステムは、前記第２リクエストに対応した第１コンプリーション情報を生成した後、前記第１メモリシステムに前記第１コンプリーション情報を送信し、
前記第３メモリシステムは、前記第３リクエストに対応した第２コンプリーション情報を生成した後、前記第１メモリシステムに前記第２コンプリーション情報を送信し、
前記第１メモリシステムは、前記第１コンプリーション情報及び前記第２コンプリーション情報に基づいて、前記第１リクエストに対応した第３コンプリーション情報を生成した後、前記ホストデバイスに前記第３コンプリーション情報を送信する、
請求項２に記載のデータ処理装置。
前記第１メモリシステムの前記第２回路は、前記第１データに基づいて前記第１アクセス情報と前記第３メモリシステムに対応する第２アクセス情報とを算出可能であり、
前記第１メモリシステムの前記第３回路は、前記第１アクセス情報に基づく前記第２リクエストと、前記第２アクセス情報に基づいて前記第３メモリシステムに第３データの読み出し動作を実行させる第３リクエストとを生成可能であり、
前記第２メモリシステムは、前記第２リクエストに対応した第１コンプリーション情報を生成した後、前記第１メモリシステムに前記第１コンプリーション情報を送信し、
前記第３メモリシステムは、前記第３リクエストに対応した第２コンプリーション情報を生成した後、前記第１メモリシステムに前記第２コンプリーション情報を送信し、
前記第１メモリシステムは、前記第１コンプリーション情報及び前記第２コンプリーション情報に基づいて、前記第１リクエストに対応した第３コンプリーション情報を生成した後、前記ホストデバイスに前記第３コンプリーション情報を送信する、
請求項２に記載のデータ処理装置。
【請求項8】
前記第１アクセス情報は、前記第２不揮発性メモリのアドレスを含む、
請求項２に記載のデータ処理装置。
請求項２に記載のデータ処理装置。
【請求項9】
前記第２回路は、前記第１データ及び前記第１リクエストの少なくとも１つに基づいて、前記第２メモリシステムで実行する前記第２データの前記読み出し動作を決定し、及び前記第２データのデータサイズを算出する、
請求項１乃至８のいずれか一項に記載のデータ処理装置。
請求項１乃至８のいずれか一項に記載のデータ処理装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、データ処理装置に関する。
【背景技術】
【0002】
複数のメモリシステムを有するデータ処理装置が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０１８／０３５７０１８号明細書
【特許文献2】特開２０１８－４１１６２号公報
【特許文献3】米国特許出願公開第２０１９／０２７８４８６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
データ処理装置の処理能力を向上する。
【課題を解決するための手段】
【0005】
実施形態に係るデータ処理装置は、第１不揮発性メモリを含む第１メモリシステムと、第２不揮発性メモリを含む第２メモリシステムと、第１及び第２メモリシステムを制御するホストデバイスとを含む。第１メモリシステムは、ホストデバイスから受信した第１リクエストに基づいて第１不揮発性メモリに第１データの読み出し動作を実行させる第１回路と、第１データに基づいて第２メモリシステムに対応する第１アクセス情報を算出可能な第２回路と、第１アクセス情報に基づいて第２メモリシステムに第２データの読み出し動作を実行させる第２リクエストを生成する第３回路とを更に含む。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下に、実施形態について図面を参照して説明する。図面は模式的なものである。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。参照符号を構成する文字の後の数字は、同じ文字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士を区別するために用いられている。同じ文字を含んだ参照符号で示される要素を相互に区別する必要がない場合、これらの要素は同じ文字のみを含んだ参照符号により参照される。
【0008】
各機能ブロックは、ハードウェア、コンピュータソフトウェア、のいずれかまたは両者の組み合わせとして実現することができる。このため、各ブロックは、これらのいずれでもあることが明確となるように、概してそれらの機能の観点から以下に説明される。このような機能が、ハードウェアとして実行されるか、またはソフトウェアとして実行されるかは、具体的な実施態様またはシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、種々の方法でこれらの機能を実現し得るが、そのような実現を決定することは本発明の範疇に含まれるものである。
【0009】
【0010】
図１に示すように、データ処理装置１は、ホストデバイス１０及び複数のメモリシステム２０を含む。以下、複数のメモリシステム２０のいずれか１つを限定する場合、第１メモリシステム２０＿１、第２メモリシステム２０＿２等と表記する。なお、本実施形態のデータ処理装置１は、２つ以上のメモリシステム２０を含んでいればよい。また、複数のメモリシステム２０は、同じ構成でもよいし、異なっていてもよい。本実施形態では、説明を簡略化するため、複数のメモリシステム２０が同じ構成である場合について説明する。
【0011】
ホストデバイス１０は、複数のメモリシステム２０にアクセスする情報処理装置（コンピューティングデバイス）である。
【0012】
ホストデバイス１０は、ホストＣＰＵ（Central Processing Unit）１１及びメインメモリ１２を含む。ホストＣＰＵ１１及びメインメモリ１２は、例えば内部バスにより互いに接続されている。
【0013】
ホストＣＰＵ１１は、データ処理装置１の全体を制御する。より具体的には、例えば、ホストＣＰＵ１１は、メモリシステム２０におけるデータの書き込み動作及び読み出し動作、すなわちメモリシステム２０へのデータの入出力を制御する。
【0014】
メインメモリ１２は、ホストＣＰＵ１１が、ＯＳ（Operating System）及びアプリケーションプログラム等を実行する際の作業領域として使用され得る。メインメモリ１２は、サブミッションキューＳＱ及びコンプリーションキューＣＱを含む。
【0015】
サブミッションキューＳＱは、ホストＣＰＵ１１がメモリシステム２０に動作を要求（命令）する際に用いられる命令キューである。サブミッションキューＳＱには、ホストＣＰＵ１１が発行したメモリシステム２０へのデータの入出力動作の要求（以下、「リクエスト」と表記する）が格納される。サブミッションキューＳＱは、例えば複数のリクエストにそれぞれ対応する複数のエントリーを有する。例えば、メインメモリ１２内には、複数のメモリシステム２０に対応した複数のサブミッションキューＳＱが設けられる。
【0016】
コンプリーションキューＣＱは、ホストＣＰＵ１１に、メモリシステム２０が終了させたリクエストに関するステータス（以下、「コンプリーション情報」と表記する）を通知する際に用いられる応答キューである。コンプリーションキューＣＱは、例えば複数のリクエストにそれぞれ対応する複数のエントリーを有する。例えば、メインメモリ１２内には、複数のメモリシステム２０に対応した複数のコンプリーションキューＣＱが設けられる。
【0017】
例えば、メモリシステム２０に読み出し動作を実行させる場合、まず、ホストＣＰＵ１１は、読み出し動作のリクエストを生成する。そして、ホストＣＰＵ１１は、動作を実行させるメモリシステム２０に対応するサブミッションキューＳＱに、生成したリクエストを格納する。読み出し動作時のリクエストには、例えば、読み出し動作を指示するコマンド（以下、「リードコマンド」と表記する）、リクエスト（コマンド）を識別するためのリクエストＩＤ、アクセス先アドレス、及び出力先アドレス等にそれぞれ対応する複数のフィールドが含まれる。リクエストＩＤは、ホストＣＰＵ１１が発行する複数のリクエストを区別する際に用いられ、例えば、サブミッションキューＳＱのエントリーの番号と対応していてもよい。アクセス先アドレスは、例えば、いずれか１つのメモリシステム２０を指定するドライブ番号及び指定されたメモリシステム２０内の不揮発性メモリ４０のアドレス（例えば、論理ブロックアドレス）を含む。なお、アクセス先アドレスは、ドライブ番号を含んでいなくてもよい。出力先アドレスは、例えば、読み出されたデータを格納するメインメモリ１２のアドレスである。メモリシステム２０は、サブミッションキューＳＱからリクエストを取得し、読み出し動作を実行する。また、メモリシステム２０は、読み出し動作実行後、コンプリーション情報を生成し、生成したコンプリーション情報をコンプリーションキューＣＱに格納する。ホストＣＰＵ１１は、コンプリーションキューＣＱ内のコンプリーション情報を確認して、リクエストを終了させる。
【0018】
なお、本実施形態では、メインメモリ１２がホストデバイス１０内に設けられている場合について説明するが、これに限定されない。例えば、メインメモリ１２は、単体のストレージデバイスとして、ホストバスに接続されていてもよい。更に、本実施形態ではメインメモリ１２としてＤＲＡＭ（Dynamic Random Access Memory）を用いる場合について説明するが、メインメモリ１２は、ＤＲＡＭに限定されない。例えば、ＳＲＡＭ（Static Random Access Memory）、ＭＲＡＭ（Magneto-resistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＰＲＡＭ（Phase change Random Access Memory)、またはＲｅＲＡＭ（Resistive Random Access Memory）等の他の記憶媒体が用いられてもよい。
【0019】
メモリシステム２０は、例えば、不揮発性メモリを備えたＳＳＤ（Solid State Drive）である。メモリシステム２０は、ホストバスを介してホストデバイス１０に接続される。なお、メモリシステム２０は、無線通信を介してホストデバイス１０に接続されてもよい。
【0020】
ホストデバイス１０と各メモリシステム２０とを相互接続するための接続規格としては、ＳＣＳＩ（Small Computer System Interface）、ＳＡＳ（Serial Attached SCSI）、ＡＴＡ（Advanced Technology Attachment）、ＳＡＴＡ（Serial ATA）、ＰＣＩｅ（Peripheral Component Interconnect Express）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、Ｆｉｂｒｅ ｃｈａｎｎｅｌ等が使用され得る。本実施形態では、ホストデバイス１０とメモリシステム２０とを相互接続するための接続規格としてＰＣＩｅを適用し、通信プロトコルとしてＮＶＭｅ（Non Volatile Memory Express）（登録商標）を適用する場合について説明する。
【0021】
メモリシステム２０は、メモリコントローラ３０及び不揮発性メモリ４０を含む。
【0022】
メモリコントローラ３０は、ホストデバイス１０からリクエストを取得（受信）し、取得したリクエストに基づいて不揮発性メモリ４０を制御する。具体的には、メモリコントローラ３０は、リクエストに書き込み動作を指示するコマンド及び書き込みデータが含まれている場合、データを不揮発性メモリ４０に書き込む。また、メモリコントローラ３０は、リクエストにリードコマンドが含まれている場合、データを不揮発性メモリ４０から読み出してホストデバイス１０に送信する。
【0023】
また、メモリコントローラ３０は、例えば、リクエストに基づいて読み出したデータから別のメモリシステム２０のアクセス先アドレスを算出し、該当するメモリシステム２０へのリクエストを生成する。
【0024】
メモリコントローラ３０は、ホストインターフェース回路（Ｉ／Ｆ）３０１、コマンドパーサ３０２、読み出し実行回路３０３、メモリインターフェース回路（Ｉ／Ｆ）３０４、コンプリーション生成回路３０５、演算回路３０６、外部要求生成回路３０７、及びＲＡＭ（Random Access Memory）３０８を含む。ホストインターフェース回路（Ｉ／Ｆ）３０１、コマンドパーサ３０２、読み出し実行回路３０３、メモリインターフェース回路（Ｉ／Ｆ）３０４、コンプリーション生成回路３０５、演算回路３０６、外部要求生成回路３０７、及びＲＡＭ（Random Access Memory）３０８は、例えば、メモリバスを介して互いに接続されている。なお、メモリコントローラ３０は、例えば、ＳｏＣ（system on chip）であってもよい。メモリコントローラ３０の各機能は専用回路で実現されてもよいし、プロセッサがファームウェアを実行することにより実現されてもよい。本実施形態では、メモリコントローラ３０内に専用回路が設けられている場合について説明する。
【0025】
ホストインターフェース回路３０１は、ホストバスを介してホストデバイス１０及び他のメモリシステム２０と接続され、ホストデバイス１０及び他のメモリシステム２０との通信を司る。ホストインターフェース回路３０１は、図示せぬドアベルレジスタを含み得る。ドアベルレジスタは、ホストデバイス１０及び他のメモリシステム２０のサブミッションキューＳＱに対応したレジスタである。例えば、ドアベルレジスタに、ホストデバイス１０から有効データが格納されると、ホストインターフェース回路３０１は、ホストデバイス１０のサブミッションキューＳＱからリクエストを取得する。また、ホストインターフェース回路３０１は、不揮発性メモリ４０から読み出したデータ及びコンプリーション生成回路３０５が生成したコンプリーション情報等をホストデバイス１０に送信する。ホストインターフェース回路３０１は、メインメモリ１２にデータ及びコンプリーション情報を格納したことを通知するため、ホストＣＰＵ１１に割り込み情報を送信し得る。ホストＣＰＵ１１は、例えば割り込み情報を受信すると、メモリシステム２０のコンプリーションキューＣＱ内のコンプリーション情報を確認する。そして、ホストＣＰＵは、コンプリーション情報に基づいて、対応するデータを使用する。
【0026】
コマンドパーサ３０２は、メモリシステム２０が取得したリクエストに含まれるコマンドを解析する。コマンドパーサ３０２は、例えば解析したコマンドがリードコマンドである場合、読み出し実行回路３０３に、解析した結果を送信する。
【0027】
読み出し実行回路３０３は、例えばリクエストに含まれるコマンドがリードコマンドである場合、リクエストに含まれるアクセス先アドレスに基づいて、不揮発性メモリ４０に、対応するデータの読み出し動作を命令する。
【0028】
メモリインターフェース回路３０４は、メモリコントローラ３０と不揮発性メモリ４０との間の通信を司る。より具体的には、メモリインターフェース回路３０４は、例えば、読み出し実行回路３０３からの命令を不揮発性メモリ４０が認識可能な形態（制御信号）として送信する。メモリコントローラ３０は、メモリインターフェース回路３０４を介して、不揮発性メモリ４０とデータの送受信を行う。不揮発性メモリ４０がＮＡＮＤ型フラッシュメモリである場合、メモリインターフェース回路３０４は、ＮＡＮＤフラッシュインターフェース回路である。
【0029】
コンプリーション生成回路３０５は、リクエストが終了した際に、コンプリーション情報を生成する。コンプリーション情報には、リクエストに対応する動作が正常に終了したか否か、あるいはどのリクエスト（コマンド及びリクエストＩＤ）に対応しているかといった情報が含まれる。なお、本実施形態のコンプリーション生成回路３０５は、同じメモリシステム２０内の外部要求生成回路３０７が他のメモリシステム２０へのリクエストを生成する場合、すなわち、ホストデバイス１０が生成したリクエストに対応する動作が終了していない場合、コンプリーション情報を生成しない。
【0030】
演算回路３０６は、不揮発性メモリ４０から読み出したデータを演算して、次のアクセスに対応するアクセス情報を算出する。例えば、アクセス情報は、アクセス先アドレス（ドライブ番号及び不揮発性メモリ４０のアドレス）を含む。以下、アクセス情報としてアクセス先アドレスについて説明する。なお、アクセス先アドレスは、対応するメモリシステム２０内の不揮発性メモリ４０であってもよいし、他のメモリシステム２０内の不揮発性メモリ４０であってもよい。更には、メモリシステム２０は、演算回路３０６による演算の結果、アクセス不要と判断する場合もある。なお、演算回路３０６は、ホストデバイス１０から受信した出力先アドレスに基づいて異なる出力先アドレスを算出してもよい。
【0031】
例えば、アクセス情報（アクセス先アドレス）は、読み出しデータにそのまま書き込まれて（含まれて）いてもよし、対応するメモリシステム２０における複数回の読み出し動作により読み出された複数のデータを演算した結果であってもよい。なお、複数回の読み出しデータを演算した結果に基づいて、再度対応するメモリシステム２０のデータを読み出し、演算回路３０６は、その結果を用いて再度演算を行ってアクセス情報（アクセス先アドレス）を算出してもよい。また、アクセス情報（アクセス先アドレス）は、読み出したデータに、例えばリクエストから得られたオフセット値を加算して算出されてもよい。更に、アクセス情報（アクセス先アドレス）は、Ｂ－ｔｒｅｅインデックスを探索した結果のノードに書き込まれていてもよい。より具体的には、不揮発性メモリ４０内に、例えばツリー構造のデータが格納されているとする。この場合、まず、メモリコントローラ３０は、このツリーを辿るための最初のデータを読み出す。なお、この最初のデータを読み出すために複数回の読み出し動作が実行されてもよい。演算回路３０６は、最初のデータを演算する。最初のデータの演算結果に基づいて、ツリーの次のデータが読み出される。メモリコントローラ３０は、次のデータが対応するメモリシステム２０内の不揮発性メモリ４０にある場合は、読み出し動作を実行し、次のデータが他のメモリシステム２０内の不揮発性メモリ４０にある場合は、リクエストを生成する。そして、目的のデータに達するまで、次のデータの探索動作が繰り返される。Ｂ－ｔｒｅｅインデックスの適用例としては、例えばＫＶＳ（Key-Value-Store）が想定される。この場合、ホストデバイス１０が生成したリクエストには、Ｋｅｙが含まれている。メモリシステム２０は、そのＫｅｙと一致するエントリーを、他も含めたメモリシステム２０側から見つけ出して、そのエントリーに対応するＶａｌｕｅ（データ）をホストデバイス１０に送信する。メモリシステム２０が他のメモリシステム２０にＫｅｙと一致するエントリーを探索させる場合、アクセス情報には、Ｋｅｙが含まれる。
【0032】
ドライブ番号は、読み出したデータにそのまま書き込まれていてもよい。また、ドライブ番号は、例えば各メモリシステム２０の不揮発性メモリ４０に、全メモリシステム２０を識別可能な論理ブロックアドレスが割り振られている場合、当該論理ブロックアドレスから算出されてもよい。
【0033】
演算回路３０６は、対応するメモリシステム２０からホストデバイス１０にデータを送信する場合、または、他のメモリシステム２０に読み出し動作をリクエストする場合、データサイズを算出してもよい。例えば、データサイズは、読み出したデータ及びリクエストの少なくとも１つを用いて算出され得る。更に、演算回路３０６は、他のメモリシステム２０に実行させるリクエストの動作内容、すなわちコマンドを、読み出したデータ及びリクエストの少なくとも１つを用いて算出（決定）してもよい。
【0034】
外部要求生成回路３０７は、演算回路３０６による演算の結果、他のメモリシステム２０へのアクセスが必要な場合、他のメモリシステム２０へのリクエストを生成する。この場合のリクエストには、例えば、演算結果に基づくリードコマンド及び他のメモリシステム２０のアクセス先アドレス、並びにホストデバイス１０から取得したリクエストに付与されていたリクエストＩＤ及び出力先アドレス等が含まれる。外部要求生成回路３０７は、生成したリクエストをＲＡＭ３０８内のサブミッションキューＳＱに格納する。
【0035】
ＲＡＭ３０８は、メモリシステム２０内の外部要求生成回路３０７が生成したリクエストを格納するためのサブミッションキューＳＱを含む。ＲＡＭ３０８は、例えば、ＤＲＡＭ、ＳＲＡＭ、ＭＲＡＭ、ＦｅＲＡＭ、ＰＲＡＭ、またはＲｅＲＡＭであってもよい。なお、ＲＡＭ３０８は、メモリコントローラ３０の内部に設けられていてもよいし、メモリシステム２０内において、メモリコントローラ３０の外部に設けられていてもよいし、ホストバスに直接接続するように設けられていてもよい。
【0036】
例えば、メモリシステム２０は、読み出し結果に基づいて他のメモリシステム２０に読み出し動作を実行させる場合、生成したリクエストをＲＡＭ３０８のサブミッションキューＳＱに格納する。他のメモリシステム２０は、リクエストを生成したメモリシステム２０内のＲＡＭ３０８のサブミッションキューＳＱからリクエストを取得し、読み出し動作を実行する。
【0037】
不揮発性メモリ４０は、例えば、複数のＮＡＮＤ型フラッシュメモリチップ（単にメモリチップとも記載する）４１を含む。例えば、ＮＡＮＤ型フラッシュメモリでは、一般に、ページと呼ばれるデータ単位で、書き込み動作及び読み出し動作が行われ、ブロックと呼ばれるデータ単位で消去動作が行われる。
【0038】
１．２ 読み出し動作
次に、読み出し動作について説明する。本実施形態の読み出し動作は、一段読み出し動作及び多段読み出し動作を含む。
次に、読み出し動作について説明する。本実施形態の読み出し動作は、一段読み出し動作及び多段読み出し動作を含む。
【0039】
一段読み出し動作は、ホストデバイス１０が１つのメモリシステム２０からデータを読み出す動作である。多段読み出し動作は、２つ以上のメモリシステム２０を用いてデータを読み出す動作であり、メモリシステム２０から読み出したデータによって他のメモリシステム２０のアクセス先アドレスが決定される。
【0040】
【0041】
図２に示すように、ホストデバイス１０は、例えば、第１メモリシステム２０＿１からデータを読み出す場合、第１メモリシステム２０＿１に第１リクエストＲＱＴ１を送信する。すなわち、第１メモリシステム２０＿１は、メインメモリ１２のサブミッションキューＳＱから第１リクエストＲＱＴ１を取得する。このとき、第１リクエストＲＱＴ１には、一段読み出し動作に対応するリードコマンドＲＤ１、リクエストＩＤ、第１メモリシステム２０＿１に対応するアクセス先アドレスＡＡＤ１、及び出力先アドレスＯＡＤが含まれる。
【0042】
第１メモリシステム２０＿１のメモリコントローラ３０は、第１リクエストＲＱＴ１に基づいて、不揮発性メモリ４０に読み出し命令を送信し、不揮発性メモリ４０のアクセス先アドレスＡＡＤ１に対応するページからデータＤＡＴ１を読み出す。メモリコントローラ３０は、第１リクエストＲＱＴ１にリードコマンドＲＤ１が含まれる場合、データＤＡＴ１の演算を行わずに、コンプリーション情報ＣＰを生成する。メモリコントローラ３０は、コンプリーション情報ＣＰを生成した後、データＤＡＴ１とコンプリーション情報ＣＰとをホストデバイス１０のメインメモリ１２に送信する。データＤＡＴ１は、メインメモリ１２の出力先アドレスＯＡＤに格納される。コンプリーション情報ＣＰは、メインメモリ１２のコンプリーションキューＣＱに格納される。
【0043】
１．２．２ 多段読み出し動作
次に、図３を参照して、多段読み出し動作におけるデータ等の流れについて説明する。図３は、多段読み出し動作の一例を示す図である。なお、図３の例は、説明を簡略化するために２段の読み出し動作を示しているが、３段以上の多段読み出し動作であってもよい。
次に、図３を参照して、多段読み出し動作におけるデータ等の流れについて説明する。図３は、多段読み出し動作の一例を示す図である。なお、図３の例は、説明を簡略化するために２段の読み出し動作を示しているが、３段以上の多段読み出し動作であってもよい。
【0044】
図３に示すように、ホストデバイス１０は、第１メモリシステム２０＿１のデータＤＡＴ１を用いて第２メモリシステム２０＿２からデータＤＡＴ２を読み出す場合、まず第１メモリシステム２０＿１に第１リクエストＲＱＴ１を送信する。すなわち、第１メモリシステム２０＿１は、メインメモリ１２のサブミッションキューＳＱから第１リクエストＲＱＴ１を取得する。このとき、第１リクエストＲＱＴ１には、多段読み出し動作に対応するリードコマンドＳＰ＿ＲＤ１、リクエストＩＤ、第１メモリシステム２０＿１に対応するアクセス先アドレスＡＡＤ１、及び出力先アドレスＯＡＤが含まれる。
【0045】
第１メモリシステム２０＿１のメモリコントローラ３０は、第１リクエストＲＱＴ１に基づいて、不揮発性メモリ４０に読み出し命令を送信し、不揮発性メモリ４０のアクセス先アドレスＡＡＤ１に対応するページからデータＤＡＴ１を読み出す。メモリコントローラ３０は、読み出したデータＤＡＴ１を用いて、第２メモリシステム２０＿２のアクセス先アドレスＡＡＤ２を算出する。そして、メモリコントローラ３０は、第２メモリシステム２０＿２に読み出し動作を実行させるため、第２リクエストＲＱＴ２を生成する。このとき、第２リクエストＲＱＴ２には、多段読み出し動作に対応するリードコマンドＳＰ＿ＲＤ２、リクエストＩＤ、第２メモリシステム２０＿２に対応するアクセス先アドレスＡＡＤ２、及び出力先アドレスＯＡＤが含まれる。ここで、リクエストＩＤ及び出力先アドレスＯＡＤは、第１リクエストＲＱＴ１と同じである。なお、第２リクエストＲＱＴ２の出力先アドレスＯＡＤは、第１リクエストＲＱＴ１に含まれる出力先アドレスＯＡＤに基づいて、演算回路３０６または外部要求生成回路３０７により算出されてもよい。メモリコントローラ３０は、ＲＡＭ３０８内のサブミッションキューＳＱに、生成した第２リクエストＲＱＴ２を格納する。なお、メモリコントローラ３０は、多段読み出し動作に対応するリードコマンドＳＰ＿ＲＤ２を発行する代わりに、一段読み出し動作に対応するリードコマンドＲＤ２を発行してもよい。この場合、第２メモリシステム２０＿２は、リードコマンドＲＤ２に基づいて一段読み出し動作を実行し、第２メモリシステム２０＿２内の演算回路３０６による演算処理を省略できる。
【0046】
第２メモリシステム２０＿２は、第１メモリシステム２０＿１のＲＡＭ３０８（サブミッションキューＳＱ）から第２リクエストＲＱＴ２を取得する。第２メモリシステム２０＿２のメモリコントローラ３０は、第２リクエストＲＱＴ２に基づいて、不揮発性メモリ４０に読み出し命令を送信し、不揮発性メモリ４０のアクセス先アドレスＡＡＤ２に対応するページからデータＤＡＴ２を読み出す。図３の例では、第２メモリシステム２０＿２のメモリコントローラ３０は、例えば、データＤＡＴ２を演算した結果、他のメモリシステム２０へのリクエストＲＱＴの生成は不要と判断し、コンプリーション情報ＣＰを生成する。第２メモリシステム２０＿２のメモリコントローラ３０は、コンプリーション情報ＣＰを生成した後、読み出したデータＤＡＴ２とコンプリーション情報ＣＰとをホストデバイス１０に送信する。データＤＡＴ２は、メインメモリ１２の出力先アドレスＯＡＤに格納される。コンプリーション情報ＣＰは、メインメモリ１２のコンプリーションキューＣＱに格納される。従って、多段読み出し動作の場合、ホストデバイス１０がリクエストを送信したメモリシステム２０と、ホストデバイス１０がコンプリーション情報ＣＰを受信したメモリシステム２０とが異なる。
【0047】
なお、第２メモリシステム２０＿２のメモリコントローラ３０は、データＤＡＴ２を演算して、他のメモリシステム２０に更にリクエストを実行させるか否かを選択してもよい。すなわち、第２メモリシステム２０＿２は、３段目の多段読み出し動作の有無を判断する。他のメモリシステム２０にリクエストを実行させる場合、第２メモリシステム２０＿２のメモリコントローラ３０は、第１メモリシステム２０＿１のメモリコントローラ３０と同様に、コンプリーション情報ＣＰを生成せずにリクエスト（第３リクエスト）を生成する。第３リクエストには、第２リクエストＲＱＴ２と同様に、リクエストＩＤ及び出力先アドレスＯＡＤが含まれる。３段目以降の多段読み出し動作も同様の処理を繰り返す。
【0048】
図２及び図３の例では、一段読み出し動作と多段読み出し動作とリードコマンドが異なる場合について説明したが、これに限定されない。例えば、第１リクエストＲＱＴ１に含まれるリードコマンドは、一段読み出し動作と多段用出し動作とで同じであってもよい。この場合、第１メモリシステム２０＿１は、読み出したデータＤＡＴ１を演算した結果から、一段読み出し動作または多段読み出し動作を選択してもよい。
【0049】
１．２．３ 読み出し動作の流れ
次に、図４及び図５を参照して、読み出し動作の流れの一例について説明する。図４及び図５は、読み出し動作のフローチャートである。なお、図４及び図５の例では、一段読み出し動作と多段読み出し動作とでリードコマンドが異なる。更に、多段読み出し動作の場合、説明を簡略化するため、２段の読み出し動作を示している。より具体的には、ホストデバイス１０は、第１メモリシステム２０＿１のデータＤＡＴ１を用いて第２メモリシステム２０＿２のデータＤＡＴ２を読み出す場合を示している。
次に、図４及び図５を参照して、読み出し動作の流れの一例について説明する。図４及び図５は、読み出し動作のフローチャートである。なお、図４及び図５の例では、一段読み出し動作と多段読み出し動作とでリードコマンドが異なる。更に、多段読み出し動作の場合、説明を簡略化するため、２段の読み出し動作を示している。より具体的には、ホストデバイス１０は、第１メモリシステム２０＿１のデータＤＡＴ１を用いて第２メモリシステム２０＿２のデータＤＡＴ２を読み出す場合を示している。
【0050】
図４に示すように、まず、ホストデバイス１０のホストＣＰＵ１１は、第１リクエストＲＱＴ１を生成し、メインメモリ１２のサブミッションキューＳＱに、第１リクエストＲＱＴ１を格納する（ステップＳ１）。
【0051】
ホストＣＰＵ１１は、サブミッションキューＳＱに第１リクエストＲＱＴ１を格納したことを第１メモリシステム２０＿１のドアベルレジスタに通知する（ステップＳ２）。すなわち、ホストＣＰＵ１１は、第１メモリシステム２０＿１のドアベルレジスタに有効データを送信する。
【0052】
第１メモリシステム２０＿１のホストインターフェース回路３０１は、ドアベルレジスタにホストデバイス１０から受信した有効データが格納されると、ホストデバイス１０のメインメモリ１２のサブミッションキューＳＱから第１リクエストＲＱＴ１を取得する（ステップＳ３）。
【0053】
第１メモリシステム２０＿１のメモリコントローラ３０は、第１リクエストＲＱＴ１のリードコマンド（リードコマンドＲＤ１またはリードコマンドＳＰ＿ＲＤ１コマンド）及びアクセス先アドレスＡＡＤ１に基づいて、不揮発性メモリ４０からデータＤＡＴ１を読み出す（ステップＳ４）。より具体的には、コマンドパーサ３０２は、第１リクエストＲＱＴ１のコマンドを解析する。読み出し実行回路３０３は、コマンドの解析結果に基づいて、不揮発性メモリ４０にデータの読み出しを命令する。
【0054】
第１リクエストＲＱＴ１に含まれているコマンドが、リードコマンドＲＤ１である場合、すなわち、リードコマンドＳＰ＿ＲＤ１ではない場合（ステップＳ５＿Ｎｏ）、一段読み出し動作が選択されているため、演算回路３０６は、データＤＡＴ１を用いた演算を実行しない。コンプリーション生成回路３０５は、コンプリーション情報ＣＰを生成する（ステップＳ６）。第１メモリシステム２０＿１は、ホストデバイス１０のメインメモリ１２にデータＤＡＴ１とコンプリーション情報ＣＰとを送信する（ステップＳ７）。メインメモリ１２の出力先アドレスＯＡＤにデータＤＡＴ１が格納され、メインメモリ１２のコンプリーションキューＣＱにコンプリーション情報ＣＰが格納される。
【0055】
他方で、第１リクエストＲＱＴ１に含まれているコマンドが、リードコマンドＳＰ＿ＲＤ１である場合（ステップＳ５＿Ｙｅｓ）、読み出し実行回路３０３により多段読み出し動作が選択されている。演算回路３０６は、データＤＡＴ１を用いて次のアクセス先アドレスＡＡＤ２の演算を実行する（ステップＳ８）。
【0056】
第１リクエストＲＱＴ１または演算回路３０６がデータＤＡＴ１を演算した結果に基づいてホストデバイス１０にデータＤＡＴ１を送信する場合（ステップＳ９＿Ｙｅｓ）、第１メモリシステム２０＿１は、ホストデバイス１０のメインメモリ１２に、データＤＡＴ１の少なくとも一部を送信する（ステップＳ１０）。例えば、ホストデバイス１０が読み出したいデータが、第１メモリシステム２０＿１と第２メモリシステム２０＿２とに分割されて格納されている場合、例えば演算回路３０６により算出されたデータサイズのデータＤＡＴ１がメインメモリ１２に送信される。
【0057】
ホストデバイス１０にデータＤＡＴ１を送信しない場合（ステップＳ９＿Ｎｏ）、またはステップＳ１０実行後、外部要求生成回路３０７は、第２リクエストＲＱＴ２を生成する（ステップＳ１１）。生成された第２リクエストＲＱＴ２は、第１メモリシステム２０＿１のＲＡＭ３０８のサブミッションキューＳＱに格納される（ステップＳ１２）。なお、本実施形態では、第１メモリシステム２０＿１のＲＡＭ３０８に第２リクエストＲＱＴ２を格納する場合について説明するが、これに限定されない。例えば、次のアクセス先のメモリシステム２０、すなわち第２メモリシステム２０＿２のＲＡＭ３０８のサブミッションキューＳＱに第２リクエストＲＱＴ２が格納されてもよいし、ホストデバイス１０のメインメモリ１２のサブミッションキューＳＱに第２リクエストＲＱＴ２が格納されてもよい。
【0058】
図５に示すように、第１メモリシステム２０＿１は、サブミッションキューＳＱに第２リクエストＲＱＴ２を格納したことを第２メモリシステム２０＿２のドアベルレジスタに通知する（ステップＳ１３）。すなわち、第１メモリシステム２０＿１は、第２メモリシステム２０＿２のドアベルレジスタに有効データを送信する。
【0059】
第２メモリシステム２０＿２のホストインターフェース回路３０１は、ドアベルレジスタに第１メモリシステム２０＿１から受信した有効データが格納されると、第１メモリシステム２０＿１のＲＡＭ３０８のサブミッションキューＳＱから第２リクエストＲＱＴ２を取得する（ステップＳ１４）。
【0060】
第２メモリシステム２０＿２のメモリコントローラ３０は、第２リクエストＲＱＴ２のリードコマンドＳＰ＿ＲＤ２及びアクセス先アドレスＡＡＤ２に基づいて、不揮発性メモリ４０からデータＤＡＴ２を読み出す（ステップＳ１５）。より具体的には、コマンドパーサ３０２は、第２リクエストＲＱＴ２のコマンドを解析する。読み出し実行回路３０３は、コマンドの解析結果に基づいて、不揮発性メモリ４０にデータＤＡＴ２の読み出し動作を命令する。
【0061】
次に、第２メモリシステム２０＿２のコンプリーション生成回路３０５は、コンプリーション情報ＣＰを生成する（ステップＳ１６）。
【0062】
第２メモリシステム２０＿２は、リクエストＩＤ及び出力先アドレスＯＡＤに基づいてホストデバイス１０のメインメモリ１２にデータＤＡＴ２とコンプリーション情報ＣＰを送信する（ステップＳ１７）。メインメモリ１２の出力先アドレスＯＡＤにデータＤＡＴ２が格納され、メインメモリ１２のコンプリーションキューＣＱにコンプリーション情報ＣＰが格納される。
【0063】
ステップＳ７またはステップＳ１７終了後、すなわち、一段読み出し動作または多段読み出し動作において、メインメモリ１２のコンプリーションキューＣＱにコンプリーション情報ＣＰが格納された後、コンプリーション情報ＣＰを作成したメモリシステム２０は、ホストデバイス１０に割り込み情報を通知する（ステップＳ１８）。
【0064】
ホストＣＰＵ１１は、割り込み情報に基づいて、コンプリーション情報ＣＰを確認する。そして、ホストＣＰＵ１１は、コンプリーション情報ＣＰに基づいてデータ（ＤＡＴ１及びＤＡＴ２の少なくとも１つ）を使用して、第１リクエストＲＱＴ１を終了させる（ステップＳ１９）。
【0065】
なお、本実施形態では、メモリシステム２０がホストデバイス１０に割り込み情報を通知する場合について説明したが、これに限定されない。ホストＣＰＵ１１は、コンプリーションキューＣＱを定期的に監視しているため、割り込み情報の通知がなくても、第１リクエストＲＱＴ１の終了を確認し得る。
【0066】
１．２．４ 多段読み出し動作におけるコマンド及びデータの流れ
次に、図６を参照して、多段読み出し動作におけるコマンド及びデータの流れについて説明する。図６は、多段読み出し動作におけるコマンド及びデータ等の流れの一例を示す図である。なお、図６における括弧内のステップ番号は、図４及び図５のフローチャートに対応している。
次に、図６を参照して、多段読み出し動作におけるコマンド及びデータの流れについて説明する。図６は、多段読み出し動作におけるコマンド及びデータ等の流れの一例を示す図である。なお、図６における括弧内のステップ番号は、図４及び図５のフローチャートに対応している。
【0067】
図６に示すように、ホストＣＰＵ１１は、多段読み出し動作を指示するリードコマンドＳＰ＿ＲＤ１を発行し、メインメモリ１２のサブミッションキューＳＱにリードコマンドＳＰ＿ＲＤ１（第１リクエストＲＱＴ１）を格納する（ステップＳ１）。そして、ホストＣＰＵ１１は、第１メモリシステム２０＿１のドアベルレジスタに、リードコマンドＳＰ＿ＲＤ１を格納したことを通知する（ステップＳ２）。
【0068】
第１メモリシステム２０＿１は、ドアベルレジスタに通知を受けると、メインメモリ１２のサブミッションキューＳＱからリードコマンドＳＰ＿ＲＤ１（第１リクエストＲＱＴ１）を取得する（ステップＳ３）。第１メモリシステム２０＿１は、リードコマンドＳＰ＿ＲＤ１に基づいて内部の不揮発性メモリ４０からデータＤＡＴ１を読み出す（ステップＳ４）。第１メモリシステム２０＿１は、データＤＡＴ１を用いて次のアクセス先アドレスＡＡＤ２を算出する（ステップＳ８）。第１メモリシステム２０＿１は、第１リクエストＲＱＴ１に基づいてデータＤＡＴ１をメインメモリ１２に送信することもある（ステップＳ１０）。第１メモリシステム２０＿１は、次のアクセス先アドレスＡＡＤ２に基づいて、リードコマンドＳＰ＿ＲＤ２（第２リクエストＲＱＴ２）を生成する（ステップＳ１１）。第１メモリシステム２０＿１は、第１メモリシステム２０＿１のＲＡＭ３０８のサブミッションキューＳＱに、リードコマンドＳＰ＿ＲＤ２（第２リクエストＲＱＴ２）を格納する（ステップＳ１２）。そして、第１メモリシステム２０＿１は、第２メモリシステム２０＿２のドアベルレジスタに、リードコマンドＳＰ＿ＲＤ２を格納したことを通知する（ステップＳ１３）。
【0069】
第２メモリシステム２０＿２は、ドアベルレジスタに通知を受けると、第１メモリシステム２０＿１のＲＡＭ３０８（サブミッションキューＳＱ）からリードコマンドＳＰ＿ＲＤ２（第２リクエストＲＱＴ２）を取得する（ステップＳ１４）。第２メモリシステム２０＿２は、リードコマンドＳＰ＿ＲＤ２に基づいて内部の不揮発性メモリ４０からデータＤＡＴ２を読み出す（ステップＳ１５）。次に、第２メモリシステム２０＿２は、コンプリーション情報ＣＰを生成する（ステップＳ１６）。そして、第２メモリシステム２０＿２は、データＤＡＴ２及びコンプリーション情報ＣＰをメインメモリ１２に送信する（ステップＳ１７）。コンプリーション情報ＣＰは、メインメモリ１２のコンプリーションキューＣＱに格納される。第２メモリシステム２０＿２は、ホストＣＰＵ１１に、割り込み情報を通知する（ステップＳ１８）。
【0070】
１．３ 本実施形態に係る効果
本実施形態に係る構成であれば、処理能力を向上できるデータ処理装置を提供できる。本効果につき、詳述する。
本実施形態に係る構成であれば、処理能力を向上できるデータ処理装置を提供できる。本効果につき、詳述する。
【0071】
例えば、複数のメモリシステムを有するデータ処理装置では、データＤＡＴ２を読み出す際に、第１メモリシステムに格納されているデータＤＡＴ１を用いてアクセス先アドレスＡＡＤ２を算出し、当該アクセス先アドレスＡＡＤ２に対応する第２メモリシステムからデータＤＡＴ２を読み出す場合がある。このような場合、ホストデバイスのホストＣＰＵは、第１メモリシステムへの第１リクエストＲＱＴ１の生成、第１メモリシステムから受信したデータＤＡＴ１を用いたアクセス先アドレスＡＡＤ２の算出、及び第２メモリシステムへの第２リクエストＲＱＴ２の生成を実行する。このため、ホストデバイスとメモリシステムとを接続するホストバスは、第１リクエストＲＱＴ１、第１データＤＡＴ１、第２リクエストＲＱＴ２、並びに第２データＤＡＴ２及びコンプリーション情報ＣＰの送受信に利用される。
【0072】
これに対し、本実施形態に係る構成であれば、データ処理装置１のメモリシステム２０は、演算回路３０６、外部要求生成回路３０７、及びＲＡＭ３０８（サブミッションキューＳＱ）を備える。例えば、第１メモリシステム２０＿１は、内部に有する不揮発性メモリ４０から読み出したデータＤＡＴ１を用いて、第２メモリシステム２０＿２のアクセス先アドレスＡＡＤ２を算出し、第２メモリシステム２０＿２への第２リクエストＲＱＴ２を生成できる。そして、第１メモリシステム２０＿１は、生成した第２リクエストＲＱＴ２を内部のサブミッションキューＳＱに格納できる。すなわち、メモリシステム２０がホストデバイス１０を介さずに、他のメモリシステム２０に動作の実行をリクエストできる。これにより、ホストＣＰＵ１１は、データＤＡＴ１を用いたアクセス先アドレスＡＡＤ２の算出及び第２リクエストＲＱＴ２の生成をメモリシステム２０にオフロードできる。従って、ホストＣＰＵから見たレイテンシを削減でき、ホストＣＰＵ１１のリソースの使用を削減できる。
【0073】
また、第１メモリシステム２０＿１は、第２リクエストＲＱＴ２に、ホストデバイス１０が発行したリクエストＩＤ及び出力先アドレスＯＡＤを含めることができる。このため、第２メモリシステム２０＿２は、第１メモリシステム２０＿１を介さずに、ホストデバイス１０に、データＤＡＴ２及びコンプリーション情報ＣＰを直接送信できる。従って、ホストデバイス１０とメモリシステム２０との間で送受信されるリクエスト及びデータを削減できるため、ホストＣＰＵ１１とメモリシステム２０とを接続するホストバスにおけるデータ送信の帯域幅が削減できる。よって、データ処理装置１の処理能力を向上できる。
【0074】
２．第２実施形態
次に、第２実施形態について説明する。第２実施形態では、多段読み出し動作におけるコンプリーション情報ＣＰの送信方法について３つの例を示す。以下、第１実施形態と異なる点を中心に説明する。
次に、第２実施形態について説明する。第２実施形態では、多段読み出し動作におけるコンプリーション情報ＣＰの送信方法について３つの例を示す。以下、第１実施形態と異なる点を中心に説明する。
【0075】
２．１ 第１例
まず、第１例について説明する。第１例では、メインメモリ１２がメモリシステム２０の各々に対応する複数のコンプリーションキューＣＱを有している。そして、ホストデバイス１０が発行した第１リクエストＲＱＴ１に対して、複数のメモリシステム２０のいずれか１つが対応するコンプリーションキューＣＱにコンプリーション情報ＣＰを格納する場合について説明する。図７は、ホストデバイス１０とメモリシステム２０との間のリクエストＲＱＴ及びコンプリーション情報ＣＰの流れの一例を示す図である。図７の例では、データ処理装置１は、ｎ個（ｎは３以上の整数）のメモリシステム２０を含む。以下、それぞれを第１メモリシステム２０＿１、第２メモリシステム２０＿２、…、第ｎメモリシステム２０＿ｎと表記する。また、第１メモリシステム２０＿１～第ｎメモリシステム２０＿ｎに対応するサブミッションキューをＳＱ１～ＳＱｎと表記し、コンプリーションキューをＣＱ１～ＣＱｎとそれぞれ表記する。
まず、第１例について説明する。第１例では、メインメモリ１２がメモリシステム２０の各々に対応する複数のコンプリーションキューＣＱを有している。そして、ホストデバイス１０が発行した第１リクエストＲＱＴ１に対して、複数のメモリシステム２０のいずれか１つが対応するコンプリーションキューＣＱにコンプリーション情報ＣＰを格納する場合について説明する。図７は、ホストデバイス１０とメモリシステム２０との間のリクエストＲＱＴ及びコンプリーション情報ＣＰの流れの一例を示す図である。図７の例では、データ処理装置１は、ｎ個（ｎは３以上の整数）のメモリシステム２０を含む。以下、それぞれを第１メモリシステム２０＿１、第２メモリシステム２０＿２、…、第ｎメモリシステム２０＿ｎと表記する。また、第１メモリシステム２０＿１～第ｎメモリシステム２０＿ｎに対応するサブミッションキューをＳＱ１～ＳＱｎと表記し、コンプリーションキューをＣＱ１～ＣＱｎとそれぞれ表記する。
【0076】
図７に示すように、本例のホストデバイス１０のメインメモリ１２は、第１メモリシステム２０＿１に対応するサブミッションキューＳＱ１、第１メモリシステム２０＿１～第ｎメモリシステム２０＿ｎに対応するコンプリーションキューＣＱ１～ＣＱｎを含む。また、第１メモリシステム２０＿１のＲＡＭ３０８は、他の第２メモリシステム２０＿２～第ｎメモリシステム２０＿ｎに対応するサブミッションキューＳＱ２～ＳＱｎを含む。
【0077】
ホストＣＰＵ１１は、第１リクエストＲＱＴ１を生成し、生成した第１リクエストＲＱＴ１をサブミッションキューＳＱ１に格納する。そして、ホストＣＰＵ１１は、第１メモリシステム２０＿１のドアベルレジスタに通知する。
【0078】
第１メモリシステム２０＿１は、メインメモリ１２のサブミッションキューＳＱ１から第１リクエストＲＱＴ１を取得すると、データＤＡＴ１の読み出し動作を実行し、アクセス先アドレスＡＡＤ２の演算を行う。例えば、演算の結果、第２リクエストＲＱＴ２の生成は不要と判断された場合、第１メモリシステム２０＿１は、コンプリーション情報ＣＰを生成した後、メインメモリ１２に、データＤＡＴ１及びコンプリーション情報ＣＰを送信する。このとき、メインメモリ１２のコンプリーションキューＣＱ１にコンプリーション情報ＣＰが格納される。
【0079】
また、演算の結果、第１メモリシステム２０＿１が第２リクエストＲＱＴ２を生成する場合、第１メモリシステム２０＿１は、算出したアクセス先アドレスＡＡＤ２に基づいて、サブミッションキューＳＱ２～ＳＱｎのいずれか１つに第２リクエストＲＱＴ２を格納し、対応するメモリシステム２０のドアベルレジスタに通知する。通知を受けたメモリシステム２０は、第１メモリシステム２０＿１のＲＡＭ３０８の対応するサブミッションキューＳＱから第２リクエストＲＱＴ２を取得すると、データＤＡＴ２の読み出し動作を実行する。例えば、第２メモリシステム２０＿２のドアベルレジスタが通知を受けた場合、第２メモリシステム２０＿２は、ＲＡＭ３０８のサブミッションキューＳＱ２から第２リクエストＲＱＴ２を取得し、データＤＡＴ２の読み出し動作を実行する。
【0080】
第２リクエストＲＱＴ２に対応して読み出し動作を実行したメモリシステム２０は、コンプリーション情報ＣＰを生成した後、メインメモリ１２に、データＤＡＴ２及びコンプリーション情報ＣＰを送信する。このとき、メインメモリ１２の対応するコンプリーションキューＣＱにコンプリーション情報ＣＰが格納される。例えば、第２メモリシステム２０＿２の場合、コンプリーションキューＣＱ２にコンプリーション情報ＣＰが格納される。また、例えば、第ｎメモリシステム２０＿ｎの場合、コンプリーションキューＣＱｎにコンプリーション情報ＣＰが格納される。
【0081】
なお、本例では、第２リクエストＲＱＴ２を生成した第１メモリシステム２０＿１のＲＡＭ３０８のサブミッションキューＳＱ２～ＳＱｎのいずれに第２リクエストＲＱＴ２を格納する場合について説明したが、これに限定されない。例えば、第２リクエストＲＱＴ２の送信先のメモリシステム２０のサブミッションキューＳＱに第２リクエストＲＱＴ２を格納してもよいし、メインメモリ１２のサブミッションキューＳＱに第２リクエストＲＱＴ２を格納してもよい。
【0082】
２．２ 第２例
次に、第２例について説明する。第２例では、メインメモリ１２内にリクエスト毎に対応するサブミッションエントリーＳＥとコンプリーションエントリーＣＥとの組が設けられている。コンプリーション情報ＣＰを生成したメモリシステム２０は、リクエストが格納されているサブミッションエントリーＳＥに対応するコンプリーションエントリーＣＥにコンプリーション情報ＣＰを格納する。図８は、ホストデバイス１０とメモリシステム２０との間のリクエストＲＱＴ及びコンプリーション情報ＣＰの流れの一例を示す図である。以下、第１例と異なる点を中心に説明する。
次に、第２例について説明する。第２例では、メインメモリ１２内にリクエスト毎に対応するサブミッションエントリーＳＥとコンプリーションエントリーＣＥとの組が設けられている。コンプリーション情報ＣＰを生成したメモリシステム２０は、リクエストが格納されているサブミッションエントリーＳＥに対応するコンプリーションエントリーＣＥにコンプリーション情報ＣＰを格納する。図８は、ホストデバイス１０とメモリシステム２０との間のリクエストＲＱＴ及びコンプリーション情報ＣＰの流れの一例を示す図である。以下、第１例と異なる点を中心に説明する。
【0083】
図８に示すように、本例のホストデバイス１０のメインメモリ１２には、サブミッションキューＳＱ及びコンプリーションキューＣＱの代わりに、１つのＳＣ（Submission and Completion）キューＳＣＱが設けられている。ＳＣキューＳＣＱは、リクエスト及びコンプリーション情報ＣＰが格納されるキューである。ＳＣキューＳＣＱ内には、リクエスト毎に対応するサブミッションエントリーＳＥとコンプリーションエントリーＣＥとの組が設けられている。サブミッションエントリーＳＥは、１つのリクエストが格納されるエントリーである。コンプリーションエントリーＣＥは、１つのコンプリーション情報ＣＰが格納されるエントリーである。図８の例では、ｍ個（ｍは３以上の整数）のサブミッションエントリーＳＥとコンプリーションエントリーＣＥとの組が設けられている。以下、ｍ個のサブミッションエントリーをＳＥ１～ＳＥｍとそれぞれ表記し、ｍ個のコンプリーションエントリーをＣＥ１～ＣＥｍとそれぞれ表記する。そして、例えば、サブミッションエントリーＳＥ１とコンプリーションエントリーＣＥ１とが１つの組とされる。なお、図８の例では、サブミッションエントリーＳＥ１とコンプリーションエントリーＣＥ１とを並べて表記しているが、メインメモリ１２のメモリ空間におけるサブミッションエントリーＳＥ１とコンプリーションエントリーＣＥ１の格納位置（メモリ領域）は、離れていてもよい。更には、サブミッションエントリーＳＥ１とコンプリーションエントリーＣＥ１とが、異なるメモリデバイスに設けられていてもよい。
【0084】
ホストＣＰＵ１１は、第１リクエストＲＱＴ１を生成し、生成した第１リクエストＲＱＴ１を例えばサブミッションエントリーＳＥ１に格納する。ホストＣＰＵ１１は、第１メモリシステム２０＿１のドアベルレジスタに、サブミッションエントリーＳＥ１に第１リクエストＲＱＴ１が格納されていることを通知する。
【0085】
第１メモリシステム２０＿１は、メインメモリ１２のサブミッションエントリーＳＥ１から第１リクエストＲＱＴ１を取得すると、データＤＡＴ１の読み出し動作を実行し、アクセス先アドレスＡＡＤ２を算出する。例えば、演算の結果、第２リクエストＲＱＴ２の生成は不要と判断された場合、第１メモリシステム２０＿１は、コンプリーション情報ＣＰを生成した後、メインメモリ１２に、データＤＡＴ１及びコンプリーション情報ＣＰを送信する。このとき、サブミッションエントリーＳＥ１に対応するコンプリーションエントリーＣＥ１にコンプリーション情報ＣＰが格納される。
【0086】
また、演算の結果、第１メモリシステム２０＿１が第２リクエストＲＱＴ２を生成する場合、第１例と同様に、第１メモリシステム２０＿１は、サブミッションキューＳＱ２～ＳＱｎのいずれか１つに第２リクエストＲＱＴ２を格納し、対応するメモリシステム２０のドアベルレジスタに通知する。通知を受けたメモリシステム２０は、第１メモリシステム２０＿１のＲＡＭ３０８の対応するサブミッションキューＳＱから第２リクエストＲＱＴ２を取得すると、読み出し動作を実行する。そして、第１例と同様に、第２リクエストＲＱＴ２に対応してデータＤＡＴ２の読み出し動作を実行したメモリシステム２０は、コンプリーション情報ＣＰを生成した後、メインメモリ１２に、データＤＡＴ２及びコンプリーション情報ＣＰを送信する。このとき、コンプリーションエントリーＣＥ１にコンプリーション情報ＣＰが格納される。従って、本例では、コンプリーション情報ＣＰを生成したメモリシステム２０によらず、コンプリーション情報ＣＰは、第１リクエストＲＱＴ１が格納されたサブミッションエントリーＳＥ１に対応するコンプリーションエントリーＣＥ１に格納される。
【0087】
２．３ 第３例
次に、第３例について説明する。第３例では、第１メモリシステム２０＿１が、１つまたは複数のメモリシステム２０にリクエストＲＱＴを送信する場合ついて説明する。この場合、メインメモリ１２のサブミッションキューＳＱから第１リクエストＲＱＴ１を取得した第１メモリシステム２０＿１が、メインメモリ１２のコンプリーションキューＣＱ１にコンプリーション情報ＣＰを送信する。図９は、ホストデバイス１０とメモリシステム２０との間のリクエストＲＱＴ及びコンプリーション情報ＣＰの流れの一例を示す図である。以下、第１例及び第２例と異なる点を中心に説明する。
次に、第３例について説明する。第３例では、第１メモリシステム２０＿１が、１つまたは複数のメモリシステム２０にリクエストＲＱＴを送信する場合ついて説明する。この場合、メインメモリ１２のサブミッションキューＳＱから第１リクエストＲＱＴ１を取得した第１メモリシステム２０＿１が、メインメモリ１２のコンプリーションキューＣＱ１にコンプリーション情報ＣＰを送信する。図９は、ホストデバイス１０とメモリシステム２０との間のリクエストＲＱＴ及びコンプリーション情報ＣＰの流れの一例を示す図である。以下、第１例及び第２例と異なる点を中心に説明する。
【0088】
図９に示すように、本例のホストデバイス１０のメインメモリ１２は、第１メモリシステム２０＿１に対応するサブミッションキューＳＱ１及びコンプリーションキューＣＱ１を含む。また、第１メモリシステム２０＿１のＲＡＭ３０８は、他の第２メモリシステム２０＿２～第ｎメモリシステム２０＿ｎに対応するサブミッションキューＳＱ２～ＳＱｎ及びコンプリーションキューＣＱ２～ＣＱｎを含む。
【0089】
ホストＣＰＵ１１は、第１リクエストＲＱＴ１を生成し、生成した第１リクエストＲＱＴ１をサブミッションキューＳＱ１に格納する。そして、ホストＣＰＵ１１は、第１メモリシステム２０＿１のドアベルレジスタに通知する。
【0090】
第１メモリシステム２０＿１は、メインメモリ１２のサブミッションキューＳＱ１から第１リクエストＲＱＴ１を取得すると、データＤＡＴ１の読み出し動作を実行し、アクセス先アドレスＡＡＤを算出する。例えば、演算の結果、他のメモリシステム２０での読み出し動作は不要と判断された場合、第１メモリシステム２０＿１は、コンプリーション情報ＣＰを生成した後、メインメモリ１２に、データＤＡＴ１及びコンプリーション情報ＣＰを送信する。このとき、メインメモリ１２のコンプリーションキューＣＱ１にコンプリーション情報ＣＰが格納される。
【0091】
また、演算の結果、他のメモリシステム２０に読み出し動作を実行させる場合、第１メモリシステム２０＿１は、読み出し動作を実行させるメモリシステム２０に対応したリクエストＲＱＴを生成する。第２メモリシステム２０＿２～第ｎメモリシステム２０＿ｎに対応するリクエストを、第２リクエストＲＱＴ２～第ｎリクエストＲＱＴｎとする。例えば、第１メモリシステム２０＿１が第２リクエストＲＱＴ２と第ｎリクエストＲＱＴｎとを生成した場合、第２リクエストＲＱＴ２はサブミッションキューＳＱ２に格納され、第ｎリクエストはサブミッションキューＳＱｎに格納される。そして、第１メモリシステム２０＿１は、第２メモリシステム２０＿２及び第ｎメモリシステム２０＿ｎのドアベルレジスタに通知する。なお、第１メモリシステム２０＿１が生成するリクエストＲＱＴの個数は、１個以上であればよい。
【0092】
通知を受けたメモリシステム２０は、第１メモリシステム２０＿１のＲＡＭ３０８の対応するサブミッションキューＳＱからリクエストＲＱＴを取得すると、読み出し動作を実行する。例えば、第２メモリシステム２０＿２及び第ｎメモリシステム２０＿ｎのドアベルレジスタが通知を受けた場合、第２メモリシステム２０＿２は、ＲＡＭ３０８のサブミッションキューＳＱ２から第２リクエストＲＱＴ２を取得し、データＤＡＴ２の読み出し動作を実行する。また、第ｎメモリシステム２０＿ｎは、ＲＡＭ３０８のサブミッションキューＳＱｎから第ｎリクエストＲＱＴｎを取得し、データＤＡＴｎの読み出し動作を実行する。
【0093】
第１メモリシステム２０＿１が生成したリクエストＲＱＴに基づいて読み出し動作を実行したメモリシステム２０は、メインメモリ１２にデータＤＡＴを直接送信する。また、当該メモリシステム２０は、コンプリーション情報ＣＰを生成した後、第１メモリシステム２０＿１にコンプリーション情報ＣＰを送信する。例えば、第２メモリシステム２０＿２及び第ｎメモリシステム２０＿ｎが読み出し動作を実行した場合、データＤＡＴ２及びＤＡＴｎは、メインメモリ１２に送信される。第２メモリシステム２０＿２が生成したコンプリーション情報ＣＰ及び第ｎメモリシステム２０＿ｎが生成したコンプリーション情報ＣＰは、第１メモリシステム２０＿１に送信される。このとき、ＲＡＭ３０８のコンプリーションキューＣＱ２及びＣＱｎにコンプリーション情報ＣＰがそれぞれ格納される。
【0094】
第１メモリシステム２０＿１は、生成したリクエストＲＱＴに対応するコンプリーション情報ＣＰがＲＡＭ３０８のコンプリーションキューＣＱに格納されると、第１リクエストＲＱＴ１に対応するコンプリーション情報ＣＰを生成する。そして、第１メモリシステム２０＿１は、メインメモリ１２のコンプリーションキューＣＱ１に、生成したコンプリーション情報ＣＰを送信する。従って、本例では、データＤＡＴを読み出したメモリシステム２０によらず、第１リクエストＲＱＴ１を取得した第１メモリシステム２０＿１が、メインメモリ１２のコンプリーションキューＣＱ１にコンプリーション情報ＣＰを送信する。但し、各メモリシステム２０は、メインメモリ１２に、読み出したデータＤＡＴを直接送信する。
【0095】
本例では、第１メモリシステム２０＿１は、複数のメモリシステム２０を選択して各々にリクエストＲＱＴを実行させてよい。すなわち、第１メモリシステム２０＿１は、複数のメモリシステム２０にリクエストＲＱＴを送信してもよい。第１メモリシステム２０＿１は、リクエストを実行させた複数のメモリシステム２０の各々のコンプリーション情報ＣＰを取得した後、第１リクエストＲＱＴ１に対応するコンプリーション情報ＣＰを生成し、メインメモリ１２のコンプリーションキューＣＱ１に生成したコンプリーション情報ＣＰを格納する。
【0096】
なお、リクエストＲＱＴは、次のアクセス先のメモリシステム２０のＲＡＭ３０８のサブミッションキューＳＱに格納されてもよい。例えば、第２リクエストＲＱＴ２は、第２メモリシステム２０＿２のＲＡＭ３０８のサブミッションキューＳＱに格納され得る。第ｎリクエストＲＱＴｎは、第ｎメモリシステム２０＿ｎのＲＡＭ３０８のサブミッションキューＳＱに格納され得る。
【0097】
２．４ 本実施形態に係る効果
本実施形態に係る構成は、第１実施形態に適用できる。
本実施形態に係る構成は、第１実施形態に適用できる。
【0098】
本実施形態の第１例及び第２例に係る構成であれば、リクエストを完了させたメモリシステム２０がホストデバイス１０にコンプリーション情報ＣＰを直接送信するため、ホストデバイス１０にコンプリーション情報ＣＰを送信するレイテンシを高速化でき、ホストバスにおけるデータ送信の帯域幅を削減できる。更に、ホストデバイス１０からリクエストＲＱＴ１を受信したメモリシステム２０＿１は、他のメモリシステム２０にリクエストＲＱＴ２を送信した時点で、処理が終了するため、メモリシステム２０＿１における処理を簡略化できる。
【0099】
本実施形態の第２例に係る構成であれば、サブミッションエントリーＳＥに対応するコンプリーションエントリーＣＥにコンプリーション情報ＣＰが格納される。このため、ホストＣＰＵ１１は、コンプリーションキューＣＱの処理を軽減できる。
【0100】
本実施形態の第３例に係る構成であれば、リクエストを受信したメモリシステム２０がホストデバイス１０にコンプリーション情報ＣＰを送信する。このため、ホストＣＰＵ１１は、一段読み出し動作の場合と同様に、コンプリーションキューＣＱを処理することができる。また、メモリシステム２０＿１は、複数のサブミッションキューＳＱとコンプリーションキューＣＱとを含むため、複数のリクエストＲＱＴを複数のメモリシステム２０に対して発行して、各リクエストＲＱＴに対応するコンプリーション情報ＣＰの受信を待つことができる。
【0101】
３．第３実施形態
次に、第３実施形態について説明する。第３実施形態では、リードコマンドにより一段読み出し動作と多段読み出し動作とを区別していない場合について説明する。以下、第１実施形態と異なる点を中心に説明する。
次に、第３実施形態について説明する。第３実施形態では、リードコマンドにより一段読み出し動作と多段読み出し動作とを区別していない場合について説明する。以下、第１実施形態と異なる点を中心に説明する。
【0102】
３．１ 読み出し動作の流れ
図１０及び図１１を参照して、読み出し動作の流れの一例について説明する。図１０及び図１１は、読み出し動作のフローチャートである。なお、図１０及び図１１の例は、第１メモリシステム２０＿１のデータＤＡＴ１を用いて第２メモリシステム２０＿２のデータＤＡＴ２を読み出す場合を示している。
図１０及び図１１を参照して、読み出し動作の流れの一例について説明する。図１０及び図１１は、読み出し動作のフローチャートである。なお、図１０及び図１１の例は、第１メモリシステム２０＿１のデータＤＡＴ１を用いて第２メモリシステム２０＿２のデータＤＡＴ２を読み出す場合を示している。
【0103】
図１０及び図１１に示すように、ステップＳ１～Ｓ４の動作は、第１実施形態と同様である。なお、本実施形態の第１リクエストＲＱＴ１に含まれるリードコマンドは、一段読み出し動作と多段読み出し動作とで共通である。
【0104】
データＤＡＴ１の読み出し後、第１メモリシステム２０＿１の演算回路３０６は、データＤＡＴ１を用いて次のアクセス先アドレスＡＡＤ２の演算を実行する（ステップＳ２０）。
【0105】
演算の結果、外部要求がない場合（ステップＳ２１＿Ｎｏ）、すなわち一段読み出し動作の場合、ステップＳ６移行の動作（ステップＳ６、Ｓ７、Ｓ１８、及びＳ１９）は、第１実施形態と同様である。
【0106】
演算の結果、外部要求がある場合(ステップＳ２１＿Ｙｅｓ)、すなわち多段読み出し動作の場合、ステップＳ９移行の動作（ステップＳ９～Ｓ１９）は、第１実施形態と同様である。
【0107】
３．２ 本実施形態に係る効果
本実施形態に係る構成であれば、第１実施形態と同様の効果が得られる。
本実施形態に係る構成であれば、第１実施形態と同様の効果が得られる。
【0108】
なお、第３実施形態に第２実施形態を適用してもよい。
【0109】
４．第４実施形態
次に、第４実施形態について説明する。第４実施形態では、ＫＶＳ（Key-Value-Store）に対応した多段読み出し動作について、４つの例を説明する。以下、第１実施形態と異なる点を中心に説明する。
次に、第４実施形態について説明する。第４実施形態では、ＫＶＳ（Key-Value-Store）に対応した多段読み出し動作について、４つの例を説明する。以下、第１実施形態と異なる点を中心に説明する。
【0110】
４．１ 第１例
まず、第１例について説明する。第１例では、キー（Ｋｅｙ）に基づいて多段読み出し動作を実行する場合について説明する。例えば、Ｂ－ｔｒｅｅインデックスが複数のメモリシステム２０に分割して記憶されている場合、キーに対応した値（Ｖａｌｕｅ）を取得するために多段読み出し動作が実行される。以下、キーで指定されたエントリーから値（Ｖａｌｕｅ）を取得する動作をゲット動作と表記する。
まず、第１例について説明する。第１例では、キー（Ｋｅｙ）に基づいて多段読み出し動作を実行する場合について説明する。例えば、Ｂ－ｔｒｅｅインデックスが複数のメモリシステム２０に分割して記憶されている場合、キーに対応した値（Ｖａｌｕｅ）を取得するために多段読み出し動作が実行される。以下、キーで指定されたエントリーから値（Ｖａｌｕｅ）を取得する動作をゲット動作と表記する。
【0111】
【0112】
図１２に示すように、まず、ホストデバイス１０は、第１メモリシステム２０＿１に第１リクエストＲＱＴ１を送信する。すなわち、第１メモリシステム２０＿１は、メインメモリ１２のサブミッションキューＳＱから第１リクエストＲＱＴ１を取得する。第１リクエストＲＱＴ１には、ゲット動作を指示するコマンドＧＴ及びキーが含まれる。図１２のＫＹ（１４５）は、キーＫＹが整数型の１４５である場合を示している。なお、キーＫＹは整数型に限定されない。また、第１リクエストＲＱＴ１には、第１メモリシステム２０＿１において、最初にアクセスするルートノードの情報が含まれていてもよい。ルートノードの情報とは、最初にデータを読み出すページのアドレスであってもよいし、どのツリー（すなわち、ルートノード）を使うか指定するためのフィールドであってもよい。
【0113】
第１メモリシステム２０＿１のメモリコントローラ３０は、第１リクエストＲＱＴ１に基づいて、不揮発性メモリ４０に読み出し命令を送信し、不揮発性メモリ４０からデータＤＡＴ１を読み出す。演算回路３０６は、読み出したデータＤＡＴ１とキーＫＹ（１４５）とを比較して、情報を読み出す次のページを決定する。このとき、Ｂ－ｔｒｅｅインデックスのツリー構造に対応して、ツリーを探索するために複数回の読み出し動作が実行され得る。より具体的には、例えば、第１メモリシステム２０＿１内において、ツリー構造のノードを探索する場合、１つのノードの情報（データ）を読み出した結果に基づいて、次のノードの情報が読み出される。従って、第１メモリシステム２０＿１の不揮発性メモリ４０内に次のノードの情報が記憶されている場合、次のノードの情報の読み出し動作が繰り返される。
【0114】
メモリコントローラ３０は、例えば、第２メモリシステム２０＿２に次のノードの情報があることが分かった場合、第２メモリシステム２０＿２にてゲット動作を継続するため、第２リクエストＲＱＴ２を生成する。第２リクエストＲＱＴ２には、コマンドＧＴ及びキーＫＹ（１４５）が含まれる。キーＫＹ（１４５）は、アクセス情報である。また、第２リクエストＲＱＴ２には、アクセス情報として次のページの情報が含まれていてもよい。次のページの情報とは、次にデータを読み出すページのアドレスであってもよいし、Ｂ－ｔｒｅｅインデックスにおける次のノードの情報であってもよいし、次のノードを示すポインタの情報であってもよい。なお、コマンドＧＴ及びキーＫＹ（１４５）は、第１リクエストＲＱＴ１と同じであってもよい。
【0115】
第２メモリシステム２０＿２は、第１メモリシステム２０＿１のＲＡＭ３０８（サブミッションキューＳＱ）から第２リクエストＲＱＴ２を取得する。第２メモリシステム２０＿２のメモリコントローラ３０は、第２リクエストＲＱＴ２に基づいて、不揮発性メモリ４０のキーＫＹ（１４５）に対応するエントリー、すなわちページからＶａｌｕｅとしてデータＤＡＴ２を読み出す。このとき、Ｂ－ｔｒｅｅインデックスのツリー構造に対応して、ツリーを探索するために複数回の読み出し動作が実行され得る。より具体的には、例えば、第２メモリシステム２０＿２内において、ツリー構造のノードを探索する場合、１つのノードの情報を読み出した結果に基づいて、次のノードの情報が読み出される。例えば、Ｖａｌｕｅを取得するまで読み出し動作が繰り返される。
【0116】
データＤＡＴ２（Ｖａｌｕｅ）を取得すると、第２メモリシステム２０＿２のメモリコントローラ３０は、コンプリーション情報ＣＰを生成する。そして、第２メモリシステム２０＿２のメモリコントローラ３０は、データＤＡＴ２とコンプリーション情報ＣＰとをホストデバイス１０に送信する。なお、メモリコントローラ３０は、例えば、他のメモリシステム２０に次のノードの情報があることが分かった場合、次のリクエストＲＱＴを生成し得る。
【0117】
４．１．２ ゲット動作の具体例
次に、ゲット動作の具体例について説明する。図１３は、Ｂ－ｔｒｅｅインデックスにおけるゲット動作の一例を示す図である。図１３の例は、３階層のツリー構造において、第１階層のノードが第１メモリシステム２０＿１に記憶されており、第２階層及び第３階層のノードが第２メモリシステム２０＿２に記憶されている場合を示している。なお、ツリー構造はこれに限定されない。
次に、ゲット動作の具体例について説明する。図１３は、Ｂ－ｔｒｅｅインデックスにおけるゲット動作の一例を示す図である。図１３の例は、３階層のツリー構造において、第１階層のノードが第１メモリシステム２０＿１に記憶されており、第２階層及び第３階層のノードが第２メモリシステム２０＿２に記憶されている場合を示している。なお、ツリー構造はこれに限定されない。
【0118】
図１３に示すように、まず、第１メモリシステム２０＿１は、ホストデバイス１０から第１リクエストＲＱＴ１を取得する。第１リクエストＲＱＴ１には、コマンドＧＴ及びキーＫＹ（１４５）が含まれる。次に、第１メモリシステム２０＿１のメモリコントローラ３０は、不揮発性メモリ４０のノードＮＤ１に対応するページから、ノードＮＤ１の情報としてデータＤＡＴ１を読み出す。第１階層のノードＮＤ１はルートノードである。なお、ノードＮＤ１の情報を読み出すページは、第１リクエストＲＱＴ１により指定されてもよいし、第１メモリシステム２０＿１の不揮発性メモリ４０内において予め設定されておいてもよい。演算回路３０６は、データＤＡＴ１（ノードＮＤ１の情報）とキーＫＹ（１４５）とを比較して、ポインタＰＴ１、すなわち、第２階層のノードを選択する。換言すれば、演算回路３０６は、情報を読み出す次のページを決定する。より具体的には、例えば、ノードＮＤ１は、２つのキーＫＹ（１２８及び２５０）の情報を有している。キーＫＹ（１４５）は、キーＫＹ（１２８）より大きく、キーＫＹ（２５０）より小さい値であるため、演算回路３０６は、ポインタＰＴ１を選択する。すなわち、演算回路３０６は、ポインタＰＴ１に対応する第２階層のノードＮＤ２を決定する。
【0119】
例えば、ノードＮＤ１の情報には、ノードＮＤ２の情報の記憶場所（本例では、第２メモリシステム２０＿２）についての情報が含まれ得る。例えば、ポインタＰＴ１に、ＮＤ２がどのメモリシステム内にあるか直接書かれていてもよい。演算回路３０６は、ポインタＰＴ１を読むことで、ノードＮＤ２がメモリシステム２０＿２内にあると判断できる。なお、ノードＮＤ１として読み出したデータに対して演算回路３０６内で何らかの演算をした結果、ノードＮＤ２がどのメモリシステム内にあるか判断してもよい。
【0120】
また、ノードＮＤ１に対応する第１メモリシステム２０＿１は、事前にツリーの階層についての情報を有していれば、ノードＮＤ２の階層から、ノードＮＤ２がメモリシステム２０＿２にあると判断してもよい。図１３の例では、第１メモリシステム２０＿１は、第１階層のノードは、第１メモリシステム２０＿１の不揮発性メモリ４０に記憶されており、第２階層以降のノードは、第２メモリシステム２０＿２の不揮発性メモリに記憶されている、という情報を有していてもよい。第１メモリシステム２０＿１の演算回路３０６は、ツリーの階層についての情報に基づいて、例えば、第２階層のノードＮＤ２の情報が第２メモリシステム２０＿２の不揮発性メモリ４０に記憶されていると判断し得る。
【0121】
演算回路３０６は、ノードＮＤ１の情報に基づいて、アクセス情報を算出する。また、外部要求生成回路３０７は、第２メモリシステム２０＿２においてキーＫＹ（１４５）のゲット動作を継続させるため、第２リクエストＲＱＴ２を生成する。第２リクエストＲＱＴ２には、例えば、アクセス情報として、キーＫＹ（１４５）及び次のページの情報（ノードＮＤ２またはポインタＰＴ１の情報）と、が含まれる。
【0122】
第２メモリシステム２０＿２は、第１メモリシステム２０＿１から第２リクエストＲＱＴ２を取得する。第２メモリシステム２０＿２のメモリコントローラ３０は、不揮発性メモリ４０からノードＮＤ２の情報を読み出す。演算回路３０６は、ノードＮＤ２の情報とキーＫＹ（１４５）とを比較して、ポインタＰＴ２、すなわち、第３階層のノードＮＤ３を選択する。換言すれば、演算回路３０６は、情報を読み出す次のページを決定する。より具体的には、ノードＮＤ２は、２つのキーＫＹ（１５５及び２００）を有している。キーＫＹ（１４５）は、キーＫＹ（１５５）よりも小さいため、演算回路３０６は、ポインタＰＴ２を選択する。すなわち、メモリコントローラ３０は、ポインタＰＴ２に対応する第３階層のノードＮＤ３を選択する。
【0123】
例えば、ノードＮＤ２の情報には、ノードＮＤ３の情報の記憶場所（本例では、第２メモリシステム２０＿２）についての情報が含まれ得る。例えば、ポインタＰＴ２に、ＮＤ３がどのメモリシステム内にあるか直接書かれていてもよい。演算回路３０６は、ポインタＰＴ２を読むことで、ノードＮＤ３がメモリシステム２０＿２内にあると判断できる。なお、ノードＮＤ２として読み出したデータに対して演算回路３０６内で何らかの演算をした結果、ノードＮＤ３がどのメモリシステム内にあるか判断してもよい。ノードＮＤ３の情報は、第２メモリシステム２０＿２内に記憶されている。このため、演算回路３０６は、不揮発性メモリ４０からのノードＮＤ３の情報の読み出しを要求する。本例では、第３階層のノードは、リーフノードである。ノードＮＤ３は、３つのキーＫＹ（１２８、１４０、及び１４５）を有している。ノードＮＤ３が有するキーＫＹの情報がキーＫＹ（１４５）と一致しているため、メモリコントローラ３０は、不揮発性メモリ４０内のキーＫＹ（１４５）に対応するエントリーからＶａｌｕｅとしてデータＤＡＴ２を読み出す。メモリコントローラ３０は、データＤＡＴ２及びコンプリーション情報ＣＰをホストデバイス１０に送信する。なお、例えば、ノードＮＤ３がキーＫＹ（１４５）と一致していなかった場合、メモリコントローラ３０は、Ｖａｌｕｅが見つからなかった旨をホストデバイス１０に報告する。
【0124】
本例では、３階層のツリー構造について説明したが、４階層以上のツリー構造である場合、読み出したデータ（ノードの情報）とキーＫＹとを比較して、情報を読み出す次のージ（次の階層のノード）を決定する動作を繰り返す。なお、リーフノード以外のツリーの途中のノードにもＶａｌｕｅデータが含まれている場合において、ツリーの途中の階層でキーＫＹが一致した場合、キーＫＹに対応するエントリーからデータ（Ｖａｌｕｅ）が読み出されてもよい。
【0125】
４．２ 第２例
次に、第２例について説明する。第２例では、第２リクエストＲＱＴ２に小ツリーインデックスの情報が含まれている場合について説明する。例えば、ツリー構造において、下位階層は、複数の小ツリー構造の集合体と見なすことができる。本例では、第２メモリシステム２０＿２に記憶されている複数の小ツリー構造を、小ツリーインデックスＴＩと定義する。以下、第４実施形態の第１例と異なる点を中心に説明する。
次に、第２例について説明する。第２例では、第２リクエストＲＱＴ２に小ツリーインデックスの情報が含まれている場合について説明する。例えば、ツリー構造において、下位階層は、複数の小ツリー構造の集合体と見なすことができる。本例では、第２メモリシステム２０＿２に記憶されている複数の小ツリー構造を、小ツリーインデックスＴＩと定義する。以下、第４実施形態の第１例と異なる点を中心に説明する。
【0126】
【0127】
図１４に示すように、第４実施形態の第１例と同様に、ホストデバイス１０は、第１メモリシステム２０＿１に第１リクエストＲＱＴ１を送信する。第１メモリシステム２０＿１のメモリコントローラ３０は、第１リクエストＲＱＴ１に基づいて、不揮発性メモリ４０からデータＤＡＴ１を読み出す。演算回路３０６は、読み出したデータＤＡＴ１とキーＫＹとを比較して、小ツリーインデックスＴＩを決定する。このとき、Ｂ－ｔｒｅｅインデックスのツリー構造に対応して、ツリーを探索するために複数回の読み出し動作が実行され得る。メモリコントローラ３０は、例えば、第２メモリシステム２０＿２の不揮発性メモリ４０に次のノードの情報があることが分かった場合、第２メモリシステム２０＿２にてゲット動作を継続させるため、第２リクエストＲＱＴ２を生成する。本例の第２リクエストＲＱＴ２には、コマンドＧＴ、キーＫＹ（１４５）、及び小ツリーインデックスＴＩが含まれる。小ツリーインデックスＴＩは、アクセス情報である。図１４のＴＩ（１）は、小ツリーインデックスＴＩの番号が１である場合を示している。
【0128】
第２メモリシステム２０＿２における動作は、第４実施形態の第１例と同様である。
【0129】
４．２．２ ゲット動作の具体例
次に、ゲット動作の具体例について説明する。図１５は、Ｂ－ｔｒｅｅインデックスにおけるゲット動作の一例を示す図である。図１５の例は、３階層のツリー構造において、第１階層のノードが第１メモリシステム２０＿１に記憶されており、第２階層及び第３階層のノードが第２メモリシステム２０＿２に記憶されている場合を示している。なお、ツリー構造はこれに限定されない。
次に、ゲット動作の具体例について説明する。図１５は、Ｂ－ｔｒｅｅインデックスにおけるゲット動作の一例を示す図である。図１５の例は、３階層のツリー構造において、第１階層のノードが第１メモリシステム２０＿１に記憶されており、第２階層及び第３階層のノードが第２メモリシステム２０＿２に記憶されている場合を示している。なお、ツリー構造はこれに限定されない。
【0130】
図１５に示すように、本例では、第２メモリシステム２０＿２において、第２階層のノードＮＤ４及びこれに対応する第３階層を小ツリーインデックスＴＩ（０）と定義し、第２階層のノードＮＤ２及びこれに対応する第３階層を小ツリーインデックスＴＩ（１）と定義し、第２階層のノードＮＤ５及びこれに対応する第３階層を小ツリーインデックスＴＩ（２）と定義する。
【0131】
まず、第１メモリシステム２０＿１は、ホストデバイス１０から第１リクエストＲＱＴ１を取得する。第１リクエストＲＱＴ１には、コマンドＧＴ及びキーＫＹ（１４５）が含まれる。次に、第１メモリシステム２０＿１のメモリコントローラ３０は、不揮発性メモリ４０からノードＮＤ１の情報としてデータＤＡＴ１を読み出す。演算回路３０６は、データＤＡＴ１（ノードＮＤ１の情報）とキーＫＹ（１４５）とを比較して、ポインタＰＴ１、すなわち、メモリシステム２０＿２の小ツリーインデックスＴＩ（１）を選択する。換言すれば、演算回路３０６は情報を読み出す次のページを決定する。なお、ポインタＰＴ１が、メモリシステム２０＿２の小ツリーインデックスＴＩ（１）という情報を直接保存していてもよいし、ノードＮＤ１のデータを演算回路３０６で演算した結果、メモリシステム２０＿２の小ツリーインデックスＴＩ（１）と決定しても良い。小ツリーインデックスＴＩ（１）は、第２メモリシステム２０＿２の不揮発性メモリ４０内に記憶されている。このため、演算回路３０６は、ノードＮＤ１の情報に基づいて、アクセス情報を算出する。また、外部要求生成回路３０７は、第２リクエストＲＱＴ２を生成する。第２リクエストＲＱＴ２には、例えば、アクセス情報として、キーＫＹ（１４５）及び小ツリーインデックスＴＩ（１）が含まれる。
【0132】
第２メモリシステム２０＿２は、第１メモリシステム２０＿１から第２リクエストＲＱＴ２を取得する。第２メモリシステム２０＿２のメモリコントローラ３０は、不揮発性メモリ４０から小ツリーインデックスＴＩ（１）のノードＮＤ２の情報を読み出す。演算回路３０６は、第４実施形態の第１例と同様に、ノードＮＤ２の情報とキーＫＹ（１４５）とを比較して、ポインタＰＴ２、すなわち、第３階層のノードＮＤ３を選択する。そして、ノードＮＤ３が有するキーＫＹの情報がキーＫＹ（１４５）と一致している場合、メモリコントローラ３０は、不揮発性メモリ４０内のキーＫＹ（１４５）に対応するエントリーからＶａｌｕｅとしてデータＤＡＴ２を読み出す。メモリコントローラ３０は、データＤＡＴ２及びコンプリーション情報ＣＰをホストデバイス１０に送信する。
【0133】
４．３ 第３例
次に、第３例について説明する。第３例では、キーの範囲を指定する場合について説明する。以下、第４実施形態の第１例及び第２例と異なる点を中心に説明する。
次に、第３例について説明する。第３例では、キーの範囲を指定する場合について説明する。以下、第４実施形態の第１例及び第２例と異なる点を中心に説明する。
【0134】
４．３．１ 多段読み出し動作
図１６を参照して、本例の多段読み出し動作について説明する。図１６は、ＫＶＳに対応する多段読み出し動作の一例を示す図である。以下、指定された範囲のキーに対応する複数のエントリーからデータ（Ｖａｌｕｅ）を取得する動作をレンジ動作と表記する。
図１６を参照して、本例の多段読み出し動作について説明する。図１６は、ＫＶＳに対応する多段読み出し動作の一例を示す図である。以下、指定された範囲のキーに対応する複数のエントリーからデータ（Ｖａｌｕｅ）を取得する動作をレンジ動作と表記する。
【0135】
図１６に示すように、まず、ホストデバイス１０は、第１メモリシステム２０＿１に第１リクエストＲＱＴ１を送信する。第１リクエストＲＱＴ１には、レンジ動作を指示するコマンドＲＧと、範囲指定の開始キーＫＹ＿Ｓ及び終了キーＫＹ＿Ｅと、が含まれる。図１６のＫＹ＿Ｓ（１３０）は、開始キーＫＹ＿Ｓにより指定されたキーＫＹが１３０である場合を示している。ＫＹ＿Ｅ（２７９）は、終了キーＫＹ＿Ｅにより指定されたキーＫＹが２７９である場合を示している。
【0136】
第１メモリシステム２０＿１のメモリコントローラ３０は、第４実施形態の第２例と同様の手順で、開始キー（１３０）に対応する開始小ツリーインデックスＴＩ＿Ｓと、終了キー（２７９）に対応する終了小ツリーインデックスＴＩ＿Ｅを決定する。なお、メモリコントローラ３０は、終了小ツリーインデックスＴＩ＿Ｅを決定しなくてもよい。メモリコントローラ３０は、次のノードが第２メモリシステム２０＿２にあることがわかった場合、第２メモリシステム２０＿２にてレンジ動作を継続するため、第２リクエストＲＱＴ２を生成する。本例の第２リクエストＲＱＴ２には、コマンドＲＧ、開始キーＫＹ＿Ｓ（１３０）、開始小ツリーインデックスＴＩ＿Ｓ（１）、終了キーＫＹ＿Ｅ（２７９）、及び終了小ツリーインデックスＴＩ＿Ｅ（２）が含まれる。なお、第２リクエストＲＱＴ２に終了小ツリーインデックスＴＩ＿Ｅ（２）が含まれていなくてもよい。開始キーＫＹ＿Ｓ（１３０）、開始小ツリーインデックスＴＩ＿Ｓ（１）、終了キーＫＹ＿Ｅ（２７９）、及び終了小ツリーインデックスＴＩ＿Ｅ（２）は、アクセス情報である。図１６のＴＩ＿Ｓ（１）は、開始小ツリーインデックスＴＩ＿Ｓの番号が１である場合を示している。ＴＩ＿Ｅ（２）は、終了小ツリーインデックスＴＩ＿Ｅの番号が２である場合を示している。
【0137】
第２メモリシステム２０＿２のメモリコントローラ３０は、第２リクエストＲＱＴ２に基づいて、開始小ツリーインデックスＴＩ＿Ｓ（１）から終了小ツリーインデックスＴＩ＿Ｅ（２）までの範囲の小ツリーインデックスＴＩに含まれるリーフノードのうち、開始キーＫＹ＿Ｓ（１３０）から終了キーＫＹ＿Ｅ（２７９）の範囲にある複数のキーＫＹに対応する複数のエントリーからＶａｌｕｅとしてデータＤＡＴ２を読み出す。このとき、不揮発性メモリ４０において、複数回の読み出し動作が実行され得る。Ｖａｌｕｅ（データＤＡＴ２）を取得すると、第２メモリシステム２０＿２のメモリコントローラ３０は、コンプリーション情報ＣＰを生成する。そして、第２メモリシステム２０＿２のメモリコントローラ３０は、データＤＡＴ２とコンプリーション情報ＣＰとをホストデバイス１０に送信する。
【0138】
４．３．２ レンジ動作の具体例
次に、レンジ動作の具体例について説明する。図１７は、Ｂ－ｔｒｅｅインデックスにおけるレンジ動作の一例を示す図である。図１７の例は、３階層のツリー構造において、第１階層のノードが第１メモリシステム２０＿１に記憶されており、第２階層及び第３階層のノードが第２メモリシステム２０＿２に記憶されている場合を示している。なお、ツリー構造はこれに限定されない。
次に、レンジ動作の具体例について説明する。図１７は、Ｂ－ｔｒｅｅインデックスにおけるレンジ動作の一例を示す図である。図１７の例は、３階層のツリー構造において、第１階層のノードが第１メモリシステム２０＿１に記憶されており、第２階層及び第３階層のノードが第２メモリシステム２０＿２に記憶されている場合を示している。なお、ツリー構造はこれに限定されない。
【0139】
図１７に示すように、本例では、第４実施形態の第２例と同様に、第２メモリシステム２０＿２において、第２階層のノードＮＤ４及びこれに対応する第３階層を小ツリーインデックスＴＩ（０）と定義し、第２階層のノードＮＤ２及びこれに対応する第３階層を小ツリーインデックスＴＩ（１）と定義し、第２階層のノードＮＤ５及びこれに対応する第３階層を小ツリーインデックスＴＩ（２）と定義する。
【0140】
まず、第１メモリシステム２０＿１は、ホストデバイス１０から第１リクエストＲＱＴ１を取得する。第１リクエストＲＱＴ１には、コマンドＲＧ、開始キーＫＹ＿Ｓ（１３０）、及び終了キーＫＹ＿Ｅ（２７９）が含まれる。次に、第１メモリシステム２０＿１のメモリコントローラ３０は、不揮発性メモリ４０からノードＮＤ１の情報としてデータＤＡＴ１を読み出す。演算回路３０６は、データＤＡＴ１（ノードＮＤ１の情報）と開始キーＫＹ＿Ｓ（１３０）とを比較して、ポインタＰＴ１、すなわち、開始小ツリーインデックスＴＩ＿Ｓ（１）を選択する。また、演算回路３０６は、データＤＡＴ１（ノードＮＤ１の情報）と終了キーＫＹ＿Ｅ（２７９）とを比較して、ポインタＰＴ３、すなわち、終了小ツリーインデックスＴＩ＿Ｅ（２）を選択する。次のノードが第２メモリシステム２０＿２にあることがわかった場合、外部要求生成回路３０７は、第２リクエストＲＱＴ２を生成する。第２リクエストＲＱＴ２には、例えば、アクセス情報として、開始キーＫＹ＿Ｓ（１３０）、開始小ツリーインデックスＴＩ＿Ｓ（１）、終了キーＫＹ＿Ｅ（２７９）、及び終了小ツリーインデックスＴＩ＿Ｅ（２）が含まれる。
【0141】
第２メモリシステム２０＿２は、第１メモリシステム２０＿１から第２リクエストＲＱＴ２を取得する。第２メモリシステム２０＿２のメモリコントローラ３０は、不揮発性メモリ４０から開始小ツリーインデックスＴＩ＿Ｓ（１）のノードＮＤ２の情報を読み出す。演算回路３０６は、ノードＮＤ２の情報と開始キーＫＹ＿Ｓ（１３０）とを比較して、ポインタＰＴ２、すなわち、第３階層のノードＮＤ３を選択する。
【0142】
次に、演算回路３０６は、開始小ツリーインデックスＴＩ＿Ｓ（１）及び終了小ツリーインデックスＴＩ＿Ｅ（２）において、第３階層（リーフノード）に含まれるキーＫＹのうち、開始キーＫＹ＿Ｓ（１３０）から終了キーＫＹ＿Ｅ（２７９）までの範囲のキーＫＹを選択する。
【0143】
より具体的には、まず、メモリコントローラ３０は、不揮発性メモリ４０からノードＮＤ３の情報を読み出す。演算回路３０６は、ノードＮＤ３が有するキーＫＹの情報のうち、開始キーＫＹ＿Ｓ（１３０）以上であり且つ終了キーＫＹ＿Ｅ（２７９）未満であるキーを選択する。本例では、演算回路３０６は、ノードＮＤ３のキーＫＹ（１４０）を選択する。更に、演算回路３０６は、ノードＮＤ３のキーＫＹ（１４５）を選択する。そして、演算回路３０６は、ノードＮＤ３の最大のキーＫＹ（１４５）が、終了キーＫＹ＿Ｅ（２７９）未満であるため、ポインタＰＴ４を選択する。メモリコントローラ３０は、不揮発性メモリ４０内のキーＫＹ（１４０）及びキーＫＹ（１４５）に対応するエントリーからデータを読み出す。
【0144】
次に、メモリコントローラ３０は、ポインタＰＴ４が示すノードのＮＤ６の情報を読み出す。演算回路３０６は、終了キーＫＹ＿Ｅ（２７９）未満であるノードＮＤ６のキーＫＹ（１５５）及びキーＫＹ（１６８）を選択する。そして、演算回路３０６は、ノードＮＤ６の最大のキーＫＹ（１６８）が終了キーＫＹ＿Ｅ（２７９）未満であるため、ポインタＰＴ５を選択する。メモリコントローラ３０は、不揮発性メモリ４０内のキーＫＹ（１５５）及びキーＫＹ（１６８）に対応するエントリーからデータを読み出す。
【0145】
次に、メモリコントローラ３０は、ポインタＰＴ５が示すノードのＮＤ７の情報を読み出す。演算回路３０６は、終了キーＫＹ＿Ｅ（２７９）未満であるノードＮＤ７のキーＫＹ（２００）及びキーＫＹ（２２６）を選択する。そして、演算回路３０６は、ノードＮＤ７の最大のキーＫＹ（２２６）が終了キーＫＹ＿Ｅ（２７９）未満であるため、ポインタＰＴ６を選択する。メモリコントローラ３０は、不揮発性メモリ４０内のキーＫＹ（２００）及びキーＫＹ（２２６）に対応するエントリーからデータを読み出す。
【0146】
次に、メモリコントローラ３０は、ポインタＰＴ６が示すノードのＮＤ８の情報を読み出す。演算回路３０６は、終了キーＫＹ＿Ｅ（２７９）未満であるノードＮＤ８のキーＫＹ（２５０）及びキーＫＹ（２６４）を選択する。そして、演算回路３０６は、ノードＮＤ８の最大のキーＫＹ（２６４）が終了キーＫＹ＿Ｅ（２７９）未満であるため、ポインタＰＴ７を選択する。メモリコントローラ３０は、不揮発性メモリ４０内のキーＫＹ（２５０）及びキーＫＹ（２６４）に対応するエントリーからデータを読み出す。
【0147】
次に、メモリコントローラ３０は、ポインタＰＴ７が示すノードのＮＤ９の情報を読み出す。演算回路３０６は、終了キーＫＹ＿Ｅ（２７９）未満であるノードＮＤ９のキーＫＹ（２６９）及びキーＫＹ（２７０）を選択する。そして、演算回路３０６は、ノードＮＤ９の最大のキーＫＹ（２７０）が終了キーＫＹ＿Ｅ（２７９）未満であるため、ポインタＰＴ８を選択する。メモリコントローラ３０は、不揮発性メモリ４０内のキーＫＹ（２６９）及びキーＫＹ（２７０）に対応するエントリーからデータを読み出す。
【0148】
次に、メモリコントローラ３０は、ポインタＰＴ８が示すノードのＮＤ１０の情報を読み出す。演算回路３０６は、ノードＮＤ１０の最小の番号のキーＫＹ（２９０）が終了キーＫＹ＿Ｅ（２７９）よりも大きいため、キーＫＹの選択を終了する。この結果、Ｖａｌｕｅに対応するデータＤＡＴ２には、キーＫＹ（１４０）、キーＫＹ（１４５）、キーＫＹ（１５５）、キーＫＹ（１６８）、キーＫＹ（２００）、キーＫＹ（２２６）、キーＫＹ（２５０）、キーＫＹ（２６４）、キーＫＹ（２６９）、及びキーＫＹ（２７０）にそれぞれ対応するデータが含まれる。メモリコントローラ３０は、データＤＡＴ２及びコンプリーション情報ＣＰをホストデバイス１０に送信する。
【0149】
４．４ 第４例
次に、第４例について説明する。第４例では、第１メモリシステム２０＿１の不揮発性メモリ４０に、ツリー構造の全体が記憶され、第２メモリシステム２０＿２の不揮発性メモリ４０に、リーフノードに対応するデータが記憶されている場合について説明する。以下、第４実施形態の第１～第３例と異なる点を中心に説明する。
次に、第４例について説明する。第４例では、第１メモリシステム２０＿１の不揮発性メモリ４０に、ツリー構造の全体が記憶され、第２メモリシステム２０＿２の不揮発性メモリ４０に、リーフノードに対応するデータが記憶されている場合について説明する。以下、第４実施形態の第１～第３例と異なる点を中心に説明する。
【0150】
【0151】
図１８に示すように、第４実施形態の第１例と同様に、ホストデバイス１０は、第１メモリシステム２０＿１に第１リクエストＲＱＴ１を送信する。第１メモリシステム２０＿１のメモリコントローラ３０は、第１リクエストＲＱＴ１に基づいて、不揮発性メモリ４０からデータＤＡＴ１を読み出す。演算回路３０６は、読み出したデータＤＡＴ１とキーＫＹとを比較して、第２メモリシステム２０＿２のアクセス先アドレスＡＡＤ２を算出する。このとき、Ｂ－ｔｒｅｅインデックスのツリー構造に対応して、ツリーを探索するために複数回の読み出し動作が実行され得る。換言すれば、メモリコントローラ３０は、ルートノードからキーＫＹまでの探索動作を第１メモリシステム２０＿１内で、繰り返し実行する。メモリコントローラ３０は、例えば、キーＫＹ（１４５）に対応するデータが第２メモリシステム２０＿２の不揮発性メモリ４０内にあることが分かった場合、第２メモリシステム２０＿２にてＶａｌｕｅを取得するため、第２リクエストＲＱＴ２を生成する。本例の第２リクエストＲＱＴ２には、アクセス情報として、キーＫＹ（１４５）に対応するアクセス先アドレスＡＡＤ２が含まれる。なお、例えば、キーＫＹ（１４５）が見つからなかった場合、メモリコントローラ３０は、第２リクエストＲＱＴ２を生成せずに、Ｖａｌｕｅが見つからなかった旨をホストデバイス１０に報告する。
【0152】
第２メモリシステム２０＿２は、第１メモリシステム２０＿１から第２リクエストＲＱＴ２を取得する。第２メモリシステム２０＿２のメモリコントローラ３０は、不揮発性メモリ４０から、Ｖａｌｕｅとして、アクセス先アドレスＡＡＤ２に対応するデータＤＡＴ２を読み出す。メモリコントローラ３０は、データＤＡＴ２及びコンプリーション情報ＣＰをホストデバイス１０に送信する。
【0153】
４．４．２ ゲット動作の具体例
次に、ゲット動作の具体例について説明する。図１９は、Ｂ－ｔｒｅｅインデックスにおけるゲット動作の一例を示す図である。図１９の例は、３階層のツリー構造において、第１～第３階層のノードが第１メモリシステム２０＿１に記憶されており、第３階層のノードに対応するデータが第２メモリシステム２０＿２に記憶されている場合を示している。なお、ツリー構造はこれに限定されない。
次に、ゲット動作の具体例について説明する。図１９は、Ｂ－ｔｒｅｅインデックスにおけるゲット動作の一例を示す図である。図１９の例は、３階層のツリー構造において、第１～第３階層のノードが第１メモリシステム２０＿１に記憶されており、第３階層のノードに対応するデータが第２メモリシステム２０＿２に記憶されている場合を示している。なお、ツリー構造はこれに限定されない。
【0154】
図１９に示すように、本例では、第４実施形態の第１例で説明した第３階層のキーＫＹ（１４５）までの探索動作が、第１メモリシステム２０＿１内で実行される。キーＫＹ（１４５）に対するデータは、第２メモリシステム２０＿２の不揮発性メモリ４０内に記憶されている。このことは、ノードＮＤ３を読み出してキーＫＹ（１４５）に対応するエントリデータを読むと、演算回路３０６が判断できる。もしくは、事前に第１メモリシステム２０＿１に、「リーフノードに対応するデータは第２メモリシステム２０＿２にある」という情報が与えられている。これにより、演算回路３０６は、データが、第２メモリシステム２０＿２内にあると判断できる。このため、演算回路３０６は、キーＫＹ（１４５）に対応するアクセス先アドレスＡＡＤ２を算出する。外部要求生成回路３０７は、第２メモリシステム２０＿２においてＶａｌｕｅを取得するため、第２リクエストＲＱＴ２を生成する。
【0155】
第２メモリシステム２０＿２は、第１メモリシステム２０＿１から第２リクエストＲＱＴ２を取得する。第２メモリシステム２０＿２のメモリコントローラ３０は、不揮発性メモリ４０内のアクセス先アドレスＡＡＤ２から、キーＫＹ（１４５）のＶａｌｕｅとしてデータＤＡＴ２を読み出す。メモリコントローラ３０は、データＤＡＴ２及びコンプリーション情報ＣＰをホストデバイス１０に送信する。上記に示したＢ－ｔｒｅｅインデックスに限らず、ツリー構造やリスト構造等のデータ構造を扱う際に、読み出したデータ内のポインタを辿って次の読み出し先が決まるような動作において、同様にして複数のメモリシステムにまたがった読み出しをする際に本発明が適用される。
【0156】
５．変形例等
上記実施形態に係るデータ処理装置は、第１不揮発性メモリ（４０）を含む第１メモリシステム（２０＿１）と、第２不揮発性メモリ（４０）を含む第２メモリシステム（２０＿２）と、第１及び第２メモリシステムを制御するホストデバイス（１０）とを含む。第１メモリシステムは、ホストデバイスから受信した第１リクエスト（ＲＱＴ１）に基づいて第１不揮発性メモリに第１データ（ＤＡＴ１）の読み出し動作を実行させる第１回路（３０３）と、第１データに基づいて第２メモリシステムに対応する第１アクセス情報（ＡＡＤ２）を算出可能な第２回路（３０６）と、第１アクセス情報に基づいて第２メモリシステムに第２データ（ＤＡＴ２）の読み出し動作を実行させる第２リクエスト（ＲＱＴ２）を生成する第３回路（３０７）とを更に含む。
上記実施形態に係るデータ処理装置は、第１不揮発性メモリ（４０）を含む第１メモリシステム（２０＿１）と、第２不揮発性メモリ（４０）を含む第２メモリシステム（２０＿２）と、第１及び第２メモリシステムを制御するホストデバイス（１０）とを含む。第１メモリシステムは、ホストデバイスから受信した第１リクエスト（ＲＱＴ１）に基づいて第１不揮発性メモリに第１データ（ＤＡＴ１）の読み出し動作を実行させる第１回路（３０３）と、第１データに基づいて第２メモリシステムに対応する第１アクセス情報（ＡＡＤ２）を算出可能な第２回路（３０６）と、第１アクセス情報に基づいて第２メモリシステムに第２データ（ＤＡＴ２）の読み出し動作を実行させる第２リクエスト（ＲＱＴ２）を生成する第３回路（３０７）とを更に含む。
【0157】
上記実施形態を適用することにより、処理能力を向上できるデータ処理装置を提供できる。
【0158】
なお、実施形態は上記説明した形態に限定されるものではなく、種々の変形が可能である。
【0159】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
【符号の説明】
【0160】
１…データ処理装置、１０…ホストデバイス、１１…ホストＣＰＵ、１２…メインメモリ、２０…メモリシステム、３０…メモリコントローラ、４０…不揮発性メモリ、４１…メモリチップ、３０１…ホストインターフェース回路、３０２…コマンドパーサ、３０３…読み出し実行回路、３０４…メモリインターフェース回路、３０５…コンプリーション生成回路、３０６…演算回路、３０７…外部要求生成回路、３０８…ＲＡＭ、ＣＥ１～ＣＥｍ…コンプリーションエントリー、ＣＱ１～ＣＱｎ…コンプリーションキュー、ＳＥ１～ＳＥｍ…サブミッションエントリー、ＳＱ１～ＳＱｎ…サブミッションキュー
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
