IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ アーク サプレッション テクノロジーズの特許一覧

<図1>
  • 特開-多相AC電源接点アーク抑制装置 図1
  • 特開-多相AC電源接点アーク抑制装置 図2
  • 特開-多相AC電源接点アーク抑制装置 図3
  • 特開-多相AC電源接点アーク抑制装置 図4
  • 特開-多相AC電源接点アーク抑制装置 図5
  • 特開-多相AC電源接点アーク抑制装置 図6
  • 特開-多相AC電源接点アーク抑制装置 図7A
  • 特開-多相AC電源接点アーク抑制装置 図7B
  • 特開-多相AC電源接点アーク抑制装置 図8
  • 特開-多相AC電源接点アーク抑制装置 図9A
  • 特開-多相AC電源接点アーク抑制装置 図9B
  • 特開-多相AC電源接点アーク抑制装置 図9C
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022140490
(43)【公開日】2022-09-26
(54)【発明の名称】多相AC電源接点アーク抑制装置
(51)【国際特許分類】
   H01H 9/44 20060101AFI20220915BHJP
   H01H 9/54 20060101ALI20220915BHJP
【FI】
H01H9/44 Z
H01H9/54 A
【審査請求】未請求
【請求項の数】1
【出願形態】OL
(21)【出願番号】P 2022112438
(22)【出願日】2022-07-13
(62)【分割の表示】P 2021544710の分割
【原出願日】2020-01-29
(31)【優先権主張番号】62/798,316
(32)【優先日】2019-01-29
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/798,323
(32)【優先日】2019-01-29
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/798,326
(32)【優先日】2019-01-29
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】521336288
【氏名又は名称】アーク サプレッション テクノロジーズ
【氏名又は名称原語表記】ARC SUPPRESSION TECHNOLOGIES
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(74)【代理人】
【識別番号】100142907
【弁理士】
【氏名又は名称】本田 淳
(72)【発明者】
【氏名】ヘンケ、ラインホルト
(72)【発明者】
【氏名】カーレ、ウォーレン
(57)【要約】
【課題】アーク抑制回路を提供する。
【解決手段】所定の数の相を有する交流(AC)電源に結合された電源コンタクタのアーク放電を抑制するように構成されたアーク抑制回路であって、所定の数の相のうちの1つに対応する電源コンタクタの各接点は、AC電源の相の所定の数に等しい数のデュアル単方向アーク抑制装置を含む。各デュアル単方向アーク抑制装置は、正の領域における関連する接点のアーク放電を抑制するように構成された第1の相固有アーク抑制装置と、負の領域における関連する接点のアーク放電を抑制するように構成された第2の相固有アーク抑制装置と、電源コンタクタの接点コイルドライバ間に結合されるように構成されたコイルロックコントローラとを含み、コイルロックコントローラは、接点コイルドライバからの出力状態を検出し、所定の時間にわたって第1および第2の相固有アーク抑制装置の動作を禁止するように構成されている。
【選択図】図1
【特許請求の範囲】
【請求項1】
本明細書に記載の発明。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、概して高電力多相AC電源接点アーク抑制装置に関する。(優先権)
この出願は、2019年1月29日に出願された米国仮出願第62/798,316号、2019年1月29日に出願された米国仮出願第62/798,323号、および2019年1月29日に出願された米国仮出願第62/798,326号に対する優先権の利益を主張し、これらすべての内容は、参照によりその全体が本明細書に組み込まれる。
【背景技術】
【0002】
電流接点アーク放電は、リレーや特定のスイッチなどの電気接点表面に悪影響を与える可能性がある。アーク放電は、時間の経過とともに接点表面を劣化させ、最終的に破壊する可能性があり、コンポーネントの早期故障、品質性能の低下、および比較的頻繁な予防保守の必要性をもたらす可能性がある。加えて、リレー、スイッチなどにおけるアーク放電により、電磁干渉(EMI)放射の発生をもたらし得る。電流接点アーク放電は、民生用、商業用、産業用、自動車用および軍事用の用途の分野にわたって、交流(AC)電力および直流(DC)電力の両方で発生する可能性がある。その普及のため、電流接点アーク放電の問題に対処するために開発された文字通り何百もの具体的な手段が存在する。
【図面の簡単な説明】
【0003】
いくつかの実施形態が例として示されており、添付した図面の図に限定されるものではない。
図1】例示的な実施形態における、高電力、多相AC電源接点アーク抑制装置システムのブロック図である。
図2】例示的な実施形態における、逆並列構成の3つのデュアル単方向アーク抑制装置のブロック図である。
図3】例示的な実施形態における、コイルロックコントローラのブロック図である。
図4】例示的な実施形態における、例示的な第1および第2の相固有アーク抑制装置のブロック図である。
図5】例示的な実施形態における、デュアル単方向アーク抑制装置の第1および第2の相固有アーク抑制装置および他のコンポーネントの例示的な実装形態の回路図である。
図6】例示的な実施形態における、デュアル単方向アーク抑制装置のブロック図である。
図7A】例示的な実施形態における、アーク抑制回路のタイミング図である。
図7B】例示的な実施形態における、アーク抑制回路のタイミング図である。
図8】例示的な実施形態における、三相電源システムの波形800を用いて示されるアーク抑制回路の動作を示す図である。
図9A】例示的な実施形態における、デュアル単方向アーク抑制装置の実装形態の斜視図である。
図9B】例示的な実施形態における、デュアル単方向アーク抑制装置の実装形態の斜視図である。
図9C】例示的な実施形態における、デュアル単方向アーク抑制装置の実装形態の斜視図である。
【発明を実施するための形態】
【0004】
多相電源システムは、AC発電および送電の一般的な方法である。最も一般的なそのような多相電源は、三相電源であり、電力は3つの導体に沿って伝達され、相互に位相が120度ずれている。したがって、多相電源システムでは、任意の時点で、少なくとも1つの導体の電流は正の領域にあり、少なくとも1つの他の導体の電流は負の領域にある。平衡三相電源システムでは、瞬時電流の合計がゼロであるため、システムレベルでは、三相システムの接点でのアークを抑制しようとする試みが妨げられる可能性がある。さらに、ゼロ交差の上および下の三相システムの各ラインの一定の循環のために、従来のアーク抑制装置は、結果として生じる電流密度に苦しむ可能性がある。
【0005】
多相AC電源アーク発生および任意の関連する状況における最も早い段階でアーク形成を抑制するためにアーク抑制装置を利用するシステムおよび方法が開発されている。多相電源システムの相ごとに1つのデュアル単方向アーク抑制装置を組み込むことにより、アーク抑制回路は全体として、すべての相、および正負の領域でアークを抑制することができる。デュアル単方向アーク抑制装置には、各々2つの別個のアーク抑制装置が組み込まれており、1つは正の領域でのアーク放電を処理し、1つは負の領域でのアーク放電を処理する。個々のアーク抑制装置は、サーミスタなどのトリガラッチスイッチによって自動的にスイッチインおよびスイッチアウトされ、このスイッチは、交流電流がゼロラインを横切って遷移するときに自動的にカットインおよびカットアウトする。
【0006】
図1は、例示的な実施形態における、高電力、多相AC電源接点アーク抑制装置システムのブロック図である。アーク抑制回路1および電源コンタクタ2は、任意の適切なAC発電モード、例えば、一般に単相、三相、または多相であってよい。電源コンタクタ2は、第1の接点10Aおよび第2の接点10Bを含み、それらの間で、スイッチまたは当技術分野で知られている他の機構が開閉することができる。コンタクタコイルドライバ3は、当技術分野で知られている様々なコイルドライバ、例えば、プロセスコントローラ、自動化コントローラ、補助リレー、手動スイッチ、コンタクタ接点、リレー接点、および半導体ドライバのうちの任意のものであってよい。AC電源4は、電源コンタクタ2を介してAC電力負荷5にAC電力を供給する。電源接点ライン終端67、77、87および電源接点端子終端68、78、88は、電源コンタクタ2の両端にアーク抑制回路1のための電気的結合を提供する。第1および第2のコンタクタコイル端子終端91、92は、コイルドライバ3の動作のアーク抑制回路1への入力を提供する。
【0007】
図2は、例示的な実施形態における、逆並列構成の3つのデュアル単方向アーク抑制装置のブロック図である。デュアル単方向アーク抑制装置は、本明細書に開示される他の図の特定の実装形態において示され、適切または所望の場合、ブロックレベルで組み込むことができる。したがって、アーク抑制回路1の様々なブロックは、本明細書に開示されるブロック実装形態の任意の順列または組み合わせに従って実装され得ることが企図されている。
【0008】
アーク抑制回路1は、逆並列構成の3つのデュアル単方向アーク抑制装置6、7、8を含む。デュアル単方向アーク抑制装置6、7、8の各々は、本明細書で詳細に説明されるブロックを含む。各デュアル単方向アーク抑制装置6、7、8の各ブロックは、各デュアル単方向アーク抑制装置6、7、8の要件に従って、各デュアル単方向アーク抑制装置6、7、8内に別々に実装され得る。しかしながら、各デュアル単方向アーク抑制装置6、7、8の各関連コンポーネントは、共通の原理に従って実装することができ、1つのデュアル単方向アーク抑制装置6、7、8に関する1つのそのようなコンポーネント、例えばデュアル単方向アーク抑制装置6のコイルロックコントローラ61の議論は、異なるデュアル単方向アーク抑制装置6、7、8の関連するコンポーネント、すなわち、デュアル単方向アーク抑制装置7のコイルロックコントローラ71およびデュアル単方向アーク抑制装置8のコイルロックコントローラ81に対応すると理解することができる。
【0009】
本明細書では三相システムが詳述されているが、三相システムに関して開示された原理は、任意の単相または多相AC電力システムに適用され得ることが認識および理解されるべきである。より広義には、所定の数の相を有する任意のシステムについて、アーク抑制回路1は、アーク抑制回路1が利用されているシステムにおける相の所定の数に等しい数のデュアル単方向アーク抑制装置として実装され得る。さらに、アーク抑制回路1は、単相ACまたはDCシステムで利用されてもよいことに留意されたい。
【0010】
各デュアル単方向アーク抑制装置6、7、8は、それぞれコイルロックコントローラ61、71、81と、それぞれ第1の相固有(phase-specific)単一ユニポーラアーク抑制装置62、72、82と、それぞれ第2の相固有単一ユニポーラアーク抑制装置63、73、83とを含み、これらは、それぞれノード611、711、811、およびそれぞれノード612、712、812で互いに結合されている。各デュアル単方向アーク抑制装置6、7、8は、それぞれノード640、740、840、およびそれぞれノード681、781、881で、それぞれ第1および第2の相固有単一ユニポーラアーク抑制装置62、63、72、73、82、83に結合された第2の過電圧保護器69、79、89をそれぞれさらに含む。コイルロックコントローラ61、71、81、第1の相固有単一ユニポーラアーク抑制装置62、72、82、および第2の相固有単一ユニポーラアーク抑制装置63、73、83の例を本明細書で詳細に開示する。第2の過電圧保護器69、79、89は、バリスタ、過渡電圧抑制(transient-voltage suppression:TVS)ダイオード、ツェナーダイオード、ガスチューブ、スパークギャップ、または関連するアーク抑制装置6、7、8がアーク抑制に必要ない場合に関連するアーク抑制装置6、7、8をロックアウトするための任意の他の関連する適切なコンポーネントであってよく、またはそれから構成されてもよい。
【0011】
可融性トレースまたは可融素子641、741、841は、それぞれ可融素子641、741、841の拡張された長さにわたって、はんだマスク、シルクスクリーンなどの有機材料を欠いていてもよい。追加的または代替的に、可融素子641、741、841は、当技術分野で知られている受動または能動ヒューズ素子を含み得る。可融素子641、741、841は、それぞれ、ノード640、740、840に結合されている。最後に、各デュアル単方向アーク抑制装置6、7、8は、それぞれノード671、771、871に結合された電源接点ライン終端67、77、87、およびそれぞれノード681、781、881に結合された電源接点端子終端68、78、88をそれぞれ含む。
【0012】
各デュアル単方向アーク抑制装置6、7、8は、互いに対して三相システムの別個の位相で動作するように構成されている。したがって、説明のための例として、第1のデュアル単方向アーク抑制装置6がゼロ度位相で動作するように構成されている場合、第2のデュアル単方向アーク抑制装置7は、第1のデュアル単方向アーク抑制装置6とプラス120度位相がずれて動作するように構成さていてよく、第3のデュアル単方向アーク抑制装置8は、第1のデュアル単方向アーク抑制装置8とマイナス120度位相がずれて動作するように構成されていてもよい(図8を参照)。そのような例では、各デュアル単方向アーク抑制装置6、7、8は、三相電力線の3つの対応する線のうちの1つを受け、その線上のアーク放電を抑制するように構成されている。
【0013】
本明細書に示されるように、各デュアル単方向アーク抑制装置6、7、8は、各々が2つの別個のアーク抑制装置を含むので、「デュアル(dual)」である。様々な例において、デュアル単方向アーク抑制装置6、7、8は、双方向の電流の流れを処理するのではなく、電源から負荷まで、すなわち単方向に動作するように構成されることによって「単方向(unidirectional)」であってよい。単方向アーク抑制装置が開示されているが、本明細書に記載の例は、使用状況に応じて、任意の適切なアーク抑制装置に実装することができる。
【0014】
アーク抑制回路1は、コイルインタフェース90をさらに内蔵している。図示の例では、コイルインタフェース90は、第1および第2のコンタクタコイル端子終端91、92と、ノード921で第2のコンタクタコイル端子終端92に結合されたコイル電力過電流保護93と、コイルロックコントローラ61、71、81に結合されたノード911と931との間に結合されたコイル電力過電圧保護94とを含む。一例では、コイル電力過電流保護93は、抵抗器であり、コイル電力過電圧保護94は、バリスタであるが、任意の適切なコンポーネントがコイル電力過電流保護93および過電圧保護94内にあってよいことが認識および理解されるべきである。コイルインタフェース90は、コンタクタコイルドライバ3の出力状態を受信し、出力状態に基づいて信号をコイルロックコントローラ61、71、81に出力するように構成されている。
【0015】
アーク抑制回路1は、単一コンポーネント基板またはプリント回路基板、共通のマザーボード、および/または別個のドーターボードを含む、任意の適切な方法またはメカニズムによるハードウェアとして実装することができる。内部シールドまたはシールドシステムは、衝撃波を制御、誘導、および放散するためのデフレクタ、バッフル、および/またはブローホール、またはスロットなどのシールド機能643、644、743、744、843、844を組み込んでもよい。シールド機能643、644、743、744、843、844は、一例では、全体または一部が0.3556ミリメートル(0.014インチ)の厚さのFR4ガラス繊維から作製され得る。アーク抑制回路1は、トレースバリア645、646、745、746、845、846およびプラズマブラストシールド647、747、847をさらに含んでもよい。シールドコンポーネント643、644、645、646、647、743、744、745、746、747、843、844、845、846、847は、集合的に、デトリタスを捕らえて収容するように作用してもよく、昇華物の受容体として作用してもよい。
【0016】
様々な例において、ヒューズ(図9A図9Cを参照)は、底部、すなわち、アーク抑制回路1のエンクロージャの未実装の側に組み込まれ得る。このような例では、ヒューズは、コンフォーマルマスクまたはコンフォーマルコーティングを組み込んでいない場合がある。ヒューズを底部側に組み込むと、ヒューズが故障した場合に発生する破片を他のコンポーネントから分離するのに役立つと同時に、はんだ付けまたは他の結合または取り付けメカニズムにアクセスできるため、製造が比較的容易になる。エポキシシルクスクリーンブリッジは、ヒューズの中へのはんだクリープを最小限に抑えることができる。ヒューズは、近接するコンポーネント上の気化した銅を最小限に抑えるために、クイック接続端子(QCT)タブおよびアーク抑制回路1の回路とインラインに配置されている。
【0017】
アーク抑制回路1は、様々な物理的および電気的分離機能、ならびに図9A図9Cに記載されている誘電体分離機能を組み込むことができる。誘電体分離は、従来の120ボルトの用途における各相間の少なくとも1500ボルトの誘電体分離の相分離を含み得るが、誘電体分離は、アーク抑制回路1が使用されている用途に従って設定され得ることが認識および理解されるべきである。
【0018】
図3は、例示的な実施形態における、コイルロックコントローラのブロック図である。コイルロックコントローラ61は、デュアル単方向アーク抑制装置6、7、8のコイルロックコントローラ61、71、81のいずれか1つまたはすべてとして実装することができる。コイルロックコントローラ61は、電力変換器615、整流器616、電力リミッタ617、電力ストレージ618、電流供給源619、および任意選択で、有効インジケータ620を含む。有効インジケータ620は、コイルロックコントローラ61および関連するデュアル単方向アーク抑制装置6、7、8が概して有効状態にあり、接点アークを抑制する準備ができているという外部表示を提供することができる。有効インジケータ1は、ユーザインタフェースのようなインタフェース、例えば、発光ダイオード(LED)または他の光源、または、有線または無線のモダリティを介して外部機器と通信するためのマイクロプロセッサまたはマイクロコントローラを介した内部通信リンク、外部接続などの入力/出力(I/O)ポートであってよい。
【0019】
コイル電力変換器615は、コイルロックコントローラ61への入力電力のレギュレータおよび/またはリミッタとして機能することができる。一例では、コイル電力変換器615は、抵抗器と直列のキャパシタから構成され得る。キャパシタは、AC電流を流し、DC電流を遮断することができる。抵抗は、突入電流と定常電流を制限することができる。しかしながら、コイル電力変換器615は、入力電力を調節および/または制限することができる任意のハードウェアで実装することができる。
【0020】
整流器616は、ダイオード、バルブ、ブリッジ整流器などであってよく、またはそれらを含んでいてもよい。電力リミッタ617は、ツェナーダイオード、TVS、バリスタなどであってよく、またはそれらを含んでいてもよい。電流供給源619は、電流リミッタを組み込んだ電圧供給源を含む、任意の適切な電流源であってよい。
【0021】
電力ストレージ618は、本明細書に示されるように、コンタクタコイルドライバ3が非通電になることを可能とし、かつ電源コンタクタ2が遮断またはコンタクトするための時間を考慮に入れた十分な所定の時間、コイルロックコントローラ61をロック解除状態に維持するために、コンタクタコイルドライバ3から比較的短い期間、例えば、100ミリ秒から300ミリ秒の間、ホールドオーバーするためのホールドオーバー電力ストレージ装置であってよい。様々な例において、電力ストレージ618は、本明細書に開示されるように、受動的なホールドオーバー電力制御を提供することができるコンポーネントとは対照的に、実際のホールドオーバー時間を制御するためのマイクロプロセッサまたは他のコントローラであってよく、またはそれを含んでいてもよく、すなわち、能動的なホールドオーバー電力制御を提供することができる。
【0022】
図4は、例示的な実施形態における、例示的な第1および第2の相固有アーク抑制装置のブロック図である。第1の相固有アーク抑制装置62は、第1の相固有単一ユニポーラアーク抑制装置72、82のうちの任意の1つまたは複数として実装され得る。第2の相固有アーク抑制装置63は、第2の相固有単一ユニポーラアーク抑制装置73、83のうちの任意の1つまたは複数として実装され得る。したがって、様々な例において、第1および第2の相固有アーク抑制装置62、63に関して説明されるブロックは、他の第1および第2の相固有アーク抑制装置72、73、82、83と同じ方法で実装されてもよく、それらの役割は、相互におよび他のシステムコンポーネントに関してどのように配線されているかによって決定される。代替的に、様々なブロックは、様々な第1および第2の相固有アーク抑制装置62、63、72、73、82、83の間で異なる方法で実装されてもよい。
【0023】
第1および第2の相固有アーク抑制装置62、63が第1および第2の相固有アーク抑制装置72、73として実装される例では、図2に示されるように、ノード611は代わりにノード711に結合され、ノード612は代わりにノード712に結合され、ノード640は代わりにノード740に結合され、ノード681は代わりにノード781に結合される。第1および第2の相固有アーク抑制装置62、63が第1および第2の相固有アーク抑制装置82、83として実装される例では、図2に示されるように、ノード611は代わりにノード811に結合され、ノード612は代わりにノード812に結合され、ノード640は代わりにノード840に結合され、ノード681は代わりにノード881に結合される。
【0024】
説明の目的で、第1の相固有アーク抑制装置62は、AC電流の正の半波、すなわち、図8に示されるような正弦波AC電流のゼロ度位相ラインより上の電流の部分の接点アーク放電を抑制するように構成されている。第2の相固有アーク抑制装置63は、負の、すなわち、図8に示されるような、正弦波AC電流のゼロ度位相ラインより下の電流の部分の接点アーク放電を抑制するように構成されている。
【0025】
図示の例では、第1および第2の相固有アーク抑制装置62、63は、それぞれ以下のコンポーネントを含む。
信号エッジ検出器621、631は、接点分離イベントまたはプラズマ点火イベントを示す接点からの電圧信号の変化を受信することに基づいて出力を生成するように構成されている。様々な例において、信号エッジ検出器は、電圧エッジの受信に基づいて出力の変化を生成する任意の1つまたは複数のコンポーネントであってよい。
【0026】
エッジパルス変換器622、632は、それぞれ信号エッジ検出器621、631からの電圧エッジをデジタルパルスに変換するように構成されている。エッジパルス変換器622、632は、変圧器、パルス変圧器、ゲートトリガ、または他の任意の適切なコンポーネントであってよい。
【0027】
電流リミッタ623、633は、それぞれ信号エッジ検出器621、631、およびそれぞれエッジパルス変換器622、632を通過する電流を制限するように構成されている。電流リミッタ623、633は、抵抗器などの比較的高インピーダンスの1つまたは複数のコンポーネントであってよい。
【0028】
第1の過電圧保護624、634は、過剰な電圧がそれぞれ第1および第2の相固有アーク抑制装置62、63を通って伝播するのを抑制する。第1の過電圧保護624、634は、バリスタ、TVSダイオード、ツェナーダイオード、ガスチューブ、スパークギャップ、または任意の他の関連する適切なコンポーネントであってよい。
【0029】
コイルロック60、600は、第1および第2の相固有アーク抑制装置62、63のうちの一方または両方が、第1および第2の相固有アーク抑制装置62、63が接続されている接点への電力の初期供給中の高速入力電圧立ち上がりエッジを受けると、それぞれ第1および第2の相固有アーク抑制装置62、63を無効にするように構成されている。図示の例では、コイルロック60、600は、それぞれ信号アイソレータ検出器625、635、およびそれぞれ信号アイソレータエミッタ626、636を含む。様々な例において、コイルロック60、600のそれらの部分は、フォトリレーなどの単一のコンポーネントとして、または別個のコンポーネントとして実施され得る。
【0030】
電流バルブ627、628、637、638は、ダイオード整流器、チューブバルブなどのように、一方向にのみ電流が流れることを可能にするように構成されている。
信号終端器629、639は、抵抗器などの適切なインピーダンスを有する任意のコンポーネントであってよい。
【0031】
ラッチスイッチ6212、6312は、ラッチスイッチ6212、6312のゲートへの入力が正または負であることに基づいて、それぞれの第1および第2の相固有アーク抑制装置62、63を係合(engage)または分離(disengage)するように構成されている。そのような例では、第1および第2の相固有アーク抑制装置62、63の異なる相のために、一度に1つのラッチスイッチ6212、6312のみが電流を通過させ、一度に第1および第2の相固有アーク抑制装置62、63のうちの1つのみに動作を制限する。このように、一例では、ラッチスイッチ6212、6312は、サイリスタ、またはトライアック(TRIAC)またはシリコン制御整流子(SCR)などの関連デバイスである。
【0032】
図示の例では、第1および第2の相固有アーク抑制装置62、63は、それぞれ、第1および第2の相固有アーク抑制装置62、63が比較的高電流条件、例えば、少なくとも1キロアンペアのために設計されている状況で利用できる以下の任意選択のコンポーネントを含む。
【0033】
電流バルブ6210、6310。電流リミッタ6211、6213、6311、6313。信号終端器6214、6314。過電圧保護6215。サイリスタ、TRIAC、SCRなどのトリガラッチバルブ6216、6316。
【0034】
最後に、第1および第2の相固有アーク抑制装置62、63は、第2の過電圧保護器69を共有する。
図5は、例示的な実施形態における、デュアル単方向アーク抑制装置6の第1および第2の相固有アーク抑制装置62、63、および他のコンポーネントの例示的な実装形態の回路図である。図4のブロック図と同様に、デュアル単方向アーク抑制装置6の特定の実装形態は、図2に示されるように、これらのデュアル単方向アーク抑制装置7、8が結合される様々なノードに合わせて調整されるように、デュアル単方向アーク抑制装置7、8としても実装され得ることが認識および理解されるべきである。
【0035】
図示の例では、コイルインタフェース90は、コイル端子91、92と、10オーム抵抗器としてのコイル過電流保護93と、470ボルト、400アンペアのバリスタとしてのコイル過電圧保護94とを含む。
【0036】
図示の例では、コイルロックコントローラ61は、並列の1000オーム抵抗器および0.1マイクロファラッド、630ボルトのセラミックキャパシタとしての電力変換器615と、100ボルト、215ミリアンペアのダイオードアレイとしての整流器616と、18ボルトのツェナーダイオードとしての電力リミッタ617と、100マイクロファラッド、25ボルトのアルミニウム電解キャパシタとしての電力ストレージ618と、600ボルトのNチャネルMOSFETトランジスタとしての電流供給源619とを含む。
【0037】
図示の例では、第1および第2の相固有アーク抑制装置62、63は、それぞれ、以下を含む。
0.022マイクロファラッド1(630)キロボルトキャパシタとしての信号エッジ検出器621、631と、2つのコイル、10マイクロヘンリーインダクタアレイとしてのパルスエッジ変換器622、632と、10オームの抵抗器としての電流リミッタ623、633と、6ボルトTVSとしての第1の過電圧保護624、634と、2アンペア、40ボルトのフォトリレーとしてのコイルロック60、600と、300ボルト、1アンペアのダイオードとしての電流バルブ627、628、637、638と、100オームの抵抗器としての信号終端器629、639と、非絶縁、1キロボルト、55アンペアSCRとしてのラッチスイッチ6212、6312。
【0038】
図示の例では、第2の過電圧保護器69は、820、1.2キロアンペアのバリスタである。可融素子641および電源接点ライン終端67、68は、例示の目的で提供されている。発光ダイオードの形態のレディインジケータ642も提供される。
【0039】
図6は、例示的な実施形態における、デュアル単方向アーク抑制装置6のブロック図である。ブロック図は、本明細書に開示される様々なブロックに関連するデュアル単方向アーク抑制装置6のトポロジーの特徴を示している。特に、ノード640および681は、伝導構造および冷却構造として実装され、従来のトレースよりも物理的に広い。シールド機能643、644は、可融素子641の故障の任意の物理的結果を封じ込めるために可融素子641を囲む(bracket)。様々なブロック61、62、63、69、642およびノード611、621、671、911、931の相対的な配置は、実装されたボードまたは完成品におけるそれらのブロックおよびノードの配置を表すことができる。
【0040】
図7Aおよび図7Bは、例示的な実施形態における、アーク抑制回路1のタイミング図である。一般に、タイミング図は、それぞれのデュアル単方向アーク抑制装置6、7、8のコイルロックコントローラ61、71、81によって検出または送信される信号、ならびに電源コンタクタ2の接点上の電流および電圧を示す。タイミング図は、時間の経過とともに左から右に進む。
【0041】
図7Aのタイミング図は、電源接点2がノーマリー開、例えば、フォームAの電源接点である場合のアーク抑制回路1の動作を示している。750において、システムはベース状態にあり、コイル電圧は低く、接点電流は低く、接点電圧は高く、コイルロック回路61、71、81のロック状態は低く、または「ロック」されており、アーク抑制回路1の動作を禁止している。752において、コンタクタコイルドライバ3からのコイル電圧が高く上昇し、接点2が閉じるのが近づいていることを示し、コイルロック回路61、71、81に、入力ノード911、931の両端の高電圧を提供する。754において、コイルロック回路61、71、81は、出力ノード611、612に高いロック解除信号を出力し、それぞれのデュアル単方向アーク抑制装置6、7、8の動作を可能とする。
【0042】
756において、接点が閉じると、電流が上昇し、電源コンタクタ2の両端の電圧が降下し、デュアル単方向アーク抑制装置6、7、8をアクティブ化させて、結果として生じるアーク放電を抑制する。756と758の間において、アークレットが形成され、デュアル単方向アーク抑制装置6、7、8によって抑制される。アークレットの現象は、その全体が本明細書に組み込まれるヘンケの米国特許第9,423,442号に記載されている。758において、デュアル単方向アーク抑制装置6、7、8の動作のために、アークレットはもはや形成されておらず、電源コンタクタ2のアーク放電が抑制されている。電源コンタクタ2は、760を通して閉じたままであり、アーク抑制回路1は、接点のアーク放電を抑制していない。
【0043】
762において、コンタクタコイルドライバ3の電圧が上昇し、電源コンタクタ2が開くのが近づいていることを知らせる。764において、結果として生じるアークレットが開始し、デュアル単方向アーク抑制装置6、7、8によって抑制され、電流が部分的に低下し、電圧が部分的に上昇する766まで続く。768において、電源コンタクタ2が開かれ、電流は低く、電源コンタクタ2の両端の電圧は高い。770において、コイルロック回路61、71、81への入力ノード911、931の両端の電圧が低くなると、出力ノード611、612は低いロック状態となる。772において、システムは750でのベース状態に戻る。
【0044】
図7Bのタイミング図は、電源接点2がノーマリー閉、例えば、フォームBの電源接点である場合のアーク抑制回路1の動作を示している。後述するように、実際問題として、フォームBの電源接点を用いたアーク抑制回路1の動作の違いは、電源コンタクタ2が開いて電源コンタクタ2のアークを抑制した後、電源コンタクタ2が閉じられるとコイルロック回路61、71、81がロック状態に戻るが、電源コンタクタ2が開かれた場合に再びロック解除されることである。
【0045】
774において、システムはベース状態にあり、コイル電圧は高く、接点電流は低く、接点電圧は高く、コイルロック回路61、71、81のロック状態は低く、または「ロック」されており、アーク抑制回路1の動作を禁止している。776において、コンタクタコイルドライバ3からのコイル電圧は低く降下し、接点2が閉じるのが近づいていることを示し、コイルロック回路61、71、81に、入力ノード911、931の両端の低電圧を提供する。778において、コイルロック回路61、71、81は、出力ノード611、612に高いロック解除信号を出力し、それぞれのデュアル単方向アーク抑制装置6、7、8の動作を可能とする。
【0046】
780において、接点が閉じると、電流が上昇し、電源コンタクタ2の両端の電圧が降下し、デュアル単方向アーク抑制装置6、7、8をアクティブ化させて、結果として生じるアーク放電を抑制する。780と782との間において、アークレットが形成され、デュアル単方向アーク抑制装置6、7、8によって抑制される。782において、デュアル単方向アーク抑制装置6、7、8の動作のために、アークレットはもはや形成されておらず、電源コンタクタ2のアーク放電が抑制されている。電源コンタクタ2は784において閉じたままであり、低いコイル電圧、高い電流、および低い接点電圧のために、コイルロック回路61、71、81は、それらの出力ノード611、612に低いロックされた信号を出力する。電源コンタクタ2は、786を通して閉じたままであり、アーク抑制回路1は、接点のアーク放電を抑制していない。
【0047】
788において、コンタクタコイルドライバ3の電圧が上昇し、電源コンタクタ2が開くのが近づいていることを知らせる。790において、コイルロック回路61、71、81は、出力ノード611、612に高いロック解除信号を出力し、それぞれのデュアル単方向アーク抑制装置6、7、8の動作を可能とする。792において、結果として生じるアークレットが開始し、デュアル単方向アーク抑制装置6、7、8によって抑制され、電流が部分的に低下し、電圧が部分的に上昇する794まで続く。796において、電源コンタクタ2が開かれ、電流は低く、電源コンタクタ2の両端の電圧は高い。798において、コイルロック回路61、71、81への入力ノード911、931の両端の電圧が低くなると、出力ノード611、612は低いロック状態となる。799において、システムは774でのベース状態に戻る。
【0048】
図8は、例示的な実施形態における、三相電源システムの波形800を用いて示されるアーク抑制回路1の動作を示す。三相AC電源が例示の目的で利用されてきたが、本明細書に開示される原理は、単相システムおよび非三相多相システムを含む任意のAC電源システムにも同様に適用されることに留意されたい。Y軸802は、X軸またはゼロライン804に沿った度での位相に対する電圧または電流の振幅を示す。本開示の目的のために、正の領域806は、ゼロライン804より上のすべてのスペースであり、一方、負の領域808は、ゼロライン804より下のすべてのスペースである。
【0049】
この説明の目的のために、第1の曲線810は、デュアル単方向アーク抑制装置6への入力を表し、第2の曲線812は、デュアル単方向アーク抑制装置7への入力を表し、第3の曲線814は、デュアル単方向アーク抑制装置8への入力を表す。各デュアル単方向アーク抑制装置6、7、8について、入力が正の領域806にある場合、それぞれ第1の相固有アーク抑制装置62、72、82は、アクティブまたは潜在的にアクティブであり、それぞれ第2の相固有アーク抑制装置63、73、83は、非アクティブである。各デュアル単方向アーク抑制装置6、7、8について、入力が負の領域806にある場合、それぞれ第1の相固有アーク抑制装置62、72、82は、非アクティブであり、それぞれ第2の相固有アーク抑制装置63、73、83は、アクティブまたは潜在的にアクティブである。本明細書に記載のように、アクティブから非アクティブへの、またはその逆の切り替えは、入力がゼロライン804と交差するときにトリガラッチスイッチ6212、6312が導通から非導通に、またはその逆になるために発生する。
【0050】
816において、第1の曲線810はゼロライン804と交差し、第2の相固有アーク抑制装置63はアクティブから非アクティブに切り替わり、第1のアーク抑制装置は非アクティブからアクティブに切り替わる。第2の曲線812は、負の領域808にあり、第2の相固有アーク抑制装置73はアクティブであり、第1の相固有アーク抑制装置72は非アクティブである。第3の曲線は正の領域806にあり、第1の相固有アーク抑制装置82はアクティブであり、第2の相固有アーク抑制装置83は非アクティブである。
【0051】
818において、第3の曲線814は、ゼロライン804と交差して負の領域808に入り、第1の相固有アーク抑制装置82は非アクティブになり、第2の相固有アーク抑制装置83はアクティブになる。他の2つのデュアル単方向アーク抑制装置6、7は、動作状態を変更しない。
【0052】
820において、第2の曲線812は、ゼロライン804と交差して正の領域806に入り、第1の相固有アーク抑制装置72はアクティブになり、第2の相固有アーク抑制装置73は非アクティブになる。他の2つのデュアル単方向アーク抑制装置6、8は、動作状態を変更しない。
【0053】
822において、第1の曲線810は、ゼロライン804と交差して負の領域808に入り、第1の相固有アーク抑制装置62は非アクティブになり、第2の相固有アーク抑制装置63はアクティブになる。他の2つのデュアル単方向アーク抑制装置7、8は、動作状態を変更しない。
【0054】
824において、第3の曲線814は、ゼロライン804と交差して正の領域806に入り、第1の相固有アーク抑制装置82はアクティブになり、第2の相固有アーク抑制装置83は非アクティブになる。他の2つのデュアル単方向アーク抑制装置6、7は、動作状態を変更しない。
【0055】
826において、第2の曲線812は、ゼロライン804と交差して負の領域に入り、第1の相固有アーク抑制装置72は非アクティブになり、第2の相固有アーク抑制装置73はアクティブになる。他の2つのデュアル単方向アーク抑制装置6、8は、動作状態を変更しない。
【0056】
図9A図9Cは、例示的な実施形態における、デュアル単方向アーク抑制装置6の実装形態の斜視図である。
図9Aは、デュアル単方向アーク抑制装置6(図示せず)のコンポーネントを含むプリント回路基板(PCB)902の下側900の図である。一例として、チップ904または他のブロックは、コイルロック回路61、第1の相固有アーク抑制装置62、第2の相固有アーク抑制装置63、およびレディインジケータ642を含む。電源接点ライン終端67および電源接点端子終端68は、PCB902のいずれかの端部を囲む。可融性トレース641は、短い端の各々では誘電体バリア645、646によって囲まれ、各長辺に沿ってシールド要素643、644によって囲まれている。誘電体バリア645、646は、エポキシ塗料、シリコーンなどの絶縁材料から形成され得る。シールド要素643、644は、可融性トレース641からの超音速プラズマブラスト衝撃波のための通気および散逸機構を提供することができる。可融性トレース641は、プラズマブラストシールド647によってさらに覆われている。
【0057】
図9Bおよび図9Cは、PCB902の下側900とプラズマブラストシールド647との間のエアギャップ906を示すためのPCB902の側面図である。プラズマブラストシールド647は、ハウジング上に配置されてもよく、またはスタンドオフまたはエアギャップ906を提供および維持するのに十分な任意の他の機構によって保持されてもよい。
【0058】
追加の実施例
様々な実施形態の説明は、本質的に単なる例示であり、したがって、本明細書の例および詳細な説明の要旨から逸脱しない変形は、本開示の範囲内にあることが意図されている。そのような変形は、本開示の技術思想および範囲からの逸脱と見なされるべきではない。
【0059】
実施例1は、所定の数の相を有する交流(AC)電源に結合された電源コンタクタのアーク放電を抑制するように構成されたアーク抑制回路であって、前記電源コンタクタの各接点は、前記所定の数の相のうちの1つに対応し、前記アーク抑制回路は、AC電源の相の前記所定の数に等しい数のデュアル単方向アーク抑制装置を備え、各デュアル単方向アーク抑制装置は、前記電源コンタクタの両端に結合され、各デュアル単方向アーク抑制装置は、正の領域における関連する接点のアーク放電を抑制するように構成された第1の相固有アーク抑制装置と、負の領域における関連する接点のアーク放電を抑制するように構成された第2の相固有アーク抑制装置と、前記電源コンタクタの接点コイルドライバ間に結合されるように構成されたコイルロックコントローラとを含み、前記コイルロックコントローラは、前記接点コイルドライバからの出力状態を検出し、所定の時間にわたって前記第1および第2の相固有アーク抑制装置の動作を禁止するように構成されている。
【0060】
実施例2において、前記第1の相固有アーク抑制装置は、負の領域におけるアーク放電を抑制しないように構成されており、前記第2の相固有アーク抑制装置は、正の領域におけるアーク放電を抑制しないように構成されていることが、実施例1の主題に含まれる。
【0061】
実施例3において、前記第1および第2の相固有アーク抑制装置の各々は、ラッチスイッチを含み、前記ラッチスイッチは、前記第1および第2の相固有アーク抑制装置に、それぞれ負および正の領域におけるアーク放電を抑制させないように構成されていることが、実施例1および2のうちのいずれか1つまたは複数の主題に含まれる。
【0062】
実施例4において、ラッチスイッチがサイリスタであることが、実施例1~3のうちのいずれか1つまたは複数の主題に含まれる。
実施例5において、コイルロックコントローラは、コイルインタフェースにわたって結合された電力変換器と、前記電力変換器に結合された整流器と、前記整流器に結合された電力リミッタと、前記電力リミッタに結合された電力ストレージと前記電力ストレージに結合された電流供給源とを含み、前記電流供給源は、前記第1の相固有アーク抑制装置および前記第2の相固有アーク抑制装置に結合されていることが、実施例1~4のうちのいずれか1つまたは複数の主題に含まれる。
【0063】
実施例6において、前記電力変換器は、RC回路を含み、前記整流器は、ダイオードアレイを含み、前記電力リミッタは、ツェナーダイオードを含み、前記電力ストレージは、コンデンサを含み、前記電流供給源は、MOSFETトランジスタを含むことが、実施例1~5のうちのいずれか1つまたは複数の主題に含まれる。
【0064】
実施例7において、前記第1および第2の相固有アーク抑制装置の各々は、前記コイルロックコントローラに結合されたコイルロックを含み、前記コイルロックは、前記コイルロックコントローラからの入力に基づいて、前記第1および第2の相固有アーク抑制装置のそれぞれ1つを無効にするように構成されていることが、実施例1~6のうちのいずれか1つまたは複数の主題に含まれる。
【0065】
実施例8において、前記コイルロックは、前記コイルロックコントローラに結合された信号アイソレータエミッタと、前記ラッチスイッチに結合された信号アイソレータ検出器とを含むことが、実施例1~7のうちのいずれか1つまたは複数の主題に含まれる。
【0066】
実施例9において、前記コイルロックは、前記信号アイソレータエミッタおよび前記信号アイソレータ検出器を含むフォトリレーであることが、実施例1~8のうちのいずれか1つまたは複数の主題に含まれる。
【0067】
実施例10において、前記第1および第2の相固有アーク抑制装置の各々は、信号エッジ検出器と、前記信号エッジ検出器と直列のエッジパルス変換器と、前記エッジパルス変換器と直列の電流リミッタと、前記エッジパルス変換器と前記コイルロックの信号アイソレータ検出器とに結合された第1の過電圧保護とを含むことが、実施例1~9のうちのいずれか1つまたは複数の主題に含まれる。
【0068】
実施例11において、前記エッジパルス変換器は、変圧器、パルス変圧器、またはゲートトリガのうちの少なくとも1つであることが、実施例1~10のうちのいずれか1つまたは複数の主題に含まれる。
【0069】
実施例12において、前記デュアル単方向アーク抑制装置の各々は、前記電源コンタクタの第1の接点に電気的に結合されるように構成された第1の接点端子と、前記電源コンタクタの第2の接点に電気的に結合されるように構成された第2の接点端子であって、前記第1の相固有アーク抑制装置、前記第2の相固有アーク抑制装置、および前記コイルロックコントローラに結合された第2の接点端子と、前記第1の接点端子と、前記第1の相固有アーク抑制装置、前記第2の相固有アーク抑制装置、および前記コイルロックコントローラとの間に結合された可融素子とをさらに含むことが、実施例1~11のうちのいずれか1つまたは複数の主題に含まれる。
【0070】
実施例13において、前記可融素子は、ソルダーマスク、シルクスクリーン、受動ヒューズ、または能動ヒューズのうちの1つであることが、実施例1~12のうちのいずれか1つまたは複数の主題に含まれる。
【0071】
実施例14において、前記デュアル単方向アーク抑制装置の各々は、前記第1の相固有アーク抑制装置、前記第2の相固有アーク抑制装置、および前記コイルロックコントローラにわたって結合された第2の過電圧保護器をさらに含むことが、実施例1~13のうちのいずれか1つまたは複数の主題に含まれる。
【0072】
実施例15において、前記第2の過電圧保護器は、バリスタ、過渡電圧抑制(TVS)ダイオード、ツェナーダイオード、ガスチューブ、またはスパークギャップのうちの少なくとも1つを含むことが、実施例1~14のうちのいずれか1つまたは複数の主題に含まれる。
【0073】
実施例16は、三相アーク抑制回路であって、電源コンタクタのコンタクタコイルドライバに結合され、前記コンタクタコイルドライバの出力状態を受信し、前記出力状態に基づいて信号を出力するように構成されたコイルインタフェースと、第1の位相で接点に結合されるように構成された第1のデュアル単方向アーク抑制装置であって、正の領域におけるアーク放電を抑制するように構成された第1の相固有アーク抑制装置と、負の領域におけるアーク放電を抑制するように構成された第2の相固有アーク抑制装置と、前記コイルインタフェースに結合され、前記コイルインタフェースからの前記信号に基づいて、所定の時間にわたって前記第1および第2の相固有アーク抑制装置の動作を禁止するように構成されたコイルロックコントローラとを含む、第1のデュアル単方向アーク抑制装置と、前記第1の位相より120度大きい第2の位相で接点に結合されるように構成された第2のデュアル単方向アーク抑制装置であって、正の領域におけるアーク放電を抑制するように構成された第1の相固有アーク抑制装置と、負の領域におけるアーク放電を抑制するように構成された第2の相固有アーク抑制装置と、前記コイルインタフェースに結合され、前記コイルインタフェースからの前記信号に基づいて、所定の時間にわたって前記第1および第2の相固有アーク抑制装置の動作を禁止するように構成されたコイルロックコントローラとを含む、第2のデュアル単方向アーク抑制装置と、前記第1の位相より120度小さい第3の位相で接点に結合されるように構成された第3のデュアル単方向アーク抑制装置であって、正の領域におけるアーク放電を抑制するように構成された第1の相固有アーク抑制装置と、負の領域におけるアーク放電を抑制するように構成された第2の相固有アーク抑制装置と、前記コイルインタフェースに結合され、前記コイルインタフェースからの前記信号に基づいて、所定の時間にわたって前記第1および第2の相固有アーク抑制装置の動作を禁止するように構成されたコイルロックコントローラとを含む、第3のデュアル単方向アーク抑制装置とを備える、三相アーク抑制回路である。
【0074】
実施例17において、前記所定の時間は、前記コンタクタコイルドライバが非通電になることを可能とし、かつ前記電源コンタクタが遮断またはコンタクトするための時間を与えるように選択されることが、実施例16の主題に含まれる。
【0075】
実施例18において、前記第1の相固有アーク抑制装置は、負の領域におけるアーク放電を抑制しないように構成されており、前記第2の相固有アーク抑制装置は、正の領域におけるアーク放電を抑制しないように構成されていることが、実施例15~17のうちの1つまたは複数の主題に含まれる。
【0076】
実施例19において、前記第1および第2の相固有アーク抑制装置の各々は、ラッチスイッチを含み、前記ラッチスイッチは、前記第1および第2の相固有アーク抑制装置に、それぞれ負および正の領域におけるアーク放電を抑制させないように構成されていることが、実施例15~18のうちの1つまたは複数の主題に含まれる。
【0077】
実施例20において、ラッチスイッチがサイリスタであることが、実施例15~19のうちのいずれか1つまたは複数の主題に含まれる。
実施例21は、処理回路によって実行されると、処理回路に実施例1~20のうちのいずれかを実施するための動作を実行させる命令を含む、少なくとも1つの機械可読媒体である。
【0078】
実施例22は、実施例1~20のうちのいずれかを実施するための手段を備える装置である。
実施例23は、実施例1~20のうちのいずれかを実装するためのシステムである。
【0079】
実施例24は、実施例1~20のうちのいずれかを実装するための方法である。
上記の詳細な説明は、詳細な説明の一部を構成する添付の図面への参照を含む。図面は、例示として、特定の実施形態を示している。これらの実施形態は、本明細書では「実施例」とも呼ばれる。そのような実施例は、示され説明されたものに加えて要素を含み得る。しかしながら、本発明者は、示され説明された要素のみが提供される例も企図している。
【0080】
本文書で言及されているすべての刊行物、特許、および特許文書は、参照により個別に組み込まれているかのように、その全体が参照により本明細書に組み込まれている。本文書と参照により組み込まれた文書との間に一貫性のない用法がある場合、組み込まれた参照文書の用法は、本文書の用法を補足するものと見なす必要があり、調整不可能な不整合については、本文書の用法が支配する。
【0081】
本文書では、用語「a」または「an」(単数を表す冠詞)は、特許文書で一般的であるように、「at least one」(少なくとも1つ)または「one or more」(1つまたは複数)の任意の他の例または用法とは無関係に、1つまたは複数を含むために使用される。本文書では、別段の記載がない限り、「AまたはB」が、「Aを含むがBは含まない」、「Bを含むがAは含まない」、および「AおよびB」を含むように、「または」という用語は、非排他的な「または」を指すために使用される。添付の特許請求の範囲において、「including」(含む)および「in which」という用語は、それぞれ「comprising」(備える)および「wherein」という用語の平易な英語の等価物として使用される。また、以下の特許請求の範囲において、「including」(含む)および「comprising」(備える)という用語はオープンエンドであり、すなわち、請求項のそのような用語の後にリストされたものに加えて、要素を含むシステム、デバイス、物品、またはプロセスは依然としてその請求の範囲内にあるとみなされる。さらに、以下の特許請求の範囲において、「第1」、「第2」、および「第3」などの用語は、単にラベルとして使用され、それらのオブジェクトに数値要件を課すことを意図するものではない。
【0082】
上記の説明は、意図されたものであり、限定的なものではない。例えば、上記の例(またはその1つまたは複数の態様)は、互いに組み合わせて使用することができる。上記の説明を検討した上で、当業者などによって他の実施形態が使用され得る。要約は、読者が技術的開示の性質を迅速に確認できるようにするために、37C.F.R.§1.72(b)に適合するように提供されている。それは、請求の範囲または意味を解釈または制限するために使用されないことを理解した上で提出される。加えて、上記の詳細な説明では、開示を合理化するために、様々な特徴がグループ化されている場合がある。これは、請求されていない開示された特徴が任意の請求項に不可欠であることを意図していると解釈されるべきではない。むしろ、発明の主題は、特定の開示された実施形態のすべての特徴よりも少ない特徴にある可能性がある。したがって、以下の特許請求の範囲は、詳細な説明に組み込まれ、各請求項は、別個の実施形態として独立している。
図1
図2
図3
図4
図5
図6
図7A
図7B
図8
図9A
図9B
図9C