特開 2022-141110 窒化物半導体装置及び窒化物半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022141110

(43)【公開日】2022-09-29

(54)【発明の名称】窒化物半導体装置及び窒化物半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20220921BHJP

   H01L 21/265 20060101ALI20220921BHJP

   H01L 29/78 20060101ALI20220921BHJP

   H01L 29/12 20060101ALI20220921BHJP

   H01L 21/316 20060101ALI20220921BHJP

   H01L 21/314 20060101ALI20220921BHJP

   H01L 21/31 20060101ALI20220921BHJP

【ＦＩ】

H01L29/78 301Y

H01L29/78 301B

H01L29/78 301W

H01L21/265 601A

H01L29/78 301D

H01L29/78 652K

H01L29/78 652T

H01L29/78 658F

H01L29/78 653A

H01L21/316 X

H01L21/314 M

H01L21/314 A

H01L21/31 B

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2021041262

(22)【出願日】2021-03-15

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】大内 祐貴

(72)【発明者】

【氏名】辻 英徳

【テーマコード（参考）】

5F045

5F058

5F140

【Ｆターム（参考）】

5F045AA03

5F045AA15

5F045AB31

5F045AB32

5F045AF04

5F045BB16

5F045DC51

5F045DC55

5F045EE19

5F058BA01

5F058BB01

5F058BC02

5F058BC03

5F058BD01

5F058BD04

5F058BD05

5F058BF02

5F058BJ01

5F140AC23

5F140BA06

5F140BB04

5F140BD01

5F140BD05

5F140BD09

5F140BD10

5F140BD11

5F140BD13

5F140BD16

5F140BE02

5F140BE09

5F140BE10

5F140BE16

5F140BF04

5F140BF33

5F140BF43

5F140BF51

5F140BG28

5F140BJ01

5F140BJ05

5F140BJ06

(57)【要約】

【課題】トラップ準位の形成を抑制することができる窒化物半導体装置及び窒化物半導体装置の製造方法を提供する。
【解決手段】窒化物半導体装置は、窒化ガリウム層と、窒化ガリウム層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備える。ゲート絶縁膜は、窒化ガリウム層と接する第１絶縁膜と、第１絶縁膜とゲート電極との間に位置する第２絶縁膜と、を有する。第１絶縁膜は、アルミニウム及びガリウムの少なくとも一方と、酸素とを含み、コランダム型に結晶化した領域を含む。
【選択図】図３

【特許請求の範囲】

【請求項1】

窒化ガリウム層と、
前記窒化ガリウム層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、を備え、
前記ゲート絶縁膜は、
前記窒化ガリウム層と接する第１絶縁膜と、
前記第１絶縁膜と前記ゲート電極との間に位置する第２絶縁膜と、を有し、
前記第１絶縁膜は、
アルミニウム及びガリウムの少なくとも一方と、酸素とを含み、コランダム型に結晶化した領域を含む、窒化物半導体装置。

【請求項2】

前記第１絶縁膜に含まれるアルミニウムの総量は、前記第１絶縁膜に含まれるガリウムよりも多い、請求項１に記載の窒化物半導体装置。

【請求項3】

前記第１絶縁膜の膜厚は、０．５ｎｍ以上１００ｎｍ以下である、請求項１又は２に記載の窒化物半導体装置。

【請求項4】

前記第２絶縁膜は、ボロン、アルミニウム、シリコン、ガリウム、チタン、イットリウム、ジルコニウム、ハフニウム、タンタル、及びタングステンのいずれか１種類以上を含む酸化物又は酸窒化物である、請求項１から３のいずれか１項に記載の窒化物半導体装置。

【請求項5】

前記第１絶縁膜において、
前記コランダム型に結晶化した領域の割合は１０％以上である請求項１から４のいずれか１項に記載の窒化物半導体装置。

【請求項6】

前記第１絶縁膜は、前記窒化ガリウム層と前記第１絶縁膜との界面から前記第１絶縁膜側へ１ｎｍ以内の範囲に位置する界面近傍部、を有し、
前記界面近傍部において、前記コランダム型に結晶化した領域の割合は１０％以上である請求項１から４のいずれか１項に記載の窒化物半導体装置。

【請求項7】

窒化ガリウム層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に設けられたゲート電極を形成する工程と、を備え、
前記ゲート絶縁膜を形成する工程は、
前記窒化ガリウム層と接する第１絶縁膜を形成する工程と、
前記第１絶縁膜及び前記窒化ガリウム層に熱処理を施して、前記第１絶縁膜の少なくとも一部をコランダム型に結晶化させる工程と、
前記熱処理が施された前記第１絶縁膜上に第２絶縁膜を形成する工程と、を含み、
前記熱処理が施される前の前記第１絶縁膜は酸化アルミニウム膜である、窒化物半導体装置の製造方法。

【請求項8】

前記第１絶縁膜を形成する工程では、原子層堆積法（ＡＬＤ法）によりアモルファスの前記酸化アルミニウム膜を形成する、請求項７に記載の窒化物半導体装置の製造方法。

【請求項9】

前記熱処理は、最大温度が８５０℃以上の高温熱処理である、請求項７又は８に記載の窒化物半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、窒化物半導体装置及び窒化物半導体装置の製造方法に関する。

【背景技術】

【0002】

窒化ガリウム（ＧａＮ）層上に絶縁膜を形成する場合、ＧａＮ層と絶縁膜との界面には自然酸化膜（Ｇａ酸化膜）を含む遷移層が形成される。Ｇａ酸化膜を含む遷移層が形成された領域では、空間的に局在したトラップ準位がＧａＮ層のバンドギャップ内に形成され、キャリアのトラップ源となる。例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のチャネル領域にトラップ源が存在すると、キャリアの移動度が低下し、デバイスの電気特性が低下する可能性がある。

【0003】

なお、絶縁膜の成膜プロセスを改善して、遷移層の厚さを低減する技術（例えば、特許文献１参照）が知られている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１９－１５３６２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ＧａＮ層上に絶縁膜を形成する場合は、予め、ＧａＮ層の表面が薬液等で洗浄される。洗浄後のＧａＮ層表面が酸素等を含む雰囲気（例えば、フィルタを通した空気）に晒されると、自然酸化膜（Ｇa酸化膜）が短時間のうちに形成される。このため、一般のプロセスでは、ＧａＮ層と絶縁膜との界面から自然酸化膜を完全に排除することは難しく、この界面におけるＧａＮのバンドギャップ内には、自然酸化膜に由来するトラップ準位が形成され易い。トラップ準位が形成されると、キャリアの移動度が低下したり、閾値電圧が変動したりするなど、電界効果による制御性が低下する可能性がある。

【0006】

本発明は、このような事情に鑑みてなされたものであって、トラップ準位の形成を抑制することができる窒化物半導体装置及び窒化物半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記課題を解決するために、本発明の一態様に係る窒化物半導体装置は、窒化ガリウム層と、前記窒化ガリウム層上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、を備える。前記ゲート絶縁膜は、前記窒化ガリウム層と接する第１絶縁膜と、前記第１絶縁膜と前記ゲート電極との間に位置する第２絶縁膜と、を有する。前記第１絶縁膜は、アルミニウム及びガリウムの少なくとも一方と、酸素とを含み、コランダム型に結晶化した領域を含む。

【0008】

本発明の一態様に係る窒化物半導体装置の製造方法は、窒化ガリウム層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に設けられたゲート電極を形成する工程と、を備える。前記ゲート絶縁膜を形成する工程は、前記窒化ガリウム層と接する第１絶縁膜を形成する工程と、前記第１絶縁膜及び前記窒化ガリウム層に熱処理を施して、前記第１絶縁膜の少なくとも一部をコランダム型に結晶化させる工程と、前記熱処理が施された前記第１絶縁膜上に第２絶縁膜を形成する工程と、を含む。前記熱処理が施される前の前記第１絶縁膜は酸化アルミニウム膜である。

【発明の効果】

【0009】

本発明によれば、トラップ準位の形成を抑制することができる窒化物半導体装置及び窒化物半導体装置の製造方法を提供することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、本発明の実施形態１に係るＧａＮ半導体装置の構成例を示す平面図である。

【図2】図２は、本発明の実施形態１に係るＧａＮ半導体装置の構成例を示す断面図である。

【図3】図３は、ゲート絶縁膜とその周辺部を拡大して示す断面図である。

【図4】図４は、第１絶縁膜であって、ＧａＮ層と第１絶縁膜との界面付近に位置する界面近傍部を、ＧａＮ層の表面に平行な平面で切断した断面を例示する図である。

【図5】図５は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示すフローチャートである。

【図6A】図６Ａは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図6B】図６Ｂは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図6C】図６Ｃは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図6D】図６Ｄは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図6E】図６Ｅは、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。

【図7】図７は、本発明の実施形態１に係る原子の結合状態を示すモデル図であって、ＧａＮ層に設けられたウェル領域と、第１絶縁膜のコランダム型に結晶化した領域とが接する界面付近の、原子の結合状態を示すモデル図である。

【図8】図８は、図７に示すＧａＮ／α－（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３界面におけるＧａＮのエネルギーバンドを示す図である。

【図9】図９は、参考例１に係る原子の結合状態を示すモデル図であって、ＧａＮとα－Ｇａ_２Ｏ_３とが接する界面付近の原子の結合状態を示すモデル図である。

【図10】図１０は、図９に示すＧａＮ／α－Ｇａ_２Ｏ_３界面におけるＧａＮのエネルギーバンドを示す図である。

【図11】図１１は、参考例２に係る原子の結合状態を示すモデル図であって、ＧａＮとγ－Ｇａ_２Ｏ_３とが接する界面付近の原子の結合状態を示すモデル図である。

【図12】図１２は、図１１に示すＧａＮ／γ－Ｇａ_２Ｏ_３界面におけるＧａＮのエネルギーバンドを示す図である。

【図13】図１３は、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの構成例を示す断面図である。

【図14】図１４は、本発明の実施形態３に係るＧａＮ半導体装置１００Ｂの構成例を示す断面図である。

【発明を実施するための形態】

【0011】

本発明者は、ＧａＮと絶縁膜との界面（すなわち、Ｇａ酸化膜を含む界面遷移層）において、Ｇａ酸化膜がコランダム型のＧａ_２Ｏ_３（すなわち、α－Ｇａ_２Ｏ_３）の構造をとれば、ＧａＮのバンドギャップ内にトラップ準位が形成されることを抑制することができる、ということを第一原理計算から見出した。

【0012】

すなわち、上記界面において、Ｇａ酸化膜が例えばγ－Ｇａ_２Ｏ_３の構造をとる場合、ＧａＮのギャップ内にトラップ準位が形成される。このトラップ準位は、ＭＯＳＦＥＴにおける移動度の低下やしきい値電圧の変動など、電界効果による制御性低下の原因になる。本発明者は、ＧａＮの表面に絶縁膜としてコランダム型のＡｌ_２Ｏ_３（α－Ａｌ_２Ｏ_３）を含む層を形成し、ＧａＮの表面を覆っていたＧａ酸化膜をコランダム型のＡｌ_２Ｏ_３（α－Ａｌ_２Ｏ_３）に取り込み、α－Ｇａ_２Ｏ_３に対応する状態密度を形成することで、ＧａＮのバンドギャップ内にトラップ準位が形成されることを抑制することができる、ということを見出した。本発明は、このような知見に基づいてなされたものである。

【0013】

以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

【0014】

また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｘ軸方向又はＹ軸方向は、ＧａＮ層１２の表面１２ａに平行な方向である。Ｘ軸方向、Ｙ軸方向、又は、Ｘ軸方向及びＹ軸方向の両方を水平方向と呼んでもよい。Ｚ軸方向は、表面１２ａの法線方向である。Ｚ軸方向は、ＧａＮ層１２の厚さ方向でもある。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。

【0015】

また、以下の説明では、Ｚ軸の矢印方向を「上」と称し、Ｚ軸の矢印の反対方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。

【0016】

また、以下の説明で、ｐ又はｎは、それぞれ正孔又は電子が多数キャリアであることを意味する。また、ｐやｎに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。但し、同じｐとｐ（又は、ｎとｎ）とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。

【0017】

＜実施形態１＞
（構成例）
図１は、本発明の実施形態１に係るＧａＮ半導体装置１００の構成例を示す平面図である。図２は、本発明の実施形態１に係るＧａＮ半導体装置１００の構成例を示す断面図である。図２は、図１の平面図をＸ１－Ｘ´１線で切断した断面を示している。

【0018】

図１及び図２に示すＧａＮ半導体装置１００は、例えばパワー半導体デバイスであり、窒化ガリウム基板（以下、ＧａＮ基板）１０と、ＧａＮ基板１０に設けられた複数の縦型ＭＯＳＦＥＴ１と、を備える。ＧａＮ半導体装置１００では、縦型ＭＯＳＦＥＴ１が一方向（例えば、Ｘ軸方向）に繰り返し設けられている。１つの縦型ＭＯＳＦＥＴ１が繰り返しの単位構造であり、この単位構造が一方向（例えば、Ｘ軸方向）に並んで配置されている。

【0019】

複数の単位構造が設けられた領域を活性領域と称する。図示しないが、活性領域の周囲には、活性領域における電界集中を防ぐ機能を有するエッジ終端構造が設けられている。エッジ終端構造は、ガードリング構造、フィールドプレート構造及びＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ ＥｘｔｅｎＳｉＯｎ）構造の１つ以上を含んでよい。

【0020】

図１及び図２に示すように、縦型ＭＯＳＦＥＴ１は、ＧａＮ基板１０上に設けられたゲート絶縁膜５と、ゲート絶縁膜５上に設けられたゲート電極６と、ＧａＮ基板１０に設けられたソース電極７及びドレイン電極８と、を有する。

【0021】

ＧａＮ基板１０は、例えば、ＧａＮ単結晶基板１１と、ＧａＮ単結晶基板１１上に設けられたＧａＮ層１２（本発明の「窒化ガリウム層」の一例）とを有する。図１に示すように、ＧａＮ層１２の表面１２ａは、ＧａＮ基板１０の表面１０ａでもある。ＧａＮ層１２の表面１２ａの反対側に位置する裏面１２ｂは、ＧａＮ単結晶基板１１と接触している。ＧａＮ単結晶基板１１の裏面１１ｂは、ＧａＮ基板１０の裏面１０ｂでもある。

【0022】

ＧａＮ単結晶基板１１の導電型は、例えばｎ＋型である。ＧａＮ単結晶基板１１に含まれるｎ型ドーパントは、Ｓｉ（シリコン）、Ｏ（酸素）及びＧｅ（ゲルマニウム）のうちの１種類以上の元素であり、一例を挙げるとＯである。ＧａＮ単結晶基板１１におけるＯの不純物濃度は２×１０^１８／ｃｍ^３以上である。

【0023】

なお、ＧａＮ単結晶基板１１は、転位密度が１Ｅ＋７／ｃｍ^２未満の低転位自立基板であってもよい。ＧａＮ単結晶基板１１が低転位自立基板であることにより、ＧａＮ単結晶基板１１上に形成されるＧａＮ層１２の転位密度も低くなる。また、ＧａＮ単結晶基板１１に低転位自立基板を用いることで、ＧａＮ単結晶基板１１に大面積のパワーデバイスが形成される場合でも、パワーデバイスにおけるリーク電流を少なくすることができる。これにより、製造装置は、パワーデバイスを高い良品率で製造することができる。また、熱処理において、イオン注入された不純物が転位に沿って深く拡散することを防止することができる。なお、Ｅ＋は、指数表記である。例えば、１Ｅ＋７は、１×１０^７を意味する。

【0024】

ＧａＮ層１２は、ＧａＮ単結晶基板１１上に設けられている。ＧａＮ層１２は、ｎ－型のＧａＮ単結晶層であり、ＧａＮ単結晶基板１１上にエピタキシャル成長法で形成された層である。ＧａＮ層１２に含まれるｎ型ドーパント（ｎ型不純物）は、Ｓｉ（シリコン）、Ｏ（酸素）及びＧｅ（ゲルマニウム）のうちの１種類以上の元素であり、一例を挙げるとＯである。

【0025】

ＧａＮ層１２の表面１２ａ側には、ｐ－型のウェル領域１３と、ｎ＋型のソース領域１４と、ｐ＋型のコンタクト領域１６と、が設けられている。ＧａＮ層１２において、ウェル領域１３とソース領域１４とコンタクト領域１６とが設けられていない領域を、ドリフト領域と呼んでもよい。ドリフト領域は、ＧａＮ単結晶基板１１とウェル領域１３との間の電流経路として機能する。

【0026】

ウェル領域１３は、ＧａＮ層１２の表面１２ａ側からｐ型ドーパント（ｐ型不純物）がイオン注入され、熱処理によりｐ型ドーパントが活性化されて形成される。ｐ型ドーパントは、例えばマグネシウム（Ｍｇ）である。ウェル領域１３は、ＧａＮ層１２の表面１２ａに面している。また、ウェル領域１３は、水平方向において、ソース領域１４と隣接する第１側面と、ゲート絶縁膜５直下のドリフト領域と接する第２側面とを有する。ウェル領域１３において、第１側面と第２側面との間に位置し、かつゲート絶縁膜５との接触界面及びその近傍に、縦型ＭＯＳＦＥＴ１のチャネルが形成される。以下、ウェル領域１３においてチャネルが形成される領域を、チャネル領域ＣＲという。

【0027】

例えば、チャネル領域ＣＲは、ゲート絶縁膜５と接する表面１２ａから裏面１２ｂ側へ２０ｎｍ以内の範囲に位置する。チャネル領域ＣＲにおけるｐ型ドーパント（例えば、Ｍｇ）の濃度は、チャネル領域ＣＲに含まれるｎ型ドーパントよりも多く、一例を挙げると、１Ｅ＋１６／ｃｍ^３以上である。

【0028】

ソース領域１４は、ＧａＮ層１２の表面１２ａ側からｎ型ドーパントがイオン注入され、熱処理によりｎ型ドーパントが活性化されて形成される。ｎ型ドーパントは、例えばＳｉ、Ｏ及びＧｅのうちの１種類以上の元素である。ソース領域１４は、ＧａＮ層１２の表面１２ａに面しており、ウェル領域１３の内側に位置する。ソース領域１４の側部と底部は、ウェル領域１３に接している。Ｘ軸方向、Ｙ軸方向及びＺ軸方向において、ソース領域１４とウェル領域１３は互いに接している。

【0029】

ｐ＋型のコンタクト領域１６は、ＧａＮ層１２の表面１２ａ側からｐ型ドーパントがイオン注入され、熱処理によりｐ型ドーパントが活性化されて形成される。ｐ型ドーパントは、例えばＭｇである。コンタクト領域１６は、ＧａＮ層１２の表面１２ａに面しており、ウェル領域１３の内側に位置する。コンタクト領域１６の少なくとも底部は、ウェル領域１３に接している。Ｚ軸方向において、コンタクト領域１６とウェル領域１３は互いに接している。

【0030】

図３は、ゲート絶縁膜５とその周辺部を拡大して示す断面図である。図２及び図３に示すように、ゲート絶縁膜５は、ＧａＮ層１２の表面１２ａと接する第１絶縁膜５１と、第１絶縁膜５１とゲート電極６との間に位置する第２絶縁膜５２と、を有する。

【0031】

第１絶縁膜５１は、ＧａＮ層１２の表面１２ａ上にアモルファスの酸化アルミニウム（Ａｌ_２Ｏ_３）膜が形成され、高温熱処理が施されることにより形成された膜である。第１絶縁膜５１が形成される前に、ＧａＮ層１２の表面１２ａを覆っていた自然酸化膜（Ｇａ酸化膜）は、Ａｌ_２Ｏ_３膜が形成され、高温熱処理が施されることによって、Ａｌ_２Ｏ_３膜に取り込まれ、Ａｌ_２Ｏ_３膜と混晶化される。その結果、第１絶縁膜５１の組成は、例えば、（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３となる。第１絶縁膜５１に含まれるＡｌの総量は、第１絶縁膜５１に含まれるＧａよりも多い。第１絶縁膜５１の膜厚は、例えば０．５ｎｍ以上１００ｎｍ以下であり、一例を示すと、２ｎｍである。

【0032】

また、上記の高温熱処理により、第１絶縁膜５１の少なくとも一部（すなわち、一部又は全部）は、コランダム型に結晶化した領域５１１となる。コランダム型に結晶化した領域５１１は、Ａｌ_２Ｏ_３膜と自然酸化膜（Ｇａ酸化膜）とが混晶、結晶化した領域であり、Ａｌ及びＧａの少なくとも一方と、酸素（Ｏ）とを含む。図３では、第１絶縁膜５１の一部がコランダム型に結晶化した状態を例示している。

【0033】

図４は、第１絶縁膜５１であって、ＧａＮ層１２と第１絶縁膜５１との界面付近に位置する部分（以下、界面近傍部）５１０を、ＧａＮ層１２の表面１２ａに平行な平面（例えば、Ｘ－Ｙ平面）で切断した断面を例示する図である。図４に示すように、熱処理後の第１絶縁膜５１は、コランダム型に結晶化した領域５１１と、コランダム型に結晶化していない領域５１２とを有する。コランダム型に結晶化していない領域５１２は、例えばアモルファスのＡｌ_２Ｏ_３膜である。

【0034】

第１絶縁膜５１において、コランダム型に結晶化した領域５１１の割合は１０％以上であることが好ましい。例えば、ＧａＮ層１２の表面１２ａの法線方向（例えば、Ｚ軸方向）からの平面視で、コランダム型に結晶化した領域５１１の面積をＳ１とし、コランダム型に結晶化していない領域５１２の面積をＳ２としたとき、Ｓ１÷（Ｓ１＋Ｓ２））×１００は１０％以上であることが好ましい。これにより、後述の図８に示すように、ＧａＮ層１２と第１絶縁膜５１との界面において、ＧａＮのバンドギャップ内にトラップ準位が形成されることを抑制することができる。

【0035】

また、特に、第１絶縁膜５１の界面近傍部５１０において、コランダム型に結晶化した領域５１１の割合が高いことが好ましい。例えば、第１絶縁膜５１の界面近傍部５１０では、コランダム型に結晶化した領域５１１の割合が１０％以上であることが好ましい。界面近傍部５１０で、Ｓ１÷（Ｓ１＋Ｓ２））×１００が１０％以上であることが好ましい。これにより、後述の図８に示すように、ＧａＮのバンドギャップ内にトラップ準位が形成されることをさらに抑制することができる。なお、界面近傍部５１０は、例えば、ＧａＮ層１２と第１絶縁膜５１との界面から第１絶縁膜５１側へ１ｎｍ以内に位置する部分である。

【0036】

図２及び図３に示すように、第１絶縁膜５１上に第２絶縁膜５２が設けられている。第２絶縁膜５２は、例えば酸化シリコン（ＳｉＯ_２）膜である。第２絶縁膜５２の膜厚は、例えば、第１絶縁膜５１及び第２絶縁膜５２をゲート絶縁膜５とするＭＯＳＦＥＴに求められる閾値等に応じて任意に設定される。

【0037】

なお、第２絶縁膜５２は、ＳｉＯ_２膜に限定されない。第２絶縁膜５２は、ボロン（Ｂ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ガリウム（Ｇａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、及びタングステン（Ｗ）のいずれか１種類以上を含む酸化物又は酸窒化物であってもよい。また、第２絶縁膜５２は、単層膜に限定されない。第２絶縁膜５２は、上記のいずれか１種類以上を含む酸化物又は酸窒化物に、他の膜を積層した積層膜であってもよい。

【0038】

ゲート電極６は、ゲート絶縁膜５上に設けられている。ゲート電極６は、平坦なゲート絶縁膜５上に設けられたプレーナ型の電極である。ゲート電極６は、例えば不純物をドープしたポリシリコンで形成されている。

【0039】

図２に示すように、ソース電極７は、ｎ＋型のソース領域１４上からｐ＋型のコンタクト領域１６上にかけて連続して設けられており、ソース領域１４及びコンタクト領域１６とそれぞれ電気的に接続している。図示しないが、ソース電極７は、層間絶縁膜を介してゲート電極６を覆うように設けられてもよい。ソース電極７は、例えばＡｌ又はＡｌ－Ｓｉの合金からなる。

【0040】

ドレイン電極８は、ＧａＮ単結晶基板１１の裏面１１ｂ側に設けられており、ＧａＮ単結晶基板１１と電気的に接続している。ドレイン電極８は、例えばＡｌ又はＡｌ－Ｓｉの合金からなる。

【0041】

（製造方法）
次に、ＧａＮ半導体装置１００の製造方法を説明する。図５は、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法を工程順に示すフローチャートである。図６Ａから図６Ｅは、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法を工程順に示す断面図である。なお、ＧａＮ半導体装置１００は、洗浄装置、成膜装置、熱処理装置、露光装置、エッチング装置など、各種の装置によって製造される。以下、これらの装置を製造装置と総称する。

【0042】

製造装置は、ＧａＮ層１２の表面１２ａを含むＧａＮ基板全体を薬液を用いて洗浄する（図５のステップＳＴ１）。この洗浄工程では、図６Ａに示すように、ＧａＮ層１２の表面１２ａからパーティクル等と共に自然酸化膜等が一旦除去される。しかし、洗浄工程後（例えば、乾燥工程の際）に、ＧａＮ層１２の表面１２ａは酸素等を含む雰囲気（例えば、フィルタを通した空気）に晒される。このため、図６Ｂに示すように、ＧａＮ層１２の表面１２ａには再び自然酸化膜１２１が形成される。

【0043】

次に、図６Ｃに示すように、製造装置は、ＧａＮ層１２の表面１２ａに第１絶縁膜５１´を成膜する（図５のステップＳＴ２）。例えば、製造装置は、第１絶縁膜５１´として、ＡＬＤ法によりアモルファスのＡｌ_２Ｏ_３膜を成膜する。アモルファスのＡｌ_２Ｏ_３膜は、ＧａＮ層１２の表面１２ａと直に接するように、又は、自然酸化膜１２１を介して間接的に接するように成膜される。アモルファスのＡｌ_２Ｏ_３膜の膜厚は、例えば０．５ｎｍ以上１００ｎｍであり、一例を示すと２ｎｍである。

【0044】

次に、製造装置は、第１絶縁膜５１´及びＧａＮ層１２を含む基板全体に熱処理を施して、図６Ｄに示すように、少なくとも一部がコランダム型に結晶化された第１絶縁膜５１を形成する（図５のステップＳＴ３）。例えば、この熱処理は、窒素（Ｎ_２）雰囲気又は酸素（Ｏ_２）雰囲気、若しくは、Ｎ_２とＯ_２とを含む雰囲下で行われる。熱処理工程における最高温度は、例えば８５０℃以上である。この熱処理により、第１絶縁膜５１´は、ＧａＮ層１２の表面１２ａを覆う自然酸化膜と混晶化して、少なくとも一部がコランダム型に結晶化した第１絶縁膜５１となる。上述したように、第１絶縁膜５１の組成は、例えば、（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３である。

【0045】

次に、図６Ｅに示すように、製造装置は、第１絶縁膜５１上に第２絶縁膜５２を成膜する（図５のステップＳＴ４）。例えば、製造装置は、第２絶縁膜５２として、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりアモルファスのＳｉＯ_２膜を成膜する。

【0046】

次に、製造装置は、第２絶縁膜５２上にゲート電極６（図２参照）を形成する（ステップＳＴ５）。例えば、製造装置は、第２絶縁膜５２上にゲート電極膜を成膜する。ゲート電極膜は、不純物をドープしたポリシリコンであり、その成膜はＣＶＤ法で行われる。次に、製造装置は、ゲート電極膜をパターニングすることによって、ゲート電極６を形成する。

【0047】

次に、製造装置は、ゲート電極６や図示しないレジストパターンをマスクに用いて、ＧａＮ層１２の表面１２ａ側にｎ型ドーパントやｐ型ドーパントをイオン注入して、ｎ＋型のソース領域１４（図２参照）やｐ＋型のコンタクト領域１６（図２参照）を形成する。次に、製造装置は、ＧａＮ層１２の表面１２ａ側にソース電極７（図２参照）を形成する。次に、製造装置は、ＧａＮ基板１０の裏面１０ｂ側にドレイン電極８（図２参照）を形成する。以上の工程を経て、図１及び図２に示したＧａＮ半導体装置１００が完成する。

【0048】

（ギャップ内の準位）
（１）実施形態（ＧａＮ／α－（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３界面）
図７は、本発明の実施形態１に係る原子の結合状態を示すモデル図であって、ＧａＮ層１２に設けられたウェル領域１３と、第１絶縁膜５１のコランダム型に結晶化した領域５１１とが接する界面付近の、原子の結合状態を示すモデル図である。ウェル領域１３の組成はｐ型のＧａＮである。コランダム型に結晶化した領域５１１の組成は（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３である。図７に示す界面は、ＧａＮのＧＡ原子と、コランダム型の（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３のＯ原子とが接合して、ＧａＮ／α－（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３界面となっている。

【0049】

図８は、図７に示すＧａＮ／α－（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３界面におけるＧａＮのエネルギーバンドを示す図である。図８に示すように、ＧａＮ／α－（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３界面では、ＧａＮのギャップ内にトラップ準位に由来する状態密度は見られない。ＧａＮ表面の自然酸化膜（Ｇａ酸化膜）をα－（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３に取り込み、Ｇａ酸化膜をα－Ｇａ_２Ｏ_３型に制御することで、Ｇａ酸化膜を含む遷移層に由来するトラップ準位の形成が抑制される。

【0050】

（２）参考例１（ＧａＮ／α－Ｇａ_２Ｏ_３界面）
図９は、参考例１に係る原子の結合状態を示すモデル図であって、ＧａＮとα－Ｇａ_２Ｏ_３とが接する界面付近の原子の結合状態を示すモデル図である。図１０は、図９に示すＧａＮ／α－Ｇａ_２Ｏ_３界面におけるＧａＮのエネルギーバンドを示す図である。図１０に示すように、ＧａＮ／α－Ｇ_ａ２Ｏ_３界面では、ＧａＮのギャップ内にトラップ準位に由来する状態密度は見られない。Ｇａ酸化膜がα－Ｇａ_２Ｏ_３の構造をとれば、ＧａＮのバンドギャップ内にトラップ準位は形成されないことを、本発明者は第一原理計算で確認した。

【0051】

（３）参考例２（ＧａＮ／γ－Ｇａ_２Ｏ_３界面）
図１１は、参考例２に係る原子の結合状態を示すモデル図であって、ＧａＮとγ－Ｇａ_２Ｏ_３とが接する界面付近の原子の結合状態を示すモデル図である。図１２は、図１１に示すＧａＮ／γ－Ｇａ_２Ｏ_３界面におけるＧａＮのエネルギーバンドを示す図である。図１２に示すように、ＧａＮ／γ－Ｇａ_２Ｏ_３界面では、ＧａＮのギャップ内にトラップ準位に由来する状態密度が発生する。Ｇａ酸化膜がγ－Ｇａ_２Ｏ_３の構造をとれば、ＧａＮのバンドギャップ内にトラップ準位は形成されることを、本発明者は第一原理計算で確認した。

【0052】

（実施形態１の効果）
以上説明したように、本発明の実施形態１に係るＧａＮ半導体装置は、ＧａＮ層１２と、ＧａＮ層１２上に設けられたゲート絶縁膜５と、ゲート絶縁膜５上に設けられたゲート電極６と、を備える。ゲート絶縁膜５は、ＧａＮ層１２と接する第１絶縁膜５１と、第１絶縁膜５１とゲート電極６との間に位置する第２絶縁膜５２と、を有する。第１絶縁膜５１は、アルミニウム（Ａｌ）及びガリウム（Ｇａ）の少なくとも一方と、酸素（Ｏ）とを含み、コランダム型に結晶化した領域５１１を含む。例えば、コランダム型に結晶化した領域５１１は、α－（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３である。

【0053】

これによれば、コランダム型に結晶化した領域５１１は、ＧａＮ層１２と第１絶縁膜５１との界面（すなわち、Ｇａ酸化膜を含む界面遷移層）４０の状態密度をα－Ｇａ_２Ｏ_３に対応する状態密度に近づけることができ、上記界面４０におけるＧａＮのバンドギャップ内にトラップ準位が形成されることを抑制することができる。これにより、ＧａＮ半導体装置１００は、移動度の低下や閾値電圧の変動などを抑制することができ、電界効果による良好なキャリア制御が可能となる。

【0054】

また、第１絶縁膜５１において、コランダム型に結晶化した領域５１１の割合は１０％以上であることが好ましい。第１絶縁膜５１において、コランダム型に結晶化した領域５１１の割合が大きいほど、ＧａＮ層１２と第１絶縁膜５１との界面４０の状態密度をα－Ｇａ_２Ｏ_３に対応する状態密度により近づけることができ、トラップ準位の形成をより抑制すること可能となる。

【0055】

また、第１絶縁膜５１において、界面４０に近い位置ほど、コランダム型に結晶化していることが好ましい。例えば、第１絶縁膜５１は、ＧａＮ層１２と第１絶縁膜５１との界面４０から第１絶縁膜５１側へ１ｎｍ以内の範囲に位置する界面近傍部５１０、を有する。界面近傍部５１０において、コランダム型に結晶化した領域５１１の割合が１０％以上であることが好ましい。これにより、トラップ準位の形成をよりいっそう抑制することが可能となる。

【0056】

なお、第１絶縁膜５１の一部ではなく、全部がコランダム型に結晶化していてもよい。例えば、第１絶縁膜５１の全部がα－（Ａｌ_０．９Ｇａ_０．１）_２Ｏ_３であってもよい。この場合も、上記と同様にトラップ準位の形成が抑制される。

【0057】

本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法は、ＧａＮ層１２上にゲート絶縁膜５を形成する工程と、ゲート絶縁膜５上に設けられたゲート電極６を形成する工程と、を備える。ゲート絶縁膜５を形成する工程は、ＧａＮ層１２と接する第１絶縁膜５１´を形成する工程と、第１絶縁膜５１´及びＧａＮ層に熱処理を施して、第１絶縁膜５１´の少なくとも一部をコランダム型に結晶化させる工程と、熱処理が施された第１絶縁膜５１上に第２絶縁膜５２を形成する工程と、を含む。熱処理が施される前の第１絶縁膜５１´は、酸化アルミニウム膜である。

【0058】

これによれば、第１絶縁膜５１内に、Ａｌ及びＧａの少なくとも一方と、Ｏとを含み、コランダム型に結晶化した領域５１１を形成することができる。コランダム型に結晶化した領域５１１は、ＧａＮ層１２と第１絶縁膜５１との界面４０の状態密度をα－Ｇａ_２Ｏ_３に対応する状態密度に近づけることができ、上記界面４０におけるＧａＮのバンドギャップ内にトラップ準位が形成されることを抑制することができる。

【0059】

＜実施形態２＞
上記の実施形態１では、ＧａＮ半導体装置１００が備える縦型ＭＯＳＦＥＴがプレーナ型である場合を示した。しかしながら、本発明の実施形態において、ＧａＮ半導体装置が備える縦型ＭＯＳＦＥＴは、プレーナ型に限定されず、トレンチゲート型であってもよい。

【0060】

図１３は、本発明の実施形態２に係るＧａＮ半導体装置１００Ａの構成例を示す断面図である。図１３に示すように、実施形態２に係るＧａＮ半導体装置１００Ａは、ＧａＮ基板１０に設けられたトレンチＨを有する。トレンチＨは、ＧａＮ基板１０の表面１０ａ側に開口している。トレンチＨはｐ－型のウェル領域１３よりも深く形成されており、トレンチＨの底部はｎ－型のＧａＮ層１２（ドリフト領域）まで達している。

【0061】

トレンチＨの内側に、ゲート絶縁膜５とゲート電極６とが配置されている。トレンチＨの内側の側面と底面とがゲート絶縁膜５の第１絶縁膜５１で覆われている。また、ゲート電極６は、ゲート絶縁膜５を介してトレンチＨに埋め込まれている。トレンチゲート型の縦型ＭＯＳＦＥＴでは、ウェル領域１３であって、トレンチＨの側面に設けられたゲート絶縁膜５を介してゲート電極６と向かい合う領域が、チャネル領域ＣＲとなる。

【0062】

実施形態２に係るＧａＮ半導体装置１００Ａは、実施形態１に係るＧａＮ半導体装置１００と同様に、ゲート絶縁膜５として、ＧａＮ層１２と接する第１絶縁膜５１と、第１絶縁膜５１とゲート電極６との間に位置する第２絶縁膜５２と、を有する。第１絶縁膜５１は、Ａｌ及びＧａの少なくとも一方と、Ｏとを含み、コランダム型に結晶化した領域５１１を含む。

【0063】

これによれば、ＧａＮ半導体装置１００Ａは、ＧａＮ半導体装置１００と同様に、ＧａＮ層１２と第１絶縁膜５１との界面において、ＧａＮのバンドギャップ内にトラップ準位が形成されることを抑制することができる。ＧａＮ半導体装置１００Ａは、移動度の低下や閾値電圧の変動などを抑制することができ、電界効果による良好なキャリア制御が可能となる。

【0064】

また、ＧａＮ半導体装置１００Ａでは、縦型ＭＯＳＦＥＴがトレンチゲート構造を採用することにより、チャネル領域ＣＲをより密に配置することが可能となるので、素子の微細化が容易となる。

【0065】

＜実施形態３＞
上記の実施形態１、２では、ＧａＮ半導体装置１００、１００Ａが備えるＭＯＳＦＥＴが縦型ＭＯＳＦＥＴである場合を示した。しかしながら、本発明の実施形態において、ＧａＮ半導体装置が備えるＭＯＳＦＥＴは、縦型ではなく、横型であってもよい。

【0066】

図１４は、本発明の実施形態３に係るＧａＮ半導体装置１００Ｂの構成例を示す断面図である。図１４に示すように、実施形態３に係るＧａＮ半導体装置１００Ｂは、ＧａＮ層１２の表面１２ａ側に設けられたｎ＋型のドレイン領域１５を有する。ドレイン電極８は、ＧａＮ層１２の表面１２ａ上に設けられており、ｎ＋型のドレイン領域１５と電気的に接続している。横型ＭＯＳＦＥＴでは、ソース領域１４とドレイン領域１５とに両側から挟まれ、ゲート絶縁膜５を介してゲート電極６と向かい合う領域が、チャネル領域ＣＲとなる。

【0067】

実施形態３に係るＧａＮ半導体装置１００Ｂは、実施形態１に係るＧａＮ半導体装置１００と同様に、ゲート絶縁膜５として、ＧａＮ層１２と接する第１絶縁膜５１と、第１絶縁膜５１とゲート電極６との間に位置する第２絶縁膜５２と、を有する。第１絶縁膜５１は、Ａｌ及びＧａの少なくとも一方と、Ｏとを含み、コランダム型に結晶化した領域５１１を含む。

【0068】

これによれば、ＧａＮ半導体装置１００Ｂは、ＧａＮ半導体装置１００と同様に、ＧａＮ層１２と第１絶縁膜５１との界面において、ＧａＮのバンドギャップ内にトラップ準位が形成されることを抑制することができる。ＧａＮ半導体装置１００Ｂは、移動度の低下や閾値電圧の変動などを抑制することができ、電界効果による良好なキャリア制御が可能となる。

【0069】

＜その他の実施形態＞
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。

【0070】

例えば、縦型ＭＯＳＦＥＴ１に用いられるｐ型ドーパントは、マグネシウム（Ｍｇ）に限定されない。ｐ型ドーパントは、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）であってもよい。例えば、チャネル領域ＣＲは、ｐ型ドーパントとして、Ｍｇ、Ｂｅ、Ｚｎ、Ｃｄのいずれか１種類以上を１Ｅ＋１６／ｃｍ^３以上の濃度で含んでもよい。

【0071】

また、図２において、ゲート絶縁膜５直下のドリフト領域には、ｎ型のＪＦＥＴ領域が設けられていてもよい。ＪＦＥＴ領域は、他のドリフト領域よりもｎ型ドーパントの濃度が高く、電気抵抗が低い領域である。ＪＦＥＴ領域が設けられることによって、縦型ＭＯＳＦＥＴ１のオン抵抗の低減が図られていてもよい。

【0072】

また、上記の実施形態では、本発明の「窒化ガリウム層」としてＧａＮ層１２を例示したが、「窒化ガリウム層」はＧａＮ層に限定されない。例えば、「窒化ガリウム層」は、バルクのＧａＮ基板であってもよい。また、「窒化ガリウム層」はＧａＮを主成分とし、アルミニウム（Ａｌ）及びインジウム（Ｉｎ）のいずれか１種類以上の元素をさらに含んでもよい。

【0073】

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。上記した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

【符号の説明】

【0074】

１ 縦型ＭＯＳＦＥＴ
５ ゲート絶縁膜
６ ゲート電極
７ ソース電極
８ ドレイン電極
１０ ＧａＮ基板
１０ａ、１２ａ 表面
１０ｂ、１１ｂ、１２ｂ 裏面
１１ ＧａＮ単結晶基板
１２ ＧａＮ層
１３ ウェル領域
１４ ソース領域
１５ ドレイン領域
１６ コンタクト領域
４０ 界面（Ｇａ酸化膜を含む界面遷移層）
５１ 第１絶縁膜
５２ 第２絶縁膜
１００、１００Ａ、１００Ｂ ＧａＮ半導体装置
１２１ 自然酸化膜
５１０ 界面近傍部
５１１ コランダム型に結晶化した領域
５１２ コランダム型に結晶化していない領域
Ｈ トレンチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【図6D】

【図6E】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】