特開 2022-141179 半導体装置の製造方法、及び半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022141179

(43)【公開日】2022-09-29

(54)【発明の名称】半導体装置の製造方法、及び半導体装置

(51)【国際特許分類】

   H01L 25/065 20060101AFI20220921BHJP

【ＦＩ】

H01L25/08 Z

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2021041370

(22)【出願日】2021-03-15

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】沼田 英夫

(57)【要約】

【課題】一つの実施形態は、容易に実装密度を向上できる半導体装置の製造方法、及び半導体装置を提供することを目的とする。
【解決手段】一つの実施形態によれば、半導体装置の製造方法では、積層基板を形成する。積層基板は、基板が複数回繰り返し積層される。基板は、複数のチップ領域を含む。半導体装置の製造方法では、積層基板を複数のチップ領域の間で積層方向に切断して複数の積層体へ個片化する。積層基板の形成では、第１の基板の第１の主面に第２の基板の第２の主面を貼り合わせる。積層基板の形成では、第１の主面に第２の主面が貼り合わせられた状態で、第２の基板における第２の主面の反対側の第３の主面を薄化する。積層基板の形成では、第２の基板の第３の主面に第３の基板の第４の主面を貼り合わせる。積層基板の形成では、第３の主面に第４の主面が貼り合わせられた状態で、第３の基板における第４の主面の反対側の第５の主面を薄化する。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数のチップ領域を含む基板が複数回繰り返し積層された積層基板を形成することと、
前記積層基板を複数のチップ領域の間で積層方向に切断して複数の積層体へ個片化することと、
を備え、
前記積層基板の形成は、
第１の基板の第１の主面に第２の基板の第２の主面を貼り合わせることと、
前記第１の主面に前記第２の主面が貼り合わせられた状態で、前記第２の基板における前記第２の主面の反対側の第３の主面を薄化することと、
前記第２の基板の前記第３の主面に第３の基板の第４の主面を貼り合わせることと、
前記第３の主面に前記第４の主面が貼り合わせられた状態で、前記第３の基板における前記第４の主面の反対側の第５の主面を薄化することと、
を含む
半導体装置の製造方法。

【請求項2】

前記第３の主面に前記第４の主面を貼り合わせることは、前記第３の主面に前記第４の主面を直接接合で貼り合わせることを含む
請求項１に記載の半導体装置の製造方法。

【請求項3】

前記積層基板の形成は、
前記第３の主面が薄化された後に、電極と無機絶縁膜とを含む配線層を前記第３の主面に形成することをさらに含み、
前記第３の基板は、電極と無機絶縁膜とが前記第４の主面に配され、
前記第３の主面に前記第４の主面を貼り合わせることは、
前記第３の主面に配された電極と前記第４の主面に配された電極とを接合させ、前記第３の主面に配された無機絶縁膜と前記第４の主面に配された無機絶縁膜とを接合させることを含む
請求項１に記載の半導体装置の製造方法。

【請求項4】

前記第１の基板は、電極と無機絶縁膜とが前記第１の主面に配され、
前記第２の基板は、電極と無機絶縁膜とが前記第２の主面に配され、
前記第１の主面に前記第２の主面を貼り合わせることは、
前記第１の主面に配された電極と前記第２の主面に配された電極とを接合させ、前記第１の主面に配された無機絶縁膜と前記第２の主面に配された無機絶縁膜とを接合させることを含む
請求項３に記載の半導体装置の製造方法。

【請求項5】

前記積層基板の形成は、
前記第５の主面が薄化された後に、電極と無機絶縁膜とを含む配線層を前記第５の主面に形成することと、
前記第３の基板の前記第５の主面に第４の基板の第６の主面を貼り合わせることと、
をさらに含み、
前記第４の基板は、電極と無機絶縁膜とが前記第６の主面に配され、
前記第５の主面に前記第６の主面を貼り合わせることは、
前記第５の主面に配された電極と前記第６の主面に配された電極とを接合させ、前記第５の主面に配された無機絶縁膜と前記第６の主面に配された無機絶縁膜とを接合させることを含む
請求項３に記載の半導体装置の製造方法。

【請求項6】

前記複数の積層体のそれぞれの側面及び底面に導電膜を堆積することをさらに備えた
請求項１に記載の半導体装置の製造方法。

【請求項7】

前記複数の積層体の少なくとも裏面を絶縁物で覆って封止体を形成することと、
前記封止体を前記複数の積層体の間で積層方向に切断して複数の半導体装置へ個片化することと、
をさらに備えた
請求項１に記載の半導体装置の製造方法。

【請求項8】

複数のチップが積層された積層体を備え、
前記積層体は、
電極と無機絶縁膜とが配された第１の主面を有する第１のチップと、
前記第１のチップに積層され、前記第１の主面の電極に接合された電極及び前記第１の主面の無機絶縁膜に接合された無機絶縁膜が配された第２の主面と電極及び無機絶縁膜とが配された第３の主面を有する第２のチップと、
前記第２のチップに積層され、前記第３の主面の電極に接合された電極及び前記第３の主面の無機絶縁膜に接合された無機絶縁膜が配された第４の主面を有する第３のチップと、
を有する
半導体装置。

【請求項9】

前記積層体の側面及び底面を覆う導電膜をさらに備えた
請求項８に記載の半導体装置。

【請求項10】

前記積層体の少なくとも裏面を覆う絶縁封止部をさらに備えた
請求項８に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、半導体装置の製造方法、及び半導体装置に関する。

【背景技術】

【0002】

複数のチップが積層された半導体装置が形成されることがある。このとき、半導体装置の実装密度を向上することが望まれる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２０１１／０１１５０８５号明細書

【特許文献2】米国特許第１０１２８２２３号明細書

【特許文献3】特開２０１２－２０４６５３号公報

【特許文献4】米国特許第１０４９７６８８号明細書

【特許文献5】米国特許出願公開第２０１６／００７９２２２号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

一つの実施形態は、容易に実装密度を向上できる半導体装置の製造方法、及び半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

一つの実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法では、積層基板を形成する。積層基板は、基板が複数回繰り返し積層される。基板は、複数のチップ領域を含む。半導体装置の製造方法では、積層基板を複数のチップ領域の間で積層方向に切断して複数の積層体へ個片化する。積層基板の形成では、第１の基板の第１の主面に第２の基板の第２の主面を貼り合わせる。積層基板の形成では、第１の主面に第２の主面が貼り合わせられた状態で、第２の基板における第２の主面の反対側の第３の主面を薄化する。積層基板の形成では、第２の基板の第３の主面に第３の基板の第４の主面を貼り合わせる。積層基板の形成では、第３の主面に第４の主面が貼り合わせられた状態で、第３の基板における第４の主面の反対側の第５の主面を薄化する。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態に係る半導体装置の製造方法を示す断面図。

【図2】第１の実施形態に係る半導体装置の製造方法を示す拡大断面図。

【図3】第１の実施形態に係る半導体装置の製造方法を示す断面図。

【図4】第１の実施形態に係る半導体装置の製造方法を示す拡大断面図。

【図5】第１の実施形態に係る半導体装置の製造方法を示す断面図。

【図6】第１の実施形態に係る半導体装置の製造方法を示す断面図。

【図7】第２の実施形態に係る半導体装置の製造方法を示す断面図。

【図8】第２の実施形態に係る半導体装置の製造方法を示す断面図。

【図9】第３の実施形態に係る半導体装置の製造方法を示す断面図。

【図10】第４の実施形態に係る半導体装置の製造方法を示す断面図。

【図11】第４の実施形態に係る半導体装置の製造方法を示す断面図。

【図12】第４の実施形態に係る半導体装置の製造方法を示す断面図。

【図13】第５の実施形態に係る半導体装置の製造方法を示す断面図。

【図14】第５の実施形態に係る半導体装置の製造方法を示す断面図。

【図15】第５の実施形態に係る半導体装置の製造方法を示す断面図。

【図16】第５の実施形態の変形例に係る半導体装置の製造方法を示す断面図。

【図17】第５の実施形態の変形例に係る半導体装置の製造方法を示す断面図。

【図18】第６の実施形態に係る半導体装置の製造方法を示す断面図。

【図19】第６の実施形態に係る半導体装置の製造方法を示す断面図。

【図20】第６の実施形態に係る半導体装置の製造方法を示す断面図。

【図21】第６の実施形態の変形例に係る半導体装置の製造方法を示す断面図。

【図22】第６の実施形態の変形例に係る半導体装置の製造方法を示す断面図。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

【0008】

（第１の実施形態）
第１の実施形態にかかる半導体装置の製造方法は、複数のチップが積層されたパッケージが半導体装置として製造される。

【0009】

本実施形態では、基板の貼り合わせ及び薄化が複数回繰り返されて積層基板が形成され、積層基板がチップ領域間で積層方向に切断される。

【0010】

図１～図６に半導体装置の製造を示す。図１（ａ）～図１（ｃ）、図３（ａ）～図３（ｃ）、図５（ａ）～図５（ｃ）、図６（ａ）～図６（ｃ）は、半導体装置の製造方法を示す断面図である。図２（ａ）は、図１（ａ）のＡ部分の拡大断面図である。図２（ｂ）、図２（ｃ）は、図１（ｂ）の工程の詳細を示す断面図であり、図１（ｂ）のＢ部分の拡大断面図である。図２（ｄ）は、図１（ｃ）の工程を示す断面図であり、図１（ｃ）のＣ部分の拡大断面図である。図４（ｃ）は、図３（ｂ）の工程の詳細を示す断面図であり、図３（ｂ）のＢ部分の拡大断面図である。図４（ｄ）は、図３（ｃ）の工程を示す断面図であり、図３（ｃ）のＣ部分の拡大断面図である。以下では、基板１の表面１ａに垂直な方向をＺ方向とし、Ｚ方向に垂直な面内で互いに直行する２方向をＸ方向及びＹ方向とする。

【0011】

図１（ａ）の工程では、基板１及び基板２が用意される。基板１及び基板２は、それぞれ、略円盤形状を有し、ＸＹ平面視において、略円形状を有する。基板１及び基板２は、それぞれ、半導体（例えば、シリコン）を主成分とする材料で形成され得る。

【0012】

例えば、図２（ａ）に示すように、基板１の表面１ａに複数のチップ領域１２が形成される。各チップ領域１２では、ベース領域１１の上に、デバイスのパターンとして、導電パターンやその周囲を満たす層間絶縁膜などが形成される。各チップ領域１２は、例えば、メモリセルアレイ及び周辺回路を含むメモリデバイスのパターンが形成され得る。ベース領域１１は、シリコンなどの半導体を主成分とする材料で形成される。

【0013】

例えば、図２（ａ）に示すように、チップ領域１２では、ベース領域１１の＋Ｚ側に、電極１２１、導電膜１２２、電極１２３が順に堆積されるとともに、それらの周囲を満たす無機絶縁膜１２４が形成される。これにより、電極１２１、導電膜１２２、電極１２３及び無機絶縁膜１２４を含む再配線層１２ａが形成される。電極１２１は、－Ｚ側の面が無機絶縁膜１２４の－Ｚ側の面に連続し、＋Ｚ側の面が導電膜１２２に接触する。導電膜１２２は、－Ｚ側の面が電極１２１に接触し、＋Ｚ側の面が電極１２３に接触する。電極１２３は、－Ｚ側の面が電極１２１に接触し、＋Ｚ側の面が無機絶縁膜１２４の＋Ｚ側の面に連続する。電極１２１、導電膜１２２、電極２３１は、それぞれ、銅など金属を主成分とする材料で形成され得る。無機絶縁膜２３２は、酸化シリコンなどの半導体酸化物を主成分とする材料で形成され得る。

【0014】

例えば、図２（ａ）に示すように、図１（ａ）における基板２の表面２ａに複数のチップ領域２２が形成される。各チップ領域２２では、ベース領域２１の上に、デバイスのパターンとして、導電パターンやその周囲を満たす層間絶縁膜などが形成される。ベース領域２１は、半導体（例えば、シリコン）を主成分とする材料で形成されている。

【0015】

例えば、図２（ａ）に示すように、チップ領域２２では、ベース領域２１内及び／又はベース領域２１上にデバイス構造２２１が形成される。デバイス構造２２１は、導電パターンやその周囲を満たす層間絶縁膜などを含む。デバイス構造２２１に貫通孔が形成され、貫通孔に導電物が埋め込まれることで貫通電極２２２が形成される。デバイス構造２２１の表面に無機絶縁膜が堆積され、開口が形成され、開口に導電物が埋め込まれることにより、電極２２３及び無機絶縁膜２２４が形成される。電極２２３は、＋Ｚ側の面がデバイス構造２２１における所定の導電パターンに接触し、所定の導電パターンに電気的に接続される。電極２２３は、－Ｚ側の面が露出され、表面２ａの一部を形成し、無機絶縁膜２２４は、－Ｚ側の面が露出され、表面２ａの他の一部を形成する。電極２２３は、銅など金属を主成分とする材料で形成され得る。無機絶縁膜２２４は、酸化シリコンなどの半導体酸化物を主成分とする材料で形成され得る。

【0016】

図１（ａ）に示すように、基板１の表面１ａに基板２の表面２ａが貼り合わせられる。例えば、基板１の表面１ａと基板２の表面２ａとが互いにＺ方向に対向するように配置され、チップ領域１２のＸＹ位置とチップ領域２２のＸＹ位置とが互いに合うように、基板１のＸＹ位置と基板２のＸＹ位置とが調整される。基板１及び基板２がＺ方向に相対的に近づけられ、互いに貼り合わせられる。

【0017】

基板１の表面１ａへの基板２の表面２ａの貼り合わせは、直接接合で行われてもよい。例えば、基板１の表面１ａと基板２の表面２ａとがそれぞれプラズマにより活性化されて基板２が基板１に密着されることで、基板２が基板１に仮接合される。その後、基板２が加熱されて基板１に本接合される。直接接合で貼り合わせられることにより、バンプ電極やＤＡＦ等の接着層が介在する場合に比べて、貼り合わせ面の間隔を小さくできる。すなわち、表面１ａと表面２ａとのＺ方向距離を小さくできる。

【0018】

例えば、図２（ａ）に示すように、表面１ａに配された電極１２３と表面２ａに配された電極２２３とを接合させ、表面１ａに配された無機絶縁膜１２４と表面２ａに配された無機絶縁膜２２４とを接合させる。すなわち、基板１の表面１ａにプラズマを照射すると、無機絶縁膜１２４の表面が水酸基で終端され、基板２の表面２ａにプラズマを照射すると、無機絶縁膜２２４の表面を水酸基で終端される。基板２を基板１に密着させると、無機絶縁膜２２４の表面と無機絶縁膜１２４の表面とが水酸基に結合された水分子を介して水素結合で互いに結合される。このとき、接合界面間隔をＧ１とする。

【0019】

その後、加熱すると、電極１２４と電極２２３とが合金接合する。それとともに、無機絶縁膜２２４と無機絶縁膜１２４との接合界面から水分子が抜けて、水分子同士の水素結合が水酸基同士の水素結合に変わったり、酸素原子を介した共有結合に変わったりする。これにより、基板２の表面２ａと基板１の表面１ａとは、接合界面幅がＧ１からＧ２（＜Ｇ１）に狭められる。さらに接合プロセスが進むことで、基板２と基板１との接合界面では、水酸基同士の水素結合から水分子が抜けて酸素原子を介した共有結合に変わる。これにより、基板２の表面２ａと基板１の表面１ａとは、接合界面間隔がＧ２からＧ３（＜＜Ｇ２）に狭められ、表面の無機絶縁膜１２４，２２４同士がほぼ一体化した形で本接合される。

【0020】

図１（ｂ）に示す工程では、表面２ａが基板１の表面１ａに貼り合わせられた状態で、基板２の裏面２ｂが薄化される。例えば、研磨装置のグラインダが基板２の裏面２ｂに押し当てられ、グラインダが接触面に垂直な軸を中心に回転し、基板２ｉの厚さが所望の厚さＤ２になるまで、グラインダの回転が継続される。このとき、表面２ａが基板１の表面１ａに貼り合わせられているので、基板２が平坦に支持されながら、裏面２ｂｉが安定的に研磨され得る。また、基板２が基板１により平坦に支持されるので、所望の厚さＤ２を可能な範囲で薄くすることができる。

【0021】

例えば、図２（ｂ）に示すように、下地領域２１ｉがデバイス構造２２１の信頼性を確保可能な下限の厚さ程度まで薄くされ得る。このとき、基板２ｉを完全に除去してもよい。これにより、基板２ｉの厚さが所望の厚さＤ２に薄化され得る。基板２ｉが薄化された後、基板２ｉに貫通孔２１ｉ１が形成される。貫通孔２１ｉ１は、裏面２ｂｉから下地領域２１ｉをＺ方向に貫通し貫通電極２２２の＋Ｚ側の面まで達し、貫通電極２２２の＋Ｚ側の面を露出させる。

【0022】

その後、図２（ｃ）に示すように、ＣＶＤ法等により、貫通孔２１ｉ１の側面及び底面に絶縁膜２２５を堆積する。ＲＩＥ法等により、堆積された絶縁膜２２５における底面の部分を選択的に除去し、貫通電極２２２の＋Ｚ側の面を再び露出させる。そして、メッキ法等により、銅などの導電物を貫通孔２１ｉ１に埋め込み、貫通電極２２６を形成する。貫通電極２２６は、－Ｚ側の端部が貫通電極２２２の＋Ｚ側の面に接触し、貫通電極２２２を介して電極２２３に電気的に接続される。

【0023】

なお、基板２と基板１との貼り合わせにＤＡＦ等の接着層を使用する場合、貫通孔２１ｉ１の側面及び底面に絶縁膜を堆積する際に、良質な絶縁膜を形成可能な温度まで基板２ｉ及び基板１を加熱すると、接着層が溶融して貼り合わせの界面の平坦性が劣化したり、接着層が炭化により蒸発して貼り合わせの界面の接着性が劣化したりする可能性がある。

【0024】

それに対して、本実施形態では、基板２と基板１との貼り合わせに接着層を使用せず、貼り合わせを例えば直接接合で行うので、そのような不具合を避けることができ、良質な絶縁膜を形成可能な温度まで基板２ｉ及び基板１を加熱することができる。これにより、貫通孔２１ｉ１の側面に良質な絶縁膜２２５を堆積できる。

【0025】

図１（ｃ）に示す工程では、基板２ｉの裏面２ｂｉにおける各チップ領域２２に再配線層２２ａが形成される。再配線層２２ａは、チップ領域２２の配された領域に選択的に形成され得る。再配線層２２ａは、電極と無機絶縁膜と所定の配線パターンとを含む。所定の配線パターンは、チップ領域２２を選択する回路の配線パターンを含む。

【0026】

例えば、図２（ｄ）に示すように、導電膜２２８、導電部２２９、導電膜２３０、電極２３１が順に堆積されるとともに、それらの周囲を満たす無機絶縁膜２３２が形成される。これにより、導電膜２２８、導電部２２９、導電膜２３０、電極２３１及び無機絶縁膜２３２を含む再配線層２２ａが形成される。導電膜２２８は、－Ｚ側の面が貫通電極２２６に接触し、＋Ｚ側の面が導電部２２９に接触する。導電膜２３１は、－Ｚ側の面が導電部２２９に接触し、＋Ｚ側の面が電極２３１に接触する。電極２３１は、＋Ｚ側の面が露出され、裏面２ｂｉの一部を形成し、無機絶縁膜２３２は、＋Ｚ側の面が露出され、裏面２ｂｉの他の一部を形成する。電極２３１は、銅など金属を主成分とする材料で形成され得る。無機絶縁膜２３２は、酸化シリコンなどの半導体酸化物を主成分とする材料で形成され得る。

【0027】

図３（ａ）に示す工程では、基板３が用意される。基板３は、略円盤形状を有し、ＸＹ平面視において、略円形状を有する。基板３は、半導体（例えば、シリコン）を主成分とする材料で形成され得る。

【0028】

基板３の表面３ａに複数のチップ領域３２が形成される。各チップ領域３２は、ベース領域３１の上に配されている。ベース領域３１は、半導体（例えば、シリコン）を主成分とする材料で形成されている。例えば、チップ領域３２に、デバイスのパターンとして、導電パターンやその周囲を満たす層間絶縁膜などが形成される。

【0029】

例えば、図４（ａ）に示すように、チップ領域３２では、ベース領域３１内及び／又はベース領域３１の－Ｚ側にデバイス構造３２１が形成される。デバイス構造３２１に貫通孔が形成され、貫通孔に導電物が埋め込まれることで貫通電極３２２が形成される。デバイス構造３２１の表面に無機絶縁膜が堆積され、開口が形成され、開口に導電物が埋め込まれることにより、電極３２３及び無機絶縁膜３２４が形成される。電極３２３は、＋Ｚ側の面がデバイス構造３２１における所定の導電パターンに接触し、所定の導電パターンに電気的に接続される。電極３２３は、－Ｚ側の面が露出され、表面３ａの一部を形成し、無機絶縁膜３２４は、－Ｚ側の面が露出され、表面３ａの他の一部を形成する。電極３２３は、銅など金属を主成分とする材料で形成され得る。無機絶縁膜３２４は、酸化シリコンなどの半導体酸化物を主成分とする材料で形成され得る。

【0030】

図３（ａ）に示す基板２ｉの裏面２ｂｉに基板３の表面３ａが貼り合わせられる。例えば、基板２ｉの裏面２ｂｉと基板３の表面３ａとが互いにＺ方向に対向するように配置され、チップ領域２２又は再配線層２２ａのＸＹ位置とチップ領域３２のＸＹ位置とが互いに合うように、基板２ｉのＸＹ位置と基板３のＸＹ位置とが調整される。基板２ｉ及び基板３がＺ方向に相対的に近づけられ、互いに貼り合わせられる。

【0031】

基板２ｉの裏面２ｂｉへの基板３の表面３ａの貼り合わせは、直接接合で行われてもよい。例えば、基板２ｉの裏面２ｂｉと基板３の表面３ａとがそれぞれプラズマにより活性化されて基板２ｉが基板３に密着されることで、基板２ｉが基板３に仮接合される。その後、基板３が加熱されて基板２ｉに本接合される。直接接合で貼り合わせられることにより、バンプ電極やＤＡＦ等の接着層が介在する場合に比べて、貼り合わせ面の間隔を小さくできる。すなわち、裏面２ｂｉと表面３ａとのＺ方向距離を小さくできる。

【0032】

図３（ｂ）に示す工程では、表面３ａが基板２ｉの裏面２ｂｉに貼り合わせられた状態で、基板３の裏面３ｂが薄化される。例えば、研磨装置のグラインダが基板３の裏面３ｂに押し当てられ、グラインダが接触面に垂直な軸を中心に回転し、基板３ｉの厚さが所望の厚さＤ３になるまで、グラインダの回転が継続される。このとき、表面３ａが基板２ｉの裏面２ｂｉに貼り合わせられているので、基板３が基板２ｉを介して基板１により平坦に支持されながら、裏面３ｂｉが安定的に研磨され得る。また、基板３が基板２ｉを介して基板１により平坦に支持されるので、所望の厚さＤ３を可能な範囲で薄くすることができる。

【0033】

例えば、図４（ｂ）に示すように、下地領域３１ｉがデバイス構造３２１の信頼性を確保可能な下限の厚さ程度まで薄くされ得る。このとき、基板３ｉを完全に除去してもよい。これにより、基板３ｉの厚さが所望の厚さＤ３に薄化され得る。基板３ｉが薄化された後、基板３ｉに貫通孔３１ｉ１が形成される。貫通孔３１ｉ１は、裏面３ｂｉから下地領域３１ｉをＺ方向に貫通し貫通電極３２２の＋Ｚ側の面まで達し、貫通電極３２２の＋Ｚ側の面を露出させる。

【0034】

その後、図４（ｃ）に示すように、ＣＶＤ法等により、貫通孔３１ｉ１の側面及び底面に絶縁膜３２５を堆積する。ＲＩＥ法等により、堆積された絶縁膜３２５における底面の部分を選択的に除去し、貫通電極３２２の＋Ｚ側の面を再び露出させる。そして、メッキ法等により、銅などの導電物を貫通孔３１ｉ１に埋め込み、貫通電極３２６を形成する。貫通電極３２６は、－Ｚ側の端部が貫通電極３２２の＋Ｚ側の面に接触し、貫通電極３２２を介して電極３２３に電気的に接続される。

【0035】

なお、基板３と基板２との貼り合わせに接着層を使用する場合、貫通孔３１ｉ１の側面及び底面に絶縁膜を堆積する際に、良質な絶縁膜を形成可能な温度まで基板３ｉ及び基板２を加熱すると、接着層が溶融して貼り合わせの界面の平坦性が劣化したり、接着層が炭化により蒸発して貼り合わせの界面の接着性が劣化したりする可能性がある。

【0036】

それに対して、本実施形態では、基板３と基板２との貼り合わせに接着層を使用せず、貼り合わせを例えば直接接合で行うので、そのような不具合を避けることができ、良質な絶縁膜を形成可能な温度まで基板３ｉ及び基板２を加熱することができる。これにより、貫通孔３１ｉ１の側面に良質な絶縁膜３２５を堆積できる。

【0037】

図３（ｃ）に示す工程では、基板３ｉの裏面３ｂｉにおける各チップ領域３２に再配線層３２ａが形成される。再配線層３２ａは、チップ領域３２の配された領域に選択的に形成され得る。再配線層３２ａは、電極と無機絶縁膜と所定の配線パターンとを含む。所定の配線パターンは、チップ領域３２を選択する回路の配線パターンを含む。

【0038】

例えば、図４（ｄ）に示すように、導電膜３２８、導電部３２９、導電膜３３０、電極３３１が順に堆積されるとともに、それらの周囲を満たす無機絶縁膜３３２が形成される。これにより、導電膜３２８、導電部３２９、導電膜３３０、電極３３１及び無機絶縁膜３３２を含む再配線層３２ａが形成される。導電膜３２８は、－Ｚ側の面が貫通電極３２６に接触し、＋Ｚ側の面が導電部３２９に接触する。導電膜３３１は、－Ｚ側の面が導電部３２９に接触し、＋Ｚ側の面が電極３３１に接触する。電極３３１は、＋Ｚ側の面が露出され、裏面３ｂｉの一部を形成し、無機絶縁膜３３２は、＋Ｚ側の面が露出され、裏面３ｂｉの他の一部を形成する。電極３３１は、銅など金属を主成分とする材料で形成され得る。無機絶縁膜３３２は、酸化シリコンなどの半導体酸化物を主成分とする材料で形成され得る。

【0039】

図５（ａ）に示す工程では、基板４～７のそれぞれについて、図３（ａ）～図３（ｃ）に示す工程と同様の処理が行われ、基板８について、図３（ａ）～図３（ｂ）に示す工程と同様の処理が行われる。基板４～８は、それぞれ、略円盤形状を有し、ＸＹ平面視において、略円形状を有する。基板４～８は、それぞれ、半導体（例えば、シリコン）を主成分とする材料で形成され得る。基板８の裏面８ｂｉは、再配線層も貫通電極も形成されていない状態図４（ａ）にされうる。しかしながら、もちろん、図４（ｄ）のように再配線層まで形成されていてもよい、すなわち図４（ａ）から図４（ｄ）までのどのような状態でも取り得る。これにより、図５（ａ）に示すように、基板１の表面１ａにそれぞれ薄化された基板２ｉ～８ｉが順に積層された積層基板ＳＳＢが得られる。

【0040】

積層基板ＳＳＢにおいて、基板１が複数のチップ領域１２を有する。各チップ領域１２は、再配線層１２ａを有する。基板２ｉが複数のチップ領域２２を有する。各チップ領域は、＋Ｚ側に再配線層２２ａを有する。基板７ｉが複数のチップ領域７２を有する。各チップ領域７２は、＋Ｚ側に再配線層７２ａを有する。基板８ｉが複数のチップ領域８２を有する。各チップ領域８２は、再配線層を有しない。各基板１，２ｉ，・・・，７ｉ，８ｉのチップ領域１２，２２，・・・，７２，８２は、互いに対応している。各基板１～８ｉにおける対応するチップ領域１２～８２は、ＸＹ位置がほぼ一致し、Ｚ方向に積層されている。各再配線層２２ａ～７２ａは、それぞれ、チップ領域２２～７２を選択する回路の配線パターンを含む。

【0041】

図５（ｂ）に示す工程では、基板１の裏面１ｂが薄化される。例えば、積層基板ＳＳＢは、＋Ｚ側と－Ｚ側とが反転され、研磨装置のグラインダが基板１の裏面１ｂに押し当てられる。グラインダが接触面に垂直な軸を中心に回転し、基板１ｉの厚さが所望の厚さＤ１になるまで、グラインダの回転が継続される。基板１は、再配線層１２ａの電極１２１の－Ｚ側の面（図２（ａ）参照）が露出されるまで薄化され得る。このとき、表面１ａが基板２ｉの表面２ａに貼り合わせられているので、基板１が積層基板ＳＳＢの他の基板２ｉ～８ｉにより平坦に支持されながら、裏面１ｂｉが安定的に研磨され得る。また、基板１が積層基板ＳＳＢの他の基板２ｉ～８ｉにより平坦に支持されるので、基板１ｉの厚さＤ１を可能な範囲で薄くすることができる。すなわち、積層基板ＳＳＢにおける各基板１ｉ～８ｉが可能な範囲で薄くされ得るので、積層基板ＳＳＢの厚さＤｓを所望の厚さの範囲に収めながら積層基板ＳＳＢに含める基板の枚数を多く（図５（ｂ）では、８枚で）確保することができる。

【0042】

図５（ｃ）に示す工程では、基板１ｉの裏面１ｂｉにおける各チップ領域１２にボール電極９１が形成される。ボール電極９１は、はんだなどの導電物で形成され得る。ボール電極９１は、再配線層１２ａの電極１２１（図２（ａ）参照）に電気的に接続されるように形成される。

【0043】

積層基板ＳＳＢの＋Ｚ側の面８ｂｉにダイシングテープ９２が貼り付けられ、図５（ｃ）に点線で示すように、ダイシング加工の目標位置が決められる。ダイシング加工の目標位置は、Ｚ方向に並ぶチップ領域１２～８２からなるチップ群ＣＧに重ならない位置が選択される。ダイシング加工の目標位置は、それぞれがＺ方向に並ぶチップ領域１２～８２からなる複数のチップ群ＣＧの行列状の配列を仕切る格子状のラインとされ得る。

【0044】

図６（ａ）に示す工程では、目標位置に沿ってダイシングテープ９２に達するまでダイシング加工が行われる。これにより、積層基板ＳＳＢが複数のチップ領域の間でＺ方向に切断されて複数の積層体９６へ個片化される。各積層体９６では、それぞれが薄化された複数のチップ領域１２～８２が積層されている。これにより、積層体９６内に搭載されるチップ数が多く確保され得る。例えば、各チップ領域１２～８２がメモリチップの領域である場合、積層体９６のメモリ容量が大きく確保され得る。

【0045】

各積層体９６では、チップ領域１２～８２が順にＺ方向に積層され、－Ｚ側の面にボール電極９１が配されている。各積層体９６では、外部からボール電極９１を介して供給される信号に応じて、チップ領域２２～７２を選択する回路でアクセス先のチップ領域が切り替え可能である。各積層体９６は、この状態で動作可能であるが、外部から光が侵入した際にＰＮ接合部分で不要な電荷が発生する可能性がある。

【0046】

それに対して、図６（ｂ）に示す工程では、個片化された複数の積層体９６の裏面及び側面を絶縁物９４で覆って封止体９５を形成する。絶縁物９４は、絶縁物を主成分とする材料で形成され、遮光性・絶縁性・熱可塑性を有する樹脂を主成分とする材料で形成され得る。例えば、個片化された複数の積層体９６の＋Ｚ側の面をダイシングテープ９２から剥離する。複数の積層体９６は、それぞれ、＋Ｚ側と－Ｚ側とが反転され、－Ｚ側の面が接着されるようにダイシングテープ９３の上に並べられる。複数の積層体９６は、ダイシングブレードの幅以上の間隔で並べられる。複数の積層体９６は、ダイシングテープ９３上に、ＸＹ平面視において行列状に並べられ得る。

【0047】

封止体９５に対して、点線で示すように、ダイシング加工の目標位置が決められる。ダイシング加工の目標位置は、積層体９６に重ならない位置が選択される。ダイシング加工の目標位置は、複数の積層体９６の行列状の配列を仕切る格子状のラインとされ得る。

【0048】

図６（ｃ）に示す工程では、目標位置に沿ってダイシングテープ９３に達するまでダイシング加工が行われる。これにより、封止体９５が複数の積層体９６の間でＺ方向に切断されて複数の半導体装置９７のパッケージへ個片化される。各半導体装置９７は、ダイシングテープ９３から剥離されることで、単体の積層パッケージとして得られる。各半導体装置９７では、積層体９６の＋Ｚ側の面、＋Ｘ側の面、－Ｘ側の面、＋Ｙ側の面、－Ｙ側の面が遮光性の絶縁部９４ａで覆われている。これにより、半導体装置９７において、外部光に起因する不要な電荷の発生を抑制できる。

【0049】

以上のように、第１の実施形態では、基板の貼り合わせ及び薄化を複数回繰り返して積層基板ＳＳＢが形成される。このとき、基板の貼り合わせが直接接合で行われれば、所定の高さに積層される基板の枚数が多く確保され得る。そして、積層基板ＳＳＢがチップ領域間で積層方向に切断されて複数の積層体９６へ個片化される。個片化された積層体９６を用いて半導体装置９７のパッケージが構成される。これにより、半導体装置９７のパッケージ内に搭載されるチップ数が多く確保され得るので、半導体装置９７の実装密度を容易に向上できる。

【0050】

（第２の実施形態）
次に、第２の実施形態にかかる半導体装置の製造方法について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。

【0051】

第１の実施形態では、絶縁物で積層体を封止する前に積層体にボール電極を形成する方法を例示しているが、第２の実施形態では、絶縁物で積層体を封止した後に積層体にボール電極を形成する方法を例示する。

【0052】

具体的には、図１（ａ）～図５（ｂ）に示す工程が行われた後、ボール電極９１が形成されずに、積層基板ＳＳＢの＋Ｚ側の面８ｂｉにダイシングテープ９２が貼り付けられ、図５（ｃ）に点線で示すように、ダイシング加工の目標位置が決められる。ダイシング加工の目標位置は、Ｚ方向に並ぶチップ領域１２～８２からなるチップ群ＣＧに重ならない位置が選択される。ダイシング加工の目標位置は、それぞれがＺ方向に並ぶチップ領域１２～８２からなる複数のチップ群ＣＧの行列状の配列を仕切る格子状のラインとされ得る。その後、図７（ａ）～図８（ｂ）に示す工程が行われる。図７（ａ）～図８（ｂ）は、半導体装置の製造方法を示す断面図である。

【0053】

図７（ａ）に示す工程では、目標位置に沿ってダイシングテープ９２に達するまでダイシング加工が行われる。これにより、積層基板ＳＳＢが複数のチップ領域の間でＺ方向に切断されて複数の積層体１９６へ個片化される。各積層体１９６は、－Ｚ側の面にボール電極９１が実装されていないこと以外は、積層体９６と同様である。

【0054】

図７（ｂ）に示す工程では、個片化された複数の積層体１９６の裏面及び側面を絶縁物９４で覆って封止体１９５を形成する。例えば、個片化された複数の積層体１９６の＋Ｚ側の面をダイシングテープ９２から剥離する。複数の積層体１９６は、それぞれ、＋Ｚ側と－Ｚ側とが反転されて、－Ｚ側の面が接着されるようにテープ９８の上に並べられる。複数の積層体１９６は、ダイシングブレードの幅以上の間隔で並べられる。複数の積層体１９６は、テープ９８上に、ＸＹ平面視において行列状に並べられ得る。この状態で、複数の積層体１９６を覆うように絶縁物９４が供給されて封止体１９５が形成される。

【0055】

図８（ａ）に示す工程では、封止体１９５がテープ９８から剥離され、＋Ｚ側と－Ｚ側とが反転されて、＋Ｚ側の面がダイシングテープ９３に貼り付けられる。封止体１９５に対して、点線で示すように、ダイシング加工の目標位置が決められる。ダイシング加工の目標位置は、積層体１９６に重ならない位置が選択される。ダイシング加工の目標位置は、複数の積層体１９６の行列状の配列を仕切る格子状のラインとされ得る。

【0056】

各積層体１９６の＋Ｚ側の面にボール電極９１が形成される。ボール電極９１は、はんだなどの導電物で形成され得る。ボール電極９１は、チップ領域８２の貫通電極（図４（ｃ）参照）に電気的に接続されるように形成される。ボール電極９１は、貫通電極の＋Ｚ側の面に接触するように形成されてもよいし、貫通電極の上に貫通電極に接続される配線を含む配線層が形成されその配線に接触するように形成されてもよい。各積層体１９６では、外部からボール電極９１を介して供給される信号に応じて、チップ領域２２～７２を選択する回路でアクセス先のチップ領域が切り替え可能である。

【0057】

図８（ｂ）に示す工程では、目標位置に沿ってダイシングテープ９３に達するまでダイシング加工が行われる。これにより、封止体１９５が複数の積層体１９６の間でＺ方向に切断されて複数の半導体装置１９７のパッケージへ個片化される。各半導体装置１９７では、積層体１９６の＋Ｚ側の面、＋Ｘ側の面、－Ｘ側の面、＋Ｙ側の面、－Ｙ側の面が遮光性の絶縁物９４ａで覆われている。これにより、半導体装置１９７において、外部光に起因する不要な電荷の発生を抑制できる。

【0058】

以上のように、第２の実施形態では、絶縁物９４で積層体１９６を封止した後に積層体１９６にボール電極９１を形成する。このような方法によっても、積層体１９６を用いて半導体装置１９７のパッケージを構成することができる。

【0059】

（第３の実施形態）
次に、第３の実施形態にかかる半導体装置の製造方法について説明する。以下では、第１の実施形態及び第２の実施形態と異なる部分を中心に説明する。

【0060】

第３の実施形態では、個片化後に積層体の側面及び裏面を導電膜で覆うことで、シールド膜兼遮光膜を含む半導体装置のパッケージが構成される方法を例示する。

【0061】

具体的には、図１（ａ）～図６（ａ）に示す工程が行われた後、個片化された複数の積層体９６の＋Ｚ側の面をダイシングテープ９２から剥離する。複数の積層体９６は、それぞれ、＋Ｚ側と－Ｚ側とが反転され、－Ｚ側の面が対向するように成膜装置のステージ又は電極（図示せず）上に並べられる。複数の積層体９６は、側面の成膜が確保可能な間隔以上の間隔で並べられる。複数の積層体９６は、ステージ又は電極上に、ＸＹ平面視において行列状に並べられ得る。その後、図９（ａ）～図９（ｂ）に示す工程が行われる。図９（ａ）～図９（ｂ）は、半導体装置の製造方法を示す断面図である。

【0062】

図９（ａ）に示す工程では、ＣＶＤ法又はメッキ法などにより、各積層体９６の側面及び底面を覆うように導電膜２９８が堆積される。導電膜２９８は、アルミニウム又は銅などの金属を主成分とする材料で形成され得る。

【0063】

図９（ｂ）に示す工程では、ＣＶＤ法などにより、各積層体９６の側面及び底面を覆うように、導電膜２９８の外側に絶縁膜２９４が堆積される。絶縁膜２９４は、シリコン酸化物などの絶縁物で形成され得る。これにより、積層体９６の側面及び底面が導電膜２９８及び絶縁膜２９４で覆われた半導体装置２９７のパッケージが得られる。このとき絶縁膜２９４は形成されていなくてもよい。

【0064】

半導体装置２９７のパッケージにおいて、積層体９６の＋Ｚ側の面、＋Ｘ側の面、－Ｘ側の面、＋Ｙ側の面、－Ｙ側の面が導電膜２９８で覆われている。導電膜２９８は、金属を主成分とする材料で形成され得るので、遮光性を有する。これにより、半導体装置２９７において、積層体９６を遮光でき、外部光に起因する不要な電荷の発生を抑制できる。

【0065】

また、チップ領域１２の再配線層１２ａは、導電膜２９８をグランド電位用のボール電極９１に電気的に接続する配線を含んでもよい。導電膜２９８は、金属を主成分とする材料で形成され得るので、グランド電位用のボール電極９１に電気的に接続されることでその電位がグランド電位にされ得る。これにより、導電膜２９８が積層体９６に対して電磁波をシールドするシールド膜として機能できるので、半導体装置２９７において、外部への電磁波の放射を抑制でき、外部からの電磁波の侵入を抑制できる。

【0066】

以上のように、第３の実施形態では、個片化後に積層体９６の側面及び裏面を導電膜２９８で覆う。これにより、シールド膜兼遮光膜を含む半導体装置２９７のパッケージを構成することができる。

【0067】

（第４の実施形態）
次に、第４の実施形態にかかる半導体装置の製造方法について説明する。以下では、第１の実施形態～第３の実施形態と異なる部分を中心に説明する。

【0068】

第４の実施形態では、複数のチップの積層体の上に小サイズのチップが混載されるパッケージの製造方法について例示する。

【0069】

なお、積層体における各チップがメモリチップである場合、小サイズのチップはコントローラチップであってもよい。メモリチップは、メモリ容量を確保するために比較的大きなサイズで形成されるが、コントローラチップは、メモリチップを制御するロジック回路が搭載されるため、メモリチップより小さいサイズで形成され得る。

【0070】

具体的には、図１（ａ）～図５（ａ）に示す工程が行われた後、図１０（ａ）～図１２（ｂ）に示す工程が行われる。図１０（ａ）～図１２（ｂ）は、半導体装置の製造方法を示す断面図である。

【0071】

図１０（ａ）に示す工程では、積層基板ＳＳＢにおける＋Ｚ側の基板８ｉの裏面８ｂｉにおける各チップ領域８２における小サイズのチップが配されるべき領域にボール電極３１３が形成される。ボール電極３１３は、はんだなどの導電物で形成され得る。ボール電極３１３は、再配線層８２ａの電極（例えば、図４（ｄ）の電極３３１と同様な電極）に電気的に接続されるように形成される。

【0072】

一方、基板（図示せず）にそれぞれが小サイズのチップとなるべき複数のチップ領域が形成され、基板がダイシングテープに貼り付けられ複数のチップ領域の間で切断され、複数の小サイズのチップ３９９に個片化される。個片化されたチップ３９９は、その表面３９９ａに電極が配されている。

【0073】

複数のチップ３９９は、基板８ｉの複数のチップ領域８２にボール電極３１３を介して実装される。このときの裏面８ｂｉは、例えば図４（ｃ）のように貫通電極が露出しているか、あるいは、図４（ｄ）のように再配線層が形成されている状態である。各チップ３９９は、フェイスダウン状態で、その表面３９９ａの電極がボール電極３１３に接触するように配され、ボール電極３１３に接合される。ボール電極３１３は裏面８ｂｉに露出した貫通電極あるいは、再配線層に形成された電極に接合される。

【0074】

図１０（ｂ）に示す工程では、複数のチップ３９９のそれぞれの裏面３９９ｂ及び側面３９９ｃが絶縁物３１４で覆われて封止体３１４が形成される。絶縁物３１４は、絶縁物を主成分とする材料で形成され、遮光性・絶縁性・熱可塑性を有する樹脂を主成分とする材料で形成され得る。封止体３１４は、各基板１，２ｉ～８ｉと同様の平面形状及び平面寸法で形成され、疑似的に基板として構成される。封止体３１４は、略円盤形状を有し、ＸＹ平面視において、略円形状を有する。これにより、積層基板ＳＳＢの＋Ｚ側に封止体３１４が疑似的な基板として積層された積層基板ＳＳＢ３００が得られる。

【0075】

図１１（ａ）に示す工程では、図５（ｂ）に示す工程と同様にして、基板１の裏面１ｂが薄化される。例えば、積層基板ＳＳＢ３００は、＋Ｚ側と－Ｚ側とが反転され、研磨装置のグラインダが基板１の裏面１ｂに押し当てられる。基板１ｉの裏面１ｂｉを研磨して薄化する。これにより、積層基板ＳＳＢ３００における各基板１ｉ～８ｉが可能な範囲で薄くされ得るので、積層基板ＳＳＢ３００の厚さＤｓ３００を所望の厚さの範囲に収めながら積層基板ＳＳＢ３００に含める基板の枚数を多く（図１１（ａ）では、基板８枚＋疑似基板１枚で）確保することができる。

【0076】

図１１（ｂ）に示す工程では、図５（ｃ）に示す工程と同様にして、基板１ｉの裏面１ｂｉにおける各チップ領域１２にボール電極９１が形成される。その後、積層基板ＳＳＢの＋Ｚ側の面８ｂｉにダイシングテープ９２が貼り付けられ、図１１（ｂ）に点線で示すように、ダイシング加工の目標位置が決められる。

【0077】

図１１（ｃ）に示す工程では、目標位置に沿ってダイシングテープ９２に達するまでダイシング加工が行われる。これにより、積層基板ＳＳＢ３００が複数のチップ領域の間でＺ方向に切断されて複数の積層体３１６へ個片化される。各積層体３１６では、それぞれが薄化された複数のチップ領域１２～８２及び封止体３１５ａが積層されている。封止体３１５ａは、チップ３９９の裏面及び側面が絶縁物３１４ａで封止され、各チップ領域１２～８２と同様の平面形状及び平面寸法を有する。これにより、積層体３１６内に搭載されるチップ数が多く確保され得るとともに小サイズのチップ３９９を混載できる。例えば、各チップ領域１２～８２がメモリチップの領域である場合、積層体３１６のメモリ容量が大きく確保され得る。

【0078】

図１２（ａ）に示す工程では、個片化された複数の積層体３１６の＋Ｚ側の面をダイシングテープ９２から剥離する。複数の積層体３１６は、それぞれ、＋Ｚ側と－Ｚ側とが反転され、－Ｚ側の面が接着されるようにダイシングテープ９３の上に並べられる。複数の積層体３１６は、ダイシングブレードの幅以上の間隔で並べられる。複数の積層体３１６は、ダイシングテープ９３上に、ＸＹ平面視において行列状に並べられ得る。

【0079】

そして、個片化された複数の積層体３１６の側面を絶縁物３１７で覆って、又は、個片化された複数の積層体３１６の側面及び＋Ｚ側の面を絶縁物３１７で覆って、封止体３１８を形成する。絶縁物３１７は各積層体３１６の絶縁物３１４ａと一体化され得る。絶縁物３１７は、絶縁物を主成分とする材料で形成され、遮光性・絶縁性・熱可塑性を有する樹脂を主成分とする材料で形成され得る。絶縁物３１７の材料は、絶縁物３１４ａの材料と同じであってもよい。

【0080】

封止体３１８に対して、点線で示すように、ダイシング加工の目標位置が決められる。ダイシング加工の目標位置は、積層体３１６に重ならない位置が選択される。ダイシング加工の目標位置は、複数の積層体３１６の行列状の配列を仕切る格子状のラインとされ得る。

【0081】

図１２（ｂ）に示す工程では、目標位置に沿ってダイシングテープ９３に達するまでダイシング加工が行われる。これにより、封止体３１８が複数の積層体３１６の間でＺ方向に切断されて複数の半導体装置３１９のパッケージへ個片化される。各半導体装置３１９は、ダイシングテープ９３から剥離されることで、単体の積層パッケージとして得られる。各半導体装置３１９では、積層体３１６の＋Ｚ側の面、＋Ｘ側の面、－Ｘ側の面、＋Ｙ側の面、－Ｙ側の面が遮光性の絶縁部３１７ａで覆われている。

【0082】

以上のように、第４の実施形態では、積層基板ＳＳＢに小サイズのチップが搭載され樹脂封止され積層基板ＳＳＢ３００が形成され、積層基板ＳＳＢ３００がチップ領域間で積層方向に切断されて複数の半導体装置３１９のパッケージへ個片化される。これにより、積層体の上に小サイズのチップが混載された半導体装置３１９のパッケージを構成することができる。

【0083】

（第５の実施形態）
次に、第５の実施形態にかかる半導体装置の製造方法について説明する。以下では、第１の実施形態～第４の実施形態と異なる部分を中心に説明する。

【0084】

第５の実施形態では、複数のチップの積層体の上に小サイズのチップが混載されるパッケージの他の製造方法について例示する。

【0085】

具体的には、図１（ａ）～図５（ａ）に示す工程が行われた後、図１３（ａ）～図１６（ｂ）に示す工程が行われる。図１３（ａ）～図１６（ｂ）は、半導体装置の製造方法を示す断面図である。

【0086】

図１３（ａ）に示す工程では、図１０（ａ）に示す工程と同様の処理が行われ、複数のチップ３９９が、積層基板ＳＳＢにおける＋Ｚ側の基板８ｉの複数のチップ領域８２にボール電極３１３を介して実装される。このときの裏面８ｂｉは、例えば図４（ｃ）のように貫通電極が露出しているか、あるいは、図４（ｄ）のように再配線層が形成されている状態である。各チップ３９９は、フェイスダウン状態で、その表面３９９ａの電極がボール電極３１３に接触するように配され、ボール電極３１３に接合される。ボール電極３１３は裏面８ｂｉに露出した貫通電極あるいは、再配線層に形成された電極に接合される。

【0087】

図１３（ｂ）に示す工程では、積層基板ＳＳＢの＋Ｚ側に接着テープ４２０を介して支持基板４２１を貼り付ける。このとき、複数のチップ３９９のそれぞれの裏面３９９ｂ及び側面３９９ｃを接着テープ４２０で覆われる。これにより、積層基板ＳＳＢの＋Ｚ側に接着テープ４２０を介して支持基板４２１が積層された積層基板ＳＳＢ４００が得られる。

【0088】

図１４（ａ）に示す工程では、図５（ｂ）に示す工程と同様にして、基板１の裏面１ｂが薄化される。例えば、積層基板ＳＳＢ４００は、＋Ｚ側と－Ｚ側とが反転され、研磨装置のグラインダが基板１の裏面１ｂに押し当てられる。基板１ｉの裏面１ｂｉを研磨して薄化する。これにより、積層基板ＳＳＢ４００における各基板１ｉ～８ｉが可能な範囲で薄くされ得るので、積層基板ＳＳＢ４００の厚さＤｓ４００を所望の厚さの範囲に収めながら積層基板ＳＳＢ４００に含める基板の枚数を多く（図１４（ａ）では、基板８枚＋支持基板１枚で）確保することができる。

【0089】

図１４（ｂ）に示す工程では、図５（ｃ）に示す工程と同様にして、基板１ｉの裏面１ｂｉにおける各チップ領域１２にボール電極９１が形成される。その後、積層基板ＳＳＢ４００の＋Ｚ側の面４２１ｂにダイシングテープ９２が貼り付けられ、図１４（ｂ）に点線で示すように、ダイシング加工の目標位置が決められる。

【0090】

図１５（ａ）に示す工程では、目標位置に沿ってダイシングテープ９２に達するまでダイシング加工が行われる。これにより、積層基板ＳＳＢ４００が複数のチップ領域の間でＺ方向に切断されて複数の積層体４１６へ個片化される。各積層体４１６では、それぞれが薄化された複数のチップ領域１２～８２及びチップ３９９が積層され、その＋Ｚ側に接着テープ４２０ａを介して支持基板４２１ａに接着されている。接着テープ４２０ａ及び支持基板４２１ａは、それぞれ、各チップ領域１２～８２と同様の平面形状及び平面寸法を有する。

【0091】

図１５（ｂ）に示す工程では、各積層体４１６の＋Ｚ側を接着テープ４２０ａから剥離し、接着テープ４２０ａ及び支持基板４２１ａを取り除く。複数の積層体４１６は、それぞれ、＋Ｚ側と－Ｚ側とが反転され、－Ｚ側の面が接着されるようにダイシングテープ９３の上に並べられる。複数の積層体４１６は、ダイシングブレードの幅以上の間隔で並べられる。複数の積層体４１６は、ダイシングテープ９３上に、ＸＹ平面視において行列状に並べられ得る。

【0092】

図１６（ａ）に示す工程では、個片化された複数の積層体４１６の側面を絶縁物４１７で覆って、又は、個片化された複数の積層体４１６の側面及び＋Ｚ側の面を絶縁物４１７で覆って、封止体４１８を形成する。絶縁物４１７は、絶縁物を主成分とする材料で形成され、遮光性・絶縁性・熱可塑性を有する樹脂を主成分とする材料で形成され得る。

【0093】

封止体４１８に対して、点線で示すように、ダイシング加工の目標位置が決められる。ダイシング加工の目標位置は、積層体４１６に重ならない位置が選択される。ダイシング加工の目標位置は、複数の積層体４１６の行列状の配列を仕切る格子状のラインとされ得る。

【0094】

図１６（ｂ）に示す工程では、目標位置に沿ってダイシングテープ９３に達するまでダイシング加工が行われる。これにより、封止体４１８が複数の積層体４１６の間でＺ方向に切断されて複数の半導体装置４１９のパッケージへ個片化される。各半導体装置４１９は、ダイシングテープ９３から剥離されることで、単体の積層パッケージとして得られる。各半導体装置４１９では、積層体４１６の＋Ｚ側の面、＋Ｘ側の面、－Ｘ側の面、＋Ｙ側の面、－Ｙ側の面が遮光性の絶縁部４１７ａで覆われている。

【0095】

以上のように、第５の実施形態では、積層基板ＳＳＢに小サイズのチップが搭載され支持基板に接着されて積層基板ＳＳＢ４００が形成され、積層基板ＳＳＢ４００がチップ領域間で積層方向に切断され、樹脂封止されて、複数の半導体装置４１９のパッケージへ個片化される。これにより、積層体の上に小サイズのチップが混載された半導体装置４１９のパッケージを構成することができる。

【0096】

なお、図１５（ａ）に示す工程に代えて図１７に示す工程が行われてもよい。図１７に示す工程では、図１４（ｂ）に点線で示す目標位置に沿って接着テープ４２０に達するまでダイシング加工が行われる。すなわち、支持基板４２１にはダイシング加工の溝が達しない。これにより、支持基板４２１は、次の半導体装置の製造を行う際に、再利用することができる。また、図１４（ｂ）の工程におけるダイシングテープ９２の貼付を省略できる。

【0097】

（第６の実施形態）
次に、第６の実施形態にかかる半導体装置の製造方法について説明する。以下では、第１の実施形態～第５の実施形態と異なる部分を中心に説明する。

【0098】

第１の実施形態では、基板として半導体基板を用いて積層基板を形成する方法が例示されるが、第６の実施形態では、基板として絶縁基板（例えば、ガラス基板）を用いて積層基板を形成する方法を例示する。

【0099】

具体的には、図１８～図２０に示すように、半導体装置が製造される。図１８（ａ）～図１８（ｃ）、図２０（ａ）～図２０（ｃ）は、半導体装置の製造方法を示す断面図である。図１９は、図１８（ｃ）のＧ部分の拡大断面図である。

【0100】

図１８（ａ）に示す工程では、基板１が基板５０１に置き換わる以外は、図１（ａ）の工程と同様の処理が行われる。基板５０１は、略円盤形状を有しＸＹ平面視において略円形状を有する点は基板１と同様であるが、絶縁物（例えば、ガラス）を主成分とする材料で形成され得る点で基板１と異なる。基板５０１は、図１９に示すように、その表面５０１ａに無機接着層５０１２が形成される。無機接着層５０１２は、基板５０１におけるベース領域５０１１の上に形成される。

【0101】

基板５０１の表面５０１ａに基板２の表面２ａが貼り合わせられる。例えば、図１９に示すように、基板５０１の無機接着層５０１２に基板２の電極２２３と無機絶縁膜１２４とが直接接合で接合される。

【0102】

図１８（ｂ）に示す工程では、基板１が基板５０１に置き換わる以外は、図１（ｂ）の工程と同様の処理が行われる。

【0103】

図１８（ｃ）に示す工程では、基板１が基板５０１に置き換わる以外は、図１（ｃ）の工程と同様の処理が行われる。

【0104】

図２０（ａ）に示す工程では、基板１が基板５０１に置き換わる以外は、図３（ａ）～図３（ｃ）、図５（ａ）に示す工程と同様の処理が行われる。これにより、図２０（ａ）に示すように、基板５０１の表面１ａに積層基板ＳＳＢ５００が積層された構造が得られる。積層基板ＳＳＢ５００では、それぞれ薄化された基板２ｉ～８ｉが順に積層される。

【0105】

図２０（ｂ）に示す工程では、基板５０１が積層基板ＳＳＢ５００から剥離される。例えば、基板５０１と積層基板ＳＳＢ５００との接合界面にレーザーが照射され、無機接着層５０１２が溶融されることなどにより、基板５０１が積層基板ＳＳＢ５００から剥離され得る。そして、積層基板ＳＳＢ５００は、＋Ｚ側と－Ｚ側とが反転される。積層基板ＳＳＢ５００は、図５（ｂ）に示す積層基板ＳＳＢに比べて、基板１が省略されている。

【0106】

図２０（ｃ）に示す工程では、基板２ｉの表面２ａにおける各チップ領域２２に再配線層２２ａが形成される。再配線層２２ａは、その－Ｚ側に露出された電極が電極２２３（図２（ａ）参照）に電気的に接続される。このとき、基板２ｉの表面２ａに電極２２３が露出されていなければ、電極２２３が露出されるまで表面２ａが研磨された後に、再配線層２２ａが形成されてもよい。

【0107】

その後、図５（ｃ）以降の工程が、第１の実施形態と同様に行われる。

【0108】

以上のように、第６の実施形態では、基板として絶縁基板（例えば、ガラス基板）を用いて積層基板ＳＳＢ５００を形成し、積層基板ＳＳＢがチップ領域間で積層方向に切断されて複数の積層体９６へ個片化される。これによっても、個片化された積層体９６を用いて半導体装置９７のパッケージが構成され得る。

【0109】

なお、図２１（ａ）～図２２（ｃ）に示すように、第６の実施形態に第４の実施形態を組み合わせてもよい。図２１（ａ）～図２２（ｃ）は、半導体装置の製造方法を示す断面図である。

【0110】

図２１（ａ）に示す工程では、図２０（ａ）に示す工程と同様に基板５０１の表面１ａに積層基板ＳＳＢ５００が積層された構造が得られた後、基板８ｉの裏面８ｂｉにおける各チップ領域８２に再配線層８２ａを形成する。再配線層２２ａは、その－Ｚ側に露出された電極が、形成前に裏面８ｂｉに露出されていた電極に電気的に接続される。

【0111】

図２１（ｂ）に示す工程では、基板１が基板５０１に置き換わる以外は、図１０（ａ）に示す工程と同様の処理が行われる。

【0112】

図２２（ａ）に示す工程では、基板１が基板５０１に置き換わる以外は、図１０（ｂ）に示す工程と同様の処理が行われる。これにより、積層基板ＳＳＢ５００の＋Ｚ側に封止体３１４が疑似的な基板として積層された積層基板ＳＳＢ５０１が得られる。

【0113】

図２２（ｂ）に示す工程では、基板５０１が積層基板ＳＳＢ５０１から剥離される。例えば、基板５０１と積層基板ＳＳＢ５０１との接合界面にレーザーが照射され、無機接着層５０１２（図１９参照）が溶融されることなどにより、基板５０１が積層基板ＳＳＢ５０１から剥離され得る。そして、積層基板ＳＳＢ５０１は、＋Ｚ側と－Ｚ側とが反転される。積層基板ＳＳＢ５０１は、図１０（ａ）に示す積層基板ＳＳＢ３００に比べて、基板１ｉが省略されている。

【0114】

図２２（ｃ）に示す工程では、有機基板５０２を用意する。有機基板５０２は、積層基板ＳＳＢ５０１における各基板２ｉ～８ｉと同様の平面形状及び平面寸法で形成される。有機基板５０２は、ビルドアップ工法と同様にして、積層基板ＳＳＢ５０１の－Ｚ側に積層される。これにより、積層基板ＳＳＢ５０１の－Ｚ側に有機基板５０２が積層された積層基板ＳＳＢ５０２が形成される。そして、有機基板５０２におけるチップ領域２２に対応する領域に再配線層５０２２ａを形成する。積層基板ＳＳＢ５０２は、図１０（ａ）に示す積層基板ＳＳＢ３００に比べると、基板１ｉに代えて有機基板５０２が積層されている。

【0115】

その後、図１１（ｂ）以降の工程が第４の実施形態と同様に行われる。

【0116】

このような方法によっても、積層体の上に小サイズのチップが混載された半導体装置３１９のパッケージを構成することができる。

【0117】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0118】

１～８，１ｉ～８ｉ，５０１ 基板、９６，１９６，３１６，４１６ 積層体、９７，１９７，２９７，３１９，４１９ 半導体装置、ＳＳＢ，ＳＳＢ３００，ＳＳＢ４００，ＳＳＢ５００，ＳＳＢ５０１，ＳＳＢ５０２ 積層基板。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】