(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022141460
(43)【公開日】2022-09-29
(54)【発明の名称】固体撮像素子及び撮像装置
(51)【国際特許分類】
H04N 5/378 20110101AFI20220921BHJP
【ＦＩ】
H04N5/378
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2021041777
(22)【出願日】2021-03-15
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(72)【発明者】
【氏名】中川 大輔
(72)【発明者】
【氏名】カンチャナウィローグン パリット
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024GX02
5C024GY31
5C024HX17
5C024HX23
5C024HX35
(57)【要約】 （修正有）
【課題】カラムアンプの消費電力を低減し、かつ、セトリング時間を短縮する固体撮像素子及び撮像装置を提供する。
【解決手段】個体撮像素子において、定電流源部のカラムアンプ３１０は、入力トランジスタ３２２と、基準側電流源３２７と、帰還回路と、カスコードトランジスタ３４３、３４５と、アンプ３５０と、を備える。入力トランジスタ３２２は、入力電圧がソースに印加され、出力電圧をドレインから出力する。基準側電流源３２７は、所定電流を供給する。帰還回路は、帰還キャパシタ３２５と、基準側キャパシタ３２６と、入力側オートゼロスイッチ３２４と、を有し、所定電流の一部を入力トランジスタ３２２のゲートに帰還させる。カスコードトランジスタ３４３、３４５は、基準側電流源３２７と、入力トランジスタ３２２のドレインとの間に接続される。中間スイッチ３４６は、帰還キャパシタ３２５と、出力ノード３２８との間に接続される。
【選択図】図８
【解決手段】個体撮像素子において、定電流源部のカラムアンプ３１０は、入力トランジスタ３２２と、基準側電流源３２７と、帰還回路と、カスコードトランジスタ３４３、３４５と、アンプ３５０と、を備える。入力トランジスタ３２２は、入力電圧がソースに印加され、出力電圧をドレインから出力する。基準側電流源３２７は、所定電流を供給する。帰還回路は、帰還キャパシタ３２５と、基準側キャパシタ３２６と、入力側オートゼロスイッチ３２４と、を有し、所定電流の一部を入力トランジスタ３２２のゲートに帰還させる。カスコードトランジスタ３４３、３４５は、基準側電流源３２７と、入力トランジスタ３２２のドレインとの間に接続される。中間スイッチ３４６は、帰還キャパシタ３２５と、出力ノード３２８との間に接続される。
【選択図】図８
【特許請求の範囲】
【請求項1】
光電変換により入力電圧を生成する、画素回路と、
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
を備える固体撮像素子。
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
を備える固体撮像素子。
【請求項2】
前記出力ノードの出力をアナログ信号として出力する、
請求項1に記載の固体撮像素子。
請求項1に記載の固体撮像素子。
【請求項3】
前記アンプの出力をアナログ信号として出力する、
請求項1に記載の固体撮像素子。
請求項1に記載の固体撮像素子。
【請求項4】
前記アンプの出力は、ブースト側キャパシタを介して前記入力トランジスタのソースに接続される、
請求項1に記載の固体撮像素子。
請求項1に記載の固体撮像素子。
【請求項5】
前記カスコードトランジスタは、直列に接続された2つのトランジスタを備え、
前記アンプの出力は、ブースト側キャパシタを介して前記2つのトランジスタの間のノードに接続される、
請求項1に記載の固体撮像素子。
前記アンプの出力は、ブースト側キャパシタを介して前記2つのトランジスタの間のノードに接続される、
請求項1に記載の固体撮像素子。
【請求項6】
所定電源電圧の電源ノードに接続される、電源側電流源と、
前記電源側電流源と、前記基準側電流源と、の間に接続される、一対のカスコードトランジスタと、
をさらに備え、
前記出力ノードは、前記一対のカスコードトランジスタの間のノードである、
請求項1に記載の固体撮像素子。
前記電源側電流源と、前記基準側電流源と、の間に接続される、一対のカスコードトランジスタと、
をさらに備え、
前記出力ノードは、前記一対のカスコードトランジスタの間のノードである、
請求項1に記載の固体撮像素子。
【請求項7】
前記アンプの出力は、ブースト側キャパシタを介して前記一対のカスコードトランジスタと前記基準側電流源との間のノードに接続される、
請求項６に記載の固体撮像素子。
請求項６に記載の固体撮像素子。
【請求項8】
前記アンプの出力は、ブースト側キャパシタを介して前記一対のカスコードトランジスタと前記電源側電流源との間のノードに接続される、
請求項6に記載の固体撮像素子。
請求項6に記載の固体撮像素子。
【請求項9】
光電変換により入力電圧を生成する、画素回路と、
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
前記出力ノードから出力される電圧、又は、前記アンプから出力される電圧を、デジタル信号に変換するアナログデジタル変換器と、
を備える固体撮像装置。
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
前記出力ノードから出力される電圧、又は、前記アンプから出力される電圧を、デジタル信号に変換するアナログデジタル変換器と、
を備える固体撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、固体撮像素子及び撮像装置に関する。
【背景技術】
【0002】
固体撮像素子等の画素においては、アナログ信号をデジタル信号に変換するために、シングルスロープ型等のADC(Analog to Digital Converter)が用いられる。ADCをカラムごとに配置する場合、一般に、カラムに沿って配線された垂直信号線の接地側のノードに電流源が接続され、このノードからのアナログ信号がADCに入力され、デジタル信号へと変換される。例えば、電圧を増幅する目的において、垂直信号線及び電流源の間のノードとADCとの間にアンプを挿入した固体撮像素子が研究されている。
【0003】
このような形態では、アンプを挿入することにより、アナログ信号の電圧を増幅している。このアンプを駆動するためには、垂直信号線の接地側の電流源に加えて、アンプの電源側にも電源を備える必要がある。この電源側の電流源の追加により電圧を増幅しない場合と比較して消費電力が増大してしまうおそれがある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2016-5054号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
そこで、本開示では、消費電力が小さく、かつ、セトリング時間を短縮するカラムごとに電圧を増幅する固体撮像素子を提供する。
【課題を解決するための手段】
【0006】
一実施形態によれば、固体撮像素子は、
光電変換により入力電圧を生成する、画素回路と、
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
を備える。
光電変換により入力電圧を生成する、画素回路と、
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
を備える。
【0007】
前記出力ノードの出力をアナログ信号として出力してもよい。
【0008】
前記アンプの出力をアナログ信号として出力してもよい。
【0009】
前記アンプの出力は、ブースト側キャパシタを介して前記入力トランジスタのソースに接続されてもよい。
【0010】
前記カスコードトランジスタは、直列に接続された2つのトランジスタを備えてもよく、前記アンプの出力は、ブースト側キャパシタを介して前記2つのトランジスタの間のノードに接続されてもよい。
【0011】
所定電源電圧の電源ノードに接続される、電源側電流源と、前記電源側電流源と、前記基準側電流源と、の間に接続される、一対のカスコードトランジスタと、をさらに備えてもよく、前記出力ノードは、前記一対のカスコードトランジスタの間のノードであってもよい。
【0012】
前記アンプの出力は、ブースト側キャパシタを介して前記一対のカスコードトランジスタと前記基準側電流源との間のノードに接続されてもよい。
【0013】
前記アンプの出力は、ブースト側キャパシタを介して前記一対のカスコードトランジスタと前記電源側電流源との間のノードに接続されてもよい。
【0014】
一実施形態によれば、固体撮像装置は、
光電変換により入力電圧を生成する、画素回路と、
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
前記出力ノードから出力される電圧、又は、前記アンプから出力される電圧を、デジタル信号に変換するアナログデジタル変換器と、
を備える。
光電変換により入力電圧を生成する、画素回路と、
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
前記出力ノードから出力される電圧、又は、前記アンプから出力される電圧を、デジタル信号に変換するアナログデジタル変換器と、
を備える。
【図面の簡単な説明】
【0015】
【図1】一実施形態に係る撮像装置の構成例を示すブロック図。
【図2】一実施形態に係る素子の積層構造の構成例を示す図。
【図3】一実施形態に係る固体撮像素子の構成例を示すブロック図。
【図4】一実施形態に係る画素回路の構成例を示す回路図。
【図5】一実施形態に係る定電流源部の構成例を示すブロック図。
【図6】一実施形態に係るアナログデジタル変換部の構成例を示すブロック図。
【図7】一実施形態に係るアナログデジタル変換部の構成例を示すブロック図。
【図8】一実施形態に係るカラムアンプの構成例を示す回路図。
【図9】一実施形態に係るカラムアンプの構成例を示す回路図。
【図10】一実施形態に係るカラムアンプの構成例を示す回路図。
【図11】一実施形態に係るカラムアンプの構成例を示す回路図。
【図12】一実施形態に係るカラムアンプの構成例を示す回路図。
【図13】一実施形態に係るカラムアンプの構成例を示す回路図。
【図14】一実施形態に係るカラムアンプの構成例を示す回路図。
【図15】一実施形態に係るカラムアンプの構成例を示す回路図。
【図16】車両制御システムの概略的な構成の一例を示すブロック図である。
【図17】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0016】
以下、図面を参照して本開示における実施形態の説明をする。図面は、説明のために用いるものであり、実際の装置における各部の構成の形状、サイズ、又は、他の構成とのサイズの比等が図に示されている通りである必要はない。また、図面は、簡略化して書かれているため、図に書かれている以外にも実装上必要な構成は、適切に備えるものとする。
【0017】
(第1実施形態)
図1は、一実施形態に係る撮像装置100の構成の一例を示すブロック図である。撮像装置100は、画像データ(動画におけるフレームデータを含む)を撮像するための装置であり、光学部110と、固体撮像素子200と、DSP(Digital Signal Processing)回路120と、を備える。また、撮像装置100は、表示部130と、操作部140と、バス150と、フレームメモリ160と、記憶部170と、電源部180と、を備える。
図1は、一実施形態に係る撮像装置100の構成の一例を示すブロック図である。撮像装置100は、画像データ(動画におけるフレームデータを含む)を撮像するための装置であり、光学部110と、固体撮像素子200と、DSP(Digital Signal Processing)回路120と、を備える。また、撮像装置100は、表示部130と、操作部140と、バス150と、フレームメモリ160と、記憶部170と、電源部180と、を備える。
【0018】
撮像装置100は、限定されない例として、デジタルスチルカメラ等のデジタルカメラ、撮像機能を有するスマートフォン、パーソナルコンピュータ等の端末、また、車載カメラ等に実装されていてもよい。
【0019】
光学部110は、被写体からの光を制御して、固体撮像素子200に導く。
【0020】
固体撮像素子200は、垂直同期信号に同期し、光電変換により受光した光の強度に基づいたアナログ信号を取得し、ADCによりデジタル画像信号に変換して出力する。ここで、垂直同期信号は、撮像のタイミングを示す所定周波数の臭気信号である。固体撮像素子200は、生成した画像データをDSP回路120に信号線209を介して供給する。
【0021】
DSP回路120は、固体撮像素子200からの画像データに対して、所定の信号処理を実行する。このDSP回路120は、処理した画像データをバス150を介して適切な箇所、例えば、フレームメモリ160、記憶部170等に出力する。
【0022】
表示部130は、画像データを表示する。表示部130は、限定されない例として、液晶パネル、有機EL(Electro Luminescence)パネルであってもよい。
【0023】
操作部140は、ユーザの操作に基づいて操作信号を生成する。操作部140は、限定されない例として、タッチパネル、キーボード、マウス、マイクといった入力インタフェースを備えている。
【0024】
バス150は、光学部110、固体撮像素子200、DSP回路120、表示部130、操作部140、フレームメモリ160、記憶部170及び電源部180が互いにデータを送受信するために共有する経路である。
【0025】
フレームメモリ160は、例えば、画像データを処理のために一時的に保持する。
【0026】
記憶部170は、画像データ等の種々のデータを記憶する。
【0027】
電源部180は、固体撮像素子200、DPS回路120、表示部130等に電源を供給する。
【0028】
図2は、一実施形態に係る固体撮像素子200の積層構造の一例を示す図である。固体撮像素子200は、画素チップ201と、回路チップ202と、を備える。図に示すように、画素チップ201と、回路チップ202とは、積層されたチップとして構成される。これらのチップは、ビア等の接続部を介して電気的に接続される。ビアではなく、限定されない例として、Cu-Cu接合、マイクロバンプ等により接続されてもよい。
【0029】
図3は、一実施形態に係る固体撮像素子200の限定されない一構成例を示すブロック図である。固体撮像素子200は、行選択部210と、DAC(Digital to Analog Converter)220と、タイミング制御回路230と、画素アレイ部240と、定電流源部300と、アナログデジタル変換部260と、水平転送走査部270と、画像処理部280と、を備える。
【0030】
行選択部210は、行を順に選択して駆動し、アナログの画素信号を、定電流源部300を介してアナログデジタル変換部260に出力する。
【0031】
DAC 220は、DA(Digital to Analog)変換により参照信号を生成し、アナログデジタル変換部260に供給する。参照信号として、限定されない例として、のこぎり波、矩形波等のランプ信号が用いられてもよい。
【0032】
タイミング制御回路230は、垂直同期信号Vsyncに同期して、行選択部210、DAC 220、定電流源部300、アナログデジタル変換部260及び水平転送走査部270のそれぞれの動作タイミングを制御する。
【0033】
画素アレイ部240は、複数の画素回路250が2次元格子状に配列される。以下、所定の水平方向に配列された画素回路250の集合を行(ライン)と記載し、水平方向に垂直な方向に配列された画素回路250の集合を列(カラム)と記載する。
【0034】
画素回路250は、行選択部210の制御に基づいて、光電変換により、アナログの画素信号を生成する。画素回路250のそれぞれは、垂直信号線259を介して画素信号を定電流源部300に出力する。
【0035】
アナログデジタル変換部260は、DAC 220が出力する参照信号を用いて、カラムごとにアナログの入力信号をデジタル信号に変換する。アナログデジタル変換部260は、水平転送走査部270の制御に基づいてデジタル信号を画像処理部280に供給する。
【0036】
水平転送走査部270は、アナログデジタル変換部260を制御して、デジタル信号を順に出力する。
【0037】
画像処理部280は、デジタル信号を配列した画像データに対して所定の画像処理を実行する。この画像処理部280は、処理後の画像データをDSP回路120へと出力する。
【0038】
固体撮像素子200内の上述の回路は、画素チップ201と、回路チップ202と、に適切に分散して配置される。一例として、画素アレイ部240が画素チップ201に配置され、画素アレイ部240以外のアナログデジタル変換部260等の回路は、回路チップ202に配置されてもよい。画素チップ201と回路チップ202とのそれぞれに配置する回路は、この組み合わせに限定されない。例えば、画素アレイ部240と、定電流源部300と、アナログデジタル変換部260内のコンパレータとを画素チップ201に配置し、それ以外の回路を回路チップ202に配置することもできる。
【0039】
図4は、一実施形態に係る画素回路250の一例を示す回路図である。画素回路250は、光電変換素子251と、転送トランジスタ252と、リセットトランジスタ253と、浮遊拡散層254と、増幅トランジスタ255と、選択トランジスタ256と、を備える。
【0040】
光電変換素子251は、入射光を光電変換して電荷を生成するものである。光電変換素子251は、限定されない例として、フォトダイオード、有機光電変換膜を備えて構成される。
【0041】
転送トランジスタ252は、行選択部210からの転送信号TRGに従って、光電変換素子251から浮遊拡散層254へと電荷を転送するトランジスタである。
【0042】
リセットトランジスタ253は、行選択部210からのリセット信号RSTに従って、浮遊拡散層254に保持されている電荷を初期化する。
【0043】
浮遊拡散層254は、電荷を蓄積し、電荷量に応じた電圧を生成する。
【0044】
増幅トランジスタ255は、浮遊拡散層254の電圧を増減するトランジスタである。
【0045】
選択トランジスタ256は、行選択部210からの選択信号SELに従って、増幅された電圧の信号を画素信号SIGとして出力するトランジスタである。列数をN(N: 整数)として、第n(n: [1, N]の整数)列の画素信号は、垂直信号線259-nを介して定電流源部300に伝送される。
【0046】
なお、画素回路250の回路は、光電変換により画素信号を適切に生成することができるものであれば、同図に例示したものに限定されない回路として構成されてもよい。
【0047】
図5は、一実施形態に係る定電流源部300の限定されない一例を示すブロック図である。定電流源部300には、カラムごとにカラムアンプ310が配置される。列数をNとすると、N個のカラムアンプ310が配置される。
【0048】
n個目のカラムアンプ310には、垂直信号線259-nを介して、対応する列の画素信号が入力される。カラムアンプ310は、その画素信号の電圧を増幅し、信号線309-nを介してアナログデジタル変換部260へと出力する。以下、画素信号の増幅前の電圧を入力電圧Vinとし、増幅後の電圧を出力電圧Voutとする。また、カラムアンプ310はタイミング制御回路230からのオートゼロ信号AZにより初期化される。
【0049】
図6は、一実施形態に係るアナログデジタル変換部260の限定されない一例を示すブロック図である。アナログデジタル変換部260は、カラムごとに、ADC 261と、ラッチ回路266と、が備えられる。列数をNとすると、ADC 261及びラッチ回路266は、N個ずつ配置される。
【0050】
ADC 261は、アナログの画素信号をデジタル信号に変換する回路である。このADC 261は、キャパシタ262、263と、コンパレータ264と、カウンタ265と、を備える。ADC 261によりCDS(Correlated Double Sampling)処理がさらに実行される。
【0051】
コンパレータ264は、DAC 220から出力される参照信号と、対応する列の画素信号とを比較する比較器である。コンパレータ264は、一対の入力端子がもうけられ、それらの一方にキャパシタ262を介して参照信号が入力され、他方にキャパシタ263を介して画素信号が入力される。コンパレータ264は、比較結果をカウンタ265に供給する。
【0052】
カウンタ265は、タイミング制御回路230の制御に従い、比較結果が反転するまでの期間にわたり、計数値を係数するものである。カウンタ265は、計数値を示す信号をデジタル信号としてラッチ回路266に出力する。
【0053】
ラッチ回路266は、デジタル信号を保持する回路である。ラッチ回路266は、水平転送走査部270から出力される同期信号に同期して、デジタル信号を画像処理部280に出力する。
【0054】
なお、図7に例示するように、ADC 261において、コンパレータ264の入力端子の一方(反転入力端子等)にキャパシタ262、263を並列に接続することもできる。これにより、コンパレータ264の入力振幅を図6と比較して低下させることもできる。
【0055】
図8は、一実施形態に係るカラムアンプ310の一構成例を示す回路図である。カラムアンプ310は、電流リユースカラムアンプ320と、アンプ350と、を備える。以下、電流リユースカラムアンプ320をCRCA(Current Reuse Column Amplifier)と記載する。特に、本図に例示する電流リユースカラムアンプ320をFC-CRCA(Folded Cascode-CRCA)と記載する。このFC-CRCAは、入力段321と、フォールデッド段340と、を備える。
【0056】
入力段321は、入力トランジスタ322と、入力側オートゼロスイッチ324と、帰還キャパシタ325と、基準側キャパシタ326と、基準側電流源トランジスタ327と、を備える。本図において、垂直信号線259-nに接続されたVSLキャパシタ400は、垂直信号線259-nと、基準電圧(接地電圧等)との間の配線容量を表す。
【0057】
入力トランジスタ322は、例えば、pMOS(p-channel Metal-Oxide Semiconductor Field-Effect Transistor)が用いられる。入力トランジスタ322は、ソースが垂直信号線259-nに接続され、ドレインが基準側電流源トランジスタ327のドレインに接続される。画素回路250は、光電変換により画素信号を生成し、この電圧を入力電圧Vinとして垂直信号線259-nを介して入力トランジスタ322のソースに入力する。
【0058】
入力側オートゼロスイッチ324は、オートゼロ信号AZに従い、入力トランジスタ322のゲートとドレインとの間の経路を開閉するトランジスタである。
【0059】
帰還キャパシタ325は、入力トランジスタ322のゲートと出力側オートゼロスイッチ344、中間スイッチ346の間に接続される。
【0060】
基準側キャパシタ326は、入力トランジスタ322のゲートと、所定の基準電圧(例えば、接地電圧)の基準ノードとの間に配置される。
【0061】
基準側電流源トランジスタ327は、ソースが所定の基準電圧(例えば、接地電圧)の基準ノードに接続される。基準側電流源トランジスタ327は、ゲートに所定のバイアス電圧nbiasが印加され、このバイス電圧nbiasに応じた所定のバイアス電流を供給する。なお、基準側電流源トランジスタ327は、基準側電流源の一例である。
【0062】
フォールデッド段340は、電源側電流源トランジスタ342と、カスコードトランジスタ343、345と、出力側オートゼロスイッチ344と、中間スイッチ346と、が備えられる。
【0063】
電源側電流源トランジスタ342及びカスコードトランジスタ343は、例えば、pMOSであり、電源ノードに直列して接続される。電源側電流源トランジスタ342は、ゲートにバイアス電圧pbiasが印加され、カスコードトランジスタ343は、ゲートにバイアス電圧pcasが印加される。この電源側電流源トランジスタ342は、電源側電流源の一例である。
【0064】
出力側オートゼロスイッチ344は、入力段321と、出力ノード328との間に備えられる。
【0065】
カスコードトランジスタ345は、カスコードトランジスタ343と基準側電流源トランジスタ327との間に備えられる。カスコードトランジスタ343と、カスコードトランジスタ345は、ドレインを共有して直列接続される。また、カスコードトランジスタ345は、ゲートに所定のバイアス電圧ncasが印加される。
【0066】
カスコードトランジスタ343、345の間のノードがCRCAの出力ノード328として用いられる。
【0067】
出力側オートゼロスイッチ344は、帰還キャパシタ325と、所定の基準電圧との間に配置される。この所定の基準電圧は、例えば、基準側キャパシタ326及び基準側電流源トランジスタ327が接続する基準電圧とは異なる基準電圧VRであってもよい。以下の図においても同様である。
【0068】
中間スイッチ346は、帰還キャパシタ325と、出力ノード328との間に配置される。中間スイッチ346は、入力側オートゼロスイッチ324及び出力側オートゼロスイッチ344に印加されるAZの反転信号xAZが印加され、このxAZに従って開閉するスイッチである。
【0069】
すなわち、中間スイッチ346は、入力側オートゼロスイッチ324及び出力側オートゼロスイッチ344と排他的に開閉する。この結果、オートゼロ信号により適切にキャパシタに蓄積されている電荷をリセットし、画素信号を読み取るタイミングにおいては、適切にリセット状態を解除する。
【0070】
フォールデッド段340の図によれば、上記の入力側オートゼロスイッチ324は、入力トランジスタ322と出力ノード328との間の経路を開閉し、帰還キャパシタ325は、入力トランジスタ322と出力ノード328との間に配置されている。
【0071】
FC-CRCAでは、フォールデッド段340に流す電流が入力段321に追加される。この電流は、入力段321の電流と比較して小さくすることができる。電源側電流源トランジスタ342の入力換算ノイズも電流を減らした方が小さくなるため、電流は減らした方がよい。
【0072】
FC-CRCAの出力ノード328からの出力は、アンプ350に接続される。
【0073】
フォールデッド段340がないCRCAと比較すると、フォールデッド段340を備えることにより、カスコードの形態のトランジスタが追加されることにより、出力信号のレンジを拡大することが可能である。
【0074】
アンプ350は、増幅回路であり、出力ノード328とアナログデジタル変換部260との間に接続される。アンプ350は、出力ノード328から出力された信号を、CF-CRCAにフィードバックすることなく増幅して出力する。カラムアンプ310は、この出力された信号を、信号線309-nを介してアナログデジタル変換部260へと入力する。すなわち、アンプ350に入力される信号及びアンプ350が出力する信号は、ともにアナログ信号である。
【0075】
このアンプ350は、例えば、ソースフォロアで構成されていてもよい。
【0076】
以上のように、本実施形態のカラムアンプ310によれば、アンプ350によってCF-CRCAの出力と出力容量を切り離すことでVSLから見た実効容量を減らすことができる。このため、オートゼロ信号AZによるリセットタイミングから固体撮像素子200からの信号をアナログデジタル変換部260へと出力するタイミングのセトリング時間を短くすることが可能となる。
【0077】
(第2実施形態)
フォールデッド段340に対して出力にアンプを備える一方で、第1実施形態とは異なり、この出力を入力段321へとフィードバックさせて出力ノードから出力される信号を増幅させてもよい。
フォールデッド段340に対して出力にアンプを備える一方で、第1実施形態とは異なり、この出力を入力段321へとフィードバックさせて出力ノードから出力される信号を増幅させてもよい。
【0078】
図9は、一実施形態に係るカラムアンプ310を示す回路図である。カラムアンプ310は、前述の第1実施形態の構成にさらに、アンプ350から出力された信号をフィードバックするためのブースト側キャパシタ351を備える。
【0079】
アンプ350は、正相の増幅器である。すなわち、アンプ350は、結果を反転することなく信号の増幅を実現する回路として構成される。このようにアンプ350が正相の増幅器である場合には、アンプ350の出力を入力段321へとフィードバックしてもよい。
【0080】
ブースト側キャパシタ351は、正相のアンプ350が出力する信号を入力段321へとフィードバックするためのキャパシタである。正相の増幅器と、ブースト側キャパシタ351を備えることにより、VSLから見える実効容量を削減することが可能となる。
【0081】
図10は、正相のアンプ350の限定されない一例としてnチャネルのソースフォロアを用いた回路図である。正相のアンプ350は、ブーストトランジスタ352と、ブースト側電流源トランジスタ354と、を備える。
【0082】
ブーストトランジスタ352は、出力ノード328から出力される信号がゲートに印加されるnMOSであり、ドレインが電源電圧VDDHに接続され、ソースがブースト側電流源トランジスタ354のドレインと接続される。
【0083】
ブースト側電流源トランジスタ354は、バイアス電圧nbiasがゲートに印加されるnMOSであり、ドレインがブーストトランジスタ352のソースと接続され、ドレインが基準電圧に接続される。このドレインが接続する基準電圧は、基準側キャパシタ326及び基準側電流源トランジスタ327が接続する基準電圧と同じ基準電圧であってもよい。以下、図11、図12においても同様である。
【0084】
アンプ350は、これら2つのトランジスタにより、nチャネルのソースフォロアを構成する。ブースト側キャパシタ351は、ブーストトランジスタ352のソースと、ブースト側電流源トランジスタ354のドレインとの接続ノード、すなわち、ブーストトランジスタ352のゲートに印加された信号を増幅した信号が出力されるノードと、入力トランジスタ322のソースとの間に接続される。
【0085】
ここで、入力トランジスタ322のソース電位をVvsl、アンプ350の出力電圧をVbst、ブースト側キャパシタ351の静電容量をCbst、入力トランジスタ322のソースからブースト側キャパシタ351へと流れる電流をIbstとおくと、以下の式が成立する。Aは、CRCAとアンプ350の閉ループゲインとする。
【数1】
【数2】
【数3】
【0086】
式(3)からわかるように、本実施形態のようにnチャネルのソースフォロアを備えて形成されるアンプ350の出力を入力トランジスタ322にフィードバックすることにより、VSLから見てCbstを負性容量として見せることができる。正相のアンプ350を用いることにより、VSLから見える実効容量を減らすことができる。
【0087】
pチャネルのソースフォロアの場合には、ブーストトランジスタのVdsと、pチャネルのソースフォロアのVgsとで出力上限が決定されるが、nチャネルのソースフォロアとすることにより、この制限にとらわれずにレンジを拡大することができる。なお、制限内で増幅させる場合であれば、pチャネルのソースフォロアであってもかまわない。
【0088】
(変形例)
図11、図12は、前述した第2実施形態の変形例に係る形態である。例えば、図11に示すように、アンプ350の出力を、カラムアンプ310の出力としてもよい。同様に、図12に示すように、ソースフォロアの出力を、カラムアンプ310の出力としてもよい。このようなカラムアンプの場合、出力先の負荷容量(出力容量)がCRCAと切り離される。
図11、図12は、前述した第2実施形態の変形例に係る形態である。例えば、図11に示すように、アンプ350の出力を、カラムアンプ310の出力としてもよい。同様に、図12に示すように、ソースフォロアの出力を、カラムアンプ310の出力としてもよい。このようなカラムアンプの場合、出力先の負荷容量(出力容量)がCRCAと切り離される。
【0089】
このため、図11、図12に示すように、ソースフォロアを含む、正相のアンプ350の増幅後の信号を、カラムアンプ310の出力とすることもできる。なお、第2実施形態と同様に、pチャネルのソースフォロアを限定されない一例として用いてもよい。
【0090】
(第3実施形態)
前述の第2実施形態においては、アンプ350の帰還先を、入力トランジスタ322のソースとしたが、この形態に限られるものではない。前述の各実施形態と同様に、VSLから見て負性容量となる構成であれば他の帰還先であってもかまわない。
前述の第2実施形態においては、アンプ350の帰還先を、入力トランジスタ322のソースとしたが、この形態に限られるものではない。前述の各実施形態と同様に、VSLから見て負性容量となる構成であれば他の帰還先であってもかまわない。
【0091】
図13は、帰還先の限定されない他の一例を示す回路図である。正相のアンプ350は、ブースト側キャパシタ355を介して、カスコードトランジスタ345のソースに接続されてもよい。この場合、入力トランジスタ322のソースに帰還する場合よりも、小さな帰還容量で同等の効果を奏することができる。
【0092】
図14は、帰還先の限定されない他の一例を示す回路図である。正相のアンプ350は、ブースト側キャパシタ356を介して、電源側電流源トランジスタ342のドレインと、カスコードトランジスタ345のソースとの間のノードに接続されてもよい。この場合も、入力トランジスタ322のソースに帰還する場合よりも、小さな帰還容量で同等の効果を奏することが可能である。
【0093】
図15は、帰還先の限定されない他の一例を示す回路図である。正相のアンプ350は、ブースト側キャパシタ357を介して、基準側電流源トランジスタ327と、基準側電流源トランジスタ327’との間に接続されてもよい。図15の例においては、入力段321における基準側電流源トランジスタが、2つに分割されている。この2つのトランジスタは、同じ性能を有するnMOSであってもよい。それぞれのトランジスタには、それぞれのトランジスタを駆動するためのバイアス電圧nbias1、nbias2が印加される。例えば、2つのトランジスタのゲートに印加させるバイアス電圧が同等でも、2つのトランジスタが飽和動作可能な場合には、バイアス電圧nbias1、nbias2は、短絡していてもよい。
【0094】
この場合にも、図13、14の場合と同様に、入力トランジスタ322のソースに帰還するよりも小さな帰還容量で同等の効果を奏することが可能である。
【0095】
【0096】
これらの場合には、以下の式が成立する。
この式(6)から、前述のように入力トランジスタ322のソースに帰還させるよりも、負性容量が大きくなり、VSLから見える実効容量が削減可能であることがわかる。
【数4】
【数5】
【数6】
【0097】
移動体への応用例
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0098】
図16は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0099】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図16に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
【0100】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0101】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0102】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0103】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0104】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0105】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
【0106】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0107】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0108】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図16の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0109】
図17は、撮像部１２０３１の設置位置の例を示す図である。
【0110】
図17では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
【0111】
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0112】
なお、図17には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0113】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0114】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0115】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0116】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0117】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部12031に適用され得る。具体的には、図1の撮像装置100は、撮像部12031に適用することができる。撮像部12031に本開示に係る技術を適用することにより、カラムアンプの消費電力を抑制することができるため、車両システム全体の消費電力を削減することが可能となる。
【0118】
前述した実施形態は、以下のような形態としてもよい。
【0119】
(1)
光電変換により入力電圧を生成する、画素回路と、
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
を備える固体撮像素子。
光電変換により入力電圧を生成する、画素回路と、
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
を備える固体撮像素子。
【0120】
(2)
前記出力ノードの出力をアナログ信号として出力する、
(1)に記載の固体撮像素子。
前記出力ノードの出力をアナログ信号として出力する、
(1)に記載の固体撮像素子。
【0121】
(3)
前記アンプの出力をアナログ信号として出力する、
(1)に記載の固体撮像素子。
前記アンプの出力をアナログ信号として出力する、
(1)に記載の固体撮像素子。
【0122】
(4)
前記アンプの出力は、ブースト側キャパシタを介して前記入力トランジスタのソースに接続される、
(1)から(3)のいずれかに記載の固体撮像素子。
前記アンプの出力は、ブースト側キャパシタを介して前記入力トランジスタのソースに接続される、
(1)から(3)のいずれかに記載の固体撮像素子。
【0123】
(5)
前記カスコードトランジスタは、直列に接続された2つのトランジスタを備え、
前記アンプの出力は、ブースト側キャパシタを介して前記2つのトランジスタの間のノードに接続される、
(1)から(3)のいずれかに記載の固体撮像素子。
前記カスコードトランジスタは、直列に接続された2つのトランジスタを備え、
前記アンプの出力は、ブースト側キャパシタを介して前記2つのトランジスタの間のノードに接続される、
(1)から(3)のいずれかに記載の固体撮像素子。
【0124】
(6)
所定電源電圧の電源ノードに接続される、電源側電流源と、
前記電源側電流源と、前記基準側電流源と、の間に接続される、一対のカスコードトランジスタと、
をさらに備え、
前記出力ノードは、前記一対のカスコードトランジスタの間のノードである、
(1)から(5)のいずれかに記載の固体撮像素子。
所定電源電圧の電源ノードに接続される、電源側電流源と、
前記電源側電流源と、前記基準側電流源と、の間に接続される、一対のカスコードトランジスタと、
をさらに備え、
前記出力ノードは、前記一対のカスコードトランジスタの間のノードである、
(1)から(5)のいずれかに記載の固体撮像素子。
【0125】
(7)
前記アンプの出力は、ブースト側キャパシタを介して前記一対のカスコードトランジスタと前記基準側電流源との間のノードに接続される、
(6)に記載の固体撮像素子。
前記アンプの出力は、ブースト側キャパシタを介して前記一対のカスコードトランジスタと前記基準側電流源との間のノードに接続される、
(6)に記載の固体撮像素子。
【0126】
(8)
前記アンプの出力は、ブースト側キャパシタを介して前記一対のカスコードトランジスタと前記電源側電流源との間のノードに接続される、
(6)に記載の固体撮像素子。
前記アンプの出力は、ブースト側キャパシタを介して前記一対のカスコードトランジスタと前記電源側電流源との間のノードに接続される、
(6)に記載の固体撮像素子。
【0127】
(9)
光電変換により入力電圧を生成する、画素回路と、
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
前記出力ノードから出力される電圧、又は、前記アンプから出力される電圧を、デジタル信号に変換するアナログデジタル変換器と、
を備える固体撮像装置。
光電変換により入力電圧を生成する、画素回路と、
ソースに前記入力電圧が印加され、ソースとゲートとの間に電圧に応じた出力電圧をドレインから出力する、入力トランジスタと、
所定基準電圧の基準ノードに接続され、所定電流を供給する、基準側電流源と、
前記所定電流の一部を前記入力トランジスタのゲートに帰還させる、帰還回路であって、
前記出力電圧が出力される出力ノードと前記入力トランジスタのゲートとの間に接続される、帰還キャパシタと、
前記入力トランジスタのゲートと基準ノードとの間に接続される、基準側キャパシタと、
前記入力トランジスタのゲートと前記出力ノードとの間に接続される、入力側オートゼロスイッチと、
を有する帰還回路と、
前記基準側電流源と、前記入力トランジスタのドレインとの間に接続される、カスコードトランジスタと、
前記帰還キャパシタと、前記出力ノードとの間に接続される、中間スイッチと、
前記出力ノードから出力される信号を増幅する正相の増幅器を有する、アンプと、
前記出力ノードから出力される電圧、又は、前記アンプから出力される電圧を、デジタル信号に変換するアナログデジタル変換器と、
を備える固体撮像装置。
【0128】
本開示の態様は、前述した実施形態に限定されるものではなく、想到しうる種々の変形も含むものであり、本開示の効果も前述の内容に限定されるものではない。各実施形態における構成要素は、適切に組み合わされて適用されてもよい。すなわち、特許請求の範囲に規定された内容及びその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
【符号の説明】
【0129】
100: 撮像装置、
110: 光学部、
120: DSP回路、
130: 表示部、
140: 操作部、
150: バス、
160: フレームメモリ、
170: 記憶部、
180: 電源部、
200: 固体撮像素子、
201: 画素チップ、
202: 回路チップ、
210: 行選択部、
220: DAC、
230: タイミング制御回路、
240: 画素アレイ部、
250: 画素回路、
251: 光電変換素子、
252: 転送トランジスタ、
253: リセットトランジスタ、
254: 浮遊拡散層、
255: 増幅トランジスタ、
256: 選択トランジスタ、
260: アナログデジタル変換部、
261: ADC、
262、263: キャパシタ、
264: コンパレータ、
265: カウンタ、
266: ラッチ回路、
270: 水平転送走査部、
280: 画像処理部、
300: 定電流源部、
310: カラムアンプ、
320: 電流リユースカラムアンプ、
321: 入力段、
322: 入力トランジスタ、
324: 入力側オートゼロスイッチ、
325: 帰還キャパシタ、
326: 基準側キャパシタ、
327、327’: 基準側電流源トランジスタ、
330、346: 中間スイッチ、
343、345: カスコードトランジスタ、
340: フォールデッド段、
342: 電源側電流源トランジスタ、
344: 出力側オートゼロスイッチ、
350: アンプ、
351、355、356、357: ブースト側キャパシタ、
352: ブーストトランジスタ、
354: ブースト側電流源トランジスタ、
12031: 撮像部
110: 光学部、
120: DSP回路、
130: 表示部、
140: 操作部、
150: バス、
160: フレームメモリ、
170: 記憶部、
180: 電源部、
200: 固体撮像素子、
201: 画素チップ、
202: 回路チップ、
210: 行選択部、
220: DAC、
230: タイミング制御回路、
240: 画素アレイ部、
250: 画素回路、
251: 光電変換素子、
252: 転送トランジスタ、
253: リセットトランジスタ、
254: 浮遊拡散層、
255: 増幅トランジスタ、
256: 選択トランジスタ、
260: アナログデジタル変換部、
261: ADC、
262、263: キャパシタ、
264: コンパレータ、
265: カウンタ、
266: ラッチ回路、
270: 水平転送走査部、
280: 画像処理部、
300: 定電流源部、
310: カラムアンプ、
320: 電流リユースカラムアンプ、
321: 入力段、
322: 入力トランジスタ、
324: 入力側オートゼロスイッチ、
325: 帰還キャパシタ、
326: 基準側キャパシタ、
327、327’: 基準側電流源トランジスタ、
330、346: 中間スイッチ、
343、345: カスコードトランジスタ、
340: フォールデッド段、
342: 電源側電流源トランジスタ、
344: 出力側オートゼロスイッチ、
350: アンプ、
351、355、356、357: ブースト側キャパシタ、
352: ブーストトランジスタ、
354: ブースト側電流源トランジスタ、
12031: 撮像部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】