特開 2022-142372 過電流保護回路、スイッチ装置、電子機器、車両

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022142372

(43)【公開日】2022-09-30

(54)【発明の名称】過電流保護回路、スイッチ装置、電子機器、車両

(51)【国際特許分類】

   H02H 9/02 20060101AFI20220922BHJP

【ＦＩ】

H02H9/02 E

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2021042521

(22)【出願日】2021-03-16

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】特許業務法人 佐野特許事務所

(72)【発明者】

【氏名】宅間 徹

(72)【発明者】

【氏名】村岡 憲司

【テーマコード（参考）】

5G013

【Ｆターム（参考）】

5G013AA02

5G013BA01

5G013CA10

(57)【要約】      （修正有）

【課題】過電流検出値と過電流制限値とのずれが小さい過電流保護回路及びこれを用いたスイッチ装置、電子機器並びに車両を提供する。
【解決手段】半導体集積回路装置（スイッチ装置）において、半導体集積回路装置の各種異常を検出する異常保護部の過電流保護回路７１は、電源端子Ｔ１と出力端子Ｔ２との間に接続されたスイッチ素子１０に流れる出力電流Ｉｏが第１過電流検出値を上回ったときに、スイッチ駆動信号Ｇ１を制御して出力電流Ｉｏに制限を掛けるように構成された制限部（２１ａ、２３ａ、７１１、７１２、７１４、７１５、７１７及び３５～３７）と、出力電流が第１過電流検出値よりも小さい第２過電流検出値を上回ったときにスイッチ駆動信号をフルオン時の信号値から引き下げるように構成された制御部（２１ｂ、２３ｂ、７１１、７１３、７１７、７１８、７１９及び３１Ｌ）を有する。
【選択図】図６

【特許請求の範囲】

【請求項1】

電源端子と出力端子との間に接続されたスイッチ素子に流れる出力電流が第１過電流検出値を上回ったときにスイッチ駆動信号を制御して前記出力電流に制限を掛けるように構成された制限部と、
前記出力電流が前記第１過電流検出値よりも小さい第２過電流検出値を上回ったときに前記スイッチ駆動信号をフルオン時の信号値から引き下げるように構成された制御部と、
を有する、過電流保護回路。

【請求項2】

前記制御部は、前記スイッチ素子の両端間電圧が設定値と一致するように前記スイッチ駆動信号をフルオン時の信号値から引き下げる、請求項１に記載の過電流保護回路。

【請求項3】

前記制限部は、前記スイッチ駆動信号により前記スイッチ素子と同期駆動されて前記出力電流に応じた第１センス電流を生成するように構成された第１センストランジスタと、前記第１センス電流に応じた第１センス電圧を生成するように構成された第１センス抵抗と、前記第１センス電圧と基準電圧を比較して第１信号を生成するように構成された第１コンパレータと、前記スイッチ素子の制御端と前記出力端子との間に接続されて前記第１信号により駆動されるように構成された過電流制限トランジスタと、を含む、請求項１または２に記載の過電流保護回路。

【請求項4】

前記制御部は、前記スイッチ駆動信号により前記スイッチ素子と同期駆動されて前記出力電流に応じた第２センス電流を生成するように構成された第２センストランジスタと、前記第２センス電流に応じた第２センス電圧を生成するように構成された第２センス抵抗と、前記第２センス電圧と前記基準電圧を比較して第２信号を生成するように構成された第２コンパレータと、前記第２信号に応じて前記スイッチ駆動信号をフルオン時の信号値から引き下げるように構成されたロジックとを含む、請求項３に記載の過電流保護回路。

【請求項5】

前記制御部は、前記出力端子に現れる出力電圧が閾値よりも高くかつ前記出力電流が前記第２過電流検出値を上回ったときに前記スイッチ駆動信号をフルオン時の信号値から引き下げる、請求項１～４のいずれか一項に記載の過電流保護回路。

【請求項6】

前記制御部は、周囲温度が閾値よりも低くかつ前記出力電流が前記第２過電流検出値を上回ったときに前記スイッチ駆動信号をフルオン時の信号値から引き下げる、請求項１～５のいずれか一項に記載の過電流保護回路。

【請求項7】

前記制御部は、前記スイッチ素子の制御端に流し込まれるソース電流及び前記制御端から引き抜かれるシンク電流の少なくとも一方を制御して前記スイッチ駆動信号をフルオン時の信号値から引き下げる、請求項１～６のいずれか一項に記載の過電流保護回路。

【請求項8】

スイッチ素子と、
前記スイッチ素子に流れる出力電流を監視対象とする請求項１～７のいずれか一項に記載の過電流保護回路と、
を有する、スイッチ装置。

【請求項9】

請求項８に記載のスイッチ装置と、
前記スイッチ装置に接続される負荷と、
を有する、電子機器。

【請求項10】

請求項９に記載の電子機器を有する、車両。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、過電流保護回路、及び、これを用いたスイッチ装置、電子機器並びに車両に関する。

【背景技術】

【0002】

本願出願人は、車載ＩＰＤ［intelligent power device］などのスイッチ装置に関してこれまでに数多くの新技術を提案している（例えば特許文献１を参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２０１７／１８７７８５号

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、従来のスイッチ装置では、その過電流保護機能について、更なる改善の余地（例えば過電流検出値と過電流制限値とのずれ）があった。

【0005】

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、過電流検出値と過電流制限値とのずれが小さい過電流保護回路、及び、これを用いたスイッチ装置、電子機器並びに車両を提供することを目的とする。

【課題を解決するための手段】

【0006】

例えば、本明細書中に開示されている過電流保護回路は、電源端子と出力端子との間に接続されたスイッチ素子に流れる出力電流が第１過電流検出値を上回ったときにスイッチ駆動信号を制御して前記出力電流に制限を掛けるように構成された制限部と、前記出力電流が前記第１過電流検出値よりも小さい第２過電流検出値を上回ったときに前記スイッチ駆動信号をフルオン時の信号値から引き下げるように構成された制御部と、を有する。

【0007】

なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く発明を実施するための形態及びこれに関する添付の図面によって、さらに明らかとなる。

【発明の効果】

【0008】

本明細書中に開示されている発明によれば、過電流検出値と過電流制限値とのずれが小さい過電流保護回路、及び、これを用いたスイッチ装置、電子機器並びに車両を提供することが可能となる。

【図面の簡単な説明】

【0009】

【図1】図１は、半導体集積回路装置の基本構成を示す図である。

【図2】図２は、ゲート制御部の一構成例を示す図である。

【図3】図３は、過電流保護回路の比較例を示す図である。

【図4】図４は、比較例における過電流保護動作の第１例を示す図である。

【図5】図５は、比較例における過電流保護動作の第２例を示す図である。

【図6】図６は、過電流保護回路の第１実施形態を示す図である。

【図7】図７は、第１実施形態における過電流保護動作の一例を示す図である。

【図8】図８は、トランジスタのＶｇ－Ｉｄ特性を示す図である。

【図9】図９は、過電流保護回路の第２実施形態を示す図である。

【図10】図１０は、過電流保護回路の第３実施形態を示す図である。

【図11】図１１は、車両の一構成例を示す外観図である。

【発明を実施するための形態】

【0010】

＜半導体集積回路装置（基本構成）＞
図１は、半導体集積回路装置の基本構成を示す図である。本構成例の半導体集積回路装置１は、ＥＣＵ［electronic control unit］２からの指示に応じて電源電圧ＶＢＢの印加端と負荷３との間を導通／遮断する車載用ハイサイドスイッチＬＳＩ（＝車載ＩＰＤの一種）である。

【0011】

なお、半導体集積回路装置１は、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ１～Ｔ４を備えている。外部端子Ｔ１は、不図示のバッテリから電源電圧ＶＢＢ（例えば１２Ｖ）の供給を受け付けるための電源端子（ＶＢＢピン）である。外部端子Ｔ２は、負荷３（バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータなど）を外部接続するための負荷接続端子ないしは出力端子（ＯＵＴピン）である。外部端子Ｔ３は、ＥＣＵ２から外部制御信号Ｓｉの外部入力を受け付けるための信号入力端子（ＩＮピン）である。外部端子Ｔ４は、ＥＣＵ２に状態報知信号Ｓｏを外部出力するための信号出力端子（ＳＥＮＳＥピン）である。なお、外部端子Ｔ４と接地端との間には、外部センス抵抗４が外付けされている。

【0012】

また、半導体集積回路装置１は、ＮＭＯＳＦＥＴ１０と、出力電流監視部２０と、ゲート制御部３０と、制御ロジック部４０と、信号入力部５０と、内部電源部６０と、異常保護部７０と、出力電流検出部８０と、信号出力部９０と、を集積化して成る。

【0013】

ＮＭＯＳＦＥＴ１０は、ドレインが外部端子Ｔ１に接続されてソースが外部端子Ｔ２に接続された高耐圧（例えば４２Ｖ耐圧）のパワートランジスタである。このように接続されたＮＭＯＳＦＥＴ１０は、電源電圧ＶＢＢの印加端から負荷３を介して接地端に至る電流経路を導通／遮断するためのスイッチ素子（ハイサイドスイッチ）として機能する。なお、ＮＭＯＳＦＥＴ１０は、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート駆動信号Ｇ１がローレベルであるときにオフする。

【0014】

また、ＮＭＯＳＦＥＴ１０は、オン抵抗Ｒｏｎが数十ｍΩとなるように素子を設計すればよい。ただし、ＮＭＯＳＦＥＴ１０のオン抵抗Ｒｏｎが低いほど、外部端子Ｔ２の地絡（＝接地端ないしはこれに準ずる低電位端への短絡異常）が発生したときに過電流が流れやすくなり、異常発熱を生じやすくなる。従って、ＮＭＯＳＦＥＴ１０のオン抵抗Ｒｏｎを下げるほど、後述する過電流保護回路７１及び温度保護回路７３の重要性が高くなる。

【0015】

出力電流監視部２０は、ＮＭＯＳＦＥＴ２１及び２２と、センス抵抗２３とを含み、ＮＭＯＳＦＥＴ１０に流れる出力電流Ｉｏに応じたセンス電圧Ｖｓ（＝センス信号に相当）を生成する。

【0016】

ＮＭＯＳＦＥＴ２１及び２２は、いずれもＮＭＯＳＦＥＴ１０と同期駆動されるセンストランジスタであり、出力電流Ｉｏに応じたセンス電流Ｉｓ及びＩｓ２を生成する。ＮＭＯＳＦＥＴ１０とＮＭＯＳＦＥＴ２１及び２２とのサイズ比は、ｍ：１（ただしｍ＞１）である。従って、センス電流Ｉｓ及びＩｓ２は、出力電流Ｉｏを１／ｍに減じた大きさとなる。ＮＭＯＳＦＥＴ２１及び２２は、ＮＭＯＳＦＥＴ１０と同様、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート電圧Ｇ１がローレベルであるときにオフする。

【0017】

センス抵抗２３（抵抗値：Ｒｓ）は、ＮＭＯＳＦＥＴ２１のソースと外部端子Ｔ２との間に接続されており、センス電流Ｉｓに応じたセンス電圧Ｖｓ（＝Ｉｓ×Ｒｓ＋Ｖｏ、ただし、Ｖｏは外部端子Ｔ２に現れる出力電圧）を生成する電流／電圧変換素子である。

【0018】

ゲート制御部３０は、ゲート制御信号Ｓ１の電流能力を高めたゲート駆動信号Ｇ１を生成してＮＭＯＳＦＥＴ１０（並びにＮＭＯＳＦＥＴ２１及び２２）のゲートに出力することにより、ＮＭＯＳＦＥＴ１０のオン／オフ制御を行う。なお、ゲート制御部３０は、過電流保護信号Ｓ７１に応じて出力電流Ｉｏを制限するようにＮＭＯＳＦＥＴ１０を制御する機能を備えている。

【0019】

制御ロジック部４０は、内部電源電圧Ｖｒｅｇの供給を受けてゲート制御信号Ｓ１を生成する。例えば、外部制御信号Ｓｉがハイレベル（＝ＮＭＯＳＦＥＴ１０をオンさせるときの論理レベル）であるときには、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されるので、制御ロジック部４０が動作状態となり、ゲート制御信号Ｓ１がハイレベル（＝Ｖｒｅｇ）となる。一方、外部制御信号Ｓｉがローレベル（＝ＮＭＯＳＦＥＴ１０をオフさせるときの論理レベル）であるときには、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されないので、制御ロジック部４０が非動作状態となり、ゲート制御信号Ｓ１がローレベル（＝ＧＮＤ）となる。また、制御ロジック部４０は、各種の異常保護信号（過電流保護信号Ｓ７１、オープン保護信号Ｓ７２、温度保護信号Ｓ７３、及び、減電圧保護信号Ｓ７４）を監視している。なお、制御ロジック部４０は、上記した異常保護信号のうち、過電流保護信号Ｓ７１、オープン保護信号Ｓ７２、及び、温度保護信号Ｓ７３の監視結果に応じて出力切替信号Ｓ２を生成する機能も備えている。

【0020】

信号入力部５０は、外部端子Ｔ３から外部制御信号Ｓｉの入力を受け付けて制御ロジック部４０及び内部電源部６０に伝達するシュミットトリガである。なお、外部制御信号Ｓｉは、例えば、ＮＭＯＳＦＥＴ１０をオンさせるときにハイレベルとなり、ＮＭＯＳＦＥＴ１０をオフさせるときにローレベルとなる。

【0021】

内部電源部６０は、電源電圧ＶＢＢから所定の内部電源電圧Ｖｒｅｇを生成して半導体集積回路装置１の各部に供給する。なお、内部電源部６０の動作可否は、外部制御信号Ｓｉに応じて制御される。より具体的に述べると、内部電源部６０は、外部制御信号Ｓｉがハイレベルであるときに動作状態となり、外部制御信号Ｓｉがローレベルであるときに非動作状態となる。

【0022】

異常保護部７０は、半導体集積回路装置１の各種異常を検出する回路ブロックであり、過電流保護回路７１と、オープン保護回路７２と、温度保護回路７３と、減電圧保護回路７４と、を含む。

【0023】

過電流保護回路７１は、センス電圧Ｖｓの監視結果（＝出力電流Ｉｏの過電流異常が生じているか否か）に応じた過電流保護信号Ｓ７１を生成する。なお、過電流保護信号Ｓ７１は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

【0024】

オープン保護回路７２は、出力電圧Ｖｏの監視結果（＝負荷３のオープン異常が生じているか否か）に応じたオープン保護信号Ｓ７２を生成する。なお、オープン保護信号Ｓ７２は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

【0025】

温度保護回路７３は、半導体集積回路装置１（特にＮＭＯＳＦＥＴ１０周辺）の異常発熱を検出する温度検出素子（不図示）を含み、その検出結果（＝異常発熱が生じているか否か）に応じた温度保護信号Ｓ７３を生成する。なお、温度保護信号Ｓ７３は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

【0026】

減電圧保護回路７４は、電源電圧ＶＢＢないしは内部電源電圧Ｖｒｅｇの監視結果（＝減電圧異常が生じているか否か）に応じた減電圧保護信号Ｓ７４を生成する。なお、減電圧保護信号Ｓ７４は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

【0027】

出力電流検出部８０は、不図示のバイアス手段を用いて、ＮＭＯＳＦＥＴ２２のソース電圧と出力電圧Ｖｏとを一致させることにより、出力電流Ｉｏに応じたセンス電流Ｉｓ２（＝Ｉｏ／ｍ）を生成して信号出力部９０に出力する。

【0028】

信号出力部９０は、出力切替信号Ｓ２に基づいてセンス電流Ｉｓ２（＝出力電流Ｉｏの検出結果に相当）と固定電圧Ｖ９０（＝異常フラグに相当、本図では明示せず）の一方を外部端子Ｔ４に選択出力する。センス電流Ｉｓ２が選択出力された場合には、状態報知信号Ｓｏとして、センス電流Ｉｓ２を外部センス抵抗４（抵抗値：Ｒ４）で電流／電圧変換した出力検出電圧Ｖ８０（＝Ｉｓ２×Ｒ４）がＥＣＵ２に伝達される。出力検出電圧Ｖ８０は、出力電流Ｉｏが大きいほど高くなり、出力電流Ｉｏが小さいほど低くなる。一方、固定電圧Ｖ９０が選択出力された場合には、状態報知信号Ｓｏとして、固定電圧Ｖ９０がＥＣＵ２に伝達される。なお、状態報知信号Ｓｏから出力電流Ｉｏの電流値を読み取る場合には、状態報知信号ＳｏをＡ／Ｄ［analog-to-digital］変換してやればよい。一方、状態報知信号Ｓｏから異常フラグを読み取る場合には、固定電圧Ｖ９０よりもやや低い閾値を用いて状態報知信号Ｓｏの論理レベルを判定してやればよい。

【0029】

＜ゲート制御部＞
図２は、ゲート制御部３０の一構成例を示す図である。本図のゲート制御部３０は、ゲートドライバ３１と、オシレータ３２と、チャージポンプ３３と、クランパ３４と、ＮＭＯＳＦＥＴ３５と、抵抗３６（抵抗値：Ｒ３６）と、キャパシタ３７（容量値：Ｃ３７）と、ツェナダイオード３８と、を含む。

【0030】

ゲートドライバ３１は、チャージポンプ３３の出力端（＝昇圧電圧ＶＧの印加端）と外部端子Ｔ２（＝出力電圧Ｖｏの印加端）との間に接続されており、ゲート制御信号Ｓ１の電流能力を高めたゲート駆動信号Ｇ１を生成する。なお、ゲート駆動信号Ｇ１は、ゲート制御信号Ｓ１がハイレベルであるときにハイレベル（＝ＶＧ）となり、ゲート制御信号Ｓ１がローレベルであるときにローレベル（＝Ｖｏ）となる。

【0031】

オシレータ３２は、所定周波数のクロック信号ＣＬＫを生成してチャージポンプ３３に出力する。なお、オシレータ３２の動作可否は、制御ロジック部４０からのイネーブル信号ＳＡに応じて制御される。

【0032】

チャージポンプ３３は、クロック信号ＣＬＫを用いてフライングキャパシタを駆動することにより、電源電圧ＶＢＢよりも高い昇圧電圧ＶＧを生成してゲートドライバ３１に供給する昇圧部の一例である。なお、チャージポンプ３３の動作可否は、制御ロジック部４０からのイネーブル信号ＳＢに応じて制御される。

【0033】

クランパ３４は、外部端子Ｔ１（＝電源電圧ＶＢＢの印加端）とＮＭＯＳＦＥＴ１０のゲートとの間に接続されている。外部端子Ｔ２に誘導性の負荷３が接続されるアプリケーションでは、ＮＭＯＳＦＥＴ１０をオンからオフへ切り替える際、負荷３の逆起電力により、出力電圧Ｖｏが負電圧（＜ＧＮＤ）となる。そのため、エネルギー吸収用にクランパ３４（いわゆるアクティブクランプ回路）が設けられている。

【0034】

ＮＭＯＳＦＥＴ３５のドレインは、ＮＭＯＳＦＥＴ１０のゲートに接続されている。ＮＭＯＳＦＥＴ３５のソースは、外部端子Ｔ２に接続されている。ＮＭＯＳＦＥＴ３５のゲートは、過電流保護信号Ｓ７１の印加端に接続されている。また、ＮＭＯＳＦＥＴ３５のドレイン・ゲート間には、抵抗３６とキャパシタ３７が直列に接続されている。

【0035】

ツェナダイオード３８のカソードは、ＮＭＯＳＦＥＴ１０のゲートに接続されている。ツェナダイオード３８のアノードは、ＮＭＯＳＦＥＴ１０のソースに接続されている。このように接続されたツェナダイオード３８は、ＮＭＯＳＦＥＴ１０のゲート・ソース間電圧（＝ＶＧ－Ｖｏ）を所定値以下に制限するクランプ素子として機能する。

【0036】

本構成例のゲート制御部３０において、過電流保護信号Ｓ７１がハイレベルに立ち上げられると、ゲート駆動信号Ｇ１が定常時のハイレベル（＝ＶＧ）から所定の時定数τ（＝Ｒ３６×Ｃ３７）で引き下げられていく。その結果、ＮＭＯＳＦＥＴ１０の導通度が徐々に低下していくので、出力電流Ｉｏに制限が掛けられる。一方、過電流保護信号Ｓ７１がローレベルに立ち下げられると、ゲート駆動信号Ｇ１が所定の時定数τで引き上げられていく。その結果、ＮＭＯＳＦＥＴ１０の導通度が徐々に上昇していくので、出力電流Ｉｏの制限が解除される。

【0037】

このように、本構成例のゲート制御部３０は、過電流保護信号Ｓ７１に応じて出力電流Ｉｏを制限するようにゲート駆動信号Ｇ１を制御する機能を備えている。

【0038】

＜過電流保護回路（比較例）＞
図３は、過電流保護回路７１の一比較例（後述する種々の実施形態と対比される回路構成の一例）を示す図である。本比較例の過電流保護回路７１は、ＮＭＯＳＦＥＴ１０に流れる出力電流Ｉｏに制限を掛ける回路ブロックであり、ＮＭＯＳＦＥＴ７１１及び７１２と、電流源７１４及び７１５と、基準抵抗７１７と、を含む。

【0039】

なお、以下では、説明の便宜上、既出のＮＭＯＳＦＥＴ２１、センス抵抗２３、ＮＭＯＳＦＥＴ３５、抵抗３６及びキャパシタ３７についても、過電流保護回路７１の構成要素として取り扱う。

【0040】

電流源７１４及び７１５それぞれの第１端は、いずれも、昇圧電圧ＶＧの印加端に接続されている。電流源７１４の第２端は、ＮＭＯＳＦＥＴ７１１のドレインに接続されている。電流源７１５の第２端は、ＮＭＯＳＦＥＴ７１２のドレインに接続されている。ＮＭＯＳＦＥＴ７１２のドレインは、過電流保護信号Ｓ７１の出力端としてＮＭＯＳＦＥＴ３５のゲートに接続されている。ＮＭＯＳＦＥＴ７１１及び７１２それぞれのゲートは、いずれもＮＭＯＳＦＥＴ７１１のドレインに接続されている。なお、電流源７１４及び７１５は、いずれも基準電流Ｉｒｅｆを生成する。

【0041】

ＮＭＯＳＦＥＴ７１１のソースは、基準抵抗７１７（抵抗値：Ｒｒｅｆ）の第１端に接続されている。ＮＭＯＳＦＥＴ７１２のソースは、ＮＭＯＳＦＥＴ２１のソース（＝出力電流Ｉｏに応じたセンス電流Ｉｓの出力端）と共にセンス抵抗２３（抵抗値：Ｒｓ）の第１端に接続されている。ＮＭＯＳＦＥＴ２１のドレインは、ＮＭＯＳＦＥＴ１０のドレインと共に外部端子Ｔ１（＝電源電圧ＶＢＢの印加端）に接続されている。ＮＭＯＳＦＥＴ２１のゲートは、ＮＭＯＳＦＥＴ１０のゲートと共にゲート駆動信号Ｇ１の印加端に接続されている。基準抵抗７１７及びセンス抵抗２３それぞれの第２端は、いずれも外部端子Ｔ２（＝出力電圧Ｖｏの印加端）に接続されている。

【0042】

本比較例の過電流保護回路７１において、ＮＭＯＳＦＥＴ７１１のソースには、基準電圧Ｖｒｅｆ（＝Ｉｒｅｆ×Ｒｒｅｆ＋Ｖｏ）が生成される。一方、ＮＭＯＳＦＥＴ７１２のソースには、センス電圧Ｖｓ（＝（Ｉｒｅｆ＋Ｉｓ）×Ｒｓ＋Ｖｏ）が生成される。従って、過電流保護信号Ｓ７１は、センス電圧Ｖｓが基準電圧Ｖｒｅｆよりも低いときにローレベル（＝異常未検出時の論理レベル）となり、センス電圧Ｖｓが基準電圧Ｖｒｅｆよりも高いときにハイレベル（＝異常検出時の論理レベル）となる。従って、過電流保護信号Ｓ７１に応じてＮＭＯＳＦＥＴ３５を駆動することにより、出力電流Ｉｏを制限するようにゲート駆動信号Ｇ１を制御することができる。

【0043】

＜過電流検出値と過電流制限値に関する考察＞
図４及び図５は、それぞれ、図３の比較例における過電流保護動作の第１例及び第２例を示す図であり、上から順に、電源電圧ＶＢＢ、外部制御信号Ｓｉ、出力電圧Ｖｏ及び出力電流Ｉｏが描写されている。

【0044】

なお、図４では、ＮＭＯＳＦＥＴ１０がオンしている状態で出力電流Ｉｏが増大していき、出力電流Ｉｏに電流制限が掛かる場合の挙動が示されている。従って、本図では、電源電圧ＶＢＢ（例えば１２．５Ｖ）が投入済みであり、外部制御信号Ｓｉも既にハイレベルに立ち上がっている。

【0045】

一方、図５では、外部端子Ｔ２が地絡またはレアショート（例えば１Ωショート）した状態で外部制御信号Ｓｉがハイレベルに立ち上げられた結果、半導体集積回路装置１の起動当初から出力電流Ｉｏに電流制限が掛かっている場合の挙動が示されている。

【0046】

両図を参照しながら、本明細書中における「過電流検出値」及び「過電流制限値」について定義する。「過電流検出値」とは、ＮＭＯＳＦＥＴ１０がオンしている状態で出力電流Ｉｏが増大して電流制限に入るときの出力電流Ｉｏの電流値（図４のＩｏｃｐ＿ｄｅｔを参照）を指す。また、「過電流制限値」とは、ＮＭＯＳＦＥＴ１０がオンしている状態で出力電流Ｉｏが過電流検出値Ｉｏｃｐ＿ｄｅｔに達して電流制限が掛けられた出力電流Ｉｏの電流値（図４のＩｏｃｐ＿ｌｍｔを参照）、または、外部端子Ｔ２の地絡若しくはレアショートにより半導体集積回路装置１の起動当初から電流制限が掛けられた出力電流Ｉｏの電流値（図５のＩｏｃｐ＿ｌｍｔを参照）を指す。

【0047】

図４で示したように、ＮＭＯＳＦＥＴ１０がオンしている状態で出力電流Ｉｏの電流制限が掛かった場合には、過電流検出値Ｉｏｃｐ＿ｄｅｔと過電流制限値Ｉｏｃｐ＿ｌｍｔがずれる。特に、周囲温度Ｔａが低いとき（例えばＴａ＝－４０℃）には、過電流検出値Ｉｏｃｐ＿ｄｅｔと過電流制限値Ｉｏｃｐ＿ｌｍｔとのずれが大きくなる。

【0048】

一方、図５で示したように、外部端子Ｔ２の地絡またはレアショートにより半導体集積回路装置１の起動当初から出力電流Ｉｏに電流制限が掛かっている場合には、過電流検出値Ｉｏｃｐ＿ｄｅｔと過電流制限値Ｉｏｃｐ＿ｌｍｔとのずれが小さくなる（本図では、Ｉｏｃｐ＿ｌｍｔ≒Ｉｏｃｐ＿ｄｅｔ）。

【0049】

以下では、図４の過電流保護動作について、数式を用いながら詳細に考察する。出力電流Ｉｏの増大に伴ってセンス電流Ｉｓが増大すると、センス電圧Ｖｓも上昇していく。そして、センス電圧Ｖｓが基準電圧Ｖｒｅｆよりも高くなると、過電流保護信号Ｓ７１がハイレベルとなり、出力電流Ｉｏに電流制限が掛けられる。このとき、過電流検出値Ｉｏｃｐ＿ｄｅｔは、次の（１）式で表される。

【0050】

Iocp_det = Iref × Rref × (Rs + Ron21) / (Rs × Ron10) … （１）

【0051】

なお、Ｒｏｎ１０及びＲｏｎ２１は、それぞれ、ＮＭＯＳＦＥＴ１０及び２１それぞれのオン抵抗を示している。特に、（１）式におけるＲｏｎ１０及びＲｏｎ２１は、それぞれ、ＮＭＯＳＦＥＴ１０及び２１それぞれのフルオン状態におけるオン抵抗（例えばＲｏｎ１０は数十ｍΩ、Ｒｏｎ２１及びＲｓは数百Ω）である。

【0052】

上記（１）式より、出力電流Ｉｏの電流制限が掛かる前には、温度特性を持つ種々のパラメータ（Ｒｓ、Ｒｏｎ１０、Ｒｏｎ２１及びＩｒｅｆ）の影響により、過電流検出値Ｉｏｃｐ＿ｄｅｔの温度特性が大きくなる。

【0053】

一方、出力電流Ｉｏの電流制限が掛かると、ゲート駆動信号Ｇ１が引き下げられてオン抵抗Ｒｏｎ１０及びＲｏｎ２１が高くなる（Ｒｏｎ２１＞＞Ｒｓ）。その結果、過電流制限値Ｉｏｃｐ＿ｌｍｔは、次の（２）式で表される。

【0054】

Iocp_lmt = Iref × Rref × Ron21 / (Rs × Ron10) … （２）

【0055】

上記（２）式より、出力電流Ｉｏの電流制限が掛かった後、過電流制限値Ｉｏｃｐ＿ｌｍｔの温度特性に影響を及ぼすのは、センス抵抗Ｒｓ及び基準電流Ｉｒｅｆのみとなる。

【0056】

ここで、上記（１）式及び（２）式を比較すると、ＮＭＯＳＦＥＴ１０がオンしている状態で出力電流Ｉｏの電流制限が掛かった場合には、Ｉｏｃｐ＿ｄｅｔ＞Ｉｏｃｐ＿ｌｍｔとなることが分かる。特に、周囲温度Ｔａが低いときには、ＮＭＯＳＦＥＴ１０のオン抵抗Ｒｏｎ１０が低下するので、過電流検出値Ｉｏｃｐ＿ｄｅｔと過電流制限値Ｉｏｃｐ＿ｌｍｔのずれが大きくなる。

【0057】

なお、Ｉｏｃｐ＿ｄｅｔ＝Ｉｏｃｐ＿ｌｍｔを実現するためには、電流制限前のオン抵抗Ｒｏｎ２１を大きく、かつ、センス抵抗Ｒｓを小さくする必要がある。つまり、（１）式右辺の（Ｒｓ＋Ｒｏｎ２１）において、センス抵抗Ｒｓを無視することができる程度まで、オン抵抗Ｒｏｎ２１とセンス抵抗Ｒｓとの差を広げておく必要がある。

【0058】

しかしながら、電流制限前のオン抵抗Ｒｏｎ２１を大きくすると、ＮＭＯＳＦＥＴ１０及びＮＭＯＳＦＥＴ２１のサイズ比を調整して、出力電流Ｉｏに対するセンス電流Ｉｓの比率を増大する必要が生じる。その結果、センス電流Ｉｓが流れる電流経路の配線幅及びセンス抵抗Ｒｓの素子幅が大きくなるので、チップ面積が大きくなってしまう。

【0059】

一方、センス抵抗Ｒｓを小さくすると、配線インピーダンスの影響を受けやすくなるので、過電流検出値Ｉｏｃｐ＿ｄｅｔ及び過電流制限値Ｉｏｃｐ＿ｌｍｔそれぞれのばらつきが大きくなってしまう。

【0060】

なお、Ｉｏｃｐ＿ｄｅｔ＝Ｉｏｃｐ＿ｌｍｔを実現するために基準電圧Ｖｒｅｆを引き下げることも考えられる。ただし、基準電圧Ｖｒｅｆを引き下げた場合には、コンパレータの差動入力段（＝ＮＭＯＳＦＥＴ７１１及び７１２）が持つ入力オフセットを無視することができなくなるので、過電流検出精度の低下に繋がるおそれがある。

【0061】

また、ＮＭＯＳＦＥＴ１０のオン抵抗Ｒｏｎ１０に見合うように、ＮＭＯＳＦＥＴ２１のオン抵抗Ｒｏｎ２１及びセンス抵抗Ｒｓを設定すれば、過電流検出値Ｉｏｃｐ＿ｄｅｔと過電流制限値Ｉｏｃｐ＿ｌｍｔとのずれが生じにくくなる。

【0062】

例えば、ＮＭＯＳＦＥＴ１０が大電流出力に対応した低オン抵抗品（例えばＲｏｎ１０＝４５ｍΩ）である場合には、過電流検出値Ｉｏｃｐ＿ｄｅｔ（延いては過電流制限値Ｉｏｃｐ＿ｌｍｔ）をある程度大きい電流値（例えば２０Ａ程度）に設定することが望ましい。過電流検出値Ｉｏｃｐ＿ｄｅｔを引き上げれば、より大きいセンス電流Ｉｓが流れるようになるので、センス抵抗Ｒｓを小さくすることができるからである。

【0063】

しかし、セット（ＥＣＵなど）の仕様によっては、ＮＭＯＳＦＥＴ１０が低オン抵抗品であっても、過電流検出値Ｉｏｃｐ＿ｄｅｔ（延いては過電流制限値Ｉｏｃｐ＿ｌｍｔ）を小さい電流値（例えば４Ａ程度）に設定したいという要求もある。

【0064】

上記の考察に鑑み、過電流検出値Ｉｏｃｐ＿ｄｅｔと過電流制限値Ｉｏｃｐ＿ｌｍｔとのずれを低減することのできる新規な実施形態を提案する。

【0065】

＜過電流保護回路（第１実施形態）＞
図６は、過電流保護回路７１の第１実施形態を示す図である。本実施形態の過電流保護回路７１は、先出の比較例（図３）を基本としつつ、ＮＭＯＳＦＥＴ７１３、電流源７１６、ロジック７１８及び第１電圧検出部７１９をさらに含む。また、先出のＮＭＯＳＦＥＴ２１に代えてＮＭＯＳＦＥＴ２１ａ及び２１ｂを含み、先出のセンス抵抗２３に代えてセンス抵抗２３ａ及び２３ｂを含む。さらに、本図では、ゲートドライバ３１の構成要素として、ソース電流源３１Ｈ及びシンク電流源３１Ｌが明示されている。

【0066】

電流源７１４～７１６それぞれの第１端は、いずれも昇圧電圧ＶＧの印加端に接続されている。電流源７１４の第２端は、ＮＭＯＳＦＥＴ７１１のドレインに接続されている。電流源７１５の第２端は、ＮＭＯＳＦＥＴ７１２のドレインに接続されている。ＮＭＯＳＦＥＴ７１２のドレインは、第１過電流保護信号Ｓ７１ａ（＝第１信号に相当）の出力端としてＮＭＯＳＦＥＴ３５のゲートに接続されている。電流源７１６の第２端は、ＮＭＯＳＦＥＴ７１３のドレインに接続されている。ＮＭＯＳＦＥＴ７１３のドレインは、第２過電流保護信号Ｓ７１ｂ（＝第２信号に相当）の出力端としてロジック７１８に接続されている。ＮＭＯＳＦＥＴ７１１～７１３それぞれのゲートは、いずれもＮＭＯＳＦＥＴ７１１のドレインに接続されている。なお、電流源７１４～７１６は、いずれも基準電流Ｉｒｅｆを生成する。

【0067】

ＮＭＯＳＦＥＴ７１１のソースは、基準抵抗７１７（抵抗値：Ｒｒｅｆ）の第１端に接続されている。ＮＭＯＳＦＥＴ７１２のソースは、ＮＭＯＳＦＥＴ２１ａのソース（＝出力電流Ｉｏに応じた第１センス電流Ｉｓａの出力端）と共にセンス抵抗２３ａ（抵抗値：Ｒｓａ）の第１端に接続されている。ＮＭＯＳＦＥＴ７１３のソースは、ＮＭＯＳＦＥＴ２１ｂのソース（＝出力電流Ｉｏに応じた第２センス電流Ｉｓｂの出力端）と共にセンス抵抗２３ｂ（抵抗値：Ｒｓｂ）の第１端に接続されている。ＮＭＯＳＦＥＴ２１ａ及び２１ｂそれぞれのドレインは、いずれもＮＭＯＳＦＥＴ１０のドレインと共に外部端子Ｔ１（＝電源電圧ＶＢＢの印加端）に接続されている。ＮＭＯＳＦＥＴ２１ａ及び２１ｂそれぞれのゲートは、いずれもＮＭＯＳＦＥＴ１０のゲートと共にゲート駆動信号Ｇ１の印加端に接続されている。基準抵抗７１７及びセンス抵抗２３ａ並びに２３ｂそれぞれの第２端は、いずれも外部端子Ｔ２（＝出力電圧Ｖｏの印加端）に接続されている。

【0068】

本実施形態の過電流保護回路７１において、ＮＭＯＳＦＥＴ７１１のソースには、基準電圧Ｖｒｅｆ（＝Ｉｒｅｆ×Ｒｒｅｆ＋Ｖｏ）が生成される。一方、ＮＭＯＳＦＥＴ７１２のソースには、第１センス電圧Ｖｓａ（＝（Ｉｒｅｆ＋Ｉｓａ）×Ｒｓａ＋Ｖｏ）が生成される。従って、第１過電流保護信号Ｓ７１ａは、第１センス電圧Ｖｓａが基準電圧Ｖｒｅｆより低いときにローレベル（＝異常未検出時の論理レベル）となり、第１センス電圧Ｖｓａが基準電圧Ｖｒｅｆよりも高いときにハイレベル（＝異常検出時の論理レベル）となる。従って、第１過電流保護信号Ｓ７１ａに応じてＮＭＯＳＦＥＴ３５を駆動することにより、出力電流Ｉｏを制限するようにゲート駆動信号Ｇ１を制御することができる。

【0069】

すなわち、過電流保護回路７１に含まれる構成要素のうち、ＮＭＯＳＦＥＴ２１ａ、センス抵抗２３ａ、ＮＭＯＳＦＥＴ７１１並びに７１２、電流源７１４並びに７１５、基準抵抗７１７、及び、ＮＭＯＳＦＥＴ３５は、出力電流Ｉｏが第１過電流検出値Ｉｏｃｐ１を上回ったときにゲート駆動信号Ｇ１を制御して出力電流Ｉｏに制限を掛けるように構成された制限部として機能する。

【0070】

構成要素別に述べると、ＮＭＯＳＦＥＴ２１ａは、ゲート駆動信号Ｇ１によりＮＭＯＳＦＥＴ１０と同期駆動されて出力電流Ｉｏに応じた第１センス電流Ｉｓａを生成するように構成された第１センストランジスタに相当する。センス抵抗２３ａは、第１センス電流Ｉｓａに応じた第１センス電圧Ｖｓａを生成するように構成された第１センス抵抗に相当する。ＮＭＯＳＦＥＴ７１１並びに７１２、電流源７１４並びに７１５、及び、基準抵抗７１７は、第１センス電圧Ｖｓａと基準電圧Ｖｒｅｆを比較して第１過電流保護信号Ｓ７１ａを生成するように構成された第１コンパレータに相当する。ＮＭＯＳＦＥＴ３５は、ＮＭＯＳＦＥＴ１０のゲートと外部端子Ｔ２との間に接続されて第１過電流保護信号Ｓ７１ａにより駆動されるように構成された過電流制限トランジスタに相当する。

【0071】

また、本実施形態の過電流保護回路７１では、ＮＭＯＳＦＥＴ７１３のソースに第２センス電圧Ｖｓｂ（＝（Ｉｒｅｆ＋Ｉｓｂ）×Ｒｓｂ＋Ｖｏ）が生成される。従って、第２過電流保護信号Ｓ７１ｂは、第２センス電圧Ｖｓｂが基準電圧Ｖｒｅｆよりも低いときにローレベル（＝ゲート非制限時の論理レベル）となり、第２センス電圧Ｖｓｂが基準電圧Ｖｒｅｆよりも高いときにハイレベル（＝ゲート制限時の論理レベル）となる。

【0072】

なお、第２センス電圧Ｖｓｂは、先出の第１センス電圧Ｖｓａよりも高い電圧値を持つように調整されている。言い換えると、ゲート駆動信号Ｇ１をフルオン時の信号値から引き下げるか否かの判定に用いられる第２過電流検出値Ｉｏｃｐ２（詳細は後述）は、先出の第１過電流検出値Ｉｏｃｐ１よりも小さい値に設定されている。

【0073】

ロジック７１８は、第２過電流保護信号Ｓ７１ｂと第１電圧検出信号Ｓ１１の論理演算（例えば論理積演算）を行うことにより、放電制御信号ＤＩＳを生成する。例えば、ロジック７１８は、第２過電流保護信号Ｓ７１ｂと第１電圧検出信号Ｓ１１がいずれもハイレベルであるときに放電制御信号ＤＩＳをハイレベル（＝放電時の論理レベル）とし、第２過電流保護信号Ｓ７１ｂと第１電圧検出信号Ｓ１１の少なくとも一方がローレベルであるときに放電制御信号ＤＩＳをローレベル（＝非放電時の論理レベル）とする。なお、第２過電流保護信号Ｓ７１ｂと第１電圧検出信号Ｓ１１は、いずれも内部電源電圧Ｖｒｅｇをハイレベルとし、接地電圧ＧＮＤをローレベルとするパルス信号である。一方、放電制御信号ＤＩＳは、昇圧電圧ＶＧをハイレベルとし、出力電圧Ｖｏをローレベルとするパルス信号である。従って、ロジック７１８は、レベルシフタとしての機能も備えている。

【0074】

第１電圧検出部７１９は、出力電圧Ｖｏと第１閾値電圧Ｖｔｈ１（＝電源電圧ＶＢＢから設定値ＶＴＨだけ低い電圧）とを比較することにより、第１電圧検出信号Ｓ１１を生成する。例えば、第１電圧検出信号Ｓ１１は、Ｖｏ＞Ｖｔｈ１であるときにローレベルとなり、Ｖｏ＜Ｖｔｈ１であるときにハイレベルとなる。なお、第１電圧検出部７１９は、ＮＭＯＳＦＥＴ１０のドレイン・ソース間電圧Ｖｄｓと設定値ＶＴＨとを比較するものと理解してもよい。その場合、第１電圧検出信号Ｓ１１は、Ｖｄｓ＜ＶＴＨであるときにローレベルとなり、Ｖｄｓ＞ＶＴＨであるときにハイレベルとなるように理解され得る。

【0075】

ゲートドライバ３１は、先にも述べたように、ソース電流源３１Ｈ及びシンク電流源３１Ｌを含む。ソース電流源３１Ｈは、昇圧電圧ＶＧの印加端とＮＭＯＳＦＥＴ１０のゲートとの間に接続されており、ＮＭＯＳＦＥＴ１０のゲートに流し込まれるソース電流ＩＨを生成する。一方、シンク電流源３１Ｌは、ＮＭＯＳＦＥＴ１０のゲートと出力電圧Ｖｏの印加端との間に接続されており、ＮＭＯＳＦＥＴ１０のゲートから引き抜かれるシンク電流ＩＬを生成する。なお、ここでは、シンク電流ＩＬがソース電流ＩＨよりも大きい電流値に設定されているものとする。

【0076】

ＮＭＯＳＦＥＴ１０のオン期間（Ｓｉ＝Ｈ）において、放電制御信号ＤＩＳがローレベルであるときには、ソース電流ＩＨがオンしてシンク電流ＩＬがオフする。従って、ＮＭＯＳＦＥＴ１０のゲートにソース電流ＩＨが流し込まれることにより、ゲート駆動信号Ｇ１が上昇してＮＭＯＳＦＥＴ１０がフルオン状態（＝オン抵抗Ｒｏｎ１０が最も低下した状態）となる。このとき、ＮＭＯＳＦＥＴ２１ａ及び２１ｂもフルオン状態（＝それぞれのオン抵抗Ｒｏｎ２１ａ及びＲｏｎ２１ｂが最も低下した状態）となる。

【0077】

一方、ＮＭＯＳＦＥＴ１０のオン期間（Ｓｉ＝Ｈ）において、放電制御信号ＤＩＳがハイレベルであるときには、ソース電流ＩＨがオンしたままシンク電流ＩＬ（＞ＩＨ）もオンする。従って、ＮＭＯＳＦＥＴ１０のゲートからソース電流ＩＨとシンク電流ＩＬの差分電流（＝ＩＬ－ＩＨ＞０）が引き抜かれることにより、ゲート駆動信号Ｇ１がフルオン時の信号値から引き下げられる。その結果、ＮＭＯＳＦＥＴ１０、２１ａ及び２１ｂそれぞれのオン抵抗Ｒｏｎ１０、Ｒｏｎ２１ａ及びＲｏｎ２１ｂは、いずれも定常時より高められた状態となる。

【0078】

すなわち、過電流保護回路７１に含まれる構成要素のうち、ＮＭＯＳＦＥＴ２１ｂ、センス抵抗２３ｂ、ＮＭＯＳＦＥＴ７１１並びに７１３、電流源７１４並びに７１６、基準抵抗７１７、及び、ロジック７１８は、出力電流Ｉｏが第１過電流検出値Ｉｏｃｐ１よりも小さい第２過電流検出値Ｉｏｃｐ２を上回ったときにゲート駆動信号Ｇ１をフルオン時の信号値から引き下げるように構成された制御部として機能する。

【0079】

構成要素別に述べると、ＮＭＯＳＦＥＴ２１ｂは、ゲート駆動信号Ｇ１によりＮＭＯＳＦＥＴ１０と同期駆動されて出力電流Ｉｏに応じた第２センス電流Ｉｓｂを生成するように構成された第２センストランジスタに相当する。センス抵抗２３ｂは、第２センス電流Ｉｓｂに応じた第２センス電圧Ｖｓｂを生成するように構成された第２センス抵抗に相当する。ＮＭＯＳＦＥＴ７１１並びに７１３、電流源７１４並びに７１６、及び、基準抵抗７１７は、第２センス電圧Ｖｓｂと基準電圧Ｖｒｅｆを比較して第２過電流保護信号Ｓ７１ｂを生成するように構成された第２コンパレータに相当する。ロジック７１８は、第２過電流保護信号Ｓ７１ｂに応じてゲート駆動信号Ｇ１をフルオン時の信号値から引き下げる手段として機能する。

【0080】

なお、上記では、放電制御信号ＤＩＳに応じてシンク電流ＩＬのみをオン／オフする例を挙げたが、ゲート駆動信号Ｇ１の制限手法は任意であり、ゲート駆動信号Ｇ１をフルオン時の信号値から引き下げる際には、ソース電流ＩＨ及びシンク電流ＩＬの少なくとも一方を制御すればよい。例えば、放電制御信号ＤＩＳがハイレベルであるときにソース電流ＩＨをオフしてシンク電流ＩＬをオンしてもよい。この場合、シンク電流ＩＬとソース電流ＩＨの大小関係は不問となる。

【0081】

図７は、第１実施形態における過電流保護動作の一例を示す図であり、出力電流Ｉｏの挙動が示されている。

【0082】

時刻ｔ１において、出力電流Ｉｏが第２過電流検出値Ｉｏｃｐ２よりも大きくなると、ロジック７１８によるゲート駆動信号Ｇ１の事前制限（＝シンク電流ＩＬのオン／オフ）が開始される。具体的に述べると、ロジック７１８は、ＮＭＯＳＦＥＴ１０のドレイン・ソース間電圧Ｖｄｓが設定値ＶＴＨよりも低いときにシンク電流ＩＬをオンしてゲート駆動電圧Ｇ１を引き下げる一方、ＮＭＯＳＦＥＴ１０のドレイン・ソース間電圧Ｖｄｓが設定値ＶＴＨよりも高くなるとシンク電流ＩＬをオフしてゲート駆動電圧Ｇ１の引き下げを停止する。このようなシンク電流ＩＬのオン／オフが繰り返されることにより、ＮＭＯＳＦＥＴ１０のドレイン・ソース間電圧Ｖｄｓが設定値ＶＴＨと一致するようにゲート駆動信号Ｇ１がフルオン時の信号値から引き下げられる。

【0083】

その後、時刻ｔ２において、出力電流Ｉｏが第１過電流検出値Ｉｏｃｐ１よりも大きくなると、第１過電流保護信号Ｓ７１ａに応じてＮＭＯＳＦＥＴ３５が駆動されるので、出力電流Ｉｏを制限するようにゲート駆動信号Ｇ１が制御される。

【0084】

なお、この時点では、先に述べたゲート駆動信号Ｇ１の事前制限により、ＮＭＯＳＦＥＴ２０ａのオン抵抗Ｒｏｎ２０ａが定常時よりも高められている。言い換えると、出力電流Ｉｏに電流制限が掛けられる前に、予めオン抵抗Ｒｏｎ２０ａがセンス抵抗２３ａの抵抗値Ｒｓａに近付けられている。

【0085】

このように、出力電流Ｉｏに電流制限が掛かる時点でＮＭＯＳＦＥＴ１０のドレイン・ソース間電圧Ｖｄｓが既に開いた状態とすることにより、先出の図５と等価な状態を意図的に生み出すことができる。従って、先出の比較例（図３を参照）と比べて、過電流検出値Ｉｏｃｐ＿ｄｅｔと過電流制限値Ｉｏｃｐ＿ｌｍｔとのずれを小さく抑えることが可能となる（本図では、Ｉｏｃｐ１＝Ｉｏｃｐ＿ｄｅｔ≒Ｉｏｃｐ＿ｌｍｔ）。

【0086】

図８は、トランジスタ（ここではＮＭＯＳＦＥＴ）のＶｇ－Ｉｄ特性を示す図である。なお、横軸はトランジスタに印加されるゲート電圧Ｖｇ［Ｖ］を示しており、縦軸はトランジスタに流れるドレイン電流Ｉｄ［Ａ］を示している。

【0087】

本図の領域αで示すように、トランジスタに５～６Ｖのゲート電圧Ｖｇを印加すると、トランジスタがフルオン状態となり、数十ｍＡのドレイン電流Ｉｄが流れる。一方、本図の領域βで示すように、ゲート電圧Ｖｇを２～３Ｖまで引き下げると、ドレイン電流Ｉｄが数ｍＡまで減少する。これは、トランジスタのオン抵抗が１０倍程度に引き上げられたことを意味する。

【0088】

上記を鑑み、先に説明したゲート駆動信号Ｇ１の事前制限を行う際には、ＮＭＯＳＦＥＴ２１ａのＶｇ－Ｉｄ特性を考慮して、ゲート駆動信号Ｇ１を適切な信号値まで引き下げることが望ましい。

【0089】

＜過電流保護回路（第２実施形態）＞
図９は、過電流保護回路７１の第２実施形態を示す図である。本実施形態の過電流保護回路７１は、先出の第１実施形態（図６）を基本としつつ、第２電圧検出部７１Ａをさらに含む。そこで、既出の構成要素については、先出の図６と同一の符号を付すことで重複した説明を省略し、以下では、本実施形態の特徴部分について重点的に説明する。

【0090】

第２電圧検出部７１Ａは、出力電圧Ｖｏと第２閾値電圧Ｖｔｈ２とを比較することにより、第２電圧検出信号Ｓ１２を生成する。例えば、第２電圧検出信号Ｓ１２は、Ｖｏ＜Ｖｔｈ２であるときにローレベルとなり、Ｖｏ＞Ｖｔｈ２であるときにハイレベルとなる。なお、第２電圧検出信号Ｓ１２は、出力電圧Ｖｏが立ち上がっているか否かを判定するための出力モニタ信号として理解される。

【0091】

ロジック７１８は、第２過電流保護信号Ｓ７１ｂ、第１電圧検出信号Ｓ１１及び第２電圧検出信号Ｓ１２の論理演算（例えば論理積演算）を行うことにより、放電制御信号ＤＩＳを生成する。例えば、ロジック７１８は、第２過電流保護信号Ｓ７１ｂ、第１電圧検出信号Ｓ１１及び第２電圧検出信号Ｓ１２がいずれもハイレベルであるときに放電制御信号ＤＩＳをハイレベル（＝放電時の論理レベル）とし、第２過電流保護信号Ｓ７１ｂ、第１電圧検出信号Ｓ１１及び第２電圧検出信号Ｓ１２の少なくとも一つがローレベルであるときに放電制御信号ＤＩＳをローレベル（＝非放電時の論理レベル）とする。

【0092】

すなわち、ロジック７１８は、出力電圧Ｖｏが第２閾値電圧Ｖｔｈ２よりも高く、かつ出力電流Ｉｏが第２過電流検出値Ｉｏｃｐ２を上回っているときにのみ、ゲート駆動信号Ｇ１をフルオン時の信号値から引き下げるように放電制御信号ＤＩＳを生成する。

【0093】

このような構成であれば、出力電圧Ｖｏが立ち上がった半導体集積回路装置１の定常出力時（＝過電流検出値Ｉｏｃｐ＿ｄｅｔと過電流制限値Ｉｏｃｐ＿ｌｍｔとの差が大きくなるＮＭＯＳＦＥＴ１０のフルオン時）にのみ、先述のゲート制限が掛かるようになる。逆に言えば、出力電圧Ｖｏが立ち上がり切っていない半導体集積回路装置１の起動途中には、先述のゲート制限が掛からなくなる。従って、例えば、起動時に大きなラッシュ電流の供給を必要とする負荷３（バルブランプなど）が外部端子Ｔ２に接続されている場合にラッシュ電流を不必要に制限することがないので、負荷３の起動を妨げずに済む。

【0094】

＜過電流保護回路（第３実施形態）＞
図１０は、過電流保護回路７１の第３実施形態を示す図である。本実施形態の過電流保護回路７１は、先出の第２実施形態（図９）を基本としつつ、温度検出部７１Ｂをさらに含む。そこで、既出の構成要素については、先出の図９と同一の符号を付すことで重複した説明を省略し、以下では、本実施形態の特徴部分について重点的に説明する。

【0095】

また、以下の説明では、ＮＭＯＳＦＥＴ１０、２１ａ及び２１ｂそれぞれのオン抵抗Ｒｏｎ１０、Ｒｏｎ２１ａ及びＲｏｎ２１ｂがいずれも正の温度特性を持つ、すなわち、周囲温度Ｔａが高くなるほどオン抵抗Ｒｏｎ１０、Ｒｏｎ２１ａ及びＲｏｎ２１ｂも高くなるものとする。

【0096】

温度検出部７１Ｂは、周囲温度Ｔａと所定の閾値Ｔｔｈとを比較することにより、温度検出信号Ｓ１３を生成する。例えば、温度検出信号Ｓ１３は、Ｔａ＞Ｔｔｈであるときにローレベルとなり、Ｔａ＜Ｔｔｈであるときにハイレベルとなる。

【0097】

ロジック７１８は、第２過電流保護信号Ｓ７１ｂ、第１電圧検出信号Ｓ１１、第２電圧検出信号Ｓ１２、及び、温度検出信号Ｓ１３の論理演算（例えば論理積演算）を行うことにより、放電制御信号ＤＩＳを生成する。例えば、ロジック７１８は、第２過電流保護信号Ｓ７１ｂ、第１電圧検出信号Ｓ１１、第２電圧検出信号Ｓ１２、及び、温度検出信号Ｓ１３がいずれもハイレベルであるときに放電制御信号ＤＩＳをハイレベル（＝放電時の論理レベル）とし、第２過電流保護信号Ｓ７１ｂ、第１電圧検出信号Ｓ１１、第２電圧検出信号Ｓ１２、及び、温度検出信号Ｓ１３の少なくとも一つがローレベルであるときに放電制御信号ＤＩＳをローレベル（＝非放電時の論理レベル）とする。

【0098】

すなわち、ロジック７１８は、出力電圧Ｖｏが第２閾値電圧Ｖｔｈ２よりも高く、周囲温度Ｔａが閾値Ｔｔｈよりも低く、かつ、出力電流Ｉｏが第２過電流検出値Ｉｏｃｐ２を上回っているときにのみ、ゲート駆動信号Ｇ１をフルオン時の信号値から引き下げるように放電制御信号ＤＩＳを生成する。端的に言うと、低温下での定常出力時に過電流の予兆が検出されたときには、ゲート駆動信号Ｇ１がフルオン時の信号値から引き下げられる。

【0099】

このような構成であれば、周囲温度Ｔａの低下時（＝ＮＭＯＳＦＥＴ２１ａのオン抵抗Ｒｏｎ２１ａが低下して過電流検出値Ｉｏｃｐ＿ｄｅｔと過電流制限値Ｉｏｃｐ＿ｌｍｔとの差が大きくなるとき）にのみ、先述のゲート制限が掛かるようになる。逆に言えば、周囲温度Ｔａが閾値Ｔｔｈよりも高くなり、ＮＭＯＳＦＥＴ１０のオン抵抗Ｒｏｎ１０が元々上昇しているときには、先述のゲート制限が掛からなくなる。従って、ＮＭＯＳＦＥＴ１０の電流供給能力が損なわれ得る高温下で、さらに先述のゲート制限が掛かることはないので、負荷３への電流供給を不必要に阻害せずに済む。

【0100】

なお、本実施形態では、先出の第２実施形態（図９）を基本としたが、先出の第１実施形態（図６）を基本としてもよい。つまり、第２電圧検出部７１Ａは、本実施形態における必須の構成要素ではない。

【0101】

＜車両への適用＞
図１１は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（本図では不図示）と、バッテリから電力供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８とを搭載している。

【0102】

車両Ｘには、エンジン車のほか、電動車（ＢＥＶ［battery electric vehicle］、ＨＥＶ［hybrid electric vehicle」、ＰＨＥＶ／ＰＨＶ（plug-in hybrid electric vehicle／plug-in hybrid vehicle］、又は、ＦＣＥＶ／ＦＣＶ（fuel cell electric vehicle／fuel cell vehicle］などのｘＥＶ）も含まれる。

【0103】

なお、本図における電子機器Ｘ１１～Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

【0104】

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）、または、モータに関する制御（トルク制御、及び、電力回生制御など）を行う電子制御ユニットである。

【0105】

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］及びＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

【0106】

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

【0107】

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

【0108】

電子機器Ｘ１５は、ドアロック及び防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

【0109】

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品またはメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

【0110】

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

【0111】

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

【0112】

なお、先に説明した半導体集積回路装置１、ＥＣＵ２、及び、負荷３は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。

【0113】

＜総括＞
以下では、上記で説明した種々の実施形態について総括的に述べる。

【0114】

例えば、本明細書中に開示されている過電流保護回路は、電源端子と出力端子との間に接続されたスイッチ素子に流れる出力電流が第１過電流検出値を上回ったときにスイッチ駆動信号を制御して前記出力電流に制限を掛けるように構成された制限部と、前記出力電流が前記第１過電流検出値よりも小さい第２過電流検出値を上回ったときに前記スイッチ駆動信号をフルオン時の信号値から引き下げるように構成された制御部と、を有する構成（第１の構成）とされている。

【0115】

なお、上記第１の構成の過電流保護回路において、前記制御部は、前記スイッチ素子の両端間電圧が設定値と一致するように前記スイッチ駆動信号をフルオン時の信号値から引き下げる構成（第２の構成）にしてもよい。

【0116】

また、上記第１または第２の構成の過電流保護回路において、前記制限部は、前記スイッチ駆動信号により前記スイッチ素子と同期駆動されて前記出力電流に応じた第１センス電流を生成するように構成された第１センストランジスタと、前記第１センス電流に応じた第１センス電圧を生成するように構成された第１センス抵抗と、前記第１センス電圧と基準電圧を比較して第１信号を生成するように構成された第１コンパレータと、前記スイッチ素子の制御端と前記出力端子との間に接続されて前記第１信号により駆動されるように構成された過電流制限トランジスタと、を含む構成（第３の構成）にしてもよい。

【0117】

また、上記第３の構成の過電流保護回路において、前記制御部は、前記スイッチ駆動信号により前記スイッチ素子と同期駆動されて前記出力電流に応じた第２センス電流を生成するように構成された第２センストランジスタと、前記第２センス電流に応じた第２センス電圧を生成するように構成された第２センス抵抗と、前記第２センス電圧と前記基準電圧を比較して第２信号を生成するように構成された第２コンパレータと、前記第２信号に応じて前記スイッチ駆動信号をフルオン時の信号値から引き下げるように構成されたロジックと、を含む構成（第４の構成）にしてもよい。

【0118】

また、上記第１～第４いずれかの構成の過電流保護回路において、前記制御部は、前記出力端子に現れる出力電圧が閾値よりも高くかつ前記出力電流が前記第２過電流検出値を上回ったときに前記スイッチ駆動信号をフルオン時の信号値から引き下げる構成（第５の構成）にしてもよい。

【0119】

また、上記第１～第５いずれかの構成の過電流保護回路において、前記制御部は、周囲温度が閾値よりも低くかつ前記出力電流が前記第２過電流検出値を上回ったときに前記スイッチ駆動信号をフルオン時の信号値から引き下げる構成（第６の構成）にしてもよい。

【0120】

また、上記第１～第６いずれかの構成の過電流保護回路において、前記制御部は、前記スイッチ素子の制御端に流し込まれるソース電流及び前記制御端から引き抜かれるシンク電流の少なくとも一方を制御して前記スイッチ駆動信号をフルオン時の信号値から引き下げる構成（第７の構成）にしてもよい。

【0121】

また、例えば、本明細書中に開示されているスイッチ装置は、スイッチ素子と、上記第１～第７いずれかの構成であり前記スイッチ素子に流れる出力電流を監視対象とする過電流保護回路と、を有する構成（第８の構成）とされている。

【0122】

また、例えば、本明細書中に開示されている電子機器は、上記第８の構成のスイッチ装置と、前記スイッチ装置に接続される負荷とを有する構成（第９の構成）とされている。

【0123】

また、例えば、本明細書中に開示されている車両は、上記第９の構成の電子機器を有する構成（第１０の構成）とされている。

【0124】

＜その他の変形例＞
上記の実施形態では、車載用のハイサイドスイッチＬＳＩを例に挙げたが、本明細書中に開示されている過電流保護回路の適用対象は、何らこれに限定されるものではなく、例えば、その他の車載用ＩＰＤ（車載用のローサイドスイッチＬＳＩ及び電源ＬＳＩなど）はもちろん、車載用途以外の半導体集積回路装置（例えば汎用的な電源制御回路）にも広く適用することができる。

【0125】

また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【符号の説明】

【0126】

１ 半導体集積回路装置（スイッチ装置）
２ ＥＣＵ
３ 負荷
４ 外部センス抵抗
１０ ＮＭＯＳＦＥＴ（スイッチ素子）
２０ 出力電流監視部
２１、２１ａ、２１ｂ ＮＭＯＳＦＥＴ
２２ ＮＭＯＳＦＥＴ
２３、２３ａ、２３ｂ センス抵抗
３０ ゲート制御部
３１ ゲートドライバ
３１Ｈ ソース電流源
３１Ｌ シンク電流源
３２ オシレータ
３３ チャージポンプ（昇圧部）
３４ クランパ
３５ ＮＭＯＳＦＥＴ
３６ 抵抗
３７ キャパシタ
３８ ツェナダイオード（クランプ素子）
４０ 制御ロジック部
５０ 信号入力部
６０ 内部電源部
７０ 異常保護部
７１ 過電流保護回路
７１１、７１２、７１３ ＮＭＯＳＦＥＴ
７１４、７１５、７１６ 電流源
７１７ 基準抵抗
７１８ ロジック
７１９ 第１電圧検出部
７１Ａ 第２電圧検出部
７１Ｂ 温度検出部
７２ オープン保護回路
７３ 温度保護回路
７４ 減電圧保護回路
８０ 出力電流検出部
９０ 信号出力部
Ｔ１～Ｔ４ 外部端子
Ｘ 車両
Ｘ１１～Ｘ１８ 電子機器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】