知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022142496
(43)【公開日】2022-09-30
(54)【発明の名称】半導体記憶装置
(51)【国際特許分類】
H05K 1/14 20060101AFI20220922BHJP
G06K 19/077 20060101ALI20220922BHJP
H05K 1/02 20060101ALI20220922BHJP
H01R 12/79 20110101ALI20220922BHJP
【ＦＩ】
H05K1/14 C
G06K19/077 164
H05K1/02 B
H01R12/79
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2021042683
(22)【出願日】2021-03-16
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110001634
【氏名又は名称】弁理士法人志賀国際特許事務所
(72)【発明者】
【氏名】高橋 昌明
(72)【発明者】
【氏名】原嶋 志郎
(72)【発明者】
【氏名】生田 武史
(72)【発明者】
【氏名】広田 章展
【テーマコード（参考）】
5E223
5E338
5E344
【Ｆターム（参考）】
5E223AB18
5E223AC04
5E223BA37
5E223BA68
5E223BB01
5E223CC15
5E223CD01
5E223CD02
5E338BB56
5E338EE21
5E344AA02
5E344AA22
5E344BB03
5E344BB04
5E344DD02
5E344EE11
(57)【要約】
【課題】不具合が生じにくい半導体記憶装置を提供することである。
【解決手段】実施形態の半導体記憶装置は、開口部を有したケースと、前記開口部を通じて外部に突出し、ホスト装置と接続可能な接続コネクタを有する。実施形態の半導体記憶装置は、前記ケースに収容され、半導体メモリ部品が実装された第１基板と、前記ケースに収容され、前記接続コネクタが実装された第２基板を有する。実施形態の半導体記憶装置は、少なくとも前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続し、前記第１基板に対する前記第２基板の傾斜を許容する可撓性導電部を備える。
【選択図】図１
【解決手段】実施形態の半導体記憶装置は、開口部を有したケースと、前記開口部を通じて外部に突出し、ホスト装置と接続可能な接続コネクタを有する。実施形態の半導体記憶装置は、前記ケースに収容され、半導体メモリ部品が実装された第１基板と、前記ケースに収容され、前記接続コネクタが実装された第２基板を有する。実施形態の半導体記憶装置は、少なくとも前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続し、前記第１基板に対する前記第２基板の傾斜を許容する可撓性導電部を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
開口部を有したケースと、
前記開口部を通じて外部に突出し、ホスト装置と接続可能な接続コネクタと、
前記ケースに収容され、半導体メモリ部品が実装された第１基板と、
前記ケースに収容され、前記接続コネクタが実装された第２基板と、
少なくとも前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続し、前記第１基板に対する前記第２基板の傾斜を許容する可撓性導電部と、
を備えた半導体記憶装置。
前記開口部を通じて外部に突出し、ホスト装置と接続可能な接続コネクタと、
前記ケースに収容され、半導体メモリ部品が実装された第１基板と、
前記ケースに収容され、前記接続コネクタが実装された第２基板と、
少なくとも前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続し、前記第１基板に対する前記第２基板の傾斜を許容する可撓性導電部と、
を備えた半導体記憶装置。
【請求項2】
前記第１基板と前記第２基板が、当該前記第１基板と前記第２基板との間に、前記第１基板に対する前記第２基板の傾斜を許容する間隙を空けて配置され、前記間隙に沿って前記可撓性導電部が配置された、
請求項１に記載の半導体記憶装置。
請求項１に記載の半導体記憶装置。
【請求項3】
前記接続コネクタが前記ホスト装置に接続された状態を基準姿勢とする場合、
前記第１基板と前記第２基板が、前記基準姿勢における、前記第１基板の底部側と前記第２基板の基板底部側を一体接続した基板接続部を介し一体化され、前記基板接続部が前記可撓性導電部を兼ねる、
請求項１に記載の半導体記憶装置。
前記第１基板と前記第２基板が、前記基準姿勢における、前記第１基板の底部側と前記第２基板の基板底部側を一体接続した基板接続部を介し一体化され、前記基板接続部が前記可撓性導電部を兼ねる、
請求項１に記載の半導体記憶装置。
【請求項4】
前記接続コネクタが前記ホスト装置に接続された状態を基準姿勢とする場合、
前記第１基板と前記第２基板が、前記基準姿勢における、前記第１基板の底部側と前記第２基板の基板底部側を一体接続した基板接続部を介し一体化され、
前記第１基板と前記基板接続部と前記第２基板に渡って一体に伸びる配線が設けられた、
請求項１に記載の半導体記憶装置。
前記第１基板と前記第２基板が、前記基準姿勢における、前記第１基板の底部側と前記第２基板の基板底部側を一体接続した基板接続部を介し一体化され、
前記第１基板と前記基板接続部と前記第２基板に渡って一体に伸びる配線が設けられた、
請求項１に記載の半導体記憶装置。
【請求項5】
前記接続コネクタがＵＳＢ規格に準拠するコネクタである、
請求項１に記載の半導体記憶装置。
請求項１に記載の半導体記憶装置。
【請求項6】
前記第１基板と前記第２基板と前記可撓性導電部の少なくとも１つがフレキシブル基板である、
請求項１に記載の半導体記憶装置。
請求項１に記載の半導体記憶装置。
【請求項7】
搭載した前記電子部品を含む前記第１基板の高さの範囲内に、前記可撓性導電部が配置された、
請求項１に記載の半導体記憶装置。
請求項１に記載の半導体記憶装置。
【請求項8】
前記ケースが、前記第１基板と前記第２基板をそれらの厚さ方向一側と他側から覆う第１ケース体と第２ケース体を具備し、前記第１ケース体と前記第２ケース体が溶着部を介し一体化された、
請求項１に記載の半導体記憶装置。
請求項１に記載の半導体記憶装置。
【請求項9】
前記ケースが、前記第１基板と前記第２基板をそれらの厚さ方向一側と他側から覆う第１ケース体と第２ケース体を具備し、前記第１ケース体と前記第２ケース体が嵌合部を介し一体化された、
請求項１に記載の半導体記憶装置。
請求項１に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体記憶装置に関する。
【背景技術】
【0002】
ケースから突出した接続コネクタと、ケースに収容された記憶素子を備え、ホスト装置のホストコネクタに接続してホスト装置との間で情報の通信を行うタイプの可搬型半導体記憶装置が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０２０／００６７２２８号明細書
【特許文献2】特開２０１３－０６９５２５号公報
【特許文献3】米国特許出願公開第２０１０／０００９５６０号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
実施形態が解決しようとする課題は、不具合の生じ難い半導体記憶装置を提供することである。
【課題を解決するための手段】
【0005】
実施形態の半導体記憶装置は、開口部を有したケースと、前記開口部を通じて外部に突出し、ホスト装置と接続可能な接続コネクタを有する。実施形態の半導体記憶装置は、前記ケースに収容され、半導体メモリ部品が実装された第１基板と、前記ケースに収容され、前記接続コネクタが実装された第２基板を有する。実施形態の半導体記憶装置は、少なくとも前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続し、前記第１基板に対する前記第２基板の傾斜を許容する可撓性導電部を備える。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
「第１実施形態」
以下、第１実施形態に係る半導体記憶装置について図面を参照し説明する。
以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。本明細書で「接続」とは、物理的に接続される場合に限定されず、電気的に接続される場合も含む。本明細書で「隣り合う」とは、互いに隣接する場合に限定されず、対象となる２つの要素の間に別の要素が存在する場合を含む。
以下、第１実施形態に係る半導体記憶装置について図面を参照し説明する。
以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。本明細書で「接続」とは、物理的に接続される場合に限定されず、電気的に接続される場合も含む。本明細書で「隣り合う」とは、互いに隣接する場合に限定されず、対象となる２つの要素の間に別の要素が存在する場合を含む。
【0008】
図１は、第１実施形態に係る半導体記憶装置１を示す例示的な斜視図である。
図２は、図１に示す半導体記憶装置１の内部構造を示す例示的な斜視図である。
半導体記憶装置１は、例えば、ＵＳＢメモリ、ＵＳＢフラッシュドライブ（ＵＦＤ）、電子機器、半導体装置、ＵＳＢ機器、記憶装置、補助記憶装置、リムーバブルメディアとも称され得る。半導体記憶装置１は、他の装置であっても良い。
図２は、図１に示す半導体記憶装置１の内部構造を示す例示的な斜視図である。
半導体記憶装置１は、例えば、ＵＳＢメモリ、ＵＳＢフラッシュドライブ（ＵＦＤ）、電子機器、半導体装置、ＵＳＢ機器、記憶装置、補助記憶装置、リムーバブルメディアとも称され得る。半導体記憶装置１は、他の装置であっても良い。
【0009】
図１に示すように第１実施形態の半導体記憶装置１は、例えば、偏平の矩形断面を有する細長い板状に形成されている。半導体記憶装置１は、他の形状に形成されても良い。
図１、図２等に示されるように、本明細書においてＸ軸、Ｙ軸及びＺ軸が定義される。Ｘ軸とＹ軸とＺ軸とは、互いに直交する。Ｘ軸は半導体記憶装置１の幅方向に沿う。Ｙ軸は半導体記憶装置１の長さ方向に沿う。Ｚ軸は、半導体記憶装置１の厚さ方向に沿う。本明細書の説明では、便宜的にＺ軸方向に沿って上下と表記し、Ｙ軸方向に沿って左右と表記する場合がある。
図１、図２等に示されるように、本明細書においてＸ軸、Ｙ軸及びＺ軸が定義される。Ｘ軸とＹ軸とＺ軸とは、互いに直交する。Ｘ軸は半導体記憶装置１の幅方向に沿う。Ｙ軸は半導体記憶装置１の長さ方向に沿う。Ｚ軸は、半導体記憶装置１の厚さ方向に沿う。本明細書の説明では、便宜的にＺ軸方向に沿って上下と表記し、Ｙ軸方向に沿って左右と表記する場合がある。
【0010】
図１と図２に示すように、半導体記憶装置１は、中空かつＹ軸方向に細長い偏平型のケース（筐体）２の内部にモジュール３が収容されている。モジュール３は、第１基板５と、フラッシュメモリ（半導体メモリ部品）６と、コントローラ（半導体メモリ部品）７と、第２基板８と、接続コネクタ９と、可撓性導電部１０を有する。図１は半導体記憶装置１の水平設置状態を斜視図として示したもので、接続コネクタ９を左向きに配置した状態を示している。図２は、ケース２から取り出したモジュール３を図１と同じ向きに設置した状態を示す。
なお、接続コネクタ９は偏平の矩形断面状に形成されており、後述するホスト装置のホストコネクタの向きにもよるが、通常は、図１に示すように接続コネクタ９を横長として水平設置状態の姿勢のままホストコネクタに接続される。このため、図１に示す状態がホスト装置に接続する場合の半導体記憶装置１の基準姿勢となる。
なお、接続コネクタ９は偏平の矩形断面状に形成されており、後述するホスト装置のホストコネクタの向きにもよるが、通常は、図１に示すように接続コネクタ９を横長として水平設置状態の姿勢のままホストコネクタに接続される。このため、図１に示す状態がホスト装置に接続する場合の半導体記憶装置１の基準姿勢となる。
【0011】
ケース２は、硬質の樹脂から形成された筐体の一例であり、第１ケース体１１と第２ケース体１２を有する。
第１ケース体１１は、Ｙ軸方向に長い長方形状のケース板１３と、該ケース板１３の長辺側に一体形成された側壁１５、１５と、ケース板１３の短辺側に形成された端部壁１６、１６を有する。ケース板１３と側壁１５、１５と端部壁１６、１６から薄型の収容空間が区画され、この収容空間にモジュール３の厚さ半分程度が収容される。
第１ケース体１１は、Ｙ軸方向に長い長方形状のケース板１３と、該ケース板１３の長辺側に一体形成された側壁１５、１５と、ケース板１３の短辺側に形成された端部壁１６、１６を有する。ケース板１３と側壁１５、１５と端部壁１６、１６から薄型の収容空間が区画され、この収容空間にモジュール３の厚さ半分程度が収容される。
【0012】
第２ケース体１２は、Ｙ軸方向に長い長方形状のケース板１７と該ケース板１７の長辺側に一体形成された側壁１８、１８とケース板１７の短辺側に形成された端部壁１９、１９を有する。ケース板１７と側壁１８、１８と端部壁１９、１９から薄型の収容空間が形成され、この収容空間にモジュール３の厚さ半分程度が収容される。
第１ケース体１１と第２ケース体１２は同等形状を有する。このため、ケース板１３とケース板１７の幅、長さ、厚さは同等であり、側壁１５と側壁１８の幅、長さ、厚さは同等であり、端部壁１６、１９の幅、長さ、厚さは同等である。
第１ケース体１１と第２ケース体１２は同等形状を有する。このため、ケース板１３とケース板１７の幅、長さ、厚さは同等であり、側壁１５と側壁１８の幅、長さ、厚さは同等であり、端部壁１６、１９の幅、長さ、厚さは同等である。
【0013】
第１ケース体１１と第２ケース体１２は、互いの側壁１５、１８と互いの端部壁１６、１９を突き合わせ、突き合わせ部分を超音波溶着などの溶着法により接合し一体化されている。第１ケース体１１と第２ケース体１２を一体化することにより中空のケース２が構成され、ケース２の内部にモジュール３が収容される。第１ケース体１１と第２ケース体１２を一体化する手段は溶着に限らず、接着などの他の接合手段でも良く、凹凸嵌合による接合、ボルトやビスなどの接合具による接合でも良い。
【0014】
第１ケース体１１と第２ケース体１２を溶着により接合した場合、互いの側壁１５、１８の突き合わせ部分と互いの端部壁１６、１９の突き合わせ部分に溶着部が設けられる。第１ケース体１１と第２ケース体１２を接着により接合した場合、互いの側壁１５、１８の突き合わせ部分と互いの端部壁１６、１９の突き合わせ部分に接着部が設けられる。
図１の例は第１ケース体１１と第２ケース体１２が溶着により一体化されているので、側壁１５、１８の突き合わせ部分と端部壁１６、１９の突き合わせ部分が溶着部Ｆとされている。この形態において、第１ケース体１１と第２ケース体１２が同等形状を有するため、前述の溶着部Ｆは、ＸＹ面に沿って形成されている。本実施形態において、第１基板５と第２基板８は、それらを厚さ方向一側と他側から覆うように配置された第１ケース体１１と第２ケース体１２に囲まれている。
図１の例は第１ケース体１１と第２ケース体１２が溶着により一体化されているので、側壁１５、１８の突き合わせ部分と端部壁１６、１９の突き合わせ部分が溶着部Ｆとされている。この形態において、第１ケース体１１と第２ケース体１２が同等形状を有するため、前述の溶着部Ｆは、ＸＹ面に沿って形成されている。本実施形態において、第１基板５と第２基板８は、それらを厚さ方向一側と他側から覆うように配置された第１ケース体１１と第２ケース体１２に囲まれている。
【0015】
ケース２の長さ方向一端側（左端側）において端部壁１６、１９が接合された部分に角筒型の突出壁部２０が形成されている。端部壁１６、１９が接合された部分にケース２の内部空間に連通する図示略の開口部が形成され、この開口部に通じるように突出壁部２０が形成されている。このため、突出壁部２０は、ケース２の内部空間をケース２の外部に連通するように設けられ、前記開口部と突出壁部２０を通過して外部に突出するように接続コネクタ９が設けられている。
【0016】
突出壁部２０は、第１ケ－ス体１１の端部壁１６から突出された枠状の突出片２０Ａと、第２ケース体１２の端部壁１９から突出された枠型の突出片２０Ｂの組み合わせにより角筒型に構成されている。第１ケース体１１と第２ケース体１２が前述の溶着などにより接合されているのと同様に、突出片２０Ａと突出片２０Ｂも突き合わせ部分が溶着などによりされ、角筒型の突出壁部２０が形成されている。
【0017】
ケース２の長さ方向他端側（右端側）において端部壁１６、１９が接合された部分にケース２を伸ばすようにブロック状の突出部２１が形成されている。突出部２１は、第１ケ－ス体１１の端部壁１６から突出された半割突出部２１Ａと、第２ケース体１２の端部壁１９から突出された半割突出部２１Ｂを有する。第１ケース体１１と第２ケース体１２を接合して一体化することで半割突出部２１Ａと半割突出部２１Ｂが一体化され、突出部２１が構成されている。突出部２１は、ケース２の他端側において周段部２１ｄを介しケース２を延長するように突出されている。
突出部２１は、接続コネクタ９を覆うための図示略のキャップ部材（蓋）を装着するために設けられているが、突出部２１は略しても良い。
突出部２１は、接続コネクタ９を覆うための図示略のキャップ部材（蓋）を装着するために設けられているが、突出部２１は略しても良い。
【0018】
ケース２の内部に収容されている第１基板５にフラッシュメモリ（記憶素子：半導体メモリ部品）６とコントローラ（半導体メモリ部品）７が搭載されている。
図２に示す形態では、第１基板５の上面（第１面）にコントローラ７が実装され、第１基板５の下面（第２面）にフラッシュメモリ６が実装されている。フラッシュメモリ６とコントローラ７は第１基板５の上面と下面のどちらか一方にまとめて設けられていても良く、上面と下面に個別に実装されていても良い。
図２に示す形態では、第１基板５の上面（第１面）にコントローラ７が実装され、第１基板５の下面（第２面）にフラッシュメモリ６が実装されている。フラッシュメモリ６とコントローラ７は第１基板５の上面と下面のどちらか一方にまとめて設けられていても良く、上面と下面に個別に実装されていても良い。
【0019】
第１基板５は、例えば、プリント回路板（ＰＣＢ）である。第１基板５は、フレキシブルプリント回路板（ＦＰＣ）のような他の基板であっても良い。第１基板５は、Ｘ－Ｙ平面上に広がる平面視矩形状（四角形状）の板状に形成される。第１基板５は他の形状に形成されても良い。
【0020】
フラッシュメモリ６は、第１の半導体メモリ部品の一例であり、例えば、不揮発性メモリ、メモリ、又は記憶部とも称され得る。コントローラ７は、第２の半導体メモリ部品の一例であり、例えば、制御部とも称され得る。
【0021】
フラッシュメモリ６は、情報を記憶可能な電子部品であり、例えばＮＡＮＤ型フラッシュメモリである。なお、半導体記憶装置１は、ＮＯＲ型フラッシュメモリ、磁気抵抗メモリ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＭＲＡＭ）、相変化メモリ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＰＲＡＭ）、抵抗変化型メモリ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＲｅＲＡＭ）、又は強誘電体メモリ（Ｆｅｒｒｏｅ ｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＦｅＲＡＭ）のような他の不揮発性メモリを含んでも良い。
【0022】
コントローラ７は、図２に示すように基板５の上面（第１面）に実装されている。例えば、コントローラ７に設けられた複数の端子が、基板５の上面に設けられた複数の回路や電極に、半田によって電気的に接続される。コントローラ７は、基板５の下面（第２面）に実装されても良い。コントローラ７は、例えば、半導体記憶装置１を制御し、半導体記憶装置１と後述する図３に示すホスト装置４０との通信を制御する。
【0023】
接続コネクタ９は、例えば、プラグ、挿入部、または接続部とも称され得る。
接続コネクタ９は、突出壁部２０を通過してケース２から外部に突出され、外部に突出した部分が例えばケース２に装着可能な図示略のキャップ部材（蓋）により覆われる。
接続コネクタ９は、例えば、ＵＳＢ Ｔｙｐｅ‐Ｃ規格に準拠するオス接続コネクタ（プラグ）である。ＵＳＢ Ｔｙｐｅ－Ｃ規格は、例えば、ＵＳＢ２．０Ｔｙｐｅ－Ｃ規格、ＵＳＢ３．１Ｇｅｎ１Ｔｙｐｅ－Ｃ規格、及びＵＳＢ３．１Ｇｅｎ２Ｔｙｐｅ－Ｃ規格を含む。接続コネクタ９は、金属によって作製された偏平角筒型の挿入部２５と、挿入部２５の内部に設けられた接続基板２６とこの接続基板２６に沿って設けられた複数本（例えば４本）の接続端子２７を有する。挿入部２５の内部空間はその厚さ半分程度が接続基板２６で占められ、接続基板２６において挿入部２５の内部空間に面する側に４つの接続端子２７の先端側が配置される。
接続コネクタ９は、突出壁部２０を通過してケース２から外部に突出され、外部に突出した部分が例えばケース２に装着可能な図示略のキャップ部材（蓋）により覆われる。
接続コネクタ９は、例えば、ＵＳＢ Ｔｙｐｅ‐Ｃ規格に準拠するオス接続コネクタ（プラグ）である。ＵＳＢ Ｔｙｐｅ－Ｃ規格は、例えば、ＵＳＢ２．０Ｔｙｐｅ－Ｃ規格、ＵＳＢ３．１Ｇｅｎ１Ｔｙｐｅ－Ｃ規格、及びＵＳＢ３．１Ｇｅｎ２Ｔｙｐｅ－Ｃ規格を含む。接続コネクタ９は、金属によって作製された偏平角筒型の挿入部２５と、挿入部２５の内部に設けられた接続基板２６とこの接続基板２６に沿って設けられた複数本（例えば４本）の接続端子２７を有する。挿入部２５の内部空間はその厚さ半分程度が接続基板２６で占められ、接続基板２６において挿入部２５の内部空間に面する側に４つの接続端子２７の先端側が配置される。
【0024】
接続コネクタ９の挿入部２５は、例えば、ホスト装置側のＵＳＢコネクタ（メスコネクタ、ソケット）に挿入される。このとき、接続基板２６と接続端子２７がホスト装置側の接続口に挿入され、ホスト装置側の接続端子と半導体記憶装置１の接続端子２７が電気的に接続される。これにより、半導体記憶装置１とホスト装置を電気的に接続できる。
【0025】
本実施形態の半導体記憶装置１では、接続コネクタ９と第１基板５との間に平面視矩形状の第２基板８が配置されている。第２基板８は、Ｘ－Ｙ平面上に広がる平面視矩形状（四角形状）の基板であり、第１基板５と同等のＸ軸方向幅を有するが、Ｙ軸方向に第１基板５の数分の一程度の長さを有する。第２基板８は、図２に示すように、Ｙ軸方向長さよりＸ軸方向長さを長くした平面視四角形状に形成されている。第２基板８の幅（Ｘ軸方向の幅）は、接続コネクタ９の幅（Ｘ軸方向幅）より若干幅広に形成されている。
【0026】
第２基板８において、接続コネクタ９に近い端部側であって、第２基板８の幅方向（Ｘ軸方向）両端部にスリット状の挿通孔３０が形成されている。接続コネクタ９の挿入部２５において、第２基板８側の下縁部に第２基板８の端部を挿入するための切欠部３１が形成され、切欠部３１に望む挿入部２５の一部において下向きに突出して望むように係止片３２が形成されている。
【0027】
切欠部３１は、挿入部２５の下縁部全幅に至るように形成され、係止片３２は挿入部２５の幅方向両端側（Ｘ軸方向両端側）にそれぞれ形成されている。
図２に示すように第２基板８は、挿通孔３０に係止片３２を挿入するとともに、切欠部３１に第２基板８のＹ軸方向端部を挿入することで、接続コネクタ９に接続されている。
第２基板８の上面側には接続コネクタ９の４つの接続端子２７に個々に接続する端子パッド３３が設けられている。これら端子パッド３３は、第２基板８をその厚方向に貫通するビア等の上下接続導体を介し第２基板８の下面側に延出されている。
図２に示すように第２基板８は、挿通孔３０に係止片３２を挿入するとともに、切欠部３１に第２基板８のＹ軸方向端部を挿入することで、接続コネクタ９に接続されている。
第２基板８の上面側には接続コネクタ９の４つの接続端子２７に個々に接続する端子パッド３３が設けられている。これら端子パッド３３は、第２基板８をその厚方向に貫通するビア等の上下接続導体を介し第２基板８の下面側に延出されている。
【0028】
第２基板８と第１基板５の間にはこれら基板の厚みより若干広い程度の間隙Ｇが設けられ、この間隙Ｇの下方にフレキシブル配線基板等からなる可撓性導電部１０が配置されている。可撓性導電部１０には電気回路が形成され、この電気回路は、第２基板８の下面側の電気回路と第１基板５の下面側の電気回路にそれぞれはんだ付けなどの接続方法により接続されている。
【0029】
可撓性導電部１０の電気回路は、第２基板８の４つの端子パッド３３を介し接続コネクタ９の接続端子２７に電気的に接続されている。
可撓性導電部１０の電気回路は、第１基板５の下面側に延出され、第１基板５の下面側に形成されている電気回路に半田等の接合手段により接合されている。
可撓性導電部１０は、第１基板５に実装されているコントローラ７やフラッシュメモリ６に接続コネクタ９の接続端子２７を電気的に接続する接続導体として機能する。
可撓性導電部１０は、半導体メモリ部品としてのフラッシュメモリ６とコントローラ７を含む第１基板５における基板高さの範囲内に設けられている。
可撓性導電部１０の電気回路は、第１基板５の下面側に延出され、第１基板５の下面側に形成されている電気回路に半田等の接合手段により接合されている。
可撓性導電部１０は、第１基板５に実装されているコントローラ７やフラッシュメモリ６に接続コネクタ９の接続端子２７を電気的に接続する接続導体として機能する。
可撓性導電部１０は、半導体メモリ部品としてのフラッシュメモリ６とコントローラ７を含む第１基板５における基板高さの範囲内に設けられている。
【0030】
図１に示す半導体記憶装置１は、図３に示すノート型パーソナルコンピュータなどのホスト装置４０のホストコネクタ４１に接続して使用する。図３にホスト装置４０のホストコネクタ４１に対し接続されている半導体記憶装置１の状態を示す。
図３、図４に示す通り、机上などの水平面に設置したホスト装置４０においては、ホストコネクタ４１の差し込み口が水平横向きに設置されている。このため、半導体記憶装置１は接続コネクタ９を左向きとしてホストコネクタ４１の差し込み口に対しほぼ水平向きに基準姿勢で接続されている。
図３、図４に示す通り、机上などの水平面に設置したホスト装置４０においては、ホストコネクタ４１の差し込み口が水平横向きに設置されている。このため、半導体記憶装置１は接続コネクタ９を左向きとしてホストコネクタ４１の差し込み口に対しほぼ水平向きに基準姿勢で接続されている。
【0031】
ホスト装置４０に半導体記憶装置１を接続して使用中に、図３、図４の矢印に示すように下向きの外力が不意に半導体記憶装置１に作用することが考えられる。
この場合、作用する外力の大きさにもよるが、外力が大きい場合、図５に示すように、半導体記憶装置１は下向きに折れ曲がるように変形する。ホストコネクタ４１に挿入されている接続コネクタ９の挿入部２５は金属製で強度が高いため、樹脂製のケース２において接続コネクタ９との接合部に大きな曲げモーメント力が作用する。
この場合、作用する外力の大きさにもよるが、外力が大きい場合、図５に示すように、半導体記憶装置１は下向きに折れ曲がるように変形する。ホストコネクタ４１に挿入されている接続コネクタ９の挿入部２５は金属製で強度が高いため、樹脂製のケース２において接続コネクタ９との接合部に大きな曲げモーメント力が作用する。
【0032】
ケース２は樹脂製の第１ケース体１１と第２ケース体１２を溶着した構造であるため、上述の曲げモーメント力は第１ケース体１１と第２ケース体１２の溶着部Ｆを剥離するように作用する。第１ケース体１１と第２ケース体１２の溶着部Ｆの剥離強度より上述の曲げモーメント力が小さければ、半導体記憶装置１は上述の外力に耐えることができる。
第１ケース体１１と第２ケース体１２の溶着部Ｆの剥離強度より上述の曲げモーメント力が大きい場合、接続コネクタ９の近傍において第１ケース体１１と第２ケース体１２の溶着部Ｆが剥離する。溶着部Ｆが剥離すると上述の外力が、第１ケース体１１と第２ケース体１２を図５に示すように右端側を下向きとするように変形させる。
第１ケース体１１と第２ケース体１２の溶着部Ｆの剥離強度より上述の曲げモーメント力が大きい場合、接続コネクタ９の近傍において第１ケース体１１と第２ケース体１２の溶着部Ｆが剥離する。溶着部Ｆが剥離すると上述の外力が、第１ケース体１１と第２ケース体１２を図５に示すように右端側を下向きとするように変形させる。
【0033】
この変形により、接続コネクタ９の近傍の突出片２０Ａと突出片２０Ｂが分離し、ケース２の接続コネクタ９周りの溶着部Ｆが分離し、主に第２ケース体１２の接続コネクタ９周りが変形し、ケース２の傾斜を許容する。
この場合、第１基板５は第２基板８に対し可撓性導電部１０を介し接続されているので、第２基板８の姿勢は変化しないが、第１基板５は図５に示すように右端部側を下向きとして傾斜する。即ち、可撓性導電部１０を設けたことで第１基板５に対し外力が作用することを抑制し、第１基板５の破損を阻止できる。また、ケース２の溶着部Ｆの一部は剥離するが、外力を除去すると、第１ケース体１１と第２ケース体１２の剥離していない残りの溶着部Ｆの影響でケース２は変形前の元の状態に戻る。このため、第１ケース体１１と第２ケース体１２からなるケース２により、第１基板５と第２基板８を覆った元の構造に復帰できる。
この場合、第１基板５は第２基板８に対し可撓性導電部１０を介し接続されているので、第２基板８の姿勢は変化しないが、第１基板５は図５に示すように右端部側を下向きとして傾斜する。即ち、可撓性導電部１０を設けたことで第１基板５に対し外力が作用することを抑制し、第１基板５の破損を阻止できる。また、ケース２の溶着部Ｆの一部は剥離するが、外力を除去すると、第１ケース体１１と第２ケース体１２の剥離していない残りの溶着部Ｆの影響でケース２は変形前の元の状態に戻る。このため、第１ケース体１１と第２ケース体１２からなるケース２により、第１基板５と第２基板８を覆った元の構造に復帰できる。
【0034】
以上説明のように、図１、図２に示す構造の半導体記憶装置１であれば、ホスト装置４０に接続した状態において、万が一、下向きに強い外力が作用しても、ケース２の溶着部Ｆの一部を剥離させるだけで内部の第１基板５の損傷や折損を防止できる。
【0035】
この種の半導体記憶装置は、ホスト装置のホストコネクタに接続した状態でケースがホスト装置の外方に突出した状態となる。このため、ケースに不意に外力が作用すると、ケースあるいは接続コネクタの接続部分に外力が作用し、負荷の状況によってはケース内の基板が破損する場合がある。
これは半導体記憶装置が破壊されたこととなり、フラッシュメモリから情報を読み出しできなくなる。
これに対し、図１と図２に示す構造の半導体記憶装置１であるならば、ケース２の溶着部の一部を剥離させるだけの損傷となり、引き続きフラッシュメモリ６から情報を読み出すことができ、フラッシュメモリ６に情報を書き込むこともできる。
これは半導体記憶装置が破壊されたこととなり、フラッシュメモリから情報を読み出しできなくなる。
これに対し、図１と図２に示す構造の半導体記憶装置１であるならば、ケース２の溶着部の一部を剥離させるだけの損傷となり、引き続きフラッシュメモリ６から情報を読み出すことができ、フラッシュメモリ６に情報を書き込むこともできる。
【0036】
なお、第１ケース体１１と第２ケース体１２の溶着部の強度あるいは接着部の強度を必要以上に高くすると、前述の外力が作用した場合、第１ケース体１１あるいは第２ケース体１２を直接折損させてしまうおそれがある。このため、第１ケース体１１と第２ケース体１２の溶着強度あるいは接着強度は、第１ケース体１１あるいは第２ケース体１２の抗折強度より低くしておくことが望ましい。
即ち、外力が作用した場合、第１ケース体１１あるいは第２ケース体１２が折損するより前に、図５に示すように溶着部Ｆや接着部を剥離させる構成とする。この構成とすることで、本実施形態の半導体記憶装置１は、外力が作用した場合、図５に示すように確実に変形し、第１基板５の折損を防止できる。
即ち、外力が作用した場合、第１ケース体１１あるいは第２ケース体１２が折損するより前に、図５に示すように溶着部Ｆや接着部を剥離させる構成とする。この構成とすることで、本実施形態の半導体記憶装置１は、外力が作用した場合、図５に示すように確実に変形し、第１基板５の折損を防止できる。
【0037】
図６は、本発明に係る第２実施形態の半導体記憶装置の内部構造を示す斜視図である。
第２実施形態の半導体記憶装置において、図２に示す第１実施形態の半導体記憶装置１と同じ構成要素には同一の符号を付し、同一構成要素の説明は省略または簡略化する。
第２実施形態の半導体記憶装置において、第１基板５と第２基板８は切欠部６１により分離されている。切欠部６１の部分において第１基板５と第２基板８の間に間隙Ｇが形成されている。第１基板５の底部側（基板の厚さ方向下部側）と第２基板８の底部側（基板の厚さ方向下部側）には、基板接続部６２が設けられている。第１基板５の基板底部側と第２基板８の基板底部側は基板接続部６２を介し一体接続されている。
第２実施形態の半導体記憶装置において、図２に示す第１実施形態の半導体記憶装置１と同じ構成要素には同一の符号を付し、同一構成要素の説明は省略または簡略化する。
第２実施形態の半導体記憶装置において、第１基板５と第２基板８は切欠部６１により分離されている。切欠部６１の部分において第１基板５と第２基板８の間に間隙Ｇが形成されている。第１基板５の底部側（基板の厚さ方向下部側）と第２基板８の底部側（基板の厚さ方向下部側）には、基板接続部６２が設けられている。第１基板５の基板底部側と第２基板８の基板底部側は基板接続部６２を介し一体接続されている。
【0038】
第１基板５と第２基板８と基板接続部６２は同一の基板材料からなる。
第１基板５と第２基板８は切欠部６１を形成する前は、同一基板材料からなる同一厚さの１つの基板として構成されているが、第１基板５と第２基板８となる位置の境界部分に溝加工を行って切欠部６１を形成することにより、第１基板５と第２基板８を区分した構造を有する。
第１基板５と第２基板８は切欠部６１を形成する前は、同一基板材料からなる同一厚さの１つの基板として構成されているが、第１基板５と第２基板８となる位置の境界部分に溝加工を行って切欠部６１を形成することにより、第１基板５と第２基板８を区分した構造を有する。
【0039】
基板接続部６２は例えば０．２～０．３ｍｍ程度の厚さであり、基板接続部６２は、例えば、数回程度湾曲できる程度の可撓性を有する。また、基板接続部６２には、第１基板５に形成されている電気回路と第２基板８に形成されている電気回路を接続する配線６３が組み込まれている。従って、基板接続部６２は第１実施形態の可撓性導電部１０と類似の撓曲性を有し、基板接続部６２は、可撓性導電部を兼ねている。
【0040】
図６に示す内部構造を有する半導体記憶装置であるならば、第１実施形態の半導体記憶装置１と同様の作用効果を得ることができる。即ち、ホスト装置４０のホストコネクタ４１に接続した状態において、下向きに強い外力が作用すると、ケース２の溶着部Ｆが部分的に剥離しケース２が一部変形するものの、基板接続部６２が湾曲する。このことでケース２内の第１基板５が傾斜することを許容し、第１基板５の損傷を防止できる。
【0041】
なお、基板接続部６２は、例えば、数回程度湾曲できる程度の可撓性を有するが、繰り返し折り曲げるようなことがあると損傷するおそれがある。このため、ホスト装置４０に接続した状態において、一度下向きに強い外力を作用させた場合、できるだけ速やかにフラッシュメモリ６からの情報を読み出しておくことが好ましい。そして、その読出情報をホスト装置４０のＳＳＤ（ソリッドステートドライブ）あるいはＨＤＤ（ハードディスクドライブ）などの記憶装置にコピーしておくことが望ましい。
【0042】
図７は、本発明に係る第３実施形態の半導体記憶装置を示す斜視図である。
第３実施形態の半導体記憶装置において、図２に示す第１実施形態の半導体記憶装置１と同じ構成要素には同一の符号を付し、同一構成要素の説明は省略または簡略化する。
第３実施形態の半導体記憶装置７１において、ケース２の内部に収容されているモジュール３の構造は第１実施形態の半導体記憶装置１と同等である。即ち、モジュール３は、第１基板５と、フラッシュメモリ６と、コントローラ７と、第２基板８と、接続コネクタ９と、可撓性導電部１０を有し、これらの構造は第１実施形態の半導体記憶装置１と同等である。
第３実施形態の半導体記憶装置において、図２に示す第１実施形態の半導体記憶装置１と同じ構成要素には同一の符号を付し、同一構成要素の説明は省略または簡略化する。
第３実施形態の半導体記憶装置７１において、ケース２の内部に収容されているモジュール３の構造は第１実施形態の半導体記憶装置１と同等である。即ち、モジュール３は、第１基板５と、フラッシュメモリ６と、コントローラ７と、第２基板８と、接続コネクタ９と、可撓性導電部１０を有し、これらの構造は第１実施形態の半導体記憶装置１と同等である。
【0043】
第３実施形態の半導体記憶装置においては、ケース２の構造が第１実施形態の構造と異なる。ケース２において、基本構造は第１実施形態と同等であり、第１ケース体１１と第２ケース体１２が側壁１５、１８と、端部壁１６、１９を有し、突出壁部２０と突出部２１を有する構造も同等である。第１ケース体１１と第２ケース体１２が先に説明した溶着あるいは接着などの接合方法により接合されている構造も同等である。
【0044】
第３実施形態のケース２において異なっているのは、第１ケ－ス体１１の内部側４ヶ所に下向きの突起部７２が形成され、第２ケース体１２の内部側４ヶ所に上面側に向く凹部７３が形成されている点である。突起部７２は第１ケース体１１のケース板１３の下面側に形成された厚肉部７４から下向きに突出されている。凹部７３は、第２ケース体１２のケース板１７の上面側に形成された厚肉部７５の上面側に形成されている。
【0045】
ケース２において、端部壁１６、１９に近い側の突起部７２と凹部７３は、端部壁１６と側壁１５が交差するコーナー部分の内側、および、端部壁１９と側壁１８が交差するコーナー部分の内側に形成されている。ケース２において、接続コネクタ９に近い側の突起部７２と凹部７３は、第１基板５と第２基板８の境界であって、間隙Ｇを望む位置に、基板接続部６２の両側を挟むように形成されている。
第１基板５と第２基板８の境界部分には間隙Ｇと可撓性導電部１０が設けられるので、一例として可撓性導電部１０の幅を第１基板の幅より若干小さく形成する。これにより、可撓性導電部１０を幅狭とした分と間隙Ｇを合わせて、厚肉部７４、７５の設置スペースを確保し易い構成にできる。
第１基板５と第２基板８の境界部分には間隙Ｇと可撓性導電部１０が設けられるので、一例として可撓性導電部１０の幅を第１基板の幅より若干小さく形成する。これにより、可撓性導電部１０を幅狭とした分と間隙Ｇを合わせて、厚肉部７４、７５の設置スペースを確保し易い構成にできる。
【0046】
第３実施形態のケース２は、第１ケース体１１と第２ケース体１２を溶着あるいは接着した構造に加え、各凹部７３に各突起部７２を嵌合して嵌合部７６を構成することで第１ケース体１１と第２ケース体１２を接合している。
第３実施形態のケース２を備えた半導体記憶装置７１を図３に示すようにホスト装置４０のホストコネクタ４１に接続し、下向きの外力が作用した場合、図５に示した場合と同様に接続コネクタ９近くの溶着部Ｆが部分的に剥離する。この場合、第１ケース体１１と第２ケース体１２が変形するとともに、可撓性導電部１０の作用により第１基板５が下向きに傾斜できる点も第１実施形態と同様である。
第３実施形態のケース２を備えた半導体記憶装置７１を図３に示すようにホスト装置４０のホストコネクタ４１に接続し、下向きの外力が作用した場合、図５に示した場合と同様に接続コネクタ９近くの溶着部Ｆが部分的に剥離する。この場合、第１ケース体１１と第２ケース体１２が変形するとともに、可撓性導電部１０の作用により第１基板５が下向きに傾斜できる点も第１実施形態と同様である。
【0047】
図５に示す場合と同様に外力が作用した場合、第１ケース体１１と第２ケース体１２の変形に伴い、接続コネクタ９近くの突起部７２が凹部７３から外れるか、突起部７２が凹部７３から部分的に抜け出して、凹凸嵌合力が弱くなる。
ここで、外部からの外力を取り除き、ホストコネクタ４１に対する半導体記憶装置７１の姿勢が平行に戻ったならば、ホストコネクタ４１から半導体記憶装置７１を引き抜き、接続コネクタ９近くの凹部７３から外れた突起部７２を凹部７３に嵌合し直す。または、接続コネクタ９近くの凹部７３から外れかけた突起部７２を凹部７３に嵌合し直す。
このことで、第１ケース体１１と第２ケース体１２の嵌合状態を復元し、ケース２を元に近い状態に復元できる。
ここで、外部からの外力を取り除き、ホストコネクタ４１に対する半導体記憶装置７１の姿勢が平行に戻ったならば、ホストコネクタ４１から半導体記憶装置７１を引き抜き、接続コネクタ９近くの凹部７３から外れた突起部７２を凹部７３に嵌合し直す。または、接続コネクタ９近くの凹部７３から外れかけた突起部７２を凹部７３に嵌合し直す。
このことで、第１ケース体１１と第２ケース体１２の嵌合状態を復元し、ケース２を元に近い状態に復元できる。
【0048】
第１ケース体１１と第２ケース体１２の溶着あるいは接着に加え、凹部７３と突起部７２の凹凸嵌合で一体化したケース２を備えた構成を半導体記憶装置７１が備える。
この構成の半導体記憶装置７１であるならば、外力が作用した場合にケース２の接合部の一部が剥離したとして、凹部７３に対する突起部７２の再嵌合を行うことで、ケース２の状態を確実に復元できる効果がある。
この構成の半導体記憶装置７１であるならば、外力が作用した場合にケース２の接合部の一部が剥離したとして、凹部７３に対する突起部７２の再嵌合を行うことで、ケース２の状態を確実に復元できる効果がある。
【0049】
なお、第１ケース体１１と第２ケース体１２における突起部７２と凹部７３の設置位置は図７に示す例に限らない。
図７の例では、ケース２において第１ケース体１１側に突起部７２を設け、第２ケース体１２側に凹部７３を設けたが、第１ケース体１１側に凹部７３を設け、第２ケース体１２側に突起部７２を設けてもよい。
図７の例では、ケース２において第１ケース体１１側に突起部７２を設け、第２ケース体１２側に凹部７３を設けたが、第１ケース体１１側に凹部７３を設け、第２ケース体１２側に突起部７２を設けてもよい。
【0050】
複数の突起部７２と複数の凹部７３を設ける場合、一部の突起部７２を第１ケース体１１に設け、残りの突起部７２を第２ケース体１２側に設けることもできる。第１ケース体１１に設けた突起部７２に対向する第２ケース体１２側に凹部７３を設け、第１ケース体１１に設けた凹部７３に対向する第２ケース体１２側に突起部７２を設けることもできる。
第１ケース体１１と第２ケース体１２に設ける突起部７２の数と凹部７３の数も特に制限はなく、必要個数設けることができ、設置位置もケース２の内部であれば、いずれの位置であっても良い。
第１ケース体１１と第２ケース体１２に設ける突起部７２の数と凹部７３の数も特に制限はなく、必要個数設けることができ、設置位置もケース２の内部であれば、いずれの位置であっても良い。
【0051】
なお、前述の実施形態で用いた可撓性導電部は、フレキシブル基板や一般的な基板材料からなる可撓性導電部として説明したが、可撓性導電部は、絶縁被覆した複数本のフレキシブル導電ケーブルを用いても良い。複数本の導電ケーブルを介し第１基板５と第２基板８を電気的に接続し、第１基板５と第２基板８の間に間隙を設けた構造によって、先の実施形態と同様の効果を得ることができる。
【0052】
以上、複数の実施形態および変形例について説明したが、実施形態は上記例に限定されない。例えば、上述した２つ以上の実施形および変形例は、互いに組み合わされて実現されてもよい。
また、先の実施形態において、第１ケース体１１と第２ケース体１２を接合する場合、両者に対し、溶着や接着を行わず、上述の凹部と突起部を利用した凹凸嵌合のみで接合しても良い。
また、先の実施形態において、第１ケース体１１と第２ケース体１２を接合する場合、両者に対し、溶着や接着を行わず、上述の凹部と突起部を利用した凹凸嵌合のみで接合しても良い。
【0053】
以上、本発明の複数の実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0054】
１…半導体記憶装置、２…ケース（筐体）、３…モジュール、５…第１基板、６…フラッシュメモリ（半導体メモリ部品）、７…コントローラ（半導体メモリ部品）、８…第２基板、９…接続コネクタ、１０…可撓性導電部、Ｇ…間隙、１１…第１ケース体、１２…第２ケース体、４０…ホスト装置、４１…ホストコネクタ、５０…半導体記憶装置、６１…間隙、６２…基板接続部（可撓性導電部）、６３…配線、７１…半導体記憶装置、７２…突起部、７３…凹部、７６…嵌合部。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】