特開 2022-143670 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022143670

(43)【公開日】2022-10-03

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20220926BHJP

   H01L 21/3205 20060101ALI20220926BHJP

【ＦＩ】

H01L21/02 A

H01L21/88 Q

H01L21/88 P

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2021044319

(22)【出願日】2021-03-18

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】上田 勝博

(72)【発明者】

【氏名】山口 伸仁

(72)【発明者】

【氏名】諏訪 健一

【テーマコード（参考）】

5F033

【Ｆターム（参考）】

5F033HH04

5F033HH05

5F033HH09

5F033LL01

5F033LL09

5F033MM17

5F033PP15

5F033QQ08

5F033QQ11

5F033QQ19

5F033RR04

5F033SS11

5F033SS27

5F033VV12

5F033WW02

5F033WW04

(57)【要約】

【課題】半導体装置の製造において、工程数を削減することが好ましい。
【解決手段】半導体基板と、半導体基板上に設けられた絶縁膜と、絶縁膜上に設けられ、シリコン元素を含む金属配線と、絶縁膜上に設けられ、シリコン元素が主成分であるチップ識別部とを備える半導体装置を提供する。チップ識別部は、シリコン粒子の集合であってよい。チップ識別部において、それぞれのシリコン粒子が離れていてよい。シリコン粒子は、絶縁膜の上面に入りこんでいてよい。
【選択図】図２

【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板上に設けられた絶縁膜と、
前記絶縁膜上に設けられ、シリコン元素を含む金属配線と、
前記絶縁膜上に設けられ、シリコン元素が主成分であるチップ識別部と
を備える半導体装置。

【請求項2】

前記チップ識別部は、シリコン粒子の集合である
請求項１に記載の半導体装置。

【請求項3】

前記チップ識別部において、それぞれの前記シリコン粒子が離れている
請求項２に記載の半導体装置。

【請求項4】

前記シリコン粒子は、前記絶縁膜の上面に入りこんでいる
請求項２または３に記載の半導体装置。

【請求項5】

前記チップ識別部は、前記金属配線に含まれる金属元素を含む
請求項１から４のいずれか一項に記載の半導体装置。

【請求項6】

前記チップ識別部の高さは、前記金属配線の高さの６０％以下である
請求項１から５のいずれか一項に記載の半導体装置。

【請求項7】

前記金属配線に隣接して設けられ、シリコン元素が主成分である隣接部を更に備え、
前記隣接部の高さは、前記チップ識別部の高さと同一である
請求項１から６のいずれか一項に記載の半導体装置。

【請求項8】

前記チップ識別部は、多結晶シリコンを含む
請求項１から７のいずれか一項に記載の半導体装置。

【請求項9】

前記チップ識別部は、アモルファスシリコンを含む
請求項１から８のいずれか一項に記載の半導体装置。

【請求項10】

前記チップ識別部を覆う保護膜を更に備える
請求項１から９のいずれか一項に記載の半導体装置。

【請求項11】

前記金属配線の高さは、０．５μｍ以上でかつ５μｍ以下である
請求項１から１０のいずれか一項に記載の半導体装置。

【請求項12】

前記金属配線に含まれるシリコン元素の質量パーセント濃度は、０．５％以上でかつ１０％以下である
請求項１から１１のいずれか一項に記載の半導体装置。

【請求項13】

半導体基板上に絶縁膜を形成する段階と、
前記絶縁膜上にシリコン元素を含む金属膜を形成する段階と、
前記金属膜をエッチングし、金属配線を形成する段階と、
前記金属配線を形成する段階において生じたシリコン残渣をエッチングし、チップ識別部を形成する段階と
を備える半導体装置の製造方法。

【請求項14】

前記チップ識別部を形成する段階において、前記金属配線をレジストにより保護した状態で前記チップ識別部を形成する
請求項１３に記載の半導体装置の製造方法。

【請求項15】

前記金属配線を形成する段階において、前記金属膜をウェットエッチングする
請求項１３または１４に記載の半導体装置の製造方法。

【請求項16】

前記チップ識別部を形成する段階において、前記シリコン残渣をドライエッチングする
請求項１３から１５のいずれか一項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

従来から、チップを識別するためのチップ識別部を備える半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 特開平９－４５５９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0003】

半導体装置の製造において、工程数を削減することが好ましい。

【課題を解決するための手段】

【0004】

上記課題を解決するために、本発明の一つの態様においては、半導体装置を提供する。半導体装置は、半導体基板を備えてよい。半導体装置は、絶縁膜を備えてよい。絶縁膜は、半導体基板上に設けられてよい。半導体装置は、金属配線を備えてよい。金属配線は、絶縁膜上に設けられてよい。金属配線は、シリコン元素を含んでよい。半導体装置は、チップ識別部を備えてよい。チップ識別部は、絶縁膜上に設けられてよい。チップ識別部は、シリコン元素が主成分であってよい。

【0005】

チップ識別部は、シリコン粒子の集合であってよい。チップ識別部において、それぞれのシリコン粒子が離れていてよい。シリコン粒子は、絶縁膜の上面に入りこんでいてよい。

【0006】

チップ識別部は、金属配線に含まれる金属元素を含んでよい。チップ識別部の高さは、金属配線の高さの６０％以下であってよい。

【0007】

半導体装置は、隣接部を備えてよい。隣接部は、金属配線に隣接して設けられてよい。隣接部は、シリコン元素が主成分であってよい。隣接部の高さは、チップ識別部の高さと同一であってよい。

【0008】

チップ識別部は、多結晶シリコンを含んでよい。チップ識別部は、アモルファスシリコンを含んでよい。

【0009】

半導体装置は、保護膜を備えてよい。保護膜は、チップ識別部を覆ってよい。

【0010】

金属配線の高さは、０．５μｍ以上でかつ５μｍ以下であってよい。金属配線に含まれるシリコン元素の質量パーセント濃度は、０．５％以上でかつ１０％以下であってよい。

【0011】

本発明の第２の態様においては、半導体装置の製造方法を提供する。半導体装置の製造方法は、半導体基板上に絶縁膜を形成する段階を備えてよい。半導体装置の製造方法は、絶縁膜上にシリコン元素を含む金属膜を形成する段階を備えてよい。半導体装置の製造方法は、金属膜をエッチングし、金属配線を形成する段階を備えてよい。半導体装置の製造方法は、金属配線を形成する段階において生じたシリコン残渣をエッチングし、チップ識別部を形成する段階を備えてよい。

【0012】

チップ識別部を形成する段階において、金属配線をレジストにより保護した状態でチップ識別部を形成してよい。

【0013】

金属配線を形成する段階において、金属膜をウェットエッチングしてよい。チップ識別部を形成する段階において、シリコン残渣をドライエッチングしてよい。

【0014】

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0015】

【図1】本発明の一つの実施形態に係る半導体装置１００の一例を示す図である。

【図2】半導体装置１００の製造方法の一部を説明する図である。

【図3】本発明の他の実施形態に係る半導体装置２００の一例を示す図である。

【図4】半導体装置２００の製造方法の一部を説明する図である。

【図5】本発明の他の実施形態に係る半導体装置３００の一例を示す図である。

【図6】本発明の他の実施形態に係る半導体装置４００の一例を示す図である。

【図7】比較例にかかる半導体装置５００の一例を示す図である。

【図8】半導体装置５００の製造方法の一部を説明する図である。

【図9】半導体装置５００の製造方法の一部を説明する図である。

【発明を実施するための形態】

【0016】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、又、本発明に直接関係のない要素は図示を省略する。また、１つの図面において、同一の機能、構成を有する要素については、代表して符合を付し、その他については符合を省略する場合がある。

【0017】

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体モジュールの実装時における方向に限定されない。

【0018】

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。

【0019】

本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。

【0020】

図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す図である。本例において、半導体装置１００は、半導体基板１０、絶縁膜２０、金属配線３０およびチップ識別部４０を備える。図１において、半導体基板１０、絶縁膜２０、金属配線３０およびチップ識別部４０以外の半導体装置１００の構成を省略している。

【0021】

半導体装置１００は、一例として、インバータ等の電力変換装置として機能する。半導体装置１００は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードおよびこれらを組み合わせたＲＣ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ）－ＩＧＢＴ、並びにＭＯＳトランジスタ等を備えてもよい。また、半導体装置１００は、一例として、圧力センサとして機能する。半導体装置１００は、これらの例に限定されなくてよい。

【0022】

半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板であるが、半導体基板１０の材料はシリコンに限定されない。

【0023】

絶縁膜２０は、半導体基板１０上に設けられている。絶縁膜２０は、いわゆる層間絶縁膜であってよい。絶縁膜２０は、一例として、シリコン酸化膜である。絶縁膜２０は、ホウ素元素やリン元素を含んでいてもよい。なお、絶縁膜２０には、半導体基板１０と金属配線３０を接続するコンタクトホールを有していてもよい。また、絶縁膜２０の上面を上面２１とする。

【0024】

金属配線３０は、半導体基板１０と接続する配線である。金属配線３０は、絶縁膜２０上に設けられている。本例において、金属配線３０は、アルミニウムシリコン合金（ＡｌＳｉ）である。つまり、金属配線３０は、シリコン元素を含む。金属配線３０に含まれるシリコン元素の質量パーセント濃度は、一例として、０．５％以上でかつ１．５％以下である。なお、本明細書において、金属配線３０および金属膜は、ハッチングで示している。また、金属配線３０の上面を上面３１とする。

【0025】

チップ識別部４０は、上面視において識別可能な文字、記号等がパターニングされてよい。識別可能な文字、記号等とは、例えば、文字、規則的な形状、直線、曲線を含む。具体的には、チップ識別部４０には、複数の半導体装置１００を識別できるように半導体装置１００毎に割り振られた数字等がパターニングされている。例えば、チップ識別部４０には、半導体装置１００毎にナンバリングされた数字がパターニングされていてよい。また、チップ識別部４０には、複数の半導体装置１００の種類毎に割り振られた数字がパターニングされていてもよい。チップ識別部４０には、複数の半導体装置１００の性能毎に割り振られた数字がパターニングされていてもよい。チップ識別部４０を設けることにより、複数の半導体装置１００を識別可能である。

【0026】

チップ識別部４０は、絶縁膜２０上に設けられる。チップ識別部４０は、金属配線３０が設けられない領域に設けられてよい。チップ識別部４０は、金属配線３０と離れて設けられてよい。チップ識別部４０は、後述するシリコン粒子４４で構成されている。

【0027】

図２は、半導体装置１００の製造方法の一部を説明する図である。半導体装置１００の製造方法は、絶縁膜形成段階Ｓ１０１、金属膜形成段階Ｓ１０２、金属配線用レジスト形成段階Ｓ１０３、金属配線形成段階Ｓ１０４、チップ識別部用レジスト形成段階Ｓ１０５およびチップ識別部形成段階Ｓ１０６を備える。

【0028】

まず絶縁膜形成段階Ｓ１０１において、半導体基板１０上に絶縁膜２０を形成する。絶縁膜２０は、湿式化学酸化により形成されてよい。絶縁膜２０は、化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成されてよい。絶縁膜２０は、シリコンの熱酸化により形成されてよい。絶縁膜２０は、その他公知の方法により形成されてよい。なお、絶縁膜形成段階Ｓ１０１より前に、ＩＧＢＴ、ＭＯＳトランジスタ等が半導体基板１０に形成されてよい。

【0029】

次に金属膜形成段階Ｓ１０２において、絶縁膜２０の上面２１に金属膜３２を形成する。本例において、金属膜３２は、スパッタリングにより形成される。金属膜３２は、一例として、アルミニウムシリコン合金（ＡｌＳｉ）である。つまり、金属膜３２は、金属配線３０と同一の材料で形成されている。金属膜３２は、シリコン元素を含んでよい。金属配線３０は、金属膜３２を加工することにより形成される。形成される金属膜３２の厚みは、１．０μｍ以下であってよい。金属膜３２の高さ（厚み）は、一例として、０．５μｍである。

【0030】

金属配線用レジスト形成段階Ｓ１０３において、フォトリソグラフィーを実施する。つまり、金属膜３２の上面３３にレジスト６０のパターンを形成する。本例の金属配線用レジスト形成段階Ｓ１０３のフォトリソグラフィーでは、縮小マスクが用いられる。本明細書において、マスクパターンを縮小して露光するマスクを、縮小マスクとする。具体的には、レンズ縮小率が５倍で、縮小マスクを露光する。つまり、マスクパターンを１／５に縮小し、露光することができる。縮小マスクを用いることにより、微細な金属配線３０を形成することができる。縮小マスクを用いる場合は、ウェハ状の半導体基板１０に対して複数回露光してよい。

【0031】

金属配線形成段階Ｓ１０４において、金属配線３０を形成する。本例において、金属膜３２をエッチングすることにより、金属配線３０を形成する。本例では、金属配線形成段階Ｓ１０４において、金属膜３２をウェットエッチングする。本例において、ウェットエッチングに用いられる溶液は、酢酸である。ウェットエッチングに用いられる溶液は、酢酸に限定されない。なお、金属配線３０を形成した後、レジスト６０を除去する。

【0032】

金属膜３２は、シリコン元素を含む。したがって、金属膜３２をウェットエッチングすることにより、絶縁膜２０の上面２１にシリコン残渣４２が形成される。シリコン残渣４２は、シリコン粒子４４の集合である。絶縁膜２０の上面２１にシリコン残渣４２が残った状態であると、金属配線３０間を接続し、金属配線３０間がショートしてしまう恐れがある。したがって、シリコン残渣４２は、除去することが好ましい。なお、金属配線３０の近傍に形成されたシリコン残渣４２をシリコン残渣４２－１、チップ識別部４０が設けられる領域におけるシリコン残渣４２をシリコン残渣４２－２とする。

【0033】

チップ識別部用レジスト形成段階Ｓ１０５において、フォトリソグラフィーを実施する。つまり、シリコン残渣４２－２上にレジスト６２のパターンを形成する。本例のチップ識別部用レジスト形成段階Ｓ１０５のフォトリソグラフィーでは、通常マスクが用いられる。本明細書において、レンズ縮小率を１倍にして露光するマスクを、通常マスクとする。具体的には、レンズ縮小率が１倍で、通常マスクを露光する。つまり、マスクパターンを縮小せず、露光する。通常マスクを用いる場合は、ウェハ状の半導体基板１０に対して1回の露光としてよい。縮小マスクを使用した場合は、露光毎にチップ認識部が繰り返されて形成されるため、チップ識別ができない。通常マスクを用いることで、複数の半導体装置１００に対して1回の露光で個別のチップ認識部を形成することができる。また、金属配線３０を保護するため、金属配線３０の上面３１にも、レジスト６２のパターンが形成される。一方、シリコン残渣４２－１を除去するため、シリコン残渣４２－１上には、レジスト６２のパターンは形成されない。

【0034】

そして、チップ識別部形成段階Ｓ１０６において、チップ識別部４０を形成する。本例において、金属配線形成段階Ｓ１０４において生じたシリコン残渣４２－２をエッチングすることにより、チップ識別部４０を形成する。本例では、チップ識別部形成段階Ｓ１０６において、シリコン残渣４２－２をドライエッチングする。ドライエッチングは、例えば、フッ素や塩素を含むガス、プラズマ等を用いて実施される。ドライエッチングは、公知の方法で実施されてよい。なお、チップ識別部４０を形成した後、レジスト６２を除去する。

【0035】

チップ識別部形成段階Ｓ１０６において、金属配線３０をレジスト６２により保護した状態でチップ識別部４０を形成する。金属配線３０をレジスト６２により保護することにより、ドライエッチングによる金属配線３０へのダメージを抑制することができる。また、シリコン残渣４２－１上には、レジスト６２のパターンは形成されないため、シリコン残渣４２－１を除去することができる。

【0036】

本例において、チップ識別部形成段階Ｓ１０６において、シリコン残渣４２－２により、チップ識別部４０を形成する。したがって、チップ識別部４０の形成と金属膜３２間のシリコン残渣４２－１の除去を同一の工程で実施することができる。そのため、工程数を削減することができる。つまり、金属配線３０間のシリコン残渣４２－１を除去する工程において、シリコン残渣４２－２を使ってチップ識別部４０を形成することができる。

【0037】

チップ識別部形成段階Ｓ１０６の後、熱処理により、金属配線３０を活性化させてよい。また、別途金属配線３０上に、層間絶縁膜、金属膜、ポリイミド膜等のパッシベーション膜を設けてもよい。

【0038】

チップ識別部４０は、シリコン残渣４２－２によって形成される。したがって、チップ識別部４０は、シリコン元素が主成分である。チップ識別部４０の主成分がシリコン元素であるとは、チップ識別部４０の質量パーセント濃度の５０％以上がシリコン元素であることであってよい。チップ識別部４０の主成分がシリコン元素であるとは、チップ識別部４０の質量パーセント濃度の９０％以上がシリコン元素であることであってよい。また、チップ識別部４０の主成分がシリコン元素であるとは、チップ識別部４０の質量パーセント濃度の９５％以上がシリコン元素であることであってよい。本例において、チップ識別部４０は、シリコン粒子４４の集合である。つまり、チップ識別部４０は、略全部がシリコン元素で形成されている。図１で示すように、それぞれのシリコン粒子４４は、離れている。一部のシリコン粒子４４は、他のシリコン粒子４４と接していてもよい。

【0039】

また、チップ識別部４０は、金属配線３０に含まれる金属元素を含んでよい。本例において、チップ識別部４０は、アルミニウム元素を含んでもよい。他の例として、チップ識別部４０は、銅元素等、その他金属配線を構成する金属元素を含んでよい。チップ識別部４０は、シリコン残渣４２－２から形成されるため、金属配線３０に含まれる金属元素を含む。

【0040】

チップ識別部４０は、多結晶シリコン（ポリシリコン）を含んでよい。つまり、シリコン残渣４２は、多結晶シリコンを含んでよい。チップ識別部４０は、アモルファスシリコン（非晶質シリコン）を含んでよい。つまり、シリコン残渣４２は、アモルファスシリコンを含んでよい。シリコン残渣４２が多結晶シリコンやアモルファスシリコンの場合でも、適宜エッチングすることによりチップ識別部４０を形成することができる。また、形成されたシリコン残渣４２が後の工程で酸化される、または常温で酸化することにより酸素を含んでもよい。

【0041】

また、図１で示すようにシリコン残渣４２の高さＴ１は、金属配線３０の高さＴ２と比べて小さい。つまり、チップ識別部４０の高さＴ１は、金属配線３０の高さＴ２と比べて小さくてよい。ここで、チップ識別部４０の高さＴ１は、チップ識別部４０の最大の高さであってよい。また、金属配線３０の高さＴ２は、金属配線３０の最大の高さであってよい。チップ識別部４０の高さＴ１は、金属配線３０の高さＴ２の６０％以下であってよい。チップ識別部４０の高さＴ１は、金属配線３０の高さＴ２の１０％以下であってよい。チップ識別部４０の高さＴ１は、金属配線３０の高さＴ２の５％以下であってよい。チップ識別部４０の高さＴ１は、金属配線３０の高さＴ２の１％以下であってよい。チップ識別部４０がシリコン残渣４２で形成されているため、チップ識別部の高さＴ１は、金属配線３０の高さＴ２と比べて小さい。

【0042】

本例では金属膜３２（つまり、金属配線３０）の高さＴ２は０．５μｍであると説明したが、金属配線３０の高さは、１μｍ以上であってよい。金属配線３０の高さＴ２を大きくすることにより、形成されるシリコン残渣４２の高さＴ１を大きくすることができる。シリコン残渣４２の高さＴ１を大きくすることで、チップ識別部４０を認識しやすくなる。またこの場合、金属配線３０の高さＴ２は、５μｍ以下にすることが好ましい。

【0043】

本例では金属配線３０に含まれるシリコン元素の質量パーセント濃度は、０．５％以上でかつ１．５％以下であると説明したが、金属配線３０に含まれるシリコン元素の質量パーセント濃度は、２％以上であってよい。金属配線３０に含まれるシリコン元素の質量パーセント濃度を大きくすることで、形成されるシリコン残渣４２の高さＴ１を大きくすることができる。したがって、チップ識別部４０を認識しやすくなる。また、金属配線３０に含まれるシリコン元素の質量パーセント濃度を大きくしすぎると、金属配線３０の特性が劣化する可能性がある。したがって、金属配線３０に含まれるシリコン元素の質量パーセント濃度は、１０％以下にすることが好ましい。

【0044】

図３は、本発明の他の実施形態に係る半導体装置２００の一例を示す図である。図３の半導体装置２００は、隣接部５０を備える点で、図１の半導体装置１００とは異なる。図３の半導体装置２００のそれ以外の構成は、図１の半導体装置１００と同一であってよい。なお、図３の半導体装置２００では、説明のため、図１の半導体装置１００から金属配線３０の一部を省略している。

【0045】

図２のチップ識別部用レジスト形成段階Ｓ１０５において、金属配線３０の上面３１にレジスト６２のパターンが形成され、シリコン残渣４２－１上には、レジスト６２のパターンは形成されないと説明した。金属配線３０は、縮小マスクで形成された微細なパターンであり、チップ識別部用レジスト形成段階Ｓ１０５の通常マスクを使用し金属配線３０の上面３１にのみレジスト６２のパターンを設けた場合、レジスト６２のパターンにずれが生じる可能性がある。レジスト６２のパターンにずれが生じた場合、エッチングの際、金属配線３０にダメージを与えてしまう。したがって、金属配線３０に隣接したシリコン残渣４２－１上にも、レジスト６２が設けられることが好ましい。

【0046】

本例において、隣接部５０は、金属配線３０に隣接して設けられる。隣接部５０は、金属配線３０からの距離が５μｍ以下である範囲に設けられることが好ましい。つまり、隣接部５０と隣接部５０と最も近い金属配線３０との最長距離Ｄ１は、５μｍ以下である。この場合、例えば金属配線３０間の距離Ｄ２が１０μｍの場合でも、それぞれの隣接部５０が接続することがなく、金属配線３０間がショートするのを防ぐことができる。

【0047】

隣接部５０は、チップ識別部４０と同一の工程により形成されてよい。つまり、隣接部５０も、シリコン残渣４２により形成されてよい。したがって、隣接部５０は、シリコン元素が主成分であってよい。つまり、隣接部５０は、シリコン粒子４４の集合であってよい。

【0048】

また、隣接部５０の高さＴ３は、チップ識別部の高さＴ１と同一であってよい。隣接部５０の高さＴ３は、隣接部５０の最大の高さであってよい。また、隣接部５０の高さＴ３とチップ識別部の高さＴ１が同一であるとは、５０％以上の誤差を含んでよい。

【0049】

図４は、半導体装置２００の製造方法の一部を説明する図である。図４において、図２のチップ識別部用レジスト形成段階Ｓ１０５の他の例を示している。

【0050】

本例において、図２のチップ識別部用レジスト形成段階Ｓ１０５と異なり、レジスト６２は、金属配線３０に隣接したシリコン残渣４２－１上にも形成されている。このようにレジスト６２を形成することにより、隣接部５０を設けることができる。

【0051】

図５は、本発明の他の実施形態に係る半導体装置３００の一例を示す図である。図５の半導体装置３００は、シリコン粒子４４が絶縁膜２０の上面２１に入りこんでいる点で、図１の半導体装置１００とは異なる。図５の半導体装置３００のそれ以外の構成は、図１の半導体装置１００と同一であってよい。

【0052】

本例では、シリコン粒子４４が絶縁膜２０の上面２１に入りこんでいる。本例のように、チップ識別部４０を形成するすべてのシリコン粒子４４が絶縁膜２０の上面２１に入り込んでもよい。チップ識別部４０を形成する一部のシリコン粒子４４が絶縁膜２０の上面２１に入り込み、他の一部のシリコン粒子４４が図１のように絶縁膜２０の上面２１に設けられてもよい。

【0053】

図６は、本発明の他の実施形態に係る半導体装置４００の一例を示す図である。図６の半導体装置４００は、チップ識別部４０を覆う保護膜７０を備える点で、図１の半導体装置１００とは異なる。図６の半導体装置４００のそれ以外の構成は、図１の半導体装置１００と同一であってよい。

【0054】

本例では、半導体装置４００は、チップ識別部４０を覆う保護膜７０を備える。保護膜７０は、絶縁膜２０および金属配線３０を覆っていてよい。保護膜７０は、金属配線３０と電気的に接続するボンディングパット部（不図示）を露出する開口を備えていてよい。保護膜７０は、ポリイミド膜等であってよい。保護膜７０を備えることで、チップ識別部４０を保護することができる。保護膜７０は、チップ識別部４０の形状に沿った凹凸を有してよい。また、保護膜７０を備えることで、チップ識別部４０の視認性を向上することができる。

【0055】

図７は、比較例にかかる半導体装置５００の一例を示す図である。図７の半導体装置５００は、チップ識別部８０が金属膜３２で形成されている（チップ識別部８０がハッチングで示されている）点で、図１の半導体装置１００とは異なる。図７の半導体装置５００のそれ以外の構成は、図１の半導体装置１００と同一であってよい。

【0056】

図８、図９は半導体装置５００の製造方法の一部を説明する図である。半導体装置５００の製造方法は、絶縁膜形成段階Ｓ２０１、金属膜形成段階Ｓ２０２、金属配線用レジスト形成段階Ｓ２０３、金属配線形成段階Ｓ２０４、チップ識別部用レジスト形成段階Ｓ２０５、チップ識別部形成段階Ｓ２０６、シリコン残渣除去用レジスト形成段階Ｓ２０７およびシリコン残渣除去段階Ｓ２０８を備える。図８では、絶縁膜形成段階Ｓ２０１、金属膜形成段階Ｓ２０２、金属配線用レジスト形成段階Ｓ２０３および金属配線形成段階Ｓ２０４を示している。また、図９では、チップ識別部用レジスト形成段階Ｓ２０５、チップ識別部形成段階Ｓ２０６、シリコン残渣除去用レジスト形成段階Ｓ２０７およびシリコン残渣除去段階Ｓ２０８を示している。

【0057】

図８の絶縁膜形成段階Ｓ２０１は、図２の絶縁膜形成段階Ｓ１０１と同一であってよい。図８の金属膜形成段階Ｓ２０２は、図２の金属膜形成段階Ｓ１０２と同一であってよい。

【0058】

図８の金属配線用レジスト形成段階Ｓ２０３において、フォトリソグラフィーを実施する。つまり、金属膜３２の上面３３にレジスト６０のパターンを作成する。本例の金属配線用レジスト形成段階Ｓ２０３のフォトリソグラフィーでは、縮小マスクが用いられる。縮小マスクを用いることにより、微細な金属配線３０を形成することができる。また、本例において、図２の金属配線用レジスト形成段階Ｓ１０３と異なり、チップ識別部８０が形成される領域もレジスト６０で覆われる。

【0059】

図８の金属配線形成段階Ｓ２０４において、金属配線３０を形成する。本例において、金属膜３２をエッチングすることにより、金属配線３０を形成する。本例では、金属配線形成段階Ｓ２０４において、金属膜３２をウェットエッチングする。本例において、ウェットエッチングに用いられる溶液は、酢酸である。ウェットエッチングに用いられる溶液は、酢酸に限定されない。また、本例において、図２の金属配線形成段階Ｓ１０４と異なり、チップ識別部８０が形成される領域にも金属膜３２が設けられている。本例では、チップ識別部８０が形成される領域の金属膜３２を金属膜３２－１とする。なお、金属配線３０を形成した後、レジスト６０を除去する。

【0060】

図９のチップ識別部用レジスト形成段階Ｓ２０５において、フォトリソグラフィーを実施する。本例では、金属膜３２－１の上面３３にレジスト６２のパターンを形成する。本例のチップ識別部用レジスト形成段階Ｓ２０５のフォトリソグラフィーでは、通常マスクが用いられる。また、金属配線３０を保護するため、金属配線３０の上面３１にも、レジスト６２のパターンが作成される。

【0061】

そして、図９のチップ識別部形成段階Ｓ２０６において、チップ識別部８０を形成する。本例において、金属配線形成段階Ｓ２０４と同様に、金属膜３２－１をエッチングすることにより、金属配線３０を形成する。本例では、金属配線形成段階Ｓ２０６において、金属膜３２－１をウェットエッチングする。本例において、ウェットエッチングに用いられる溶液は、酢酸である。ウェットエッチングに用いられる溶液は、酢酸に限定されない。なお、チップ識別部８０を形成した後、レジスト６２を除去する。

【0062】

図９のチップ識別部用レジスト形成段階Ｓ２０７において、フォトリソグラフィーを実施する。本例では、金属配線３０の上面３１およびチップ識別部８０の上面４１にレジスト６４のパターンを形成する。本例のチップ識別部用レジスト形成段階Ｓ２０７のフォトリソグラフィーでは、通常マスクまたは縮小マスクが用いられる。

【0063】

シリコン残渣除去段階Ｓ２０８において、金属配線形成段階Ｓ２０４およびチップ識別部形成段階Ｓ２０６において生じたシリコン残渣４２をエッチングする。本例では、シリコン残渣除去段階Ｓ２０８において、シリコン残渣４２をドライエッチングする。ドライエッチングは、例えば、フッ素や塩素を含むガス、プラズマ等を用いて実施される。ドライエッチングは、公知の方法で実施されてよい。

【0064】

半導体装置１００の製造方法と半導体装置５００の製造方法を比較すると、半導体装置５００の製造方法は、工程数が多い。これは、半導体装置５００の製造方法ではチップ識別部形成段階Ｓ２０６およびシリコン残渣除去段階Ｓ２０８を実施するために、２回のフォトリソグラフィー工程を実施しているためである。一方、半導体装置１００の製造方法では、チップ識別部形成段階Ｓ１０６において、チップ識別部４０の形成とシリコン残渣４２の除去を同一の工程で実施している。したがって、フォトリソグラフィー工程を少なくすることができ、工程数を削減することが可能である。

【0065】

なお、金属配線用レジスト形成段階Ｓ２０３とチップ識別部用レジスト形成段階Ｓ２０５を同一の工程で実施すれば、工程数を削減できるが、レジスト６０のパターンは複数の半導体装置１００で共通なのに対し、レジスト６２のパターンは半導体装置１００毎に異なる。このため、レジスト６０のマスクと、レジスト６２のマスクをそれぞれ用意して、それぞれフォトリソグラフィーを行わなければならない。また、金属配線用レジスト形成段階Ｓ２０３において使用される縮小マスクとチップ識別部用レジスト形成段階Ｓ２０５において使用される通常マスクで、露光する場合のレンズ縮小率がそれぞれ異なる。したがって、金属配線用レジスト形成段階Ｓ２０３とチップ識別部用レジスト形成段階Ｓ２０５を通常マスクを用いて同一の工程で実施すると、金属配線３０の加工精度が落ちてしまう。本例の半導体装置１００の製造方法では、金属配線３０の加工精度を低下させずに工程数の削減が可能である。

【0066】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【符号の説明】

【0067】

１０・・半導体基板、２０・・絶縁膜、２１・・上面、３０・・金属配線、３１・・上面、３２・・金属膜、３３・・上面、４０、８０・・チップ識別部、４１・・上面、４２・・シリコン残渣、４４・・シリコン粒子、５０・・隣接部、６０・・レジスト、６２・・レジスト、６４・・レジスト、７０・・保護膜、１００・・半導体装置、２００・・半導体装置、３００・・半導体装置、４００・・半導体装置、５００・・半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】