IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 東芝メモリ株式会社の特許一覧

特開2022-144220半導体装置の製造方法およびエッチング方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022144220
(43)【公開日】2022-10-03
(54)【発明の名称】半導体装置の製造方法およびエッチング方法
(51)【国際特許分類】
   H01L 21/3065 20060101AFI20220926BHJP
   H01L 21/768 20060101ALI20220926BHJP
   H01L 27/11582 20170101ALI20220926BHJP
   H01L 21/336 20060101ALI20220926BHJP
【FI】
H01L21/302 105A
H01L21/90 B
H01L27/11582
H01L29/78 371
【審査請求】未請求
【請求項の数】8
【出願形態】OL
(21)【出願番号】P 2021045133
(22)【出願日】2021-03-18
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(72)【発明者】
【氏名】石野 嵩弥
【テーマコード(参考)】
5F004
5F033
5F083
5F101
【Fターム(参考)】
5F004AA02
5F004DA00
5F004DA23
5F004DA24
5F004DA26
5F004DB03
5F004DB07
5F004EA28
5F004EB01
5F033HH19
5F033JJ19
5F033KK19
5F033NN08
5F033PP06
5F033QQ09
5F033QQ10
5F033QQ13
5F033QQ15
5F033QQ19
5F033QQ37
5F033RR04
5F033RR06
5F033SS04
5F033SS11
5F033TT07
5F033VV06
5F033VV16
5F033XX04
5F083EP18
5F083EP23
5F083EP76
5F083GA10
5F083GA27
5F083JA05
5F083JA19
5F083KA01
5F083LA21
5F083MA06
5F083MA16
5F083PR03
5F101BA45
5F101BB05
5F101BD16
5F101BD30
5F101BD34
5F101BH14
(57)【要約】
【課題】アスペクト比が異なるコンタクトホールを好適に加工することのできる半導体装置の製造方法を提供する。
【解決手段】本実施形態の半導体装置は、酸化シリコンを含む第1絶縁層と窒化シリコンを含む第2絶縁層を交互に積層した積層構造を形成し、前記積層構造にアスペクト比が異なる複数のコンタクトホールを形成する、ことを含み、前記複数のコンタクトホールの形成は、前記第1絶縁層をエッチングする第1ステップと、前記第2絶縁層をエッチングする第2ステップと、を有し、前記第2ステップでは、エッチングガスとして、炭素、水素、フッ素を含むCHFガスと、水素の混合ガスを用いる。
【選択図】図6B
【特許請求の範囲】
【請求項1】
酸化シリコンを含む第1絶縁層と窒化シリコンを含む第2絶縁層を交互に積層した積層構造を形成し、
前記積層構造にアスペクト比が異なる複数のコンタクトホールを形成する、ことを含み、
前記複数のコンタクトホールの形成は、前記第1絶縁層をエッチングする第1ステップと、前記第2絶縁層をエッチングする第2ステップと、を有し、
前記第2ステップでは、エッチングガスとして、炭素、水素、フッ素を含むCHFガスと、水素の混合ガスを用いる、半導体装置の製造方法。
【請求項2】
前記CHFガスは、炭素数が3以上である請求項1記載の半導体装置の製造方法。
【請求項3】
前記CHFガスは、CHFを含む請求項1または2記載の半導体措置の製造方法、
【請求項4】
前記CHFガスと水素の混合比は1:1~1:2の範囲にある請求項1乃至3のいずれかに記載の半導体装置の製造方法。
【請求項5】
形成された前記コンタクトホールの底面および側面に絶縁膜を形成し、その後、前記コンタクトホールの底面の前記絶縁膜を除去するとともに前記側面に前記絶縁膜を残置し、前記コンタクトホールに金属材で埋め込み、その後、前記第2絶縁層をウェットエッチングにより除去し、除去された第2絶縁層の後に配線層を形成する請求項1乃至4のいずれかに記載の半導体装置の製造方法。
【請求項6】
窒化シリコンを含む被加工膜を用意し、
炭素、水素、フッ素を含み、炭素数が3以上であるCHFガスと、水素の混合ガスを用いて、前記被加工膜をエッチングする、
エッチング方法。
【請求項7】
前記CHFガスは、CHFを含む請求項6に記載のエッチング方法、
【請求項8】
前記CHFガスと水素の混合比は1:1~1:2の範囲にある請求項6または7のいずれかに記載のエッチング方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置の製造方法およびエッチング方法に関する。
【背景技術】
【0002】
導電層と絶縁層が交互に積層された積層構造を有する半導体装置が知られている。この積層構造の形成においては、第1絶縁層と犠牲層となる第2絶縁層を交互に積層した構造を作成し、各第2絶縁層に達するコンタクトホールを形成し、これらのコンタクトホールを例えば金属で埋め込み、その後、第2絶縁層を導電体層に置き換えることが行われる。
【0003】
これらのコンタクトホールを形成する場合、高アスペクト比を有する第1コンタクトホールと低アスペクト比を有する第2コンタクトホールは同時に加工される。この場合、第2コンタクトホールの加工時にエッチングストッパとなる所望の第2絶縁層に突き抜けが生じる場合がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2009-16400号公報
【特許文献2】特開2020―43239号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本実施形態は、アスペクト比が異なるコンタクトホールを好適に加工することのできる半導体装置の製造方法およびエッチング方法を提供する。
【課題を解決するための手段】
【0006】
本実施形態による半導体装置の製造方法は、酸化シリコンを含む第1絶縁層と窒化シリコンを含む第2絶縁層を交互に積層した積層構造を形成し、前記積層構造にアスペクト比が異なる複数のコンタクトホールを形成する、ことを含み、前記複数のコンタクトホールの形成は、前記第1絶縁層をエッチングする第1ステップと、前記第2絶縁層をエッチングする第2ステップと、を有し、前記第2ステップでは、エッチングガスとして、炭素、水素、フッ素を含むCHFガスと、水素の混合ガスを用いる。
【図面の簡単な説明】
【0007】
図1】一実施形態による半導体装置を示す斜視図。
図2】積層配線構造体を示す断面図。
図3図3Aおよび3Bはそれぞれ、一実施形態の半導体装置の製造工程を示す平面図および断面図。
図4図4Aおよび4Bはそれぞれ、一実施形態の半導体装置の製造工程を示す平面図および断面図。
図5図5Aおよび5Bはそれぞれ、一実施形態の半導体装置の製造工程を示す平面図および断面図。
図6図6Aおよび6Bはそれぞれ、一実施形態の半導体装置の製造工程を示す平面図および断面図。
図7】一実施形態の半導体装置の製造工程を示す断面図。
図8】一実施形態の半導体装置の製造工程を示す断面図。
図9】一実施形態の半導体装置の製造工程を示す断面図。
図10】一実施形態の半導体装置の製造工程を示す断面図。
図11】エッチングレートのアスペクト比依存性を示すグラフ。
図12】CxHyFzガスおよびこのガスに水素添加下ガスのエッチングレートを示すグラフ。
【発明を実施するための形態】
【0008】
以下、実施形態について図面を参照して説明する。図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。本明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0009】
(実施形態)
図1は本実施形態に係る半導体装置のメモリセル領域MCRと引き出し領域HURの構成を示す斜視図である。図が錯綜するのを防ぐため、導電性を有する部材を示し、図中のハッチングを省略してある。図1で部材が示されていない部分には、酸化シリコン等の絶縁材料を用いて絶縁されている。
【0010】
メモリセル領域MCRには、シリコン単結晶を用いた半導体基板10上にメモリセルアレイ110が形成されている。メモリセルアレイ110は、半導体基板10の表面に対して平行に伸びる絶縁層と複数の導電層18を有する。メモリセルアレイ110は、これら複数の絶縁層と複数の導電層とが交互に積層された積層構造を有する。図1では導電層が4層しか示されていないが、33層、65層というようにさらに多数の層が積層される。これら導電層18はトランジスタに接続されたソース側セレクトゲート線、ワード線、またはドレイン側セレクトゲート線に対応する。
【0011】
メモリセル領域MCRには、複数の絶縁層と複数の導電層18を貫通するメモリピラー13が形成される。メモリピラー13は円筒状であり、外周側から中心側に向かって、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、アモルファス又は多結晶シリコン膜、酸化シリコン膜が積層されている。導電層18で囲まれた部分は、窒化シリコン膜にキャリアをトラップする不揮発性のメモリセルの一部として機能する。
【0012】
引き出し領域HURには、シリコン単結晶を用いた半導体基板10上に積層配線構造体120が形成されている。引き出し領域HURにも、メモリセル領域MCRから延在する複数の絶縁層と複数の導電層18とが形成されている。積層配線構造体120は、半導体基板10の表面に対して平行に伸びる絶縁層および導電層18を有する。積層配線構造体120は、これら複数の絶縁層と複数の導電層18が交互に積層された積層体を有する。図中では導電層が4層しか示されていないが、33層、65層というようにさらに多数の層が積層されることは前述したとおりである。そして、これら導電層18は引き出し領域HURにおいては、メモリセル領域MCRのワード線、ソース側セレクトゲート線、またはドレイン側セレクトゲート線から引き出された配線に対応する。
【0013】
引き出し領域HURにおいて、導電層18は、それぞれ対応するコンタクトプラグ50‘に接続される。各コンタクトプラグ50‘は、複数の絶縁層と複数の導電層18を貫通するコンタクトホールを形成することにより積層配線構造体120の上に引き出される。
【0014】
コンタクトプラグ50‘は、メモリピラー13よりも直径が大きく、断面積が大きい。また、コンタクトプラグ50‘は、メモリピラー13よりも配置密度が小さい。言い換えると、コンタクトプラグ50‘は、メモリピラー13のように狭い面積に高密度に配置する必要がない。
【0015】
(積層配線構造体の構成)
図2は、積層配線構造体120の構成を示す断面図である。なお、図2では図1におけるコンタクトプラグ50‘をコンタクトプラグ50,51,52,53,54,55として図示する。積層配線構造体120は、半導体基板10上に積層された複数の導電層18を有する。複数の導電層18は、複数の絶縁層12と交互に、半導体基板10の主面に対して垂直な方向(積層方向)に周期的に積層されている。各々の導電層18は単層である。つまり、1つの導電層18について断面形状を観察した場合、導電層18の膜厚方向(Z方向)に単一の材料が連続していてよい。また、1つの導電層18内部に界面は存在しなくてよい。導電層18の材料は例えばタングステンであってもよい。
【0016】
積層方向に隣接する導電層18と導電層18との間に、絶縁層12が形成されている。半導体基板10と最下層の導電層18との間にも絶縁層12が形成されている。積層方向に隣接する導電層18は互いに絶縁されていればよく、絶縁層12の材料は例えば二酸化シリコン(SiO)であり、TEOS(Tetra Ethyl Ortho Silicate)を原料として形成される酸化シリコンであってもよい。絶縁層12は例えばCVD(Chemical Vapor Deposition)装置を用いて堆積される。
【0017】
コンタクトプラグ50~55のうちの1つは後述するコンタクトホールの底部においていずれか1層の導電層18と接続されている。すなわち、コンタクトプラグ50~55はそれぞれ、積層配線構造体120上面からの長さが異なる。コンタクトプラグ50~55はいずれも円柱形であり、コンタクトプラグ50~55の材料は例えばタングステンなどの金属であってもよい。
【0018】
コンタクトプラグ50~55は、貫通する上層の導電層12と絶縁されている。コンタクトプラグ50~55側面には絶縁膜41aが円筒状に形成されている。すなわち、コンタクトプラグ50~55の側面は、絶縁膜41aで覆われている。絶縁膜41aの材料は例えば二酸化シリコン(SiO)、またはTEOSなどの酸化シリコンであってもよい。
【0019】
(積層配線構造体の製造方法)
本実施形態による半導体装置の積層配線構造体120の製造方法について図3A乃至図6Bを参照して説明する。図3Bに示すように、シリコン基板(またはシリコン層)10上に第1絶縁層12と、犠牲層となる第2絶縁層14とを交互に積層した積層構造11を形成する。第1絶縁層12は、例えば酸化シリコンを含み、第2絶縁層14は例えば窒化シリコンを含む。この積層構造11上に例えば酸化シリコンを含む絶縁層16を形成し、この絶縁層16上にマスク200を形成する。フォトリソグラフィー技術を用いてマスク200にホール210、220を形成する(図3A、3B)。図3Aは平面図を示し、図3Bは断面図を示す。
【0020】
続いて、図4A、4Bに示すように、マスク200を用いて絶縁層16および積層構造11に対して,例えばRIE(Reactive Ion Etching)を行い、積層構造11の上層から2番目の第2絶縁層に達するコンタクトホール20、22を形成する(図4A、4B)。図4Aは平面図を示し、図4Bは断面図を示す。このエッチング加工においては、窒化シリコンを含む犠牲層となる第2絶縁層14をエッチングするステップと、酸化シリコンを含む第1絶縁層12をエッチングするステップと、をエッチングガスを切り替えながら連続して行う。第2絶縁層14のエッチングガスとしては、例えば、CHFとHの流量比が100対100のガス(CHF/H=100/100)、Oガス、およびArガスを含むガスを用いた。すなわち、C、H、Fを含むエッチングガスに水素を1:1の割合で混合したガスを含むガスを用いた。第1絶縁層12のエッチングガスとしては、例えば、Cガス、COガス、およびArガスを含むガスを用いた。
【0021】
次に、図5A、5Bに示すように、積層構造11に形成されたコンタクトホール22およびマスク200のホール220を、フォトレジスト30で埋め込むととともに、マスク200に新たなホール230を形成する。図6Aは平面図を示し、図6Bは断面図を示す。
【0022】
続いて、図6A、6Bに示すように、ホール210、230を有するマスク200を用いて、積層構造11をドライエッチング、例えばRIEで加工する。このとき、コンタクトホール20,25が所望の深さとなるまで、上述した第2絶縁層14をエッチングするステップと、第1絶縁層12をエッチングするステップと、を交互に繰り返す。第2絶縁層14のエッチングガスとしてCHF/H=100/100、Oガス、およびArガスを含むガスを用いた。すなわち、C、H、Fを含むエッチングガスに水素を1:1の割合で混合したガスを含むガスを用いた。図6Aは平面図を示し、図6Bは断面図を示す。
【0023】
上述した工程を繰り返し、コンタクトホールに埋め込まれたレジストを除去することにより、図7に示すように、積層構造11に各第2絶縁層に達する複数のコンタクトホール20、21、22、23、24、25を形成する。
【0024】
次に、図8に示すように、形成されたコンタクトホール20~25の底面および側面に例えば酸化シリコンからなる絶縁膜41を形成する。
【0025】
次に、図9に示すように、例えばRIEを用いて、コンタクトホール20~25の底面に形成された絶縁膜41を除去するとともにコンタクトホール20~25の側面に絶縁膜41を残置する。
【0026】
続いて、図10に示すように、例えば、CVD(Chemical Mechanical Deposition)等を用いてコンタクトホール20~25に金属、例えばW(タングステン)を埋め込み、金属を含むコンタクトプラグ50、51、52、53、54、55が形成される。
【0027】
最後に、ウェットエッチングを用いて第2絶縁層14を除去し、この除去された第2絶縁層14の後に、例えば、タングステンからなる導電層18として例えば、CVDを用いて形成する(図2)。これにより、絶縁層と導電層が交互に積層され、各配線層に接続するコンタクトプラグが設けられた積層配線構造体を有する半導体装置が完成する。
【0028】
なお、上記実施形態では、エッチングガスとして、CHFガスとHガスを1:1で混合したガスを含むガスを用いた。CHFガスとHガスの混合ガスを用いる場合は、CHFガスとHガスの混合割合は、1:1~1:2の範囲であれば同じ効果を得ることができる。
以下、実施形態の効果について説明する。
図11は比較例にかかる積層配線構造体の製造方法について説明する図である。比較例の製造方法において、窒化シリコン層のエッチングガスとして、CHガス、Oガス、およびArガスを70sccm:21sccm:164sccmの流量で混合したガスを用いた場合のエッチングレートのアスペクト比依存性を測定した結果を図11に示す。すなわち、比較例のエッチングガスには水素ガスを含まない。図12に示すように、窒化シリコン層は、アスペクト比が最大となる場合、例えばアスペクト比が40程度では、アスペクト比が最小となる場合に比べて、窒化シリコン層のエッチングレートが約50%も低下する。
【0029】
比較例の製造方法によれば、高アスペクト比を有するコンタクトホールにおけるエッチングレートが低下し、低アスペクト比を有するコンタクトホールが過剰にエッチングされる。これにより、低アスペクト比のコンタクトホールの加工時にエッチングストッパとなる所望の絶縁層に突き抜けが生じる場合がある。
【0030】
そこで、本願発明者らは、第1絶縁層と第2絶縁層が交互に積層された積層構造において、同種のエッチングガスを用いて同時にアスペクト比が異なるコンタクトホールをエッチングする場合に、エッチングストッパとなる第2絶縁層のエッチングレートを第1絶縁層のエッチングレートに比べて大きくすれば良いと考えた。
【0031】
酸化シリコンからなる第1絶縁層および窒化シリコンからなる第2絶縁層をそれぞれ複数個用意する。これらの絶縁層に対して、第2絶縁層のエッチングレートと第1絶縁層のエッチングレートとの比、すなわち第2絶縁層の選択比が大きいエッチングガスを見出すために、エッチングガスを複数種類用意し、実験を行った。用意したガスは、3次元メモリの製造に用いられるC(Cは炭素、Hは水素、Fはフッ素を表し、xは3以上の整数を表し、yおよびzはそれぞれ1以上の整数を表す)で示される鎖状炭化水素化合物、およびこの鎖状炭化水素化合物に水素を混合したものである。具体的には、C/H=80/0、C/H=80/100、C/H=80/200、CHF/H=100/0、CHF/H=100/100、CHF/H=100/200、C/H=100/0、C/H=100/100、およびC/H=100/200の9種類のガスである。ここで、例えば、「/」は流量比を表し、CHF/H=100/0は、CHFの流量が100でHの流量が0であるエッチングガスを表している。
【0032】
実験結果を図12に示す。図12において、横軸に上記エッチングガスを示し、縦軸に上記エッチングガスを用いたときのエッチングレートを示す。また、各エッチングガス名の下方に示されている数字は、第2絶縁層の第1絶縁層に対する選択比、すなわち、第2絶縁層のエッチングレートを第1絶縁層のエッチングレートで割った値を示す。図12において、白抜きの棒グラフは酸化シリコンからなる第1絶縁層のエッチングレートを示し、斜線の棒グラフは窒化シリコンからなる第2絶縁層のエッチングレートを示す。
【0033】
この図12からわかるように、エッチングガスとしてC(x、y、zは係数)で示されるフッ素化炭化水素化合物を単独で用いるよりも、水素を添加した混合ガスを用いる方法が、窒化シリコンの選択比が高くなっている。また、エッチングガスとしてC(x、yは係数)で示される炭化水素化合物を単独で用いるよりも、水素を添加した混合ガスを用いる方法が、窒化シリコンの選択比が高くなっている。したがって、CまたはCで示されるガスに水素を添加した混合ガスを用いることが好ましい。また、選択比が10.0以上となるエッチングガスは、CHF/H=100/100およびCHF/H=100/200となる。CHFに水素を添加したガスは選択比が20以上となり好ましく、特にCHF/H=100/100を用いた場合は選択比が40を超え、より好ましい。すなわち、C、H、Fを含むエッチングガスに対して水素の添加割合は、1:1~1:2であることが好ましい。
【0034】
同様に、図12に示した結果から、C、H、Fを含む炭素数が3以上のCHFガスに水素(H)ガスを混合したガスを用いれば、窒化シリコンを含む絶縁層の酸化シリコンを含む絶縁層に対するエッチング選択比を大きくすることが可能となる。このエッチングガスを用いれば、アスペクト比が異なるコンタクトホールの加工に用いれば、エッチングストッパとなる窒化シリコンを含む絶縁層に突き抜けが生じるのを抑制することができる。なお、C、H、Fを含むガスは、CHFガスに限定されず、例えば、CHF、C、C、C、C、C、CHF、C、C、C、C、C10、およびCHF11の少なくともいずれかを含むエッチングガスであれば、同様な効果を得ることができる。
【0035】
以上、説明したように、本実施形態によれば、アスペクト比が異なるコンタクトホールの加工時に突き抜けを防止することができる。
【0036】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0037】
10・・・シリコン基板、11・・・積層構造、12・・・第1絶縁層(酸化シリコン層)、14・・・第2絶縁層(窒化シリコン層)、16・・・絶縁層、18・・・導電層、20~25・・・コンタクトホール、41・・・絶縁膜、50~55・・・コンタクト、100・・・シリコン基板(シリコン層)、110・・・メモリセルアレイ、120・・・積層配線構造体、140・・・マスク、200・・・マスク、210~230・・・ホール
図1
図2
図3A
図3B
図4A
図4B
図5A
図5B
図6A
図6B
図7
図8
図9
図10
図11
図12