特開 2022-144314 メモリシステム及びストレージ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022144314

(43)【公開日】2022-10-03

(54)【発明の名称】メモリシステム及びストレージ装置

(51)【国際特許分類】

   G06F 12/0868 20160101AFI20220926BHJP

   G06F 12/02 20060101ALI20220926BHJP

   G06F 12/00 20060101ALI20220926BHJP

   G06F 12/0866 20160101ALI20220926BHJP

   G06F 12/0897 20160101ALI20220926BHJP

   G06F 12/123 20160101ALI20220926BHJP

   G06F 12/1027 20160101ALI20220926BHJP

【ＦＩ】

G06F12/0868

G06F12/02 570A

G06F12/00 591

G06F12/02 530E

G06F12/0866 100

G06F12/0897 105

G06F12/123

G06F12/1027

G06F12/00 597U

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2021045256

(22)【出願日】2021-03-18

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002907

【氏名又は名称】特許業務法人イトーシン国際特許事務所

(72)【発明者】

【氏名】落合 祥吾

(72)【発明者】

【氏名】東條 信明

【テーマコード（参考）】

5B160

5B205

【Ｆターム（参考）】

5B160AA06

5B160AA08

5B160AA10

5B160AB26

5B205MM04

5B205MM11

5B205MM54

5B205QQ02

5B205RR02

5B205UU31

5B205UU38

(57)【要約】      （修正有）

【課題】キャッシュメモリのキャッシュヒット率の向上を図るメモリシステム及びストレージ装置を提供する。
【解決手段】メストレージ装置１において、モリシステム２は、不揮発性メモリ１００と、一次キャッシュメモリＬＵＴｃ１、二次キャッシュメモリＬＵＴｃ２及びプロセッサ２３０を有するコントローラ２００と、を備える。プロセッサ２３０は、不揮発性メモリ１００のデータに関する論物アドレス変換情報を用いてアドレス変換を行う。プロセッサ２３０は、不揮発性メモリ１００に対して第１の処理を実行するか、第２の処理を実行するかに基づいて、第１の処理に関わる論物アドレス変換情報を一次キャッシュメモリＬＵＴｃ１にキャッシュデータとして格納するか、第２の処理に関わる論物アドレス変換情報をホスト機器３００の二次キャッシュメモリＬＵＴｃ２にキャッシュデータとして格納するかを制御する。
【選択図】図１

【特許請求の範囲】

【請求項1】

不揮発性メモリと、
第１キャッシュメモリと、
第２キャッシュメモリと、
前記不揮発性メモリのデータに関する論物アドレス変換情報を用いてアドレス変換を行う制御回路と、
を含み、
前記制御回路は、前記不揮発性メモリに対して第１の処理を実行するか、前記第１の処理とは異なる第２の処理を実行するかに基づいて、前記第１の処理に関わる論物アドレス変換情報を前記第１キャッシュメモリに第１キャッシュデータとして格納するか、前記第２の処理に関わる論物アドレス変換情報を前記第２キャッシュメモリに第１キャッシュデータとして格納するかを制御する、メモリシステム。

【請求項2】

前記制御回路は、前記第１キャッシュメモリ中の前記第１キャッシュデータが一杯になると、ＬＲＵに基づいて前記第１キャッシュメモリから追い出すべき前記第１キャッシュデータを、前記第２キャッシュメモリに移動させ、前記第２キャッシュメモリに格納する、請求項１に記載のメモリシステム。

【請求項3】

前記制御回路は、前記第２キャッシュメモリ中の前記第２キャッシュデータが一杯になると、前記ＬＲＵに基づいて前記第２キャッシュメモリから消去すべき前記第２キャッシュデータを消去する、請求項２に記載のメモリシステム。

【請求項4】

前記制御回路は、前記第２キャッシュメモリに格納されている前記第２キャッシュデータを更新するとき、前記第２キャッシュデータを前記第１キャッシュメモリに移動させ、前記第１キャッシュメモリに格納し、前記第１キャッシュメモリ上で更新する、請求項１に記載のメモリシステム。

【請求項5】

前記第１キャッシュメモリに格納される前記第１キャッシュデータと、前記第２キャッシュメモリに格納される前記第２キャッシュデータは、相互に重複しない、請求項１に記載のメモリシステム。

【請求項6】

前記第２のキャッシュメモリは、前記不揮発性メモリに対する前記データの書き込み、及び、読み出しの要求を行う機器に含まれるメモリ中の所定の記憶領域である、請求項１に記載のメモリシステム。

【請求項7】

前記第２のキャッシュメモリの記憶容量は、前記機器により設定される、請求項６に記載のメモリシステム。

【請求項8】

前記第１の処理は、前記機器からの前記不揮発性メモリに対する前記データの読み出し、又は、書き込み要求に応じた処理であり、
前記第２の処理は、前記不揮発性メモリに対するガベージコレクションである、請求項６に記載のメモリシステム。

【請求項9】

前記メモリシステムは、前記不揮発性メモリへの前記データの読み出し、及び、書き込みを制御するプロセッサを含むメモリコントローラを有し、
前記制御回路は、前記プロセッサである、請求項１に記載のメモリシステム。

【請求項10】

前記メモリシステムは、前記不揮発性メモリへの前記データの読み出し、及び、書き込みを制御するプロセッサを含むメモリコントローラを有し、
前記制御回路は、前記プロセッサとは別のプロセッサである、請求項１に記載のメモリシステム。

【請求項11】

前記メモリシステムは、前記不揮発性メモリへの前記データの読み出し、及び、書き込みを制御するメモリコントローラを有し、
前記第１キャッシュメモリは、前記メモリコントローラに含まれる、請求項１に記載のメモリシステム。

【請求項12】

不揮発性メモリと、
前記不揮発性メモリを制御するメモリコントローラと、
前記メモリコントローラへ前記不揮発性メモリへのアクセス要求を送信するホスト機器と、
第１キャッシュメモリと、
第２キャッシュメモリと、
前記不揮発性メモリのデータに関する論物アドレス変換情報を用いてアドレス変換を行う制御回路と、
を含み、
前記制御回路は、前記不揮発性メモリに対して第１の処理を実行するか、前記第１の処理とは異なる第２の処理を実行するかに基づいて、前記第１の処理に関わる論物アドレス変換情報を前記第１キャッシュメモリに第１キャッシュデータとして格納するか、前記第２の処理に関わる論物アドレス変換情報を前記第２キャッシュメモリに第２キャッシュデータとして格納するかを制御する、
ストレージ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、メモリシステム及びストレージ装置に関する。

【背景技術】

【0002】

メモリシステムにおいては、ホストへの高速応答を実現するためにキャッシュメモリの高いキャッシュヒット率が求められている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０００－３４７９４１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

実施形態は、キャッシュメモリのキャッシュヒット率の向上を図るメモリシステム及びストレージ装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

実施形態のメモリシステムは、不揮発性メモリと、第１キャッシュメモリと、第２キャッシュメモリと、前記不揮発性メモリのデータに関する論物アドレス変換情報を用いてアドレス変換を行う制御回路と、を含み、前記制御回路は、前記不揮発性メモリに対して第１の処理を実行するか、前記第１の処理とは異なる第２の処理を実行するかに基づいて、前記第１の処理に関わる論物アドレス変換情報を前記第１キャッシュメモリに第１キャッシュデータとして格納するか、前記第２の処理に関わる論物アドレス変換情報を前記第２キャッシュメモリに第１キャッシュデータとして格納するかを制御する。

【図面の簡単な説明】

【0006】

【図1】実施形態のストレージ装置の構成を説明するためのブロック図である。

【図2】実施形態のキャッシュメモリのキャッシュデータの読み出し及び書き込み処理のフローチャートである。

【図3】実施形態のキャッシュデータの一例を示す図である。

【図4】実施形態の一次キャッシュメモリ及び二次キャッシュメモリに関わるデータの流れを説明するための図である。

【図5】比較例を説明するための図である。

【図6】比較例を説明するための図である。

【図7】比較例を説明するための図である。

【発明を実施するための形態】

【0007】

以下、図面を参照して実施形態を説明する。
１．構成
［ストレージ装置の全体構成］

【0008】

本実施形態に係るストレージ装置の全体構成について、図１を用いて説明する。ここでは、ＮＡＮＤ型フラッシュメモリを備えたストレージ装置を例に挙げて説明する。

【0009】

図１は、本実施形態に関わるストレージ装置１の構成を説明するためのブロック図である。図示するように、ストレージ装置１は、不揮発性メモリ１００と、メモリコントローラ（以下、単にコントローラともいう）２００と、ホスト機器３００とを含む。

【0010】

不揮発性メモリ１００は、例えば、ここではＮＡＮＤ型フラッシュメモリであるが、他のフラッシュメモリや、ＭＲＡＭ等の不揮発性メモリであってもよい。メモリシステム２は、不揮発性メモリ１００とメモリコントローラ２００とを含む。メモリシステム２は、例えば、ＳＤカードのようなメモリカードや、ＳＳＤ（ソリッドステートドライブ）等のストレージデバイスである。

【0011】

不揮発性メモリ１００は複数のメモリセルを備え、複数のメモリセルはデータを不揮発に記憶することが可能である。コントローラ２００は、ＮＡＮＤバスを介して不揮発性メモリ１００に接続され、ホストバスを介してホスト機器３００に接続される。

【0012】

コントローラ２００は、不揮発性メモリ１００へのデータの読み出し及び書き込みを制御する。ホスト機器３００は、コントローラ２００へ不揮発性メモリ１００へのアクセス要求を送信する。コントローラ２００は、ホスト機器３００から受信した要求に応答して、不揮発性メモリ１００にアクセスする。ホスト機器３００は、例えばデジタルカメラやパーソナルコンピュータ等である。ホストバスは、例えば、ＳＤ^ＴＭインターフェース、ＰＣＩｅ^ＴＭ（Peripheral component interconnect express）、又はＮＶＭｅ^ＴＭ（Non‐volatile memory express）等に従う。ＮＡＮＤバスは、ＮＡＮＤインターフェースに従う。

【0013】

ＮＡＮＤインターフェース（Ｉ／Ｆ）回路２５０を介して、不揮発性メモリ１００とコントローラ２００間で各種信号が送受信される。チップイネーブル信号ＣＥｎ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＷＥｎ、及びリードイネーブル信号ＲＥｎが、コントローラ２００から不揮発性メモリ１００へ供給される。レディ／ビジー信号ＲＢｎは、不揮発性メモリ１００からコントローラ２００へ供給される。入出力信号Ｉ／Ｏは、コントローラ２００から不揮発性メモリ１００間で送受信される。入出力信号Ｉ／Ｏは、不揮発性メモリ１００とコントローラ２００との間で送受信されるデータの実体であり、コマンド、アドレス、書き込みデータ、及び読み出しデータ等である。

【0014】

チップイネーブル信号ＣＥｎは、不揮発性メモリ１００をイネーブルにするための信号であり、ｌｏｗレベルでアサートされる。コマンドラッチイネーブル信号ＣＬＥ及びアドレスラッチイネーブル信号ＡＬＥは、入出力信号Ｉ／Ｏがそれぞれコマンド及びアドレスであることを不揮発性メモリ１００に通知する信号である。ライトイネーブル信号ＷＥｎは、ｌｏｗレベルでアサートされ、入出力信号Ｉ／Ｏを書込みデータとして不揮発性メモリ１００に書き込むことを不揮発性メモリ１００に通知する信号である。リードイネーブル信号ＲＥｎも、ｌｏｗレベルでアサートされ、不揮発性メモリ１００からの読み出しデータを入出力信号Ｉ／Ｏに出力させるための信号である。レディ／ビジー信号ＲＢｎは、不揮発性メモリ１００がレディ状態（コントローラ２００からの命令を受信出来る状態）であるか、それともビジー状態（コントローラ２００からの命令を受信出来ない状態）であるかを示す信号であり、ｌｏｗレベルがビジー状態を示す。入出力信号Ｉ／Ｏは、例えば８ビットの信号である。
［コントローラの構成］

【0015】

次に、コントローラ２００の構成の詳細について説明する。図１に示すようにコントローラ２００は、ホストインターフェース（Ｉ／Ｆ）回路２１０、内蔵メモリであるランダムアクセスメモリ（以下、ＲＡＭという）２２０、中央処理装置（ＣＰＵ）を有するプロセッサ２３０、バッファメモリ２４０、ＮＡＮＤインターフェース回路２５０、及びＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ Ｃｏｒｒｅｃｔｉｎｇ）回路２６０を備えた回路である。これらの回路は、互いにバス２７０を介して接続されている。

【0016】

ホストインターフェース回路２１０は、ホストバスを介してホスト機器３００と接続される。ホストインターフェース回路２１０は、ホスト機器３００から受信した要求及びデータを、それぞれプロセッサ２３０及びバッファメモリ２４０に転送する。また、ホストインターフェース回路２１０は、プロセッサ２３０からのコマンドに応答して、バッファメモリ２４０内のデータをホスト機器３００へ転送する。

【0017】

ＲＡＭ２２０は、例えばＤＲＡＭやＳＲＡＭ等の半導体メモリであり、プロセッサ２３０の作業領域として使用される。そしてＲＡＭ２２０は、不揮発性メモリ１００を管理するためのファームウェアや、管理情報ＭＩの一部を保持する。管理情報ＭＩは、論物アドレス変換テーブルＬＵＴ、シフトテーブル情報等である。

【0018】

論物アドレス変換情報は、メモリセルアレイ１１０の記憶領域の一部に設けられた論物アドレス変換テーブルＬＵＴに不揮発に記憶される。論物アドレス変換テーブルＬＵＴ（ルックアップテーブルとも呼ぶ）は、アドレス変換情報を格納する。論物アドレス変換情報は、論理アドレス空間内の位置を示す論理アドレスを、不揮発性メモリ１００内の位置を示す物理アドレスに対応付ける情報である。

【0019】

論物アドレス変換情報の一部は、ＲＡＭ２２０の一部にキャッシュデータとして格納される。ＲＡＭ２２０の所定の記憶領域は、一次キャッシュメモリＬＵＴｃ１として使用される。すなわち、一次キャッシュメモリＬＵＴｃ１は、コントローラ２００に含まれる。なお、一次キャッシュメモリＬＵＴｃ１は、ＲＡＭ２２０とは別の専用のメモリでもよい。

【0020】

また、本実施形態では、ホスト機器３００の有するメモリの一部の記憶領域が、二次キャッシュメモリＬＵＴｃ２として使用される。

【0021】

ここでは、二次キャッシュメモリＬＵＴｃ２は、ＨＭＢ（ホストメモリバッファ）の一部である。ＨＭＢの記憶容量は、ホスト機器３００により設定される。なお、二次キャッシュメモリＬＵＴｃ２は、本実施形態と同等のキャッシュメモリの機能を有する機器であれば、ホスト機器３００及びコントローラ２００とは別に設けられていてもよい。

【0022】

以上のように、本実施形態では、論物アドレス変換テーブルＬＵＴ用のキャッシュメモリとして、第１キャッシュメモリとしての一次キャッシュメモリＬＵＴｃ１と第２キャッシュメモリとしての二次キャッシュメモリＬＵＴｃ２を有している。

【0023】

本実施形態では、二次キャッシュメモリＬＵＴｃ２へのアクセス（データを要求してから取得するまでの時間）は、ホストバスによりメモリシステム２と接続されているため、一次キャッシュメモリＬＵＴｃ１へのアクセスよりは遅いが、不揮発性メモリ１００へのアクセスよりは、速い。しかし、二次キャッシュメモリＬＵＴｃ２の記憶容量は、ホスト機器３００の記憶領域であるため、一次キャッシュメモリＬＵＴｃ１の記憶容量より大きい。

【0024】

プロセッサ２３０は、一次キャッシュメモリＬＵＴｃ１と二次キャッシュメモリＬＵＴｃ２（以下、２つのキャッシュメモリを纏めて指すときはキャッシュメモリという）を参照して、論物アドレス変換情報を取得して、ホスト機器３００からの論理アドレスを物理アドレスに変換する。

【0025】

すなわち、プロセッサ２３０は、不揮発性メモリ１００のデータに関する論物アドレス変換情報を用いてアドレス変換を行う制御回路を構成する。プロセッサ２３０は、論物アドレス変換テーブルＬＵＴに所定の管理単位で論物アドレス変換情報を記憶して管理する。

【0026】

なお、ここでは、プロセッサ２３０が論物アドレス変換テーブルＬＵＴの管理を行っているが、プロセッサ２３０とは別のプロセッサが、論物アドレス変換テーブルＬＵＴの論物アドレス変換情報の管理を行うようにしてもよい。その場合、図１において、点線で示すようなＬＵＴ専用のプロセッサ２３０ａがバス２７０に接続される。専用プロセッサ２３０ａは、プロセッサ２３０からの論物アドレス変換情報の検索要求を受けると、検索結果をプロセッサ２３０に返す。

【0027】

プロセッサ２３０は、コントローラ２００全体の動作を制御する。例えばプロセッサ２３０は、ホスト機器３００からデータ要求を受信した際には、そのデータ要求に応答して、論物アドレス変換を行って、ＮＡＮＤインターフェース回路２５０に対して読み出しコマンドを発行する。ホスト機器３００からのデータ書き込み要求及びデータ消去要求を受信した際も、プロセッサ２３０は、論物アドレス変換を行って、受信した要求に対応するコマンドをＮＡＮＤインターフェース回路２５０に対して同様に発行する。また、プロセッサ２３０は、ガベージコレクション（コンパクションと呼ぶ場合もある）、ウェアレベリング（平準化処理と呼ぶ場合もある）等の、不揮発性メモリ１００を管理するための様々な処理を実行する。

【0028】

ウェアレベリングは、データの書き換えが特定のメモリセルやブロックに集中しないように不揮発性メモリ１００全体に均等に分散させる処理である。

【0029】

ガベージコレクションは、データ書き込み量の増加に伴い空きブロック数が減少したときに行う処理で、不揮発性メモリ１００上の複数ブロックに離散して記憶されたデータを特定のブロックにコピーすることにより空きブロックを作り、その空きブロックに新たなデータを書き込めるようにするものである。このガベージコレクション処理においてプロセッサ２３０は、不揮発性メモリ１００に記憶されたデータのアドレス位置変更に伴う論物アドレス変換情報の更新処理を行う。

【0030】

バッファメモリ２４０は、書き込みデータや読み出しデータを一時的に保持する。

【0031】

ＮＡＮＤインターフェース回路２５０は、ＮＡＮＤバスを介して不揮発性メモリ１００と接続され、不揮発性メモリ１００との通信を司る。そしてＮＡＮＤインターフェース回路２５０は、プロセッサ２３０から受信したコマンドに基づき、コマンド、データなどを含む種々の信号を、不揮発性メモリ１００へ送信し、また不揮発性メモリ１００から各種信号及びデータを受信する。

【0032】

ＮＡＮＤインターフェース回路２５０は、プロセッサ２３０から受信したコマンドに基づき、チップイネーブル信号ＣＥｎ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＷＥｎ、及びリードイネーブル信号ＲＥｎを不揮発性メモリ１００へ出力する。データの書き込み時には、ＮＡＮＤインターフェース回路２５０は、プロセッサ２３０で発行された書き込みコマンド、アドレス（物理アドレス）及びバッファメモリ２４０内の書き込みデータを、入出力信号Ｉ／Ｏとして不揮発性メモリ１００へ転送する。データの読み出し時には、ＮＡＮＤインターフェース回路２５０は、プロセッサ２３０で発行された読み出しコマンドとアドレス（物理アドレス）を、入出力信号Ｉ／Ｏとして不揮発性メモリ１００へ転送し、更に不揮発性メモリ１００から読み出されたデータを入出力信号Ｉ／Ｏとして受信し、バッファメモリ２４０へ転送する。

【0033】

ＥＣＣ回路２６０は、不揮発性メモリ１００に記憶されたデータに対するエラー検出及びエラー訂正処理を行う。すなわちＥＣＣ回路２６０は、データの書き込み時にはエラー訂正符号を生成して、これを書き込みデータに付与し、データの読み出し時には、エラー訂正をしながらデータを復号する。
［不揮発性メモリの構成］

【0034】

次に、不揮発性メモリ１００の構成について説明する。図１に示すように不揮発性メモリ１００は、メモリセルアレイ１１０、ロウデコーダ１２０、ドライバ１３０、カラムデコーダ１４０、アドレスレジスタ１５０、コマンドレジスタ１６０、シーケンサ１７０及び入出力回路１８０を備える。

【0035】

メモリセルアレイ１１０は、例えば、複数のブロックＢＬＫを備えたＮＡＮＤ型フラッシュメモリである。各ブロックＢＬＫは、ロウ及びカラムに対応付けられた複数の不揮発性のメモリセルを含む。図１では一例として４つのブロックＢＬＫ０～ＢＬＫ３が図示されている。そしてメモリセルアレイ１１０は、コントローラ２００から与えられたデータを不揮発に記憶することができる。

【0036】

ロウデコーダ１２０は、アドレスレジスタ１５０内のアドレスＡＤＤ（物理アドレス）に基づいてブロックＢＬＫ０～ＢＬＫ３のいずれかを選択し、更に選択したブロックＢＬＫにおけるワード線ＷＬを選択する。

【0037】

ドライバ１３０は、アドレスレジスタ１５０内のブロックアドレスＢＡ及びページアドレスＰＡに基づいて、選択されたブロックＢＬＫに対して、各種電圧信号を生成して、ロウデコーダ１２０を介して電圧を供給する。

【0038】

入出力回路１８０は、ＮＡＮＤバスを介してコントローラ２００との間で上述した各種信号の送受信を行う回路である。入出力回路１８０は、アドレスレジスタ１５０にアドレスＡＤＤを出力し、コマンドレジスタ１６０にコマンド信号ＣＭＤを出力し、カラムデコーダ１４０との間でデータＤＡＴの送受信を行う。

【0039】

カラムデコーダ１４０は、複数のデータラッチ回路及び複数のセンスアンプを含む。各センスアンプは、データの読み出し時には、メモリセルアレイ１１０から読み出されたデータをセンスし、必要な演算を行う。そして、カラムデコーダ１４０は、データラッチ回路を介してこのデータＤＡＴをコントローラ２００に出力する。カラムデコーダ１４０は、データの書き込み時には、コントローラ２００から受信した書き込みデータＤＡＴを、データラッチ回路において受けた後に、メモリセルアレイ１１０に対する書き込み動作を実行する。

【0040】

アドレスレジスタ１５０は、コントローラ２００から受信したアドレスＡＤＤを保持する。このアドレスＡＤＤには、前述のブロックアドレスＢＡとページアドレスＰＡとが含まれる。コマンドレジスタ１６０は、コントローラ２００から受信したコマンドＣＭＤを保持する。

【0041】

シーケンサ１７０は、コマンドレジスタ１６０に保持されたコマンドＣＭＤに基づき、不揮発性メモリ１００全体の動作を制御する。
２．動作
（データの書き込みと読み出し）

【0042】

ストレージ装置１は、ユーザデータを保存し、保存されたユーザデータを読み出して各種処理を施すことができる。そのため、メモリシステム２は、ホスト機器３００からのユーザデータを不揮発性メモリ１００へ書き込み処理と、不揮発性メモリ１００からのユーザデータの読み出し処理を行う。

【0043】

ユーザデータの書き込み処理においては、プロセッサ２３０は、ページ単位のユーザデータ（ページデータ）を生成して、ＥＣＣ２６０を介して、書き込みコマンドと物理アドレスとページデータとをＮＡＮＤインターフェース回路２５０へ出力する。ＮＡＮＤインターフェース回路２５０は、書き込みコマンドと物理アドレスを不揮発性メモリ１００へ出力する。書き込み処理が実行されると、プロセッサ２３０は、一次キャッシュメモリＬＵＴｃ１上でキャッシュデータの更新後、論物アドレス変換テーブルＬＵＴに格納された論物アドレス変換情報を更新する。

【0044】

論物アドレス変換情報は、ユーザデータの論理アドレスと物理アドレスの対応情報である。ユーザデータの論理アドレスは、ホスト機器３００におけるユーザデータの論理アドレス空間におけるアドレスである。

【0045】

新たなユーザデータが不揮発性メモリ１００に書き込まれるとき、新たな論物アドレス変換情報が生成され、プロセッサ２３０は、新たな論物アドレス変換情報を、一次キャッシュメモリＬＵＴｃ１上にキャッシュデータとして書き込んだ後、論物アドレス変換テーブルＬＵＴに登録する。

【0046】

不揮発性メモリ１００中のユーザデータ更新の場合、プロセッサ２３０は、更新ユーザデータの論理アドレスに関連付けられていたユーザデータ（不揮発性メモリ１００に以前に書き込まれていたデータ）の無効化を行う。そして、プロセッサ２３０は、そのユーザデータに対応するキャッシュデータの更新も行い、論物アドレス変換テーブルＬＵＴのデータ更新を行う。

【0047】

ユーザデータの読み出し処理においては、プロセッサ２３０は、キャッシュメモリ（一次キャッシュメモリＬＵＴｃ１と二次キャッシュメモリＬＵＴｃ２）を利用して論物アドレス変換情報を得て、読み出し要求に係るユーザデータを含むページの物理アドレスを得る。プロセッサ２３０は、読み出しコマンドと得られた物理アドレスとをＮＡＮＤインターフェース回路２５０へ出力する。ＮＡＮＤインターフェース回路２５０は、読み出しコマンドと物理アドレスを不揮発性メモリ１００へ出力する。プロセッサ２３０は、ＥＣＣ２６０を介して不揮発性メモリ１００から読み出されたページデータを受信し、ページデータから読み出し要求に係るデータを抽出して、ホスト機器３００へ送信する。このときも、プロセッサ２３０は、キャッシュデータの更新も行い、論物アドレス変換テーブルＬＵＴのデータ更新を行う。

【0048】

以上のように、プロセッサ２３０は、ホスト機器３００からのアクセスを受けると、ホストからの論理アドレスの一部（タグなど）を用いてキャッシュメモリを検索して、アクセスに係る論理アドレスの論物アドレス変換情報を検索して、取得する。すなわち、ホスト機器３００からのアクセス要求があると、キャッシュメモリにアクセス対象データのキャッシュデータ（論物アドレス変換情報を含む）があれば、プロセッサ２３０は、キャッシュメモリから論物アドレス変換情報を読み出してアクセス要求に基づく読み出し処理あるいは書き込み処理を実行する。

【0049】

さらに、プロセッサ２３０は、ホスト機器３００からのアクセス要求があると、キャッシュメモリのデータ更新を行う。データ更新は、優先度情報の更新、論物アドレス変換情報の必要な更新である。
（キャッシュメモリの管理）

【0050】

一次キャッシュメモリＬＵＴｃ１及び二次キャッシュメモリＬＵＴｃ２のキャッシュデータは、ＬＲＵ（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ）方式に則り保持される。

【0051】

ＬＲＵ方式は、最も古いキャッシュデータ（すなわち、最も長い間使用されていないキャッシュデータ）の優先度を最も低くして、優先度の低いキャッシュデータをキャッシュメモリ（一次キャッシュメモリＬＵＴｃ１及び二次キャッシュメモリＬＵＴｃ２）から追い出すようにして、キャッシュメモリ（一次キャッシュメモリＬＵＴｃ１及び二次キャッシュメモリＬＵＴｃ２）に新たなキャッシュデータを格納する。

【0052】

プロセッサ２３０は、ホスト機器３００からのアクセス要求を受けると、アクセス要求に関わる論物アドレス変換情報が一次キャッシュメモリＬＵＴｃ１又は二次キャッシュメモリＬＵＴｃ２にあれば、その論物アドレス変換情報のキャッシュデータを用いて、アクセス要求に関わる処理を実行する。

【0053】

プロセッサ２３０は、ホスト機器３００からのアクセス要求を受けたときに、アクセス要求に関わる論物アドレス変換情報が一次キャッシュメモリＬＵＴｃ１又は二次キャッシュメモリＬＵＴｃ２になければ、不揮発性メモリ１００の論物アドレス変換テーブルＬＵＴから、論物アドレス変換情報を得て、アクセス要求に関わる処理を実行する。

【0054】

ユーザデータの書き込みあるいは書き替えの場合、その書き込みあるいは書き替えに関わるデータデータの論物アドレス変換情報は、キャッシュデータとして、一次キャッシュメモリＬＵＴｃ１上で更新される。

【0055】

各キャッシュデータは、上述した優先度情報を含む。優先度情報は、ホスト機器３００からのアクセス要求がある度に更新される。

【0056】

一次及び二次キャッシュメモリＬＵＴｃ１，ＬＵＴｃ２に、時間的あるいは空間的に局所性のあるデータ（狭域アクセスデータ）が格納され、ホスト機器３００からのアクセス要求が狭域アクセスの場合、プロセッサ２３０は、ホスト機器３００からのアクセス要求に対して速い応答が可能となる。

【0057】

一方、一次及び二次キャッシュメモリＬＵＴｃ１，ＬＵＴｃ２に、時間的あるいは空間的に局所性のないデータ（広域アクセスデータ）が格納されている場合、プロセッサ２３０は、ホスト機器３００からのアクセス要求に対して速い応答を返すことができない。これは、アクセス要求に係るアドレス変換情報がキャッシュヒットする確率（キャッシュヒット率）が低くなるため、アクセス要求に係るアドレス変換情報を不揮発性メモリ１００から読み出す回数が多くなるためである。

【0058】

さらに、プロセッサ２３０は、例えば、ホスト機器３００からのアクセス要求とは無関係にバックグラウンドでガベージコレクションなどの処理を実行するとき、一次キャッシュメモリＬＵＴｃ１及び二次キャッシュメモリＬＵＴｃ２のキャッシュデータの更新を行う。

【0059】

このようなガベージコレクションの処理などでは、広域アクセスデータが処理対象であるため、コールドデータ（アクセス頻度の低いデータ）も処理対象となる可能性が高い。

【0060】

そのため、一次及び二次キャッシュメモリＬＵＴｃ１，ＬＵＴｃ２に狭域アクセスデータが格納されているときに、ガベージコレクションが実行されると、キャッシュデータは、時間的あるいは空間的に局所性のないデータで置き換えられてしまう。その結果、ホスト機器３００からのアクセス要求があったときのキャッシュミスの発生確率が増えてしまう。

【0061】

そこで、本実施形態では、ホスト機器３００から不揮発性メモリ１００へのデータ書き込み等のアクセス要求の伴う処理実行時の論物アドレス変換情報は、一次キャッシュメモリＬＵＴｃ１にキャッシュデータとして格納する。ガベージコレクションなどホスト機器３００からのアクセス要求の伴わない処理実行時の論物アドレス変換情報は、二次キャッシュメモリＬＵＴｃ２にキャッシュデータとして格納する。

【0062】

論物アドレス変換情報を二次キャッシュに格納するのは、広域アクセスデータを処理対象とするガベージコレクションなどの処理においてキャッシュデータを一次キャッシュメモリＬＵＴｃ１に格納してしまうと、その後のホスト機器３００からのアクセス時にキャッシュヒットする可能性は低くなるからである。
（キャッシュデータの読み出し及び書き込み処理）

【0063】

プロセッサ２３０は、ガベージコレクションや、ホスト機器３００からのアクセス要求に対する処理を実行するとき、それらの実行に伴うキャッシュデータの読み出し、及び、書き込み処理を実行する。

【0064】

ここでは、広域アクセスデータが処理される例として、ガベージコレクションを例として、以下、キャッシュデータの読み出し及び書き込みについて説明する。

【0065】

図２は、キャッシュメモリのキャッシュデータの読み出し、及び、書き込み処理のフローチャートである。図３は、キャッシュデータの一例を示す図である。図３に示すように、キャッシュデータは、論物アドレス変換情報と優先度情報を含む。キャッシュデータは、フラグ情報等もさらに含む。

【0066】

キャッシュメモリの読み出し及び書き込み処理が発生すると、プロセッサ２３０は、処理対象データの論物アドレス変換情報が一次又は二次キャッシュメモリＬＵＴｃ１、ＬＵＴｃ２にあるかを判定する（ステップＳ１）。ステップＳ１では、プロセッサ２３０は、まず、処理対象データの論物アドレス変換情報が一次キャッシュメモリＬＵＴｃ１にあるかを判定し、一次キャッシュメモリＬＵＴｃ１にないとき、二次キャッシュメモリＬＵＴｃ２にあるかを判定する。

【0067】

処理対象データの論物アドレス変換情報が一次又は二次キャッシュメモリＬＵＴｃ１，ＬＵＴｃ２にあるとき（Ｓ１：ＹＥＳ）、プロセッサ２３０は、一次又は二次キャッシュメモリＬＵＴｃ１，ＬＵＴｃ２のキャッシュデータの優先度情報などを変更して、論物アドレス変換情報を論物アドレス変換テーブルＬＵＴに格納する（ステップＳ２）。ステップＳ２の後、プロセッサ２３０は、図２の処理を終了するが、格納したキャッシュデータを用いて、ユーザデータのアクセス要求に対する処理又はガベージコレクションの処理を実行する。

【0068】

処理対象データの論物アドレス変換情報が一次又は二次キャッシュメモリＬＵＴｃ１，ＬＵＴｃ２にないとき（Ｓ１：ＮＯ）、プロセッサ２３０は、不揮発性メモリ１００の論物アドレス変換テーブルＬＵＴから処理対象データの論物アドレス変換情報を読み出す（ステップＳ３）。

【0069】

プロセッサ２３０は、論物アドレス変換情報が一次キャッシュメモリＬＵＴｃ１に格納すべきデータであるかを判定する（ステップＳ４）。論物アドレス変換情報が一次キャッシュメモリＬＵＴｃ１に格納すべきデータであるかは、現在実行している処理が、ホスト機器３００からのアクセスによるものであるか、ガベージコレクションの処理によるものであるかに基づき、判定される。

【0070】

現在実行している処理がホスト機器３００からのアクセス要求によるものである場合、処理対象データの論物アドレス変換情報は一次キャッシュメモリＬＵＴｃ１に格納すべきデータであると判定される。現在実行している処理がガベージコレクションよるものである場合、処理対象データの論物アドレス変換情報は二次ャッシュメモリＬＵＴｃ２に格納すべきデータであると判定される。

【0071】

処理対象データの論物アドレス変換情報が一次キャッシュメモリＬＵＴｃ１に格納すべきデータであると判定されたとき（Ｓ４：ＹＥＳ）、プロセッサ２３０は、不揮発性メモリ１００から読み出した処理対象データの論物アドレス変換情報を、キャッシュデータに含めて一次キャッシュメモリＬＵＴｃ１に格納する（ステップＳ５）。

【0072】

なお、一次キャッシュメモリＬＵＴｃ１がキャッシュデータで一杯であるときは、プロセッサ２３０は、一次キャッシュメモリＬＵＴｃ１のキャッシュデータの中から優先度の低いデータを一次キャッシュメモリＬＵＴｃ１から追い出し、二次キャッシュメモリＬＵＴｃ２に書き込む処理を実行する。

【0073】

すなわち、プロセッサ２３０は、一次キャッシュメモリＬＵＴｃ１中のキャッシュデータが一杯になると、ＬＲＵに基づいて一次キャッシュメモリＬＵＴｃ１から追い出すべきキャッシュデータを、二次キャッシュメモリＬＵＴｃ２に移動させ、二次キャッシュメモリＬＵＴｃ２へ格納する。この処理は、一次キャッシュメモリＬＵＴｃ１のキャッシュデータが、二次キャッシュメモリＬＵＴｃ２に格納されるので、キャッシュヒット率を高めることに繋がる。

【0074】

処理対象データの論物アドレス変換情報が一次キャッシュメモリＬＵＴｃ１に格納すべきデータでないと判定されたとき（Ｓ４：ＮＯ）、プロセッサ２３０は、不揮発性メモリ１００から読み出した処理対象データの論物アドレス変換情報を、キャッシュデータに含めて二次キャッシュメモリＬＵＴｃ２に格納する（ステップＳ６）。

【0075】

すなわち、プロセッサ２３０は、不揮発性メモリ１００に対して第１の処理を実行するか、第２の処理を実行するかに基づいて、第１の処理に関わる論物アドレス変換情報を第１キャッシュメモリ（一次キャッシュメモリＬＵＴｃ１）にキャッシュデータとして格納し、第２の処理に関わる論物アドレス変換情報を第２キャッシュメモリ（二次キャッシュメモリＬＵＴｃ２）にキャッシュデータとして格納する。

【0076】

ここでは、第１の処理は、ホスト機器３００からの不揮発性メモリ１００に対するデータの読み出し要求、又は、データの書き込み要求に応じた処理の例である。第２の処理は、プロセッサ２３０による不揮発性メモリ１００に対するガベージコレクションの処理の例である。

【0077】

なお、ステップＳ６において、二次キャッシュメモリＬＵＴｃ２が既に一杯で論物アドレス変換情報を格納できない場合、プロセッサ２３０は、ＬＲＵに基づき、二次キャッシュメモリＬＵＴｃ２上の優先度の最も低いデータを二次キャッシュメモリＬＵＴｃ２から追い出す処理（消去処理）を実行する。

【0078】

以上のように、ガベージコレクションの処理において不揮発性メモリ１００から読み出された論物アドレス変換情報は、二次キャッシュメモリＬＵＴｃ２に格納され、ホスト機器３００からのアクセス要求において読み出された論物アドレス変換情報は、一次キャッシュメモリＬＵＴｃ１に格納される。一次キャッシュメモリＬＵＴｃ１のキャッシュデータと二次キャッシュメモリＬＵＴｃ２のキャッシュデータは、互いに排他的であり、重複しない。

【0079】

ステップＳ５、又は、Ｓ６の後、プロセッサ２３０は、図２のキャッシュデータの読み出し、及び、書き込みの処理を終了するが、格納したキャッシュデータ（処理対象データの論物アドレス変換情報）を用いてユーザデータのアクセス要求に係る処理又はガベージコレクションの処理を実行する。

【0080】

図４は、プロセッサ２３０、不揮発性メモリ１００、一次キャッシュメモリＬＵＴｃ１及び二次キャッシュメモリＬＵＴｃ２間のデータの要求と取得の関係、すなわちデータの流れを説明するための図である。

【0081】

Ａ１は、ステップＳ１におけるプロセッサ２３０からの一次キャッシュメモリＬＵＴｃ１へのキャッシュデータ要求（論物アドレス変換情報の要求）（ａ１１）、ステップＳ５におけるプロセッサ２３０からの一次キャッシュメモリＬＵＴｃ１への論物アドレス変換情報の格納（ａ１２）、及び一次キャッシュメモリＬＵＴｃ１のキャッシュデータの更新（ａ１３）を示す。ａ１３は、例えば、ホスト機器３００からのアクセス要求があったときの、キャッシュデータの物理アドレスの更新、優先度情報の更新である。

【0082】

Ａ２は、一次キャッシュメモリＬＵＴｃ１からの応答（論物アドレス変換情報）を示す。例えば、ホスト機器３００からのユーザデータの読み出し要求を受けたときに、プロセッサ２３０は、読み出し要求に関わる論物アドレス変換情報を、一次キャッシュメモリＬＵＴｃ１を検索して取得する。Ａ２は、その検索結果の応答である。

【0083】

Ａ３は、プロセッサ２３０から二次キャッシュメモリＬＵＴｃ２へのキャッシュデータ要求（論物アドレス変換情報の要求）を示す。

【0084】

例えば、ホスト機器３００からのユーザデータの読み出し要求を受け、プロセッサ２３０は、ステップＳ１において、要求に係る論物アドレス変換情報が一次キャッシュメモリＬＵＴｃ１にないときに、二次キャッシュメモリＬＵＴｃ２へのキャッシュデータ要求を出す（Ａ３）。

【0085】

Ａ４は、二次キャッシュメモリＬＵＴｃ２からの応答（論物アドレス変換情報）を示す。

【0086】

Ｂ１は、一次キャッシュメモリＬＵＴｃ１からデータが溢れたときに、その溢れたデータを追い出し、二次キャッシュメモリＬＵＴｃ２へ格納することを示す。

【0087】

例えば、プロセッサ２３０は、ステップＳ５において一次キャッシュメモリＬＵＴｃ１に論物アドレス変換情報を格納するが、一次キャッシュメモリＬＵＴｃ１が一杯であるとき、プロセッサ２３０は、一次キャッシュメモリＬＵＴｃ１中の優先度の最も低いキャッシュデータを一次キャッシュメモリＬＵＴｃ１から追い出し、二次キャッシュメモリＬＵＴｃ２に格納する（移動する）（Ｂ１）。

【0088】

Ｂ２は、二次キャッシュメモリＬＵＴｃ２にあった論物アドレス変換情報の更新に伴うデータの移動、を示す。

【0089】

要求に係る論物アドレス変換情報のキャッシュデータが二次キャッシュメモリＬＵＴｃ２にあった場合、プロセッサ２３０は、そのキャッシュデータを一次キャッシュメモリＬＵＴｃ１に移動させ、一次キャッシュメモリＬＵＴｃ１に格納した後に、一次キャッシュメモリＬＵＴｃ１上で更新する。

【0090】

これは、ホスト機器３００の電源が突然オフされた場合、二次キャッシュメモリＬＵＴｃ２のキャッシュデータの最新の状態が保証できなくなるのを防ぐためである。

【0091】

Ｃ１は、キャッシュミスがあったときの論物アドレス変換テーブルＬＵＴへのアクセス（ｃ１１）、一次キャッシュメモリＬＵＴｃ１から論物アドレス変換テーブルＬＵＴへの論物アドレス変換情報の書き込み（ｃ１２）、を示す。

【0092】

Ｃ２は、キャッシュミスがあったときの論物アドレス変換情報を応答、を示す。

【0093】

論物アドレス変換情報のキャッシュミスがあったとき、ステップＳ３において、プロセッサ２３０は、論物アドレス変換テーブルＬＵＴへアクセスして論物アドレス変換情報を取得する（Ｃ２）。

【0094】

Ｃ３は、二次キャッシュメモリＬＵＴｃ２への論物アドレス変換情報の格納を示す。ステップＳ６において、プロセッサ２３０は、ガベージコレクションの実行時の論物アドレス変換情報を、キャッシュデータに含めて二次キャッシュメモリＬＵＴｃ２へ直接格納する（Ｃ３）。

【0095】

Ｄは、プロセッサ２３０が、二次キャッシュメモリＬＵＴｃ２が一杯だったときのデータの追い出し（データ消去）を示す。

【0096】

例えば、ステップＳ６において、二次キャッシュメモリＬＵＴｃ２に論物アドレス変換情報を書き込むときに、二次キャッシュメモリＬＵＴｃ２が一杯である場合、プロセッサ２３０は、二次キャッシュメモリＬＵＴｃ２上の優先度の最も低いデータを追い出す、すなわち消去する（Ｄ）。

【0097】

上述したように、一次キャッシュメモリＬＵＴｃ１に格納されるキャッシュデータと、二次キャッシュメモリＬＵＴｃ２に格納されるキャッシュデータとは排他的である。すなわち、一次キャッシュメモリＬＵＴｃ１に格納されているキャッシュデータは、二次キャッシュメモリＬＵＴｃ２に格納されておらず、二次キャッシュメモリＬＵＴｃ２に格納されているキャッシュデータは、一次キャッシュメモリＬＵＴｃ１に格納されていない。言い換えれば、一次キャッシュメモリＬＵＴｃ１に格納されるキャッシュデータと、二次キャッシュメモリＬＵＴｃ２に格納されるキャッシュデータは、相互に重複しない。

【0098】

従って、二次キャッシュメモリＬＵＴｃ２は、一次キャッシュメモリＬＵＴｃ１から追い出されたキャッシュデータを格納して、データの読み出し要求に対するキャッシュヒット率を高くするためのメモリとして機能する。

【0099】

また、前述したように、ガベージコレクションのように広域アクセスデータが対象となるような処理においては、その後のデータアクセスでキャッシュヒットする可能性が低いので、論物アドレス変換情報は、二次キャッシュメモリＬＵＴｃ２に格納される。その他の論物アドレス変換情報は、一次キャッシュメモリＬＵＴｃ１に格納される。よって、狭域アクセスのデータが一次キャッシュメモリＬＵＴｃ１に格納されるので、ホスト機器３００からの読み出し要求に対するキャッシュヒット率は高まる。

【0100】

以上のように、ガベージコレクションがバックグラウンドで実行されても、一次キャッシュメモリには、ＬＲＵに基づきキャッシュデータが格納されるので、キャッシュミスの発生を低く抑えることができる。

【0101】

また、一次キャッシュメモリＬＵＴｃ１のキャッシュデータが一杯で溢れたときは、溢れたキャッシュデータを二次キャッシュメモリＬＵＴｃ２に格納することにより、データのリード時のキャッシュヒット率を高くしている。

【0102】

図５、図６、及び、図７は、本実施形態の比較例を説明するための図である。ホスト機器３００からのアクセス要求が狭域アクセスの場合、キャッシュデータの更新対象がキャッシュメモリ上のキャッシュデータだけである場合は多い。図５に示すように不揮発性メモリ１００から読み出された論物アドレス変換情報Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆがキャッシュメモリあるとき、これらのデータがキャッシュヒットする。キャッシュデータは、論物アドレス変換情報Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの順に古い。論物アドレス変換情報Ａのキャッシュデータが最も古く、論物アドレス変換情報Ｆのキャッシュデータが最も新しい。

【0103】

しかし、ガベージコレクションが実行されると、図６に示すように、キャッシュデータは、古い順に追い出されて、ガベージコレクションにより取得された論物アドレス変換情報Ｘ，Ｙ，Ｚに置き換わる。

【0104】

その後、ホスト機器３００から論物アドレス変換情報Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆのアクセス要求があると、図７に示すように、ＬＲＵに則って、Ｄ，Ｅ，Ｆ，Ｘ，Ｙ，Ｚの古い順に、不揮発性メモリ１００への書き戻しと、論物アドレス変換情報Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの順のキャッシュデータのキャッシュメモリへの上書きが行われる。

【0105】

そのため、比較例の場合、ガベージコレクションが実行されると、不揮発性メモリ１００へのアクセス回数が増えるため、メモリシステムのアクセス性能が悪化する。

【0106】

すなわち、ＬＲＵ方式で格納されたキャッシュデータが、キャッシュメモリから追い出されて、ガベージコレクションに関わる論物アドレス変換情報（コールドデータを含む）がキャッシュメモリに格納されるため、その後のキャッシュヒット率が低下する。

【0107】

これに対して、上述した本実施形態によれば、図２のキャッシュメモリのキャッシュデータの読み出し、及び、書き込み処理のフローチャートで説明したように、ユーザデータの読み出し又は書き込みの場合は、キャッシュデータは、一次キャッシュメモリＬＵＴｃ１に格納される。また、ガベージコレクションの場合は、キャッシュデータは、二次キャッシュメモリＬＵＴｃ２に格納される。一次キャッシュメモリＬＵＴｃ１にはホスト機器３００からのアクセス要求に論物アドレス変換情報がＬＲＵに則ったキャッシュデータとして格納されるので、キャッシュヒットする可能性の高いキャッシュデータの追い出しを防ぐことができる。その結果メモリシステムの読み出し性能の低下が防止される。

【0108】

以上のように、上述した実施形態によれば、キャッシュメモリのキャッシュヒット率の向上を図るメモリシステム及びストレージ装置を提供することができる。

【0109】

なお、上述した実施形態では、広域アクセスがされる例としてガベージコレクションを挙げたが、上述した実施形態は、広域アクセスがされる他の処理の場合にも、適用可能である。

【0110】

実施形態を説明したが、実施形態は、例として例示したものであり、発明の範囲を限定することは意図していない。実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0111】

１ ストレージ装置、
２ メモリシステム、
１００ 不揮発性メモリ、
１１０ メモリセルアレイ、
１２０ ロウデコーダ、
１３０ ドライバ、
１４０ カラムデコーダ、
１５０ アドレスレジスタ、
１６０ コマンドレジスタ、
１７０ シーケンサ、
１８０ 入出力回路、
２００ メモリコントローラ、
２１０ ホストインターフェース回路、
２３０ プロセッサ、
２３０ａ 専用プロセッサ、
２４０ バッファメモリ、
２５０ ＮＡＮＤインターフェース回路、
２６０ ＥＣＣ回路、
２７０ バス、
３００ ホスト機器。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】