知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022144469
(43)【公開日】2022-10-03
(54)【発明の名称】メモリシステム
(51)【国際特許分類】
G06F 11/10 20060101AFI20220926BHJP
G06F 21/60 20130101ALI20220926BHJP
【ＦＩ】
G06F11/10 604
G06F21/60 320
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2021045504
(22)【出願日】2021-03-19
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100108855
【弁理士】
【氏名又は名称】蔵田 昌俊
(74)【代理人】
【識別番号】100103034
【弁理士】
【氏名又は名称】野河 信久
(74)【代理人】
【識別番号】100075672
【弁理士】
【氏名又は名称】峰 隆司
(74)【代理人】
【識別番号】100153051
【弁理士】
【氏名又は名称】河野 直樹
(74)【代理人】
【識別番号】100162570
【弁理士】
【氏名又は名称】金子 早苗
(72)【発明者】
【氏名】菅野 伸一
(57)【要約】
【課題】 より正確にデータを読み出せるメモリシステムを提供する。
【解決手段】 一実施形態によるメモリシステムは、メモリと、メモリコントローラとを含む。メモリコントローラは、第１データから第１誤り検出符号を生成し、第１誤り検出符号を含んだ第２データから第２誤り検出符号を生成するように構成された誤り検出符号回路を含む。メモリコントローラは、第１データ及び第２誤り検出符号を第１方法で変換して第３データを生成し、第３データをメモリに書き込む、ように構成されている。
【選択図】 図７
【解決手段】 一実施形態によるメモリシステムは、メモリと、メモリコントローラとを含む。メモリコントローラは、第１データから第１誤り検出符号を生成し、第１誤り検出符号を含んだ第２データから第２誤り検出符号を生成するように構成された誤り検出符号回路を含む。メモリコントローラは、第１データ及び第２誤り検出符号を第１方法で変換して第３データを生成し、第３データをメモリに書き込む、ように構成されている。
【選択図】 図７
【特許請求の範囲】
【請求項1】
メモリと、
第１データから第１誤り検出符号を生成し、前記第１誤り検出符号を含んだ第２データから第２誤り検出符号を生成するように構成された誤り検出符号回路を含み、
前記第１データ及び前記第２誤り検出符号を第１方法で変換して第３データを生成し、
前記第３データを前記メモリに書き込む、
ように構成されたメモリコントローラと、
を備えるメモリシステム。
第１データから第１誤り検出符号を生成し、前記第１誤り検出符号を含んだ第２データから第２誤り検出符号を生成するように構成された誤り検出符号回路を含み、
前記第１データ及び前記第２誤り検出符号を第１方法で変換して第３データを生成し、
前記第３データを前記メモリに書き込む、
ように構成されたメモリコントローラと、
を備えるメモリシステム。
【請求項2】
前記メモリコントローラは、第３誤り検出符号が、前記第１誤り検出符号と一致する場合に、前記第２誤り検出符号を生成するようにさらに構成されている
請求項１に記載のメモリシステム。
請求項１に記載のメモリシステム。
【請求項3】
前記メモリコントローラは、前記第１データ及び前記第３誤り検出符号を前記メモリコントローラの外部から受け取るようにさらに構成されている、
請求項２に記載のメモリシステム。
請求項２に記載のメモリシステム。
【請求項4】
前記第３誤り検出符号は、前記第１データに基づく、
請求項３に記載のメモリシステム。
請求項３に記載のメモリシステム。
【請求項5】
前記第１データは、第１論理アドレスを付されており、
前記第２データは、前記第１誤り検出符号及び前記第１論理アドレスを含む、
請求項４に記載のメモリシステム。
前記第２データは、前記第１誤り検出符号及び前記第１論理アドレスを含む、
請求項４に記載のメモリシステム。
【請求項6】
前記メモリコントローラは、
前記メモリに第４データの読出しを指示し、
前記第４データを、前記第１方法によって変換されたデータを復元する第２方法で変換して、第５データを生成し、
前記第５データから第４誤り検出符号を生成し、
前記第５データ及び前記第４誤り検出符号を出力する、
ようにさらに構成されている、
請求項１に記載のメモリシステム。
前記メモリに第４データの読出しを指示し、
前記第４データを、前記第１方法によって変換されたデータを復元する第２方法で変換して、第５データを生成し、
前記第５データから第４誤り検出符号を生成し、
前記第５データ及び前記第４誤り検出符号を出力する、
ようにさらに構成されている、
請求項１に記載のメモリシステム。
【請求項7】
前記メモリコントローラは、前記第１データの読出しを要求されると、前記第４データの読出しを前記メモリに指示するようにさらに構成されている、
請求項６に記載のメモリシステム。
請求項６に記載のメモリシステム。
【請求項8】
前記第１データは、第１論理アドレスを付されており、
前記メモリコントローラは、
前記第４誤り検出符号と第２論理アドレスを含んだ第６データから第５誤り検出符号を生成する、
ようにさらに構成されている、
請求項６に記載のメモリシステム。
前記メモリコントローラは、
前記第４誤り検出符号と第２論理アドレスを含んだ第６データから第５誤り検出符号を生成する、
ようにさらに構成されている、
請求項６に記載のメモリシステム。
【請求項9】
前記メモリコントローラは、
前記第５データを前記第２方法で変換して、第６誤り検出符号を生成し、
前記第５誤り検出符号と前記第６誤り検出符号が一致する場合、前記第５データ及び前記第４誤り検出符号を出力する、
ようにさらに構成されている、
請求項８に記載のメモリシステム。
前記第５データを前記第２方法で変換して、第６誤り検出符号を生成し、
前記第５誤り検出符号と前記第６誤り検出符号が一致する場合、前記第５データ及び前記第４誤り検出符号を出力する、
ようにさらに構成されている、
請求項８に記載のメモリシステム。
【請求項10】
前記メモリコントローラは、
第１演算によって、前記第２データから前記第２誤り検出符号を生成し、
前記第１演算によって、前記第６データから前記第５誤り検出符号を生成する、
ようにさらに構成されている、
請求項８に記載のメモリシステム。
第１演算によって、前記第２データから前記第２誤り検出符号を生成し、
前記第１演算によって、前記第６データから前記第５誤り検出符号を生成する、
ようにさらに構成されている、
請求項８に記載のメモリシステム。
【請求項11】
前記メモリコントローラは、
前記メモリ中の、前記第１論理アドレスと関連付けられた第１物理アドレスの領域に前記第３データを書き込み、
前記第１データの読出しを要求されると、前記メモリ中の、前記第２論理アドレスと関連付けられた第２物理アドレスの領域からデータを読み出す、
ようにさらに構成されている、
請求項８に記載のメモリシステム。
前記メモリ中の、前記第１論理アドレスと関連付けられた第１物理アドレスの領域に前記第３データを書き込み、
前記第１データの読出しを要求されると、前記メモリ中の、前記第２論理アドレスと関連付けられた第２物理アドレスの領域からデータを読み出す、
ようにさらに構成されている、
請求項８に記載のメモリシステム。
【請求項12】
前記第１論理アドレスは、前記第２論理アドレスと同じであり、
前記第１物理アドレスは、前記第２物理アドレスと同じである、
請求項１１に記載のメモリシステム。
前記第１物理アドレスは、前記第２物理アドレスと同じである、
請求項１１に記載のメモリシステム。
【請求項13】
前記第１データは、第１論理アドレスを付されており、
前記第２データは、前記第１誤り検出符号及び前記第１論理アドレスを含み、
前記メモリコントローラは、
前記メモリに第４データの読出しを指示し、
前記第４データを、前記第１方法によって変換されたデータを復元する第２方法で変換して、前記第１データ及び第２論理アドレスを取得する、
ようにさらに構成されている、
請求項１に記載のメモリシステム。
前記第２データは、前記第１誤り検出符号及び前記第１論理アドレスを含み、
前記メモリコントローラは、
前記メモリに第４データの読出しを指示し、
前記第４データを、前記第１方法によって変換されたデータを復元する第２方法で変換して、前記第１データ及び第２論理アドレスを取得する、
ようにさらに構成されている、
請求項１に記載のメモリシステム。
【請求項14】
前記誤り検出符号回路は、
前記第１データから前記第１誤り検出符号を生成する第１回路と、
前記第２データから前記第２誤り検出符号を生成するように構成された第２回路と、
を含む、
請求項１に記載のメモリシステム。
前記第１データから前記第１誤り検出符号を生成する第１回路と、
前記第２データから前記第２誤り検出符号を生成するように構成された第２回路と、
を含む、
請求項１に記載のメモリシステム。
【請求項15】
前記第１データは、第１論理アドレスを付されており、
前記メモリコントローラは、前記メモリ中の、前記第１論理アドレスと関連付けられた第１物理アドレスの領域に前記第３データを書き込むようにさらに構成されており、
前記第２データは、前記第１物理アドレス及び前記第１物理アドレスに固有の情報の少なくとも一方を含む第１情報を含む、
請求項１に記載のメモリシステム。
前記メモリコントローラは、前記メモリ中の、前記第１論理アドレスと関連付けられた第１物理アドレスの領域に前記第３データを書き込むようにさらに構成されており、
前記第２データは、前記第１物理アドレス及び前記第１物理アドレスに固有の情報の少なくとも一方を含む第１情報を含む、
請求項１に記載のメモリシステム。
【請求項16】
前記メモリコントローラは、
前記第１データの読出しを要求されると、前記メモリ中の第２論理アドレスと関連付けられた第２物理アドレスの領域から第４データを読み出し、
前記第４データを、前記第１方法によって変換されたデータを復元する第２方法で変換して、第５データを生成し、
前記第５データから第４誤り検出符号を生成し、
前記第４誤り検出符号と第２論理アドレスを含んだ第６データから第５誤り検出符号を生成する、
ようにさらに構成されており、
前記第２データは、前記第１物理アドレス及び前記第１物理アドレスに固有の情報の少なくとも一方を含む第１情報を含み、
前記第６データは、前記第２物理アドレス及び前記第２物理アドレスに固有の情報の少なくとも一方を含む第２情報をさらに含む、
請求項１５に記載のメモリシステム。
前記第１データの読出しを要求されると、前記メモリ中の第２論理アドレスと関連付けられた第２物理アドレスの領域から第４データを読み出し、
前記第４データを、前記第１方法によって変換されたデータを復元する第２方法で変換して、第５データを生成し、
前記第５データから第４誤り検出符号を生成し、
前記第４誤り検出符号と第２論理アドレスを含んだ第６データから第５誤り検出符号を生成する、
ようにさらに構成されており、
前記第２データは、前記第１物理アドレス及び前記第１物理アドレスに固有の情報の少なくとも一方を含む第１情報を含み、
前記第６データは、前記第２物理アドレス及び前記第２物理アドレスに固有の情報の少なくとも一方を含む第２情報をさらに含む、
請求項１５に記載のメモリシステム。
【請求項17】
前記第１物理アドレスに固有の情報は、前記第１物理アドレスの領域のデータが、第１時刻から消去された回数であり、
前記第２物理アドレスに固有の情報は、前記第２物理アドレスの領域のデータが、前記第１時刻から消去された回数である、
請求項１６に記載のメモリシステム。
前記第２物理アドレスに固有の情報は、前記第２物理アドレスの領域のデータが、前記第１時刻から消去された回数である、
請求項１６に記載のメモリシステム。
【請求項18】
前記第１論理アドレスは、前記第２論理アドレスと同じであり、
前記第１物理アドレスは、前記第２物理アドレスと同じである、
請求項１６に記載のメモリシステム。
前記第１物理アドレスは、前記第２物理アドレスと同じである、
請求項１６に記載のメモリシステム。
【請求項19】
メモリと、
第１データ及び前記第１データについての第１誤り検出符号を取得するように構成された誤り検出符号回路を含み、
前記第１データを第１方法で変換して第２データを生成し、
前記第２データの前記メモリへの書込みの完了までに前記第１誤り検出符号を前記メモリに書き込まない、
ように構成されたメモリコントローラと、
を備えるメモリシステム。
第１データ及び前記第１データについての第１誤り検出符号を取得するように構成された誤り検出符号回路を含み、
前記第１データを第１方法で変換して第２データを生成し、
前記第２データの前記メモリへの書込みの完了までに前記第１誤り検出符号を前記メモリに書き込まない、
ように構成されたメモリコントローラと、
を備えるメモリシステム。
【請求項20】
前記メモリコントローラは、暗号化回路及び誤り訂正回路をさらに含み、
前記暗号化回路及び前記誤り訂正回路の組は、前記暗号化回路に供給されたデータを前記第１方法で変換するように構成されており、
前記第１データは前記暗号化回路に供給され、
前記第１誤り検出符号は前記暗号化回路に供給されない、
請求項１９に記載のメモリシステム。
前記暗号化回路及び前記誤り訂正回路の組は、前記暗号化回路に供給されたデータを前記第１方法で変換するように構成されており、
前記第１データは前記暗号化回路に供給され、
前記第１誤り検出符号は前記暗号化回路に供給されない、
請求項１９に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、概してメモリシステムに関する。
【背景技術】
【0002】
メモリと、メモリを制御するコントローラを含んだメモリシステムが知られている。メモリシステムは、ホスト装置からの指示に基づいてデータを記憶し、ホスト装置からの指示に基づいてデータを読み出す。メモリシステムは、メモリとして、ＮＡＮＤ型フラッシュメモリを使用し得る。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第２０２０／０１９２８００号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
より正確にデータを読み出せるメモリシステムを提供しようとするものである。
【課題を解決するための手段】
【0005】
一実施形態によるメモリシステムは、メモリと、メモリコントローラとを含む。上記メモリコントローラは、第１データから第１誤り検出符号を生成し、上記第１誤り検出符号を含んだ第２データから第２誤り検出符号を生成するように構成された誤り検出符号回路を含む。メモリコントローラは、上記第１データ及び上記第２誤り検出符号を第１方法で変換して第３データを生成し、上記第３データを上記メモリに書き込む、ように構成されている。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一の参照符号を付され、繰返しの説明は省略される場合がある。略同一の機能及び構成を有する複数の構成要素が相互に区別されるために、参照符号の末尾にさらなる数字又は文字が付される場合がある。
【0008】
或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。
【0009】
１．第１実施形態
１．１．構成
図１は、第１実施形態の情報処理システムの構成の例を示す。図１に示されるように、情報処理システムは、メモリシステム１、及びホスト装置２を含む。ホスト装置２の例は、パーソナルコンピュータ、携帯情報端末、及びサーバを含む。
１．１．構成
図１は、第１実施形態の情報処理システムの構成の例を示す。図１に示されるように、情報処理システムは、メモリシステム１、及びホスト装置２を含む。ホスト装置２の例は、パーソナルコンピュータ、携帯情報端末、及びサーバを含む。
【0010】
メモリシステム１は、ホスト装置２からデータの処理の命令を受け取り、受け取られた命令に基づいて、データの記憶、データの読出しを含む種々の処理を行う。ホスト装置２からの処理の命令は、以下、要求又はホスト要求と称される場合がある。メモリシステム１の例は、ＳＳＤ（Solid State Drive）及び各種メモリカード等である。
【0011】
メモリシステム１は、メモリ５及びメモリコントローラ４を含む。メモリ５は、不揮発にデータを記憶する。メモリ５は、例えば半導体チップである。メモリ５は、複数の半導体チップを含んでいてもよい。メモリ５は、データが消去された領域、換言すると、データが書き込まれていない（未書き込みの）領域にのみデータを書き込む。メモリ５は、例えば、ＮＡＮＤ型フラッシュメモリである。以下の記述は、メモリ５がＮＡＮＤ型フラッシュメモリである例に基づく。
【0012】
メモリ５は、メモリ５によって提供される記憶領域の全体のうち、或る大きさの領域ごとにデータを書き込む。データを書き込む単位は、以下、記憶単位と称される場合がある。メモリ５がＮＡＮＤ型フラッシュメモリである場合、記憶単位はページである。
【0013】
メモリ５は、メモリ５によって提供される記憶領域の全体のうち、或る大きさの領域ごとにデータを消去する。データを消去する単位は、以下、消去単位と称される場合がある。消去単位は、複数の記憶単位の集合である。メモリ５がＮＡＮＤ型フラッシュメモリである場合、消去単位はブロックであり、ブロックは複数のページの集合である。
【0014】
メモリコントローラ４は、ホスト装置２からの要求に示される処理を行うように、メモリ５を制御する。メモリコントローラ４はまた、要求に基づかずに、自律的にメモリ５を制御し得る。メモリコントローラ４は、例えば半導体チップである。メモリコントローラ４は、例えばＳｏＣ（System on a Chip）である。
【0015】
１．１．２．メモリコントローラの構成
図２は、第１実施形態のメモリコントローラのハードウェアによる構成を示す。図２に示されるように、メモリコントローラ４は、ホストインターフェース１１、ＣＰＵ（Central Processing Unit）１２、ＲＯＭ（Read Only Memory）１３、ＲＡＭ（Random Access Memory）１４、誤り訂正回路１５、ＣＲＣ（Cyclic Redundancy Check）回路１６、暗号化及び復号回路１７、及びメモリインターフェース１８を含む。ホストインターフェース１１、ＣＰＵ１２、ＲＯＭ１３、ＲＡＭ１４、誤り訂正回路１５、ＣＲＣ回路１６、暗号化及び復号回路１７、及びメモリインターフェース１８は、バスにより相互に接続されている。
図２は、第１実施形態のメモリコントローラのハードウェアによる構成を示す。図２に示されるように、メモリコントローラ４は、ホストインターフェース１１、ＣＰＵ（Central Processing Unit）１２、ＲＯＭ（Read Only Memory）１３、ＲＡＭ（Random Access Memory）１４、誤り訂正回路１５、ＣＲＣ（Cyclic Redundancy Check）回路１６、暗号化及び復号回路１７、及びメモリインターフェース１８を含む。ホストインターフェース１１、ＣＰＵ１２、ＲＯＭ１３、ＲＡＭ１４、誤り訂正回路１５、ＣＲＣ回路１６、暗号化及び復号回路１７、及びメモリインターフェース１８は、バスにより相互に接続されている。
【0016】
ホストインターフェース１１は、ホスト装置２と通信するためのインターフェースであり、ハードウェア、又はハードウェアとソフトウェアの組合せからなることが可能である。
ホストインターフェース１１は、或る通信規格に準拠しており、準拠している通信規格に則って、ホスト装置２と接続されているとともにホスト装置２と通信できる。すなわち、ホスト装置２及びホストインターフェース１１はともに、或る通信規格に準拠しており、準拠する通信規格に従って通信するために、準拠する通信規格に従った通信を可能にするケーブルで接続されることが可能である。使用される通信規格は、少なくとも、ユーザデータ及び付帯データの伝送を定義する。ユーザデータは、情報処理システムのユーザによって記憶することを望まれるデータである。付帯データは、ユーザデータについての情報、及びユーザデータの記憶並びに読出しに使用されるデータを含む。付帯データの例は、タグデータ及びメタデータを含む。タグデータは、タグを伝送する。タグは、ユーザデータと関連付けられた補足的な情報である。メタデータは、ユーザデータについての情報である。使用される通信規格の例は、ＳＡＴＡ（Serial Advanced Technology Attachment）、ＳＡＳ（Serial Attached Small computer system interface）、及びＮＶＭｅ（Non-Volatile Memory express）を含む。
ホストインターフェース１１は、或る通信規格に準拠しており、準拠している通信規格に則って、ホスト装置２と接続されているとともにホスト装置２と通信できる。すなわち、ホスト装置２及びホストインターフェース１１はともに、或る通信規格に準拠しており、準拠する通信規格に従って通信するために、準拠する通信規格に従った通信を可能にするケーブルで接続されることが可能である。使用される通信規格は、少なくとも、ユーザデータ及び付帯データの伝送を定義する。ユーザデータは、情報処理システムのユーザによって記憶することを望まれるデータである。付帯データは、ユーザデータについての情報、及びユーザデータの記憶並びに読出しに使用されるデータを含む。付帯データの例は、タグデータ及びメタデータを含む。タグデータは、タグを伝送する。タグは、ユーザデータと関連付けられた補足的な情報である。メタデータは、ユーザデータについての情報である。使用される通信規格の例は、ＳＡＴＡ（Serial Advanced Technology Attachment）、ＳＡＳ（Serial Attached Small computer system interface）、及びＮＶＭｅ（Non-Volatile Memory express）を含む。
【0017】
ＲＯＭ１３は、不揮発性のメモリである。ＲＯＭ１３の例は、ＥＥＰＲＯＭ（登録商標）（Electrically Erasable Programmable Read Only Memory）を含む。ＲＯＭ１３は、例えば、ファームウェアを含むプログラムを記憶する。
【0018】
ＲＡＭ１４は、揮発性のメモリである。ＲＡＭ１４の例は、ＤＲＡＭ（Dynamic Random Access Memory）、及びＳＲＡＭ（Static Random Access Memory）を含む。ＲＡＭ１４は、データを一時的に記憶する。ＲＡＭ１４は、バッファメモリ及び作業領域として機能できる。ＲＡＭ１４には、例えば、メモリシステム１が電源の供給を受けている間、ＲＯＭ１３に記憶されているプログラムがロードされる。
【0019】
ＣＰＵ１２は、プロセッサであり、メモリコントローラ４の全体の動作を制御する。ＲＯＭ１３に記憶されているとともにＲＡＭ１４上にロードされたプログラムがＣＰＵ１２によって実行されることによって、メモリコントローラ４は種々の動作を実行する。ファームウェアは、ＣＰＵ１２に、各実施形態として記述される動作を行わせることができるように構成されている。
【0020】
誤り訂正回路１５は、独立した専用の半導体チップとして実現されていてもよいし、半導体基板に形成された回路であってもよいし、ＣＰＵ１２がファームウェアを実行することにより実現されてもよい。誤り訂正回路１５は、誤り訂正符号（Error Correction Code, ECC）を使用して、メモリ５に書き込まれるデータ及びメモリ５から読み出されたデータの誤りの検出及び訂正を行う。誤り訂正回路１５は、メモリ５に書き込まれるデータ（実書き込みデータ）から誤り訂正符号を生成する。誤り訂正符号の生成の方式に基づいて、実書込みデータに対して、この実書込みデータから生成された冗長データ（誤り訂正符号）が付加される。誤り訂正回路１５は、誤り訂正回路１５が受け取ったデータの或る大きさの部分ごとに誤り訂正符号を生成する。実書込みデータと、この実書込みデータから生成された誤り訂正符号は、メモリ５に書き込まれる。誤り訂正回路１５は、誤り訂正符号を使用して、メモリ５から読み出されたデータの中の誤りを検出し、誤りが検出された場合に誤りの訂正を試みる。
【0021】
ＣＲＣ回路１６は、例えば、独立した専用の半導体チップとして実現されていてもよいし、半導体基板に形成された回路であってもよいし、ＣＰＵ１２がファームウェアを実行することにより実現されてもよい。ＣＲＣ回路１６は、ＣＰＵ１２がファームウェアを実行することにより実現されてもよい。ＣＲＣ回路は、巡回冗長検査（Cyclic Redundancy Check）及び生成多項式を使用して、メモリシステム１とホスト装置２との間で送受信されるデータの誤りを検出する。ＣＲＣ回路１６は、受け取られたデータを予め定められた１以上の生成多項式で除することにより、検査データを生成する。検査データは、生成多項式による除算により得られる余りである。
【0022】
ＣＲＣ回路１６は、ＣＲＣ回路１６によって受け取られた或る第１データの値の生成多項式による除算の途中で得られる第１検査データと、ＣＲＣ回路１６によって受け取られる別の第２データが連結（結合）されたデータの値の生成多項式による除算を行って第２検査データを生成できる。第１データから第１検査データを生成することは、以下、プリＣＲＣ演算と称される場合がある。第２データから第２検査データを生成することは、以下、ポストＣＲＣ演算と称される場合がある。
【0023】
暗号化及び復号回路１７は、独立した専用の半導体チップとして実現されていてもよいし、半導体基板に形成された回路であってもよいし、ＣＰＵ１２がファームウェアを実行することにより実現されてもよい。暗号化及び復号回路１７は、鍵（暗号鍵）を使用して、メモリ５に書き込まれるデータを暗号化する。暗号化及び復号回路１７は、鍵（復号鍵）を使用して、メモリ５から読み出されたデータを復号する。暗号化はスクランブル処理を含み得、復号はデスクランブルを含み得る。
【0024】
メモリインターフェース１８は、メモリ５と通信するためのインターフェースであり、ハードウェア、又はハードウェアとソフトウェアの組合せからなることが可能である。メモリインターフェース１８は、メモリ５の形式に基づく方式で、メモリ５と通信できる。メモリインターフェース１８は、メモリ５の形式に基づく方式での通信ができるように、メモリ５の形式に基づく方式の通信を可能にするための配線によってメモリ５と接続されている。メモリ５がＮＡＮＤ型フラッシュメモリである例に基づくと、メモリインターフェース１８は、ＮＡＮＤインターフェースであり、ＮＡＮＤインターフェースに従って信号を送信及び受信する。
【0025】
１．１．２．１．メモリコントローラの機能ブロックによる構成
図３は、第１実施形態のメモリコントローラ４の機能ブロックによる構成を示す。各機能ブロックは、明示的に又は自明的に排除されたり、明示的に特定されていない限り、ハードウェア、コンピュータソフトウェアのいずれか又は両者を組み合わせたものとして実現されることが可能である。また、各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
図３は、第１実施形態のメモリコントローラ４の機能ブロックによる構成を示す。各機能ブロックは、明示的に又は自明的に排除されたり、明示的に特定されていない限り、ハードウェア、コンピュータソフトウェアのいずれか又は両者を組み合わせたものとして実現されることが可能である。また、各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
【0026】
図３に示されるように、メモリコントローラ４は、ホストインターフェース１１、ＣＲＣ回路１６、誤り訂正回路１５、暗号化及び復号回路１７、メモリインターフェース１８、アドレス変換部２１、消去回数参照部２２、及び鍵生成部２３を含む。
【0027】
アドレス変換部２１、消去回数参照部２２、及び鍵生成部２３は、ＲＯＭ１３に記憶されているとともにＲＡＭ１４上にロードされたプログラムがＣＰＵ１２によって実行されることによって、また、ＲＡＭ１４の一部によって、実現されることが可能である。
【0028】
アドレス変換部２１は、以下に記述されるように、メモリシステム１での論理アドレスと物理アドレスの対応を管理する。
【0029】
ホスト装置２は、メモリシステム１により提供される記憶空間を複数の論理領域へと分割し、各論理領域に固有の論理アドレスを付し、論理アドレスを使用してメモリシステム１の記憶空間を管理する。ホスト装置２は、書込み対象のデータを或る論理領域に記憶すると決定すると、決定された論理アドレスを書込み対象データに割り当てる。そして、ホスト装置２は、論理アドレスによって特定される論理領域への書込み対象データの書込みをメモリシステム１に要求する。
【0030】
一方、メモリコントローラ４は、論理アドレスとは異なるアドレス体系を使用してメモリ５の記憶空間を管理する。すなわち、メモリ５により提供される記憶領域は、論理アドレスとは異なる体系でアドレスを付されている。メモリ５の中の記憶領域を特定するアドレスは、物理アドレスと称される。メモリコントローラ４は、物理アドレスを使用して、メモリ５にデータを書き込み、メモリ５からデータを読み出す。
【0031】
アドレス変換部２１は、論理アドレスと物理アドレスの対応を管理する。物理アドレスとして、任意の単位が使用されることが可能である。メモリ５がＮＡＮＤ型フラッシュメモリである場合、物理アドレスとして、ブロックのアドレス（ブロックを一意に特定するする情報）が使用されることが可能である。
【0032】
消去回数参照部２２は、各消去単位（ブロック）ごとに、その消去単位中のデータが消去された回数を管理する。消去回数は、メモリシステム１がリセット又は初期化されない限り、過去に達した値に戻らない。消去回数は、例えば、メモリシステム１が最初に電源を受けてオンしたときから、メモリシステム１がリセット又は初期化されるまでの消去回数であることが可能である。
【0033】
鍵生成部２３は、暗号鍵及び復号鍵を生成する。鍵生成部２３は、少なくとも物理アドレスを用いて、暗号鍵及び復号鍵を生成することができる。
【0034】
１．１．２．２．ＣＲＣ回路
図４は、第１実施形態のＣＲＣ回路１６の構成の例を示す。
図４は、第１実施形態のＣＲＣ回路１６の構成の例を示す。
【0035】
上記のように、ＣＲＣ回路１６は、プリＣＲＣ演算とポストＣＲＣ演算を行う。
【0036】
図４に示されるように、ＣＲＣ回路１６は、２つのサブＣＲＣ回路を含む。第１のサブＣＲＣ回路は、プリＣＲＣ回路１６Ａと称され、プリＣＲＣ演算に使用される。第２のサブＣＲＣ回路は、ポストＣＲＣ回路１６Ｂと称され、ポストＣＲＣ演算に使用される。
【0037】
プリＣＲＣ回路１６Ａは、プリＣＲＣ回路１６Ａの外部から第１ＣＲＣ入力データＣＲＩ１を受け取る。プリＣＲＣ回路１６Ａは、第１ＣＲＣ入力データＣＲＩ１を、第１生成多項式で除する。除算により、余りが得られる。プリＣＲＣ回路１６Ａは、除算による余りを第１検査データＳＣＤ１として取得する。
【0038】
プリＣＲＣ回路１６Ａは、プリＣＲＣ回路１６Ａの外部から第２ＣＲＣ入力データＣＲＩ２を受け取る。プリＣＲＣ回路１６Ａは、第１検査データＳＣＤ１の値と、第２ＣＲＣ入力データＣＲＩ２の値を比較する。プリＣＲＣ回路１６Ａは、第１検査データＳＣＤ１の値と、第２ＣＲＣ入力データＣＲＩ２の値が一致している場合、その旨を示す信号ＳＲＣ１を出力する。プリＣＲＣ回路１６Ａは、第１検査データＳＣＤ１の値と、第２ＣＲＣ入力データＣＲＩ２の値が一致していない場合、その旨を示す信号ＳＲＣ１を出力する。
【0039】
プリＣＲＣ回路１６Ａは、第１検査データＳＣＤ１を出力する。第１検査データＳＣＤ１は、ポストＣＲＣ回路１６Ｂにより受け取られる。ポストＣＲＣ回路１６Ｂは、ポストＣＲＣ回路１６Ｂの外部から第３ＣＲＣ入力データＣＲＩ３を受け取る。ポストＣＲＣ回路１６Ｂは、第１検査データＳＣＤ１と第３ＣＲＣ入力データＣＲＩ３を連結して、第４ＣＲＣ入力データＣＲＩ４を取得する。ポストＣＲＣ回路１６Ｂは、第４ＣＲＣ入力データＣＲＩ４の値を第２生成多項式で除する。第２生成多項式は、第１生成多項式と、同じであってもよいし、異なっていてもよい。除算により、余りが得られる。ポストＣＲＣ回路１６Ｂは、除算による余りを第２検査データＳＣＤ２として取得する。ポストＣＲＣ回路１６Ｂは、第２検査データＳＣＤ２を、実行中の処理に基いて、出力する場合がある。
【0040】
ポストＣＲＣ回路１６Ｂは、ポストＣＲＣ回路１６Ｂの外部から第５ＣＲＣ入力データＣＲＩ５を受け取る。ポストＣＲＣ回路１６Ｂは、第２検査データＳＣＤ２の値と、第５ＣＲＣ入力データＣＲＩ５の値を比較する。ポストＣＲＣ回路１６Ｂは、第２検査データＳＣＤ２の値と、第５ＣＲＣ入力データＣＲＩ５の値が一致している場合、その旨を示す信号ＳＲＣ２を出力する。ポストＣＲＣ回路１６Ｂは、第２検査データＳＣＤ２の値と、第５ＣＲＣ入力データＣＲＩ５の値が一致していない場合、その旨を示す信号ＳＲＣ２を出力する。
【0041】
１．２．動作
１．２．１．ＲＡＭによるテーブルの保持
第１実施形態のメモリコントローラは、メモリシステム１が電源の供給を受けてオンしている間、例えば、ＲＡＭ１４によって、幾つかのテーブルを記憶している。テーブルは、アドレス変換テーブル３１及び消去回数テーブル３２を含む。アドレス変換テーブル３１は、アドレス変換部２１において記憶される。消去回数テーブル３２は、消去回数参照部２２において記憶される。
１．２．１．ＲＡＭによるテーブルの保持
第１実施形態のメモリコントローラは、メモリシステム１が電源の供給を受けてオンしている間、例えば、ＲＡＭ１４によって、幾つかのテーブルを記憶している。テーブルは、アドレス変換テーブル３１及び消去回数テーブル３２を含む。アドレス変換テーブル３１は、アドレス変換部２１において記憶される。消去回数テーブル３２は、消去回数参照部２２において記憶される。
【0042】
図５は、第１実施形態のアドレス変換テーブル３１の例を示す。アドレス変換テーブル３１は、図５に示されるように互いに関連付けられたデータの複数の組を含んでいる。アドレス変換テーブル３１は、複数のエントリを有する。各エントリは、論理アドレス、及びこの論理アドレスに関連付けられた物理アドレスを含む。
【0043】
或るエントリに含まれる物理アドレスは、メモリ５の記憶領域のうち、このエントリに含まれる論理アドレスを付されたデータを記憶している領域を特定する。
【0044】
図６は、第１実施形態の消去回数テーブル３２の例を示す。消去回数テーブル３２は、図６に示されるように互いに関連付けられたデータの複数の組を含んでいる。消去回数テーブル３２は、複数のエントリを有する。各エントリは、消去単位（ブロック）を特定する物理アドレス、及びこの物理アドレスによって特定されるブロックについての消去回数を含む。
【0045】
１．２．２．メモリでのデータを扱う処理
１．２．２．１．データ書込み
メモリコントローラ４が或る論理アドレスを付されたデータの書込みの要求をホスト装置２から受け取ると、メモリコントローラ４は、メモリ５中のデータが未書込みの領域の中から、この書込み要求の対象のデータ（書込み要求対象データ）が書き込まれる領域を決定する。そして、メモリコントローラ４は、アドレス変換テーブル３１中の書込み要求対象データの論理アドレスについてのエントリ中に、決定された書込み先の領域を特定する物理アドレスを書き込む。書込み要求対象データは、後に詳述されるように、書込み要求対象データに付帯する管理データとともに暗号化され、且つ誤り訂正符号を付される。暗号化されたデータは、この暗号化されたデータから生成された誤り訂正符号とともにメモリ５に書き込まれる。
１．２．２．１．データ書込み
メモリコントローラ４が或る論理アドレスを付されたデータの書込みの要求をホスト装置２から受け取ると、メモリコントローラ４は、メモリ５中のデータが未書込みの領域の中から、この書込み要求の対象のデータ（書込み要求対象データ）が書き込まれる領域を決定する。そして、メモリコントローラ４は、アドレス変換テーブル３１中の書込み要求対象データの論理アドレスについてのエントリ中に、決定された書込み先の領域を特定する物理アドレスを書き込む。書込み要求対象データは、後に詳述されるように、書込み要求対象データに付帯する管理データとともに暗号化され、且つ誤り訂正符号を付される。暗号化されたデータは、この暗号化されたデータから生成された誤り訂正符号とともにメモリ５に書き込まれる。
【0046】
メモリコントローラ４は、暗号化されたデータ及び誤り訂正符号を、決定した物理アドレスによって特定される領域に書き込むことをメモリ５に指示する。
【0047】
１．２．２．２．データ読出し
メモリコントローラ４が或る論理アドレスを付されたデータの読出しの要求をホスト装置２から受け取ると、メモリコントローラ４は、アドレス変換テーブル３１を参照して、この読出し要求の対象のデータ（読出し要求対象データ）の論理アドレスと関連付けられている（対応する）物理アドレスを知る。メモリコントローラ４は、得られた物理アドレスによって特定される領域からのデータの読出しをメモリ５に指示し、メモリ５から読み出されたデータを取得する。メモリコントローラ４は、メモリ５から読み出されたデータの誤りを検出し、誤りが検出される場合に誤りを訂正し、誤り訂正されたデータを復号して、読出し要求対象データを生成する。読出し要求対象データは、ホスト装置２に送信される。
メモリコントローラ４が或る論理アドレスを付されたデータの読出しの要求をホスト装置２から受け取ると、メモリコントローラ４は、アドレス変換テーブル３１を参照して、この読出し要求の対象のデータ（読出し要求対象データ）の論理アドレスと関連付けられている（対応する）物理アドレスを知る。メモリコントローラ４は、得られた物理アドレスによって特定される領域からのデータの読出しをメモリ５に指示し、メモリ５から読み出されたデータを取得する。メモリコントローラ４は、メモリ５から読み出されたデータの誤りを検出し、誤りが検出される場合に誤りを訂正し、誤り訂正されたデータを復号して、読出し要求対象データを生成する。読出し要求対象データは、ホスト装置２に送信される。
【0048】
１．２．２．３．データ消去
メモリコントローラ４が或る論理アドレスを付されたデータの消去の要求をホスト装置２から受け取ると、メモリコントローラ４は、アドレス変換テーブル３１中で、この消去要求の対象のデータ（消去要求対象データ）の論理アドレスと関連付けられた物理アドレスを消去する（無効にする）。また、メモリコントローラ４は、消去回数テーブル３２中の消去要求対象データの論理アドレスと関連付けられた物理アドレスについての消去回数を１インクリメントする。
メモリコントローラ４が或る論理アドレスを付されたデータの消去の要求をホスト装置２から受け取ると、メモリコントローラ４は、アドレス変換テーブル３１中で、この消去要求の対象のデータ（消去要求対象データ）の論理アドレスと関連付けられた物理アドレスを消去する（無効にする）。また、メモリコントローラ４は、消去回数テーブル３２中の消去要求対象データの論理アドレスと関連付けられた物理アドレスについての消去回数を１インクリメントする。
【0049】
メモリコントローラ４は、消去要求の受信後すぐに、消去要求対象データの論理アドレスと関連付けられた物理アドレスによって特定される領域のデータをメモリ５から消去してもよいし、後の何らかのタイミングで消去してもよい。消去のタイミングは、メモリコントローラ４の設計（メモリコントローラ４を制御するプログラム）に依存する。すぐの消去が行われない場合、消去要求対象データは、論理アドレスとの関連付けを解除されているため、ホスト装置２からアクセスされることはできないが、メモリ５の中に存在している。以下、論理アドレスとの関連付けが解除されているとともにメモリ５中に存在しているデータは、無効データと称される場合がある。一方。論理アドレスとの関連付けがなされているとともにメモリ５において記憶されているデータは、有効データと称される場合がある。
【0050】
１．２．２．４．データ更新
上記のように、メモリ５は、未書込みの領域にデータを書き込むことが可能であり、よって、データを上書きすることができない。一方、メモリシステム１がホスト装置２から、データの上書きの要求、すなわち、或る論理アドレスを付されたデータがメモリ５に記憶されている状態で、この論理アドレスを付された別のデータ（以下、更新データと称される場合がある）を書き込む要求を受け取る場合がある。この場合、メモリコントローラ４は、メモリ５の特徴に合わせた命令をメモリ５に送信することによって、上書き要求をメモリシステム１において間接的に実行する。具体的には、メモリコントローラ４は、更新データを、或る物理アドレスを有するとともに未書込みの領域に書き込む。次いで、メモリコントローラ４は、アドレス変換テーブル３１を、上書きの対象の論理アドレスと関連付けられた物理アドレスを、更新データが書き込まれた領域の物理アドレスで更新する。更新前のデータは、更新の後、消去される。消去のタイミングは、データの消去要求に基づく消去と同じく、更新の直後とは限らず、メモリコントローラ４の設計に依存する。
上記のように、メモリ５は、未書込みの領域にデータを書き込むことが可能であり、よって、データを上書きすることができない。一方、メモリシステム１がホスト装置２から、データの上書きの要求、すなわち、或る論理アドレスを付されたデータがメモリ５に記憶されている状態で、この論理アドレスを付された別のデータ（以下、更新データと称される場合がある）を書き込む要求を受け取る場合がある。この場合、メモリコントローラ４は、メモリ５の特徴に合わせた命令をメモリ５に送信することによって、上書き要求をメモリシステム１において間接的に実行する。具体的には、メモリコントローラ４は、更新データを、或る物理アドレスを有するとともに未書込みの領域に書き込む。次いで、メモリコントローラ４は、アドレス変換テーブル３１を、上書きの対象の論理アドレスと関連付けられた物理アドレスを、更新データが書き込まれた領域の物理アドレスで更新する。更新前のデータは、更新の後、消去される。消去のタイミングは、データの消去要求に基づく消去と同じく、更新の直後とは限らず、メモリコントローラ４の設計に依存する。
【0051】
１．２．３．書込み要求に基づく動作
図７は、第１実施形態のメモリシステム１でのホスト装置２からのデータ書込み要求に基づくデータの流れを示す。より具体的には、図７は、書込み要求に基づいて受信されるデータ、及び受信されたデータの変化並びにその流れを示す。図７に示される状態は、メモリシステム１がホスト装置２からデータの書込み要求を示すコマンド（書込み要求コマンド）、書込み要求対象データ、及び書込み要求対象データに関連するデータを受け取ると、生じる。
図７は、第１実施形態のメモリシステム１でのホスト装置２からのデータ書込み要求に基づくデータの流れを示す。より具体的には、図７は、書込み要求に基づいて受信されるデータ、及び受信されたデータの変化並びにその流れを示す。図７に示される状態は、メモリシステム１がホスト装置２からデータの書込み要求を示すコマンド（書込み要求コマンド）、書込み要求対象データ、及び書込み要求対象データに関連するデータを受け取ると、生じる。
【0052】
図７に示されるように、メモリシステム１は、ホスト装置２から、書込み要求コマンド（図示せず）、書込み要求対象データＲＤｗ、書込みタグデータＴＤｗ、及び書込みメタデータＭＤｗを受け取る。書込み要求コマンドは、書込み要求対象データＲＤｗの論理アドレスを含む。以下、書込み要求対象データＲＤｗの論理アドレスは、供給書込み対象論理アドレスＬＡｗｇと称される場合がある。
【0053】
供給書込み対象論理アドレスＬＡｗｇは、書込みタグデータＴＤｗによって伝送される。
【0054】
書込みメタデータＭＤｗは、書込み要求対象データＲＤｗから第１生成多項式に基づくＣＲＣ演算によって得られる余りを伝送する。以下、ＣＲＣ演算によって得られる余りは、ＣＲＣ値と称される場合がある。ホスト装置２によって書込み要求対象データＲＤｗから演算されるとともにメモリシステム１に供給されるＣＲＣ値は、供給ＣＲＣ値ＶＴＣと称される場合がある。書込みメタデータＭＤｗのうち、供給ＣＲＣ値ＶＴＣを除く部分は、以下、書込み残余メタデータＲＭｗと称される場合がある。供給ＣＲＣ値ＶＴＣ及び書込み残余メタデータＲＭｗは別々に送信されてもよい。そのような送信の形態は、ホスト装置２及びホストインターフェース１１がＮＶＭｅに準拠している場合を含む。ＮＶＭｅでは、供給ＣＲＣ値ＶＴＣは、ＰＩ（Protect Information）に相当する。
【0055】
書込み要求コマンド、書込み要求対象データＲＤｗ、書込みタグデータＴＤｗ、及び書込みメタデータＭＤｗは、ホストインターフェース１１によって受け取られ、その後、ＣＰＵ１２の制御によって、これらのデータに関連する要素へとバスを介して転送される。
【0056】
プリＣＲＣ回路１６Ａは、書込み要求対象データＲＤｗを受け取る。書込み要求対象データＲＤｗは、図４を参照して記述される第１ＣＲＣ入力データＣＲＩ１に相当する。プリＣＲＣ回路１６Ａは、書込み要求対象データＲＤｗの値に対する第１生成多項式を用いたＣＲＣ演算による余りを生成する。すなわち、プリＣＲＣ回路１６Ａは、書込み要求対象データＲＤｗの値に対してプリＣＲＣ演算を行う。プリＣＲＣ演算により得られる余りは、図４を参照して記述される第１検査データＳＣＤ１に相当する。以下、プリＣＲＣ演算によって得られる余りは、プリＣＲＣ値と称される場合がある。また、書込み要求対象データＲＤｗから得られるプリＣＲＣ値は、取得プリＣＲＣ値ＶＲＣｇと称される場合がある。取得プリＣＲＣ値ＶＲＣｇは、図４を参照して記述される第１検査データＳＣＤ１に相当する。
【0057】
プリＣＲＣ回路１６Ａは、供給ＣＲＣ値ＶＴＣを受け取る。供給ＣＲＣ値ＶＴＣは、図４を参照して記述される第２ＣＲＣ入力データＣＲＩ２に相当する。プリＣＲＣ回路１６Ａは、取得プリＣＲＣ値ＶＲＣｇと供給ＣＲＣ値ＶＴＣを比較する。プリＣＲＣ回路１６Ａは、取得プリＣＲＣ値ＶＲＣｇと供給ＣＲＣ値ＶＴＣが不一致の場合、ホストインターフェース１１を介して、エラーを示す信号ＳＲＣ１を、ホスト装置２に送信する。エラーを示す信号ＳＲＣ１が送信される場合、実行中の書込み要求に応じた処理は終了する。その場合、例えば、ホスト装置２は、エラーと判断された書込み要求及び関連するデータをメモリシステム１に再送することができる。
【0058】
取得プリＣＲＣ値ＶＲＣｇと供給ＣＲＣ値ＶＴＣが一致している場合、プリＣＲＣ回路１６Ａは、取得プリＣＲＣ値ＶＲＣｇを、ポストＣＲＣ回路１６Ｂに送信する。取得プリＣＲＣ値ＶＲＣｇは、供給ＣＲＣ値ＶＴＣと同じであるため、供給ＣＲＣ値ＶＴＣが送信されてもよい。
【0059】
供給書込み対象論理アドレスＬＡｗｇは、アドレス変換部２１によって受け取られる。アドレス変換部２１は、メモリ５の中で書込み要求対象データＲＤｗを書き込むブロックを決定する。アドレス変換部２１は、決定されたブロックの物理アドレスを、アドレス変換テーブル３１中の供給書込み対象論理アドレスＬＡｗｇのエントリに書き込む。書込み要求対象データＲＤｗが書き込まれるブロックは、以下、取得書込み対象物理アドレスＰＡｗｇと称される場合がある。
【0060】
鍵生成部２３は、鍵（暗号鍵）を生成する。鍵生成部２３は、鍵の生成に、例えば、取得書込み対象物理アドレスＰＡｗｇを用いることができる。
【0061】
ポストＣＲＣ回路１６Ｂは、書込みタグデータＴＤｗに含まれる供給書込み対象論理アドレスＬＡｗｇを受け取る。ポストＣＲＣ回路１６Ｂはさらに、取得プリＣＲＣ値ＶＲＣｇ、及び書込み残余メタデータＲＭｗを受け取る。供給書込み対象論理アドレスＬＡｗｇ及び書込み残余メタデータＲＭｗの組は、図４を参照して記述される第３ＣＲＣ入力データＣＲＩ３に相当する。
【0062】
ポストＣＲＣ回路１６Ｂは、受け取った供給書込み対象論理アドレスＬＡｗｇ、取得プリＣＲＣ値ＶＲＣｇ、及び書込み残余メタデータＲＭｗを連結する。連結により形成されるビット列は、以下、書込みポストＣＲＣ入力データＷＳＣＩと称される場合がある。書込みポストＣＲＣ入力データＷＳＣＩは、図４を参照して記述される第４ＣＲＣ入力データＣＲＩ４に相当する。ポストＣＲＣ回路１６Ｂは、書込みポストＣＲＣ入力データＷＳＣＩの値に対する第２生成多項式を用いたＣＲＣ演算による余りを生成する。すなわち、ポストＣＲＣ回路１６Ｂは、書込みポストＣＲＣ入力データＷＳＣＩの値に対してポストＣＲＣ演算を行う。ポストＣＲＣ演算により得られる余りは、図４を参照して記述される第２検査データＳＣＤ２に相当する。以下、ポストＣＲＣ演算によって得られる余りは、ポストＣＲＣ値と称される場合がある。また、書込み要求対象データＲＤｗから得られるポストＣＲＣ値は、書込みポストＣＲＣ値ＶＳＣｗと称される場合がある。
【0063】
暗号化及び復号回路１７は、暗号鍵、書込みタグデータＴＤｗ中の供給書込み対象論理アドレスＬＡｗｇ、書込み要求対象データＲＤｗ、書込み残余メタデータＲＭｗ、及び書込みポストＣＲＣ値ＶＳＣｗを受け取る。暗号化及び復号回路１７は、書込みタグデータＴＤｗ中の供給書込み対象論理アドレスＬＡｗｇ、書込み要求対象データＲＤｗ、書込み残余メタデータＲＭｗ、及び書込みポストＣＲＣ値ＶＳＣｗを暗号鍵に基づいて暗号化する。暗号化により書込みデータＮＤｗが得られる。書込みデータＮＤｗは、誤り訂正回路１５に供給される。
【0064】
誤り訂正回路１５は、書込みデータＮＤｗの誤り訂正符号を生成する。書込みデータＮＤｗの誤り訂正符号は、以下、書込み誤り訂正符号ＥＣＣｗと称される場合がある。
【0065】
書込みデータＮＤｗ及び書込み誤り訂正符号ＥＣＣｗは、メモリインターフェース１８によって受け取られる。メモリインターフェース１８は、メモリ５の記憶領域のうちの取得書込み対象物理アドレスＰＡｗｇによって特定される領域に、書込みデータＮＤｗ及び書込み誤り訂正符号ＥＣＣｗを書き込む。すなわち、メモリインターフェース１８は、書込みデータＮＤｗ及び書込み誤り訂正符号ＥＣＣｗ、並びに書込みデータＮＤｗ及び書込み誤り訂正符号）ＥＣＣｗを取得書込み対象物理アドレスＰＡｗｇによって特定される領域に書き込むことを指示する書込みコマンドセットをメモリ５に供給する。
【0066】
メモリ５は、書込みデータＮＤｗ及び書込み誤り訂正符号ＥＣＣｗ、並びに書込みコマンドセットを受け取ると、取得書込み対象物理アドレスＰＡｗｇに書込みデータＮＤｗを書き込む。
【0067】
１．２．３．１．書込み要求に基づいて取得及び生成されるＣＲＣ値
図８は、第１実施形態のメモリシステム１でのデータ書込みの間に取得及び生成される幾つかのＣＲＣ値を示す。
図８は、第１実施形態のメモリシステム１でのデータ書込みの間に取得及び生成される幾つかのＣＲＣ値を示す。
【0068】
【0069】
ポストＣＲＣ回路１６Ｂにおいて、取得プリＣＲＣ値ＶＲＣｇが、供給書込み対象論理アドレスＬＡｗｇ及び書込み残余メタデータＲＭｗと連結されることにより、書込みポストＣＲＣ入力データＷＳＣＩが生成される。書込みポストＣＲＣ入力データＷＳＣＩでの取得プリＣＲＣ値ＶＲＣｇ、供給書込み対象論理アドレスＬＡｗｇ、及び書込み残余メタデータＲＭｗは、いずれの連結に亘っても固定されていれば、どのような順序であってもよい。
【0070】
書込みポストＣＲＣ入力データＷＳＣＩの値が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、書込みポストＣＲＣ値ＶＳＣｗが生成される。書込みポストＣＲＣ値ＶＳＣｗは、書込みポストＣＲＣ入力データＷＳＣＩを被除数として生成され、書込みポストＣＲＣ入力データＷＳＣＩは、取得プリＣＲＣ値ＶＲＣｇ、及び供給書込み対象論理アドレスＬＡｗｇを含む。このため、書込みポストＣＲＣ値ＶＳＣｗは、取得プリＣＲＣ値ＶＲＣｇ、及び供給書込み対象論理アドレスＬＡｗｇを反映している。
【0071】
書込みポストＣＲＣ値ＶＳＣｗは、暗号化及び復号回路１７に供給される。一方、取得プリＣＲＣ値ＶＲＣｇ及び供給ＣＲＣ値ＶＴＣは、暗号化及び復号回路１７に供給されない。よって、取得プリＣＲＣ値ＶＲＣｇ及び供給ＣＲＣ値ＶＴＣは、書込みデータＮＤｗには含まれず、メモリ５に書き込まれない。
【0072】
１．２．４．読出し要求に基づく動作
図９は、第１実施形態のメモリシステム１でのホスト装置からのデータ読出し要求に基づくデータの流れを示す。より具体的には、図９は、読出し要求に基づいて受信されるデータ、及び受信されたデータの変化並びにその流れを示す。図９に示される状態は、メモリシステム１がホスト装置２からデータ読出し要求を示すコマンド（読出し要求コマンド）を受け取ると、生じる。
図９は、第１実施形態のメモリシステム１でのホスト装置からのデータ読出し要求に基づくデータの流れを示す。より具体的には、図９は、読出し要求に基づいて受信されるデータ、及び受信されたデータの変化並びにその流れを示す。図９に示される状態は、メモリシステム１がホスト装置２からデータ読出し要求を示すコマンド（読出し要求コマンド）を受け取ると、生じる。
【0073】
読出し要求コマンドは、読出し要求対象データＲＤｒの論理アドレスを含む。以下、読出し要求対象データＲＤｒの論理アドレスは、供給読出し対象論理アドレスＬＡｒｇと称される場合がある。以下の記述は、供給読出し対象論理アドレスＬＡｒｇは、読出し要求対象データＲＤｒが書き込まれたときの供給書込み対象論理アドレスＬＡｗｇと同じである例に基づく。
【0074】
図９に示されるように、読出し要求対象データＲＤｒの論理アドレスは、アドレス変換部２１によって受け取られる。アドレス変換部２１は、アドレス変換テーブル３１を参照して、供給読出し対象論理アドレスＬＡｒｇと関連付けられた物理アドレスを知る。供給読出し対象論理アドレスＬＡｒｇと関連付けられた物理アドレスは、以下、取得読出し対象物理アドレスＰＡｒｇと称される場合がある。取得読出し対象物理アドレスＰＡｒｇは、データ読出し要求の受信から取得読出し対象物理アドレスＰＡｒｇの取得までに何らかの意図されないエラーが生じない限り、取得書込み対象物理アドレスＰＡｗｇと同じである。
【0075】
鍵生成部２３は、鍵（復号鍵）を生成する。鍵生成部２３は、鍵の生成に、例えば、取得読出し対象物理アドレスＰＡｒｇを用いることができる。
【0076】
メモリインターフェース１８は、メモリ５の記憶領域のうちの取得読出し対象物理アドレスＰＡｒｇによって特定される領域からデータを読み出す。すなわち、メモリインターフェース１８は、取得読出し対象物理アドレスＰＡｒｇによって特定される領域からデータを読み出すことを指示する読出しコマンドセットをメモリ５に供給する。
【0077】
メモリ５は、読出しコマンドセットを受け取ると、取得読出し対象物理アドレスＰＡｒｇによって特定される領域からデータを読み出して、読出しデータＮＤｒ及び読出し誤り訂正符号ＥＣＣｒを取得する。読出しデータＮＤｒ及び読出し誤り訂正符号ＥＣＣｒは、データ読出し要求の受信から読出しデータＮＤｒ及び読出し誤り訂正符号ＥＣＣｒの取得までに何らかの意図されないエラーが生じていない限り、読出しデータＮＤｒが読み出された物理アドレスによって特定される領域に書き込まれた書込みデータＮＤｗ及び対応する書込み誤り訂正符号ＥＣＣｗと同じである。
【0078】
読出しデータＮＤｒ及び読出し誤り訂正符号ＥＣＣｒは、誤り訂正回路１５によって受け取られる。誤り訂正回路１５は、読出し誤り訂正符号ＥＣＣｒを使用して、読出しデータＮＤｒの誤りを検出するとともに誤りが含まれる場合に誤りを訂正する。読出しデータＮＤｒが誤りを含まない場合、誤り訂正回路１５は、受け取られた読出しデータＮＤｒを出力する。読出しデータＮＤｒに誤りが含まれる場合で誤りが訂正された場合、誤り訂正回路１５は、誤りを含まない読出しデータＮＤｒを出力する。
【0079】
読出しデータＮＤｒは、暗号化及び復号回路１７によって受け取られる。暗号化及び復号回路１７は、鍵生成部２３から復号鍵を受け取る。暗号化及び復号回路１７は、復号鍵に基づいて、読出しデータＮＤｒを復号する。復号が成功すると、読出し要求対象データＲＤｒ、読出し論理アドレスＬＡｒ、読出し残余メタデータＲＭｒ、及び読出しポストＣＲＣ値ＶＳＣｒが得られる。読出し要求対象データＲＤｒ、読出し論理アドレスＬＡｒ、読出し残余メタデータＲＭｒ、及び読出しポストＣＲＣ値ＶＳＣｒは、データ読出し要求の受信から復号の終了までに意図されないエラーが生じていない限り、それぞれ、読出し要求対象データＲＤｒの論理アドレスを付された書込み要求対象データＲＤｗ、供給読出し対象論理アドレスＬＡｒｇ（及び供給書込み対象論理アドレスＬＡｗｇ）、書込み残余メタデータＲＭｗ、及び書込みポストＣＲＣ値ＶＳＣｗと同じである。
【0080】
読出し要求対象データＲＤｒは、プリＣＲＣ回路１６Ａにより受け取られる。読出し要求対象データＲＤｒは、図４を参照して記述される第１ＣＲＣ入力データＣＲＩ１に相当する。プリＣＲＣ回路１６Ａは、読出し要求対象データＲＤｒを第１生成多項式で除することにより、プリＣＲＣ値を生成する。生成されたプリＣＲＣ値は、復元プリＣＲＣ値ＶＲＣｐと称される。復元プリＣＲＣ値ＶＲＣｐは、図４を参照して記述される第１検査データＳＣＤ１に相当する。復元プリＣＲＣ値ＶＲＣｐは、データ読出し要求の受信から復元プリＣＲＣ値ＶＲＣｐの取得までに意図されないエラーが生じていない限り、供給ＣＲＣ値ＶＴＣと同じである。ＣＲＣ演算は、２つの同じ値を有する２つのビット列がいずれも或る１つの生成多項式で除される場合、同じＣＲＣ値を算出する。このため、データ読出し要求の受信から復元プリＣＲＣ値ＶＲＣｐの取得までに意図されないエラーが生じていない限り、復元プリＣＲＣ値ＶＲＣｐは、供給ＣＲＣ値ＶＴＣ又は取得プリＣＲＣ値ＶＲＣｇと同じである。
【0081】
復元プリＣＲＣ値ＶＲＣｐは、ポストＣＲＣ回路１６Ｂによって受け取られる。ポストＣＲＣ回路１６Ｂはまた、供給読出し対象論理アドレスＬＡｒｇ、及び読出し残余メタデータＲＭｒを受け取る。供給読出し対象論理アドレスＬＡｒｇ及び読出し残余メタデータＲＭｒの組は、図４を参照して記述される第３ＣＲＣ入力データＣＲＩ３に相当する。ポストＣＲＣ回路１６Ｂは、復元プリＣＲＣ値ＶＲＣｐ、供給読出し対象論理アドレスＬＡｒｇ、及び読出し残余メタデータＲＭｒを連結することにより、読出しポストＣＲＣ入力データＲＳＣＩを取得する。読出しポストＣＲＣ入力データＲＳＣＩは、図４を参照して記述される第４ＣＲＣ入力データＣＲＩ４に相当する。ポストＣＲＣ回路１６Ｂは、読出しポストＣＲＣ入力データＲＳＣＩの値を第２生成多項式で除することによりポストＣＲＣ値を生成する。生成されるポストＣＲＣ値は、取得ポストＣＲＣ値ＶＳＣｇと称される。取得ポストＣＲＣ値ＶＳＣｇは、図４を参照して記述される第２検査データＳＣＤ２に相当する。
【0082】
ポストＣＲＣ回路１６Ｂは、読出しポストＣＲＣ値ＶＳＣｒを受け取る。読出しポストＣＲＣ値ＶＳＣｒは、図４を参照して記述される第５ＣＲＣ入力データＣＲＩ５に相当する。ポストＣＲＣ回路１６Ｂは、取得ポストＣＲＣ値ＶＳＣｇと読出しポストＣＲＣ値ＶＳＣｒを比較する。データ読出し要求の受信から取得ポストＣＲＣ値ＶＳＣｇの取得までに意図されないエラーが生じていない限り、取得ポストＣＲＣ値ＶＳＣｇは、読出しポストＣＲＣ値ＶＳＣｒと同じである。さらに、データ書込み要求の受信から取得ポストＣＲＣ値ＶＳＣｇの取得までに意図されないエラーが生じていない限り、取得ポストＣＲＣ値ＶＳＣｇは、書込みポストＣＲＣ値ＶＳＣｗと同じである。取得ポストＣＲＣ値ＶＳＣｇが読出しポストＣＲＣ値ＶＳＣｒと一致していない場合、ポストＣＲＣ回路１６Ｂは、ホストインターフェース１１を介して、エラーを示す信号ＳＲＣ２を、ホスト装置２に送信する。エラーを示す信号ＳＲＣ２が送信される場合、実行中の読出し要求に応じた処理は終了する。
【0083】
取得ポストＣＲＣ値ＶＳＣｇが読出しポストＣＲＣ値ＶＳＣｒと一致している場合、ポストＣＲＣ回路１６Ｂは、検査パスの旨の信号ＳＲＣ２をホストインターフェース１１に送信する。
【0084】
ホストインターフェース１１は、検査パスの旨の信号ＳＲＣ２を受け取ると、以下に記述されるデータをホスト装置２に送信する。ホストインターフェース１１は、読出し要求対象データＲＤｒをホスト装置２に送信する。ホストインターフェース１１は、読出し論理アドレスＬＡｒを読出しタグデータＴＤｒとしてホスト装置２に送信する。ホストインターフェース１１は、復元プリＣＲＣ値ＶＲＣｐと読出し残余メタデータＲＭｒを連結して読出しメタデータＭＤｒを生成し、読出しメタデータＭＤｒをホスト装置２に送信する。
【0085】
１．２．４．１．読出し要求に基づいて取得及び生成されるＣＲＣ値
図１０は、第１実施形態のメモリシステム１でのデータ読出しの間に取得及び生成される幾つかのＣＲＣ値を示す。
図１０は、第１実施形態のメモリシステム１でのデータ読出しの間に取得及び生成される幾つかのＣＲＣ値を示す。
【0086】
【0087】
ポストＣＲＣ回路１６Ｂにおいて、復元プリＣＲＣ値ＶＲＣｐが、供給読出し対象論理アドレスＬＡｒｇ及び読出し残余メタデータＲＭｒと連結されることにより、読出しポストＣＲＣ入力データＲＳＣＩが生成される。読出しポストＣＲＣ入力データＲＳＣＩでの連結される要素の順序は、書込みポストＣＲＣ入力データＷＳＣＩでの対応する要素の順序と一致していれば、どのような順序であってもよい。すなわち、復元プリＣＲＣ値ＶＲＣｐ、供給読出し対象論理アドレスＬＡｒｇ、及び読出し残余メタデータＲＭｒは、それぞれ、書込みポストＣＲＣ入力データＷＳＣＩでの取得プリＣＲＣ値ＶＲＣｇ、供給書込み対象論理アドレスＬＡｗｇ、及び書込み残余メタデータＲＭｗに対応する。このことに基づいて、読出しポストＣＲＣ入力データＲＳＣＩでの復元プリＣＲＣ値ＶＲＣｐの順位は、書込みポストＣＲＣ入力データＷＳＣＩでの取得プリＣＲＣ値ＶＲＣｇの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩでの供給読出し対象論理アドレスＬＡｒｇの順位は、書込みポストＣＲＣ入力データＷＳＣＩでの供給書込み対象論理アドレスＬＡｗｇの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩでの読出し残余メタデータＲＭｒの順位は、書込みポストＣＲＣ入力データＷＳＣＩでの書込み残余メタデータＲＭｗの順位と同じである。
【0088】
読出しポストＣＲＣ入力データＲＳＣＩの値が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、取得ポストＣＲＣ値ＶＳＣｇが生成される。
【0089】
１．２．５．データコピー
上記のように、メモリシステム１は、ホスト装置２からの要求を受けなくとも自律的に動作し得る。そのような動作は、ガベージコレクションを含む。ガベージコレクションは、メモリ５中での断片化を解消するための処理を指す。メモリコントローラ４は、有効データと無効データを含んでいる消去単位（ブロック）に対してガベージコレクションを行い得る。ガベージコレクションにより、有効データのみが、未書込みのブロックに書き込まれる。具体的には、以下の通りである。メモリコントローラ４は、ガベージコレクションの対象のブロックの物理アドレス中の有効データをメモリ５から読み出す。メモリコントローラ４は、得られた読出しデータについて、読出し要求に基づくデータ読出しと同様にポストＣＲＣ値の取得及び比較を行うことを経て、書込みデータを生成し直す。得られた書込みデータに含まれるユーザデータは、ガベージコレクションの対象の有効データに含まれているユーザデータと同じである。メモリコントローラ４は、得られた書込みデータを、メモリ５に書き込む。
上記のように、メモリシステム１は、ホスト装置２からの要求を受けなくとも自律的に動作し得る。そのような動作は、ガベージコレクションを含む。ガベージコレクションは、メモリ５中での断片化を解消するための処理を指す。メモリコントローラ４は、有効データと無効データを含んでいる消去単位（ブロック）に対してガベージコレクションを行い得る。ガベージコレクションにより、有効データのみが、未書込みのブロックに書き込まれる。具体的には、以下の通りである。メモリコントローラ４は、ガベージコレクションの対象のブロックの物理アドレス中の有効データをメモリ５から読み出す。メモリコントローラ４は、得られた読出しデータについて、読出し要求に基づくデータ読出しと同様にポストＣＲＣ値の取得及び比較を行うことを経て、書込みデータを生成し直す。得られた書込みデータに含まれるユーザデータは、ガベージコレクションの対象の有効データに含まれているユーザデータと同じである。メモリコントローラ４は、得られた書込みデータを、メモリ５に書き込む。
【0090】
ガベージコレクションは、メモリ５の或る領域からのデータの読出しと、読み出されたデータをメモリ５の、読出された領域とは別の領域に書き込むことを含む。このデータ読出しとデータ書込みは、図９を参照して記述される読出し要求に基づくデータ書込み及び図７を参照して記述される書込み要求に基づくデータ書込みに類似する。ガベージコレクションでは、或る論理アドレスのデータの更新（上書き）は生じない。代わりに、或る論理アドレスを付されたデータを記憶している領域の物理アドレスが変わり得る。このため、データ書込み及びデータ読出しがホスト装置２の要求に基づかない。この点において、データ読出し及びデータ書込みは、ホスト装置２からの要求に基づく場合と、ガベージコレクションで行われる場合とで異なる。よって、ガベージコレクションでのデータ読出しでは、供給読出し対象論理アドレスＬＡｒｇが存在しない。
【0091】
図１１及び図１２は、第１実施形態のメモリシステム１でのデータコピーでのデータの流れを示す。より具体的には、図１１及び図１２は、ホスト要求を伴わないデータコピーにおいて取得されるデータ、及び取得されたデータの変化並びにその流れを示す。図１２は、図１１の状態に後続する状態を示す。図１１に示される状態は、メモリシステム１がメモリ５でのデータのコピー（移動）を行うことを決定し、そのためにコピーの起点である取得読出し対象物理アドレスＰＡｒｇによって特定される領域からデータを読み出すことを指示する読出しコマンドセットをメモリ５に供給すると、生じる。以下の読出しコマンドセットに基づく動作は、読出し要求に基づくデータ読出しに類似する。以下、異なる点が主に記述される。
【0092】
読出しコマンドセットがメモリ５によって受け取られると、メモリ５は、取得読出し対象物理アドレスＰＡｒｇによって特定される領域からデータを読み出し、読出しデータＮＤｒ及び読出し誤り訂正符号ＥＣＣｒを取得する。
【0093】
読出しデータＮＤｒ及び読出し誤り訂正符号ＥＣＣｒは、誤り訂正回路１５によって受け取られる。誤り訂正回路１５は、読出し要求に基づくデータ読出しと同じく、誤りを含まない読出しデータＮＤｒを出力する。
【0094】
読出しデータＮＤｒは、暗号化及び復号回路１７によって受け取られる。暗号化及び復号回路１７は、読出し要求に基づくデータ読出しと同じく、読出しデータＮＤｒを復号し、読出し要求対象データＲＤｒ、読出し論理アドレスＬＡｒ、読出し残余メタデータＲＭｒ、及び読出しポストＣＲＣ値ＶＳＣｒを生成する。このとき、暗号化及び復号回路１７によって使用される鍵は、鍵生成部２３によって、例えば、取得読出し対象物理アドレスＰＡｒｇから生成される。
【0095】
読出し要求対象データＲＤｒは、プリＣＲＣ回路１６Ａによって受け取られる。プリＣＲＣ回路１６Ａは、読出し要求に基づくデータ読出しと同じく、復元プリＣＲＣ値ＶＲＣｐを生成する。
【0096】
復元プリＣＲＣ値ＶＲＣｐは、ポストＣＲＣ回路１６Ｂによって受け取られる。ポストＣＲＣ回路１６Ｂは、読出し要求に基づくデータ読出しと同じく、読出し残余メタデータＲＭｒを受け取る。一方、ポストＣＲＣ回路１６Ｂは、読出し要求に基づくデータ読出しと異なり、読出し論理アドレスＬＡｒを受け取る。ポストＣＲＣ回路１６Ｂは、読出し論理アドレスＬＡｒを、読出し要求に基づくデータ読出しでの供給読出し対象論理アドレスＬＡｒｇの代わりに使用する。すなわち、ポストＣＲＣ回路１６Ｂは、復元プリＣＲＣ値ＶＲＣｐ、読出し論理アドレスＬＡｒ、及び読出し残余メタデータＲＭｒを連結することにより、読出しポストＣＲＣ入力データＲＳＣＩ２を取得する。読出しポストＣＲＣ入力データＲＳＣＩ２が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、取得ポストＣＲＣ値ＶＳＣｇ２が生成される。
【0097】
データ読出しの開始から取得ポストＣＲＣ値ＶＳＣｇ２の取得までに意図されないエラーが生じていない限り、取得ポストＣＲＣ値ＶＳＣｇ２は、読出しポストＣＲＣ値ＶＳＣｒと同じである。さらに、データ書込みの開始から取得ポストＣＲＣ値ＶＳＣｇ２の取得までに意図されないエラーが生じていない限り、取得ポストＣＲＣ値ＶＳＣｇ２は、取得ポストＣＲＣ値ＶＳＣｇ２が書き込まれたときの書込みポストＣＲＣ値ＶＳＣｗと同じである。取得ポストＣＲＣ値ＶＳＣｇ２が読出しポストＣＲＣ値ＶＳＣｒと一致していない場合、ポストＣＲＣ回路１６Ｂはエラーの旨の信号ＳＲＣ２をホスト装置２に送信するとともに、メモリシステム１はデータコピーを中止する。
【0098】
取得ポストＣＲＣ値ＶＳＣｇ２が読出しポストＣＲＣ値ＶＳＣｒと一致している場合、メモリシステム１は、読出し要求対象データＲＤｒ及び読出し残余メタデータＲＭｒをメモリ５に書き込む。この書込みの開始以降、書き込まれる読出し要求対象データＲＤｒ及び読出し残余メタデータＲＭｒは、それぞれ、書込み要求対象データＲＤｗ及び書込み残余メタデータＲＭｗとして機能する。また、復元プリＣＲＣ値ＶＲＣｐは、書込み要求に基づく書込みでの取得プリＣＲＣ値ＶＲＣｇとして機能する。書込みは、書込み要求に基づく書込みに類似する。相違点として、存在しない書込みタグデータＴＤｗ（すなわち、供給書込み対象論理アドレスＬＡｗｇ）に代えて、データコピーのための読出しにおいて取得された読出し論理アドレスＬＡｒが使用される。具体的には、以下の通りである。
【0099】
図１２に示されるように、アドレス変換部２１は、メモリ５の中で書込み要求対象データＲＤｗを書き込むブロックの取得書込み対象物理アドレスＰＡｗｇを決定する。アドレス変換部２１は、アドレス変換テーブル３１において、読出し論理アドレスＬＡｒに関連付けられている物理アドレスを、取得書込み対象物理アドレスＰＡｗｇで更新する。
【0100】
鍵生成部２３は、鍵（暗号鍵）を生成する。鍵生成部２３は、鍵の生成に、例えば、取得書込み対象物理アドレスＰＡｗｇを用いることができる。
【0101】
ポストＣＲＣ回路１６Ｂは、書込みタグデータＴＤｗに含まれる読出し論理アドレスＬＡｒを受け取る。ポストＣＲＣ回路１６Ｂはさらに、取得プリＣＲＣ値ＶＲＣｇ、及び書込み残余メタデータＲＭｗを受け取る。
【0102】
ポストＣＲＣ回路１６Ｂは、受け取った取得プリＣＲＣ値ＶＲＣｇ、読出し論理アドレスＬＡｒ、及び書込み残余メタデータＲＭｗを連結することにより、書込みポストＣＲＣ入力データＷＳＣＩ２を取得する。書込みポストＣＲＣ入力データＷＳＣＩ２が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、書込みポストＣＲＣ値ＶＳＣｗ２が生成される。
【0103】
暗号化及び復号回路１７は、書込み要求に基づくデータ書込みと同じく、読出し論理アドレスＬＡｒ、書込み要求対象データＲＤｗ、書込み残余メタデータＲＭｗ、及び書込みポストＣＲＣ値ＶＳＣｗ２を暗号化して、書込みデータＮＤｗを生成する。
【0104】
誤り訂正回路１５は、書込み要求に基づくデータ書込みと同じく、書込みデータＮＤｗから、書込み誤り訂正符号ＥＣＣｗを生成する。書込みデータＮＤｗ及び書込み誤り訂正符号ＥＣＣｗは、メモリ５の記憶領域のうちの取得書込み対象物理アドレスＰＡｗｇによって特定される領域に書き込まれる。
【0105】
１．２．５．１．データコピーに基づいて取得及び生成されるＣＲＣ値
図１３及び図１４は、第１実施形態のメモリシステム１でのデータコピーの間に取得及び生成される幾つかのＣＲＣ値を示す。図１４は、図１３の状態に後続する状態を示す。
図１３及び図１４は、第１実施形態のメモリシステム１でのデータコピーの間に取得及び生成される幾つかのＣＲＣ値を示す。図１４は、図１３の状態に後続する状態を示す。
【0106】
【0107】
ポストＣＲＣ回路１６Ｂにおいて、復元プリＣＲＣ値ＶＲＣｐが、読出し論理アドレスＬＡｒ及び読出し残余メタデータＲＭｒと連結されることにより、読出しポストＣＲＣ入力データＲＳＣＩ２が生成される。読出しポストＣＲＣ入力データＲＳＣＩ２での連結される要素の順序は、読出し要求対象データＲＤｒが書き込まれたときに生成された書込みポストＣＲＣ入力データＷＳＣＩでの対応する要素の順序と一致していれば、どのような順序であってもよい。すなわち、復元プリＣＲＣ値ＶＲＣｐ、読出し論理アドレスＬＡｒ、及び読出し残余メタデータＲＭｒは、それぞれ、書込みポストＣＲＣ入力データＷＳＣＩでの取得プリＣＲＣ値ＶＲＣｇ、供給書込み対象論理アドレスＬＡｗｇ、及び書込み残余メタデータＲＭｗに対応する。このことに基づいて、読出しポストＣＲＣ入力データＲＳＣＩ２での復元プリＣＲＣ値ＶＲＣｐの順位は、書込みポストＣＲＣ入力データＷＳＣＩでの取得プリＣＲＣ値ＶＲＣｇの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩ２での読出し論理アドレスＬＡｒの順位は、書込みポストＣＲＣ入力データＷＳＣＩでの供給書込み対象論理アドレスＬＡｗｇの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩ２での読出し残余メタデータＲＭｒの順位は、書込みポストＣＲＣ入力データＷＳＣＩでの書込み残余メタデータＲＭｗの順位と同じである。
【0108】
読出しポストＣＲＣ入力データＲＳＣＩ２の値が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、取得ポストＣＲＣ値ＶＳＣｇ２が生成される。
【0109】
図１２を参照して記述されるとともに図１４に示されるように、ポストＣＲＣ回路１６Ｂにおいて、取得プリＣＲＣ値ＶＲＣｇ（すなわち、復元プリＣＲＣ値ＶＲＣｐ）が、読出し論理アドレスＬＡｒ及び書込み残余メタデータＲＭｗと連結されることにより、書込みポストＣＲＣ入力データＷＳＣＩ２が生成される。書込みポストＣＲＣ入力データＷＳＣＩ２での連結される要素の順序は、読出しポストＣＲＣ入力データＲＳＣＩ２での対応する要素の順序と一致していれば、どのような順序であってもよい。すなわち、取得プリＣＲＣ値ＶＲＣｇ、読出し論理アドレスＬＡｒ、及び書込み残余メタデータＲＭｗは、それぞれ、読出しポストＣＲＣ入力データＲＳＣＩ２での復元プリＣＲＣ値ＶＲＣｐ、読出し論理アドレスＬＡｒ、及び読出し残余メタデータＲＭｒに対応する。このことに基づいて、書込みポストＣＲＣ入力データＷＳＣＩ２での取得プリＣＲＣ値ＶＲＣｇの順位は、読出しポストＣＲＣ入力データＲＳＣＩ２での復元プリＣＲＣ値ＶＲＣｐの順位と同じである。書込みポストＣＲＣ入力データＷＳＣＩ２での読出し論理アドレスＬＡｒの順位は、読出しポストＣＲＣ入力データＲＳＣＩ２での読出し論理アドレスＬＡｒの順位と同じである。書込みポストＣＲＣ入力データＷＳＣＩ２での書込み残余メタデータＲＭｗの順位は、読出しポストＣＲＣ入力データＲＳＣＩ２での読出し残余メタデータＲＭｒの順位と同じである。
【0110】
書込みポストＣＲＣ入力データＷＳＣＩ２の値が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、書込みポストＣＲＣ値ＶＳＣｗ２が生成される。書込みポストＣＲＣ値ＶＳＣｗ２は、書込みポストＣＲＣ入力データＷＳＣＩ２を被除数として生成され、書込みポストＣＲＣ入力データＷＳＣＩ２は、取得プリＣＲＣ値ＶＲＣｇ、及び読出し論理アドレスＬＡｒを含む。このため、書込みポストＣＲＣ値ＶＳＣｗ２は、取得プリＣＲＣ値ＶＲＣｇ、及び読出し論理アドレスＬＡｒを反映している。
【0111】
書込みポストＣＲＣ値ＶＳＣｗ２は、暗号化及び復号回路１７に供給される。一方、取得プリＣＲＣ値ＶＲＣｇは、暗号化及び復号回路１７に供給されない。よって、取得プリＣＲＣ値ＶＲＣｇは、書込みデータＮＤｗには含まれず、メモリ５に書き込まれない。
【0112】
１．３．利点（効果）
第１実施形態によれば、以下に記述されるように、正確にデータを読み出せるメモリシステム１が提供されることが可能である。
第１実施形態によれば、以下に記述されるように、正確にデータを読み出せるメモリシステム１が提供されることが可能である。
【0113】
参考用としてのメモリシステム１０１は、メモリコントローラ１０４及びメモリ５を含む。メモリコントローラ１０４は、メモリコントローラ４に含まれる構成要素のうち、プリＣＲＣ回路１６Ａ及びポストＣＲＣ回路１６Ｂにそれぞれ代えて、プリＣＲＣ回路１１６Ａ及びポストＣＲＣ回路１１６Ｂを含む。
【0114】
メモリコントローラ１０４は、供給ＣＲＣ値ＶＴＣをメモリ５に書き込む。供給ＣＲＣ値ＶＴＣをメモリ５に書き込むことは、例えば、ホストインターフェース１１が準拠する通信規格で規定されている場合がある。供給ＣＲＣ値ＶＴＣがメモリ５に書き込まれる場合、中でも、供給ＣＲＣ値ＶＴＣのメモリ５への書込みを規定する規格では、供給ＣＲＣ値ＶＴＣはポストＣＲＣ回路１１６Ｂに供給されない。ポストＣＲＣ回路１１６Ｂは、書込みタグデータＴＤｗ及び書込み残余メタデータＲＭｗに対するポストＣＲＣ演算を行い、ポストＣＲＣ値ＶＳＣＱを生成する。ポストＣＲＣ値ＶＳＣＱは、メモリ５に書き込まれる。したがって、ＣＲＣ値として、供給ＣＲＣ値ＶＴＣとポストＣＲＣ値ＶＳＣＱの両方が書き込まれる。
【0115】
第１実施形態によれば、ポストＣＲＣ演算は取得プリＣＲＣ値ＶＲＣｇ（すなわち、供給ＣＲＣ値ＶＴＣ）を含んだ書込みポストＣＲＣ入力データＷＳＣＩを被除数として生成され、得られた書込みポストＣＲＣ値ＶＳＣｗはメモリ５に書き込まれ、他方、取得プリＣＲＣ値ＶＲＣｇはメモリ５に書き込まれない。このため、或る書込み要求対象データＲＤｗの書込みのために、参考用のメモリシステム１０１のように２種類のＣＲＣ値、すなわち供給ＣＲＣ値ＶＴＣ及びポストＣＲＣ値ＶＳＣＱの両方は書き込まれない。このことは、或る書込み要求対象データＲＤｗの書込みに付帯するデータ（例えば、タグデータ及び（又は）メタデータ）の量が、メモリシステム１では、メモリシステム１０１よりも少ないことを意味する。このため、メモリシステム１のメモリ５とメモリシステム１０１のメモリ５が同じ記憶容量を有する場合に、メモリシステム１に書き込まれることが可能なデータはメモリシステム１０１に書き込まれることが可能なデータより多い。
【0116】
または、メモリシステム１及びメモリシステム１０１が、同じ記憶容量のメモリ５を有するとともに或る書込み要求対象データＲＤｗの書込みに対して同じ大きさの付帯データの書込みを許容される場合、或る書込み要求対象データＲＤｗに対して、メモリシステム１は、メモリシステム１０１よりも多くの付帯データが書き込まれることが可能である。このメモリシステム１０１での場合よりも多い量の付帯データを、誤り訂正符号とすることにより、メモリシステム１は、メモリシステム１０１よりも高い精度の誤り訂正を実現できる。すなわち、メモリシステム１は、メモリシステム１０１よりも正確にデータを読み出せる。
【0117】
メモリシステム１において、取得プリＣＲＣ値ＶＲＣｇは、メモリ５に書き込まれない。代わりに、取得プリＣＲＣ値ＶＲＣｇは、ポストＣＲＣ演算での被除数に含まれる。このため、書込みポストＣＲＣ値ＶＳＣｗに取得プリＣＲＣ値ＶＲＣｇの値が反映される。読出し要求に対して、復元プリＣＲＣ値ＶＲＣｐが算出され、復元プリＣＲＣ値ＶＲＣｐを含んだ読出しポストＣＲＣ入力データＲＳＣＩが算出され、読出しポストＣＲＣ入力データＲＳＣＩと、読出しポストＣＲＣ値ＶＳＣｒが比較される。読出しポストＣＲＣ入力データＲＳＣＩと読出しポストＣＲＣ値ＶＳＣｒは、エラーが生じない限り、同じである。よって、読出しポストＣＲＣ入力データＲＳＣＩと読出しポストＣＲＣ値ＶＳＣｒの一致の確認によって、高い精度で読出し要求対象データＲＤｒが正しく読み出されることが可能である。
【0118】
１．４．変形例
ここまでの記述は、ＣＲＣ回路１６が２つのＣＲＣサブ回路、すなわちプリＣＲＣ回路１６Ａ及びポストＣＲＣ回路１６Ｂを含む例に関する。ＣＲＣ回路１６は、このようなＣＲＣサブ回路を含むことなく、１つのＣＲＣ回路であってもよい。その場合、ＣＲＣ回路１６は、ＣＲＣ演算の途中の結果を別のＣＲＣ演算の入力の一部として使用できるように構成されている。すなわち、ＣＲＣ回路１６は、図４に示されるように、第１ＣＲＣ入力データＣＲＩ１を、第１生成多項式で除することにより、第１検査データＳＣＤ１を取得する。
ここまでの記述は、ＣＲＣ回路１６が２つのＣＲＣサブ回路、すなわちプリＣＲＣ回路１６Ａ及びポストＣＲＣ回路１６Ｂを含む例に関する。ＣＲＣ回路１６は、このようなＣＲＣサブ回路を含むことなく、１つのＣＲＣ回路であってもよい。その場合、ＣＲＣ回路１６は、ＣＲＣ演算の途中の結果を別のＣＲＣ演算の入力の一部として使用できるように構成されている。すなわち、ＣＲＣ回路１６は、図４に示されるように、第１ＣＲＣ入力データＣＲＩ１を、第１生成多項式で除することにより、第１検査データＳＣＤ１を取得する。
【0119】
ＣＲＣ回路１６は、第１検査データＳＣＤ１の値と、第２ＣＲＣ入力データＣＲＩ２の値を比較する。ＣＲＣ回路１６は、第１検査データＳＣＤ１の値と、第２ＣＲＣ入力データＣＲＩ２の値が一致していない場合、その旨を示す信号ＳＲＣ１を出力するとともに、第１ＣＲＣ入力データＣＲＩ１を入力として使用する処理を終了する。
【0120】
ＣＲＣ回路１６は、第１検査データＳＣＤ１の値と、第２ＣＲＣ入力データＣＲＩ２の値が一致している場合、第１検査データＳＣＤ１と第３ＣＲＣ入力データＣＲＩ３を結合して、第４ＣＲＣ入力データＣＲＩ４を取得する。
【0121】
ＣＲＣ回路１６は、第４ＣＲＣ入力データＣＲＩ４の値を第２生成多項式で除することにより、第２検査データＳＣＤ２を取得する。
【0122】
ＣＲＣ回路１６は、第２検査データＳＣＤ２の値と、第５ＣＲＣ入力データＣＲＩ５の値を比較する。ポストＣＲＣ回路１６Ｂは、第２検査データＳＣＤ２の値と、第５ＣＲＣ入力データＣＲＩ５の値が一致していない場合、その旨を示す信号ＳＲＣ２を出力するとともに、第３ＣＲＣ入力データＣＲＩ３を入力として使用する処理を終了する。
【0123】
ＣＲＣ回路１６は、第２検査データＳＣＤ２の値と、第５ＣＲＣ入力データＣＲＩ５の値が一致している場合、第２検査データＳＣＤ２を出力する。
【0124】
２．第２実施形態
第２実施形態は、第１実施形態に付加して使用される。第２実施形態では、ポストＣＲＣ演算に、さらなる情報が使用される。以下、第１実施形態と異なる点が主に記述される。
第２実施形態は、第１実施形態に付加して使用される。第２実施形態では、ポストＣＲＣ演算に、さらなる情報が使用される。以下、第１実施形態と異なる点が主に記述される。
【0125】
２．１．構成
第２実施形態のメモリシステム１は、第１実施形態のメモリシステム１と同じ構成要素、及び構成要素の同じ接続を有する。一方、第２実施形態のメモリシステム１では、メモリコントローラ４での動作が、第１実施形態のメモリコントローラ４での動作と異なる。具体的には、メモリコントローラ４の中の幾つかの構成要素は、第１実施形態と異なるデータを受け取る。メモリコントローラ４は、例えば、以下に記述されるようにデータが供給されるように構成されている。具体的には、ＲＯＭ１３中のファームウェアがメモリコントローラ４、及び関連する構成要素に、以下に記述される動作を行わせるように構成されている。以下、第２実施形態の各要素は、第１実施形態の要素との区別のために、名称の末尾に「ｂ」を付される場合がある。例えば、第２実施形態のメモリシステム１は、メモリシステム１ｂと称される場合がある。
第２実施形態のメモリシステム１は、第１実施形態のメモリシステム１と同じ構成要素、及び構成要素の同じ接続を有する。一方、第２実施形態のメモリシステム１では、メモリコントローラ４での動作が、第１実施形態のメモリコントローラ４での動作と異なる。具体的には、メモリコントローラ４の中の幾つかの構成要素は、第１実施形態と異なるデータを受け取る。メモリコントローラ４は、例えば、以下に記述されるようにデータが供給されるように構成されている。具体的には、ＲＯＭ１３中のファームウェアがメモリコントローラ４、及び関連する構成要素に、以下に記述される動作を行わせるように構成されている。以下、第２実施形態の各要素は、第１実施形態の要素との区別のために、名称の末尾に「ｂ」を付される場合がある。例えば、第２実施形態のメモリシステム１は、メモリシステム１ｂと称される場合がある。
【0126】
２．２．動作
２．２．１．書込み要求に基づく動作
図１５は、第２実施形態のメモリシステム１ｂでのホスト装置２からのデータ書込み要求に基づくデータの流れ示す。より具体的には、図１５は、書込み要求に基づいて受信されるデータ、及び受信されたデータの変化並びにその流れを示す。図７に示される状態は、メモリシステム１ｂがホスト装置２から書込み要求コマンド、書込み要求対象データ、及び書込みメタデータＭＤｗを受け取ると、生じる。
２．２．１．書込み要求に基づく動作
図１５は、第２実施形態のメモリシステム１ｂでのホスト装置２からのデータ書込み要求に基づくデータの流れ示す。より具体的には、図１５は、書込み要求に基づいて受信されるデータ、及び受信されたデータの変化並びにその流れを示す。図７に示される状態は、メモリシステム１ｂがホスト装置２から書込み要求コマンド、書込み要求対象データ、及び書込みメタデータＭＤｗを受け取ると、生じる。
【0127】
図１５に示されるように、取得書込み対象物理アドレスＰＡｗｇは、消去回数参照部２２によって受け取られる。消去回数参照部２２は、消去回数テーブル３２を参照して、取得書込み対象物理アドレスＰＡｗｇについての消去回数ＥＳＮを出力する。以下、取得書込み対象物理アドレスＰＡｗｇについての消去回数ＥＳＮは、書込み対象消去回数ＥＳＮｗと称される場合がある。
【0128】
書込み対象消去回数ＥＳＮｗは、ポストＣＲＣ回路１６Ｂによって受け取られる。ポストＣＲＣ回路１６Ｂはまた、取得書込み対象物理アドレスＰＡｗｇを受け取る。ポストＣＲＣ回路１６Ｂは、取得プリＣＲＣ値ＶＲＣｇ、供給書込み対象論理アドレスＬＡｗｇ、書込み残余メタデータＲＭｗ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗを連結する。連結により形成されるビット列は、以下、書込みポストＣＲＣ入力データＷＳＣＩｂと称される場合がある。ポストＣＲＣ回路１６Ｂは、書込みポストＣＲＣ入力データＷＳＣＩｂの値に対する第２生成多項式を用いたＣＲＣ演算によって余りを生成する。すなわち、ポストＣＲＣ回路１６Ｂは、書込みポストＣＲＣ入力データＷＳＣＩｂの値に対してポストＣＲＣ演算を行う。得られたポストＣＲＣ値は、書込みポストＣＲＣ値ＶＳＣｗｂと称される場合がある。
【0129】
暗号化及び復号回路１７は、供給書込み対象論理アドレスＬＡｗｇ、書込み要求対象データＲＤｗ、書込み残余メタデータＲＭｗ、及び書込みポストＣＲＣ値ＶＳＣｗｂを暗号化して、書込みデータＮＤｗを生成する。誤り訂正回路１５は、書込みデータＮＤｗから、書込み誤り訂正符号ＥＣＣｗを生成する。メモリインターフェース１８は、メモリ５の記憶領域のうちの取得書込み対象物理アドレスＰＡｗｇによって特定される領域に、書込みデータＮＤｗ及び書込み誤り訂正符号ＥＣＣｗを書き込む。
【0130】
２．２．１．１．書込み要求に基づいて取得及び生成されるＣＲＣ値
図１６は、第２実施形態のメモリシステム１ｂでのデータ書込みの間に取得及び生成される幾つかのＣＲＣ値を示す。
図１６は、第２実施形態のメモリシステム１ｂでのデータ書込みの間に取得及び生成される幾つかのＣＲＣ値を示す。
【0131】
【0132】
取得プリＣＲＣ値ＶＲＣｇが、ポストＣＲＣ回路１６Ｂにおいて、供給書込み対象論理アドレスＬＡｗｇ、書込み残余メタデータＲＭｗ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗと連結されることにより、書込みポストＣＲＣ入力データＷＳＣＩｂが生成される。書込みポストＣＲＣ入力データＷＳＣＩｂでの取得プリＣＲＣ値ＶＲＣｇ、供給書込み対象論理アドレスＬＡｗｇ、書込み残余メタデータＲＭｗ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗは、いずれの連結に亘っても固定されていれば、どのような順序であってもよい。
【0133】
書込みポストＣＲＣ入力データＷＳＣＩｂの値が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、書込みポストＣＲＣ値ＶＳＣｗｂが生成される。書込みポストＣＲＣ値ＶＳＣｗｂは、書込みポストＣＲＣ入力データＷＳＣＩｂを被除数として生成され、書込みポストＣＲＣ入力データＷＳＣＩｂは、取得プリＣＲＣ値ＶＲＣｇ、供給書込み対象論理アドレスＬＡｗｇ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗを含む。このため、書込みポストＣＲＣ値ＶＳＣｗｂは、取得プリＣＲＣ値ＶＲＣｇ、供給書込み対象論理アドレスＬＡｗｇ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗを反映している。
【0134】
書込みポストＣＲＣ値ＶＳＣｗｂは、暗号化及び復号回路１７に供給される。一方、取得プリＣＲＣ値ＶＲＣｇ及び供給ＣＲＣ値ＶＴＣは、暗号化及び復号回路１７に供給されない。よって、取得プリＣＲＣ値ＶＲＣｇ及び供給ＣＲＣ値ＶＴＣは、書込みデータＮＤｗには含まれず、メモリ５に書き込まれない。
【0135】
２．２．２．読出し要求に基づく動作
図１７は、第２実施形態のメモリシステム１ｂでのホスト装置からのデータ読出し要求に基づくデータの流れを示す。より具体的には、図１７は、読出し要求に基づいて受信されるデータ、及び受信されたデータの変化並びにその流れを示す。図１７に示される状態は、メモリシステム１ｂがホスト装置２から読出し要求コマンドを受け取ると、生じる。
図１７は、第２実施形態のメモリシステム１ｂでのホスト装置からのデータ読出し要求に基づくデータの流れを示す。より具体的には、図１７は、読出し要求に基づいて受信されるデータ、及び受信されたデータの変化並びにその流れを示す。図１７に示される状態は、メモリシステム１ｂがホスト装置２から読出し要求コマンドを受け取ると、生じる。
【0136】
以下の記述は、供給読出し対象論理アドレスＬＡｒｇが読出し要求対象データＲＤｒが書き込まれたときの供給書込み対象論理アドレスＬＡｗｇと同じである例に基づく。
【0137】
図１７に示されるように、供給読出し対象論理アドレスＬＡｒｇは、アドレス変換部２１によって受け取られる。アドレス変換部２１は、アドレス変換テーブル３１を参照して、供給読出し対象論理アドレスＬＡｒｇと関連付けられた物理アドレス、すなわち、取得読出し対象物理アドレスＰＡｒｇを知る。取得読出し対象物理アドレスＰＡｒｇは、データ読出し要求の受信から取得読出し対象物理アドレスＰＡｒｇの取得までに何らかの意図されないエラーが生じない限り、取得書込み対象物理アドレスＰＡｗｇと同じである。
【0138】
取得読出し対象物理アドレスＰＡｒｇは、消去回数参照部２２によって受け取られる。消去回数参照部２２は、消去回数テーブル３２を参照して、取得読出し対象物理アドレスＰＡｒｇについての消去回数ＥＳＮを出力する。以下、取得読出し対象物理アドレスＰＡｒｇについての消去回数ＥＳＮは、読出し対象消去回数ＥＳＮｒと称される場合がある。
【0139】
メモリインターフェース１８は、メモリ５の記憶領域のうちの取得読出し対象物理アドレスＰＡｒｇによって特定される領域からデータを読み出す。データ読出しにより、読出しデータＮＤｒ及び読出し誤り訂正符号ＥＣＣｒが得られる。
【0140】
読出しデータＮＤｒ及び読出し誤り訂正符号ＥＣＣｒは、誤り訂正回路１５によって受け取られる。誤り訂正回路１５は、読出し要求に基づくデータ読出しと同じく、誤りを含まない読出しデータＮＤｒを出力する。
【0141】
読出しデータＮＤｒは、暗号化及び復号回路１７によって受け取られる。暗号化及び復号回路１７は読出しデータＮＤｒを復号し、読出し要求対象データＲＤｒ、読出し論理アドレスＬＡｒ、読出し残余メタデータＲＭｒ、及び読出しポストＣＲＣ値ＶＳＣｒを生成する。
【0142】
ポストＣＲＣ回路１６Ｂは、復元プリＣＲＣ値ＶＲＣｐ、供給読出し対象論理アドレスＬＡｒｇ、読出し残余メタデータＲＭｒ、取得読出し対象物理アドレスＰＡｒｇ、及び読出し対象消去回数ＥＳＮｒを受け取る。読出し対象消去回数ＥＳＮｒは、データ読出し要求の受信から読出し対象消去回数ＥＳＮｒの取得までに何らかの意図されないエラーが生じない限り、書込み対象消去回数ＥＳＮｗと同じである。ポストＣＲＣ回路１６Ｂは、復元プリＣＲＣ値ＶＲＣｐ、供給読出し対象論理アドレスＬＡｒｇ、読出し残余メタデータＲＭｒ、取得読出し対象物理アドレスＰＡｒｇ、及び読出し対象消去回数ＥＳＮｒを連結することにより、読出しポストＣＲＣ入力データＲＳＣＩｂを取得する。ポストＣＲＣ回路１６Ｂは、読出しポストＣＲＣ入力データＲＳＣＩｂの値を第２生成多項式で除することによりポストＣＲＣ値を生成する。生成されたポストＣＲＣ値は、取得ポストＣＲＣ値ＶＳＣｇｂと称される。
【0143】
ポストＣＲＣ回路１６Ｂはさらに、読出しポストＣＲＣ値ＶＳＣｒｂを受け取る。ポストＣＲＣ回路１６Ｂは、取得ポストＣＲＣ値ＶＳＣｇｂと読出しポストＣＲＣ値ＶＳＣｒｂを比較する。データ読出し要求の受信から取得ポストＣＲＣ値ＶＳＣｇｂの取得までに意図されないエラーが生じていない限り、取得ポストＣＲＣ値ＶＳＣｇｂは、読出しポストＣＲＣ値ＶＳＣｒｂと同じである。このため、データ読出し要求の受信から取得ポストＣＲＣ値ＶＳＣｇｂの取得までに意図されないエラーが生じていない限り、取得ポストＣＲＣ値ＶＳＣｇｂは、読出しポストＣＲＣ値ＶＳＣｒｂと同じである。さらに、データ書込み要求の受信から取得ポストＣＲＣ値ＶＳＣｇｂの取得までに意図されないエラーが生じていない限り、取得ポストＣＲＣ値ＶＳＣｇｂは、書込みポストＣＲＣ値ＶＳＣｗｂと同じである。取得ポストＣＲＣ値ＶＳＣｇｂが読出しポストＣＲＣ値ＶＳＣｒｂと一致していない場合、ポストＣＲＣ回路１６Ｂは、ホストインターフェース１１を介して、エラーを示す信号ＳＲＣ２を、ホスト装置２に送信する。
【0144】
取得ポストＣＲＣ値ＶＳＣｇｂが読出しポストＣＲＣ値ＶＳＣｒｂと一致している場合、ポストＣＲＣ回路１６Ｂは、検査パスの旨の信号ＳＲＣ２をホストインターフェース１１に送信する。
【0145】
ホストインターフェース１１は、検査パスの旨の信号ＳＲＣ２を受け取ると、以下に記述されるデータをホスト装置２に送信する。ホストインターフェース１１は、読出し要求対象データＲＤｒをホスト装置２に送信する。ホストインターフェース１１は、読出し論理アドレスＬＡｒを読出しタグデータＴＤｒとしてホスト装置２に送信する。ホストインターフェース１１は、復元プリＣＲＣ値ＶＲＣｐと読出し残余メタデータＲＭｒを連結して読出しメタデータＭＤｒを生成し、読出しメタデータＭＤｒをホスト装置２に送信する。
【0146】
２．２．２．１．読出し要求に基づいて取得及び生成されるＣＲＣ値
図１８は、第２実施形態のメモリシステム１でのデータ読出しの間に取得及び生成される幾つかのＣＲＣ値を示す。
図１８は、第２実施形態のメモリシステム１でのデータ読出しの間に取得及び生成される幾つかのＣＲＣ値を示す。
【0147】
【0148】
復元プリＣＲＣ値ＶＲＣｐが、ポストＣＲＣ回路１６Ｂにおいて、供給読出し対象論理アドレスＬＡｒｇ、読出し残余メタデータＲＭｒ、取得読出し対象物理アドレスＰＡｒｇ、及び読出し対象消去回数ＥＳＮｒと連結されることにより、読出しポストＣＲＣ入力データＲＳＣＩｂが生成される。読出しポストＣＲＣ入力データＲＳＣＩｂでの連結される要素の順序は、書込みポストＣＲＣ入力データＷＳＣＩｂでの対応する要素の順序と一致していれば、どのような順序であってもよい。すなわち、復元プリＣＲＣ値ＶＲＣｐ、供給読出し対象論理アドレスＬＡｒｇ、読出し残余メタデータＲＭｒ、取得読出し対象物理アドレスＰＡｒｇ、及び読出し対象消去回数ＥＳＮｒは、それぞれ、書込みポストＣＲＣ入力データＷＳＣＩｂでの取得プリＣＲＣ値ＶＲＣｇ、供給書込み対象論理アドレスＬＡｗｇ、書込み残余メタデータＲＭｗ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗに対応する。このことに基づいて、読出しポストＣＲＣ入力データＲＳＣＩｂでの復元プリＣＲＣ値ＶＲＣｐの順位は、書込みポストＣＲＣ入力データＷＳＣＩｂでの取得プリＣＲＣ値ＶＲＣｇの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩｂでの供給読出し対象論理アドレスＬＡｒｇの順位は、書込みポストＣＲＣ入力データＷＳＣＩｂでの供給書込み対象論理アドレスＬＡｗｇの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩｂでの読出し残余メタデータＲＭｒの順位は、書込みポストＣＲＣ入力データＷＳＣＩｂでの書込み残余メタデータＲＭｗの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩｂでの取得読出し対象物理アドレスＰＡｒｇの順位は、書込みポストＣＲＣ入力データＷＳＣＩｂでの取得書込み対象物理アドレスＰＡｗｇの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩｂでの読出し対象消去回数ＥＳＮｒの順位は、書込みポストＣＲＣ入力データＷＳＣＩｂでの書込み対象消去回数ＥＳＮｗの順位と同じである。
【0149】
読出しポストＣＲＣ入力データＲＳＣＩｂの値が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、取得ポストＣＲＣ値ＶＳＣｇｂが生成される。
【0150】
２．２．３．データコピー
図１９及び図２０は、第２実施形態のメモリシステム１ｂでのデータコピーでのデータの流れを示す。より具体的には、図１９及び図２０は、ホスト要求を伴わないデータコピーにおいて取得されるデータ、及び取得されたデータの変化並びにその流れを示す。図２０は、図１９の状態に後続する状態を示す。図１９に示される状態は、メモリシステム１ｂがメモリ５でのデータのコピー（移動）を行うことを決定し、そのためにコピーの起点である取得読出し対象物理アドレスＰＡｒｇによって特定される領域からデータを読み出すことを指示する読出しコマンドセットをメモリ５に供給すると、生じる。
図１９及び図２０は、第２実施形態のメモリシステム１ｂでのデータコピーでのデータの流れを示す。より具体的には、図１９及び図２０は、ホスト要求を伴わないデータコピーにおいて取得されるデータ、及び取得されたデータの変化並びにその流れを示す。図２０は、図１９の状態に後続する状態を示す。図１９に示される状態は、メモリシステム１ｂがメモリ５でのデータのコピー（移動）を行うことを決定し、そのためにコピーの起点である取得読出し対象物理アドレスＰＡｒｇによって特定される領域からデータを読み出すことを指示する読出しコマンドセットをメモリ５に供給すると、生じる。
【0151】
読出しコマンドセットがメモリ５によって受け取られると、メモリ５は、取得読出し対象物理アドレスＰＡｒｇによって特定される領域からデータを読み出し、読出しデータＮＤｒ及び読出し誤り訂正符号ＥＣＣｒを取得する。
【0152】
読出しデータＮＤｒ及び読出し誤り訂正符号ＥＣＣｒは、誤り訂正回路１５によって受け取られる。誤り訂正回路１５は、読出し要求に基づくデータ読出しと同じく、誤りを含まない読出しデータＮＤｒを出力する。
【0153】
読出しデータＮＤｒは、暗号化及び復号回路１７によって受け取られる。暗号化及び復号回路１７は、読出し要求に基づくデータ読出しと同じく、読出しデータＮＤｒを復号し、読出し要求対象データＲＤｒ、読出し論理アドレスＬＡｒ、読出し残余メタデータＲＭｒ、及び読出しポストＣＲＣ値ＶＳＣｒｂを生成する。
【0154】
読出し要求対象データＲＤｒは、プリＣＲＣ回路１６Ａによって受け取られる。プリＣＲＣ回路１６Ａは、読出し要求に基づくデータ読出しと同じく、復元プリＣＲＣ値ＶＲＣｐを生成する。
【0155】
復元プリＣＲＣ値ＶＲＣｐは、ポストＣＲＣ回路１６Ｂによって受け取られる。ポストＣＲＣ回路１６Ｂはまた、読出し要求に基づくデータ読出しと同じく、読出し残余メタデータＲＭｒ、取得読出し対象物理アドレスＰＡｒｇ、及び読出し対象消去回数ＥＳＮｒを受け取る。一方、ポストＣＲＣ回路１６Ｂは、読出し要求に基づくデータ読出しと異なり、読出し論理アドレスＬＡｒを受け取る。ポストＣＲＣ回路１６Ｂは、読出し論理アドレスＬＡｒを、読出し要求に基づくデータ読出しでの供給読出し対象論理アドレスＬＡｒｇの代わりに使用する。すなわち、ポストＣＲＣ回路１６Ｂは、復元プリＣＲＣ値ＶＲＣｐ、読出し論理アドレスＬＡｒ、読出し残余メタデータＲＭｒ、取得読出し対象物理アドレスＰＡｒｇ、及び読出し対象消去回数ＥＳＮｒを連結することにより、読出しポストＣＲＣ入力データＲＳＣＩｂ２を取得する。読出しポストＣＲＣ入力データＲＳＣＩｂ２が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、取得ポストＣＲＣ値ＶＳＣｇｂ２が生成される。
【0156】
データ読出しの開始から取得ポストＣＲＣ値ＶＳＣｇｂ２の取得までに意図されないエラーが生じていない限り、取得ポストＣＲＣ値ＶＳＣｇｂ２は、読出しポストＣＲＣ値ＶＳＣｒｂと同じである。さらに、データ書込みの開始から取得ポストＣＲＣ値ＶＳＣｇｂ２の取得までに意図されないエラーが生じていない限り、取得ポストＣＲＣ値ＶＳＣｇｂ２は、取得ポストＣＲＣ値ＶＳＣｇｂ２が書き込まれたときの書込みポストＣＲＣ値ＶＳＣｗｂと同じである。取得ポストＣＲＣ値ＶＳＣｇ２ｂが読出しポストＣＲＣ値ＶＳＣｒｂと一致していない場合、ポストＣＲＣ回路１６Ｂはエラーの旨の信号ＳＲＣ２をホスト装置２に送信するとともに、メモリシステム１ｂはデータコピーを中止する。
【0157】
取得ポストＣＲＣ値ＶＳＣｇ２ｂが読出しポストＣＲＣ値ＶＳＣｒｂと一致している場合、メモリシステム１ｂは、読出し要求対象データＲＤｒ及び読出し残余メタデータＲＭｒをメモリ５に書き込む。この書込みの開始以降、書き込まれる読出し要求対象データＲＤｒ及び読出し残余メタデータＲＭｒは、それぞれ、書込み要求対象データＲＤｗ及び書込み残余メタデータＲＭｗとして機能する。また、復元プリＣＲＣ値ＶＲＣｐは、書込み要求に基づく書込みでの取得プリＣＲＣ値ＶＲＣｇとして機能する。書込みは、書込み要求に基づく書込みに類似する。相違点として、存在しない書込みタグデータＴＤｗ（すなわち、供給書込み対象論理アドレスＬＡｗｇ）に代えて、データコピーのための読出しにおいて取得された読出し論理アドレスＬＡｒが使用される。
【0158】
図２０に示されるように、ポストＣＲＣ回路１６Ｂは、書込みタグデータＴＤｗに含まれる読出し論理アドレスＬＡｒを受け取る。ポストＣＲＣ回路１６Ｂはさらに、取得プリＣＲＣ値ＶＲＣｇ、書込み残余メタデータＲＭｗ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗを受け取る。
【0159】
ポストＣＲＣ回路１６Ｂは、受け取った取得プリＣＲＣ値ＶＲＣｇ、読出し論理アドレスＬＡｒ、書込み残余メタデータＲＭｗ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗを連結することにより、書込みポストＣＲＣ入力データＷＳＣＩｂ２を取得する。書込みポストＣＲＣ入力データＷＳＣＩｂ２が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、書込みポストＣＲＣ値ＶＳＣｗｂ２が生成される。
【0160】
暗号化及び復号回路１７は、書込み要求に基づくデータ書込みと同じく、読出し論理アドレスＬＡｒ、書込み要求対象データＲＤｗ、書込み残余メタデータＲＭｗ、及び書込みポストＣＲＣ値ＶＳＣｗｂ２を暗号化して、書込みデータＮＤｗを生成する。
【0161】
誤り訂正回路１５は、書込み要求に基づくデータ書込みと同じく、書込みデータＮＤｗから、書込み誤り訂正符号ＥＣＣｗを生成する。書込みデータＮＤｗ及び書込み誤り訂正符号ＥＣＣｗは、メモリ５の記憶領域のうちの取得書込み対象物理アドレスＰＡｗｇによって特定される領域に書き込まれる。
【0162】
２．２．３．１．データコピーに基づいて取得及び生成されるＣＲＣ値
図２１及び図２２は、第２実施形態のメモリシステム１ｂでのデータコピーの間に取得及び生成される幾つかのＣＲＣ値を示す。図２２は、図２１の状態に後続する状態を示す。
図２１及び図２２は、第２実施形態のメモリシステム１ｂでのデータコピーの間に取得及び生成される幾つかのＣＲＣ値を示す。図２２は、図２１の状態に後続する状態を示す。
【0163】
【0164】
ポストＣＲＣ回路１６Ｂにおいて、復元プリＣＲＣ値ＶＲＣｐが、読出し論理アドレスＬＡｒ、読出し残余メタデータＲＭｒ、取得読出し対象物理アドレスＰＡｒｇ、及び読出し対象消去回数ＥＳＮｒと連結されることにより、読出しポストＣＲＣ入力データＲＳＣＩｂ２が生成される。読出しポストＣＲＣ入力データＲＳＣＩｂ２での連結される要素の順序は、読出し要求対象データＲＤｒが書き込まれたときに生成された書込みポストＣＲＣ入力データＷＳＣＩｂでの対応する要素の順序と一致していれば、どのような順序であってもよい。すなわち、復元プリＣＲＣ値ＶＲＣｐ、読出し論理アドレスＬＡｒ、読出し残余メタデータＲＭｒ、取得読出し対象物理アドレスＰＡｒｇ、及び読出し対象消去回数ＥＳＮｒは、それぞれ、書込みポストＣＲＣ入力データＷＳＣＩｂでの取得プリＣＲＣ値ＶＲＣｇ、供給書込み対象論理アドレスＬＡｗｇ、書込み残余メタデータＲＭｗ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗに対応する。このことに基づいて、読出しポストＣＲＣ入力データＲＳＣＩｂ２での復元プリＣＲＣ値ＶＲＣｐの順位は、書込みポストＣＲＣ入力データＷＳＣＩｂでの取得プリＣＲＣ値ＶＲＣｇの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩｂ２での読出し論理アドレスＬＡｒの順位は、書込みポストＣＲＣ入力データＷＳＣＩｂでの供給書込み対象論理アドレスＬＡｗｇの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩｂ２での読出し残余メタデータＲＭｒの順位は、書込みポストＣＲＣ入力データＷＳＣＩｂでの書込み残余メタデータＲＭｗの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩｂ２での取得読出し対象物理アドレスＰＡｒｇの順位は、書込みポストＣＲＣ入力データＷＳＣＩｂでの取得書込み対象物理アドレスＰＡｗｇの順位と同じである。読出しポストＣＲＣ入力データＲＳＣＩｂ２での読出し対象消去回数ＥＳＮｒの順位は、書込みポストＣＲＣ入力データＷＳＣＩｂでの書込み対象消去回数ＥＳＮｗの順位と同じである。
【0165】
読出しポストＣＲＣ入力データＲＳＣＩｂ２の値が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、取得ポストＣＲＣ値ＶＳＣｇｂ２が生成される。
【0166】
図２０を参照して記述されるとともに図２２に示されるように、ポストＣＲＣ回路１６Ｂにおいて、取得プリＣＲＣ値ＶＲＣｇ（すなわち、復元プリＣＲＣ値ＶＲＣｐ）が、読出し論理アドレスＬＡｒ、書込み残余メタデータＲＭｗ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗと連結されることにより、書込みポストＣＲＣ入力データＷＳＣＩｂ２が生成される。書込みポストＣＲＣ入力データＷＳＣＩｂ２での連結される要素の順序は、読出しポストＣＲＣ入力データＲＳＣＩｂ２での対応する要素の順序と一致していれば、どのような順序であってもよい。すなわち、取得プリＣＲＣ値ＶＲＣｇ、読出し論理アドレスＬＡｒ、書込み残余メタデータＲＭｗ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗは、それぞれ、読出しポストＣＲＣ入力データＲＳＣＩｂ２での復元プリＣＲＣ値ＶＲＣｐ、読出し論理アドレスＬＡｒ、読出し残余メタデータＲＭｒ、取得読出し対象物理アドレスＰＡｒｇ、及び読出し対象消去回数ＥＳＮｒに対応する。このことに基づいて、書込みポストＣＲＣ入力データＷＳＣＩｂ２での取得プリＣＲＣ値ＶＲＣｇの順位は、読出しポストＣＲＣ入力データＲＳＣＩｂ２での復元プリＣＲＣ値ＶＲＣｐの順位と同じである。書込みポストＣＲＣ入力データＷＳＣＩｂ２での読出し論理アドレスＬＡｒの順位は、読出しポストＣＲＣ入力データＲＳＣＩｂ２での読出し論理アドレスＬＡｒの順位と同じである。書込みポストＣＲＣ入力データＷＳＣＩｂ２での書込み残余メタデータＲＭｗの順位は、読出しポストＣＲＣ入力データＲＳＣＩｂ２での読出し残余メタデータＲＭｒの順位と同じである。書込みポストＣＲＣ入力データＷＳＣＩｂ２での取得書込み対象物理アドレスＰＡｗｇの順位は、読出しポストＣＲＣ入力データＲＳＣＩｂ２での取得読出し対象物理アドレスＰＡｒｇの順位と同じである。書込みポストＣＲＣ入力データＷＳＣＩｂ２での書込み対象消去回数ＥＳＮｗの順位は、読出しポストＣＲＣ入力データＲＳＣＩｂ２での読出し対象消去回数ＥＳＮｒの順位と同じである。
【0167】
書込みポストＣＲＣ入力データＷＳＣＩｂ２の値が第２生成多項式で除されることにより、すなわち、ポストＣＲＣ演算により、書込みポストＣＲＣ値ＶＳＣｗｂ２が生成される。書込みポストＣＲＣ値ＶＳＣｗｂ２は、書込みポストＣＲＣ入力データＷＳＣＩｂ２を被除数として生成され、書込みポストＣＲＣ入力データＷＳＣＩｂ２は、取得プリＣＲＣ値ＶＲＣｇ、読出し論理アドレスＬＡｒ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗを含む。このため、書込みポストＣＲＣ値ＶＳＣｗｂ２は、取得プリＣＲＣ値ＶＲＣｇ、読出し論理アドレスＬＡｒ、取得書込み対象物理アドレスＰＡｗｇ、及び書込み対象消去回数ＥＳＮｗを反映している。
【0168】
書込みポストＣＲＣ値ＶＳＣｗｂ２は、暗号化及び復号回路１７に供給される。一方、取得プリＣＲＣ値ＶＲＣｇは、暗号化及び復号回路１７に供給されない。よって、取得プリＣＲＣ値ＶＲＣｇは、書込みデータＮＤｗには含まれず、メモリ５に書き込まれない。
【0169】
２．３．利点（効果）
第２実施形態によれば、第１実施形態と同じく、ポストＣＲＣ演算は取得プリＣＲＣ値ＶＲＣｇ（すなわち、供給ＣＲＣ値ＶＴＣ）を含んだ書込みポストＣＲＣ入力データＷＳＣＩ（書込みポストＣＲＣ入力データＷＳＣＩｂ）を被除数として生成され、得られた書込みポストＣＲＣ値ＶＳＣｗ（書込みポストＣＲＣ入力データＷＳＣＩｂ）はメモリ５に書き込まれ、他方、取得プリＣＲＣ値ＶＲＣｇはメモリ５に書き込まれない。このため、第１実施形態と同じ利点を得られる。
第２実施形態によれば、第１実施形態と同じく、ポストＣＲＣ演算は取得プリＣＲＣ値ＶＲＣｇ（すなわち、供給ＣＲＣ値ＶＴＣ）を含んだ書込みポストＣＲＣ入力データＷＳＣＩ（書込みポストＣＲＣ入力データＷＳＣＩｂ）を被除数として生成され、得られた書込みポストＣＲＣ値ＶＳＣｗ（書込みポストＣＲＣ入力データＷＳＣＩｂ）はメモリ５に書き込まれ、他方、取得プリＣＲＣ値ＶＲＣｇはメモリ５に書き込まれない。このため、第１実施形態と同じ利点を得られる。
【0170】
第２実施形態によれば、以下に記述されるように、さらに正確にデータを読み出せるメモリシステム１ｂが実現されることが可能である。
【0171】
メモリシステム１ｂのように、メモリシステムによっては、ホスト装置のアドレス体系とは異なるアドレス体系を使用してメモリ５の記憶空間を管理する。そのために、ホスト装置によって使用される論理アドレスと、メモリシステムによって使用される物理アドレスの変換の仕組みが必要である。変換が誤っている場合、得られる物理アドレスが誤っているため、読み出されるデータは、ホスト装置から要求されたデータと異なる。誤変換は、種々の要因で起こり得る。その１つとして、アドレス変換テーブル３１のような変換テーブルでの誤変換がある。変換テーブルは、メモリシステムの動作の間、メモリシステム中のＲＡＭにおいて記憶されている。或る論理アドレスのデータが書き込まれ、この論理アドレスのデータの読出しの要求が受信される場合、書込みのときに供給された論理アドレスから変換された物理アドレスは、読出しのときに供給された論理アドレスから変換された物理アドレスと同じはずである。しかしながら、ＲＡＭで記憶されているデータは、ソフトエラー等のエラーが原因で、別のデータに意図せずに変化し得る。これにより、読出しのときに供給された論理アドレスから変換された物理アドレスが、書込みのときに供給された論理アドレスから変換された物理アドレスと異なり得る。
【0172】
第２実施形態によれば、ポストＣＲＣ演算は、物理アドレスを含んだデータを被除数として行われる。すなわち、データの書込みのときは、或る供給書込み対象論理アドレスＬＡｗｇから取得書込み対象物理アドレスＰＡｗｇが取得され、取得書込み対象物理アドレスＰＡｗｇを含んだ書込みポストＣＲＣ入力データＷＳＣＩｂを被除数として書込みポストＣＲＣ値ＶＳＣｗｂが生成され、書込みポストＣＲＣ値ＶＳＣｗｂがメモリ５に書き込まれる。データの読出しのときは、供給読出し対象論理アドレスＬＡｒｇから取得読出し対象物理アドレスＰＡｒｇが取得され、取得読出し対象物理アドレスＰＡｒｇを含んだ読出しポストＣＲＣ入力データＲＳＣＩｂを被除数として取得ポストＣＲＣ値ＶＳＣｇｂが生成される。そして、取得ポストＣＲＣ値ＶＳＣｇｂが、読出しポストＣＲＣ値ＶＳＣｒｂと比較される。
【0173】
書込みポストＣＲＣ値ＶＳＣｗｂは、取得書込み対象物理アドレスＰＡｗｇを反映しており、読出しポストＣＲＣ値ＶＳＣｒｂは取得読出し対象物理アドレスＰＡｒｇを反映している。或る論理アドレスのデータが書き込まれ、この論理アドレスのデータの読出しの要求が受信される場合、書込みポストＣＲＣ値ＶＳＣｗｂ、ひいては読出しポストＣＲＣ値ＶＳＣｒｂは、取得ポストＣＲＣ値ＶＳＣｇｂと、同じはずである。同じである場合、取得書込み対象物理アドレスＰＡｗｇと、取得読出し対象物理アドレスＰＡｒｇも同じである。このため、読出しポストＣＲＣ値ＶＳＣｒｂと、取得ポストＣＲＣ値ＶＳＣｇｂとの一致の判断によって、取得書込み対象物理アドレスＰＡｗｇと取得読出し対象物理アドレスＰＡｒｇが一致していると判断されることが可能である。よって、論理アドレスと物理アドレスの誤変換によって誤ったデータが読み出されることが抑制されることが可能である。
【0174】
また、第１実施形態において記述されるように、メモリシステム１等のメモリシステムによっては、無効データを記憶している場合がある。この場合、或る第１論理アドレスの更新前の（古い）無効データが或る第１物理アドレスに記憶されており、第１論理アドレスの更新後（最新の）のデータ（すなわち、有効データ）が或る第２物理アドレスに記憶されている。第１論理アドレスは、第２物理アドレスと関連付けられている。しかし、メモリシステムでのアドレスの管理の方法に依存する、意図しない現象によって、第１論理アドレスが第１物理アドレスと関連付けられていると誤って決定されることがある。例えば、物理アドレスが有効データと無効データのいずれを記憶しているかがメモリコントローラ中のＲＡＭ上のテーブルによって管理され、テーブルのデータのソフトエラー、或いはＲＡＭ中の配線のショート又は接続不良によって、第１物理アドレスが有効データを記憶していると判断されることが考えられる。この場合、第１論理アドレスのデータの読出しの要求に対して、旧データが読み出される。旧データは、データそのものが破損しているわけでないので、誤り訂正は正しく行われ、旧データが読出し要求の対象として送信される。しかしながら、旧データは、本来、ホスト装置が取得を望むデータではない。
【0175】
第２実施形態によれば、ポストＣＲＣ演算は、アクセスの対象の物理アドレスのデータの消去回数を含んだデータを被除数として行われる。すなわち、データ書込みのときは、取得書込み対象物理アドレスＰＡｗｇについての書込み対象消去回数ＥＳＮｗが取得され、書込み対象消去回数ＥＳＮｗを含んだ書込みポストＣＲＣ入力データＷＳＣＩｂを被除数として書込みポストＣＲＣ値ＶＳＣｗｂが生成され、書込みポストＣＲＣ値ＶＳＣｗｂがメモリ５に書き込まれる。データの読出しのときには、取得読出し対象物理アドレスＰＡｒｇについての読出し対象消去回数ＥＳＮｒが取得され、読出し対象消去回数ＥＳＮｒを含んだ読出しポストＣＲＣ入力データＲＳＣＩｂを被除数として取得ポストＣＲＣ値ＶＳＣｇｂが生成される。そして、取得ポストＣＲＣ値ＶＳＣｇｂが、読出しポストＣＲＣ値ＶＳＣｒｂと比較される。
【0176】
書込みポストＣＲＣ値ＶＳＣｗｂは、書込み対象消去回数ＥＳＮｗを反映しており、読出しポストＣＲＣ値ＶＳＣｒｂは読出し対象消去回数ＥＳＮｒを反映している。或る論理アドレスのデータが書き込まれ、この論理アドレスのデータの読出しの要求が受信される場合、書込みポストＣＲＣ値ＶＳＣｗｂ、ひいては読出しポストＣＲＣ値ＶＳＣｒｂは、取得ポストＣＲＣ値ＶＳＣｇｂと、同じはずである。同じである場合、書込み対象消去回数ＥＳＮｗと、読出し対象消去回数ＥＳＮｒも同じである。一方、或る論理アドレスが、書込みのときに第１物理アドレスと関連付けられていると判断されるとともに読出しのときに第２物理アドレスと関連付けられていると判断される場合、第１物理アドレスについての消去回数と第２物理アドレスについての消去回数は異なるはずである。このため、書込み対象消去回数ＥＳＮｗと、読出し対象消去回数ＥＳＮｒの一致の判断によって、取得書込み対象物理アドレスＰＡｗｇと取得読出し対象物理アドレスＰＡｒｇが一致していると判断されることが可能である。よって、論理アドレスと物理アドレスの誤変換によって誤ったデータが読み出されることが抑制されることが可能である。
【0177】
２．２．変形例
メモリ５へのデータの書込み及びメモリ５からのデータ読み出しのときのポストＣＲＣ演算での被除数に、物理アドレス及び消去回数の両方が含まれる例について記述された。しかしながら、いずれか一方のみが使用されてもよい。すなわち、書込みポストＣＲＣ入力データＷＳＣＩｂは、取得書込み対象物理アドレスＰＡｗｇを含むとともに書込み対象消去回数ＥＳＮｗを含まず、読出しポストＣＲＣ入力データＲＳＣＩｂは、取得読出し対象物理アドレスＰＡｒｇを含むとともに読出し対象消去回数ＥＳＮｒを含まない。または、書込みポストＣＲＣ入力データＷＳＣＩｂは、書込み対象消去回数ＥＳＮｗを含むとともに取得書込み対象物理アドレスＰＡｗｇを含まず、読出しポストＣＲＣ入力データＲＳＣＩｂは、読出し対象消去回数ＥＳＮｒを含むとともに取得読出し対象物理アドレスＰＡｒｇを含まない。データコピーの場合は、書込みポストＣＲＣ入力データＷＳＣＩｂ２は、取得書込み対象物理アドレスＰＡｗｇを含むとともに書込み対象消去回数ＥＳＮｗを含まず、読出しポストＣＲＣ入力データＲＳＣＩｂ２は、取得読出し対象物理アドレスＰＡｒｇを含むとともに読出し対象消去回数ＥＳＮｒを含まない。または、書込みポストＣＲＣ入力データＷＳＣＩｂ２は、書込み対象消去回数ＥＳＮｗを含むとともに取得書込み対象物理アドレスＰＡｗｇを含まず、読出しポストＣＲＣ入力データＲＳＣＩｂ２は、読出し対象消去回数ＥＳＮｒを含むとともに取得読出し対象物理アドレスＰＡｒｇを含まない。
メモリ５へのデータの書込み及びメモリ５からのデータ読み出しのときのポストＣＲＣ演算での被除数に、物理アドレス及び消去回数の両方が含まれる例について記述された。しかしながら、いずれか一方のみが使用されてもよい。すなわち、書込みポストＣＲＣ入力データＷＳＣＩｂは、取得書込み対象物理アドレスＰＡｗｇを含むとともに書込み対象消去回数ＥＳＮｗを含まず、読出しポストＣＲＣ入力データＲＳＣＩｂは、取得読出し対象物理アドレスＰＡｒｇを含むとともに読出し対象消去回数ＥＳＮｒを含まない。または、書込みポストＣＲＣ入力データＷＳＣＩｂは、書込み対象消去回数ＥＳＮｗを含むとともに取得書込み対象物理アドレスＰＡｗｇを含まず、読出しポストＣＲＣ入力データＲＳＣＩｂは、読出し対象消去回数ＥＳＮｒを含むとともに取得読出し対象物理アドレスＰＡｒｇを含まない。データコピーの場合は、書込みポストＣＲＣ入力データＷＳＣＩｂ２は、取得書込み対象物理アドレスＰＡｗｇを含むとともに書込み対象消去回数ＥＳＮｗを含まず、読出しポストＣＲＣ入力データＲＳＣＩｂ２は、取得読出し対象物理アドレスＰＡｒｇを含むとともに読出し対象消去回数ＥＳＮｒを含まない。または、書込みポストＣＲＣ入力データＷＳＣＩｂ２は、書込み対象消去回数ＥＳＮｗを含むとともに取得書込み対象物理アドレスＰＡｗｇを含まず、読出しポストＣＲＣ入力データＲＳＣＩｂ２は、読出し対象消去回数ＥＳＮｒを含むとともに取得読出し対象物理アドレスＰＡｒｇを含まない。
【0178】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0179】
１…メモリシステム、２…ホスト装置、４…メモリコントローラ、５…メモリ、１１…ホストインターフェース、１２…ＣＰＵ、１３…ＲＯＭ、１４…ＲＡＭ、１５…誤り訂正回路、１６…ＣＲＣ回路、１７…暗号化及び復号回路、１８…メモリインターフェース、２１…アドレス変換部、２２…消去回数参照部、２３…鍵生成部、１６Ａ…プリＣＲＣ回路、１６Ｂ…ポストＣＲＣ回路、ＣＲＩ１…第１ＣＲＣ入力データ、ＳＣＤ１…第１検査データ、ＣＲＩ２…第２ＣＲＣ入力データ、ＳＲＣ１…信号、ＣＲＩ３…第３ＣＲＣ入力データ、ＣＲＩ４…第４ＣＲＣ入力データ、ＳＣＤ２…第２検査データ、ＣＲＩ５…第５ＣＲＣ入力データ、ＳＲＣ２…信号、…、３１…アドレス変換テーブル、３２…消去回数テーブル、ＲＤｗ…書込み要求対象データ、ＴＤｗ…書込みタグデータ、ＭＤｗ…書込みメタデータ、ＬＡｗｇ…供給書込み対象論理アドレス、ＶＴＣ…供給ＣＲＣ値、ＲＭｗ…書込み残余メタデータ、ＶＲＣｇ…取得プリＣＲＣ値、ＰＡｗｇ…取得書込み対象物理アドレス、ＷＳＣＩ…書込みポストＣＲＣ入力データ、ＶＳＣｗ…書込みポストＣＲＣ値、ＮＤｗ…書込みデータ、ＥＣＣｗ…書込み誤り訂正符号、ＲＤｒ…読出し要求対象データ、ＬＡｒｇ…供給読出し対象論理アドレス、ＰＡｒｇ…取得読出し対象物理アドレス、ＮＤｒ…読出しデータ、ＥＣＣｒ…読出し誤り訂正符号、ＬＡｒ…読出し論理アドレス、ＲＭｒ…読出し残余メタデータ、ＶＳＣｒ…読出しポストＣＲＣ値、ＶＲＣｐ…復元プリＣＲＣ値、ＲＳＣＩ…読出しポストＣＲＣ入力データ、ＭＤｒ…読出しメタデータ、ＶＳＣｇ…取得ポストＣＲＣ値、ＴＤｒ…読出しタグデータ、ＥＳＮｗ…書込み対象消去回数、ＥＳＮｒ…読出し対象消去回数
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
