特開 2022-14594 電力変換装置、半導体スイッチ装置及び製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022014594

(43)【公開日】2022-01-20

(54)【発明の名称】電力変換装置、半導体スイッチ装置及び製造方法

(51)【国際特許分類】

   H02M 1/08 20060101AFI20220113BHJP

   H02M 7/48 20070101ALI20220113BHJP

【ＦＩ】

H02M1/08 A

H02M7/48 Z

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2020116986

(22)【出願日】2020-07-07

(71)【出願人】

【識別番号】501137636

【氏名又は名称】東芝三菱電機産業システム株式会社

(74)【代理人】

【識別番号】100106909

【弁理士】

【氏名又は名称】棚井 澄雄

(74)【代理人】

【識別番号】100154852

【弁理士】

【氏名又は名称】酒井 太一

(74)【代理人】

【識別番号】100135301

【弁理士】

【氏名又は名称】梶井 良訓

(72)【発明者】

【氏名】吉田 禎宏

【テーマコード（参考）】

5H740

5H770

【Ｆターム（参考）】

5H740BA11

5H740BB02

5H740BB09

5H740JA01

5H740JA23

5H740JA25

5H740JA28

5H740JA29

5H740KK01

5H740MM11

5H740MM18

5H770BA01

5H770DA03

5H770DA41

5H770GA02

5H770GA19

5H770JA19X

5H770LA02X

5H770QA06

(57)【要約】

【課題】主回路側が並列接続されている複数の半導体スイッチング素子によってオン／オフ制御する主回路の電流を、より多くする。
【解決手段】実施形態の電力変換装置は、複数の半導体スイッチング素子と、駆動装置とを備える。複数の半導体スイッチング素子は、主回路側が並列接続されている。駆動装置は、設定により前記複数の半導体スイッチング素子毎に互いに異なるタイミングで制御信号を出力可能とし、前記制御信号を前記半導体スイッチング素子に対して供給する。
【選択図】図４

【特許請求の範囲】

【請求項1】

主回路側が並列接続されている複数の半導体スイッチング素子と、
設定により前記複数の半導体スイッチング素子毎に互いに異なるタイミングで制御信号を出力可能とし、前記制御信号を前記半導体スイッチング素子に対して供給する駆動装置と
を備える半導体スイッチ装置。

【請求項2】

前記駆動装置は、
前記設定に基づいて前記半導体スイッチング素子毎の前記タイミングを決定する遅延時間調整部
を備える請求項１に記載の半導体スイッチ装置。

【請求項3】

前記駆動装置は、
前記設定に基づいた長さに応じて前記タイミングの遅延時間が調整される遅延時間調整部
を備える請求項１に記載の半導体スイッチ装置。

【請求項4】

定格電流値が、前記複数の半導体スイッチング素子の中の1つの半導体スイッチング素子の許容電流値よりも大きい、
請求項１に記載の半導体スイッチ装置。

【請求項5】

前記複数の半導体スイッチング素子は、
第１の半導体スイッチング素子と、
第２の半導体スイッチング素子と
を備え、
前記駆動装置は、
前記第１の半導体スイッチング素子に、前記制御信号として第１制御信号を供給する第１駆動部と、
前記第２の半導体スイッチング素子に、前記制御信号として第２制御信号を供給する第２駆動部と、
前記設定により少なくとも前記第１制御信号を出力するタイミングを調整する遅延時間調整部と
を備える請求項１に記載の半導体スイッチ装置。

【請求項6】

請求項１から請求項５の何れか１項に記載の半導体スイッチ装置と、
半導体スイッチ装置を制御する制御装置と
を備える電力変換装置。

【請求項7】

主回路側が並列接続されている複数の半導体スイッチング素子と、
設定により前記複数の半導体スイッチング素子毎に互いに異なるタイミングで制御信号を出力可能とし、前記制御信号を前記半導体スイッチング素子に対して供給する駆動装置と
を備える半導体スイッチ装置の製造方法であって、
前記複数の半導体スイッチング素子の各制御端子に供給される制御信号の論理状態が変化するタイミングを計測するステップと、
前記複数の半導体スイッチング素子の各制御端子において、前記制御信号の論理状態が変化するタイミングのばらつきが少なくなるように前記半導体スイッチング素子毎のタイミングを設定するステップと
を含む半導体スイッチ装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電力変換装置、半導体スイッチ装置及び製造方法に関する。

【背景技術】

【0002】

電力変換装置には、１つのパッケージの中に複数の半導体スイッチング素子を備え、これらの半導体スイッチング素子の主回路側が互いに並列接続されているものがある。しかしながら、主回路に流す電流が各半導体スイッチング素子に分散されず、複数の半導体スイッチング素子の中で特定の半導体スイッチング素子に電流が集中して、その特定の半導体スイッチング素子の故障の要因になることがあった。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０００－９２８２０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、主回路側が並列接続されている複数の半導体スイッチング素子によってオン／オフ制御する主回路の電流を、より多くすることが可能な電力変換装置、半導体スイッチ装置及び製造方法を提供することである。

【課題を解決するための手段】

【0005】

実施形態の電力変換装置は、複数の半導体スイッチング素子と、駆動装置とを備える。複数の半導体スイッチング素子は、主回路側が並列接続されている。駆動装置は、設定により前記複数の半導体スイッチング素子毎に互いに異なるタイミングで制御信号を出力可能とし、前記制御信号を前記半導体スイッチング素子に対して供給する。

【図面の簡単な説明】

【0006】

【図1】実施形態の電力変換装置の構成図。

【図2】実施形態の半導体スイッチの構成図。

【図3A】比較例の半導体スイッチの構成図。

【図3B】図３Ａに示す比較例の半導体スイッチの動作を説明するための図。

【図4】実施形態の半導体スイッチ駆動装置を含む半導体スイッチ装置の概略構成図。

【図5A】実施形態の遅延時間を計測するときの構成図。

【図5B】実施形態の半導体スイッチ装置の製造工程の一部を示すフローチャート。

【図5C】実施形態の半導体スイッチ装置の製造工程の一部を示すフローチャート。

【図6】実施形態のゲート駆動信号の波形を説明するための図。

【発明を実施するための形態】

【0007】

以下、実施形態の電力変換装置、半導体スイッチ装置及び製造方法について説明する。なお、以下の説明では、電気的に接続されることを、単に「接続される」ということがある。なお、本明細書で言う「ＸＸに基づく」とは、「少なくともＸＸに基づく」ことを意味し、ＸＸに加えて別の要素に基づく場合も含む。さらに、「ＸＸに基づく」とは、ＸＸを直接に用いる場合に限定されず、ＸＸに対して演算や加工が行われたものに基づく場合も含む。「ＸＸ」は、任意の要素（例えば、任意の情報）である。

【0008】

（実施形態）
図１は、実施形態の電力変換装置１の構成図である。
電力変換装置１は、電動機２を駆動する。電動機２は、例えば、３相交流電動機である。電力変換装置１は、例えば、インバータ１０と、制御装置２０とを備える。

【0009】

インバータ１０は、例えば、レグ１１から１３を備える。インバータ１０は、直流電力を３相交流電力に変換する。レグ１１から１３は、同様に構成されていて、それぞれが電動機２のＵ相、Ｖ相、Ｗ相の巻線（不図示）に対応付けられている。インバータ１０は、３相交流電力を電動機２に供給する。

【0010】

インバータ１０と制御装置２０は、光ファイバによって接続され、互いに絶縁されている。制御装置２０は、インバータ１０が備える複数の半導体スイッチをオン状態とオフ状態に切り替えるための信号を、インバータ１０に供給する。例えば、制御装置２０は、光信号のゲートパルスＧＰｓｐとＧＰｓｎとを送信する。

【0011】

ここで、レグ１１を代表して、各レグの構成例について説明する。
レグ１１は、半導体スイッチＱ１とＱ３と、半導体スイッチ駆動装置１０１と１０３と光電気変換器（図中の記載は「Ｏ／Ｅ」）ＯＥｐとＯＥｎとを備える。半導体スイッチＱ１とＱ３は、主回路部の一例である。

【0012】

半導体スイッチＱ１とＱ３は、同種の半導体スイッチング素子をそれぞれ複数備える。例えば、半導体スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を例示する。半導体スイッチＱ１とＱ３は、主回路側が直列に接続されていて、半導体スイッチＱ１が正極側（ｐ側という。）に、半導体スイッチＱ３が負極側（ｎ側という。）に設けられている。

【0013】

半導体スイッチ駆動装置１０１の入力側が、共通の光電気変換器ＯＥｐ（図中の表記は「Ｏ／Ｅ」）の出力側に接続されている。光電気変換器ＯＥｐは、制御装置２０からゲートパルスＧＰｓｐを受けて、ゲートパルスＧＰｒｅｇｐを生成して、このゲートパルスＧＰｒｅｇｐを半導体スイッチ駆動装置１０１に供給する。半導体スイッチ駆動装置１０１は、入力側に供給されるゲートパルスＧＰｒｅｇｐに基づいて生成したゲート駆動信号を、出力側から出力する。半導体スイッチＱ１は、半導体スイッチ駆動装置１０１から出力されたゲート駆動信号を受けて、オン状態とオフ状態が切り替わる。

【0014】

半導体スイッチ駆動装置１０３の入力側が、共通の光電気変換器ＯＥｎ（図中の表記は「Ｏ／Ｅ」）の出力側にそれぞれ接続されている。光電気変換器ＯＥｎは、制御装置２０から光信号のゲートパルスＧＰｓｎを受けて、ゲートパルスＧＰｒｅｇｎを生成して、このゲートパルスＧＰｒｅｇｎを半導体スイッチ駆動装置１０３とに供給する。半導体スイッチ駆動装置１０３は、入力側に供給されるゲートパルスＧＰｒｅｇｎに基づいて生成したゲート駆動信号を、出力側から出力する。半導体スイッチＱ３は、半導体スイッチ駆動装置１０３から出力されたゲート駆動信号を受けて、オン状態とオフ状態が切り替わる。

【0015】

制御装置２０は、図示されない上位装置からの指令と、電動機２の状態の検出結果とに応じて、インバータ１０を制御する。ゲートパルスＧＰｓｐとゲートパルスＧＰｓｎは、制御装置２０からインバータ１０に対する制御信号の一例である。

【0016】

このように構成された電力変換装置１は、電動機２の回転速度などを制御することができる。

【0017】

例えば、少なくとも上記の半導体スイッチＱ１とＱ３は、共通する１つのパッケージ（不図示の筐体）または個々のパッケージの中に収容される。より具体的な一例を示す。半導体スイッチ駆動装置１０１と、光電気変換器ＯＥｐと、半導体スイッチＱ１とが、１つのパッケージ内に設けられていて、これを半導体スイッチ装置１０２と呼ぶ。同様に、半導体スイッチ駆動装置１０３と、光電気変換器ＯＥｎと、半導体スイッチＱ３とが、１つのパッケージ内に設けられていて、これを半導体スイッチ装置１０４と呼ぶ。半導体スイッチ装置１０２と半導体スイッチ装置１０４は、互いに同様に構成されている。半導体スイッチ装置１０２と半導体スイッチ装置１０４を区別なく示すときには、単に半導体スイッチ装置１００という。半導体スイッチ装置１００は、電力変換用スイッチング素子の「モジュール」と呼ばれるときがる。以下、半導体スイッチ装置１００について具体的に説明する場合には、半導体スイッチ装置１０２を例示して説明する。

【0018】

図２を参照して、半導体スイッチＱ１を中心に説明する。図２は、実施形態の半導体スイッチＱ１の構成図である。

【0019】

半導体スイッチＱ１は、半導体スイッチング素子ＱａからＱｄを備える。これらの半導体スイッチング素子ＱａからＱｄの主回路側は互いに並列接続されている。主回路側が互いに並列接続されているとは、例えば、半導体スイッチング素子ＱａからＱｄの各コレクタが互いに接続されていていて、その各エミッタが互いに接続されていることをいう。半導体スイッチＱ１の場合、半導体スイッチング素子ＱａからＱｄの制御端子（ゲート）は、互いに独立に制御できるように電気的に絶縁されている。

【0020】

以下、主回路側に流れる電流が半導体スイッチング素子ＱａからＱｄに分散される場合について説明する。主回路側に流れる電流を半導体スイッチング素子ＱａからＱｄのそれぞれに分散させることによって、半導体スイッチング素子で発生する損失を、それぞれに分散させることができる。ここで、比較例を示し、実施形態における比較例との相違点を説明する。

【0021】

まず、図３Ａと図３Ｂに、比較例の半導体スイッチＱを例示する。図３Ａは、比較例の半導体スイッチＱの構成図である。図３Ｂは、図３Ａに示す比較例の半導体スイッチＱの動作を説明するための図である。

【0022】

比較例の半導体スイッチＱも、実施形態の半導体スイッチＱ１と同様に、半導体スイッチング素子ＱａからＱｄを備える。半導体スイッチＱにおける半導体スイッチング素子ＱａからＱｄの主回路側も互いに並列接続されている。半導体スイッチング素子ＱａからＱｄのコレクタが、接続導体ＬＮ１にそれぞれ接続され、そのエミッタが接続導体ＬＮ２にそれぞれ接続されている。

【0023】

比較例の場合、半導体スイッチＱにおける半導体スイッチング素子ＱａからＱｄの制御端子は、互いに並列に接続されている。例えば、ある駆動回路Ｄの出力には、配線ＬＧＢが接続されている。例えば、配線ＬＧＢは、半導体スイッチング素子ＱａからＱｄに対して分岐されている。分岐された先の各端部には、半導体スイッチング素子ＱａからＱｄの制御端子がそれぞれ接続されている。

【0024】

このような駆動回路Ｄが出力する電圧を切り替えることにより、半導体スイッチング素子ＱａからＱｄの制御端子の電圧がこれに伴って変化して、半導体スイッチング素子ＱａからＱｄの導通状態が切り替わる。その結果、図３Ａに示すように、主回路の電流が半導体スイッチング素子ＱａからＱｄに分流されることが期待される。

【0025】

ただし、比較例の場合には、半導体スイッチング素子ＱａからＱｄは、揃って切り替わらないことがある。例えば、パッケージ内に、半導体スイッチング素子ＱａからＱｄが配置されるが、半導体スイッチング素子ＱａからＱｄが配置さた位置の違い、又は半導体スイッチング素子ＱａからＱｄを制御するための制御信号が半導体スイッチング素子ＱａからＱｄの制御端子に届くまでの経路の違いなどによって、制御信号の電圧の変化が、半導体スイッチング素子ＱａからＱｄの制御端子に到達するタイミングにばらつきが生じる。その結果、半導体スイッチング素子ＱａからＱｄのオン／オフが切り替わるタイミングがばらつくことがある。図３Ｂに、このような事象が生じた状態をモデル化して示す。

【0026】

上記のように、オン／オフが切り替わるタイミングがばらつくと、図３Ｂに示すように複数の半導体スイッチング素子の中で特定の半導体スイッチング素子に電流が集中し、その他の半導体スイッチング素子に流れる電流とのバランスが崩れる事象が生じて、その特定の半導体スイッチング素子が劣化することがあった。

【0027】

これに対して、実施形態の半導体スイッチＱ１は、図２に示すように半導体スイッチング素子ＱａからＱｄの制御端子が電気的に独立して構成されている。これを用いて、半導体スイッチＱ１における半導体スイッチング素子ＱａからＱｄの各制御端子の電圧が変化するタイミングがばらつかないように構成するとよい。

【0028】

図４は、実施形態の半導体スイッチ駆動装置１０１を含む半導体スイッチ装置１０２の概略構成図である。
半導体スイッチ駆動装置１０１は、例えば、1つの半導体装置として構成されていてもよい。半導体スイッチ駆動装置１０１の典型的な一例は、ＦＰＧＡ（Field Programmable Gate Array）であるが、他の種類のＡＳＩＣ（application specific integrated circuit）であってもよい。

【0029】

例えば、半導体スイッチ駆動装置１０１は、入力バッファ回路ＩＢと、遅延時間調整部１０１ａから１０１ｄと、出力バッファ回路ＤａからＤｄと、クロック分配部１０１ｋとを備える。遅延時間調整部１０１ａから１０１ｄをまとめて、調整部１０１ＴＤと呼ぶ。

【0030】

さらに、半導体スイッチ駆動装置１０１は、信号端子として、端子Ｔｃｋと、信号入力端子Ｔｉと、信号出力端子ＴｏａからＴｏｄと、基準電位端子Ｔｃｏｍと、図示されない電源端子などを備える。

【0031】

端子Ｔｃｋは、基準信号源ＯＳＣの出力に接続され、基準信号源ＯＳＣから基準信号Syncが供給される。

【0032】

信号入力端子Ｔｉは、光電気変換器ＯＥｐの出力に接続され、光電気変換器ＯＥｐからゲートパルスＧＰｒｅｇｐが供給される。信号出力端子ＴｏａからＴｏｄは、半導体スイッチＱ１にそれぞれ接続される。例えば、信号出力端子Ｔｏａは、配線ＬＧａを介して、半導体スイッチング素子Ｑａの制御端子が接続されている。信号出力端子Ｔｏｂは、配線ＬＧｂを介して、半導体スイッチング素子Ｑｂの制御端子が接続されている。信号出力端子Ｔｏｃは、配線ＬＧｃを介して、半導体スイッチング素子Ｑｃの制御端子が接続されている。信号出力端子Ｔｏｄは、配線ＬＧｄを介して、半導体スイッチング素子Ｑｄの制御端子が接続されている。

【0033】

クロック分配部１０１ｋは、端子Ｔｃｋを経て、基準信号源ＯＳＣから基準信号Syncを受けて、クロックｃｋを生成する。クロック分配部１０１ｋは、クロックｃｋを遅延時間調整部１０１ａから１０１ｄに供給する。例えば、クロック分配部１０１ｋは、比較的高い周波数のクロックｃｋを生成するＰＬＬであってもよい。

【0034】

入力バッファ回路ＩＢは、信号入力端子Ｔｉを経て、光電気変換器ＯＥｐから供給されるゲートパルスＧＰｒｅｇｐを検出し、これに対応するパルス信号を遅延時間調整部１０１ａから１０１ｄに供給する。

【0035】

遅延時間調整部１０１ａから１０１ｄは、上記のパルス信号とクロックｃｋとを受けて、予め定められた遅延時間分、入力バッファ回路ＩＢから供給されたパルス信号を遅延させて出力する。遅延時間調整部１０１ａから１０１ｄの遅延時間は、例えばクロックｃｋの周期の整数倍になるように、遅延時間調整部ごとに設定される。遅延時間調整部１０１ａから１０１ｄ内の具体的な構成には制限がなく、所望の段数（サイズ）を有するシフトレジスタ、ＦＩＦＯ（First In, First Out）方式のバッファメモリなどを用いる一般的な構成の遅延回路であってよい。

【0036】

出力バッファ回路ＤａからＤｄの入力は、遅延時間調整部１０１ａから１０１ｄの出力にそれぞれ接続されている。出力バッファ回路ＤａからＤｄの出力は、信号出力端子ＴｏａからＴｏｄに接続されている。出力バッファ回路ＤａからＤｄは、遅延時間調整部１０１ａから１０１ｄが遅延させたパルス信号に基づいた、ゲート駆動信号をそれぞれ生成する。

【0037】

調整部１０１ＴＤは、出力バッファ回路Ｄａ（第１駆動部）が半導体スイッチング素子Ｑａ（第１の半導体スイッチング素子）に対するゲート駆動信号（第１制御信号）を出力するタイミングと、出力バッファ回路Ｄｂ（第２駆動部）が半導体スイッチング素子Ｑａ（第２の半導体スイッチング素子）に対するゲート駆動信号（第２制御信号）を出力するタイミングが揃うように、第１制御信号を出力するタイミングと、第２制御信号を出力するタイミングとのうち、少なくとも前記第１制御信号を出力するタイミングを調整する。

【0038】

さらに、出力バッファ回路Ｄｃが半導体スイッチング素子Ｑｃに対するゲート駆動信号を出力するタイミングと、出力バッファ回路Ｄｄが半導体スイッチング素子Ｑｄに対するゲート駆動信号を出力するタイミングは、上記のように揃えた結果のタイミングにさらに揃うように、各ゲート駆動信号を出力するタイミングが調整部１０１ＴＤによって調整されている。

【0039】

例えば、遅延時間調整部１０１ａは、出力バッファ回路Ｄａがゲート駆動信号（第１制御信号）を出力するタイミングを、第１設定値に基づいた長さの遅延時間によって遅延させる。遅延時間調整部１０１ｂは、出力バッファ回路Ｄｂがゲート駆動信号（第２制御信号）を出力するタイミングを、第２設定値に基づいた長さの遅延時間によって遅延させる。遅延時間調整部１０１ｃは、出力バッファ回路Ｄｃがゲート駆動信号（第３制御信号）を出力するタイミングを、第３設定値に基づいた長さの遅延時間によって遅延させる。遅延時間調整部１０１ｄは、出力バッファ回路Ｄｄがゲート駆動信号（第４制御信号）を出力するタイミングを、第４設定値に基づいた長さの遅延時間によって遅延させる。このように、遅延時間調整部１０１ａから１０１ｄは、設定に基づいて半導体スイッチング素子毎のタイミングを決定する。遅延時間調整部１０１ａから１０１ｄは、上記の設定に基づいた長さに応じて上記のタイミングの遅延時間をが調整される。

【0040】

上記のように、遅延時間調整部１０１ａから１０１ｄに所望の遅延時間を設定することによって、半導体スイッチング素子ＱａからＱｄの制御端子に供給されたゲート信号の状態が変化するタイミングを揃えることが可能になる。この実施例の場合、タイミングを揃える分解能は、クロックｃｋの周期の長さに依存する。そのため、クロックｃｋの周期を比較的短くするとよい。

【0041】

上記のように設定により所望のタイミングに調整することにより、半導体スイッチング素子ＱａからＱｄの中の特定の半導体スイッチング素子に電流が集中しにくくなる。ここで、半導体スイッチ装置１００全体でオン／オフ切り替え可能な最大の電流を規定する指標値を「半導体スイッチ装置１００の定格電流値」と呼ぶ。

【0042】

比較例のように、主回路に流す電流が各半導体スイッチング素子に分散されず、複数の半導体スイッチング素子の中で特定の半導体スイッチング素子に電流が集中する場合には、集中した電流でも半導体スイッチング素子の許容電流値を越えないようにする必要があり、その定格電流値を抑えることでこれを満足させることがあった。

【0043】

これに対して、本実施形態の半導体スイッチ装置１００の場合、複数の半導体スイッチング素子に、半導体スイッチ装置１００の主回路に流れる電流を分散させることが可能になる。例えば、電流が分散することを見込むことで、半導体スイッチ装置１００の定格電流値を、半導体スイッチング素子ＱａからＱｄの許容電流値合計により近い値とすることができる。

【0044】

（製造工程）
図５Ａから図５Ｃを参照して、実施形態の遅延時間を調整する製造工程（製造方法）について説明する。図５Ａは、実施形態の遅延時間を計測するときの構成図である。この図５Ａに図示されないオシロスコープなどの汎用の測定器を、後述する電圧の測定に利用してもよい。図５Ｂと図５Ｃは、実施形態の半導体スイッチ装置１００の製造工程の一部を示すフローチャートである。

【0045】

上記の遅延時間の調整は、例えば、半導体スイッチ装置１００の種別ごとに実施して、その調整量を決定するとよい。その結果を用いて、個々の半導体スイッチ装置１００の遅延時間の設定を装置ごとに実施する。

【0046】

最初に、半導体スイッチＱ１のスイッチングタイミング（遅延時間）を決定するための製造工程について説明する。半導体スイッチ装置１００は、遅延時間の設定を実施する前の初期状態にある場合、遅延時間調整部１０１ａから１０１ｄに設定される遅延時間は０、つまり遅延を生じさせないように設定されている。

【0047】

まず、半導体スイッチＱ１に係る電気部品を基盤に搭載する（ステップＳＡ１２）。上記の基盤は、ヒートシンクに熱結合させる面を備える板状部材である。ヒートシンクに熱結合させる面は、半導体スイッチ装置１００のパッケージの外側になる1つの面を形成する。半導体スイッチ装置１００のパッケージの内側になる面（上記の面の裏面）に電気部品が搭載される。半導体スイッチＱ１に係る電気部品には、半導体スイッチング素子ＱａからＱｄが含まれる。

【0048】

次に、電気的な接続を実施する。電気的な接続には、例えば次の接続が含まれる。出力バッファ回路Ｄａの出力側の信号出力端子Ｔｏａに半導体スイッチング素子Ｑａ（第１の半導体スイッチング素子）の制御端子（Ｑａｇ）を接続する（ステップＳＡ１４）。出力バッファ回路Ｄｂの出力側の信号出力端子Ｔｏｂに半導体スイッチング素子Ｑｂ（第２の半導体スイッチング素子）の制御端子を接続する（ステップＳＡ１６）。半導体スイッチング素子Ｑｃと半導体スイッチング素子Ｑｄについても同様に実施する（ステップＳＡ１８）。

【0049】

次に、図５Ａに示す構成を利用して、出力バッファ回路Ｄａが出力する第１制御信号の第１伝搬遅延時間を計測する（ステップＳＡ２０）。例えば、出力バッファ回路Ｄａの出力におけるゲート駆動信号（第１制御信号）のＯＮからＯＦＦの状態に変化するタイミングと、半導体スイッチング素子Ｑａの制御端子におけるゲート駆動信号のＯＮからＯＦＦの状態に変化するタイミングとを比較して、その差を第１伝搬遅延時間として計測する。上記に代えて又は上記に加えてゲート駆動信号のＯＦＦからＯＮの状態に変化するタイミングを利用してもよい。その際に、例えば、Ｔｃｏｍの電位を基準にした場合の信号出力端子Ｔｏａの電圧Ｖ１と、これと同様に半導体スイッチング素子Ｑａの制御端子の電圧Ｖ２とを、その解析に利用するとよい。この信号出力端子Ｔｏａの電圧Ｖ１と、半導体スイッチング素子Ｑａの制御端子の電圧Ｖ２は、汎用の測定器を用いて測定された結果から取得してもよい。この場合、信号出力端子Ｔｏａの電圧Ｖ１と、半導体スイッチング素子Ｑａの制御端子の電圧Ｖ２を測定するためのセンサを、半導体スイッチ装置１００に設けておく必要がないため、半導体スイッチ装置１００のコスト軽減に有効である。

【0050】

さらに、これと同様にして、出力バッファ回路Ｄｂが出力するゲート駆動信号（第２制御信号）の第２伝搬遅延時間を計測する（ステップＳＡ２２）。出力バッファ回路Ｄｃが出力するゲート駆動信号と、出力バッファ回路Ｄｄが出力するゲート駆動信号との伝搬遅延時間を計測する。

【0051】

次に、第１伝搬遅延時間と第２伝搬遅延時間を含む伝搬遅延時間に基づいて、半導体スイッチング素子ＱａからＱｄの各制御端子に到達するゲート駆動信号の状態変化のタイミングに差がなくなるように、調整部１０１ＴＤの調整量を決定する（ステップＳＡ２４）。

【0052】

例えば、半導体スイッチング素子ＱａからＱｄの各制御端子に到達するゲート駆動信号の中で、最も遅くにゲート駆動信号が到達する傾向の半導体スイッチング素子のタイミングを基準にして、より早く到達している半導体スイッチング素子のゲート駆動信号が到達するタイミングを遅らせるように調整量が決定されるとよい。

【0053】

上記の半導体スイッチ装置１００の製造工程の手順に従い、上記の調整量として所望の遅延時間を決定するとよい。上記の手順によって決定される所望のタイミングに、半導体スイッチＱ１の導通の状態が遷移するようにゲート駆動信号を遅延させるための調整量を決定する。

【0054】

次に、図５Ｃを参照して、上記の手順によって決定された調整量に基づいて、半導体スイッチＱ１のスイッチングタイミングが調整されえた半導体スイッチ装置１００を製造するための製造工程について説明する。

【0055】

決定した調整量に基づいた遅延時間を、半導体スイッチ駆動装置１０１内の調整部１０１ＴＤに設定する（ステップＳＢ１２）。上記の通り、半導体スイッチ駆動装置１０１は、例えば所望の遅延時間分の長さで信号を遅延させる遅延回路を含む。この調整部１０１ＴＤの遅延時間を設定するためには、例えば所望の遅延時間を指定するデータを、遅延回路の遅延時間を指定するためのデータとして半導体スイッチ駆動装置１０１に書き込むとよい。これにより半導体スイッチ駆動装置１０１に、上記のデータに基づいた遅延回路が形成される。

【0056】

基盤に搭載されたソケットに、上記の半導体スイッチ駆動装置１０１を装着して、上記の基盤に実装する（ステップＳＢ１４）。上記の基盤にカバーを取り付けて（ステップＳＢ１６）、半導体スイッチ装置１００の組み上げを終える。この後、半導体スイッチ装置１００に対して、機能試験を含む検査を実施する（ステップＳＢ１８）。

【0057】

上記の手順に従い、半導体スイッチ装置１００の製造を終える。

【0058】

図６は、実施形態のゲート駆動信号の波形を説明するための図である。図６（ａ）に調整前の状態（無調整状態という。）を示し、図６（ｂ）に調整後の状態を示す。

【0059】

図６（ａ）の上段側から下段側に向けて、半導体スイッチＱ１に供給されるゲートパルスＧＰｒｅｇと、半導体スイッチング素子Ｑａの制御端子に供給されるゲート駆動信号ＳＱａｇと、半導体スイッチング素子Ｑｄの制御端子に供給されるゲート駆動信号ＳＱｄｇとが、示されている。このタイミングチャートの横軸は、時間の経過を示す。

【0060】

時刻ｔ１１において、ゲートパルスＧＰｒｅｇが立ち上がり、時刻ｔ１２において、ゲートパルスＧＰｒｅｇが立ち下がる。

【0061】

Ｚ１０１の入力バッファＩＢは、時刻ｔ１１にゲートパルスＧＰｒｅｇが立ち上がりを検出する。入力バッファＩＢが時刻ｔ１１のゲートパルスＧＰｒｅｇの立ち上がりを検出すると、Ｚ１０１は、出力バッファ回路Ｄａから、これに同期してゲート駆動信号ＳＱａｇを出力する。ゲート駆動信号ＳＱａｇの遅延時間を調整していない状態（無調整状態）にあるときには、Ｚ１０１は、遅延量調整時間を０とする。遅延量調整時間とは、Ｚ１０１ないを通過するときの遅延時間に、調整用に付加する時間である。

【0062】

上記の状態でゲート駆動信号ＳＱａｇとゲート駆動信号ＳＱｄｇとが出力されて、時刻ｔ１１Ａに、ゲート駆動信号ＳＱａｇの立ち上がりが検出され、時刻ｔ１１Ｄに、ゲート駆動信号ＳＱｄｇの立ち上がりが検出される。同様に、時刻ｔ１２Ａに、ゲート駆動信号ＳＱａｇの立ち下がりが検出され、時刻ｔ１２Ｄに、ゲート駆動信号ＳＱｄｇの立ち下がりが検出される。各ゲート駆動信号の波形は、各半導体スイッチング素子のゲート端子の位置で検出された各ゲート駆動信号の振幅を示す。

【0063】

この図６（ａ）に示すように、ゲート駆動信号ＳＱｄｇは、ゲート駆動信号ＳＱａｇに対して、遅延時間ｔｏｆａほどの遅れが検出された。なお、ここで示す各ゲート駆動信号の波形は、各半導体スイッチング素子の要求特性に合わせて等価されたものであり、波形の形は適宜変更してよい。ゲート駆動信号の最も代表的な波形は、正の電圧の矩形波パルスであり、各半導体スイッチング素子をオフにする期間の電圧を負の電圧にバイアスさせてもよい。

【0064】

上記のように、ゲート駆動信号ＳＱａｇとゲート駆動信号ＳＱｄｇとに遅延時間ｔｏｆａほどの遅れがあると、上記の通り半導体スイッチング素子ＱａとＱｄとがオン／オフする際のタイミングにばらつきが生じる。そこで、図６（ｂ）に示すように、ゲート駆動信号ＳＱａｇを遅らせて、この遅延時間が０になるように調整するとよい。さらに、上記のほか、ゲート駆動信号ＳＱｂｇとゲート駆動信号ＳＱｃｇについても、それぞれ遅らせて、それぞれの遅延時間が０になるように調整するとよい。

【0065】

上記のように調整することにより、複数の半導体スイッチング素子の各制御端子において、ゲート駆動信号ＳＱａｇからゲート駆動信号ＳＱｄｇの４つのゲート駆動信号の立ち上がりと立ち下がりのタイミングが揃う。これにより、主回路側が並列接続されている複数の半導体スイッチング素子によってオン／オフ制御する主回路の電流を、より多くした半導体スイッチ装置１００を製造できる。

【0066】

上記の実施形態によれば、基準にする１つのゲートパルス（ＧＰｒｅｇ）から半導体スイッチＱ１とＱ２に供給するゲート駆動信号ＳＱａｇとゲート駆動信号ＳＢを生成することができる。そのゲート駆動信号ＳＱａｇとゲート駆動信号ＳＢの位相を、共通のゲートパルスからの遅延時間を調整することで生成することで、半導体スイッチＱ１とＱ２に供給するゲート駆動信号ＳＱａｇとゲート駆動信号ＳＢが所望の波形になるように調整することができる。これにより、ゲートパルスの電圧跳ね上がりを抑えつつ、半導体スイッチのオン／オフ切り替えを速くして切り替えによる損失を抑えることができる。なお、上記の事例では、位相の調整について説明したが、所望の波形になるように振幅を調整してもよい。

【0067】

（実施形態の変形例）
実施形態の変形例について説明する。上記の実施形態において、クロックｃｋの周期に基づいて遅延時間の調整可能な半導体スイッチ装置１００について説明したが、これに制限されない。本変形例では、例えば、半導体スイッチ装置１００内の信号の配線長、各信号の経路に設けるゲートの段数などを調整することによって、半導体スイッチ装置１００内の遅延時間を調整可能に構成する。変形例の半導体スイッチ装置１００は、クロックｃｋの周期に基づいて遅延時間の調整に変えて、或いは、これに加えて、半導体スイッチ装置１００内の信号の配線長、各信号の経路に設けるゲートの段数などを調整することにより、実施形態と同様の効果を得ることができる。

【0068】

以上説明した少なくともひとつの実施形態によれば、電力変換装置１は、複数の半導体スイッチング素子と、駆動装置とを備える。複数の半導体スイッチング素子は、主回路側が並列接続されている。駆動装置は、設定により複数の半導体スイッチング素子毎に互いに異なるタイミングで制御信号を出力可能とし、制御信号を半導体スイッチング素子に対して供給する。これにより、主回路側が並列接続されている複数の半導体スイッチング素子のオン／オフのタイミングのばらつきを、より少なくすることができ、ひいては、主回路側が並列接続されている複数の半導体スイッチング素子によってオン／オフ制御する主回路の電流を、より多くすることができる。

【0069】

上記の制御装置２０は、その少なくとも一部を、ＣＰＵなどのプロセッサがプログラムを実行することにより機能するソフトウェア機能部で実現してもよく、全てをＬＳＩ等のハードウエア機能部で実現してもよい。

【0070】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【0071】

例えば、半導体スイッチ装置１００内の半導体スイッチング素子の個数は、２個以上であればよく、その個数に制限はない。

【符号の説明】

【0072】

１…電力変換装置、２…電動機（Ｍ）、１０…インバータ、１１、１２、１３…レグ、２０…制御装置、１０１、１０３…半導体スイッチ駆動装置、１００、１０２、１０４…半導体スイッチ装置、Ｑａ、Ｑｂ、Ｑｃ、Ｑｄ…半導体スイッチング素子と、Ｄａ…出力バッファ回路（第１駆動部）、Ｄｂ…出力バッファ回路（第２駆動部）、１０１ＴＤ…調整部、１０１ａ…遅延時間調整部（第１遅延時間調整部）、１０１ｂ…遅延時間調整部（第２遅延時間調整部）

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5A】

【図5B】

【図5C】

【図6】