(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022147118
(43)【公開日】2022-10-06
(54)【発明の名称】不揮発性記憶装置
(51)【国際特許分類】
H01L 21/8239 20060101AFI20220929BHJP
H01L 45/00 20060101ALI20220929BHJP
H01L 49/00 20060101ALI20220929BHJP
G11C 13/00 20060101ALI20220929BHJP
【ＦＩ】
H01L27/105 448
H01L27/105 449
H01L45/00 A
H01L45/00 Z
H01L49/00 Z
G11C13/00 210
G11C13/00 270F
G11C13/00 270G
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2021048235
(22)【出願日】2021-03-23
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】野々口 誠二
(72)【発明者】
【氏名】椎本 恒則
(72)【発明者】
【氏名】清 宏彰
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083CR15
5F083FZ10
5F083GA06
5F083GA09
5F083GA11
5F083JA35
5F083JA36
5F083JA37
5F083JA39
5F083JA40
5F083JA53
5F083JA60
5F083KA01
5F083KA05
(57)【要約】
【課題】スイッチ層に流れるリーク電流を小さくし、情報読出し動作を安定化させ、記憶容量の大容量化を実現することができる不揮発性記憶装置を提供する。
【解決手段】不揮発性記憶装置は、第１電極と、スイッチ層と、第２電極とを備えている。第２電極は第１電極に対向して配設されている。スイッチ層は第１電極と第２電極との間に配設されている。スイッチ層はゲルマニウム、砒素及びセレンを主成分としている。
【選択図】図１
【解決手段】不揮発性記憶装置は、第１電極と、スイッチ層と、第２電極とを備えている。第２電極は第１電極に対向して配設されている。スイッチ層は第１電極と第２電極との間に配設されている。スイッチ層はゲルマニウム、砒素及びセレンを主成分としている。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１電極と、
前記第１電極に対向して配設された第２電極と、
前記第１電極と前記第２電極との間に配設され、ゲルマニウム、砒素及びセレンを主成分とするスイッチ層と、
を備えている不揮発性記憶装置。
前記第１電極に対向して配設された第２電極と、
前記第１電極と前記第２電極との間に配設され、ゲルマニウム、砒素及びセレンを主成分とするスイッチ層と、
を備えている不揮発性記憶装置。
【請求項2】
前記スイッチ層は、カルコゲナイド元素として、前記セレンのみ含まれている
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項3】
前記砒素及び前記セレンの組成比は、６０原子％以上８０原子％以下である
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項4】
前記砒素の組成比は、２０原子％以上４０原子％以下である
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項5】
前記セレンの組成比は、３０原子％以上５０原子％以下である
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項6】
前記ゲルマニウムの組成比は、４０原子％以下である
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項7】
前記スイッチ層は、珪素、硼素、炭素、ガリウム、インジウム及びアルミニウムから選択された１以上の元素を含んでいる
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項8】
前記スイッチ層は、すべての組成元素に対して、３０原子％以下の窒素、酸素、又は窒素及び酸素を含んでいる
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項9】
前記スイッチ層の厚さは、１０［ｎｍ］以上４０［ｎｍ］以下である
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項10】
前記スイッチ層の厚さは、１０［ｎｍ］以上２５［ｎｍ］以下である
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項11】
前記スイッチ層の厚さは、２５［ｎｍ］以上４０［ｎｍ］以下である
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項12】
前記スイッチ層の一方の端子に前記第１電極が接続され、
前記スイッチ層の他方の端子に記憶層を介在させて前記第２電極が接続されている
請求項１に記載の不揮発性記憶装置。
前記スイッチ層の他方の端子に記憶層を介在させて前記第２電極が接続されている
請求項１に記載の不揮発性記憶装置。
【請求項13】
前記スイッチ層及び前記記憶層は、メモリセルを構成し、
前記メモリセルは、前記第１電極に接続され、かつ、第１方向に延在する第１配線と、前記第２電極に接続され、かつ、第１方向に対して交差する第２方向に延在する第２配線との交差部に配置されている
請求項１２に記載の不揮発性記憶装置。
前記メモリセルは、前記第１電極に接続され、かつ、第１方向に延在する第１配線と、前記第２電極に接続され、かつ、第１方向に対して交差する第２方向に延在する第２配線との交差部に配置されている
請求項１２に記載の不揮発性記憶装置。
【請求項14】
前記スイッチ層は、ワンタイムプログラマブルセルである
請求項１に記載の不揮発性記憶装置。
請求項１に記載の不揮発性記憶装置。
【請求項15】
前記メモリセルは、第１方向及び第２方向に複数配列されてメモリセルアレイを構築し、
前記メモリセルアレイの一部又は全部は、ワンタイムプログラマブルセルとして構成されている
請求項１３に記載の不揮発性記憶装置。
前記メモリセルアレイの一部又は全部は、ワンタイムプログラマブルセルとして構成されている
請求項１３に記載の不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、不揮発性記憶装置に関する。
【背景技術】
【0002】
特許文献１には、回路素子が開示されている。回路素子は一対の不活性電極の間にスイッチ層を備えている。スイッチ層は選択素子及び記憶素子を兼ねている。
このように構成される回路素子では、スイッチ層が単層により形成されている。このため、回路素子の薄型化が可能となり、記憶装置の高集積化を実現することができる。
このように構成される回路素子では、スイッチ層が単層により形成されている。このため、回路素子の薄型化が可能となり、記憶装置の高集積化を実現することができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１７－２２４６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
記憶装置は、回路素子の情報読出し動作を安定化し、記憶容量の大容量化を図る傾向にある。このため、回路素子の半選択動作状態において、スイッチ層に流れるリーク電流を小さくすることが望まれている。
【0005】
本開示は、スイッチ層に流れるリーク電流を小さくし、情報読出し動作を安定化させ、記憶容量の大容量化を実現することができる不揮発性記憶装置を提供する。
【課題を解決するための手段】
【0006】
本開示の実施形態に係る不揮発性記憶装置は、第１電極と、第１電極に対向して配設された第２電極と、第１電極と第２電極との間に配設され、ゲルマニウム、砒素及びセレンを主成分とするスイッチ層と、を備えている。
【図面の簡単な説明】
【0007】
【図1】本開示の第１実施の形態に係る不揮発性記憶装置のメモリセルアレイ領域の要部を含む斜視図である。
【発明を実施するための形態】
【0008】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１実施の形態
第１実施の形態は、不揮発性記憶装置として、スイッチ層によりメモリセルを構築したクロスポイント型メモリに、本技術を適用した例を説明する。
２．第２実施の形態
第２実施の形態は、不揮発性記憶装置として、スイッチ層及び記憶層によりメモリセルを構築したクロスポイント型メモリに、本技術を適用した例を説明する。
１．第１実施の形態
第１実施の形態は、不揮発性記憶装置として、スイッチ層によりメモリセルを構築したクロスポイント型メモリに、本技術を適用した例を説明する。
２．第２実施の形態
第２実施の形態は、不揮発性記憶装置として、スイッチ層及び記憶層によりメモリセルを構築したクロスポイント型メモリに、本技術を適用した例を説明する。
【0009】
ここで、図中、適宜示されている矢印Ｘ方向は平面上の一方向を示し、矢印Ｙ方向は矢印Ｘ方向に対して直交する平面上の他の一方向を示している。また、矢印Ｚ方向は、矢印Ｘ方向及び矢印Ｙ方向に対して直交し、紙面下方から上方へ向かう方向を示している。つまり、矢印Ｘ方向、矢印Ｙ方向及び矢印Ｚ方向は、三次元座標系のＸ軸方向、Ｙ軸方向及びＺ軸方向に一致している。
なお、これらの矢印方向は、説明の理解を助けるものであって、本開示の方向を限定するものではない。
なお、これらの矢印方向は、説明の理解を助けるものであって、本開示の方向を限定するものではない。
【0010】
【0011】
図１に示されるように、不揮発性記憶装置１のメモリセルアレイ領域は、図示省略の基板上に、第１配線２と、メモリセル３と、第２配線７とを備えて構築されている。第１配線２、第２配線７のそれぞれは基板に形成された図示省略の回路に接続されている。回路は例えば相補型（Complementary type）絶縁ゲート電界効果トランジスタ（IGFET：Insulated Gate Field Effect Transistor）等の半導体素子を含んで構成されている。絶縁ゲート電界効果トランジスタは、金属／絶縁体／半導体構造を有する電界効果トランジスタ（MISFET：Metal Insulator Semiconductor Field Effect Transistor）及び金属／酸化膜／半導体構造を有する電界効果トランジスタ（MOSFET：Metal Oxide Semiconductor Field Effect Transistor）の双方を少なくとも含んでいる。
【0012】
第１配線２は、所定の配線幅を有し、矢印Ｘ方向に延在している。第１配線２は、所定の離間寸法を持って矢印Ｙ方向に複数本配列されている。ここでは、説明を簡単にするために、２本の第１配線２が示されている。２本の第１配線２のうち、右側の第１配線２は符号（２１）を併せて付し、左側の第１配線２は符号（２２）を併せて付している。
第１配線２は、半導体製造プロセスに使用される配線材料、例えばタングステン（Ｗ）、窒化タングステン（ＷＮ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）若しくはタンタル（Ｔａ）により形成されている。また、第１配線２は、タングステン、モリブデン、タンタル等の高融点金属と珪素（Ｓｉ）との化合物であるシリサイドにより形成されてもよい。
第１配線２は、半導体製造プロセスに使用される配線材料、例えばタングステン（Ｗ）、窒化タングステン（ＷＮ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）若しくはタンタル（Ｔａ）により形成されている。また、第１配線２は、タングステン、モリブデン、タンタル等の高融点金属と珪素（Ｓｉ）との化合物であるシリサイドにより形成されてもよい。
【0013】
第２配線７は、所定の配線幅を有し、第１配線２の延在方向に対して交差する矢印Ｙ方向に延在している。ここでは、第２配線７の延在方向は、第１配線２の延在方向に対して直交している。第２配線７は、所定の離間寸法を持って矢印Ｘ方向に複数本配列されている。第１配線２と同様に、２本の第２配線７が示されている。２本の第２配線７のうち、手前側の第２配線７は符号（７１）を併せて付し、奥行き側の第２配線７は符号（７２）を併せて付している。
第２配線７は、例えば第１配線２と同様の配線材料により形成されている。また、第２配線７の配線材料は第１配線２の配線材料に対して異なっていてもよい。
第２配線７は、例えば第１配線２と同様の配線材料により形成されている。また、第２配線７の配線材料は第１配線２の配線材料に対して異なっていてもよい。
【0014】
（２）メモリセル３の構成
メモリセル３は、第１電極４と、スイッチ層５と、第２電極６とを備えている。ここで、第１配線２（２１）と第２配線７（７１）との交差部に配置されたメモリセル３は符号（３１）を併せて付している。同様に、第１配線２（２２）と第２配線７（７１）との交差部に配置されたメモリセル３は符号（３２）を付している。第１配線２（２１）と第２配線７（７２）との交差部に配置されたメモリセル３は符号（３３）を付している。そして、第１配線２（２２）と第２配線７（７２）との交差部に配置されたメモリセル３は符号（３４）を付している。
メモリセル３は、第１電極４と、スイッチ層５と、第２電極６とを備えている。ここで、第１配線２（２１）と第２配線７（７１）との交差部に配置されたメモリセル３は符号（３１）を併せて付している。同様に、第１配線２（２２）と第２配線７（７１）との交差部に配置されたメモリセル３は符号（３２）を付している。第１配線２（２１）と第２配線７（７２）との交差部に配置されたメモリセル３は符号（３３）を付している。そして、第１配線２（２２）と第２配線７（７２）との交差部に配置されたメモリセル３は符号（３４）を付している。
【0015】
第１電極４は、第１配線２上に形成され、第１配線２に接触し、かつ、電気的に接続されている。第１電極４は、第１配線２の幅寸法と同一の幅寸法に形成され、かつ、第２配線７の幅寸法と同一の長さ寸法に形成されている。表現を代えると、第１電極４は、第１配線２と第２配線７との交差部において、第１配線２と第２配線７との重複領域に配設されている。第１電極４は、矢印Ｚ方向から見て（以下、単に「平面視」という。）、矩形状に形成されている。
第１電極４は、半導体製造プロセスに使用され、更にスイッチ層５との界面においてイオン伝導や熱拡散がし難い電極材料により形成されている。電極材料には、例えばタングステン、窒化タングステン、銅、アルミニウム、モリブデン、タンタル、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、炭素（Ｃ）若しくは窒化炭素（ＣＮ）が使用されている。また、第１電極４はシリサイドにより形成してもよい。
第１電極４は、半導体製造プロセスに使用され、更にスイッチ層５との界面においてイオン伝導や熱拡散がし難い電極材料により形成されている。電極材料には、例えばタングステン、窒化タングステン、銅、アルミニウム、モリブデン、タンタル、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、炭素（Ｃ）若しくは窒化炭素（ＣＮ）が使用されている。また、第１電極４はシリサイドにより形成してもよい。
【0016】
第２電極６は、第１電極４に対向して第１電極４上に形成され、第２配線７に接触し、かつ、電気的に接続されている。第２電極６は、第２配線７の幅寸法と同一の幅寸法に形成され、かつ、第１配線２の幅寸法と同一の長さ寸法に形成されている。第２電極６は、第１電極４と同様に、第１配線２と第２配線７との交差部において、第１配線２と第２配線７との重複領域に配設されている。第２電極６は、第１電極４と同様に、平面視において矩形状に形成されている。
第２電極６は、第１電極４の電極材料と同一又は異なる電極材料により形成されている。
第２電極６は、第１電極４の電極材料と同一又は異なる電極材料により形成されている。
【0017】
（３）スイッチ層５の構成
スイッチ層５は第１電極４と第２電極６との間に配設されている。スイッチ層５は、第１電極４上に形成され、第１電極４に電気的に接続されている。スイッチ層５上には第２電極６が形成され、スイッチ層５は第２電極６に電気的に接続されている。平面視において、スイッチ層５の輪郭形状は、第１電極４の輪郭形状、第２電極６の輪郭形状のそれぞれと同一に形成されている。そして、第１電極４、スイッチ層５及び第２電極６は、上下方向において同一位置に配置され、矢印Ｚ方向を高さ方向とする角柱形状に形成されている。
スイッチ層５は第１電極４と第２電極６との間に配設されている。スイッチ層５は、第１電極４上に形成され、第１電極４に電気的に接続されている。スイッチ層５上には第２電極６が形成され、スイッチ層５は第２電極６に電気的に接続されている。平面視において、スイッチ層５の輪郭形状は、第１電極４の輪郭形状、第２電極６の輪郭形状のそれぞれと同一に形成されている。そして、第１電極４、スイッチ層５及び第２電極６は、上下方向において同一位置に配置され、矢印Ｚ方向を高さ方向とする角柱形状に形成されている。
【0018】
メモリセル３では、第１電極４と第２電極６との間に印加される電圧がスイッチ層５の閾値電圧以下のとき、スイッチ層５の電気抵抗が非常に高くなる。一方、スイッチ層５の閾値電圧を超えた電圧が第１電極４と第２電極６との間に印加されると、スイッチ層５の電気抵抗が急激に低くなる。このため、メモリセル３に大電流が流れる。つまり、メモリセル３は非線形の電気抵抗特性を備えている。ここで、メモリセル３では、スイッチ層５の電気抵抗の高い状態が「オフ状態」とされる。また、メモリセル３では、スイッチ層５の電気抵抗の低い状態が「オン状態」とされる。
【0019】
このような電気抵抗特性を持つスイッチ層として、オボニック閾値スイッチ（ＯＴＳ：Ovonic Threshold Switch）がある。オボニック閾値スイッチは、テルル（Ｔｅ）、セレン（Ｓｅ）及び硫黄（Ｓ）からなる群より選択された少なくとも１種以上のカルコゲン（chalcogen）元素を含む材料により形成されている。
また、オボニック閾値スイッチは、硼素（Ｂ）、アルミニウム、インジウム（Ｉｎ）、ガリウム（Ｇａ）、炭素、ゲルマニウム（Ｇｅ）及び珪素からなる群より選択された少なくとも１種以上の添加元素を更に含む材料により形成されている。添加元素が含まれると、アモルファス構造を安定化させることができる。
さらに、オボニック閾値スイッチには、酸素（Ｏ）及び窒素（Ｎ）の少なくとも一方の添加元素を含んで形成されることがある。
また、オボニック閾値スイッチは、硼素（Ｂ）、アルミニウム、インジウム（Ｉｎ）、ガリウム（Ｇａ）、炭素、ゲルマニウム（Ｇｅ）及び珪素からなる群より選択された少なくとも１種以上の添加元素を更に含む材料により形成されている。添加元素が含まれると、アモルファス構造を安定化させることができる。
さらに、オボニック閾値スイッチには、酸素（Ｏ）及び窒素（Ｎ）の少なくとも一方の添加元素を含んで形成されることがある。
【0020】
第１実施の形態に係る不揮発性記憶装置１のメモリセル３では、スイッチ層５はゲルマニウム、砒素（Ａｓ）及びセレンを主成分として形成されている。スイッチ層５はカルコゲナイド元素としてセレンのみ含まれている。
例えば、スイッチ層５に含まれる砒素及びセレンは６０原子％以上８０原子％以下に設定されている。詳しく説明すると、スイッチ層５に含まれる砒素は２０原子％以上４０原子％以下に設定され、セレンは３０原子％以上５０原子％以下に設定されている。そして、スイッチ層５には、残りの２０原子％以上４０原子％以下において、少なくともゲルマニウムが含まれている。
さらに、スイッチ層５には、残りの２０原子％以上４０原子％以下において、ゲルマニウムに加えて、珪素、硼素、炭素、ガリウム、インジウム及びアルミニウムから選ばれる少なくとも１種以上の元素が添加されてもよい。
上述の各元素の組成比は窒素又は酸素を除いた状態での比率である。スイッチ層５は、すべての組成元素に対して３０原子％以下の範囲において、窒素若しくは酸素（Ｏ）、又は窒素及び酸素の両方を添加してもよい。
例えば、スイッチ層５に含まれる砒素及びセレンは６０原子％以上８０原子％以下に設定されている。詳しく説明すると、スイッチ層５に含まれる砒素は２０原子％以上４０原子％以下に設定され、セレンは３０原子％以上５０原子％以下に設定されている。そして、スイッチ層５には、残りの２０原子％以上４０原子％以下において、少なくともゲルマニウムが含まれている。
さらに、スイッチ層５には、残りの２０原子％以上４０原子％以下において、ゲルマニウムに加えて、珪素、硼素、炭素、ガリウム、インジウム及びアルミニウムから選ばれる少なくとも１種以上の元素が添加されてもよい。
上述の各元素の組成比は窒素又は酸素を除いた状態での比率である。スイッチ層５は、すべての組成元素に対して３０原子％以下の範囲において、窒素若しくは酸素（Ｏ）、又は窒素及び酸素の両方を添加してもよい。
【0021】
さらに、主成分を含めてスイッチ層５の組成元素について、以下に詳細に説明する。
主成分のセレンが２０原子％以下になると、スイッチング動作を行うカルコゲン元素が不足する。カルコゲン元素が不足すると、スイッチング動作が難しくなる。また、セレンが７０原子％以上になると、スイッチ層５の膜質が劣化する。膜質が劣化すると、不揮発性記憶装置１の製造プロセスにおいて、第１電極４からスイッチ層５の膜剥がれ、スイッチ層５から第２電極６の膜剥がれが発生し易くなる。従って、マージンを含めて、セレンは上記組成比に設定されている。
主成分のセレンが２０原子％以下になると、スイッチング動作を行うカルコゲン元素が不足する。カルコゲン元素が不足すると、スイッチング動作が難しくなる。また、セレンが７０原子％以上になると、スイッチ層５の膜質が劣化する。膜質が劣化すると、不揮発性記憶装置１の製造プロセスにおいて、第１電極４からスイッチ層５の膜剥がれ、スイッチ層５から第２電極６の膜剥がれが発生し易くなる。従って、マージンを含めて、セレンは上記組成比に設定されている。
【0022】
砒素はセレンとカルコゲナイドガラスを形成する。例えば、砒素はセレンと三セレン化二砒素（Ａｓ２Ｓｅ３）化合物を形成する。三セレン化二砒素化合物の融点はカルコゲン元素の融点よりも高い。砒素は、２０原子％以上になると、カルコゲン元素との原子間に強い結合を形成してカルコゲン元素を安定化させ、結果として閾値電圧の経時変化を減少させる。
一方、砒素が４０原子％を超えると、スイッチ層５において、アモルファス構造の安定性が低下し、耐熱性が低下する。従って、砒素は上記組成比に設定されている。
一方、砒素が４０原子％を超えると、スイッチ層５において、アモルファス構造の安定性が低下し、耐熱性が低下する。従って、砒素は上記組成比に設定されている。
【0023】
ゲルマニウムはセレン及び砒素を共に含む三元系において安定なアモルファス構造を形成する。従って、ゲルマニウムが上記組成比に設定されることにより、スイッチ層５の耐熱性を向上させることができ、スイッチ層５において安定したスイッチング動作を実現することができる。
また、砒素及びセレンのみを主成分とする場合に比べて、ゲルマニウム、砒素及びセレンを主成分とするスイッチ層５は、不揮発性記憶装置１の製造プロセスにおいて、成膜工程及びアニール工程の後の膜浮きや剥がれを効果的に抑制可能である。
また、砒素及びセレンのみを主成分とする場合に比べて、ゲルマニウム、砒素及びセレンを主成分とするスイッチ層５は、不揮発性記憶装置１の製造プロセスにおいて、成膜工程及びアニール工程の後の膜浮きや剥がれを効果的に抑制可能である。
【0024】
スイッチ層５に添加される元素として、珪素はゲルマニウムと同族元素である。このため、スイッチ層５に珪素が添加されると、スイッチ層５に主成分として含まれるゲルマニウムにより得られる効果と同様の効果を得ることができる。
【0025】
硼素は比較的小さい原子半径を有する。硼素がスイッチ層５に添加されると、スイッチ層５内に原子半径が異なる元素が存在するので、スイッチ層５のアモルファス構造を安定化させることができる。
また、硼素は、半金属のなかでも、単体において低い導電性を有する。このため、スイッチ層５に硼素が含まれると、スイッチ層５の抵抗値は高くなるので、スイッチ層５のリーク電流を低減することができる。
また、硼素は、半金属のなかでも、単体において低い導電性を有する。このため、スイッチ層５に硼素が含まれると、スイッチ層５の抵抗値は高くなるので、スイッチ層５のリーク電流を低減することができる。
【0026】
炭素は、グラファイト等において見られるｓｐ２軌道をとる構造以外では、スイッチ層５の高抵抗化に寄与する。また、炭素のイオン半径はカルコゲン元素のイオン半径に比べて小さいので、炭素はスイッチ層５のアモルファス構造を安定化させる。
【0027】
ガリウムはセレン、砒素のそれぞれとの結合を形成し易い。例えば、ガリウムは、セレンと結合して、セレン化ガリウム（Ｇａ２Ｓｅ３）を形成する。また、ガリウムは、砒素と結合して、砒化ガリウム（ＧａＡｓ）を形成する。これらの化合物は安定である。さらに、ガリウムは、セレン及び砒素と強固に結合して、アモルファス構造を安定化させる。
【0028】
アルミニウム、インジウムのそれぞれは、ガリウムと同じ周期律表第１３族に属しているので、ガリウムと同様な性質を有する。なお、アルミニウム、インジウムのそれぞれの原子半径（イオン半径）はガリウムの原子半径（イオン半径）に対して異なる。
また、ガリウム、アルミニウム、インジウムから選ばれる２つ以上の元素の含有量を調整することにより、スイッチ層５のアモルファス構造を安定化させることができる。
また、ガリウム、アルミニウム、インジウムから選ばれる２つ以上の元素の含有量を調整することにより、スイッチ層５のアモルファス構造を安定化させることができる。
【0029】
窒素は、ゲルマニウム、アルミニウム、ガリウムのそれぞれと結合し、高抵抗を有する化合物を形成する。また、窒素は硼素、炭素又は珪素等と結合して結合物を形成し易い。結合物がスイッチ層５内に分散されると、アモルファス構造を安定化させることができる。
一方、スイッチ層５において、窒素がすべての組成元素に対して３０原子％を超えて添加されると、スイッチング動作不良、スイッチング動作特性不良、又は膜剥れが生じ易い。
一方、スイッチ層５において、窒素がすべての組成元素に対して３０原子％を超えて添加されると、スイッチング動作不良、スイッチング動作特性不良、又は膜剥れが生じ易い。
【0030】
窒素と同様に、酸素がすべての組成元素に対して３０原子％を超えて添加されると、スイッチング動作不良、スイッチング動作特性不良、又は膜剥れが生じ易い。
窒素及び酸素の合計の添加量がすべての組成元素に対して３０原子％を超えて添加されたときも、窒素又は酸素の添加のときと同様の不具合が生じ易い。
窒素及び酸素の合計の添加量がすべての組成元素に対して３０原子％を超えて添加されたときも、窒素又は酸素の添加のときと同様の不具合が生じ易い。
【0031】
スイッチ層５では、上記の通り、ゲルマニウム、砒素及びセレンが主組成として形成されている。そして、スイッチ層５には各種添加元素が添加されている。このため、スイッチ層５では、リーク電流を減少することができ、アモルファス構造を安定化させることができる。
【0032】
図２は第１実施の形態に係るスイッチ層５の電流電圧特性を表している。横軸は電圧［Ｖ］、縦軸は電流［Ａ］である。スイッチ層５では、約３［Ｖ］の電圧が印加されたとき１０-8［Ａ］の電流が流れ、約３．８［Ｖ］の電圧が印加されたとき５×１０-5［Ａ］以上の電流が流れる。ここで、図２に示される特性は、図示省略の外部のトランジスタ素子により、５×１０-5［Ａ］に電流が制限された例を示している。
また、図２には、第１実施の形態に係るスイッチ層５の電流電圧特性に加えて、比較例に係るスイッチ層の電流電圧特性が示されている。スイッチ層は、ゲルマニウム、砒素及びテルルを主成分として形成され、窒素を添加している。カルコゲン元素として、テルルが使用されている。スイッチ層では、約１．５［Ｖ］の電圧が印加されたとき１０-8［Ａ］の電流が流れ、約２．４［Ｖ］の電圧が印加されたとき同様に５×１０-5［Ａ］以上の電流が流れる。
また、図２には、第１実施の形態に係るスイッチ層５の電流電圧特性に加えて、比較例に係るスイッチ層の電流電圧特性が示されている。スイッチ層は、ゲルマニウム、砒素及びテルルを主成分として形成され、窒素を添加している。カルコゲン元素として、テルルが使用されている。スイッチ層では、約１．５［Ｖ］の電圧が印加されたとき１０-8［Ａ］の電流が流れ、約２．４［Ｖ］の電圧が印加されたとき同様に５×１０-5［Ａ］以上の電流が流れる。
【0033】
比較例に係るスイッチ層に比べて、第１実施の形態に係るスイッチ層５では、抵抗が高く、リーク電流が低い。このため、スイッチ層５は、クロスポイント構造を採用する不揮発性記憶装置１のメモリセル３として好適である。
【0034】
図３は第１実施の形態に係るスイッチ層５の厚さとリードマージンとの関係を表している。横軸はスイッチ層５の厚さ［ｎｍ］、縦軸はリードマージン［Ｖ］である。ここでは、熱を伴う加速試験を実施していない状態でのリードマージンが示されている。
図３に示されるように、スイッチ層５の厚さが増加すると、リードマージンが増加する。メモリセルアレイ領域の規模、回路の規模に依存するが、第１実施の形態に係る不揮発性記憶装置１では、リードマージンとして０．３［Ｖ］以上に設定される。このため、スイッチ層５の厚さは１０［ｎｍ］以上に設定される。
一方、スイッチ層５の厚さが厚くなると、膜剥がれが生じ易くなる。また、クロスポイント構造が採用されると、不揮発性記憶装置１の製造プロセスにおいて、メモリセル３の領域での段差形状が大きくなる。つまり、アスペクト比が大きくなるので、メモリセル３のパターンニング加工が難しくなる。このため、許容される初期化電圧を考慮すると、スイッチ層５の厚さは４０［ｎｍ］以下に設定される。
図３に示されるように、スイッチ層５の厚さが増加すると、リードマージンが増加する。メモリセルアレイ領域の規模、回路の規模に依存するが、第１実施の形態に係る不揮発性記憶装置１では、リードマージンとして０．３［Ｖ］以上に設定される。このため、スイッチ層５の厚さは１０［ｎｍ］以上に設定される。
一方、スイッチ層５の厚さが厚くなると、膜剥がれが生じ易くなる。また、クロスポイント構造が採用されると、不揮発性記憶装置１の製造プロセスにおいて、メモリセル３の領域での段差形状が大きくなる。つまり、アスペクト比が大きくなるので、メモリセル３のパターンニング加工が難しくなる。このため、許容される初期化電圧を考慮すると、スイッチ層５の厚さは４０［ｎｍ］以下に設定される。
【0035】
図４は第１実施の形態に係るスイッチ層５の３つの状態における電流電圧特性を表している。横軸は電圧［Ｖ］、縦軸は電流［Ａ］である。ここでは、スイッチ層５の厚さは３０［ｎｍ］に設定されている。３つの状態とは、図４に符号Ａを付けて示す初期状態、符号Ｂを付けて示す第１処理状態及び符号Ｃを付けて示す第２処理状態である。
初期状態は、スイッチ層５を一度も動作させていない状態である。第１処理状態は、スイッチ層５を一度動作させた後に、１８０℃の温度において１時間の加速試験を実施した状態である。第２処理状態は、スイッチ層５を一度動作させた後に、２６０℃の温度において１０分の加速試験を実施した状態である。
初期状態は、スイッチ層５を一度も動作させていない状態である。第１処理状態は、スイッチ層５を一度動作させた後に、１８０℃の温度において１時間の加速試験を実施した状態である。第２処理状態は、スイッチ層５を一度動作させた後に、２６０℃の温度において１０分の加速試験を実施した状態である。
【0036】
例えば６［Ｖ］の電圧が印加されると、第１処理状態のスイッチ層５では、スイッチ層５の閾値電圧が印加電圧よりも低いので、オン状態となり、大電流が流れる。一方、初期状態のスイッチ層５では、６［Ｖ］の電圧が印加されてもオフ状態のままであり、電流が流れない。
このように構成されるスイッチ層５では、複数の状態により閾値電圧を変更することができるので、不揮発性記憶装置１のメモリセル３として機能させることができる。そして、メモリセル３の情報読出し動作においても、非選択状態にあるメモリセル３のスイッチ層５に半選択電圧として例えば３［Ｖ］の電圧が印加されたとき、スイッチ層５に流れるリーク電流を十分に減少させることができる。
このように構成されるスイッチ層５では、複数の状態により閾値電圧を変更することができるので、不揮発性記憶装置１のメモリセル３として機能させることができる。そして、メモリセル３の情報読出し動作においても、非選択状態にあるメモリセル３のスイッチ層５に半選択電圧として例えば３［Ｖ］の電圧が印加されたとき、スイッチ層５に流れるリーク電流を十分に減少させることができる。
【0037】
また、図４に示されるように、スイッチ層５では、初期状態と第１処理状態との間において約２［Ｖ］、初期状態と第２処理状態との間において約１［Ｖ］のリードマージンを確保することができる。
特に、第２処理状態にあるスイッチ層５は、リフロー耐性を要求される不揮発性記憶装置１のメモリセル３として構築可能である。例えば、リフロー耐性が要求される不揮発性記憶装置、又は車載用途に使用される不揮発性記憶装置として、第１実施の形態に係る不揮発性記憶装置１は有効である。
特に、第２処理状態にあるスイッチ層５は、リフロー耐性を要求される不揮発性記憶装置１のメモリセル３として構築可能である。例えば、リフロー耐性が要求される不揮発性記憶装置、又は車載用途に使用される不揮発性記憶装置として、第１実施の形態に係る不揮発性記憶装置１は有効である。
【0038】
前述の図３からも明らかなように、リードマージンはスイッチ層５の厚さに依存して変化する。つまり、スイッチ層５の厚さが増加すると、リードマージンが増加する。図４に示される第１処理状態のスイッチ層５、第２処理状態のスイッチ層５は、いずれも３０［ｎｍ］の厚さに形成されたときの電流電圧特性を示している。
【0039】
図５は第１処理状態、第２処理状態のそれぞれのスイッチ層５における厚さとリードマージンとの関係を表している。横軸はスイッチ層５の厚さ［ｎｍ］、縦軸はリードマージン［Ｖ］である。
【0040】
情報読出し動作において、０．３［Ｖ］以上のリードマージンを確保するため、２６０℃、１０分の加速試験を経た第２処理状態のスイッチ層５の厚さは２５［ｎｍ］以上に設定されている。前述の図３に示されるように、スイッチ層５の厚さが４０［ｎｍ］を超えると、膜剥がれ等が生じ易くなる。従って、第２処理状態のスイッチ層５の厚さは２５［ｎｍ］以上４０［ｎｍ］以下に設定されている。
【0041】
一方、１８０℃、１時間の加速試験を経た第１処理状態のスイッチ層５では、０．３［Ｖ］以上のリードマージンを容易に確保することができる。このため、スイッチ層５の厚さは２５［ｎｍ］以下に設定すれば、十分なリードマージンを得ることができる。スイッチ層５の厚さを薄くすれば、不揮発性記憶装置１の製造プロセスにおいてスイッチ層５の加工精度を向上させることができる。図３に示される結果も考慮して、スイッチ層５の厚さは１０［ｎｍ］以上２５［ｎｍ］以下に設定されている。
【0042】
［不揮発性記憶装置１の情報読出し動作］
不揮発性記憶装置１は以下の通り情報読出し動作を行う。
例えば、図１に示されるメモリセル（３２）が選択メモリセルとされるとき、メモリセル（３２）に接続される第１配線（２２）に基準電圧０［Ｖ］が印加され、同様にメモリセル（３２）に接続される第２配線（７１）に選択電圧Ｖが印加される。
このとき、非選択メモリセルとされるメモリセル（３１）、メモリセル（３３）のそれぞれに接続される第１配線（２１）には半選択電圧Ｖ／２が印加される。また、非選択メモリセルとされるメモリセル（３３）、メモリセル（３４）のそれぞれに接続される第２配線（７２）には、同様に、半選択電圧Ｖ／２が印加される。
不揮発性記憶装置１は以下の通り情報読出し動作を行う。
例えば、図１に示されるメモリセル（３２）が選択メモリセルとされるとき、メモリセル（３２）に接続される第１配線（２２）に基準電圧０［Ｖ］が印加され、同様にメモリセル（３２）に接続される第２配線（７１）に選択電圧Ｖが印加される。
このとき、非選択メモリセルとされるメモリセル（３１）、メモリセル（３３）のそれぞれに接続される第１配線（２１）には半選択電圧Ｖ／２が印加される。また、非選択メモリセルとされるメモリセル（３３）、メモリセル（３４）のそれぞれに接続される第２配線（７２）には、同様に、半選択電圧Ｖ／２が印加される。
【0043】
メモリセル（３１）のスイッチ層５には電圧Ｖ／２が印加され、メモリセル（３１）は非選択状態とされる。同様に、メモリセル（３３）のスイッチ層５には電圧０［Ｖ］が印加され、メモリセル（３３）は非選択状態とされる。メモリセル（３４）のスイッチ層５には電圧Ｖ／２が印加され、メモリセル（３４）は非選択状態とされる。
メモリセル（３２）のスイッチ層５には選択電圧Ｖが印加され選択状態とされる。選択状態において、スイッチ層５がオン状態となり、第２配線（７１）から第１配線２２へ電流が流れる。電流が検出されると、メモリセル（３２）に例えば情報「１」が記憶されていると判定される。
一方、選択状態にあっても、スイッチ層５がオフ状態であれば、第２配線（７１）から第１配線（２２）へ電流が流れない。電流が検出されないので、メモリセル（３２）に例えば情報「０」が記憶されていると判定される。
なお、読出し動作における電圧印加条件は、上記のＶ／２方式に限定されない。
メモリセル（３２）のスイッチ層５には選択電圧Ｖが印加され選択状態とされる。選択状態において、スイッチ層５がオン状態となり、第２配線（７１）から第１配線２２へ電流が流れる。電流が検出されると、メモリセル（３２）に例えば情報「１」が記憶されていると判定される。
一方、選択状態にあっても、スイッチ層５がオフ状態であれば、第２配線（７１）から第１配線（２２）へ電流が流れない。電流が検出されないので、メモリセル（３２）に例えば情報「０」が記憶されていると判定される。
なお、読出し動作における電圧印加条件は、上記のＶ／２方式に限定されない。
【0044】
［作用効果］
第１実施の形態に係る不揮発性記憶装置１は、図１に示されるように、スイッチ層５を備える。スイッチ層５はゲルマニウム、砒素及びセレンを主成分として構成される。スイッチ層５にゲルマニウムが含まれると、スイッチ層５のスイッチング動作を安定化させることができる。スイッチ層５に砒素が含まれると、メモリセル３としての情報保持性能を向上させることができる。そして、スイッチ層５にセレンが含まれると、図２に示されるように、リーク電流を小さくすることができる。
このため、不揮発性記憶装置１では、非選択メモリセルとされるメモリセル３において、リーク電流を小さくすることができるので、集積度を高めて大容量化を実現することができる。表現を代えれば、リーク電流が小さくなるので、情報読出し動作において誤動作を減少させることができ、動作信頼性を向上させることができる。
第１実施の形態に係る不揮発性記憶装置１は、図１に示されるように、スイッチ層５を備える。スイッチ層５はゲルマニウム、砒素及びセレンを主成分として構成される。スイッチ層５にゲルマニウムが含まれると、スイッチ層５のスイッチング動作を安定化させることができる。スイッチ層５に砒素が含まれると、メモリセル３としての情報保持性能を向上させることができる。そして、スイッチ層５にセレンが含まれると、図２に示されるように、リーク電流を小さくすることができる。
このため、不揮発性記憶装置１では、非選択メモリセルとされるメモリセル３において、リーク電流を小さくすることができるので、集積度を高めて大容量化を実現することができる。表現を代えれば、リーク電流が小さくなるので、情報読出し動作において誤動作を減少させることができ、動作信頼性を向上させることができる。
【0045】
また、不揮発性記憶装置１では、スイッチ層５は、カルコゲナイド元素として、セレンのみ含まれる。図２に示されるように、セレン以外のカルコゲナイド元素、例えばテルルが含まれる場合に比べて、セレンが含まれるスイッチ層５の抵抗を高くすることができる。
このため、スイッチ層５のリーク電流を小さくすることができるので、不揮発性記憶装置１の大容量化を実現することができる。あるいは、不揮発性記憶装置１の動作信頼性を向上させることができる。
このため、スイッチ層５のリーク電流を小さくすることができるので、不揮発性記憶装置１の大容量化を実現することができる。あるいは、不揮発性記憶装置１の動作信頼性を向上させることができる。
【0046】
さらに、不揮発性記憶装置１では、スイッチ層５に含まれる砒素及びセレンの組成比は、６０原子％以上８０原子％以下に設定される。
砒素及びセレンの組成比が６０原子％以上に設定されるので、スイッチ層５の閾値電圧の経時変化を減少させ、スイッチング動作を容易に行うことができる。
一方、砒素及びセレンの組成比が８０原子％以下に設定されるので、耐熱性を向上させ、膜剥がれを効果的に抑制又は防止することができる。
砒素及びセレンの組成比が６０原子％以上に設定されるので、スイッチ層５の閾値電圧の経時変化を減少させ、スイッチング動作を容易に行うことができる。
一方、砒素及びセレンの組成比が８０原子％以下に設定されるので、耐熱性を向上させ、膜剥がれを効果的に抑制又は防止することができる。
【0047】
また、不揮発性記憶装置１では、スイッチ層５に含まれる砒素の組成比は、２０原子％以上４０原子％以下に設定される。
砒素が２０原子％以上に設定されることにより、カルコゲン元素との原子間に強い結合を形成してカルコゲン元素を安定化させることができる。このため、スイッチ層５の閾値電圧の経時変化を減少させることがでる。
一方、砒素が４０原子％以下に設定されるので、スイッチ層５において、アモルファス構造を安定化させることができ、耐熱性を向上させることができる。
砒素が２０原子％以上に設定されることにより、カルコゲン元素との原子間に強い結合を形成してカルコゲン元素を安定化させることができる。このため、スイッチ層５の閾値電圧の経時変化を減少させることがでる。
一方、砒素が４０原子％以下に設定されるので、スイッチ層５において、アモルファス構造を安定化させることができ、耐熱性を向上させることができる。
【0048】
さらに、不揮発性記憶装置１では、スイッチ層５に含まれるセレンの組成比は、３０原子％以上５０原子％以下に設定される。
セレンが３０原子％以上に設定されることにより、スイッチング動作を行うカルコゲン元素を十分に補い、スイッチング動作を容易に行うことができる。
一方、セレンが５０原子％以下に設定されることにより、スイッチ層５の膜質を向上することができ、膜剥がれを効果的に抑制又は防止することができる。
セレンが３０原子％以上に設定されることにより、スイッチング動作を行うカルコゲン元素を十分に補い、スイッチング動作を容易に行うことができる。
一方、セレンが５０原子％以下に設定されることにより、スイッチ層５の膜質を向上することができ、膜剥がれを効果的に抑制又は防止することができる。
【0049】
また、不揮発性記憶装置１では、スイッチ層５のゲルマニウムの組成比は、４０原子％以下に設定される。ゲルマニウムはセレン及び砒素を共に含む三元系において安定なアモルファス構造を形成する。このため、スイッチ層５の耐熱性を向上させることができ、スイッチ層５において安定したスイッチング動作を得ることができる。
一方、ゲルマニウムが４０原子％以下に設定されることにより、砒素及びセレンのみを主成分とする場合に比べて、不揮発性記憶装置１の製造プロセスにおいて、スイッチ層５の膜浮きや剥がれを効果的に抑制することができる。
一方、ゲルマニウムが４０原子％以下に設定されることにより、砒素及びセレンのみを主成分とする場合に比べて、不揮発性記憶装置１の製造プロセスにおいて、スイッチ層５の膜浮きや剥がれを効果的に抑制することができる。
【0050】
さらに、不揮発性記憶装置１では、スイッチ層５は、珪素、硼素、炭素、ガリウム、インジウム及びアルミニウムから選択された１以上の元素を含む。
珪素はゲルマニウムと同族元素であるので、スイッチ層５に珪素が添加されると、スイッチ層５に主成分として含まれるゲルマニウムにより得られる作用効果と同様の作用効果を得ることができる。
スイッチ層５に硼素が添加されると、スイッチ層５のアモルファス構造を安定化させることができる。加えて、硼素が添加されると、スイッチ層５のリーク電流を低減させることができる。
スイッチ層５に炭素、ガリウム、インジウム又はアルミニウムが添加されると、スイッチ層５のアモルファス構造を安定化させることができる。
珪素はゲルマニウムと同族元素であるので、スイッチ層５に珪素が添加されると、スイッチ層５に主成分として含まれるゲルマニウムにより得られる作用効果と同様の作用効果を得ることができる。
スイッチ層５に硼素が添加されると、スイッチ層５のアモルファス構造を安定化させることができる。加えて、硼素が添加されると、スイッチ層５のリーク電流を低減させることができる。
スイッチ層５に炭素、ガリウム、インジウム又はアルミニウムが添加されると、スイッチ層５のアモルファス構造を安定化させることができる。
【0051】
また、不揮発性記憶装置１では、スイッチ層５は、すべての組成元素に対して、３０原子％以下の窒素、酸素、又は窒素及び酸素を含む。スイッチ層５にすべての組成元素に対して３０原子％以下の窒素、酸素、又は窒素及び酸素の双方が含まれているので、スイッチ層５の抵抗を高めることができる。このため、スイッチ層５のリーク電流を低減させることができる。加えて、スイッチ層５内に窒素等の結合物を分散させることができるので、スイッチ層５のアモルファス構造を安定化させることができる。上述の各元素の組成比は窒素又は酸素を除いた状態での比率である。
【0052】
さらに、不揮発性記憶装置１では、スイッチ層５の厚さが１０［ｎｍ］以上４０［ｎｍ］以下に形成される。図３に示されるように、スイッチ層５の厚さが１０［ｎｍ］以上に設定されるので、リードマージンを増加させることができる。一方、スイッチ層の厚さが４０［ｎｍ］以下に設定されるので、膜剥がれが生じ難くなる。加えて、不揮発性記憶装置１の製造プロセスにおいて、スイッチ層５の加工性を向上させることができる。
【0053】
また、不揮発性記憶装置１では、スイッチ層５の厚さが１０［ｎｍ］以上２５［ｎｍ］以下に形成される。このため、図３及び図５に示されるように、１８０℃、１時間の加速試験を経た第１処理状態のスイッチ層５では、リードマージンを容易に確保することができる。
【0054】
さらに、不揮発性記憶装置１では、スイッチ層５の厚さが２５［ｎｍ］以上４０［ｎｍ］以下に形成される。このため、図３及び図５に示されるように、２６０℃、１０分の加速試験を経た第２処理状態のスイッチ層５では、リードマージンを十分に確保しつつ、膜剥がれを効果的に抑制することができる。
【0055】
［変形例］
第１実施の形態の変形例に係る不揮発性記憶装置１では、図６に示されるように、第１配線２と第２配線７との間にスイッチ層５が形成されている。スイッチ層５はメモリセル３を構成している。
スイッチ層５は、第１配線２上に形成され、第１配線２に直接接続されている。つまり、第１電極４は形成されておらず、第１配線２の一部が第１電極４として使用されている。同様に、スイッチ層５は、第２配線７下に形成され、第２配線７に直接接続されている。第２電極６は形成されておらず、第２配線７の一部が第２電極６として使用されている。
このとき、第１配線２，第２配線７の配線材料は第１電極４や第２電極６で選ばれる、スイッチ層５との界面においてイオン伝導や熱拡散がし難い電極材料であってもよい。
第１実施の形態の変形例に係る不揮発性記憶装置１では、図６に示されるように、第１配線２と第２配線７との間にスイッチ層５が形成されている。スイッチ層５はメモリセル３を構成している。
スイッチ層５は、第１配線２上に形成され、第１配線２に直接接続されている。つまり、第１電極４は形成されておらず、第１配線２の一部が第１電極４として使用されている。同様に、スイッチ層５は、第２配線７下に形成され、第２配線７に直接接続されている。第２電極６は形成されておらず、第２配線７の一部が第２電極６として使用されている。
このとき、第１配線２，第２配線７の配線材料は第１電極４や第２電極６で選ばれる、スイッチ層５との界面においてイオン伝導や熱拡散がし難い電極材料であってもよい。
【0056】
このように構成される不揮発性記憶装置１では、前述の第１実施の形態に係る不揮発性記憶装置１により得られる作用効果と同様の作用効果を得ることができる。
【0057】
［応用例］
前述の第１実施の形態に係る不揮発性記憶装置１においては、メモリセルアレイ領域の一部又は全部をワンタイムプログラマブル（ＯＴＰ：One Time Programmable）セルとして動作させることができる。
前述の第１実施の形態に係る不揮発性記憶装置１においては、メモリセルアレイ領域の一部又は全部をワンタイムプログラマブル（ＯＴＰ：One Time Programmable）セルとして動作させることができる。
【0058】
スイッチ層５は、前述の図４に符号Ａを付して示されるように、閾値電圧の高い初期状態に設定可能である。初期状態を１つの情報論理値として使用することにより、スイッチ層５にリードマージンが大きな情報を記憶させることができる。
【0059】
なお、初期状態を使用しなくても、スイッチ層５が複数の状態（複数の閾値電圧）に設定することができれば、ワンタイムプログラマブルセルを構築することができる。例えば、動作電流の大小、又は動作回数の規定により、スイッチ層５の閾値電圧を制御すれば、ワンタイムプログラマブルセルを構築することができる。
【0060】
応用例に係る不揮発性記憶装置１では、スイッチ層５がワンタイムプログラマブルセルを構成する。図４に示されるように、初期状態のスイッチ層５では、オフ状態の抵抗が高い。このため、非選択状態においてスイッチ層５のリーク電流を低減することができる。
加えて、スイッチ層５のリーク電流を低減することができるので、情報読出し動作において誤動作を効果的に抑制又は防止することができる。このため、動作信頼性の高い不揮発性記憶装置１を提供することができる。
加えて、スイッチ層５のリーク電流を低減することができるので、情報読出し動作において誤動作を効果的に抑制又は防止することができる。このため、動作信頼性の高い不揮発性記憶装置１を提供することができる。
【0061】
＜２．第２実施の形態＞
［不揮発性記憶装置１の構成］
本開示の第２実施の形態に係る不揮発性記憶装置１は、図７に示されるように、記憶層８を備えている。詳しく説明すると、第１実施の形態に係る不揮発性記憶装置１のメモリセル３と同様に、第１電極４上にはスイッチ層５が配設され、スイッチ層５の下端は第１電極４の上端に電気的に接続されている。スイッチ層５上には記憶層８が配設され、スイッチ層５の上端は記憶層８の下端に電気的に接続されている。そして、記憶層８上には第２電極６が配設され、第２電極６の下端は記憶層８の上端に電気的に接続されている。
［不揮発性記憶装置１の構成］
本開示の第２実施の形態に係る不揮発性記憶装置１は、図７に示されるように、記憶層８を備えている。詳しく説明すると、第１実施の形態に係る不揮発性記憶装置１のメモリセル３と同様に、第１電極４上にはスイッチ層５が配設され、スイッチ層５の下端は第１電極４の上端に電気的に接続されている。スイッチ層５上には記憶層８が配設され、スイッチ層５の上端は記憶層８の下端に電気的に接続されている。そして、記憶層８上には第２電極６が配設され、第２電極６の下端は記憶層８の上端に電気的に接続されている。
【0062】
記憶層８は、例えば、オキサイドベースラム（OxRAM：Oxide-based RAM）、コンダクティブブリッジラム（CBRAM：Conductive Bridge RAM）等の抵抗変化型メモリ材料、又は相変化メモリ材料により形成されている。特に、動作時に初期化電圧を印加するメモリ材料が好適である。
【0063】
また、ここでは、記憶層８はスイッチ層５に電気的に直列に、かつ、直接接続されている。記憶層８とスイッチ層５との界面において反応が生じる材料により記憶層８が形成されるときには、記憶層８とスイッチ層５との間に、中間電極層若しくはバリア層が適宜配設されてもよい。
【0064】
図８は第２実施の形態に係る不揮発性記憶装置１のメモリセル３の電流電圧特性を表している。横軸は電圧［Ｖ］、縦軸は電流［Ａ］である。ここで、スイッチ層５の厚さは２０［ｎｍ］に設定されている。記憶層８は抵抗変化型メモリ材料により形成され、記憶層８の厚さは２５［ｎｍ］に設定されている。
【0065】
メモリセル３では、記憶層８を備えることにより、スイッチ層５と記憶層８との間に分圧が発生する。図８に示されるように、閾値電圧がより高く、かつ、閾値電圧が安定な初期状態のメモリセル３を形成することができる。このため、初期状態のメモリセル３と第２処理状態のメモリセル３との間において、大きなリードマージンを確保することができる。
【0066】
［作用効果］
第２実施の形態に係る不揮発性記憶装置１によれば、第１実施の形態に係る不揮発性記憶装置１により得られる作用効果と同様の作用効果を得ることができる。
第２実施の形態に係る不揮発性記憶装置１によれば、第１実施の形態に係る不揮発性記憶装置１により得られる作用効果と同様の作用効果を得ることができる。
【0067】
また、不揮発性記憶装置１は、スイッチ層５と記憶層８とを有するメモリセル３を備える。図８に示されるように、メモリセル３のリードマージンは、前述の図４に示されるメモリセル３のリードマージンよりも大きい。このため、不揮発性記憶装置１の情報読出し動作を安定化させ、記憶容量の大容量化を実現することができる。
【0068】
［応用例］
第２実施の形態に係る不揮発性記憶装置１では、前述の第１実施の形態に係る不揮発性記憶装置１と同様に、メモリセルアレイ領域の一部又は全部がワンタイムプログラマブルセルとして使用可能である。
第２実施の形態に係る不揮発性記憶装置１では、前述の第１実施の形態に係る不揮発性記憶装置１と同様に、メモリセルアレイ領域の一部又は全部がワンタイムプログラマブルセルとして使用可能である。
【0069】
また、初期状態のメモリセル３を一度動作させると、通常のメモリセル３として動作させることができる。このため、記憶層８の抵抗状態に依存して複数の閾値電圧となる状態を容易に形成することができる。
【0070】
記憶層８が相変化メモリ材料により形成されると、製造プロセスの完了直後では一般に記憶層８は低抵抗な初期状態になる。このため、分圧による閾値電圧が高い安定な初期状態を形成することができない。しかしながら、メモリセル３において複数の閾値電圧の状態を形成することができる。
また、マルチタイムプログラマブル（ＭＴＰ:Multiple Time Programmable）メモリと同一の製造プロセスを利用してワンタイムプログラマブルセルを形成することができる。この場合、用途に応じて、マルチタイムプログラマブルメモリと、ワンタイムプログラマブルメモリとを使い分けることができる。
さらに、不揮発性記憶装置１は、記憶層８を相変化メモリ材料に限らずに抵抗変化メモリ材料により形成してもよい。
また、マルチタイムプログラマブル（ＭＴＰ:Multiple Time Programmable）メモリと同一の製造プロセスを利用してワンタイムプログラマブルセルを形成することができる。この場合、用途に応じて、マルチタイムプログラマブルメモリと、ワンタイムプログラマブルメモリとを使い分けることができる。
さらに、不揮発性記憶装置１は、記憶層８を相変化メモリ材料に限らずに抵抗変化メモリ材料により形成してもよい。
【0071】
＜その他の実施の形態＞
本技術は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内において、種々変更可能である。
本技術は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内において、種々変更可能である。
【0072】
以上説明したように、本開示では、不揮発性記憶装置１は、第１電極４（又は第１配線２）と第２電極６（又は第２配線７）との間に、ゲルマニウム、砒素及びセレンを主成分とするスイッチ層５を備える。このため、スイッチ層５に流れるリーク電流を小さくし、情報読出し動作を安定化させ、記憶容量の大容量化を実現することができる不揮発性記憶装置１を提供することができる。
【0073】
＜本技術の構成＞
本技術は、以下の構成を備えている。
（１）第１電極と、
前記第１電極に対向して配設された第２電極と、
前記第１電極と前記第２電極との間に配設され、ゲルマニウム、砒素及びセレンを主成分とするスイッチ層と、
を備えている不揮発性記憶装置。
（２）前記スイッチ層は、カルコゲナイド元素として、前記セレンのみ含まれている
前記（１）に記載の不揮発性記憶装置。
（３）前記砒素及び前記セレンの組成比は、６０原子％以上８０原子％以下である
前記（１）又は（２）に記載の不揮発性記憶装置。
（４）前記砒素の組成比は、２０原子％以上４０原子％以下である
前記（１）から（３）のいずれか１つに記載の不揮発性記憶装置。
（５）前記セレンの組成比は、３０原子％以上５０原子％以下である
前記（１）から（４）のいずれか１つに記載の不揮発性記憶装置。
（６）前記ゲルマニウムの組成比は、４０原子％以下である
前記（１）から（５）のいずれか１つに記載の不揮発性記憶装置。
（７）前記スイッチ層は、珪素、硼素、炭素、ガリウム、インジウム及びアルミニウムから選択された１以上の元素を含んでいる
前記（１）から（６）のいずれか１つに記載の不揮発性記憶装置。
（８）前記スイッチ層は、すべての組成元素に対して、３０原子％以下の窒素、酸素、又は窒素及び酸素を含んでいる
前記（１）から（７）のいずれか１つに記載の不揮発性記憶装置。
（９）前記スイッチ層の厚さは、１０［ｎｍ］以上４０［ｎｍ］以下である
前記（１）から（８）のいずれか１つに記載の不揮発性記憶装置。
（１０）前記スイッチ層の厚さは、１０［ｎｍ］以上２５［ｎｍ］以下である
前記（１）から（９）のいずれか１つに記載の不揮発性記憶装置。
（１１）前記スイッチ層の厚さは、２５［ｎｍ］以上４０［ｎｍ］以下である
前記（１）から（１０）のいずれか１つに記載の不揮発性記憶装置。
（１２）前記スイッチ層の一方の端子に前記第１電極が接続され、
前記スイッチ層の他方の端子に記憶層を介在させて前記第２電極が接続されている
前記（１）から（１１）のいずれか１つに記載の不揮発性記憶装置。
（１３）前記スイッチ層及び前記記憶層は、メモリセルを構成し、
前記メモリセルは、前記第１電極に接続され、かつ、第１方向に延在する第１配線と、前記第２電極に接続され、かつ、第１方向に対して交差する第２方向に延在する第２配線との交差部に配置されている
前記（１２）に記載の不揮発性記憶装置。
（１４）前記スイッチ層は、ワンタイムプログラマブルセルである
前記（１）から（１２）のいずれか１つに記載の不揮発性記憶装置。
（１５）前記メモリセルは、第１方向及び第２方向に複数配列されてメモリセルアレイを構築し、
前記メモリセルアレイの一部又は全部は、ワンタイムプログラマブルセルとして構成されている
前記（１３）に記載不揮発性記憶装置。
本技術は、以下の構成を備えている。
（１）第１電極と、
前記第１電極に対向して配設された第２電極と、
前記第１電極と前記第２電極との間に配設され、ゲルマニウム、砒素及びセレンを主成分とするスイッチ層と、
を備えている不揮発性記憶装置。
（２）前記スイッチ層は、カルコゲナイド元素として、前記セレンのみ含まれている
前記（１）に記載の不揮発性記憶装置。
（３）前記砒素及び前記セレンの組成比は、６０原子％以上８０原子％以下である
前記（１）又は（２）に記載の不揮発性記憶装置。
（４）前記砒素の組成比は、２０原子％以上４０原子％以下である
前記（１）から（３）のいずれか１つに記載の不揮発性記憶装置。
（５）前記セレンの組成比は、３０原子％以上５０原子％以下である
前記（１）から（４）のいずれか１つに記載の不揮発性記憶装置。
（６）前記ゲルマニウムの組成比は、４０原子％以下である
前記（１）から（５）のいずれか１つに記載の不揮発性記憶装置。
（７）前記スイッチ層は、珪素、硼素、炭素、ガリウム、インジウム及びアルミニウムから選択された１以上の元素を含んでいる
前記（１）から（６）のいずれか１つに記載の不揮発性記憶装置。
（８）前記スイッチ層は、すべての組成元素に対して、３０原子％以下の窒素、酸素、又は窒素及び酸素を含んでいる
前記（１）から（７）のいずれか１つに記載の不揮発性記憶装置。
（９）前記スイッチ層の厚さは、１０［ｎｍ］以上４０［ｎｍ］以下である
前記（１）から（８）のいずれか１つに記載の不揮発性記憶装置。
（１０）前記スイッチ層の厚さは、１０［ｎｍ］以上２５［ｎｍ］以下である
前記（１）から（９）のいずれか１つに記載の不揮発性記憶装置。
（１１）前記スイッチ層の厚さは、２５［ｎｍ］以上４０［ｎｍ］以下である
前記（１）から（１０）のいずれか１つに記載の不揮発性記憶装置。
（１２）前記スイッチ層の一方の端子に前記第１電極が接続され、
前記スイッチ層の他方の端子に記憶層を介在させて前記第２電極が接続されている
前記（１）から（１１）のいずれか１つに記載の不揮発性記憶装置。
（１３）前記スイッチ層及び前記記憶層は、メモリセルを構成し、
前記メモリセルは、前記第１電極に接続され、かつ、第１方向に延在する第１配線と、前記第２電極に接続され、かつ、第１方向に対して交差する第２方向に延在する第２配線との交差部に配置されている
前記（１２）に記載の不揮発性記憶装置。
（１４）前記スイッチ層は、ワンタイムプログラマブルセルである
前記（１）から（１２）のいずれか１つに記載の不揮発性記憶装置。
（１５）前記メモリセルは、第１方向及び第２方向に複数配列されてメモリセルアレイを構築し、
前記メモリセルアレイの一部又は全部は、ワンタイムプログラマブルセルとして構成されている
前記（１３）に記載不揮発性記憶装置。
【符号の説明】
【0074】
１…不揮発性記憶装置、２、２１、２２…第１配線、３、３１～３４…メモリセル、４…第１電極、５…スイッチ層、６…第２電極、７、７１、７２…第２配線、８…記憶層。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】