特開 2022-147881 Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022147881

(43)【公開日】2022-10-06

(54)【発明の名称】Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法

(51)【国際特許分類】

   C30B 29/16 20060101AFI20220929BHJP

   C30B 15/34 20060101ALI20220929BHJP

   H01L 33/12 20100101ALI20220929BHJP

   H01L 29/12 20060101ALI20220929BHJP

   H01L 29/78 20060101ALI20220929BHJP

   H01L 29/24 20060101ALI20220929BHJP

   H01L 21/205 20060101ALI20220929BHJP

   H01L 21/365 20060101ALI20220929BHJP

【ＦＩ】

C30B29/16

C30B15/34

H01L33/12

H01L29/78 652T

H01L29/78 652K

H01L29/24

H01L21/205

H01L21/365

【審査請求】有

【請求項の数】18

【出願形態】ＯＬ

(21)【出願番号】P 2021049332

(22)【出願日】2021-03-24

(71)【出願人】

【識別番号】000240477

【氏名又は名称】アダマンド並木精密宝石株式会社

(74)【代理人】

【識別番号】110000109

【氏名又は名称】特許業務法人特許事務所サイクス

(72)【発明者】

【氏名】西口 健吾

(72)【発明者】

【氏名】古滝 敏郎

【テーマコード（参考）】

4G077

5F045

5F241

【Ｆターム（参考）】

4G077AA03

4G077AB01

4G077AB02

4G077AB09

4G077AB10

4G077BB10

4G077CF03

4G077FG12

4G077GA05

4G077HA12

5F045AA03

5F045AA04

5F045AB17

5F045AB18

5F045AD14

5F045BB11

5F045BB13

5F045CA10

5F045DA55

5F241CA05

5F241CA13

5F241CA40

5F241CA49

5F241CA57

5F241CA92

5F241CB15

(57)【要約】

【課題】Ga₂O₃系単結晶基板上にAl_xGa_(1-x)N(０≦ｘ≦１)系半導体を積層させても、当該半導体層やGa₂O₃系単結晶基板中にクラックや剥離が発生することがなく、高品質で均質な当該半導体膜が得られるGa₂O₃系単結晶基板の実現と、当該Ga₂O₃系単結晶基板の製造方法、及び当該Ga₂O₃系単結晶基板用いたAl_xGa_(1-x)N系光半導体デバイス並びにAl_xGa_(1-x)N系電力用半導体デバイスの提供。
【解決手段】主面の反り量が－50μｍ以上50μｍ以下（0μｍを含む）であるGa₂O₃系単結晶基板。誘導加熱方式の単結晶育成方法によって育成されるGa₂O₃系単結晶から基板加工されて、主面の反り量が－50μｍ以上50μｍ以下（0μｍを含む）になるGa₂O₃系単結晶基板の製造方法。
【選択図】図１

【特許請求の範囲】

【請求項1】

主面の反り量が－50μｍ以上50μｍ以下（0μｍを含む）であるGa₂O₃系単結晶基板。

【請求項2】

平面形状が円形状であり、円形状の直径が24ｍｍ以上160ｍｍ以下で、厚みが0.1ｍｍ以上2.0ｍｍ以下である請求項１に記載のGa₂O₃系単結晶基板。

【請求項3】

平面形状が方形状であり、方形状の長辺が15ｍｍ以上150ｍｍ以下で、厚みが0.1ｍｍ以上2.0ｍｍ以下である請求項１に記載のGa₂O₃系単結晶基板。

【請求項4】

前記方形状が正方形で、少なくとも一つ以上の角が欠けている請求項３に記載のGa₂O₃系単結晶基板。

【請求項5】

前記主面が（100）面、（010）面、（001）面、（-201）面、（101）面の何れかである請求項１～４の何れかに記載のGa₂O₃系単結晶基板。

【請求項6】

（100）面、（010）面、（001）面、（-201）面、（101）面の何れかに対して、７°以下の範囲で傾斜した面（但し、０°は含まない）が、前記主面である請求項１～４の何れかに記載のGa₂O₃系単結晶基板。

【請求項7】

前記主面が（100）面もしくは（100）面から7°以下の範囲で傾斜した面で、前記主面に垂直でありかつb軸に対して平行又は５°の範囲内で傾斜した端面が、少なくとも１つ設けられている請求項１～４の何れかに記載のGa₂O₃系単結晶基板。

【請求項8】

前記主面が（100）面以外もしくは（100）面以外の面から7°以下の範囲で傾斜した面以外であり、前記主面に垂直でありかつ前記主面と（100）面との交線に対し平行又は平行方向から５°の範囲内で傾斜した端面が、少なくとも１つ設けられている請求項１～４の何れかに記載のGa₂O₃系単結晶基板。

【請求項9】

前記主面の転位密度が０個／ｃｍ²以上1×10⁵個／ｃｍ²以下である請求項１～８の何れかに記載のGa₂O₃系単結晶基板。

【請求項10】

ｎ型ドーパントである第14族元素又は第17族元素の１つ以上の元素を、計0.02ｍｏｌ％以上0.15 ｍｏｌ％以下の範囲で含有する請求項１～９の何れかに記載のGa₂O₃系単結晶基板。

【請求項11】

ｐ型ドーパントである第１族元素、第２族元素、第15族元素、又はFe、Cu、Znの１つ以上の元素を、計0.02ｍｏｌ％以上0.15 ｍｏｌ％以下の範囲で含有する請求項１～９の何れかに記載のGa₂O₃系単結晶基板。

【請求項12】

前記主面上にAl_xGa_(1-x)N（０≦X≦１）系半導体層が形成されている請求項１～１１の何れかに記載のGa₂O₃系単結晶基板。

【請求項13】

前記主面上に、Ga₂O₃系エピタキシャル層又はAlGaN系エピタキシャル層が積層形成されている請求項１～１１の何れかに記載のGa₂O₃系単結晶基板。

【請求項14】

前記Ga₂O₃系エピタキシャル層又は前記AlGaN系エピタキシャル層の厚みが、１ｎｍ以上５０μｍ以下である請求項１３に記載のGa₂O₃系単結晶基板。

【請求項15】

前記Ga₂O₃系エピタキシャル層、又は前記AlGaN系エピタキシャル層の表面粗さRaが、3ｎｍ以下である請求項１３又は１４に記載のGa₂O₃系単結晶基板。

【請求項16】

誘導加熱方式の単結晶育成方法によって育成されるGa₂O₃系単結晶から基板加工されて、主面の反り量が－50μｍ以上50μｍ以下（0μｍを含む）になるGa₂O₃系単結晶基板の製造方法。

【請求項17】

前記Ga₂O₃系単結晶を育成する方向が、a軸，b軸，c軸方向の何れか、又はa軸，b軸，c軸方向の何れかの方向に対して７°以下の範囲で傾斜した方向（但し、０°は含まない）である請求項１６に記載のGa₂O₃系単結晶基板の製造方法。

【請求項18】

前記Ga₂O₃系単結晶基板の全表面のうち、少なくとも主面上に、Ga₂O₃系エピタキシャル層又はAlGaN系エピタキシャル層を積層形成する請求項１６又は１７の何れかに記載のGa₂O₃系単結晶基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、Ga₂O₃系単結晶基板並びにGa₂O₃系単結晶基板の製造方法に関する。

【背景技術】

【0002】

従来、酸化ガリウム（Ga₂O₃）系単結晶基板上にAl_xGa_(1-x)N（０≦ｘ≦１）系半導体を積層して発光ダイオード（LED：Light Emitting Diode）や電界効果トランジス（FET：Field Effect Transistor）等の各種電子デバイスを作る開発が試みられている（例えば特許文献１参照）。

【0003】

特許文献１によれば、Ga₂O₃系単結晶基板上に、まず低温AlNバッファ層を積層することで、バッファ層上に窒化物半導体層等を積層していき、各種デバイス構造を作り込むことを可能としている。

【0004】

しかし、実際のところ、Ga₂O₃系単結晶基板上に低温AlNバッファ層、次にAl_xGa_(1-x)N系半導体層を積層した場合、熱膨張係数や格子定数がGa₂O₃系単結晶基板とAl_xGa_(1-x)N系半導体層とで異なるため、前記半導体積層時もしくは積層後常温に戻した際に、Al_xGa_(1-x)N系半導体層及びGa₂O₃系単結晶基板が反るとともに、前記半導体層や前記基板にクラックや剥離が発生し、高品質で均質なAl_xGa_(1-x)N系半導体層を積層できないことが多い。

【0005】

そのため、特許文献２によれば、低温AlNバッファ層上に界面抵抗低減層、次いで応力緩和層を積層し、前記応力緩和層上にAl_xGa_(1-x)N系半導体層を積層する方法にすることで、前記半導体層のクラックが効果的に抑えられたAl_xGa_(1-x)N系半導体が得られるとされる。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１４－１９９９３５号公報

【特許文献2】特開２０１７－１５７７２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかし、特許文献２に記載の方法でも、依然としてクラックや剥離は残存しており、不十分であった。また、界面抵抗低減層や応力緩和層という新たな半導体積層工程が増えることは、積層工程が複雑になることから望ましくない。

【0008】

現状のところ、Ga₂O₃系単結晶基板上への半導体の積層技術は研究開発途上にある。半導体積層技術においては、一般的に、単結晶の属する結晶系が何であるかが最も大事な基本要素の一つである。現在各種半導体デバイスに使われている主要な半導体単結晶基板は、例えばSi基板やGaAs基板、SiC(４H)基板、サファイア基板などがあるが、それらの結晶系はそれぞれ立方晶、立方晶、六方晶、三方晶であり、いずれも対称性の高い結晶系であり、また劈開性は弱い。それらに対し、新しい結晶であるGa₂O₃系単結晶は、対称性が低い珍しい結晶系である単斜晶に属するため、また極めて強い劈開性を示しクラックや剥離が非常に発生し易いため、これまでの半導体積層技術が通じない可能性があった。

【0009】

本発明は上記課題に鑑みてなされたものであり、Ga₂O₃系単結晶基板上にAl_xGa_(1-x)N(０≦ｘ≦１)系半導体を積層させても、当該半導体層やGa₂O₃系単結晶基板中にクラックや剥離が発生することがなく、高品質で均質な当該半導体膜が得られるGa₂O₃系単結晶基板の実現と、当該Ga₂O₃系単結晶基板の製造方法、及び当該Ga₂O₃系単結晶基板用いたAl_xGa_(1-x)N系光半導体デバイス並びにAl_xGa_(1-x)N系電力用半導体デバイスの提供を目的とする。

【課題を解決するための手段】

【0010】

上記課題は、本発明者が鋭意検討を重ねた結果、以下の〔１〕～〔１８〕の本発明により解決されることを見出した。

【0011】

〔１〕主面の反り量が－50μｍ以上50μｍ以下（0μｍを含む）であるGa₂O₃系単結晶基板。

【0012】

〔２〕平面形状が円形状であり、円形状の直径が24ｍｍ以上160ｍｍ以下で、厚みが0.1ｍｍ以上2.0ｍｍ以下である上記〔１〕に記載のGa₂O₃系単結晶基板。

【0013】

〔３〕平面形状が方形状であり、方形状の長辺が15ｍｍ以上150ｍｍ以下で、厚みが0.1ｍｍ以上2.0ｍｍ以下である上記〔１〕に記載のGa₂O₃系単結晶基板。

【0014】

〔４〕上記方形状が正方形で、少なくとも一つ以上の角が欠けている上記〔３〕に記載のGa₂O₃系単結晶基板。

【0015】

〔５〕上記主面が（100）面、（010）面、（001）面、（-201）面、（101）面の何れかである上記〔１〕～〔４〕の何れかに記載のGa₂O₃系単結晶基板。

【0016】

〔６〕（100）面、（010）面、（001）面、（-201）面、（101）面の何れかに対して、７°以下の範囲で傾斜した面（但し、０°は含まない）が、上記主面である上記〔１〕～〔４〕の何れかに記載のGa₂O₃系単結晶基板。

【0017】

〔７〕上記主面が、（100）面もしくは（100）面から7°以下の範囲で傾斜した面で、上記主面に垂直でありかつb軸に対して平行又は５°の範囲内で傾斜した端面が、少なくとも１つ設けられている上記〔１〕～〔６〕 の何れかに記載のGa₂O₃系単結晶基板。

【0018】

〔８〕上記主面が（100）面以外もしくは（100）面以外の面から7°以下の範囲で傾斜した面以外であり、上記主面に垂直でありかつ上記主面と（100）面との交線に対し平行又は平行方向から５°の範囲内で傾斜した端面が、少なくとも１つ設けられている上記〔１〕～〔６〕 の何れかに記載のGa₂O₃系単結晶基板。

【0019】

〔９〕上記主面の転位密度が０個／ｃｍ²以上1×10⁵個／ｃｍ²以下である上記〔１〕～〔８〕の何れかに記載のGa₂O₃系単結晶基板。

【0020】

〔１０〕ｎ型ドーパントである第14族元素又は第17族元素の１つ以上の元素を、計0.02ｍｏｌ％以上0.15 ｍｏｌ％以下の範囲で含有する上記〔１〕～〔９〕の何れかに記載のGa₂O₃系単結晶基板。

【0021】

〔１１〕ｐ型ドーパントである第１族元素、第２族元素、第15族元素、又はFe、Cu、Znの１つ以上の元素を、計0.02ｍｏｌ％以上0.15 ｍｏｌ％以下の範囲で含有する上記〔１〕～〔９〕の何れかに記載のGa₂O₃系単結晶基板。

【0022】

〔１２〕上記主面上にAl_xGa_(1-x)N（０≦X≦１）系半導体層が形成されている上記〔１〕～〔１１〕の何れかに記載のGa₂O₃系単結晶基板。

【0023】

〔１３〕上記主面上に、Ga₂O₃系エピタキシャル層又はAlGaN系エピタキシャル層が、積層形成されている上記〔１〕～〔１１〕の何れかに記載のGa₂O₃系単結晶基板。

【0024】

〔１４〕上記Ga₂O₃系エピタキシャル層又は上記AlGaN系エピタキシャル層の厚みが、1ｎｍ以上50μｍ以下である上記〔１３〕に記載のGa₂O₃系単結晶基板。

【0025】

〔１５〕上記Ga₂O₃系エピタキシャル層、又は上記AlGaN系エピタキシャル層の表面粗さRaが、3ｎｍ以下である上記〔１３〕又は〔１４〕に記載のGa₂O₃系単結晶基板。

【0026】

〔１６〕誘導加熱方式の単結晶育成方法によって育成されるGa₂O₃系単結晶から基板加工されて、主面の反り量が－50μｍ以上50μｍ以下（0μｍを含む）になるGa₂O₃系単結晶基板の製造方法。

【0027】

〔１７〕上記Ga₂O₃系単結晶を育成する方向が、a軸，b軸，c軸方向の何れか、又はa軸，b軸，c軸方向の何れかの方向に対して７°以下の範囲で傾斜した方向（但し、０°は含まない）である上記〔１６〕に記載のGa₂O₃系単結晶基板の製造方法。

【0028】

〔１８〕上記Ga₂O₃系単結晶基板の全表面のうち、少なくとも主面上に、Ga₂O₃系エピタキシャル層又はAlGaN系エピタキシャル層を形成する上記〔１６〕又は〔１７〕に記載のGa₂O₃系単結晶基板の製造方法。

【発明の効果】

【0029】

本発明のGa₂O₃系単結晶基板を下地基板に用いると、Al_xGa_(1-x)N系半導体の積層段階に発生するクラックや剥離を無くすことができ、また積層時の反りを小さく抑えられることから基板面内温度分布を均一にできるため、高品質で均質なAl_xGa_(1-x)N系半導体積層膜を成長できることを見出した。そのため、例えば、光半導体デバイスの一種であるAl_xGa_(1-x)N系紫外LEDを高品質に作製できようになり、1枚の基板からより多くの紫外LED素子が得られるようになるためその歩留まりが上がる。更に大型化基板での紫外LED作製も可能となるため生産性が向上する。また、同様のことが電力用半導体デバイスにも適用できる。

【図面の簡単な説明】

【0030】

【図1】EFG法によるGa₂O₃系単結晶の製造方法の一例の育成炉を説明する、模式断面図である。

【図2】EFG法によるGa₂O₃系単結晶の製造方法の説明図である。

【図3】本発明の実施形態に係るGa₂O₃系単結晶基板の一例を示す斜視図である。

【図4】本発明の実施形態に係るGa₂O₃系単結晶基板の他の一例を示す斜視図である。

【図5】図３及び図４のGa₂O₃系単結晶基板に於ける、SORIの測定基準を示す説明図である。

【図6】図５に示すBOWの測定基準を示す説明図である。

【図7】紫外LEDの構造(実施例３)。

【図8】縦型MISFETの構造（実施例４）。

【発明を実施するための形態】

【0031】

本実施の形態において、Ga₂O₃系とは、β型Ga₂O₃、もしくはAlが含まれたβ-Ga₂O₃である。Alを含む場合は、組成比が（Al_1-xGa_x）₂O₃（０＜X≦１）である結晶である。

【0032】

基板16又は21の切り出し元のGa₂O₃系単結晶の育成方法の一例として、EFG（Edge-defined Film-fed Growth）法が挙げられる。図１は、EFG法を用いたGa₂O₃系単結晶の育成装置１の構造を示す模式断面図である。なお、結晶育成方法は、EFG法に制限されず、CZ(Czochralski)法やブリッジマン(Bridgman)法、フラックス(Flux)法でもよい。

【0033】

図１に示すように、育成装置１の内部には、Ga₂O₃系単結晶の原料を充填する坩堝３、そして、スリット5Aが設けられているダイ５が、坩堝３内に設置されている。坩堝３の上面には、ダイ５の部分を除いて蓋６がしてある。

【0034】

ここで、使用するGa₂O₃原料は、純度５N（９９．９９９％）以上、好ましくは６N（９９．９９９９％）以上の高純度で、さらに高嵩密度になるGa₂O₃である。また、所望するGa₂O₃系単結晶基板の物性値（例えば、電気抵抗率、キャリアタイプ、キャリア密度、移動度、透過率、転位密度等）に応じて、原料に各種添加材を入れてもよい。例えば、ｎ型ドーパントとして、14、17族元素のうち、1つ以上の元素を入れる。または、p型ドーパントとして、１、2、15族元素及びFe、Cu、Znのうち１つ以上の元素を入れる。

【0035】

β-Ga₂O₃の融点である約1800℃以上の高温になり、Ga₂O₃の融液や蒸気にさらされる坩堝３やダイ５、蓋６などは、Ga₂O₃の融液や蒸気と反応しにくく、かつ約1800℃超の耐熱性をもつ高融点材質のものが用いられる。現状、イリジウムが最も適しているためイリジウムを使う。そのため、育成雰囲気はアルゴンや窒素、二酸化炭素などの不活性ガス１００Vol.％、もしくは酸素を１０Vol.%程度まで含む不活性雰囲気である必要がある。坩堝３からの原料の蒸発を抑制するために加圧されていてもよい。

【0036】

坩堝３は、誘導加熱コイルからなるヒータ部９により所定の温度に誘導加熱され、坩堝３内の原料が溶融し、融液が毛細管現象によりスリット5Aを上昇してくる。

【0037】

ここで、結晶育成における加熱方式には、一般的にSi単結晶のCZ法結晶育成で使われるような抵抗加熱もあるが、Ga₂O₃系単結晶育成の場合は誘導加熱のほうが適している。なぜなら、Ga₂O₃は高温で非常に昇華や蒸発が起き易い性質のため、ホットゾーン内全体の温度を高温に上げざるを得ない抵抗加熱での結晶育成の場合は、育成時、種結晶や育成した結晶から昇華や分解蒸発が発生するため、それらの結晶がやせて細くなり、最悪、結晶が全て昇華、分解蒸発し消失する。その結果、結晶育成の歩留まりが低下、ないしは結晶を育成できなくなる。それに対し、誘導加熱の場合は、坩堝３や蓋６などイリジウム部分だけが加熱され高温になる局所加熱のため、結晶は比較的冷えやすく、結晶部分からの昇華や分解蒸発はほぼ無視できる程度まで抑制される。また、誘導加熱の場合、無駄に加熱されることがないため坩堝３からの昇華や蒸発も比較的抑えられる。その結果、結晶育成の歩留まりや原料利用効率が向上する。さらに、加熱に要する消費電力量の低減も図れる。

【0038】

まず、スリット5Aの上方にある種結晶１０を下げていき、融液２が露出しているダイ上面部５Bに一部接触させる。その後、種結晶１０を所定の速度で引き上げていくことで、種結晶１０の融液接触部から結晶化が開始される。なお、引き上げ方向が結晶の育成方向となる。

【0039】

できるだけ高温にして、引き上げ速度を調整しながら種結晶１０を引き上げていき、結晶中の転位除去のため細いネック部を作る(ネッキング13a）。具体的には、育成温度１８００℃以上で、ネック部太さを、種結晶１０におけるダイ上面部5Bと接触する断面積の、約半分以下となるようにする。なお、結晶育成の原理上、転位が少ない単結晶を得るためには種結晶はできるだけ転位が少ないものが好ましい。

【0040】

次に、種結晶保持具11の上昇速度を所定の速度に設定し、また所定のレートで育成温度を下げていき、種結晶10を中心にGa₂O₃系単結晶13をダイ５の幅方向に一定角度θで拡幅する様に結晶育成させる（スプレディング13b）。双晶が無く、結晶性の高い単結晶を育成するためには、できるだけ育成温度変化を小さくし、θ°を小さくしてゆっくり広げることが好ましい。θ°を大きくすれば融液中の原子が急激に並び結晶化するため、双晶がより多く発生する。具体的には３０°以下にすると双晶が無くなり結晶性の高い単結晶を育成できるようになる。

【0041】

しかし、前記θの大小に関わらず、単結晶中の不純物濃度が0.02mol％以上の場合、双晶は発生しない。不純物濃度が0.02mol％より低いと双晶が発生する。なお、不純物濃度が0.15mol%より高い場合、双晶は発生しないものの、結晶性が悪くなる。そのため、不純物濃度は0.15mol%以下が好ましい。

【0042】

Ga₂O₃系単結晶13が、ダイ５の全幅まで広がると、続いて、ダイ５の全幅と同じ幅形状を有する部分（直胴部13c）を、適切な長さまで引き上げる。例えば、2インチ基板を作製する場合は、１０ｍｍ/ｈｒで、５５ｍｍ程度引き上げる。上記のネッキング、スプレディングそして直胴部を育成することにより、Ga₂O₃系単結晶13の転位密度を1.0×10⁵個／ｃｍ²以下に出来る。

【0043】

引き上げ面方位は、主面の面方位に応じて種々設定可能である。引き上げ方向は、結晶育成の際に結晶化し易く、基板加工の際にクラックや剥離、チッピングが発生しにくくなるa軸、b軸、ｃ軸の何れかの方向、又は各軸に対し7°以下の範囲で傾斜した何れかの方向で引き上げる。基板16又は21の主面15としては、高品質で良好な表面モフォロジーの半導体層を主面15上に形成する事が可能となり、紫外LED等のデバイス構造の作製に適した、（100）面、（010）面、（001）面、（101）面、（-201）面及び、（100）面、（010）面、（001）面、（101）面、（-201）面の何れかに対して７°以内の角度範囲（但し０°は含まない）で傾斜した面の何れかが好ましい。

【0044】

次に、結晶育成されたGa₂O₃系単結晶13を図３のような円形状のGa₂O₃系単結晶基板16もしくは図４のような方形状21に基板加工する方法について説明する。例えば、スライシングマシンやコアドリル、超音波加工機等により、円形状又は方形状に切り抜き加工を施して、所定サイズの円形状基板又は方形状基板を作製する。

【0045】

そして、端面研削盤を用いて基板端面の整形を行う。

【0046】

また、上記切り抜き加工の前後において、必要に応じて、オリフラ（オリエンテーションフラット）を、基板16もしくは21に作製してもよい。

【0047】

上記オリフラについて、主面が(100)面ないしは（100）面から7°以下の範囲で傾斜した面の場合は、主面に垂直であり、かつb軸に対して平行又はb軸から5°の範囲内で傾斜した方向の端面をオリフラとして設けられている。上記主面が（100）面以外や（100）面から7°以下の範囲で傾斜した面以外の場合は、主面に垂直であり、かつ前記主面と（100）面との交線に対し平行又は平行になる方向から5°の範囲で傾斜した方向の端面が設けられている。

【0048】

そして、上記オリフラは、図3(b)のように主面に対し、１つ以上設けられてもよい。

【0049】

なお、方形状基板が正方形である場合は、図4(b)のように角を欠けさせた部分の端面をオリフラとし、一つ以上角欠け部が設けられてもよい。

【0050】

オリフラを上記結晶方位に作製することで、加工時において基板にクラックやチッピング、剥離が生じないようにすることができるとともに、基板の結晶方位を簡便に明示することができる。

【0051】

次いで、作製した基板16又は21の片面を主面15とし、その主面15に、ラッピング、ポリシングの研磨加工を施し、主面15を超平坦にする。また裏面19にも形状等の必要に応じた研磨加工を施し、同時に基板16又は21の厚みを調整する。ラッピングの砥粒は炭化ケイ素やアルミナを用いる。ポリシングは、化学機械研磨（Chemical Mechanical Polishing）を用い、CMP砥粒にはコロイダルシリカを用いる。

【0052】

上記により、主面15の表面粗さRaは３．０ｎｍ以下となり、裏面19の表面粗さRaは必要に応じた粗さとなり、０．１ｎｍ以上となる。

【0053】

上記研磨加工の終了後、基板に付着しているシリカ等の汚れを除去し、残留加工歪の除去調整や基板表面に清浄な酸化層を形成するため、アセトン等での有機洗浄後にフッ酸洗浄、さらにRCA洗浄を全てないしは一部を実施する。

【0054】

さらに、上記基板加工工程において、SiやGaAs、サファイア単結晶等の基板加工分野の当業者にとっては一般的である、残留熱歪や残留加工歪、着色を除去する目的並びに電気的特性を改善する目的のための熱処理を、適宜実施する。熱処理の雰囲気ガスは、基板表面を荒らす効果がある水素ガスのような還元性ガスを除き、窒素、二酸化炭素、アルゴン、酸素、空気の何れかを使い、適宜組み合わせてもよい。処理温度は500℃～1600℃であり、好ましくは700～1400℃である。また、加圧されていてもよい。

【0055】

なお、前記基板の平面方向の形状は、方形状、円形状、又はオリフラが設けられた方形状、円形状である。

【0056】

そして、基板上にAl_xGa_(1-x)N系半導体膜を積層してもクラックや剥離が発生しないことはもちろんのこと、形状を精密にコントロールできるようにするため、また同時に自立した基板としての剛性が確保可能で、かつハンドリングに不都合が生じない程度の強度を有し、さらにクラックや剥離、チッピングの発生を防止可能であるとの観点から、前記方形状の場合は、長辺1５ｍｍ以上１５０ｍｍ以下が好ましく、前記各円形状の場合は、直径φ２５ｍｍ以上φ１６０ｍｍ以下が好ましい。

【0057】

上記同様の理由から、基板の厚みは０．１０ｍｍ以上２．０ｍｍ以下が好ましい。

【0058】

以上、基板16又は21の熱処理や基板洗浄を含む基板加工により、主面15の反り量は上記範囲内になる。なお、必要に応じて基板へのレーザーによる内部改質加工も施して上記反り量を実現してもよい。

【0059】

ここで、反り量とは、その絶対値がSORI（SEMI規格準拠）の値であり、反りの方向を表す±の符号をもっていると定義する。±の符号は、SORI測定結果の断面図やBOW測定等から求められ、基板表面中心位置が基準平面より上の場合は＋（凸型形状）、基準平面より下の場合は－である（凹型形状）。

【0060】

上記SORI、BOWは平面度測定装置を用いて求める。例えば光干渉方式の測定装置（NIDEK社製）を用いる。その測定については次の通りである。

【0061】

まず、主面１５上の全ての高さデータによる最小二乗平面が、基準平面Sとなる。

【0062】

SORIとは図５に示す様に、基板16又は21の裏面を吸着チャック（図示せず）により１点ないしは3点程度吸着固定した状態（非吸着）における、表面での基準平面Ｓからの最高点と最低点までの垂直距離（絶対値）の合計である。SORIは最高点及び最低点までの垂直距離が共に絶対値どうしでの足し算なので、SORIは常にプラスの値となる。基準平面Ｓから最高点までの垂直距離をＡ、基準平面Ｓから最低点までの垂直距離をＢとすると、SORIは以下の数１で定義される。

【0063】

【数1】

【0064】

従って、例えば図５の場合は、反り量は－(|A|＋|B|)である。

【0065】

なお、SORI値は、主面１５における最小二乗平面を基準面とした場合のいわゆるPV(Peak to Valley)値と同じである。

【0066】

BOWとは、図６に示す様に、基板16の裏面を1点ないし3点程度吸着させた状態（非吸着）における、表面での、基板中心Cとは異符号で絶対値が最大の点（中心Cを除く）と、中心Cとの距離を図６のように絶対値同士で和をとり中心Cの符号を付した値である。なお、基準平面Sより上側をプラス側、下側をマイナス側とする。図６では、中心Ｃは基準平面Ｓより下側に位置しているので、BOWはマイナスの値となる。

【0067】

上記EFG法で育成した単結晶から切り出し基板加工した上記基板１６又は２１の転位密度は、1.0×10⁵個／ｃｍ²以下である。この様な低転位密度基板16又は21に半導体層を積層し、例えばLEDを作製すると、発光効率やデバイス寿命を高めることが出来る。また、例えば電力用デバイスに低転位密度基板１６又は２１を用いれば、電力変換効率やデバイス寿命を向上させることができる。

【0068】

上記転位密度は、透過型電子顕微鏡（TEM：Transmission Electron Microscope）で測定する。また、基板をエッチングした場合における点状のエッチピット密度が転位密度に相当するため、エッチングして評価してもよい。

【0069】

次に、基板16又は21の主面15上への、半導体積層の一例として有機金属気相成長（MOCVD：Metal Organic Chemical Vapour Deposition）法による方法について説明する。なお、積層方法はMOCVD法に限られず、分子線エピタキシー（MBE：Molecular Beam Epitaxy）法やパルスレーザーデポジション（PLD：Pulse Laser Deposition）法、ハイドライド気相成長（HVPE：Hydride Vapour Phase Epitaxy）法などで成長させてもよい。結晶性の良好なAl_ｘGa_(１－ｘ)N半導体積層膜が得られるようにするために、まずAl_ｘGa_(１－ｘ)Nバッファ層を成長温度500～900℃で、厚さ１～200nm成長させる。

【0070】

次いで、上記バッファ層上にAl_ｘGa_(１－ｘ)N半導体層を、例えば８００～１１００℃で、厚さ１００um以下成長させ、成長終了後降温する。

【0071】

常温付近に達した後、Al_ｘGa_(１－ｘ)N系半導体が積層されたGa₂O₃系単結晶基板を取り出し、クラックや剥離の品質評価を、目視並びに光学顕微鏡を用いて行う。

【0072】

上記形態によれば、主面の反り量が前記上記範囲内のGa₂O₃系単結晶基板を下地基板に用いた場合、Al_ｘGa_(１－ｘ)N系半導体の積層段階に発生するクラックや剥離を無くすことができる。また同時に積層時の反りを小さく抑えられることから基板面内温度分布を均一にできるため、高品質で均質なAl_ｘGa_(１－ｘ)N系半導体積層を成長できる。

【0073】

そのため、例えば光半導体デバイスの一種であるAl_ｘGa_(１－ｘ)N系紫外LEDを高品質に作製できようになり、1枚の基板からより多くの紫外LED素子が得られるようになるため歩留まりが上がる。更に大型化基板での紫外LED作製も可能となるため生産性が向上する。また、同様のことが電力用半導体デバイスにも当てはまる。

【0074】

反対に、反り量が上記範囲外であるGa₂O₃系単結晶基板を下地基板に用いると、Al_ｘGa_(１－ｘ)N系半導体の積層段階において、クラックや剥離が発生する。また積層時反りが大きくなり基板面内温度分布が不均一になるため、高品質で均質なAl_ｘGa_(１－ｘ)N系半導体積層膜を成長することはできなくなる。

【0075】

なお、基板１６や２1の、全表面ないしは少なくとも主面１５上に、一旦Ga₂O₃系エピタキシャル層やAlｘGa(1-x)N系エピタキシャル層をMOCVD法やHVPE法などにより積層形成してもよい。Ga₂O₃系エピタキシャル層を積層形成する場合、主面１５上に５０um以下積層する事で、結晶欠陥が低減され主面１５の表面粗さRaよりも更にRa値が小さくなる。それにより、より高品質なAl_ｘGa_(１－ｘ)N層を上Ga₂O₃系エピタキシャル層上に積層形成することが可能となる。AlｘGa(1-x)N系エピタキシャル層の場合には、１nm以上積層することで、通常の窒化物系半導体成長に必須である水素キャリアガスに対するGa₂O₃系単結晶基板の耐性が向上し、基板の劣化が抑えられる。それゆえ所望の高品質なAl_ｘGa_(１－ｘ)N系半導体層をGa₂O₃系単結晶基板上に成長することができる。そして、Al_ｘGa_(１－ｘ)N系半導体層だけでなく、基板16や21を含めたAl_ｘGa_(１－ｘ)N系半導体積層体としても高品質なものが得られる。

【0076】

さらに、上記Al_ｘGa_(１－ｘ)N系エピタキシャル層の代わりに、基板１６や２１の表面を窒化処理しても良い。

【0077】

以下に本発明に係る実施例を説明するが、本発明は以下の実施例にのみに限定されるものではない。

【0078】

（実施例１）
本実施例サンプル１～７に係るGa₂O₃系単結晶基板を、EFG法によりb軸引き上げで育成した単結晶からコアドリルによって切り抜き、形成した。各実施例サンプル１～７の共通条件は次の通りである。基板の平面方向の形状は、全て図３に示す１つのオリフラ面を設けた円形状であり、基板を形成するGa₂O₃系単結晶はβ-Ga₂O₃単結晶とし、Siがドープされ0.05mol%含有されている。更に、Ga₂O₃系単結晶基板の直径はφ２インチ、主面はオフ角が0.0°の（101）面、厚みは0.70ｍｍ、主面の転位密度は4x10⁴個／ｃｍ²で双晶フリーである。

【0079】

切り抜き後の基板に、熱処理を行った後、平面研削盤を用いて基板外形の整形を行った。そして、基板の裏面には、ラッピングのみ、もしくは主面と同様にラッピング及びポリッシングを施した。そして、基板の主面には、ラッピング及びポリッシングを施した。研磨終了後、有機洗浄、フッ酸洗浄、RCA洗浄を実施した。

【0080】

実施例サンプル毎に主面及び裏面に施す加工の条件（研磨加工、熱処理、基板洗浄、内部改質加工）を変更する事で、各実施例サンプルのGa₂O₃系単結晶基板の反り量を表１の様に形成した。

【0081】

【表1】

【0082】

（比較例１）
また比較例サンプル１～２として、Ga₂O₃系単結晶基板の反り量を、実施例１と同様に加工し、表２の様に形成した。

【0083】

【表2】

【0084】

実施例サンプル１～７及び比較例サンプル１～２の各Ga₂O₃系単結晶基板の主面上にMOCVD法により、550℃でAlNバッファ層を3nm成長させ、次にSiドープn型Al0.4Ga0.6N組成の結晶を1050℃で４um成長させた。その後降温し、常温に到達後サンプルを装置から取り出した。Al0.4Ga0.6N膜のX線回折（XRD：X-Ray Diffraction）測定をすると、いずれのサンプルとも主面全面が（０００１）面でありエピタキシャル成長していた。品質評価の結果、実施例１～７に於いては、Al0.4Ga0.6N層にも、Ga₂O₃系単結晶基板にも、クラックや剥離は発生していない事が確認された。

【0085】

一方、全ての比較例サンプル１～２では、Al_0.4Ga_0.6N層やGa₂O₃系単結晶基板にクラックや剥離の何れかが発生している事が確認された。

【0086】

（実施例２）
実施例サンプル８～１４に係るGa₂O₃系単結晶基板を、EFG法によりb軸で引き上げて育成した単結晶からスライシングマシンによって２０ｍｍ×３０ｍｍの長方形に切り抜き形成した。各実施例サンプル８～１４の共通条件は次の通りである。基板の平面方向の形状は、全て長方形であり、基板を形成するGa₂O₃系単結晶はβ-Ga₂O₃単結晶とし、Siがドープされ0.05mol%含有されている。更に、Ga₂O₃系単結晶基板の主面はオフ角が0.0°の（１０１）面、厚みは０．７０ｍｍ、主面の転位密度は4x10⁴個／ｃｍ²で双晶フリーである。

【0087】

そして、Ga₂O₃系単結晶基板の反り量を、実施例１と同様に加工して表３の様に形成した。

【0088】

【表3】

【0089】

（比較例２）
また比較例サンプル３～４として、実施例２と同様に加工してGa₂O₃系単結晶基板の反り量を表４の様に形成した。

【0090】

【表4】

【0091】

実施例サンプル８～１４及び比較例サンプル３～４の各Ga₂O₃系単結晶基板の主面上に、実施例１と同様にしてAlNバッファ層、次いでn型Al_0.4Ga_0.6N組成の結晶を成長させ、降温後サンプルを取り出した。Al_0.4Ga_0.6N膜のX線回折（XRD）測定から、いずれのサンプルとも主面全面が（０００１）面でありエピタキシャル成長していることが確認された。品質評価の結果、実施例８～１４に於いては、Al_0.4Ga_0.6N層にも、Ga₂O₃系単結晶基板にも、クラックや剥離は発生していない事が確認された。

【0092】

一方、全ての比較例サンプル３～４では、n型Al_0.4Ga_0.6N層やGa₂O₃系単結晶基板にクラックや剥離の何れかが発生している事が確認された。

【0093】

以上、実施例１、２及び比較例１、２から、反り量の範囲を-５０μｍ以上+５０μｍ以下に収めた基板16又は21を、Al_(1-x)Ga_xN系半導体を積層する際に下地基板として用いた場合、クラックや剥離を無くすことができる。また同時に積層時の基板面内温度分布を均一にできることから、主面に高品質で均質なAl_(1-x)Ga_xN系半導体積層膜を成長させることが可能になった。

【0094】

（実施例３）
実施例１サンプルのうち、クラックや剥離が発生していないサンプル４と同条件のものを複製し、光デバイスである縦型紫外LEDを作製した。

【0095】

縦型紫外LED23の積層構造は、一例として挙げると図７の通りである。まず、上記 n型Al_0.4Ga_0.6N層25上に、MOCVD法によりSiドープn型クラッド層であるInAl_0.4Ga_0.6N層26を１０００℃で、２５nm成長させる。なお、Inは発光効率向上のため加え、その組成比は１％未満である。

【0096】

次に発光層として、発光波長300nmを狙うため、InAl_0.5Ga_0.5N障壁層27を１０５０℃で6nm、InAl_0.3Ga_0.7N量子井戸層28を１０５０℃で２nmとし、障壁層と量子井戸層を交互に成長させた多層構造を、図７のように3層成長させる。

【0097】

次に、Mgドープp型InAl_0.6Ga_0.4N電子ブロック層29を１０５０℃で、２０nm成長させる。

【0098】

次に、Mgドープp型InAl_0.5Ga_0.5Nクラッド層30を１０５０℃で、２０nm成長させる。

【0099】

次に、Mgドープp型InAl_0.3Ga_0.7Nコンタクト層31を１０００℃で、１０nm成長させる。

【0100】

次に、p側電極32として、オーミック接触になり、かつ発光層から来る紫外光を高反射するNi/Al積層構造を、p型コンタクト層31上に形成する。

【0101】

また、n側電極33として、Ga₂O₃系単結晶基板16とオーミック接触になり、かつ発光層側から来る紫外光を高透過するTi/Au積層構造を形成する。

【0102】

上記のｎ側電極33及びｐ側電極32に通電することにより、本紫外LED23はｎ側電極33側から紫外光が発射された。

【0103】

以上、反り量が所定の範囲内であるGa₂O₃系単結晶基板16を用いることで、サファイア基板上では実現できなかった縦型紫外LED23を、クラックや剥離を生じさせないで高品質に実現することができた。更に、大型化基板での縦型紫外LED23の作製も可能となったため生産性を向上させることができた。

【0104】

（実施例４）
実施例１サンプルのうち、クラックや剥離が発生していないサンプル５と同条件のものを複製し、高耐圧電力用デバイスである縦型金属絶縁半導体型電界効果トランジスタ(MISFET：Metal-Insulator-Semiconductor Field Effect Transistor）を作製する。

【0105】

縦型MISFET34の積層構造は、一例として挙げると図8の通りである。まず、上記n型Al_0.4Ga_0.6N層25中に、イオン注入装置を用いて、Nをイオン注入しp型領域35を形成する。

【0106】

次いで、上記p型領域35中にSiをイオン注入することによりn＋型領域36を形成する。

【0107】

上記ｐ型領域35及び上記n＋領域36の上部に、図８のように蒸着装置によりソース電極37をTi/Al積層構造で形成する。また、上記n-Al_0.4Ga_0.6N層25及び上記ｐ型領域35と上記n+型領域36の上部に、蒸着装置によりゲート絶縁体38であるAl2O3を形成し、ゲート絶縁体38上にゲート電極39をAlで形成する。

【0108】

一方、Ga₂O₃系単結晶側にドレイン電極40をTi/Al積層構造で形成して完成する。

【0109】

このように、反り量の範囲を-５０μｍ以上+５０μｍ以下に収めた基板16を用いることで、Al_(1-x)Ga_xN系半導体を積層させた高耐圧の縦型MISFET34を、クラックや剥離無く作製することができる。さらに、大型化基板での縦型MISFET34の作製が可能となり生産性を向上させることができる。

【0110】

以上、本発明者らによってなされた発明を具体的に説明したが、本発明は上記で説明した実施の形態及び実施例に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。

【0111】

そして、本発明の範囲は、特許請求項及びその同等物の許される最も広い解釈によって法によって許される最大限度まで決定されるものとし、前述した詳細な記載によって制限又は限定されないものとする。

【符号の説明】

【0112】

１ 育成装置
２ Ga₂O₃を含む融液
３ 坩堝
４ 支持台
５ ダイ
5A スリット
5B ダイ上面部
６ 蓋
７ 熱電対
８ 保温材
９ ヒータ部
10 種結晶
11 種結晶保持具
12 シャフト
13 Ga₂O₃系単結晶
13a ネック部またはネッキング
13b スプレディング
13c 直胴部
14 第１のオリエンテーションフラット面
15 Ga₂O₃系単結晶基板の主面
16、21 Ga₂O₃系単結晶基板
17 第２のオリエンテーションフラット面
19 Ga₂O₃系単結晶基板の裏面
20 Ga₂O₃系単結晶の面
22 円形状のGa₂O₃系単結晶基板に於ける周縁部に近い領域
23 縦型紫外LED
24 AlNバッファ層
25 n型Al_0.4Ga_0.6N層
26 InAl_0.4Ga_0.6N層
27 InAl_0.5Ga_0.5N障壁層
28 InAl_0.3Ga_0.7N量子井戸層
29 Mgドープp型InAl_0.6Ga_0.4N電子ブロック層
30 Mgドープp型InAl_0.5Ga_0.5Nクラッド層
31 Mgドープp型InAl_0.3Ga_0.7Nコンタクト層
32 p側電極
33 n側電極
34 縦型MISFET
35 p型領域
36 n＋型領域
37 ソース電極
38 ゲート絶縁体
39 ゲート電極
40 ドレイン電極
Ａ Ga₂O₃系単結晶基板の基準平面Ｓから最高点までの垂直距離
Ｂ Ga₂O₃系単結晶基板の基準平面Ｓから最低点までの垂直距離
Ｃ Ga₂O₃系単結晶基板の主面中心
Ｓ Ga₂O₃系単結晶基板の主面に於ける最小二乗平面
ｔ Ga₂O₃系単結晶基板の厚み
θ スプレディング角度

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【手続補正書】

【提出日】2022-06-17

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】００９３

【補正方法】変更

【補正の内容】

【0093】

以上、実施例１、２及び比較例１、２から、反り量の範囲を-５０μｍ以上+５０μｍ以下に収めた基板16又は21を、Al _x Ga _(1-x) N系半導体を積層する際に下地基板として用いた場合、クラックや剥離を無くすことができる。また同時に積層時の基板面内温度分布を均一にできることから、主面に高品質で均質なAl _x Ga _(1-x) N系半導体積層膜を成長させることが可能になった。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】０１０９

【補正方法】変更

【補正の内容】

【0109】

このように、反り量の範囲を-５０μｍ以上+５０μｍ以下に収めた基板16を用いることで、Al _x Ga _(1-x) N系半導体を積層させた高耐圧の縦型MISFET34を、クラックや剥離無く作製することができる。さらに、大型化基板での縦型MISFET34の作製が可能となり生産性を向上させることができる。