(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022148109
(43)【公開日】2022-10-06
(54)【発明の名称】出力安定化回路及びＤＣＤＣコンバータ回路
(51)【国際特許分類】
H02M 7/48 20070101AFI20220929BHJP
H02M 3/28 20060101ALI20220929BHJP
【ＦＩ】
H02M7/48 A
H02M3/28 W
H02M3/28 Q
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2021049647
(22)【出願日】2021-03-24
(71)【出願人】
【識別番号】000107804
【氏名又は名称】スミダコーポレーション株式会社
(74)【代理人】
【識別番号】100137589
【弁理士】
【氏名又は名称】右田 俊介
(72)【発明者】
【氏名】宮崎 弘行
【テーマコード（参考）】
5H730
5H770
【Ｆターム（参考）】
5H730BB25
5H730BB61
5H730BB82
5H730EE04
5H730EE07
5H730EE08
5H730FD01
5H730FG01
5H770CA06
5H770DA01
5H770DA11
5H770DA45
5H770DA48
5H770HA03Y
5H770JA16X
(57)【要約】
【課題】簡素な回路構成で出力電圧を安定化させる回路技術を提供する。
【解決手段】出力安定化回路（１）は、直流電源（ＢＴ）に接続される第一及び第二自励発振回路（１０、２０）を含む一次側回路（２）と二次側回路（３）とを備え、第一及び第二自励発振回路は、送電コイル（Ｎ１１、Ｎ１２、Ｎ２１、Ｎ２２）、共振コンデンサ（Ｃ１１、Ｃ２１）、スイッチング素子ペア（Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２）及び帰還コイル（Ｎｆ１、Ｎｆ２）をそれぞれ含み、第二自励発振回路（２０）は移相フィルタ（Ｆ２０）を更に含み、移相フィルタ（Ｆ２０）は、二次側回路（３）に含まれる二次側制御コイル（Ｌｃ３１）と磁気結合しており二次側制御コイルに流れる電流に応じてインダクタンスが変わる特性を有する一次側制御コイル（Ｌｆ２１）を含む。
【選択図】図１
【解決手段】出力安定化回路（１）は、直流電源（ＢＴ）に接続される第一及び第二自励発振回路（１０、２０）を含む一次側回路（２）と二次側回路（３）とを備え、第一及び第二自励発振回路は、送電コイル（Ｎ１１、Ｎ１２、Ｎ２１、Ｎ２２）、共振コンデンサ（Ｃ１１、Ｃ２１）、スイッチング素子ペア（Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２）及び帰還コイル（Ｎｆ１、Ｎｆ２）をそれぞれ含み、第二自励発振回路（２０）は移相フィルタ（Ｆ２０）を更に含み、移相フィルタ（Ｆ２０）は、二次側回路（３）に含まれる二次側制御コイル（Ｌｃ３１）と磁気結合しており二次側制御コイルに流れる電流に応じてインダクタンスが変わる特性を有する一次側制御コイル（Ｌｆ２１）を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
直流電源に接続される第一自励発振回路及び第二自励発振回路を含む一次側回路と、該第一自励発振回路及び該第二自励発振回路の発振により出力電圧を得る二次側回路とを備える出力安定化回路であって、
前記第一自励発振回路は、
第一送電コイルと、
前記第一送電コイルと共に共振回路を構成する第一共振コンデンサと、
前記第一送電コイルに接続される第一スイッチング素子ペアと、
前記第一送電コイルと磁気結合しており前記第一スイッチング素子ペアの各制御電極にそれぞれ接続される第一帰還コイルと、
を有し、
前記第二自励発振回路は、
第二送電コイルと、
前記第二送電コイルと共に共振回路を構成する第二共振コンデンサと、
前記第二送電コイルに接続される第二スイッチング素子ペアと、
前記第一帰還コイルと磁気結合しており前記第二スイッチング素子ペアの各制御電極にそれぞれ接続される第二帰還コイルと、
前記第二帰還コイルと前記第二スイッチング素子ペアの各制御電極との間に接続されている移相フィルタと、
を有し、
前記二次側回路は、前記出力電圧の大きさに応じて流れる電流の大きさが制御される二次側制御コイルを含み、
前記移相フィルタは、前記二次側制御コイルと磁気結合しており前記二次側制御コイルに流れる電流に応じてインダクタンスが変わる特性を有する一次側制御コイルを含む、
出力安定化回路。
前記第一自励発振回路は、
第一送電コイルと、
前記第一送電コイルと共に共振回路を構成する第一共振コンデンサと、
前記第一送電コイルに接続される第一スイッチング素子ペアと、
前記第一送電コイルと磁気結合しており前記第一スイッチング素子ペアの各制御電極にそれぞれ接続される第一帰還コイルと、
を有し、
前記第二自励発振回路は、
第二送電コイルと、
前記第二送電コイルと共に共振回路を構成する第二共振コンデンサと、
前記第二送電コイルに接続される第二スイッチング素子ペアと、
前記第一帰還コイルと磁気結合しており前記第二スイッチング素子ペアの各制御電極にそれぞれ接続される第二帰還コイルと、
前記第二帰還コイルと前記第二スイッチング素子ペアの各制御電極との間に接続されている移相フィルタと、
を有し、
前記二次側回路は、前記出力電圧の大きさに応じて流れる電流の大きさが制御される二次側制御コイルを含み、
前記移相フィルタは、前記二次側制御コイルと磁気結合しており前記二次側制御コイルに流れる電流に応じてインダクタンスが変わる特性を有する一次側制御コイルを含む、
出力安定化回路。
【請求項2】
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が逆相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が同じ向きとなるように磁気結合されており、
前記移相フィルタは、前記一次側制御コイル及び前記第二帰還コイルに対して並列接続されたコンデンサを更に含む、
請求項１に記載の出力安定化回路。
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が逆相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が同じ向きとなるように磁気結合されており、
前記移相フィルタは、前記一次側制御コイル及び前記第二帰還コイルに対して並列接続されたコンデンサを更に含む、
請求項１に記載の出力安定化回路。
【請求項3】
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が同相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が逆向きとなるように磁気結合されており、
前記移相フィルタは、前記一次側制御コイル及び前記第二帰還コイルに対して並列接続されたコンデンサを更に含む、
請求項１に記載の出力安定化回路。
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が同相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が逆向きとなるように磁気結合されており、
前記移相フィルタは、前記一次側制御コイル及び前記第二帰還コイルに対して並列接続されたコンデンサを更に含む、
請求項１に記載の出力安定化回路。
【請求項4】
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が同相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が同じ向きとなるように磁気結合されており、
前記移相フィルタは、コンデンサを更に含み、
前記一次側制御コイルは、前記移相フィルタの前記コンデンサ及び前記第二帰還コイルに対して並列接続されている、
請求項１に記載の出力安定化回路。
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が同相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が同じ向きとなるように磁気結合されており、
前記移相フィルタは、コンデンサを更に含み、
前記一次側制御コイルは、前記移相フィルタの前記コンデンサ及び前記第二帰還コイルに対して並列接続されている、
請求項１に記載の出力安定化回路。
【請求項5】
請求項１から４のいずれか一項に記載の出力安定化回路を含むＤＣＤＣコンバータ回路であって、
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
前記第一受電コイル及び前記第二受電コイルで生じる交流電圧を直流電圧に変換するＤＣ変換回路と、
を有するＤＣＤＣコンバータ回路。
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
前記第一受電コイル及び前記第二受電コイルで生じる交流電圧を直流電圧に変換するＤＣ変換回路と、
を有するＤＣＤＣコンバータ回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、自励発振型の回路及びＤＣＤＣコンバータ回路に関する。
【背景技術】
【0002】
他励方式の回路とは異なり制御ＩＣ等を使用しない自励発振型の回路を採用することで回路の簡素化を実現するインバータ回路や電源回路等が存在している。
下記特許文献１には、出力電圧に相当する電圧信号と基準信号との偏差に応じた誤差信号を第一及び第二トランジスタの各ゲートに供給することで自励発振周波数を変移させて、出力電圧の制御を行う自励共振型電源が開示されている。
下記特許文献１には、出力電圧に相当する電圧信号と基準信号との偏差に応じた誤差信号を第一及び第二トランジスタの各ゲートに供給することで自励発振周波数を変移させて、出力電圧の制御を行う自励共振型電源が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平１１－２８５２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述の回路では、ＦＥＴ（Field Effect Transistor）のゲートバイアスを上下させることによってＦＥＴが不飽和動作に陥る可能性があること、自励発振の条件から外れて波形異常が発生すること、並列共振部での無効電流の増加によりＦＥＴ損失が増大すること等、適用範囲が狭いことが懸念される。
本発明は、自励発振に関わる条件への関与なく簡素な回路構成で出力電圧を安定化させる回路技術を提供する。
本発明は、自励発振に関わる条件への関与なく簡素な回路構成で出力電圧を安定化させる回路技術を提供する。
【課題を解決するための手段】
【0005】
本発明によれば、直流電源に接続される第一自励発振回路及び第二自励発振回路を含む一次側回路と、該第一自励発振回路及び該第二自励発振回路の発振により出力電圧を得る二次側回路とを備える出力安定化回路であって、前記第一自励発振回路は、第一送電コイルと、前記第一送電コイルと共に共振回路を構成する第一共振コンデンサと、前記第一送電コイルに接続される第一スイッチング素子ペアと、前記第一送電コイルと磁気結合しており前記第一スイッチング素子ペアの各制御電極にそれぞれ接続される第一帰還コイルと、を有し、前記第二自励発振回路は、第二送電コイルと、前記第二送電コイルと共に共振回路を構成する第二共振コンデンサと、前記第二送電コイルに接続される第二スイッチング素子ペアと、前記第一帰還コイルと磁気結合しており前記第二スイッチング素子ペアの各制御電極にそれぞれ接続される第二帰還コイルと、前記第二帰還コイルと前記第二スイッチング素子ペアの各制御電極との間に接続されている移相フィルタと、を有し、前記二次側回路は、前記出力電圧の大きさに応じて流れる電流の大きさが制御される二次側制御コイルを含み、前記移相フィルタは、前記二次側制御コイルと磁気結合しており前記二次側制御コイルに流れる電流に応じてインダクタンスが変わる特性を有する一次側制御コイルを含む出力安定化回路が提供される。
【発明の効果】
【0006】
上記態様によれば、自励発振に関わる条件への関与なく簡素な回路構成で出力電圧を安定化させる回路技術を提供することができる。
【図面の簡単な説明】
【0007】
【図1】第一実施形態における電源回路の回路図である。
【図2】第一実施形態の変形例における二次側回路の回路図である。
【図3】第二実施形態における電源回路の回路図である。
【図4】実施例１における電源回路の二次側回路の回路図である。
【図5】実施例１の電源回路における各ポイントでの電圧変化をシミュレートした結果を示すグラフである。
【図6】実施例１の電源回路における各ポイントでの電圧変化をシミュレートした結果を示すグラフである。
【図7】実施例１の電源回路における各ポイントでの電圧変化をシミュレートした結果を示すグラフである。
【図8】実施例２における電源回路の二次側回路の回路図である。
【図9】実施例２の電源回路における各ポイントでの電圧変化をシミュレートした結果を示すグラフである。
【図10】実施例３における電源回路の二次側回路の回路図である。
【図11】実施例３の電源回路における各ポイントでの電圧変化をシミュレートした結果を示すグラフである。
【発明を実施するための形態】
【0008】
以下、本発明の好ましい実施形態の例（以降、本実施形態と表記する）について説明する。なお、以下に挙げる各実施形態はそれぞれ例示であり、本発明は以下の実施形態の構成に限定されない。
【0009】
［第一実施形態］
図１は、第一実施形態における電源回路１の回路図である。
電源回路１は、バッテリ装置ＢＴを有する一次側回路２及び一次側回路２から出力電圧を得る二次側回路３を備えており、二次側回路３に接続される負荷に対して安定的に出力を提供する回路である。第一実施形態では、バッテリ装置ＢＴが直流電力を供給するバッテリ装置とされており、二次側回路３はＤＣ変換回路Ｓ３０を含み、電源回路１が全体としてＤＣＤＣコンバータ回路として機能する例が示される。
図１は、第一実施形態における電源回路１の回路図である。
電源回路１は、バッテリ装置ＢＴを有する一次側回路２及び一次側回路２から出力電圧を得る二次側回路３を備えており、二次側回路３に接続される負荷に対して安定的に出力を提供する回路である。第一実施形態では、バッテリ装置ＢＴが直流電力を供給するバッテリ装置とされており、二次側回路３はＤＣ変換回路Ｓ３０を含み、電源回路１が全体としてＤＣＤＣコンバータ回路として機能する例が示される。
【0010】
〔一次側回路〕
一次側回路２は、バッテリ装置ＢＴに並列に接続されるマスタ回路１０及びスレーブ回路２０を更に備えている。
マスタ回路１０は、送電コイルＮ１１及びＮ１２、共振コンデンサＣ１１、スイッチング素子ペアとしてのトランジスタＱ１１及びＱ１２、バイアス回路Ｂ１０、帰還コイルＮｆ１等を有しており、これらにより自励発振回路を構成している。
一次側回路２は、バッテリ装置ＢＴに並列に接続されるマスタ回路１０及びスレーブ回路２０を更に備えている。
マスタ回路１０は、送電コイルＮ１１及びＮ１２、共振コンデンサＣ１１、スイッチング素子ペアとしてのトランジスタＱ１１及びＱ１２、バイアス回路Ｂ１０、帰還コイルＮｆ１等を有しており、これらにより自励発振回路を構成している。
【0011】
送電コイルＮ１１と送電コイルＮ１２とは中間タップを介して直列接続されており、中間タップは、入力コイルＬ１１を介してバッテリ装置ＢＴのプラス端子と接続されている。以降、送電コイルＮ１１の一端又は送電コイルＮ１２の一端と表記した場合には、送電コイルＮ１１及びＮ１２の中間タップ側とは反対側の一端を意味するものとする。
送電コイルＮ１１の一端は、トランジスタＱ１１を介してバッテリ装置ＢＴのマイナス端子と接続されており、送電コイルＮ１２の一端は、トランジスタＱ１２を介してバッテリ装置ＢＴのマイナス端子と接続されている。
送電コイルＮ１１の一端は、トランジスタＱ１１を介してバッテリ装置ＢＴのマイナス端子と接続されており、送電コイルＮ１２の一端は、トランジスタＱ１２を介してバッテリ装置ＢＴのマイナス端子と接続されている。
【0012】
共振コンデンサＣ１１は、送電コイルＮ１１及びＮ１２に並列接続されており、送電コイルＮ１１及びＮ１２と共に共振回路を構成している。
トランジスタＱ１１及びＱ１２は、ＦＥＴ（Field Effect Transistor）であり、スイッチング素子ペアと表記できる。トランジスタＱ１１のドレインは送電コイルＮ１１の一端に接続されており、トランジスタＱ１２のドレインは送電コイルＮ１２の一端に接続されている。トランジスタＱ１１及びＱ１２の各ソースはバッテリ装置ＢＴのマイナス端子に接続されている。また、トランジスタＱ１１及びＱ１２のゲートはバイアス回路Ｂ１０に接続されている。
トランジスタＱ１１及びＱ１２は、ＦＥＴ（Field Effect Transistor）であり、スイッチング素子ペアと表記できる。トランジスタＱ１１のドレインは送電コイルＮ１１の一端に接続されており、トランジスタＱ１２のドレインは送電コイルＮ１２の一端に接続されている。トランジスタＱ１１及びＱ１２の各ソースはバッテリ装置ＢＴのマイナス端子に接続されている。また、トランジスタＱ１１及びＱ１２のゲートはバイアス回路Ｂ１０に接続されている。
【0013】
バイアス回路Ｂ１０は、抵抗素子Ｒ１１、Ｒ１２、Ｒ１３及びＲ１４により構成されている。バイアス回路Ｂ１０は、バッテリ装置ＢＴに並列接続されており、バイアス電圧をトランジスタＱ１１及びＱ１２の各ゲートに印加する。
帰還コイルＮｆ１は、送電コイルＮ１１及びＮ１２と磁気結合するように設けられている。帰還コイルＮｆ１の一端は、トランジスタＱ１１のゲート（制御電極）に接続されており、帰還コイルＮｆ１の他端は、トランジスタＱ１２のゲート（制御電極）に接続されている。
帰還コイルＮｆ１は、送電コイルＮ１１及びＮ１２と磁気結合するように設けられている。帰還コイルＮｆ１の一端は、トランジスタＱ１１のゲート（制御電極）に接続されており、帰還コイルＮｆ１の他端は、トランジスタＱ１２のゲート（制御電極）に接続されている。
【0014】
スレーブ回路２０は、移相フィルタＦ２０を除いて、マスタ回路１０と同様の構成を含む。具体的には、スレーブ回路２０は、送電コイルＮ２１及びＮ２２、共振コンデンサＣ２１、スイッチング素子ペアとしてのトランジスタＱ２１及びＱ２２、バイアス回路Ｂ２０、帰還コイルＮｆ２等を有しており、これらにより自励発振回路を構成している。
送電コイルＮ２１及びＮ２２は上述した送電コイルＮ１１及びＮ１２に対応し、共振コンデンサＣ２１は上述した共振コンデンサＣ１１に対応し、トランジスタＱ２１及びＱ２２は上述したトランジスタＱ１１及びＱ１２に対応し、バイアス回路Ｂ２０（抵抗素子Ｒ２１、Ｒ２２、Ｒ２３及びＲ２４）は上述したバイアス回路Ｂ１０（抵抗素子Ｒ１１、Ｒ１２、Ｒ１３及びＲ１４）に対応し、帰還コイルＮｆ２は上述した帰還コイルＮｆ１に対応する。
スレーブ回路２０のこれら各構成要素に関して、マスタ回路１０における対応する各構成要素と同じ内容（接続形態等）については説明を適宜省略する。
送電コイルＮ２１及びＮ２２は上述した送電コイルＮ１１及びＮ１２に対応し、共振コンデンサＣ２１は上述した共振コンデンサＣ１１に対応し、トランジスタＱ２１及びＱ２２は上述したトランジスタＱ１１及びＱ１２に対応し、バイアス回路Ｂ２０（抵抗素子Ｒ２１、Ｒ２２、Ｒ２３及びＲ２４）は上述したバイアス回路Ｂ１０（抵抗素子Ｒ１１、Ｒ１２、Ｒ１３及びＲ１４）に対応し、帰還コイルＮｆ２は上述した帰還コイルＮｆ１に対応する。
スレーブ回路２０のこれら各構成要素に関して、マスタ回路１０における対応する各構成要素と同じ内容（接続形態等）については説明を適宜省略する。
【0015】
スレーブ回路２０の帰還コイルＮｆ２は、マスタ回路１０における送電コイルＮ１１及びＮ１２並びに帰還コイルＮｆ１と磁気結合するように設けられている。更に言えば、帰還コイルＮｆ２は、帰還コイルＮｆ１と極性が同じ向きとなるように磁気結合されている。なお、帰還コイルＮｆ２は、スレーブ回路２０の送電コイルＮ２１及びＮ２２とは磁気結合していない。
本実施形態では、マスタ回路１０における送電コイルＮ１１、送電コイルＮ１２及び帰還コイルＮｆ１、並びにスレーブ回路２０の帰還コイルＮｆ２が、二次側回路３の受電コイルＮ３１と共にトランス（第一トランス）を構成しており、スレーブ回路２０の送電コイルＮ２１及びＮ２２が、二次側回路３の受電コイルＮ３２とトランス（第二トランス）を構成している。
このように本実施形態では、一次側回路２及び二次側回路３は、互いに電気的に絶縁された状態になっており、第一トランス及び第二トランスの電磁誘導により一次側回路２から二次側回路３へ送電可能に構成されている。
本実施形態では、マスタ回路１０における送電コイルＮ１１、送電コイルＮ１２及び帰還コイルＮｆ１、並びにスレーブ回路２０の帰還コイルＮｆ２が、二次側回路３の受電コイルＮ３１と共にトランス（第一トランス）を構成しており、スレーブ回路２０の送電コイルＮ２１及びＮ２２が、二次側回路３の受電コイルＮ３２とトランス（第二トランス）を構成している。
このように本実施形態では、一次側回路２及び二次側回路３は、互いに電気的に絶縁された状態になっており、第一トランス及び第二トランスの電磁誘導により一次側回路２から二次側回路３へ送電可能に構成されている。
【0016】
移相フィルタＦ２０は、トランジスタＱ２１及びＱ２２のゲート（制御電極）と帰還コイルＮｆ２との間に接続されている。移相フィルタＦ２０は、抵抗素子Ｒｆ２１、一次側制御コイルＬｆ２１及びコンデンサＣｆ２１から構成されており、ＲＬＣフィルタと表記することもできる。抵抗素子Ｒｆ２１及び一次側制御コイルＬｆ２１は帰還コイルＮｆ２に対して直列接続されており、コンデンサＣｆ２１は帰還コイルＮｆ２に対して並列接続されている。これにより、移相フィルタＦ２０はローパスフィルタを構成している。
移相フィルタＦ２０は、このような構成により、送電コイルＮ１１又はＮ１２の電流により第一トランスに生じた磁界に伴い帰還コイルＮｆ２に生じる交流電圧の位相を遅らせるよう作用する。
移相フィルタＦ２０は、このような構成により、送電コイルＮ１１又はＮ１２の電流により第一トランスに生じた磁界に伴い帰還コイルＮｆ２に生じる交流電圧の位相を遅らせるよう作用する。
【0017】
また、移相フィルタＦ２０の一次側制御コイルＬｆ２１は、二次側回路３の後述する二次側制御コイルＬｃ３１と磁気結合しており、二次側制御コイルＬｃ３１に流れる電流に応じてインダクタンスが変わる特性を有している。このように一次側制御コイルＬｆ２１のインダクタンスが可変とされていることにより、移相フィルタＦ２０による移相の大きさが可変となっている。
【0018】
上述した構成の他、一次側回路２は、ヒューズＦＵ及びコンデンサＣを備えている。
ヒューズＦＵは、一次側回路２の自励発振回路（マスタ回路１０及びスレーブ回路２０）の異常により過大電流が生じた場合にバッテリ装置ＢＴを一次側回路２から切り離す。これにより、過大電流に伴うバッテリ装置ＢＴの異常な加熱を防ぐことができる。
コンデンサＣは、バッテリ装置ＢＴの充放電に伴う電圧の変化を吸収する。
ヒューズＦＵは、一次側回路２の自励発振回路（マスタ回路１０及びスレーブ回路２０）の異常により過大電流が生じた場合にバッテリ装置ＢＴを一次側回路２から切り離す。これにより、過大電流に伴うバッテリ装置ＢＴの異常な加熱を防ぐことができる。
コンデンサＣは、バッテリ装置ＢＴの充放電に伴う電圧の変化を吸収する。
【0019】
〔二次側回路〕
二次側回路３は、受電コイルＮ３１及びＮ３２、整流回路ＳＲ３０、基準電圧回路ＲＶ３０等を備えている。
受電コイルＮ３１は、上述したとおり、電源回路１における送電コイルＮ１１及び送電コイルＮ１２を一次側コイルとする二次側コイルとしてトランスを構成しており、送電コイルＮ１１又はＮ１２の電流により誘導起電力を生じる。
受電コイルＮ３２は、上述したとおり、電源回路１における送電コイルＮ２１及び送電コイルＮ２２を一次側コイルとする二次側コイルとしてトランスを構成しており、送電コイルＮ２１又はＮ２２の電流により誘導起電力を生じる。
受電コイルＮ３１と受電コイルＮ３２とは、コイル電圧が逆相になるように直列接続されている。これにより、受電コイルＮ３１で誘起される電圧と受電コイルＮ３２で誘起される電圧とが同期している場合には、理論上では出力がゼロになる。
二次側回路３は、受電コイルＮ３１及びＮ３２、整流回路ＳＲ３０、基準電圧回路ＲＶ３０等を備えている。
受電コイルＮ３１は、上述したとおり、電源回路１における送電コイルＮ１１及び送電コイルＮ１２を一次側コイルとする二次側コイルとしてトランスを構成しており、送電コイルＮ１１又はＮ１２の電流により誘導起電力を生じる。
受電コイルＮ３２は、上述したとおり、電源回路１における送電コイルＮ２１及び送電コイルＮ２２を一次側コイルとする二次側コイルとしてトランスを構成しており、送電コイルＮ２１又はＮ２２の電流により誘導起電力を生じる。
受電コイルＮ３１と受電コイルＮ３２とは、コイル電圧が逆相になるように直列接続されている。これにより、受電コイルＮ３１で誘起される電圧と受電コイルＮ３２で誘起される電圧とが同期している場合には、理論上では出力がゼロになる。
【0020】
整流回路ＳＲ３０は、受電コイルＮ３１及びＮ３２と接続されている。整流回路ＳＲ３０は、ダイオードＤ３１、Ｄ３２、Ｄ３３及びＤ３４により構成されるブリッジ整流回路と、コイルＬ３１及びコンデンサＣ３１により構成される平滑フィルタとを有しており、全波整流回路として機能する。つまり、整流回路ＳＲ３０は、受電コイルＮ３１及びＮ３２で生じた交流電圧を全波整流及び平滑化して直流電圧に変換する。
【0021】
基準電圧回路ＲＶ３０は、抵抗素子Ｒ３１及びＲ３２、シャントレギュレータ素子Ｉｃ３１を含み、二次側回路３からの出力電圧を基準電圧以上に安定化させる回路である。
シャントレギュレータ素子Ｉｃ３１は、出力電圧を抵抗素子Ｒ３１及びＲ３２で分圧した電圧の入力をリファレンス端子で受け、リファレンス・アノード間の電圧を基準電圧にするように制御する。
また、基準電圧回路ＲＶ３０は、更に、二次側制御コイルＬｃ３１も有している。
二次側制御コイルＬｃ３１には、シャントレギュレータ素子Ｉｃ３１の電圧制御に応じた電流が流れる。即ち、出力電圧が基準電圧よりも高くなると二次側制御コイルＬｃ３１に流れる電流が増加し、出力電圧が基準電圧よりも低くなると二次側制御コイルＬｃ３１に流れる電流が減少する。
シャントレギュレータ素子Ｉｃ３１は、出力電圧を抵抗素子Ｒ３１及びＲ３２で分圧した電圧の入力をリファレンス端子で受け、リファレンス・アノード間の電圧を基準電圧にするように制御する。
また、基準電圧回路ＲＶ３０は、更に、二次側制御コイルＬｃ３１も有している。
二次側制御コイルＬｃ３１には、シャントレギュレータ素子Ｉｃ３１の電圧制御に応じた電流が流れる。即ち、出力電圧が基準電圧よりも高くなると二次側制御コイルＬｃ３１に流れる電流が増加し、出力電圧が基準電圧よりも低くなると二次側制御コイルＬｃ３１に流れる電流が減少する。
【0022】
二次側制御コイルＬｃ３１は、上述したとおり一次側制御コイルＬｆ２１と磁気結合しており、二次側制御コイルＬｃ３１に流れる電流量によって一次側制御コイルＬｆ２１のインダクタンスが可変とされている。
一次側制御コイルＬｆ２１及び二次側制御コイルＬｃ３１は、一次巻き線と二次巻き線として共通のコアに施されてなる１磁路のトランスを形成する。そして、このトランスを、例えば、二次側制御コイルＬｃ３１に流れる直流電流が大きくなる程、一次側制御コイルＬｆ２１のインダクタンス減少率が大きくなるようなインダクタンス直流重畳特性となるように構成する。これにより、移相フィルタＦ２０では、ＲＬＣフィルタ特性により、一次側制御コイルＬｆ２１のインダクタンス値が大きくなる程、移相量が大きくなる（帰還コイルＮｆ２の出力信号とトランジスタＱ２１及びＱ２２のゲートに入力される信号との位相差が大きくなる）。
このような構成により、二次側回路３からの出力電圧に応じて移相フィルタＦ２０の移相量を増減させることができ、ひいては、二次側回路３からの出力電圧の安定化を実現することができる。
一次側制御コイルＬｆ２１及び二次側制御コイルＬｃ３１は、一次巻き線と二次巻き線として共通のコアに施されてなる１磁路のトランスを形成する。そして、このトランスを、例えば、二次側制御コイルＬｃ３１に流れる直流電流が大きくなる程、一次側制御コイルＬｆ２１のインダクタンス減少率が大きくなるようなインダクタンス直流重畳特性となるように構成する。これにより、移相フィルタＦ２０では、ＲＬＣフィルタ特性により、一次側制御コイルＬｆ２１のインダクタンス値が大きくなる程、移相量が大きくなる（帰還コイルＮｆ２の出力信号とトランジスタＱ２１及びＱ２２のゲートに入力される信号との位相差が大きくなる）。
このような構成により、二次側回路３からの出力電圧に応じて移相フィルタＦ２０の移相量を増減させることができ、ひいては、二次側回路３からの出力電圧の安定化を実現することができる。
【0023】
以下、上述のような構成を有する第一実施形態における電源回路１の動作を説明する。
マスタ回路１０では、バッテリ装置ＢＴからバイアス回路Ｂ１０に直流電力が供給されると、トランジスタＱ１１のゲートに抵抗素子Ｒ１１及びＲ１２で分割された電圧がバイアス電圧として印加され、トランジスタＱ１２のゲートに抵抗素子Ｒ１３及びＲ１４で分割された電圧がバイアス電圧として印加される。これにより、トランジスタ特性及び抵抗素子Ｒ１１及びＲ１３の抵抗値等により、トランジスタＱ１１又はＱ１２のどちらかが先にオン状態となる。
マスタ回路１０では、バッテリ装置ＢＴからバイアス回路Ｂ１０に直流電力が供給されると、トランジスタＱ１１のゲートに抵抗素子Ｒ１１及びＲ１２で分割された電圧がバイアス電圧として印加され、トランジスタＱ１２のゲートに抵抗素子Ｒ１３及びＲ１４で分割された電圧がバイアス電圧として印加される。これにより、トランジスタ特性及び抵抗素子Ｒ１１及びＲ１３の抵抗値等により、トランジスタＱ１１又はＱ１２のどちらかが先にオン状態となる。
【0024】
このとき、トランジスタＱ１１がオン状態となった場合には、送電コイルＮ１１に電流が流れ、トランジスタＱ１１のドレイン・ソース間に電流が流れる。
一次巻線である送電コイルＮ１１に電流が流れることで第一トランスに磁界が生じ、二次巻線である受電コイルＮ３１に誘導起電力が生じる。受電コイルＮ３１に発生させる誘導起電力は、送電コイルＮ１１と受電コイルＮ３１との巻線比に応じて増幅させることができる。
第一トランスに磁界が生じると、更に、一次巻線である帰還コイルＮｆ１及びＮｆ２にも自己誘導により逆起電力が生じる。
一次巻線である送電コイルＮ１１に電流が流れることで第一トランスに磁界が生じ、二次巻線である受電コイルＮ３１に誘導起電力が生じる。受電コイルＮ３１に発生させる誘導起電力は、送電コイルＮ１１と受電コイルＮ３１との巻線比に応じて増幅させることができる。
第一トランスに磁界が生じると、更に、一次巻線である帰還コイルＮｆ１及びＮｆ２にも自己誘導により逆起電力が生じる。
【0025】
帰還コイルＮｆ１に逆起電力が生じると、トランジスタＱ１１に負の電圧が印加されてトランジスタＱ１１に印加されるバイアス電圧が閾値電圧以下となり、トランジスタＱ１１がオフ状態となる。一方で、トランジスタＱ１２には正の電圧が印加されてトランジスタＱ１２に印加されるバイアス電圧が閾値電圧を上回り、トランジスタＱ１２がオン状態となる。
【0026】
トランジスタＱ１１がオフ状態となりトランジスタＱ１２がオン状態になると、送電コイルＮ１２に電流が流れ、トランジスタＱ１２のドレイン・ソース間に電流が流れる。
一次巻線である送電コイルＮ１２に電流が流れることで第一トランスに磁界が生じ、二次巻線である受電コイルＮ３１に誘導起電力が生じる。
このようにマスタ回路１０では、トランジスタＱ１１及びＱ１２のオン状態及びオフ状態が交互に繰り返されることで、一次巻線である送電コイルＮ１１及びＮ１２に相互に向きが異なる電流が交互に流れる。
一次巻線である送電コイルＮ１２に電流が流れることで第一トランスに磁界が生じ、二次巻線である受電コイルＮ３１に誘導起電力が生じる。
このようにマスタ回路１０では、トランジスタＱ１１及びＱ１２のオン状態及びオフ状態が交互に繰り返されることで、一次巻線である送電コイルＮ１１及びＮ１２に相互に向きが異なる電流が交互に流れる。
【0027】
一方で、スレーブ回路２０においても同様に動作する。即ち、バッテリ装置ＢＴからバイアス回路Ｂ２０に直流電力が供給されると、トランジスタＱ２１のゲートに抵抗素子Ｒ２１及びＲ２２で分割された電圧がバイアス電圧として印加され、トランジスタＱ２２のゲートに抵抗素子Ｒ２３及びＲ２４で分割された電圧がバイアス電圧として印加される。これにより、トランジスタ特性及び抵抗素子Ｒ２１及びＲ２３の抵抗値等により、トランジスタＱ２１又はＱ２２のどちらかが先にオン状態となる。
【0028】
このとき、トランジスタＱ２１がオン状態となった場合には、送電コイルＮ２１に電流が流れ、トランジスタＱ２１のドレイン・ソース間に電流が流れる。
一次巻線である送電コイルＮ２１に電流が流れることで第二トランスに磁界が生じ、二次巻線である受電コイルＮ３２に誘導起電力が生じる。受電コイルＮ３２に発生させる誘導起電力は、送電コイルＮ２１と受電コイルＮ３２との巻線比に応じて増幅させることができる。
一次巻線である送電コイルＮ２１に電流が流れることで第二トランスに磁界が生じ、二次巻線である受電コイルＮ３２に誘導起電力が生じる。受電コイルＮ３２に発生させる誘導起電力は、送電コイルＮ２１と受電コイルＮ３２との巻線比に応じて増幅させることができる。
【0029】
このとき、上述した通りマスタ回路１０でも同様の動作が生じており、マスタ回路１０の第一トランスに生じた磁界により、一次巻線である帰還コイルＮｆ２にも自己誘導により逆起電力が生じている。ここで、帰還コイルＮｆ２で生じた電圧は、移相フィルタＦ２０により位相がずらされて、トランジスタＱ２１及びＱ２２に印加される。このとき、トランジスタＱ２１に負の電圧が印加されてトランジスタＱ２１に印加されるバイアス電圧が閾値電圧以下となり、トランジスタＱ２１がオフ状態となる。一方で、トランジスタＱ２２には正の電圧が印加されてトランジスタＱ２２に印加されるバイアス電圧が閾値電圧を上回り、トランジスタＱ２２がオン状態となる。
【0030】
トランジスタＱ２１がオフ状態となりトランジスタＱ２２がオン状態になると、送電コイルＮ２２に電流が流れ、トランジスタＱ２２のドレイン・ソース間に電流が流れる。
一次巻線である送電コイルＮ２２に電流が流れることで第二トランスに磁界が生じ、二次巻線である受電コイルＮ３２に誘導起電力が生じる。
このようにスレーブ回路２０では、トランジスタＱ２１及びＱ２２のオン状態及びオフ状態が交互に繰り返されることで、一次巻線である送電コイルＮ２１及びＮ２２に相互に向きが異なる電流が交互に流れる。
但し、スレーブ回路２０では、移相フィルタＦ２０の作用により帰還コイルＮｆ２で生じた電圧の位相がずらされることで、トランジスタＱ２１及びＱ２２のオン・オフのタイミングがマスタ回路１０のトランジスタＱ１１及びＱ１２のオン・オフのタイミングとずれることになる。結果、送電コイルＮ２１及びＮ２２における電流のスイッチングタイミングと送電コイルＮ１１及びＮ１２における電流のスイッチングタイミングとがずれる。
一次巻線である送電コイルＮ２２に電流が流れることで第二トランスに磁界が生じ、二次巻線である受電コイルＮ３２に誘導起電力が生じる。
このようにスレーブ回路２０では、トランジスタＱ２１及びＱ２２のオン状態及びオフ状態が交互に繰り返されることで、一次巻線である送電コイルＮ２１及びＮ２２に相互に向きが異なる電流が交互に流れる。
但し、スレーブ回路２０では、移相フィルタＦ２０の作用により帰還コイルＮｆ２で生じた電圧の位相がずらされることで、トランジスタＱ２１及びＱ２２のオン・オフのタイミングがマスタ回路１０のトランジスタＱ１１及びＱ１２のオン・オフのタイミングとずれることになる。結果、送電コイルＮ２１及びＮ２２における電流のスイッチングタイミングと送電コイルＮ１１及びＮ１２における電流のスイッチングタイミングとがずれる。
【0031】
このような一次側回路２の動作により、第一トランス及び第二トランスに磁界が発生し、二次側回路３における二次巻線である受電コイルＮ３１及びＮ３２には交互に発生する正負の電圧から成る交流電圧がそれぞれ誘起される。
但し、上述したとおり、送電コイルＮ２１及びＮ２２における電流のスイッチングタイミングと送電コイルＮ１１及びＮ１２における電流のスイッチングタイミングとがずれているため、受電コイルＮ３１で誘起される交流電圧と受電コイルＮ３２で誘起される交流電圧との位相もずれることになる。
但し、上述したとおり、送電コイルＮ２１及びＮ２２における電流のスイッチングタイミングと送電コイルＮ１１及びＮ１２における電流のスイッチングタイミングとがずれているため、受電コイルＮ３１で誘起される交流電圧と受電コイルＮ３２で誘起される交流電圧との位相もずれることになる。
【0032】
二次側回路３では、このように受電コイルＮ３１で生じた交流電圧及び受電コイルＮ３２で生じた交流電圧が合成されて整流回路ＳＲ３０に入力され、全波整流及び平滑化により直流電圧に変換される。
変換された直流電圧が基準電圧回路ＲＶ３０に入力されると、シャントレギュレータ素子Ｉｃ３１により出力電圧が基準電圧以上になるように制御されて出力される。
このとき、出力電圧に応じた電流量が二次側制御コイルＬｃ３１に流れる。この電流量に応じて二次側制御コイルＬｃ３１と磁気結合している一次側制御コイルＬｆ２１のインダクタンス値が変わる。一次側制御コイルＬｆ２１のインダクタンス値の変化に伴い、移相フィルタＦ２０の移相量が変わることになる。
変換された直流電圧が基準電圧回路ＲＶ３０に入力されると、シャントレギュレータ素子Ｉｃ３１により出力電圧が基準電圧以上になるように制御されて出力される。
このとき、出力電圧に応じた電流量が二次側制御コイルＬｃ３１に流れる。この電流量に応じて二次側制御コイルＬｃ３１と磁気結合している一次側制御コイルＬｆ２１のインダクタンス値が変わる。一次側制御コイルＬｆ２１のインダクタンス値の変化に伴い、移相フィルタＦ２０の移相量が変わることになる。
【0033】
本実施形態では、受電コイルＮ３１と受電コイルＮ３２とがコイル電圧が逆相になるように接続されているため、受電コイルＮ３１に生じる交流電圧と受電コイルＮ３２に生じる交流電圧とが同期されている程（位相が一致している程）、出力電圧は低くなり、位相のずれが９０度に近い程、出力電圧は高くなる。
そのため、移相フィルタＦ２０は、上述した一次側制御コイルＬｆ２１、抵抗素子Ｒｆ２１及びコンデンサＣｆ２１の作用により、二次側制御コイルＬｃ３１に流れる電流量が大きい場合には受電コイルＮ３１及びＮ３２に生じる交流電圧が同期する方向に移相を行い、その電流量が小さい場合には受電コイルＮ３１及びＮ３２に生じる交流電圧の位相がずれる方向に移相を行う。
そのため、移相フィルタＦ２０は、上述した一次側制御コイルＬｆ２１、抵抗素子Ｒｆ２１及びコンデンサＣｆ２１の作用により、二次側制御コイルＬｃ３１に流れる電流量が大きい場合には受電コイルＮ３１及びＮ３２に生じる交流電圧が同期する方向に移相を行い、その電流量が小さい場合には受電コイルＮ３１及びＮ３２に生じる交流電圧の位相がずれる方向に移相を行う。
【0034】
従って、本実施形態によれば、既存のコレクタ共振型の自励発振回路では入力の直流電圧の変動に応じて出力電圧が変動してしまうところ、このような移相動作により簡易な回路構成で出力電圧の安定化を実現することができる。このため、本実施形態における電源回路１は出力安定化回路と表記することができる。
【0035】
［第一実施形態の変形例］
上述した第一実施形態では直流電圧を出力するＤＣＤＣコンバータ回路としての電源回路１が例示されたが、二次側回路３を変形させることで正弦波電圧を出力する回路構成とすることもできる。
図２は、第一実施形態の変形例における二次側回路３の回路図である。なお、本変形例において一次側回路２は、図１に示される第一実施形態と同様の構成でよい。
本変形例において二次側回路３では、ダイオードＤ３１、Ｄ３２、Ｄ３３及びＤ３４により構成されるブリッジ整流回路が取り除かれている。また、基準電圧回路ＲＶ３１は、第一実施形態の基準電圧回路ＲＶ３０の構成に加えて、ダイオードＤ３５及びコンデンサＣ３２を更に有している。
上述した第一実施形態では直流電圧を出力するＤＣＤＣコンバータ回路としての電源回路１が例示されたが、二次側回路３を変形させることで正弦波電圧を出力する回路構成とすることもできる。
図２は、第一実施形態の変形例における二次側回路３の回路図である。なお、本変形例において一次側回路２は、図１に示される第一実施形態と同様の構成でよい。
本変形例において二次側回路３では、ダイオードＤ３１、Ｄ３２、Ｄ３３及びＤ３４により構成されるブリッジ整流回路が取り除かれている。また、基準電圧回路ＲＶ３１は、第一実施形態の基準電圧回路ＲＶ３０の構成に加えて、ダイオードＤ３５及びコンデンサＣ３２を更に有している。
【0036】
本変形例の二次側回路３では、受電コイルＮ３１で生じた交流電圧（正弦波電圧）及び受電コイルＮ３２で生じた交流電圧（正弦波電圧）が合成されて、ローパスフィルタ（Ｌ３１及びＣ３１）により高周波ノイズ成分が除去された後、基準電圧回路ＲＶ３１に入力されることになる。
基準電圧回路ＲＶ３１では、ダイオードＤ３５及びコンデンサＣ３２で交流を整流平滑して直流としているため、それ以降は第一実施形態の基準電圧回路ＲＶ３１と同じ作用であり、出力安定化が可能である。
基準電圧回路ＲＶ３１では、ダイオードＤ３５及びコンデンサＣ３２で交流を整流平滑して直流としているため、それ以降は第一実施形態の基準電圧回路ＲＶ３１と同じ作用であり、出力安定化が可能である。
【0037】
従って、本変形例によれば、ローパスフィルタ（Ｌ３１及びＣ３１）後から出力をとることで「安定化された正弦波出力」とすることができる。
【0038】
［第二実施形態］
図３は、第二実施形態における電源回路１の回路図である。
第二実施形態における電源回路１は、二次側回路３において受電コイルＮ３１と受電コイルＮ３２とがコイル電圧が同相になるように接続されている点及び移相フィルタＦ２０の構成に関して第一実施形態と異なる。以下、第二実施形態における電源回路１について第一実施形態と異なる内容を中心に説明し、第一実施形態と同一内容については適宜省略する。
図３は、第二実施形態における電源回路１の回路図である。
第二実施形態における電源回路１は、二次側回路３において受電コイルＮ３１と受電コイルＮ３２とがコイル電圧が同相になるように接続されている点及び移相フィルタＦ２０の構成に関して第一実施形態と異なる。以下、第二実施形態における電源回路１について第一実施形態と異なる内容を中心に説明し、第一実施形態と同一内容については適宜省略する。
【0039】
第二実施形態では、受電コイルＮ３１と受電コイルＮ３２とがコイル電圧が同相になるように接続されているため、受電コイルＮ３１に生じる交流電圧と受電コイルＮ３２に生じる交流電圧とが同期されている程（位相が一致している程）、出力電圧は高くなり、位相のずれが９０度に近い程、出力電圧は低くなる。
そのため、移相フィルタＦ２０は、二次側制御コイルＬｃ３１に流れる電流量が大きい場合には受電コイルＮ３１及びＮ３２に生じる交流電圧の位相がずれる方向に移相を行い、その電流量が小さい場合には受電コイルＮ３１及びＮ３２に生じる交流電圧が同期する方向に移相を行う必要がある。
そこで、第二実施形態の移相フィルタＦ２０では、第二帰還コイルＮｆ２２とコンデンサＣｆ２１とが直列接続されており、一次側制御コイルＬｆ２１が、第二帰還コイルＮｆ２及びコンデンサＣｆ２１に対して並列接続されている。即ち、移相フィルタＦ２０は、ハイパスフィルタを構成することで、上述のような移相を可能とする。
そのため、移相フィルタＦ２０は、二次側制御コイルＬｃ３１に流れる電流量が大きい場合には受電コイルＮ３１及びＮ３２に生じる交流電圧の位相がずれる方向に移相を行い、その電流量が小さい場合には受電コイルＮ３１及びＮ３２に生じる交流電圧が同期する方向に移相を行う必要がある。
そこで、第二実施形態の移相フィルタＦ２０では、第二帰還コイルＮｆ２２とコンデンサＣｆ２１とが直列接続されており、一次側制御コイルＬｆ２１が、第二帰還コイルＮｆ２及びコンデンサＣｆ２１に対して並列接続されている。即ち、移相フィルタＦ２０は、ハイパスフィルタを構成することで、上述のような移相を可能とする。
【0040】
従って、第二実施形態によれば、二次側回路３において受電コイルＮ３１と受電コイルＮ３２とがコイル電圧が同相になるように接続されている場合であっても、第一実施形態と同様に、簡易な回路構成で出力電圧の安定化を実現することができる。
【0041】
［第二実施形態の変形例］
二次側回路３において受電コイルＮ３１と受電コイルＮ３２とがコイル電圧が同相になるように接続されている場合に、移相フィルタＦ２０の構成を第一実施形態の構成と同一とすることもできる。この場合には、帰還コイルＮｆ１と帰還コイルＮｆ２とを極性が逆向きに磁気結合するように構成すればよい。
このようにすれば、帰還コイルＮｆ１に誘起される電圧と帰還コイルＮｆ２に誘起される電圧とを逆相にすることができるため、二次側回路３において受電コイルＮ３１と受電コイルＮ３２とがコイル電圧が同相になるように接続されている場合でも第一実施形態と同様の効果を得ることができる。
二次側回路３において受電コイルＮ３１と受電コイルＮ３２とがコイル電圧が同相になるように接続されている場合に、移相フィルタＦ２０の構成を第一実施形態の構成と同一とすることもできる。この場合には、帰還コイルＮｆ１と帰還コイルＮｆ２とを極性が逆向きに磁気結合するように構成すればよい。
このようにすれば、帰還コイルＮｆ１に誘起される電圧と帰還コイルＮｆ２に誘起される電圧とを逆相にすることができるため、二次側回路３において受電コイルＮ３１と受電コイルＮ３２とがコイル電圧が同相になるように接続されている場合でも第一実施形態と同様の効果を得ることができる。
【0042】
以下に実施例を挙げ、上述の内容を更に詳細に説明する。但し、以下の実施例の記載は、上述の内容に何ら限定を加えるものではない。
【実施例0043】
実施例１では、上述の第一実施形態の効果をシミュレーションにより検証した結果を示す。
図４は、実施例１における電源回路１の二次側回路３の回路図である。
実施例１のシミュレーションでは、一次側制御コイルＬｆ２１と二次側制御コイルＬｃ３１との磁気結合による一次側制御コイルＬｆ２１のインダクタンス制御を行わず、一次側制御コイルＬｆ２１のインダクタンス値が仮想的に手動で設定された。
このため、二次側回路３には基準電圧回路ＲＶ３０が設けられておらず、負荷抵抗Ｒ０が接続されている。なお、一次側回路２は、図１に示される第一実施形態と同様の構成である。
図４は、実施例１における電源回路１の二次側回路３の回路図である。
実施例１のシミュレーションでは、一次側制御コイルＬｆ２１と二次側制御コイルＬｃ３１との磁気結合による一次側制御コイルＬｆ２１のインダクタンス制御を行わず、一次側制御コイルＬｆ２１のインダクタンス値が仮想的に手動で設定された。
このため、二次側回路３には基準電圧回路ＲＶ３０が設けられておらず、負荷抵抗Ｒ０が接続されている。なお、一次側回路２は、図１に示される第一実施形態と同様の構成である。
【0044】
図５から図７は、実施例１の電源回路１における各ポイントでの電圧変化をシミュレートした結果を示すグラフである。図５から図７において、（ａ）は一次側制御コイルＬｆ２１のインダクタンス値が第一の値に設定されている場合のシミュレーション結果を示し、（ｂ）は一次側制御コイルＬｆ２１のインダクタンス値が第一の値よりも大きい第二の値に設定されている場合のシミュレーション結果を示している。
【0045】
図５（ａ）及び図５（ｂ）には、帰還コイルＮｆ２に誘起される電圧波形（出力波形）と、帰還コイルＮｆ２に誘起されて移相フィルタＦ２０が適用された後（通過後）の電圧波形と、トランジスタＱ２２のゲートへ入力される電圧波形とが示されている。
図５（ａ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）とされている状態では、帰還コイルＮｆ２で生じた電圧の位相が移相フィルタＦ２０で大きくずらされて、トランジスタＱ２２のゲートへ印加されていることがわかる。
一方、図５（ｂ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第二の値（大）とされている状態では、移相フィルタＦ２０による移相量が図４（ａ）の場合よりも小さくなっており、帰還コイルＮｆ２で生じた電圧の位相が移相フィルタＦ２０でわずかにずらされて、トランジスタＱ２２のゲートへ印加されていることがわかる。
図５（ａ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）とされている状態では、帰還コイルＮｆ２で生じた電圧の位相が移相フィルタＦ２０で大きくずらされて、トランジスタＱ２２のゲートへ印加されていることがわかる。
一方、図５（ｂ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第二の値（大）とされている状態では、移相フィルタＦ２０による移相量が図４（ａ）の場合よりも小さくなっており、帰還コイルＮｆ２で生じた電圧の位相が移相フィルタＦ２０でわずかにずらされて、トランジスタＱ２２のゲートへ印加されていることがわかる。
【0046】
図６（ａ）及び図６（ｂ）には、マスタ回路１０のトランジスタＱ１２のドレイン・ソース間の電圧波形（出力波形）と、スレーブ回路２０のトランジスタＱ２２のドレイン・ソース間の電圧波形（出力波形）とが示されている。
図６（ａ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）とされている状態では、マスタ回路１０のトランジスタＱ１２の電圧波形とスレーブ回路２０のトランジスタＱ２２の電圧波形との位相が大きくずれていることがわかる。これは、帰還コイルＮｆ２に生じた電圧波形の移相量を大きくすることで、マスタ回路１０のトランジスタＱ１１及びＱ１２のスイッチングタイミングとスレーブ回路２０のトランジスタＱ２１及びＱ２２のスイッチングタイミングとを大きくずらすことができることを示している。
一方、図６（ｂ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第二の値（大）とされている状態では、マスタ回路１０のトランジスタＱ１２の電圧波形とスレーブ回路２０のトランジスタＱ２２の電圧波形との位相のずれが小さいことがわかる。これは、帰還コイルＮｆ２に生じた電圧波形の移相量を小さくすることで、マスタ回路１０のトランジスタＱ１１及びＱ１２のスイッチングタイミングとスレーブ回路２０のトランジスタＱ２１及びＱ２２のスイッチングタイミングとのずれを小さくすることができることを示している。
図６（ａ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）とされている状態では、マスタ回路１０のトランジスタＱ１２の電圧波形とスレーブ回路２０のトランジスタＱ２２の電圧波形との位相が大きくずれていることがわかる。これは、帰還コイルＮｆ２に生じた電圧波形の移相量を大きくすることで、マスタ回路１０のトランジスタＱ１１及びＱ１２のスイッチングタイミングとスレーブ回路２０のトランジスタＱ２１及びＱ２２のスイッチングタイミングとを大きくずらすことができることを示している。
一方、図６（ｂ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第二の値（大）とされている状態では、マスタ回路１０のトランジスタＱ１２の電圧波形とスレーブ回路２０のトランジスタＱ２２の電圧波形との位相のずれが小さいことがわかる。これは、帰還コイルＮｆ２に生じた電圧波形の移相量を小さくすることで、マスタ回路１０のトランジスタＱ１１及びＱ１２のスイッチングタイミングとスレーブ回路２０のトランジスタＱ２１及びＱ２２のスイッチングタイミングとのずれを小さくすることができることを示している。
【0047】
図７（ａ）及び図７（ｂ）には、負荷抵抗にかかる直流電圧レベルと、ダイオードＤ３３のカソード側の全波整流波形とが示されている。
図７（ａ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）とされている状態では、受電コイルＮ３１に生じる電圧波形と受電コイルＮ３２に生じる電圧波形との位相が大きくずれており、合成された電圧波形の全波整流後の直流電圧レベルが比較的大きくなることがわかる。
一方、図７（ｂ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第二の値（大）とされている状態では、受電コイルＮ３１に生じる電圧波形と受電コイルＮ３２に生じる電圧波形との位相差が小さいため、合成された電圧波形の全波整流後の直流電圧レベルが図７（ａ）の場合に比べて小さくなっていることがわかる。
図７（ａ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）とされている状態では、受電コイルＮ３１に生じる電圧波形と受電コイルＮ３２に生じる電圧波形との位相が大きくずれており、合成された電圧波形の全波整流後の直流電圧レベルが比較的大きくなることがわかる。
一方、図７（ｂ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第二の値（大）とされている状態では、受電コイルＮ３１に生じる電圧波形と受電コイルＮ３２に生じる電圧波形との位相差が小さいため、合成された電圧波形の全波整流後の直流電圧レベルが図７（ａ）の場合に比べて小さくなっていることがわかる。
【0048】
このように実施例１によれば、第一実施形態の電源回路１において、一次側制御コイルＬｆ２１のインダクタンス値の大小により移相フィルタＦ２０による移相量を変化させることで出力電圧を制御できること、ひいては出力電圧の安定化を実現できることが実証された。
【実施例0049】
実施例２では、上述の第一実施形態の変形例の効果をシミュレーションにより検証した結果を示す。
図８は、実施例２における電源回路１の二次側回路３の回路図である。
実施例２のシミュレーションにおいても、実施例１と同様に、一次側制御コイルＬｆ２１のインダクタンス値が仮想的に手動で設定された。
このため、二次側回路３には基準電圧回路ＲＶ３０が設けられておらず、負荷抵抗Ｒ０が接続されている。なお、一次側回路２は、図１に示される第一実施形態と同様の構成である。
図８は、実施例２における電源回路１の二次側回路３の回路図である。
実施例２のシミュレーションにおいても、実施例１と同様に、一次側制御コイルＬｆ２１のインダクタンス値が仮想的に手動で設定された。
このため、二次側回路３には基準電圧回路ＲＶ３０が設けられておらず、負荷抵抗Ｒ０が接続されている。なお、一次側回路２は、図１に示される第一実施形態と同様の構成である。
【0050】
図９は、実施例２の電源回路１における各ポイントでの電圧変化をシミュレートした結果を示すグラフである。図９（ａ）は一次側制御コイルＬｆ２１のインダクタンス値が第一の値に設定されている場合のシミュレーション結果を示し、図９（ｂ）は一次側制御コイルＬｆ２１のインダクタンス値が第一の値よりも大きい第二の値に設定されている場合のシミュレーション結果を示している。なお、実施例２における一次側回路２の各ポイントの電圧波形は、実施例１（図５及び図６）と同様である。
【0051】
図９（ａ）及び図９（ｂ）には、受電コイルＮ３１に誘起される電圧波形（出力波形）と、受電コイルＮ３２に誘起される電圧波形（出力波形）と、負荷抵抗の電圧波形とが示されている。
図９（ａ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）とされている状態では、受電コイルＮ３１に生じる電圧波形と受電コイルＮ３２に生じる電圧波形との位相が大きくずれており、合成された電圧波形は比較的大きくなることがわかる。
一方、図９（ｂ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第二の値（大）とされている状態では、受電コイルＮ３１に生じる電圧波形と受電コイルＮ３２に生じる電圧波形との位相差が小さいため、合成された電圧波形が図９（ａ）の場合に比べて小さくなっていることがわかる。
図９（ａ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）とされている状態では、受電コイルＮ３１に生じる電圧波形と受電コイルＮ３２に生じる電圧波形との位相が大きくずれており、合成された電圧波形は比較的大きくなることがわかる。
一方、図９（ｂ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第二の値（大）とされている状態では、受電コイルＮ３１に生じる電圧波形と受電コイルＮ３２に生じる電圧波形との位相差が小さいため、合成された電圧波形が図９（ａ）の場合に比べて小さくなっていることがわかる。
【0052】
このように実施例２によれば、二次側回路３が正弦波電圧を出力する構成を採用した場合であっても第一実施形態の電源回路１において、移相フィルタＦ２０による移相動作によって出力電圧の安定化を実現できることが実証された。
【実施例0053】
実施例３では、上述の第二実施形態の効果をシミュレーションにより検証した結果を示す。
図１０は、実施例３における電源回路１の二次側回路３の回路図である。
実施例３では、実施例１及び２と異なり、受電コイルＮ３１及びＮ３２がコイル電圧が同相になるように接続されている。実施例３のシミュレーションにおいても、実施例１と同様に、一次側制御コイルＬｆ２１のインダクタンス値が仮想的に手動で設定された。このため、二次側回路３には基準電圧回路ＲＶ３０が設けられておらず、負荷抵抗Ｒ０が接続されている。なお、一次側回路２は、図３に示される第二実施形態と同様の構成である。
図１０は、実施例３における電源回路１の二次側回路３の回路図である。
実施例３では、実施例１及び２と異なり、受電コイルＮ３１及びＮ３２がコイル電圧が同相になるように接続されている。実施例３のシミュレーションにおいても、実施例１と同様に、一次側制御コイルＬｆ２１のインダクタンス値が仮想的に手動で設定された。このため、二次側回路３には基準電圧回路ＲＶ３０が設けられておらず、負荷抵抗Ｒ０が接続されている。なお、一次側回路２は、図３に示される第二実施形態と同様の構成である。
【0054】
図１１は、実施例３の電源回路１における各ポイントでの電圧変化をシミュレートした結果を示すグラフである。図１１（ａ）は一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）に設定されている場合のシミュレーション結果を示し、図１１（ｂ）は一次側制御コイルＬｆ２１のインダクタンス値が第一の値よりも大きい第二の値（大）に設定されている場合のシミュレーション結果を示している。
【0055】
図１１（ａ）及び図１１（ｂ）には、マスタ回路１０のトランジスタＱ１２のドレイン・ソース間の電圧波形（出力波形）と、スレーブ回路２０のトランジスタＱ２２のドレイン・ソース間の電圧波形（出力波形）と、負荷抵抗にかかる直流電圧レベルとが示されている。
図１１（ａ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）とされている状態では、マスタ回路１０のトランジスタＱ１２の電圧波形とスレーブ回路２０のトランジスタＱ２２の電圧波形との位相が大きくずれており、合成された電圧波形の全波整流後の直流電圧レベルが小さくなっている（２．４Ｖ）ことがわかる。
一方、図１１（ｂ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第二の値（大）とされている状態では、マスタ回路１０のトランジスタＱ１２の電圧波形とスレーブ回路２０のトランジスタＱ２２の電圧波形との位相のずれが小さく、合成された電圧波形の全波整流後の直流電圧レベルが図１１（ａ）の場合に比べて大きくなっている（１２．７Ｖ）ことがわかる。
図１１（ａ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第一の値（小）とされている状態では、マスタ回路１０のトランジスタＱ１２の電圧波形とスレーブ回路２０のトランジスタＱ２２の電圧波形との位相が大きくずれており、合成された電圧波形の全波整流後の直流電圧レベルが小さくなっている（２．４Ｖ）ことがわかる。
一方、図１１（ｂ）によれば、一次側制御コイルＬｆ２１のインダクタンス値が第二の値（大）とされている状態では、マスタ回路１０のトランジスタＱ１２の電圧波形とスレーブ回路２０のトランジスタＱ２２の電圧波形との位相のずれが小さく、合成された電圧波形の全波整流後の直流電圧レベルが図１１（ａ）の場合に比べて大きくなっている（１２．７Ｖ）ことがわかる。
【0056】
このように実施例３によれば、二次側回路３において受電コイルＮ３１と受電コイルＮ３２とをコイル電圧が同相となるように接続した第二実施形態の電源回路１においても、一次側制御コイルＬｆ２１のインダクタンス値の大小により移相フィルタＦ２０による移相量を変化させることで出力電圧を制御できること、ひいては出力電圧の安定化を実現できることが実証された。
【0057】
上述の実施形態及び変形例の一部又は全部は、次のようにも特定され得る。但し、上述の実施形態及び変形例が以下の記載に制限されるものではない。
【0058】
（１）
直流電源に接続される第一自励発振回路及び第二自励発振回路を含む一次側回路と、該第一自励発振回路及び該第二自励発振回路の発振により出力電圧を得る二次側回路とを備える出力安定化回路であって、
前記第一自励発振回路は、
第一送電コイルと、
前記第一送電コイルと共に共振回路を構成する第一共振コンデンサと、
前記第一送電コイルに接続される第一スイッチング素子ペアと、
前記第一送電コイルと磁気結合しており前記第一スイッチング素子ペアの各制御電極にそれぞれ接続される第一帰還コイルと、
を有し、
前記第二自励発振回路は、
第二送電コイルと、
前記第二送電コイルと共に共振回路を構成する第二共振コンデンサと、
前記第二送電コイルに接続される第二スイッチング素子ペアと、
前記第一帰還コイルと磁気結合しており前記第二スイッチング素子ペアの各制御電極にそれぞれ接続される第二帰還コイルと、
前記第二帰還コイルと前記第二スイッチング素子ペアの各制御電極との間に接続されている移相フィルタと、
を有し、
前記二次側回路は、前記出力電圧の大きさに応じて流れる電流の大きさが制御される二次側制御コイルを含み、
前記移相フィルタは、前記二次側制御コイルと磁気結合しており前記二次側制御コイルに流れる電流に応じてインダクタンスが変わる特性を有する一次側制御コイルを含む、
出力安定化回路。
（２）
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が逆相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が同じ向きとなるように磁気結合されており、
前記移相フィルタは、前記一次側制御コイル及び前記第二帰還コイルに対して並列接続されたコンデンサを更に含む、
（１）に記載の出力安定化回路。
（３）
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が同相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が逆向きとなるように磁気結合されており、
前記移相フィルタは、前記一次側制御コイル及び前記第二帰還コイルに対して並列接続されたコンデンサを更に含む、
（１）に記載の出力安定化回路。
（４）
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が同相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が同じ向きとなるように磁気結合されており、
前記移相フィルタは、コンデンサを更に含み、
前記一次側制御コイルは、前記移相フィルタの前記コンデンサ及び前記第二帰還コイルに対して並列接続されている、
（１）に記載の出力安定化回路。
（５）
（１）から（４）のいずれか一つに記載の出力安定化回路を含むＤＣＤＣコンバータ回路であって、
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
前記第一受電コイル及び前記第二受電コイルで生じる交流電圧を直流電圧に変換するＤＣ変換回路と、
を有するＤＣＤＣコンバータ回路。
直流電源に接続される第一自励発振回路及び第二自励発振回路を含む一次側回路と、該第一自励発振回路及び該第二自励発振回路の発振により出力電圧を得る二次側回路とを備える出力安定化回路であって、
前記第一自励発振回路は、
第一送電コイルと、
前記第一送電コイルと共に共振回路を構成する第一共振コンデンサと、
前記第一送電コイルに接続される第一スイッチング素子ペアと、
前記第一送電コイルと磁気結合しており前記第一スイッチング素子ペアの各制御電極にそれぞれ接続される第一帰還コイルと、
を有し、
前記第二自励発振回路は、
第二送電コイルと、
前記第二送電コイルと共に共振回路を構成する第二共振コンデンサと、
前記第二送電コイルに接続される第二スイッチング素子ペアと、
前記第一帰還コイルと磁気結合しており前記第二スイッチング素子ペアの各制御電極にそれぞれ接続される第二帰還コイルと、
前記第二帰還コイルと前記第二スイッチング素子ペアの各制御電極との間に接続されている移相フィルタと、
を有し、
前記二次側回路は、前記出力電圧の大きさに応じて流れる電流の大きさが制御される二次側制御コイルを含み、
前記移相フィルタは、前記二次側制御コイルと磁気結合しており前記二次側制御コイルに流れる電流に応じてインダクタンスが変わる特性を有する一次側制御コイルを含む、
出力安定化回路。
（２）
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が逆相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が同じ向きとなるように磁気結合されており、
前記移相フィルタは、前記一次側制御コイル及び前記第二帰還コイルに対して並列接続されたコンデンサを更に含む、
（１）に記載の出力安定化回路。
（３）
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が同相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が逆向きとなるように磁気結合されており、
前記移相フィルタは、前記一次側制御コイル及び前記第二帰還コイルに対して並列接続されたコンデンサを更に含む、
（１）に記載の出力安定化回路。
（４）
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
を更に有し、
前記第一受電コイルと前記第二受電コイルとは、コイル電圧が同相になるように接続されており、
前記第一帰還コイルと前記第二帰還コイルとは極性が同じ向きとなるように磁気結合されており、
前記移相フィルタは、コンデンサを更に含み、
前記一次側制御コイルは、前記移相フィルタの前記コンデンサ及び前記第二帰還コイルに対して並列接続されている、
（１）に記載の出力安定化回路。
（５）
（１）から（４）のいずれか一つに記載の出力安定化回路を含むＤＣＤＣコンバータ回路であって、
前記二次側回路は、
前記第一送電コイルと共にトランスを構成する第一受電コイルと、
前記第二送電コイルと共にトランスを構成する第二受電コイルと、
前記第一受電コイル及び前記第二受電コイルで生じる交流電圧を直流電圧に変換するＤＣ変換回路と、
を有するＤＣＤＣコンバータ回路。