(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022149065
(43)【公開日】2022-10-06
(54)【発明の名称】積層セラミック電子部品及び回路基板
(51)【国際特許分類】
H01G 4/30 20060101AFI20220929BHJP
【ＦＩ】
H01G4/30 513
H01G4/30 201F
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2021051014
(22)【出願日】2021-03-25
(71)【出願人】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】財満 知彦
(72)【発明者】
【氏名】笹木 隆
(72)【発明者】
【氏名】松下 邦博
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AE01
5E001AE02
5E001AE03
5E001AF02
5E001AH01
5E001AH07
5E001AJ03
5E082AA01
5E082AB03
5E082FG04
5E082FG26
5E082FG46
5E082GG10
5E082GG11
5E082GG28
5E082PP09
(57)【要約】
【課題】実装の際に半田にボイドが発生しにくい積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品は、セラミック素体と、端部外部電極と、を具備する。上記セラミック素体は、相互に直交する第１軸、第２軸、及び第３軸にそれぞれ垂直な主面、端面、及び側面と、上記主面、上記端面、及び上記側面を接続する頂部と、上記第１軸方向に積層された複数の内部電極と、を有する。上記端部外部電極は、上記頂部上に位置する角部と、上記端面を覆い、上記端面から上記主面及び上記側面に延出するベース部と、上記ベース部から厚み方向に突出する突出部と、を有する。上記突出部は、上記主面上に位置し、上記角部から上記第２軸方向及び上記第３軸方向に延びるＬ字状の主面突出部を含む。
【選択図】図１
【解決手段】積層セラミック電子部品は、セラミック素体と、端部外部電極と、を具備する。上記セラミック素体は、相互に直交する第１軸、第２軸、及び第３軸にそれぞれ垂直な主面、端面、及び側面と、上記主面、上記端面、及び上記側面を接続する頂部と、上記第１軸方向に積層された複数の内部電極と、を有する。上記端部外部電極は、上記頂部上に位置する角部と、上記端面を覆い、上記端面から上記主面及び上記側面に延出するベース部と、上記ベース部から厚み方向に突出する突出部と、を有する。上記突出部は、上記主面上に位置し、上記角部から上記第２軸方向及び上記第３軸方向に延びるＬ字状の主面突出部を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
相互に直交する第１軸、第２軸、及び第３軸にそれぞれ垂直な主面、端面、及び側面と、前記主面、前記端面、及び前記側面を接続する頂部と、前記第１軸方向に積層された複数の内部電極と、を有するセラミック素体と、
前記頂部上に位置する角部と、前記端面を覆い、前記端面から前記主面及び前記側面に延出するベース部と、前記ベース部から厚み方向に突出する突出部と、を有する端部外部電極と、
を具備し、
前記突出部は、前記主面上に位置し、前記角部から前記第２軸方向及び前記第３軸方向に延びるＬ字状の主面突出部を含む
積層セラミック電子部品。
前記頂部上に位置する角部と、前記端面を覆い、前記端面から前記主面及び前記側面に延出するベース部と、前記ベース部から厚み方向に突出する突出部と、を有する端部外部電極と、
を具備し、
前記突出部は、前記主面上に位置し、前記角部から前記第２軸方向及び前記第３軸方向に延びるＬ字状の主面突出部を含む
積層セラミック電子部品。
【請求項2】
請求項１に記載の積層セラミック電子部品であって、
前記主面突出部の前記ベース部からの突出量は３μｍ以上５０μｍ以下である
積層セラミック電子部品。
前記主面突出部の前記ベース部からの突出量は３μｍ以上５０μｍ以下である
積層セラミック電子部品。
【請求項3】
請求項１又は２に記載の積層セラミック電子部品であって、
前記主面突出部の前記ベース部からの突出量が５μｍ以上３０μｍ以下である
積層セラミック電子部品。
前記主面突出部の前記ベース部からの突出量が５μｍ以上３０μｍ以下である
積層セラミック電子部品。
【請求項4】
請求項１から３のいずれか１項に記載の積層セラミック電子部品であって、
前記突出部は、前記端面に沿って前記主面突出部から前記第１軸方向に延びる端面突出部を更に含む
積層セラミック電子部品。
前記突出部は、前記端面に沿って前記主面突出部から前記第１軸方向に延びる端面突出部を更に含む
積層セラミック電子部品。
【請求項5】
請求項４に記載の積層セラミック電子部品であって、
前記端面突出部の前記ベース部からの突出量が３μｍ以上５０μｍ以下である
積層セラミック電子部品。
前記端面突出部の前記ベース部からの突出量が３μｍ以上５０μｍ以下である
積層セラミック電子部品。
【請求項6】
請求項１から５のいずれか１項に記載の積層セラミック電子部品であって、
前記突出部は、前記側面に沿って前記主面突出部から前記第１軸方向に延びる側面突出部を更に含む
積層セラミック電子部品。
前記突出部は、前記側面に沿って前記主面突出部から前記第１軸方向に延びる側面突出部を更に含む
積層セラミック電子部品。
【請求項7】
請求項６に記載の積層セラミック電子部品であって、
前記側面突出部の前記ベース部からの突出量が３μｍ以上５０μｍ以下である
積層セラミック電子部品。
前記側面突出部の前記ベース部からの突出量が３μｍ以上５０μｍ以下である
積層セラミック電子部品。
【請求項8】
請求項１から７のいずれか１項に記載の積層セラミック電子部品であって、
前記セラミック素体の前記第２軸方向の中央部に前記主面及び前記側面に沿って設けられ、前記主面上の厚みが、前記ベース部よりも大きく、前記主面突出部よりも小さい中央外部電極を更に具備する
積層セラミック電子部品。
前記セラミック素体の前記第２軸方向の中央部に前記主面及び前記側面に沿って設けられ、前記主面上の厚みが、前記ベース部よりも大きく、前記主面突出部よりも小さい中央外部電極を更に具備する
積層セラミック電子部品。
【請求項9】
積層セラミック電子部品と、接続電極を有する実装基板と、を具備し、
前記積層セラミック電子部品は、
相互に直交する第１軸、第２軸、及び第３軸にそれぞれ垂直な主面、端面、及び側面と、前記主面、前記端面、及び前記側面を接続する頂部と、前記第１軸方向に積層された複数の内部電極と、を有するセラミック素体と、
前記頂部上に位置する角部と、前記端面を覆い、前記端面から前記主面及び前記側面に延出するベース部と、前記ベース部から厚み方向に突出する突出部と、を有し、前記実装基板の前記接続電極に半田を介して接続される端部外部電極と、
を含み、
前記突出部は、前記主面上に位置し、前記角部から前記第２軸方向及び前記第３軸方向に延びるＬ字状の主面突出部を含む
回路基板。
前記積層セラミック電子部品は、
相互に直交する第１軸、第２軸、及び第３軸にそれぞれ垂直な主面、端面、及び側面と、前記主面、前記端面、及び前記側面を接続する頂部と、前記第１軸方向に積層された複数の内部電極と、を有するセラミック素体と、
前記頂部上に位置する角部と、前記端面を覆い、前記端面から前記主面及び前記側面に延出するベース部と、前記ベース部から厚み方向に突出する突出部と、を有し、前記実装基板の前記接続電極に半田を介して接続される端部外部電極と、
を含み、
前記突出部は、前記主面上に位置し、前記角部から前記第２軸方向及び前記第３軸方向に延びるＬ字状の主面突出部を含む
回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、外部電極を備えた積層セラミック電子部品及び回路基板に関する。
【背景技術】
【0002】
半田を用いて積層セラミックコンデンサを実装する際に、半田に空気が混入することでボイドが発生することがある。これにより、積層セラミックコンデンサの放熱が滞りやすくなり、またボイドを起点とするクラックが生じやすくなる。このため、半田にボイドが発生することを防止する技術が求められる。
【0003】
特許文献１には、実装の際に半田に混入した空気が外部に抜けやすくなるように構成された積層セラミックコンデンサが開示されている。具体的に、この積層セラミックコンデンサでは、溶融状態の半田から外部電極に作用する表面張力によって回転を生じさせることで、溶融状態の半田からの空気の放出を促進する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２０－４３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
半田にボイドが発生することを防止するために、上記のように半田に混入した空気を溶融状態のうちに放出させることも有効であるが、そもそも半田に空気を混入させないことが更に有効であると考えられる。つまり、積層セラミックコンデンサを実装する際に、半田への空気の混入を抑制可能な技術が求められる。
【0006】
以上のような事情に鑑み、本発明の目的は、実装の際に半田にボイドが発生しにくい積層セラミック電子部品及び回路基板を提供することにある。
【課題を解決するための手段】
【0007】
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック素体と、端部外部電極と、を具備する。
上記セラミック素体は、相互に直交する第１軸、第２軸、及び第３軸にそれぞれ垂直な主面、端面、及び側面と、上記主面、上記端面、及び上記側面を接続する頂部と、上記第１軸方向に積層された複数の内部電極と、を有する。
上記端部外部電極は、上記頂部上に位置する角部と、上記端面を覆い、上記端面から上記主面及び上記側面に延出するベース部と、上記ベース部から突出する突出部と、を有する。
上記突出部は、上記主面上に位置し、上記角部から上記第２軸方向及び上記第３軸方向に延びるＬ字状の主面突出部を含む。
上記主面突出部の上記ベース部からの突出量は３μｍ以上５０μｍ以下であることが好ましい。
上記主面突出部の上記ベース部からの突出量は５μｍ以上３０μｍ以下であることが好ましい。
上記突出部は、上記端面に沿って上記主面突出部から上記第１軸方向に延びる端面突出部を更に含んでもよい。
上記端面突出部の上記ベース部からの突出量は３μｍ以上５０μｍ以下であることが好ましい。
上記突出部は、上記側面に沿って上記主面突出部から上記第１軸方向に延びる側面突出部を更に含んでもよい。
上記側面突出部の上記ベース部からの突出量は３μｍ以上５０μｍ以下であることが好ましい。
上記セラミック素体は、相互に直交する第１軸、第２軸、及び第３軸にそれぞれ垂直な主面、端面、及び側面と、上記主面、上記端面、及び上記側面を接続する頂部と、上記第１軸方向に積層された複数の内部電極と、を有する。
上記端部外部電極は、上記頂部上に位置する角部と、上記端面を覆い、上記端面から上記主面及び上記側面に延出するベース部と、上記ベース部から突出する突出部と、を有する。
上記突出部は、上記主面上に位置し、上記角部から上記第２軸方向及び上記第３軸方向に延びるＬ字状の主面突出部を含む。
上記主面突出部の上記ベース部からの突出量は３μｍ以上５０μｍ以下であることが好ましい。
上記主面突出部の上記ベース部からの突出量は５μｍ以上３０μｍ以下であることが好ましい。
上記突出部は、上記端面に沿って上記主面突出部から上記第１軸方向に延びる端面突出部を更に含んでもよい。
上記端面突出部の上記ベース部からの突出量は３μｍ以上５０μｍ以下であることが好ましい。
上記突出部は、上記側面に沿って上記主面突出部から上記第１軸方向に延びる側面突出部を更に含んでもよい。
上記側面突出部の上記ベース部からの突出量は３μｍ以上５０μｍ以下であることが好ましい。
【0008】
この構成では、端部外部電極の角部に突出部を設けることで、実装の際に半田が角部を起点としてその周囲に順次濡れ広がる。このように、端部外部電極における半田が濡れ広がる際の流れを予め規定することで、端部外部電極に濡れ広がる過程での半田への空気の混入が効果的に抑制されるため、半田にボイドが発生しにくくなる。
特に、端部外部電極にＬ字状の主面突出部を設けることで、端部外部電極における実装基板の接続電極と対向する領域において、空気がより混入しにくい流れで半田を濡れ広がらせることができる。これにより、端部外部電極と実装基板の接続電極との間の半田による接続がボイドによって阻害されにくくなる。
特に、端部外部電極にＬ字状の主面突出部を設けることで、端部外部電極における実装基板の接続電極と対向する領域において、空気がより混入しにくい流れで半田を濡れ広がらせることができる。これにより、端部外部電極と実装基板の接続電極との間の半田による接続がボイドによって阻害されにくくなる。
【0009】
上記積層セラミック電子部品は、上記セラミック素体の上記第２軸方向の中央部に上記主面及び上記側面に沿って設けられ、上記主面上の厚みが、上記ベース部よりも大きく、上記主面突出部よりも小さい中央外部電極を更に具備してもよい。
この積層セラミック電子部品では、３端子型の構成において、上記の効果を有効に得つつ、実装基板の接続電極に対する中央外部電極の半田を介した良好な接続が得られる。
この積層セラミック電子部品では、３端子型の構成において、上記の効果を有効に得つつ、実装基板の接続電極に対する中央外部電極の半田を介した良好な接続が得られる。
【0010】
上記目的を達成するため、本発明の一形態に係る回路基板は、積層セラミック電子部品と、接続電極を有する実装基板と、を具備する。
上記積層セラミック電子部品は、セラミック素体と、端部外部電極と、を含む。
上記セラミック素体は、相互に直交する第１軸、第２軸、及び第３軸にそれぞれ垂直な主面、端面、及び側面と、上記主面、上記端面、及び上記側面を接続する頂部と、上記第１軸方向に積層された複数の内部電極と、を有する。
上記端部外部電極は、上記頂部上に位置する角部と、上記端面を覆い、上記端面から上記主面及び上記側面に延出するベース部と、上記ベース部から突出する突出部と、を有し、上記実装基板の上記接続電極に半田を介して接続される。
上記突出部は、上記主面上に位置し、上記角部から上記第２軸方向及び上記第３軸方向に延びるＬ字状の主面突出部を含む。
上記積層セラミック電子部品は、セラミック素体と、端部外部電極と、を含む。
上記セラミック素体は、相互に直交する第１軸、第２軸、及び第３軸にそれぞれ垂直な主面、端面、及び側面と、上記主面、上記端面、及び上記側面を接続する頂部と、上記第１軸方向に積層された複数の内部電極と、を有する。
上記端部外部電極は、上記頂部上に位置する角部と、上記端面を覆い、上記端面から上記主面及び上記側面に延出するベース部と、上記ベース部から突出する突出部と、を有し、上記実装基板の上記接続電極に半田を介して接続される。
上記突出部は、上記主面上に位置し、上記角部から上記第２軸方向及び上記第３軸方向に延びるＬ字状の主面突出部を含む。
【発明の効果】
【0011】
本発明の目的は、実装の際に半田にボイドが発生しにくい積層セラミック電子部品及び回路基板を提供することができる。
【図面の簡単な説明】
【0012】
【図1】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。
【図4A】上記積層セラミックコンデンサの実装過程を示す側面図である。
【図4B】上記積層セラミックコンデンサが実装された回路基板の側面図である。
【図5A】上記積層セラミックコンデンサを底面側から示す図である。
【図5B】上記積層セラミックコンデンサを側面側から示す図である。
【図5C】上記積層セラミックコンデンサを端面側から示す図である。
【図6】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
【図7】ステップＳ０２で得られるセラミック素体の斜視図である。
【図8A】ステップＳ３１を示す図である。
【図8B】ステップＳ３１を示す図である。
【図8C】ステップＳ３１を示す図である。
【図8D】ステップＳ３１を示す図である。
【図8E】ステップＳ３１を示す図である。
【図8F】ステップＳ３１を示す図である。
【図9A】ステップＳ３２を示す図である。
【図9B】ステップＳ３２を示す図である。
【図9C】ステップＳ３２を示す図である。
【図10】他の実施形態に係る積層セラミックコンデンサの斜視図である。
【発明を実施するための形態】
【0013】
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
【0014】
［積層セラミックコンデンサ１０の基本構成］
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。
【0015】
積層セラミックコンデンサ１０は、セラミック素体１１と、第１端部外部電極１３ａと、第２端部外部電極１３ｂと、を備える。セラミック素体１１の外面は、Ｘ軸に垂直な第１及び第２端面Ｅ１，Ｅ２と、Ｙ軸に垂直な第１及び第２側面Ｓ１，Ｓ２と、Ｚ軸に垂直な第１及び第２主面Ｍ１，Ｍ２と、を有する。
【0016】
セラミック素体１１は、略直方体状であり、８つの頂部１１ａ（図７等参照）を有する。つまり、セラミック素体１１の頂部１１ａは、端面Ｅ１，Ｅ２、側面Ｓ１，Ｓ２、及び主面Ｍ１，Ｍ２を接続している。セラミック素体１１は面取りされ、各頂部１１ａが丸みを帯びた曲面で構成されていることが好ましい。
【0017】
積層セラミックコンデンサ１０では、第１端部外部電極１３ａがセラミック素体１１の第１端面Ｅ１を覆い、第２端部外部電極１３ｂがセラミック素体１１の第２端面Ｅ２を覆っている。端部外部電極１３ａ，１３ｂは、セラミック素体１１を挟んでＸ軸方向に対向し、積層セラミックコンデンサ１０の端子として機能する。
【0018】
端部外部電極１３ａ，１３ｂは、セラミック素体１１の端面Ｅ１，Ｅ２から主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２に沿ってＸ軸方向内側にそれぞれ延出している。これにより、端部外部電極１３ａ，１３ｂでは、図２に示すＸ－Ｚ平面に平行な断面、及びＸ－Ｙ平面に平行な断面がいずれもＵ字状となっている。
【0019】
第１端部外部電極１３ａはセラミック素体１１の第１端面Ｅ１側の４つの頂部１１ａを覆い、第２端部外部電極１３ｂはセラミック素体１１の第２端面Ｅ２側の４つの頂部１１ａを覆っている。つまり、端部外部電極１３ａ，１３ｂはそれぞれ、セラミック素体１１の頂部１１ａ上に位置する４つの角部Ｋを含む。
【0020】
端部外部電極１３ａ，１３ｂは、高い導電性を有する材料によって形成される。具体的に、端部外部電極１３ａ，１３ｂは、例えば、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ｐｄ（パラジウム）、Ａｇ（銀）、及びＳｎ（錫）の少なくとも１つの元素を主成分とする金属や合金で形成することができる。
【0021】
端部外部電極１３ａ，１３ｂは、例えば、導電性金属ペーストを焼き付けた下地層と、下地層上に湿式メッキ法で形成したメッキ層と、で構成することができる。一例として、下地層は、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇのいずれか１つを主成分することができる。また、メッキ層は、Ｎｉ、Ｃｕ、Ｓｎ、Ｐｄ、Ａｇのいずれか１つを主成分とする単層又は複層構造に形成することができる。
【0022】
セラミック素体１１は、誘電体セラミックスで形成されている。セラミック素体１１は、誘電体セラミックスに覆われた複数の第１内部電極１２ａ及び複数の第２内部電極１２ｂを有する。複数の内部電極１２ａ，１２ｂは、いずれもＸ－Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に沿って交互に配置されている。
【0023】
セラミック素体１１には、内部電極１２ａ，１２ｂがセラミック層を挟んでＺ軸方向に対向する対向領域が形成されている。第１内部電極１２ａは、対向領域から第１端面Ｅ１に引き出され、第１端部外部電極１３ａに接続されている。第２内部電極１２ｂは、対向領域から第２端面Ｅ２に引き出され、第２端部外部電極１３ｂに接続されている。
【0024】
このような構成により、積層セラミックコンデンサ１０では、第１端部外部電極１３ａと第２端部外部電極１３ｂとの間に電圧が印加されると、内部電極１２ａ，１２ｂの対向領域において複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、端部外部電極１３ａ，１３ｂ間の電圧に応じた電荷が蓄えられる。
【0025】
セラミック素体１１では、内部電極１２ａ，１２ｂ間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。誘電体セラミックスは、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とすることができる。なお、ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３－αを含んでもよい。ペロブスカイト構造を有するセラミック材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含む材料が挙げられる。具体的には、例えば、Ｂａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)が挙げられる。
【0026】
なお、誘電体セラミックスは、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸マグネシウム（ＭｇＴｉＯ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）、ジルコン酸バリウム（ＢａＺｒＯ３）、酸化チタン（ＴｉＯ２）などの組成系でもよい。
【0027】
［端部外部電極１３ａ，１３ｂの詳細構成］
積層セラミックコンデンサ１０では、端部外部電極１３ａ，１３ｂがそれぞれ、ベース部１３１と、突出部１３２と、を有する。ベース部１３１は、セラミック素体１１の表面に沿って概ね平坦に形成されている。突出部１３２は、ベース部１３１よりも厚く形成され、ベース部１３１から厚み方向に突出している。
積層セラミックコンデンサ１０では、端部外部電極１３ａ，１３ｂがそれぞれ、ベース部１３１と、突出部１３２と、を有する。ベース部１３１は、セラミック素体１１の表面に沿って概ね平坦に形成されている。突出部１３２は、ベース部１３１よりも厚く形成され、ベース部１３１から厚み方向に突出している。
【0028】
より詳細に、各端部外部電極１３ａ，１３ｂのベース部１３１は、セラミック素体１１の端面Ｅ１，Ｅ２を覆い、端面Ｅ１，Ｅ２からそれぞれ主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２に延出している。また、各端部外部電極１３ａ，１３ｂの突出部１３２は、セラミック素体１１の各頂部１１ａ上に位置する角部Ｋを構成する。
【0029】
各端部外部電極１３ａ，１３ｂでは、突出部１３２が、第１側面Ｓ１側の位置と第２側面Ｓ２側の位置との２ヶ所に分けて設けられている。つまり、端部外部電極１３ａ，１３ｂに設けられた４ヶ所の突出部１３２はそれぞれ、セラミック素体１１におけるＺ軸方向に並ぶ２つの頂部１１ａとこれらをＺ軸方向に接続する稜部とを一括して覆っている。
【0030】
突出部１３２は、主面Ｍ１，Ｍ２上に位置する主面突出部１３２ｍと、側面Ｓ１，Ｓ２上に位置する側面突出部１３２ｓと、端面Ｅ１，Ｅ２上に位置する端面突出部１３２ｅと、を含む。主面突出部１３２ｍはＺ軸方向に突出し、側面突出部１３２ｓはＹ軸方向に突出し、端面突出部１３２ｅはＸ軸方向に突出している。
【0031】
各主面突出部１３２ｍは、角部ＫからＸ軸方向及びＹ軸方向に沿ってそれぞれ延び、Ｘ－Ｙ平面に沿ったＬ字状の平面形状を有する。なお、各主面突出部１３２ｍの平面形状は、主面Ｍ１，Ｍ２における頂部１１ａを含む隅部のＬ字状の輪郭に沿った形状であれば、厳密には「Ｌ」の字体と異なる見た目であってもＬ字状であるものとする。
【0032】
側面突出部１３２ｓ及び端面突出部１３２ｅは、それぞれ側面Ｓ１，Ｓ２及び端面Ｅ１，Ｅ２に沿ってＺ軸方向に延び、端部外部電極１３ａ，１３ｂのＺ軸方向に延びる４つの稜部を構成する。側面突出部１３２ｓ及び端面突出部１３２ｅはそれぞれ、Ｚ軸方向に対向する一対の主面突出部１３２ｍを側面Ｓ１，Ｓ２及び端面Ｅ１，Ｅ２に沿って接続する。
【0033】
つまり、各側面突出部１３２ｓは、対応する主面突出部１３２ｍから連続して設けられ、対応する主面突出部１３２ｍとＸ軸方向の寸法がほぼ等しい。同様に、各端面突出部１３２ｅは、対応する主面突出部１３２ｍから連続して設けられ、対応する主面突出部１３２ｍとＹ軸方向の寸法がほぼ等しい。
【0034】
図４Ａは、積層セラミックコンデンサ１０を用いた回路基板１００の製造過程を示す側面図である。回路基板１００は、半田Ｈを介して積層セラミックコンデンサ１０が実装される実装基板１１０を有する。実装基板１１０は、Ｘ－Ｙ平面に沿って延びる基材１１１と、基材１１１上に設けられた接続電極１１２と、を有する。
【0035】
実装基板１１０では、積層セラミックコンデンサ１０の端部外部電極１３ａ，１３ｂに対応する２つの接続電極１１２が設けられ、各接続電極１１２上にそれぞれ半田Ｈが配置される。積層セラミックコンデンサ１０は、セラミック素体１１の第２主面Ｍ２を実装基板１１０と対向させ、端部外部電極１３ａ，１３ｂの位置を接続電極１１２上の位置に合わせた状態で、実装基板１１０上に載置される。
【0036】
積層セラミックコンデンサ１０が載置された実装基板１１０をリフロー炉などで加熱することで、接続電極１１２上の半田Ｈを溶融させる。これにより、溶融状態の半田Ｈは、実装基板１１０の接続電極１１２、及び積層セラミックコンデンサ１０の端部外部電極１３ａ，１３ｂの表面に沿って濡れ広がる。
【0037】
具体的に、半田Ｈは、接続電極１１２と端部外部電極１３ａ，１３ｂとの間に濡れ広がり、更に端部外部電極１３ａ，１３ｂをＺ軸方向上方に濡れ上がる。そして、半田Ｈを室温に戻して凝固させることで、図４Ｂに示すように、積層セラミックコンデンサ１０が実装基板１１０に半田Ｈを介して接続された回路基板１００が得られる。
【0038】
回路基板１００では、半田Ｈにボイドが存在すると、積層セラミックコンデンサ１０と実装基板１１０との間で接続強度の低下や接続抵抗の上昇が生じる。また、ボイドが存在する半田Ｈでは、ボイドを起点としてクラックが発生しやすく、積層セラミックコンデンサ１０と実装基板１１０との間での接続不良が発生しやすくなる。
【0039】
更に、半田Ｈでは、ボイドの存在によって熱抵抗が増大する。このため、積層セラミックコンデンサ１０では、半田Ｈにボイドが存在することで、放熱性が不充分となり、使用時に過度に温度上昇することがある。これにより、積層セラミックコンデンサ１０では、機能の低下や損傷の発生などの問題が生じやすくなる。
【0040】
これに対し、積層セラミックコンデンサ１０では、端部外部電極１３ａ，１３ｂの突出部１３２の作用によって、溶融状態の半田Ｈが端部外部電極１３ａ，１３ｂに濡れ広がる過程で空気が混入しにくくなる。これにより、積層セラミックコンデンサ１０を用いた回路基板１００では、半田Ｈにボイドが発生しにくくなる。
【0041】
図５Ａ～５Ｃは、溶融状態の半田Ｈが端部外部電極１３ａ，１３ｂに濡れ広がる際の流れを、矢印を用いて模式的に示している。端部外部電極１３ａ，１３ｂでは、積層セラミックコンデンサ１０の底面を構成する第２主面Ｍ２上において接続電極１１２に向けてＺ軸方向下方に突出した主面突出部１３２ｍを起点として半田Ｈが濡れ広がる。
【0042】
半田Ｈが濡れ広がる起点として主面突出部１３２ｍを設けることで、端部外部電極１３ａ，１３ｂ上で濡れ広がる半田Ｈに所定の流れを形成することができる。これにより、半田Ｈが端部外部電極１３ａ，１３ｂ上の不特定の様々な位置から一斉に濡れ広がる際に生じやすい空気の取り込みを防止することができる。
【0043】
図５Ａは、積層セラミックコンデンサ１０を実装基板１１０と対向する底面を構成する第２主面Ｍ２側から示している。各端部外部電極１３ａ，１３ｂの主面Ｍ２上の領域では、半田Ｈが、Ｙ軸方向両側の主面突出部１３２ｍからベース部１３１にＸ軸及びＹ軸方向の内側に向けて濡れ広がる。
【0044】
このとき、端部外部電極１３ａ，１３ｂの第２主面Ｍ２上の領域では、Ｘ軸及びＹ軸方向の四隅にそれぞれ離間してＬ字状の主面突出部１３２ｍが配置されている。緻密な金属で形成された各主面突出部１３２ｍは、昇温しやすく、半田Ｈと充分に接することで蓄熱しやすいため、半田Ｈを迅速に溶融させて濡れ広がりの起点となる。このため、端部外部電極１３ａ，１３ｂの第２主面Ｍ２上の領域では、半田ＨにＸ軸及びＹ軸方向の外側に向けた流れが生じにくい。このため、端部外部電極１３ａ，１３ｂ上において半田Ｈが空気を取り込むことなくスムーズに濡れ広がる。
【0045】
このように、回路基板１００では、半田Ｈにおける積層セラミックコンデンサ１０と実装基板１１０との接続状態に最も大きく影響する端部外部電極１３ａ，１３ｂと接続電極１１２とに挟まれた部分にボイドが発生しにくい。これにより、半田Ｈにボイドが発生することによる接続信頼性や放熱性の低下を効果的に防止することができる。
【0046】
なお、端部外部電極１３ａ，１３ｂでは、Ｌ字状の主面突出部１３２ｍにおけるＸ軸方向に延びる部分の長さをＹ軸に沿った部分の長さよりも大きくすることで、半田ＨのＹ軸方向の濡れ広がりを制御しやすくなる。また、Ｌ字状の主面突出部１３２ｍにおけるＹ軸方向に延びる部分の長さをＸ軸に沿った部分の長さよりも大きくすることで、半田ＨのＸ軸方向の濡れ広がりを制御しやすくなる。
【0047】
図５Ｂは、積層セラミックコンデンサ１０を第２側面Ｓ２側から示している。各端部外部電極１３ａ，１３ｂの側面Ｓ１，Ｓ２上の領域では、半田Ｈが、Ｙ軸方向両側の主面突出部１３２ｍから側面突出部１３２ｓに沿ってＺ軸方向上方に濡れ上がりつつ、Ｘ軸方向の内側のベース部１３１に濡れ広がる。
【0048】
図５Ｃは、積層セラミックコンデンサ１０を第１端面Ｅ１側から示している。各端部外部電極１３ａ，１３ｂの端面Ｅ１，Ｅ２上の領域では、半田Ｈが、Ｙ軸方向両側の主面突出部１３２ｍから端面突出部１３２ｅに沿ってＺ軸方向上方に濡れ上がりつつ、Ｙ軸方向の内側のベース部１３１に濡れ広がる。
【0049】
このように、端部外部電極１３ａ，１３ｂの側面Ｓ１，Ｓ２上及び端面Ｅ１，Ｅ２上のいずれの領域においても、半田Ｈに所定の流れを形成することができる。これにより、端部外部電極１３ａ，１３ｂの周囲に濡れ上がった半田Ｈにもボイドが形成されにくくなるため、接続信頼性や放熱性の低下を更に効果的に防止することができる。
【0050】
なお、端部外部電極１３ａ，１３ｂの形状は、半田Ｈの適切な流れを形成可能なように適宜決定可能である。
【0051】
例えば、端部外部電極１３ａ，１３ｂの主面Ｍ１，Ｍ２上の部分について、ベース部１３１の厚みは、１０μｍ以上１１０μｍ以下であることが好ましく、一例として５０μｍとすることができる。また、主面突出部１３２ｍの厚みは、１３μｍ以上１６０μｍ以下であることが好ましく、一例として８０μｍとすることができる。更に、主面突出部１３２ｍのベース部１３１からの突出量は、３μｍ以上５０μｍ以下であることが好ましく、５μｍ以上３０μｍ以下であることが更に好ましい。
【0052】
また、端部外部電極１３ａ，１３ｂの側面Ｓ１，Ｓ２上の部分について、ベース部１３１の厚みは、１０μｍ以上１１０μｍ以下であることが好ましく、一例として５０μｍとすることができる。また、側面突出部１３２ｓの厚みは、１３μｍ以上１６０μｍ以下であることが好ましく、一例として８０μｍとすることができる。更に、側面突出部１３２ｓのベース部１３１からの突出量は、３μｍ以上５０μｍ以下であることが好ましく、５μｍ以上３０μｍ以下であることが更に好ましい。
【0053】
更に、端部外部電極１３ａ，１３ｂの端面Ｅ１，Ｅ２上の部分について、ベース部１３１の厚みは、１５μｍ以上１２５μｍ以下であることが好ましく、一例として６０μｍとすることができる。また、端面突出部１３２ｅの厚みは、１８μｍ以上１７５μｍ以下であることが好ましく、一例として９０μｍとすることができる。更に、端面突出部１３２ｅのベース部１３１からの突出量は、３μｍ以上５０μｍ以下であることが好ましく、５μｍ以上３０μｍ以下であることが更に好ましい。
【0054】
なお、端部外部電極１３ａ，１３ｂにおける各面（主面Ｍ１，Ｍ２、側面Ｓ１，Ｓ２、及び端面Ｅ１，Ｅ２）上の各部分の厚みは、例えば、各面に垂直な方向から見たときに各部分の占める２次元領域の重心となる位置で測定することができる。
【0055】
加えて、Ｘ軸方向の寸法が１３７０μｍで、Ｙ軸方向の寸法が８００μｍの積層セラミックコンデンサ１０における主面突出部１３２ｍでは、Ｘ軸方向の寸法が１００μｍ以上２５０μｍ以下であることが好ましく、Ｙ軸方向の寸法が５０μｍ以上２５０μｍ以下であることが好ましい。
【0056】
［積層セラミックコンデンサ１０の製造方法］
図６は、本実施形態に係る積層セラミックコンデンサ１０の製造方法の一例を示すフローチャートである。図７～９Ｃは、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図６に沿って、図７～９Ｃを適宜参照しながら説明する。
図６は、本実施形態に係る積層セラミックコンデンサ１０の製造方法の一例を示すフローチャートである。図７～９Ｃは、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図６に沿って、図７～９Ｃを適宜参照しながら説明する。
【0057】
（ステップＳ０１：セラミック素体作製）
ステップＳ０１では、未焼成のセラミック素体１１を作製する。未焼成のセラミック素体１１は、複数のセラミックシートをＺ軸方向に積層して熱圧着することにより得られる。セラミックシートに予め所定のパターンの導電性金属ペーストを印刷しておくことにより、内部電極１２ａ，１２ｂを配置することができる。
ステップＳ０１では、未焼成のセラミック素体１１を作製する。未焼成のセラミック素体１１は、複数のセラミックシートをＺ軸方向に積層して熱圧着することにより得られる。セラミックシートに予め所定のパターンの導電性金属ペーストを印刷しておくことにより、内部電極１２ａ，１２ｂを配置することができる。
【0058】
セラミックシートは、セラミックスラリーをシート状に成形した未焼成の誘電体グリーンシートである。セラミックシートは、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックスラリーの成分は、所定の組成のセラミック素体１１が得られるように調整される。
【0059】
（ステップＳ０２：焼成）
ステップＳ０２では、ステップＳ０１で得られた未焼成のセラミック素体１１を焼成する。これにより、セラミック素体１１が焼結し、図７に示すセラミック素体１１が得られる。セラミック素体１１の焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。セラミック素体１１の焼成条件は、適宜決定可能である。
ステップＳ０２では、ステップＳ０１で得られた未焼成のセラミック素体１１を焼成する。これにより、セラミック素体１１が焼結し、図７に示すセラミック素体１１が得られる。セラミック素体１１の焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。セラミック素体１１の焼成条件は、適宜決定可能である。
【0060】
（ステップＳ０３：端部外部電極形成）
ステップＳ０３では、ステップ０２で得られたセラミック素体１１に端部外部電極１３ａ，１３ｂを形成する。これにより、図１～３に示す積層セラミックコンデンサ１０が完成する。ステップＳ０３には、ステップＳ３１、ステップＳ３２、ステップＳ３３、及びステップＳ３４の４つの工程が含まれる。
ステップＳ０３では、ステップ０２で得られたセラミック素体１１に端部外部電極１３ａ，１３ｂを形成する。これにより、図１～３に示す積層セラミックコンデンサ１０が完成する。ステップＳ０３には、ステップＳ３１、ステップＳ３２、ステップＳ３３、及びステップＳ３４の４つの工程が含まれる。
【0061】
（ステップＳ３１：第１下地層形成）
ステップＳ３１では、セラミック素体１１に、端部外部電極１３ａ，１３ｂの下地層を構成する第１下地層Ｌ１を形成する。第１下地層Ｌ１は、端部外部電極１３ａ，１３ｂの突出部１３２に対応する位置に設けられる。ステップＳ３１における第１下地層Ｌ１の形成には、導電性金属ペーストＰを用いる。
ステップＳ３１では、セラミック素体１１に、端部外部電極１３ａ，１３ｂの下地層を構成する第１下地層Ｌ１を形成する。第１下地層Ｌ１は、端部外部電極１３ａ，１３ｂの突出部１３２に対応する位置に設けられる。ステップＳ３１における第１下地層Ｌ１の形成には、導電性金属ペーストＰを用いる。
【0062】
図８Ａ～図８Ｆは、ステップＳ３１においてセラミック素体１１に第１下地層Ｌ１を形成する過程を示している。まず、図８Ａに示すように、間隔をあけて２ヶ所に配置した導電性金属ペーストＰに、セラミック素体１１の第２側面Ｓ２を浸漬させる。これにより、セラミック素体１１の第２側面Ｓ２に導電性金属ペーストＰが付着することで、図８Ｂに示すように、第１下地層Ｌ１の一部としての中間体膜Ｌ１ａが形成される。
【0063】
そして、同様に、図８Ｃに示すように、セラミック素体１１の第１側面Ｓ１を導電性金属ペーストＰに浸漬することで、セラミック素体１１の第１側面Ｓ１にも第１下地層Ｌ１の一部としての中間体膜Ｌ１ａが形成される。これにより、セラミック素体１１の表面における４ヶ所に中間体膜Ｌ１ａが形成される。
【0064】
次に、図８Ｄに示すように、間隔をあけて２ヶ所に配置した導電性金属ペーストＰに、セラミック素体１１の第１端面Ｅ１を浸漬させる。これにより、セラミック素体１１の第１端面Ｅ１に導電性金属ペーストＰが付着するとともに、中間体膜Ｌ１ａを構成する導電性金属ペーストＰと一体となって、図８Ｅに示すように、Ｌ字状の第１下地層Ｌ１が形成される。
【0065】
そして、同様に、図８Ｆに示すように、セラミック素体１１の第２端面Ｅ２を導電性金属ペーストＰに浸漬することで、第２端面Ｅ２側においてもＬ字状の第１下地層Ｌ１が形成される。これにより、セラミック素体１１の表面における４ヶ所に第１下地層Ｌ１が形成される。
【0066】
なお、ステップＳ３１の条件は、適宜決定可能である。例えば、導電性金属ペーストＰの粘度は、３２０ＰＳとすることができる。セラミック素体１１の導電性金属ペーストＰへの浸漬時間は、１．５秒とすることができる。また、浸漬後における第１下地層Ｌ１は、所定の条件で乾燥させることができる。
【0067】
（ステップＳ３２：第２下地層形成）
ステップＳ３２では、第１下地層Ｌ１が形成されたセラミック素体１１に、第１下地層Ｌ１とともに端部外部電極１３ａ，１３ｂの下地層を構成する第２下地層Ｌ２を形成する。第２下地層Ｌ２は、端部外部電極１３ａ，１３ｂの全体にわたって設けられる。ステップＳ３２における第２下地層Ｌ２の形成にも、導電性金属ペーストＰを用いる。
ステップＳ３２では、第１下地層Ｌ１が形成されたセラミック素体１１に、第１下地層Ｌ１とともに端部外部電極１３ａ，１３ｂの下地層を構成する第２下地層Ｌ２を形成する。第２下地層Ｌ２は、端部外部電極１３ａ，１３ｂの全体にわたって設けられる。ステップＳ３２における第２下地層Ｌ２の形成にも、導電性金属ペーストＰを用いる。
【0068】
図９Ａ～９Ｃは、ステップＳ３２においてセラミック素体１１に第２下地層Ｌ２を形成する過程を示している。まず、図９Ａに示すように、セラミック素体１１を第１端面Ｅ１側から第１下地層Ｌ１が沈む位置まで導電性金属ペーストＰに浸漬させ、セラミック素体１１及び第１下地層Ｌ１上に導電性金属ペーストＰを付着させる。
【0069】
これにより、図９Ｂに示すように、セラミック素体１１の第１端面Ｅ１側を第１下地層Ｌ１の上から被覆する第２下地層Ｌ２が形成される。セラミック素体１１に形成された下地層Ｌ１，Ｌ２では、第２下地層Ｌ２のみの部分がベース部１３１に対応し、下地層Ｌ１，Ｌ２が重なっている部分が突出部１３２に対応する。
【0070】
そして、同様に、図９Ｃに示すように、セラミック素体１１を第２端面Ｅ２側から第１下地層Ｌ１が沈む位置まで導電性金属ペーストＰに浸漬させることで、第２端面Ｅ２側にも第１端面Ｅ１側と同様に第２下地層Ｌ２が形成される。これにより、端部外部電極１３ａ，１３ｂのベース部１３１及び突出部１３２の外形が得られる。
【0071】
なお、ステップＳ３２の条件は、適宜決定可能である。例えば、導電性金属ペーストＰの粘度は、３２０ＰＳとすることができる。セラミック素体１１の導電性金属ペーストＰへの浸漬時間は、１．５秒とすることができる。また、浸漬後における第２下地層Ｌ２は、所定の条件で乾燥させることができる。
【0072】
（ステップＳ３３：焼き付け）
ステップＳ３３では、セラミック素体１１に形成された下地層Ｌ１，Ｌ２を加熱処理により焼き付ける。なお、ステップＳ３１，Ｓ３２をステップＳ０２の前に実施することで、ステップＳ０２でのセラミック素体１１の焼成とステップＳ３３の下地層Ｌ１，Ｌ２の焼き付けとを１回の加熱処理で行うこともできる。
ステップＳ３３では、セラミック素体１１に形成された下地層Ｌ１，Ｌ２を加熱処理により焼き付ける。なお、ステップＳ３１，Ｓ３２をステップＳ０２の前に実施することで、ステップＳ０２でのセラミック素体１１の焼成とステップＳ３３の下地層Ｌ１，Ｌ２の焼き付けとを１回の加熱処理で行うこともできる。
【0073】
（ステップＳ３４：メッキ層形成）
ステップＳ３４では、セラミック素体１１に焼き付けられた下地層Ｌ１，Ｌ２上に湿式メッキ処理によってメッキ層を形成する。これにより、端部外部電極１３ａ，１３ｂが完成する。湿式メッキ処理によって均一な厚みのメッキ層が形成されるため、端部外部電極１３ａ，１３ｂには上記のような下地層Ｌ１，Ｌ２の形状が維持される。
ステップＳ３４では、セラミック素体１１に焼き付けられた下地層Ｌ１，Ｌ２上に湿式メッキ処理によってメッキ層を形成する。これにより、端部外部電極１３ａ，１３ｂが完成する。湿式メッキ処理によって均一な厚みのメッキ層が形成されるため、端部外部電極１３ａ，１３ｂには上記のような下地層Ｌ１，Ｌ２の形状が維持される。
【0074】
（変形例）
上述した製造方法は、本実施形態の積層セラミックコンデンサ１０の構成が得られる限りにおいて様々に変更可能である。例えば、端部外部電極１３ａ，１３ｂの形成方法は、ベース部１３１及び突出部１３２を形成可能であれば、上記のような第１及び第２下地層Ｌ１，Ｌ２を形成する手法に限定されない。
上述した製造方法は、本実施形態の積層セラミックコンデンサ１０の構成が得られる限りにおいて様々に変更可能である。例えば、端部外部電極１３ａ，１３ｂの形成方法は、ベース部１３１及び突出部１３２を形成可能であれば、上記のような第１及び第２下地層Ｌ１，Ｌ２を形成する手法に限定されない。
【0075】
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【0076】
例えば、端部外部電極１３ａ，１３ｂの突出部１３２は、少なくとも主面突出部１３２ｍを含んでいればよく、側面突出部１３２ｓ及び端面突出部１３２ｅの少なくとも一方を含んでいなくてもよい。この場合にも、半田Ｈにボイドが発生することによる接続信頼性や放熱性の低下を抑制することができる。また、突出部１３２は、Ｘ軸及びＹ軸方向の四隅のすべてに設けられていることが好ましいが、少なくとも一隅に設けられていればよい。
【0077】
また、本実施形態に係る積層セラミックコンデンサは、２端子型に限定されず、３端子型に構成することもできる。図１０，１１は、３端子型の積層セラミックコンデンサ１０ａを示している。積層セラミックコンデンサ１０ａは、セラミック素体１１のＸ軸方向の中央部に設けられた中央外部電極１４が設けられている。
【0078】
中央外部電極１４は、セラミック素体１１の主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２に沿って全周にわたって設けられている。積層セラミックコンデンサ１０ａでは、第１内部電極１２ａがいずれも端部外部電極１３ａ，１３ｂに接続され、第２内部電極１２ｂがいずれも中央外部電極１４に接続されている。
【0079】
積層セラミックコンデンサ１０ａでは、中央外部電極１４の主面Ｍ１，Ｍ２上の厚みが、主面突出部１３２ｍの主面Ｍ１，Ｍ２上の厚みよりも小さいことが好ましい。これにより、実装時における上記のような主面突出部１３２ｍを起点とする半田Ｈの流れの形成が中央外部電極１４の存在によって妨げられにくくなる。
【0080】
また、積層セラミックコンデンサ１０ａでは、中央外部電極１４の主面Ｍ１，Ｍ２上の厚みが、ベース部１３１の主面Ｍ１，Ｍ２上の厚みよりも大きいことが好ましい。これにより、積層セラミックコンデンサ１０ａでは、実装の際に実装基板１１０の接続電極１１２上の半田Ｈに対して中央外部電極１４をより確実に接触させることができる。
【0081】
なお、３端子型の積層セラミックコンデンサ１０ａは、中央外部電極１４がセラミック素体１１の主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２に沿って全周にわたって設けられている構成に限定されない。例えば、積層セラミックコンデンサ１０ａでは、中央外部電極１４がセラミック素体１１の主面Ｍ１，Ｍ２上においてＹ軸方向に離間していてもよい。
【0082】
更に、本発明は、積層セラミックコンデンサのみならず、端部外部電極を有する積層セラミック電子部品全般に適用可能である。本発明を適用可能な積層セラミック電子部品としては、積層セラミックコンデンサ以外に、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
【符号の説明】
【0083】
１０…積層セラミックコンデンサ
１１…セラミック素体
１１ａ…頂部
１２ａ，１２ｂ…内部電極
１３ａ，１３ｂ…端部外部電極
１３１…ベース部
１３２…突出部
１３２ｍ…主面突出部
１３２ｓ…側面突出部
１３２ｅ…端面突出部
Ｍ１，Ｍ２…主面
Ｓ１，Ｓ２…側面
Ｅ１，Ｅ２…端面
Ｋ…角部
１１…セラミック素体
１１ａ…頂部
１２ａ，１２ｂ…内部電極
１３ａ，１３ｂ…端部外部電極
１３１…ベース部
１３２…突出部
１３２ｍ…主面突出部
１３２ｓ…側面突出部
１３２ｅ…端面突出部
Ｍ１，Ｍ２…主面
Ｓ１，Ｓ２…側面
Ｅ１，Ｅ２…端面
Ｋ…角部
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図9A】
【図9B】
【図9C】
【図10】
【図11】