特開 2022-149217 電流検出装置、電源装置、及び電流検出方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022149217

(43)【公開日】2022-10-06

(54)【発明の名称】電流検出装置、電源装置、及び電流検出方法

(51)【国際特許分類】

   G01R 19/00 20060101AFI20220929BHJP

   H02M 3/155 20060101ALI20220929BHJP

【ＦＩ】

G01R19/00 N

H02M3/155 H

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021051267

(22)【出願日】2021-03-25

(71)【出願人】

【識別番号】000002037

【氏名又は名称】新電元工業株式会社

(74)【代理人】

【識別番号】100106909

【弁理士】

【氏名又は名称】棚井 澄雄

(74)【代理人】

【識別番号】100149548

【弁理士】

【氏名又は名称】松沼 泰史

(74)【代理人】

【識別番号】100160093

【弁理士】

【氏名又は名称】小室 敏雄

(72)【発明者】

【氏名】角本 茂生

【テーマコード（参考）】

2G035

5H730

【Ｆターム（参考）】

2G035AA05

2G035AB02

2G035AC02

2G035AD00

2G035AD03

2G035AD10

2G035AD11

2G035AD14

2G035AD18

2G035AD19

2G035AD20

2G035AD27

2G035AD28

2G035AD47

5H730AA20

5H730AS05

5H730BB13

5H730DD04

5H730EE59

5H730FD01

5H730FD38

5H730FD48

5H730FF09

5H730FG01

5H730FG26

(57)【要約】

【課題】スイッチング部を間欠動作させる場合であっても、高精度に電流を検出する。
【解決手段】電流検出装置は、第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルと、第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルと、リセット機能を有し、前記第１のロゴスキーコイルの出力を積分して第１検出信号を出力する第１積分回路と、リセット機能を有し、前記第２のロゴスキーコイルの出力を積分して第２検出信号を出力する第２積分回路と、前記第１検出信号と前記第２検出信号とに基づいて、前記スイッチング部に流れる電流を検出する検出処理部と、前記スイッチング部を間欠的に動作させる間欠動作モードである場合に、前記第１のスイッチング素子及び前記第２のスイッチング素子の両方を非導通状態にする停止期間に、前記第１積分回路及び前記第２積分回路をリセット状態に固定するリセット生成部とを備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有し、電源装置を動作させるスイッチング部に流れる電流を検出する電流検出装置であって、
前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルと、
前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルと、
リセット機能を有し、前記第１のロゴスキーコイルの出力を積分して第１検出信号を出力する第１積分回路と、
リセット機能を有し、前記第２のロゴスキーコイルの出力を積分して第２検出信号を出力する第２積分回路と、
前記第１検出信号と前記第２検出信号とに基づいて、前記スイッチング部に流れる電流を検出する検出処理部と、
前記スイッチング部を間欠的に動作させる間欠動作モードである場合に、前記第１のスイッチング素子及び前記第２のスイッチング素子の両方を非導通状態にする停止期間に、前記第１積分回路及び前記第２積分回路をリセット状態に固定するリセット生成部と
を備えることを特徴とする電流検出装置。

【請求項2】

前記リセット生成部は、連続した周期的に前記第１のスイッチング素子及び前記第２のスイッチング素子を交互に導通状態にする連続動作モードである場合に、前記第１のスイッチング素子が導通状態になる前に前記第１積分回路をリセットし、前記第１のスイッチング素子が導通状態になる期間をリセット解除状態にする第１リセット信号と、前記第２のスイッチング素子が導通状態になる前に前記第２積分回路をリセットし、前記第２のスイッチング素子が導通状態になる期間をリセット解除状態にする第２リセット信号とを生成する
ことを特徴とする請求項１に記載の電流検出装置。

【請求項3】

前記リセット生成部は、前記第１のスイッチング素子を導通状態にする第１制御信号、及び前記第２のスイッチング素子を導通状態にする第２制御信号に基づいて、前記第１リセット信号及び前記第２リセット信号を生成する
ことを特徴とする請求項２に記載の電流検出装置。

【請求項4】

前記リセット生成部は、前記間欠動作モードの前記停止期間に、前記第１リセット信号をリセット状態にする第１リセットスイッチと、前記第２リセット信号をリセット状態にする第２リセットスイッチとを備える
ことを特徴とする請求項２又は請求項３に記載の電流検出装置。

【請求項5】

請求項１から請求項４のいずれか一項に記載の電流検出装置と、
前記スイッチング部と、
前記電流検出装置が検出した電流値に基づいて、前記スイッチング部を制御する電源制御部と
を備えることを特徴とする電源装置。

【請求項6】

前記電源制御部は、
前記電流値が所定の電流値以下である場合に、前記間欠動作モードにする
ことを特徴とする請求項５に記載の電源装置。

【請求項7】

直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有し、電源装置を動作させるスイッチング部に流れる電流を検出する電流検出方法であって、
リセット機能を有する第１積分回路が、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルの出力を積分して第１検出信号を出力する第１積分ステップと、
リセット機能を有する第２積分回路が、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルの出力を積分して第２検出信号を出力する第２積分ステップと、
検出処理部が、前記第１検出信号と前記第２検出信号とに基づいて、前記スイッチング部に流れる電流を検出する検出処理ステップと、
リセット生成部が、前記スイッチング部を間欠的に動作させる間欠動作モードである場合に、前記第１のスイッチング素子及び前記第２のスイッチング素子の両方を非導通状態にする停止期間に、前記第１積分回路及び前記第２積分回路をリセット状態に固定するリセット生成ステップと
を含むことを特徴とする電流検出方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電流検出装置、電源装置、及び電流検出方法に関する。

【背景技術】

【0002】

近年、ロゴスキーコイルを使用した電流を検出する電流検出装置が知られている（特許文献１を参照）。このような電流検出装置では、ロゴスキーコイルの出力を積分して、電流を検出している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】再公表ＷＯ２０１７／１５０７２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、上述した従来の電流検出装置では、正確に電流を検出するためには、電流の検出前に、積分回路をリセットする必要がある。従来の電流検出装置を、例えば、ＤＣ－ＤＣコンバータなどのスイッチング部を備える電源装置に使用する場合には、スイッチングのサイクルごとに積分回路をリセットしており、スイッチング部の制御信号に基づいて、リセット信号を生成していた。
しかしながら、従来の電流検出装置では、例えば、電源装置が低負荷時にスイッチング部を間欠動作させる場合に、間欠により動作が停止している期間にリセットがかからずに、積分回路にオフセット電圧が生じて、検出する電流値の精度が低下することがあった。

【0005】

本発明は、上記問題を解決すべくなされたもので、その目的は、スイッチング部を間欠動作させる場合であっても、高精度に電流を検出することができる電流検出装置、電源装置、及び電流検出方法を提供することにある。

【課題を解決するための手段】

【0006】

上記問題を解決するために、本発明の一態様は、直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有し、電源装置を動作させるスイッチング部に流れる電流を検出する電流検出装置であって、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルと、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルと、リセット機能を有し、前記第１のロゴスキーコイルの出力を積分して第１検出信号を出力する第１積分回路と、リセット機能を有し、前記第２のロゴスキーコイルの出力を積分して第２検出信号を出力する第２積分回路と、前記第１検出信号と前記第２検出信号とに基づいて、前記スイッチング部に流れる電流を検出する検出処理部と、前記スイッチング部を間欠的に動作させる間欠動作モードである場合に、前記第１のスイッチング素子及び前記第２のスイッチング素子の両方を非導通状態にする停止期間に、前記第１積分回路及び前記第２積分回路をリセット状態に固定するリセット生成部とを備えることを特徴とする電流検出装置である。

【0007】

また、本発明の一態様は、上記の電流検出装置において、前記リセット生成部は、連続した周期的に前記第１のスイッチング素子及び前記第２のスイッチング素子を交互に導通状態にする連続動作モードである場合に、前記第１のスイッチング素子が導通状態になる前に前記第１積分回路をリセットし、前記第１のスイッチング素子が導通状態になる期間をリセット解除状態にする第１リセット信号と、前記第２のスイッチング素子が導通状態になる前に前記第２積分回路をリセットし、前記第２のスイッチング素子が導通状態になる期間をリセット解除状態にする第２リセット信号とを生成することを特徴とする。

【0008】

また、本発明の一態様は、上記の電流検出装置において、前記リセット生成部は、前記第１のスイッチング素子を導通状態にする第１制御信号、及び前記第２のスイッチング素子を導通状態にする第２制御信号に基づいて、前記第１リセット信号及び前記第２リセット信号を生成することを特徴とする。

【0009】

また、本発明の一態様は、上記の電流検出装置において、前記リセット生成部は、前記間欠動作モードの前記停止期間に、前記第１リセット信号をリセット状態にする第１リセットスイッチと、前記第２リセット信号をリセット状態にする第２リセットスイッチとを備えることを特徴とする。

【0010】

また、本発明の一態様は、上記に記載の電流検出装置と、前記スイッチング部と、前記電流検出装置が検出した電流値に基づいて、前記スイッチング部を制御する電源制御部とを備えることを特徴とする電源装置である。

【0011】

また、本発明の一態様は、上記の電源装置において、前記電源制御部は、前記電流値が所定の電流値以下である場合に、前記間欠動作モードにすることを特徴とする。

【0012】

また、本発明の一態様は、直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有し、電源装置を動作させるスイッチング部に流れる電流を検出する電流検出方法であって、リセット機能を有する第１積分回路が、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルの出力を積分して第１検出信号を出力する第１積分ステップと、リセット機能を有する第２積分回路が、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルの出力を積分して第２検出信号を出力する第２積分ステップと、検出処理部が、前記第１検出信号と前記第２検出信号とに基づいて、前記スイッチング部に流れる電流を検出する検出処理ステップと、リセット生成部が、前記スイッチング部を間欠的に動作させる間欠動作モードである場合に、前記第１のスイッチング素子及び前記第２のスイッチング素子の両方を非導通状態にする停止期間に、前記第１積分回路及び前記第２積分回路をリセット状態に固定するリセット生成ステップとを含むことを特徴とする電流検出方法である。

【発明の効果】

【0013】

本発明によれば、リセット機能を有する第１積分回路が、第１のロゴスキーコイルの出力を積分して第１検出信号を出力し、リセット機能を有する第２積分回路が、第２のロゴスキーコイルの出力を積分して第２検出信号を出力する。検出処理部が、第１検出信号と第２検出信号とに基づいて、スイッチング部に流れる電流を検出する。リセット生成部が、スイッチング部を間欠的に動作させる間欠動作モードである場合に、第１のスイッチング素子及び第２のスイッチング素子の両方を非導通状態にする停止期間に、第１積分回路及び第２積分回路をリセット状態に固定する。間欠動作モードの停止期間に、第１積分回路及び第２積分回路をリセット状態に固定するため、電流検出装置は、第１積分回路及び第２積分回路のオフセット電圧による影響を低減することができる。よって、電流検出装置は、スイッチング部を間欠動作させる場合であっても、高精度に電流を検出することができる。

【図面の簡単な説明】

【0014】

【図1】本実施形態による電源装置の一例を示すブロック図である。

【図2】本実施形態による電流検出装置の一例を示すブロック図である。

【図3】本実施形態における積分回路の一例を示す回路図である。

【図4】本実施形態による電源装置の動作モードの切り替え処理の一例を示すフローチャートである。

【図5】本実施形態による電源装置の動作モードの切り替え処理及び電流検出処理を説明する図である。

【図6】本実施形態による電流検出装置の動作の一例を示すフローチャートである。

【図7】本実施形態による電流検出装置の動作の一例を示すタイミングチャートである。

【発明を実施するための形態】

【0015】

以下、本発明の一実施形態による電流検出装置、電源装置、及び電流検出方法について、図面を参照して説明する。

【0016】

図１は、本実施形態による電源装置１の一例を示すブロック図である。
図１に示すように、電源装置１は、スイッチング素子（２１、２２）と、ロゴスキーコイル（１１、１２）と、検出処理部１３と、コンデンサ（１４、１６）と、コイル１５と、抵抗（１７、１８、２３、２４）と、制御ＩＣ（Integrated Circuit）３０とを備える。

【0017】

また、電源装置１は、例えば、ＤＣ－ＤＣコンバータなどのスイッチング電源装置であり、電源供給線Ｌ１と、グランド線Ｌ２と、電源出力線Ｌ３とを有している。
電源供給線Ｌ１は、例えば、バッテリなどの直流電源から直流電力が供給される電源線であり、グランド線Ｌ２は、グラウンドに接地されている接地電源線である。また、電源出力線Ｌ３は、電源供給線Ｌ１に供給された直流電力を変換した直流電力を出力する出力線である。

【0018】

コンデンサ１４は、電源供給線Ｌ１とグランド線Ｌ２との間に接続され、電源供給線Ｌ１とグランド線Ｌ２との間の直流電圧を平滑化する平滑コンデンサである。
スイッチング素子２１（第１のスイッチング素子の一例）と、スイッチング素子２２（第２のスイッチング素子の一例）とは、電源供給線Ｌ１とグランド線Ｌ２との間に直列に接続され、電源装置１を動作させるスイッチング部２０を構成している。

【0019】

スイッチング素子２１は、例えば、Ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、ソース端子がノードＮ１に、ドレイン端子が電源供給線Ｌ１に、ゲート端子（制御端子）が制御信号Ｇ１の信号線に、それぞれ接続されている。スイッチング素子２１は、Ｈｉｇｈ（ハイ）側のスイッチング素子である。

【0020】

スイッチング素子２２は、例えば、Ｎ型ＭＯＳＦＥＴであり、ソース端子がグランド線Ｌ２に、ドレイン端子がノードＮ１に、ゲート端子（制御端子）が制御信号Ｇ２の信号線に、それぞれ接続されている。スイッチング素子２１は、Ｌｏｗ（ロウ）側のスイッチング素子である。
スイッチング素子２１とスイッチング素子２２とは、後述するスイッチング部２０を構成する。

【0021】

ロゴスキーコイル１１（第１のロゴスキーコイルの一例）は、例えば、電源供給線Ｌ１からスイッチング素子２１に電流が流れる経路に接続され、スイッチング素子２１に流れる電流を検出する。
ロゴスキーコイル１２（第２のロゴスキーコイルの一例）は、例えば、スイッチング素子２２からグランド線Ｌ２に電流が流れる経路に接続され、スイッチング素子２２に流れる電流を検出する。

【0022】

コイル１５は、チョッパ回路に用いられるコイルであり、ノードＮ１と電源出力線Ｌ３との間に接続されている。
コンデンサ１６は、電源出力線Ｌ３とグランド線Ｌ２との間に接続され、電源装置１が出力する直流電圧を平滑化する平滑コンデンサである。
なお、スイッチング部２０（スイッチング素子２１及びスイッチング素子２２）と、コイル１５と、コンデンサ１６とは、降圧チョッパ回路として機能する。

【0023】

抵抗１７及び抵抗１８は、電源出力線Ｌ３とグランド線Ｌ２との間に直列に接続され、電源装置１の出力電圧を抵抗分圧したノードＮ２の電圧を、制御ＩＣに供給する。抵抗１７は、電源出力線Ｌ３とノードＮ２との間に接続され、抵抗１８は、ノードＮ２とグランド線Ｌ２との間に接続されている。

【0024】

検出処理部１３は、ロゴスキーコイル１１の出力を積分した検出信号（第１検出信号）と、ロゴスキーコイル１２の出力を積分した検出信号（第２検出信号）とに基づいて、スイッチング部２０に流れる電流を検出する。検出処理部１３は、検出した電流値を検出電流値ＩＦＢとして、制御ＩＣ３０に出力する。なお、検出処理部１３の構成の詳細については、図２を参照して後述する。

【0025】

制御ＩＣ３０は、例えば、ＣＰＵ（Central Processing Unit）を含むプロセッサなどのＬＳＩであり、電源装置１を統括的に制御する。制御ＩＣ３０は、ノードＮ２の電圧（検出電圧）と、上述した検出処理部１３が検出した検出電流値ＩＦＢとに基づいて、スイッチング部２０を制御する制御信号（Ｇ１、Ｇ２）を出力する。

【0026】

制御ＩＣ３０が出力する制御信号Ｇ１は、抵抗２３を介して、スイッチング素子２１のゲート端子に供給される。また、制御ＩＣ３０が出力する制御信号Ｇ２は、抵抗２４を介して、スイッチング素子２２のゲート端子に供給される。
また、制御ＩＣ３０は、後述する積分回路４０（４０－１、４０－２）のリセット信号を生成する。なお、制御ＩＣ３０の構成の詳細については、図２を参照して後述する。

【0027】

また、本実施形態において、制御ＩＣ３０の一部と、ロゴスキーコイル１１と、ロゴスキーコイル１２と、検出処理部１３とは、電流検出装置１０に対応する。
次に、図２を参照して、電流検出装置１０の詳細な構成について説明する。

【0028】

図２は、本実施形態による電流検出装置１０の一例を示すブロック図である。
図２に示すように、電流検出装置１０は、ロゴスキーコイル１１と、ロゴスキーコイル１２と、検出処理部１３と、リセット生成部５０とを備える。なお、リセット生成部５０は、制御ＩＣ３０の一部である。

【0029】

ロゴスキーコイル１１は、スイッチング部２０のＨｉｇｈ側のスイッチング素子２１に流れる電流を検出するための出力を検出処理部１３に供給する。また、ロゴスキーコイル１２は、スイッチング部２０のＬｏｗ側のスイッチング素子２２に流れる電流を検出するための出力を検出処理部１３に供給する。

【0030】

検出処理部１３は、積分回路４０－１と、積分回路４０－２と、加算器１３１とを備える。
なお本実施形態において、積分回路４０－１と積分回路４０－２とは、同一の構成であり、電源装置１（電流検出装置１０）が備える任意の積分回路を示す場合、又は特に区別しない場合には、積分回路４０として説明する。

【0031】

積分回路４０－１（第１積分回路の一例）は、リセット機能を有し、ロゴスキーコイル１１の出力を積分して検出信号（第１検出信号）を出力する。
また、積分回路４０－２（第２積分回路の一例）は、リセット機能を有し、ロゴスキーコイル１２の出力を積分して検出信号（第２検出信号）を出力する。
ここで、図３を参照して、積分回路４０の詳細な構成について説明する。

【0032】

図３は、本実施形態における積分回路４０の一例を示す回路図である。
図３に示すように、積分回路４０は、抵抗４１と、オペアンプ４２と、コンデンサ４３と、スイッチ４４とを備えている。
抵抗４１は、ロゴスキーコイル１１（１２）の一端とオペアンプ４２の反転入力端子との間に接続されている。また、コンデンサ４３は、オペアンプ４２の反転入力端子（ノードＮ５）と、オペアンプ４２の出力端子（ノードＮ６）との間に接続されている。

【0033】

オペアンプ４２は、抵抗４１及びコンデンサ４３が接続されることにより、積分回路として機能する。オペアンプ４２は、反転入力端子に抵抗４１を介してロゴスキーコイル１１（１２）の一端が接続され、非反転入力にロゴスキーコイル１１（１２）の他端が接続されている。オペアンプ４２は、ロゴスキーコイル１１（１２）の出力を入力信号（ＩＮ）とし、ロゴスキーコイル１１（１２）の出力を積分した出力信号（ＯＵＴ）を出力する。なお、積分回路４０－１の出力信号（ＯＵＴ）が上述した第１の検出信号に対応し、積分回路４０－２の出力信号（ＯＵＴ）が上述した第２の検出信号に対応する。

【0034】

スイッチ４４は、コンデンサ４３と並列に、オペアンプ４２の反転入力端子（ノードＮ４）と、オペアンプ４２の出力端子（ノードＮ５）との間に接続されている。スイッチ４４は、積分回路４０の出力電位をリセットするスイッチであり、例えば、制御信号Ｓによるパルス信号により導通状態が制御される。なお、スイッチ４４は、積分回路４０をリセットする際に、導通状態（オン状態）に制御される。

【0035】

なお、積分回路４０は、制御信号Ｓにより、スイッチ４４が非導通状態（オフ状態）に制御されると、積分回路として機能する。
また、制御信号Ｓは、例えば、上述したスイッチング素子２１及びスイッチング素子２２のスイッチングが停止している際に、積分回路４０をリセットし、スイッチング素子２１及びスイッチング素子２２のスイッチングされている際に、積分回路４０が動作するように制御される。ここで、積分回路４０－１の制御信号Ｓは、Ｈｉｇｈ側のリセット信号ＲＳＴ＿Ｈ（第１リセット信号）に対応し、積分回路４０－２の制御信号Ｓは、Ｌｏｗ側のリセット信号ＲＳＴ＿Ｌ（第２リセット信号）に対応する。

【0036】

例えば、積分回路４０－１は、リセット生成部５０が生成したリセット信号ＲＳＴ＿Ｈ（第１リセット信号）がＬｏｗ状態である場合に、リセット状態になる。また、積分回路４０－２は、リセット生成部５０が生成したリセット信号ＲＳＴ＿Ｌ（第２リセット信号）がＬｏｗ状態である場合に、リセット状態になる。

【0037】

図２の説明に戻り、加算器１３１は、積分回路４０－１が出力する第１検出信号と、積分回路４０－２が出力する第２検出信号とを加算して、検出電流値（検出電流値ＩＦＢ）を生成する。

【0038】

制御ＩＣ３０は、バッファ回路３１及びバッファ回路３２と、制御部３３と、インバータ回路５１及びインバータ回路５３と、抵抗５２及び抵抗５４と、リセットスイッチ５５及びリセットスイッチ５６とを備える。また、制御部３３は、電源制御部３３１と、リセット制御部３３２とを備える。
なお、インバータ回路５１及びインバータ回路５３と、抵抗５２及び抵抗５４と、リセットスイッチ５５及びリセットスイッチ５６と、リセット制御部３３２とが、リセット生成部５０に対応する。

【0039】

バッファ回路３１は、例えば、スイッチング素子２１のゲート端子を駆動するドライバ回路である。バッファ回路３１は、制御部３３が出力する制御信号Ｓ１に基づいて、スイッチング素子２１を制御する制御信号Ｇ１を出力する。

【0040】

バッファ回路３２は、例えば、スイッチング素子２２のゲート端子を駆動するドライバ回路である。バッファ回路３２は、制御部３３が出力する制御信号Ｓ２に基づいて、スイッチング素子２２を制御する制御信号Ｇ２を出力する。

【0041】

インバータ回路５１は、例えば、積分回路４０－２のリセット信号ＲＳＴ＿Ｌを生成する反転回路である。インバータ回路５１は、制御部３３が出力する制御信号Ｓ１を論理反転したＬｏｗ側のリセット信号ＲＳＴ＿Ｌを生成する。インバータ回路５１は、抵抗５２を介して、積分回路４０－２の制御信号Ｓの端子に、リセット信号ＲＳＴ＿Ｌを供給する。

【0042】

抵抗５２は、インバータ回路５１の出力端子と、ノードＮ３との間に接続され、リセットスイッチ５５が導通状態になった際に、インバータ回路５１の出力に過剰な負荷が掛からないように電流を制限する。

【0043】

インバータ回路５３は、例えば、積分回路４０－１のリセット信号ＲＳＴ＿Ｈを生成する反転回路である。インバータ回路５３は、制御部３３が出力する制御信号Ｓ２を論理反転したＨｉｇｈ側のリセット信号ＲＳＴ＿Ｈを生成する。インバータ回路５３は、抵抗５４を介して、積分回路４０－１の制御信号Ｓの端子に、リセット信号ＲＳＴ＿Ｈを供給する。

【0044】

抵抗５４は、インバータ回路５３の出力端子と、ノードＮ４との間に接続され、リセットスイッチ５６が導通状態になった際に、インバータ回路５３の出力に過剰な負荷が掛からないように電流を制限する。

【0045】

リセットスイッチ５５は、例えば、Ｎ型ＭＯＳＦＥＴであり、ソース端子がグランド線Ｌ２に、ドレイン端子がノードＮ３に、ゲート端子（制御端子）が制御部３３の制御信号Ｓ３の信号線に、それぞれ接続されている。リセットスイッチ５５は、導通状態になった場合に、リセット信号ＲＳＴ＿ＨをＬｏｗ状態に固定し、積分回路４０－１をリセット状態に固定する。

【0046】

リセットスイッチ５６は、例えば、Ｎ型ＭＯＳＦＥＴであり、ソース端子がグランド線Ｌ２に、ドレイン端子がノードＮ４に、ゲート端子（制御端子）が制御部３３の制御信号Ｓ４の信号線に、それぞれ接続されている。リセットスイッチ５６は、導通状態になった場合に、リセット信号ＲＳＴ＿ＬをＬｏｗ状態に固定し、積分回路４０－２をリセット状態に固定する。

【0047】

電源制御部３３１は、電流検出装置１０が検出した電流値（検出電流値ＩＦＢ）に基づいて、スイッチング部２０を制御する。電源制御部３３１は、例えば、検出電流値ＩＦＢと、ノードＮ２の電圧（出力電圧値に対応）とに基づいて、出力電圧（ノードＮ２）が所の電圧になるように、スイッチング部２０をスイッチングする制御信号Ｓ１及び制御信号Ｓ２を生成する。電源制御部３３１は、スイッチング素子２１を導通状態にする制御信号Ｓ１を生成するとともに、スイッチング素子２２を導通状態にする制御信号Ｓ２を生成する。

【0048】

また、電源制御部３３１は、スイッチング部２０を制御する際に、通常動作モードと、間欠動作モードとを有している。ここで、通常動作モードとは、連続した周期的にスイッチング素子２１及びスイッチング素子２２を交互に導通状態にする動作モードであり、間欠動作モードとは、スイッチング部２０を間欠的に動作させる動作モードである。電源制御部３３１は、電流検出装置１０が検出した検出電流（検出電流値ＩＦＢ）が、所定の電流値Ｉｔｈ以下である場合に、間欠動作モードにより、スイッチング部２０のスイッチングを制御する。また、電源制御部３３１は、電流検出装置１０が検出した検出電流（検出電流値ＩＦＢ）が、所定の電流値Ｉｔｈより大きい場合に、連続動作モードにより、スイッチング部２０のスイッチングを制御する。

【0049】

リセット制御部３３２は、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌを制御する。リセット制御部３３２は、間欠動作モードである場合に、スイッチング素子２１及びスイッチング素子２２の両方を非導通状態にする停止期間に、積分回路４０－１及び積分回路４０－２をリセット状態に固定する。リセット制御部３３２は、間欠動作モードの停止期間に、制御信号Ｓ３及び制御信号Ｓ４をＨｉｇｈ状態にして、リセットスイッチ５５及びリセットスイッチ５６を導通状態にする。

【0050】

また、リセット制御部３３２は、通常動作モードである場合に、制御信号Ｓ３及び制御信号Ｓ４をＬｏｗ状態にして、リセットスイッチ５５及びリセットスイッチ５６を非導通状態にする。これにより、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌは、制御信号Ｓ２及び制御信号Ｓ１により制御される。

【0051】

このように、リセット生成部５０は、スイッチング素子２１を導通状態にする制御信号Ｓ１（第１制御信号）、及びスイッチング素子２２を導通状態にする制御信号Ｓ２（第２制御信号）に基づいて、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌを生成する。

【0052】

次に、図面を参照して、本実施形態による電源装置１及び電流検出装置１０の動作について説明する。
図４は、本実施形態による電源装置１の動作モードの切り替え処理の一例を示すフローチャートである。

【0053】

図４に示すように、電源装置１の電源制御部３３１は、まず、検出電流が所定の電流値Ｉｔｈ以下であるか否かを判定する（ステップＳ１０１）。電源制御部３３１は、電流検出装置１０が検出した検出電流値ＩＦＢが、所定の電流値Ｉｔｈ以下であるか否かを判定する。電源制御部３３１は、検出電流値ＩＦＢが、所定の電流値Ｉｔｈ以下である場合（ステップＳ１０１：ＹＥＳ）に、処理をステップＳ１０２に進める。また、電源制御部３３１は、検出電流値ＩＦＢが、所定の電流値Ｉｔｈより大きい場合（ステップＳ１０１：ＮＯ）に、処理をステップＳ１０３に進める。

【0054】

ステップＳ１０２において、電源制御部３３１は、間欠動作モードに変更する。電源制御部３３１は、間欠動作モードに変更した後、スイッチング部２０を間欠的に動作させる制御を行う。ステップＳ１０２の処理後に、処理をステップＳ１０１に戻す。

【0055】

また、ステップＳ１０３において、電源制御部３３１は、連続動作モードに変更する。電源制御部３３１は、連続動作モードに変更した後、連続した周期的にスイッチング素子２１及びスイッチング素子２２を交互に導通状態にする制御を行う。ステップＳ１０３の処理後に、処理をステップＳ１０１に戻す。

【0056】

次に、図５を参照して、電源装置１の動作モードの切り替え処理及び電流検出装置１０の電流検出処理について説明する。
図５は、本実施形態による電源装置１の動作モードの切り替え処理及び電流検出処理を説明する図である。

【0057】

図５（ａ）は、連続動作モードにおける電流検出装置１０の検出電流の一例を示している。連続動作モードにおいて、電源制御部３３１は、スイッチング素子２１及びスイッチング素子２２を交互に導通状態にする制御を行うことで、コイル１５を含む降圧チョッパ回路を動作させる。

【0058】

図５（ａ）において、波形ＩＨの部分が、スイッチング素子２１が導通状態における電流検出装置１０の電流検出波形であり、ロゴスキーコイル１１により検出された部分を示している。ここでの波形ＩＨの部分は、積分回路４０－１により生成された第１検出信号の波形を示している。
また、波形ＩＬの部分が、スイッチング素子２２が導通状態における電流検出装置１０の電流検出波形であり、ロゴスキーコイル１２により検出された部分を示している。ここでの波形ＩＬの部分は、積分回路４０－２により生成された第２検出信号の波形を示している。

【0059】

電流検出装置１０の加算器１３１は、積分回路４０－１の第１検出信号と、積分回路４０－２の第２検出信号とを加算して、図５（ａ）に示すような検出電流波形（電流値ＩＦＢ）を出力する。
なお、図５（ａ）に示す例では、検出電流（検出電流値ＩＦＢ）が、所定の電流値Ｉｔｈより大きいため、電源制御部３３１は、連続動作モードによる制御を行っている。

【0060】

また、図５（ｂ）は、間欠動作モードにおける電流検出装置１０の検出電流の一例を示している。間欠動作モードにおいて、電源制御部３３１は、スイッチング素子２１及びスイッチング素子２２を交互に導通状態にする制御を停止期間ＴＲ１の間停止し、間欠的に動作させる。
なお、図５（ｂ）に示す例では、検出電流（検出電流値ＩＦＢ）が、所定の電流値Ｉｔｈ以下であるため、電源制御部３３１は、間欠動作モードによる制御を行っている。

【0061】

次に、図６及び図７を参照して、電流検出装置１０の動作について説明する。
図６は、本実施形態による電流検出装置１０の動作の一例を示すフローチャートである。また、図７は、本実施形態による電流検出装置１０の動作の一例を示すタイミングチャートである。ここでは、電流検出装置１０における積分回路４０のリセット信号の生成処理について説明する。

【0062】

図６に示すように、電流検出装置１０のリセット生成部５０は、まず、間欠動作モードの停止期間ＴＲ１であるか否かを判定する（ステップＳ２０１）。リセット生成部５０のリセット制御部３３２は、間欠動作モードの停止期間ＴＲ１である場合（ステップＳ２０１：ＹＥＳ）に、処理をステップＳ２０２に進める。また、リセット制御部３３２は、間欠動作モードの停止期間ＴＲ１でない場合（ステップＳ２０１：ＮＯ）に、処理をステップＳ２０３に進める。

【0063】

ステップＳ２０２において、リセット制御部３３２は、積分回路４０をリセット状態に固定する。すなわち、リセット制御部３３２は、制御信号Ｓ３をＨｉｇｈ状態にして、リセットスイッチ５５を導通状態にして、リセット信号ＲＳＴ＿ＨをＬｏｗ状態に固定する。また、リセット制御部３３２は、制御信号Ｓ４をＨｉｇｈ状態にして、リセットスイッチ５６を導通状態にして、リセット信号ＲＳＴ＿ＬをＬｏｗ状態に固定する。ステップＳ２０２の処理後に、リセット制御部３３２は、処理をステップＳ２０１に戻す。

【0064】

また、ステップＳ２０３において、リセット生成部５０は、スイッチングの制御信号に基づいて、積分回路のリセット信号を生成する。すなわち、リセット制御部３３２が出力する制御信号Ｓ２を、インバータ回路５３が論理反転して、リセット信号ＲＳＴ＿Ｈを生成する。また、リセット制御部３３２が出力する制御信号Ｓ１を、インバータ回路５１が論理反転して、リセット信号ＲＳＴ＿Ｌを生成する。ステップＳ２０３の処理後に、リセット制御部３３２は、処理をステップＳ２０１に戻す。

【0065】

また、図７において、波形Ｗ１～波形Ｗ１０は、上から順に、スイッチング部２０のＨｉｇｈ側の電流値、Ｈｉｇｈ側の制御信号Ｓ１、リセット信号ＲＳＴ＿Ｈ、Ｈｉｇｈ側の積分回路４０－１の出力信号、制御信号Ｓ３、スイッチング部２０のＬｏｗ側の電流値、Ｌｏｗ側の制御信号Ｓ２、リセット信号ＲＳＴ＿Ｌ、Ｌｏｗ側の積分回路４０－２の出力信号、及び制御信号Ｓ４の波形を示している。また、横軸は、時間を示している。
また、図７に示す例では、間欠動作モードにおける電流検出装置１０の動作を示している。

【0066】

時刻Ｔ１より以前において、スイッチング部２０が動作している状態を示している。この場合、積分回路４０－１のリセット信号ＲＳＴ＿Ｈは、Ｌｏｗ側のスイッチング素子２２を制御するＬｏｗ側の制御信号Ｓ２を、インバータ回路５３により反転して生成される（波形Ｗ２及び波形Ｗ７を参照）。また、Ｌｏｗ側の制御信号Ｓ２がＨｉｇｈ状態である場合に、Ｌｏｗ側のスイッチング素子２２を導通状態にするため、積分回路４０－２は、波形Ｗ９に示すような出力信号を出力する（波形Ｗ７及び波形Ｗ９を参照）。

【0067】

また、積分回路４０－２のリセット信号ＲＳＴ＿Ｌは、Ｈｉｇｈ側のスイッチング素子２１を制御するＨｉｇｈ側の制御信号Ｓ１を、インバータ回路５１により反転して生成される（波形Ｗ２及び波形Ｗ８を参照）。また、Ｈｉｇｈ側の制御信号Ｓ１がＨｉｇｈ状態である場合に、Ｈｉｇｈ側のスイッチング素子２１を導通状態にするため、積分回路４０－１は、波形Ｗ４に示すような出力信号を出力する（波形Ｗ３及び波形Ｗ４を参照）。
また、この場合、リセット制御部３３２は、制御信号Ｓ３及び制御信号Ｓ４をＬｏｗ状態にして、リセットスイッチ５５及びリセットスイッチ５６を非導通状態にする（波形Ｗ５及び波形Ｗ１０を参照）。

【0068】

また、時刻Ｔ１以降の停止期間ＴＲ１において、電源制御部３３１は、Ｈｉｇｈ側の制御信号Ｓ１及びＬｏｗ側の制御信号Ｓ２をＬｏｗ状態にする（波形Ｗ２及び波形Ｗ７を参照）。この場合、インバータ回路５１及びインバータ回路５３は、制御信号Ｓ１及び制御信号Ｓ２を論理反転して、波形Ｗ８０及び波形Ｗ３０に示すようなＨｉｇｈ状態を出力する。しかしながら、この場合、リセット制御部３３２は、制御信号Ｓ３及び制御信号Ｓ４をＨｉｇｈ状態にして、リセットスイッチ５５及びリセットスイッチ５６を導通状態にする（波形Ｗ５及び波形Ｗ１０を参照）。これにより、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌは、Ｌｏｗ状態に固定され、積分回路４０－１及び積分回路４０－２がリセット状態になる。そのため、積分回路４０－１及び積分回路４０－２の出力信号は、検出電流値“０”の状態を維持される（波形Ｗ４及び波形Ｗ９を参照）。

【0069】

なお、図７において、波形Ｗ４０及び波形Ｗ９０は、比較のため、本実施形態のリセット生成部５０を備えない場合の従来技術の場合の積分回路４０－１及び積分回路４０－２の出力信号を示している。この場合、間欠動作モードの停止期間ＴＲ１において、リセット信号ＲＳＴ＿Ｌ及びリセット信号ＲＳＴ＿Ｈが、波形Ｗ３０及び波形Ｗ８０に示すように、Ｈｉｇｈ状態になるため、積分回路４０－１及び積分回路４０－２がリセット状態にならない。そのため、積分回路４０－１及び積分回路４０－２の出力信号は、波形Ｗ４０及び波形Ｗ９０に示すように、徐々に上昇して、オフセット電圧が生じるため、次回の電流検出において、スイッチング部２０に流れる電流を正確に検出することができない。

【0070】

これに対して、本実施形態による電流検出装置１０は、リセット生成部５０が、停止期間ＴＲ１において、積分回路４０－１及び積分回路４０－２がリセット状態に固定するため、次回の電流検出において、スイッチング部２０に流れる電流を正確に検出することができる。

【0071】

以上説明したように、本実施形態による電流検出装置１０は、直列に接続されたスイッチング素子２１（第１のスイッチング素子）及びスイッチング素子２２（第２のスイッチング素子）を有し、電源装置１を動作させるスイッチング部２０に流れる電流を検出する電流検出装置１０であって、ロゴスキーコイル１１（第１のロゴスキーコイル）と、ロゴスキーコイル１２（第２のロゴスキーコイル）と、積分回路４０－１（第１積分回路）と、積分回路４０－２（第２積分回路）と、検出処理部１３と、リセット生成部５０とを備える。ロゴスキーコイル１１は、スイッチング素子２１に流れる電流を検出する。ロゴスキーコイル１２は、スイッチング素子２２に流れる電流を検出する。積分回路４０－１は、リセット機能を有し、ロゴスキーコイル１１の出力を積分して第１検出信号を出力する。積分回路４０－２は、リセット機能を有し、ロゴスキーコイル１２の出力を積分して第２検出信号を出力する。検出処理部１３は、第１検出信号と第２検出信号とに基づいて、スイッチング部２０に流れる電流を検出する。リセット生成部５０は、スイッチング部２０を間欠的に動作させる間欠動作モードである場合に、スイッチング素子２１及びスイッチング素子２２の両方を非導通状態にする停止期間に、積分回路４０－１及び積分回路４０－２をリセット状態に固定する。

【0072】

これにより、本実施形態による電流検出装置１０は、リセット機能を有する積分回路４０－１が、ロゴスキーコイル１１の出力を積分して第１検出信号を出力し、リセット機能を有する積分回路４０－２が、ロゴスキーコイル１２の出力を積分して第２検出信号を出力する。検出処理部１３が、第１検出信号と第２検出信号とに基づいて、スイッチング部２０に流れる電流を検出する。リセット生成部５０が、スイッチング部２０を間欠的に動作させる間欠動作モードである場合に、スイッチング素子２１及びスイッチング素子２２の両方を非導通状態にする停止期間ＴＲ１に、積分回路４０－１及び積分回路４０－２をリセット状態に固定する。間欠動作モードの停止期間に、積分回路４０－１及び積分回路４０－２をリセット状態に固定するため、電流検出装置１０は、積分回路４０－１及び積分回路４０－２のオフセット電圧による影響を低減することができる（図７の波形Ｗ４及び波形Ｗ９を参照）。よって、本実施形態による電流検出装置１０は、スイッチング部２０を間欠動作させる場合であっても、高精度に電流を検出することができる。

【0073】

また、本実施形態では、リセット生成部５０は、連続動作モードである場合に、スイッチング素子２１が導通状態になる前に積分回路４０－１をリセットし、スイッチング素子２１が導通状態になる期間をリセット解除状態にするリセット信号ＲＳＴ＿Ｈ（第１リセット信号）と、スイッチング素子２２が導通状態になる前に積分回路４０－２をリセットし、スイッチング素子２２が導通状態になる期間をリセット解除状態にするリセット信号ＲＳＴ＿Ｌ（第２リセット信号）とを生成する。ここで、連続動作モードは、連続した周期的にスイッチング素子２１及びスイッチング素子２２を交互に導通状態にする動作モードである。

【0074】

これにより、本実施形態による電流検出装置１０は、連続動作モードにおいて、積分回路４０－１及び積分回路４０－２を適切にリセットすることができ、高精度に電流を検出することができる。

【0075】

また、本実施形態では、リセット生成部５０は、スイッチング素子２１を導通状態にする制御信号Ｓ１（第１制御信号）、及びスイッチング素子２２を導通状態にする制御信号Ｓ２（第２制御信号）に基づいて、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌを生成する。
これにより、本実施形態による電流検出装置１０は、制御信号Ｓ１及び制御信号Ｓ２を利用した簡易な手法により、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌを適切に生成することができる。

【0076】

また、本実施形態では、リセット生成部５０は、間欠動作モードの停止期間ＴＲ１に、リセット信号ＲＳＴ＿Ｈをリセット状態（例えば、Ｌｏｗ状態）にするリセットスイッチ５５（第１リセットスイッチ）と、信号ＲＳＴ＿Ｌをリセット状態（例えば、Ｌｏｗ状態）にするリセットスイッチ５６（第２リセットスイッチ）とを備える。
これにより、本実施形態による電流検出装置１０は、リセットスイッチ５５及びリセットスイッチ５６を利用した簡易な構成により、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌを適切に、リセット状態に固定することができる。

【0077】

また、本実施形態による電源装置１は、上述した電流検出装置１０と、スイッチング部２０と、電流検出装置１０が検出した電流値に基づいて、スイッチング部２０を制御する電源制御部３３１とを備える。
これにより、本実施形態による電源装置１は、上述した電流検出装置１０と同様の効果を奏し、スイッチング部２０を間欠動作させる場合であっても、高精度に電流を検出することができる。また、本実施形態による電源装置１は、スイッチング部２０を間欠動作させる場合に、高精度に電流を検出することができるため、出力電圧の出力精度を向上させることができる。

【0078】

また、本実施形態では、電源制御部３３１は、電流値が所定の電流値以下である場合に、間欠動作モードにする。
これにより、本実施形態による電源装置１は、低負荷時に間欠動作モードにすることで、出力電圧の出力精度を向上させることができる。

【0079】

また、本実施形態による電流検出方法は、直列に接続されたスイッチング素子２１及びスイッチング素子２２を有し、電源装置１を動作させるスイッチング部２０に流れる電流を検出する電流検出方法であって、第１積分ステップと、第２積分ステップと、検出処理ステップと、リセット生成ステップとを含む。第１積分ステップにおいて、リセット機能を有する積分回路４０－１が、スイッチング素子２１に流れる電流を検出するロゴスキーコイル１１の出力を積分して第１検出信号を出力する。第２積分ステップにおいて、リセット機能を有する積分回路４０－２が、スイッチング素子２２に流れる電流を検出するロゴスキーコイル１２の出力を積分して第２検出信号を出力する。検出処理ステップにおいて、検出処理部１３が、第１検出信号と第２検出信号とに基づいて、スイッチング部２０に流れる電流を検出する。リセット生成ステップにおいて、リセット生成部５０が、スイッチング部２０を間欠的に動作させる間欠動作モードである場合に、スイッチング素子２１及びスイッチング素子２２の両方を非導通状態にする停止期間に、積分回路４０－１及び積分回路４０－２をリセット状態に固定する。
これにより、本実施形態による電流検出方法は、上述した電流検出装置１０と同様の効果を奏し、スイッチング部２０を間欠動作させる場合であっても、高精度に電流を検出することができる。

【0080】

なお、本発明は、上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の実施形態において、電源装置１が、降圧チョッパ回路を用いた電源装置である例を説明したが、これに限定されるものではなく、直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有するスイッチング部を備え、間欠動作を行うものであれば、他の方式の電源装置であってもよい。

【0081】

また、上記の実施形態において、電源制御部３３１は、電流検出装置１０が検出した検出電流値をそのまま使用する例を説明したが、これに限定されるものではなく、所定の期間における検出電流値の平均値や移動平均の値などを用いるようにしてもよい。

【0082】

また、上記の実施形態において、積分回路４０のリセット信号が、Ｌｏｗ状態の場合に、リセット状態になる例を説明したが、これに限定されるものではなく、例えば、Ｈｉｇｈ状態の場合に、リセット状態になるようにしてもよい。また、リセット生成部５０のリセット信号を生成する回路などの構成は、上記の実施形態に限定されるものではなく、他の手法（回路）によりリセット信号を生成するようにしてもよい。

【0083】

なお、上述した電源装置１が備える各構成は、内部に、コンピュータシステムを有している。そして、上述した電源装置１が備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述した電源装置１が備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。

【0084】

また、「コンピュータシステム」は、インターネットやＷＡＮ、ＬＡＮ、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、ＣＤ－ＲＯＭ等の非一過性の記録媒体であってもよい。

【0085】

また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後に電源装置１が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。

【0086】

また、上述した機能の一部又は全部を、ＬＳＩ（Large Scale Integration）等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。

【符号の説明】

【0087】

１ 電源装置
１０ 電流検出装置
１１、１２ ロゴスキーコイル
１３ 検出処理部
１４、１６、４３ コンデンサ
１７、１８、２３、２４、４１、５２、５４ 抵抗
２０ スイッチング部
２１、２２ スイッチング素子
３０ 制御ＩＣ
３１、３２ バッファ回路
３３ 制御部
４０、４０－１、４０－２ 積分回路
４２ オペアンプ
４４ スイッチ
５０ リセット生成部
５１、５３ インバータ回路
５５、５６ リセットスイッチ
１３１ 加算器
３３１ 電源制御部
３３２ リセット制御部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】