特開 2022-149858 複合電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022149858

(43)【公開日】2022-10-07

(54)【発明の名称】複合電子部品

(51)【国際特許分類】

   H01G 4/40 20060101AFI20220929BHJP

   H01F 27/00 20060101ALI20220929BHJP

   H01G 17/00 20060101ALI20220929BHJP

   H03H 7/09 20060101ALI20220929BHJP

【ＦＩ】

H01G4/40 321A

H01F27/00 S

H01G17/00

H03H7/09 Z

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2021052182

(22)【出願日】2021-03-25

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】齋藤 利之

【テーマコード（参考）】

5E070

5E082

5J024

【Ｆターム（参考）】

5E070AA05

5E070AB10

5E082BC40

5E082DD08

5J024AA01

5J024BA09

5J024BA11

5J024CA04

5J024CA06

5J024CA09

5J024DA04

5J024DA29

5J024DA31

5J024DA34

5J024DA35

5J024EA03

5J024KA03

(57)【要約】

【課題】共振回路を形成する線路間の磁界結合を抑制することが可能な複合電子部品を提供する。
【解決手段】複合電子部品は、複数の誘電体層１１ａ～１１ｉと複数の導電体層１２ａが交互に積層された積層体１０と、複数の導電体層のうち１または複数の第１導電体層１２ｘにより形成された第１線路と、複数の導電体層のうち複数の第２導電体層１２ｙにより形成された第１電極を含む第１キャパシタと、を備える第１共振回路と、複数の導電体層のうち１または複数の第３導電体層１２ｚにより形成された第２線路、複数の第２導電体層により形成された第２電極を含む第２キャパシタと、を備え、前記複数の第２導電体層は前記１または複数の第１導電体層と前記１または複数の第３導電体層との間に位置する第２共振回路とを備える。
【選択図】図４

【特許請求の範囲】

【請求項1】

複数の誘電体層と複数の導電体層が交互に積層された積層体と、
前記複数の導電体層のうち１または複数の第１導電体層により形成された第１線路と、前記複数の導電体層のうち複数の第２導電体層により形成された第１電極を含む第１キャパシタと、を備える第１共振回路と、
前記複数の導電体層のうち１または複数の第３導電体層により形成された第２線路と、前記複数の第２導電体層により形成された第２電極を含む第２キャパシタと、を備え、前記複数の第２導電体層は前記１または複数の第１導電体層と前記１または複数の第３導電体層との間に位置する第２共振回路と、
を備える複合電子部品。

【請求項2】

入力端子と出力端子とを備え、前記第１共振回路および前記第２共振回路は、前記入力端子と前記出力端子との間にシャント接続された並列共振回路である請求項１に記載の複合電子部品。

【請求項3】

前記１または複数の第３導電体層により形成された第３線路と、前記複数の第２導電体層により形成された第３電極を含む第３キャパシタと、を備え、前記入力端子と前記出力端子との間にシャント接続された並列共振回路である第３共振回路と、
前記１または複数の第１導電体層により形成された第４線路と、前記複数の第２導電体層により形成された第４電極を含む第４キャパシタと、を備え、前記入力端子と前記出力端子との間にシャント接続された並列共振回路である第４共振回路と、
を備える請求項２に記載の複合電子部品。

【請求項4】

前記第１共振回路、前記第２共振回路、前記第３共振回路および前記第４共振回路のうち、前記第１共振回路は最も前記入力端子に電気的に近い共振回路であり、前記第４共振回路は最も前記出力端子に電気的に近い共振回路である請求項３に記載の複合電子部品。

【請求項5】

前記１または複数の第１導電体層は前記入力端子および前記出力端子が設けられた前記積層体の表面と前記１または複数の第２導電体層との間に位置する請求項４に記載の複合電子部品。

【請求項6】

前記複数の誘電体層と前記複数の導電体層の積層方向からみて、前記第１線路の少なくとも一部と前記第２線路の少なくとも一部とは重なり、前記第１線路の少なくとも一部と前記第１電極および前記第２電極の少なくとも一部とは重なり、前記第２線路の少なくとも一部と前記第１電極および前記第２電極の少なくとも一部とは重なる請求項１から５のいずれか一項に記載の複合電子部品。

【請求項7】

前記第１線路および前記第２線路の少なくとも一方はスパイラル形状である請求項１から６のいずれか一項に記載の複合電子部品。

【請求項8】

前記第１共振回路および前記第２共振回路を含むフィルタを備える請求項１から７のいずれか一項に記載の複合電子部品。

【請求項9】

前記フィルタを含むマルチプレクサを備える請求項８に記載の複合電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複合電子部品に関し、例えば誘電体層が積層された複合電子部品に関する。

【背景技術】

【0002】

スマートホンなどの代表される無線通信端末には、不要な妨害波を除去するフィルタまたは複数のフィルタを有するマルチプレクサが用いられている。誘電体層を積層した積層体内に、インダクタに相当する線路とキャパシタを各々有する複数の共振回路を備えるフィルタまたはマルチプレクサが知られている（例えば特許文献１から３）。複数の共振回路の線路間の磁界結合を制御するため、複数の線路の誘電体層内の配置を調整することが知られている（例えば特許文献２）。複数の線路を互いに異なる誘電体層に設けることが知られている（例えば特許文献３）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－７９８６５号公報

【特許文献2】国際公開第２０１２／０６６９４６号

【特許文献3】国際公開第２０１２／０７７４９８号

【発明の概要】

【発明が解決しようとする課題】

【0004】

複合電子部品の小型化にともない、線路間の磁界結合が大きくなる。例えば、複合電子部品の小型化により線路の形状がスパイラル形状となると、線路間の磁界結合がより大きくなる。これにより、共振回路の共振周波数を所望の値に設計することが難しくなる。

【0005】

本発明は、上記課題に鑑みなされたものであり、共振回路を形成する線路間の磁界結合を抑制することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、複数の誘電体層と複数の導電体層が交互に積層された積層体と、前記複数の導電体層のうち１または複数の第１導電体層により形成された第１線路と、前記複数の導電体層のうち複数の第２導電体層により形成された第１電極を含む第１キャパシタと、を備える第１共振回路と、前記複数の導電体層のうち１または複数の第３導電体層により形成された第２線路と、前記複数の第２導電体層により形成された第２電極を含む第２キャパシタと、を備え、前記複数の第２導電体層は前記１または複数の第１導電体層と前記１または複数の第３導電体層との間に位置する第２共振回路と、を備える複合電子部品である。

【0007】

上記構成におおいて、入力端子と出力端子とを備え、前記第１共振回路および前記第２共振回路は、前記入力端子と前記出力端子との間にシャント接続された並列共振回路である構成とすることができる。

【0008】

上記構成において、前記１または複数の第３導電体層により形成された第３線路と、前記複数の第２導電体層により形成された第３電極を含む第３キャパシタと、を備え、前記入力端子と前記出力端子との間にシャント接続された並列共振回路である第３共振回路と、前記１または複数の第１導電体層により形成された第４線路と、前記複数の第２導電体層により形成された第４電極を含む第４キャパシタと、を備え、前記入力端子と前記出力端子との間にシャント接続された並列共振回路である第４共振回路と、を備える構成とすることができる。

【0009】

上記構成において、前記第１共振回路、前記第２共振回路、前記第３共振回路および前記第４共振回路のうち、前記第１共振回路は最も前記入力端子に電気的に近い共振回路であり、前記第４共振回路は最も前記出力端子に電気的に近い共振回路である構成とすることができる。

【0010】

上記構成において、前記１または複数の第１導電体層は前記入力端子および前記出力端子が設けられた前記積層体の表面と前記１または複数の第２導電体層との間に位置する構成とすることができる。

【0011】

上記構成において、前記複数の誘電体層と前記複数の導電体層の積層方向からみて、前記第１線路の少なくとも一部と前記第２線路の少なくとも一部とは重なり、前記第１線路の少なくとも一部と前記第１電極および前記第２電極の少なくとも一部とは重なり、前記第２線路の少なくとも一部と前記第１電極および前記第２電極の少なくとも一部とは重なる構成とすることができる。

【0012】

上記構成において、前記第１線路および前記第２線路の少なくとも一方はスパイラル形状である構成とすることができる。

【0013】

上記構成において、前記第１共振回路および前記第２共振回路を含むフィルタを備える構成とすることができる。

【0014】

上記構成において、前記フィルタを含むマルチプレクサを備える構成とすることができる。

【発明の効果】

【0015】

本発明によれば、共振回路を形成する線路間の磁界結合を抑制することができる。

【図面の簡単な説明】

【0016】

【図1】図１は、実施例１に係るフィルタの回路図である。

【図2】図２は、実施例１におけるフィルタの通過特性および反射特性を示す図である。

【図3】図３（ａ）および図３（ｂ）は、実施例１に係るフィルタの斜視図である。

【図4】図４は、実施例１に係るフィルタの断面図である。

【図5】図５は、実施例１に係るフィルタの解体斜視図である。

【図6】図６は、実施例１に係るフィルタの解体斜視図である。

【図7】図７（ａ）から図７（ｅ）は、実施例１に係るフィルタの各誘電体層および導電体層を示す平面図である。

【図8】図８（ａ）から図８（ｆ）は、実施例１に係るフィルタの各誘電体層および導電体層を示す平面図である。

【図9】図９は、実施例２に係るトリプレクサの回路図である。

【図10】図１０は、実施例２の変形例１に係る通信用モジュールの回路図である。

【発明を実施するための形態】

【0017】

以下、図面を参照し本発明の実施例について説明する。

【実施例0018】

実施例１に係る複合電子部品として、バンドパスフィルタ（ＢＰＦ）を例に説明する。図１は、実施例１に係るフィルタの回路図である。図１に示すように、フィルタ１００では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に並列共振回路ＰＲ１～ＰＲ４がシャント接続されている。並列共振回路ＰＲ１はノードＮ１とグランド端子Ｔｇとの間に並列に接続された線路ＳＬ１およびキャパシタＣ１を有する。並列共振回路ＰＲ２はノードＮ２とグランド端子Ｔｇとの間に並列に接続された線路ＳＬ２およびキャパシタＣ２を有する。並列共振回路ＰＲ３はノードＮ３とグランド端子Ｔｇとの間に並列に接続された線路ＳＬ３およびキャパシタＣ３を有する。並列共振回路ＰＲ４はノードＮ４とグランド端子Ｔｇとの間に並列に接続された線路ＳＬ４およびキャパシタＣ４を有する。

【0019】

ノードＮ１とＮ２とはキャパシタＣ５を介し接続され、ノードＮ３とＮ４とはキャパシタＣ６を介し接続されている。ノードＮ１とＮ４とはノードＮ２およびＮ３を介さずキャパシタＣ７およびＣ８を介し接続されている。線路ＳＬ２とＳＬ３とは線路ＳＬ５を介し接続されている。線路ＳＬ１～ＳＬ５は、例えばストリップ線路等の伝送線路である。

【0020】

図２は、実施例１におけるフィルタの通過特性および反射特性を示す図である。図２に示すように、入力端子Ｔｉｎと出力端子Ｔｏｕｔの間のフィルタ１００の通過特性Ｓ２１は、通過帯域Ｐａｓｓおよび減衰極Ａ１～Ａ４を有する。減衰極Ａ１およびＡ２は通過帯域Ｐａｓｓより低く、減衰極Ａ３およびＡ４は通過帯域Ｐａｓｓより高い。減衰極Ａ１～Ａ４は主に並列共振回路ＰＲ１～ＰＲ４の共振周波数により形成される。通過帯域Ｐａｓｓにおける反射特性Ｓ１１は小さく、通過帯域Ｐａｓｓ以外の帯域の反射特性Ｓ１１は大きい。これにより、入力端子Ｔｉｎに入力する高周波信号のうち通過帯域Ｐａｓｓの高周波信号は、キャパシタＣ７およびＣ８とキャパシタＣ５、Ｃ６および線路ＳＬ５を介し入力端子Ｔｉｎから出力端子Ｔｏｕｔに通過する。通過帯域Ｐａｓｓ以外の周波数の信号は抑圧される。

【0021】

フィルタ１００の通過特性を所望の特性に設計するためには、減衰極Ａ１～Ａ４の周波数を定めることが重要である。しかし、図１のように、線路ＳＬ１とＳＬ２とが磁界結合Ｍ１し、線路ＳＬ３とＳＬ４とが磁界結合Ｍ２する。これにより、減衰極Ａ１～Ａ４を所望の周波数に設計することが難しくなる。実施例１では、磁界結合Ｍ１とＭ２を小さくすることにより、減衰極Ａ１～Ａ４の周波数の設定が容易となる。

【0022】

図３（ａ）および図３（ｂ）は、実施例１に係るフィルタの斜視図である。図３（ａ）および図３（ｂ）に示すように、フィルタ１００は、積層体１０を有している。積層体１０の上面は方向識別マーク１８が設けられた表面１０ｂである。積層体１０の下面は端子１４が設けられた表面１０ａである。端子１４は、入力端子Ｔｉｎ、出力端子Ｔｏｕｔおよびグランド端子Ｔｇを含む。積層体１０は略直方体であり、積層体１０の積層方向をＺ方向、積層体１０を平面視した長方形の長辺方向をＸ方向、短辺方向をＹ方向とする。

【0023】

図４は、実施例１に係るフィルタの断面図である。図４に示すように、積層体１０はＺ方向に交互に積層された誘電体層１１ａ～１１ｊと導電体層１２ａ～１２ｊを備えている。誘電体層１１ｂ～１１ｊを貫通するビア配線１３ｂ～１３ｊが設けられている。ビア配線１３ｂ～１３ｊは、各々導電体層１２ａ～１２ｊの少なくとも２つの層を電気的に接続する。導電体層１２ｉおよび１２ｊは線路ＳＬ１およびＳＬ４を形成する第１導電体層１２ｘである。導電体層１２ｄ～１２ｈはキャパシタＣ１～Ｃ８の電極を形成する第２導電体層１２ｙである。導電体層１２ｂおよび１２ｃは線路ＳＬ２、ＳＬ３およびＳＬ５を形成する第３導電体層１２ｚである。

【0024】

図５および図６は、実施例１に係るフィルタの解体斜視図である。図５および図６では、ビア配線１３ｂから１３ｊの接続を破線で示す。図７（ａ）から図７（ｅ）および図８（ａ）から図８（ｆ）は、実施例１に係るフィルタの各誘電体層および導電体層を示す平面図である。図７（ａ）～図８（ｅ）は、それぞれ誘電体層１１ａ～１１ｊの平面図である。図８（ｆ）は、誘電体層１１ｊを透過して端子１４を見た平面図である。

【0025】

図５～図８（ｆ）に示すように、誘電体層１１ａ上に形成された導電体層１２ａは、方向識別マーク１８を形成する。誘電体層１１ｂ上に設けられた導電体層１２ｂは、線路ＳＬ２ａおよびＳＬ３ａを形成する。誘電体層１１ｃ上に設けられた導電体層１２ｃは線路ＳＬ２ｂおよびＳＬ３ｂを形成する。線路ＳＬ２ａとＳＬ２ｂとはビア配線１３ｂにより電気的に接続され線路ＳＬ２を形成する。線路ＳＬ３ａとＳＬ３ｂとはビア配線１３ｂにより電気的に接続され線路ＳＬ３を形成する。線路ＳＬ２ａおよびＳＬ３ａは各々スパイラル形状である。また、線路ＳＬ２ａとＳＬ２ｂとで立体的な螺旋形状が形成され、線路ＳＬ３ａとＳＬ３ｂとで立体的な螺旋形状が形成される。導電体層１２ｂは、線路ＳＬ２とＳＬ３とを接続する線路ＳＬ５を含む。

【0026】

誘電体層１１ｄ上に設けられた導電体層１２ｄはキャパシタＣ５およびＣ６のそれぞれの上部の電極Ｃ５ａおよびＣ６ａを形成する。誘電体層１１ｅ上に設けられた導電体層１２ｅは、キャパシタＣ５およびＣ６のそれぞれの下部の電極Ｃ５ｂおよびＣ６ｂを形成し、キャパシタＣ２およびＣ３のそれぞれ上部の電極Ｃ２ａおよびＣ３ａを形成する。誘電体層１１ｄと誘電体層１１ｄを挟む電極Ｃ５ａおよびＣ５ｂとはキャパシタＣ５を形成し、誘電体層１１ｄと誘電体層１１ｄを挟む電極Ｃ６ａおよびＣ６ｂとはキャパシタＣ６を形成する。

【0027】

誘電体層１１ｆ上に設けられた導電体層１２ｆは、キャパシタＣ２およびＣ３のそれぞれの下部の電極Ｃ２ｂおよびＣ３ｂを形成し、キャパシタＣ１およびＣ４のそれぞれの上部の電極Ｃ１ａおよびＣ４ａを形成する。誘電体層１１ｅと誘電体層１１ｅを挟む電極Ｃ２ａおよびＣ２ｂとはキャパシタＣ２を形成し、誘電体層１１ｅと誘電体層１１ｅを挟む電極Ｃ３ａおよびＣ３ｂとはキャパシタＣ３を形成する。

【0028】

誘電体層１１ｇ上に設けられた導電体層１２ｇは、キャパシタＣ１およびＣ４のそれぞれの下部の電極Ｃ１ｂおよびＣ４ｂを形成し、キャパシタＣ７およびＣ８のそれぞれの上部の電極Ｃ７ａおよびＣ８ａを形成する。誘電体層１１ｆと誘電体層１１ｆを挟む電極Ｃ１ａおよびＣ１ｂとはキャパシタＣ１を形成し、誘電体層１１ｆと誘電体層１１ｆを挟む電極Ｃ４ａおよびＣ４ｂとはキャパシタＣ４を形成する。

【0029】

誘電体層１１ｈ上に設けられた導電体層１２ｈはキャパシタＣ７およびＣ８のそれぞれの下部の電極Ｃ７ｂおよびＣ８ｂを形成する。誘電体層１１ｇと誘電体層１１ｇを挟む電極Ｃ７ａおよびＣ７ｂとはキャパシタＣ７を形成し、誘電体層１１ｇと誘電体層１１ｇを挟む電極Ｃ８ａおよびＣ８ｂとはキャパシタＣ８を形成する。

【0030】

誘電体層１１ｉ上に設けられた導電体層１２ｉは、線路ＳＬ１ａおよびＳＬ４ａを形成する。誘電体層１１ｊ上に設けられた導電体層１２ｊは線路ＳＬ１ｂ、ＳＬ４ｂおよびグランドパターンＧを形成する。線路ＳＬ１ａとＳＬ１ｂとはビア配線１３ｉにより電気的に接続され線路ＳＬ１を形成する。線路ＳＬ４ａとＳＬ４ｂとはビア配線１３ｉにより電気的に接続され線路ＳＬ４を形成する。線路ＳＬ１ａ、ＳＬ１ｂ、ＳＬ４ａおよびＳＬ４ｂは各々スパイラル形状である。また、線路ＳＬ１ａとＳＬ１ｂとで立体的な螺旋形状が形成され、線路ＳＬ４ａとＳＬ４ｂとで立体的な螺旋形状が形成される。

【0031】

誘電体層１１ｊ下には端子１４により、入力端子Ｔｉｎ、出力端子Ｔｏｕｔおよびグランド端子Ｔｇが設けられている。グランド端子Ｔｇはビア配線１３ｊによりグランドパターンＧに電気的に接続される。

【0032】

誘電体層１１ａから１１ｊは、セラミックス材料からなり、主成分として例えばＳｉ、ＣａおよびＭｇの酸化物（例えばディオプサイド結晶であるＣａＭｇＳｉ_２Ｏ_６）を含む。誘電体層１１ａから１１ｊの主成分は、Ｓｉ、Ｃａおよび／またはＭｇ以外の酸化物でもよい。さらに、誘電体層１１ａから１１ｊは、絶縁体材料としてＴｉ、ＺｒおよびＡｌの少なくとも１つの酸化物を含んでもよい。

【0033】

導電体層１２ａから１２ｊ、ビア配線１３ｂから１３ｊおよび端子１４の上部は、例えばＡｇ、Ｐｄ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｕ、Ａｕ－Ｐｄ合金またはＡｇ－Ｐｔ合金を主成分とする非磁性金属層である。端子１４の上部は、上記金属材料に加えＴｉＯ_２、ＺｒＯ_２またはＡｌ_２Ｏ_３等の非伝導性材料を含んでもよい。端子１４の下部は、Ｎｉ膜およびＳｎ膜である。

【0034】

積層体１０は、例えば以下のようにして製造される。誘電体層１１ａから１１ｊは例えばドクターブレード法を用い作製する。誘電体層１１ｂから１１ｊを貫通するビア配線１３ｂから１３ｊを形成する。例えば誘電体層１１ａから１１ｊを貫通するビアホールをレーザ光照射により形成する。スキージ法等を用いビアホール内にビア配線１３ｂから１３ｊを形成する。誘電体層１１ａから１１ｊの表面に導電体層１２ａから１２ｊおよび端子１４の上部を形成する。導電体層１２ａから１２ｊおよび端子１４の上部は例えばスクリーン印刷法または転写法を用い形成する。誘電体層１１ａから１１ｊを積層して積層体１０を形成する。誘電体層１１ａから１１ｊの積層には例えば熱加圧または接着剤を用いる。積層体１０を例えば７００℃以上で焼成する。これにより、誘電体層１１ａから１１ｊが焼結体となる。端子１４の上部の下に端子１４の下部を形成する。端子１４の下部の形成には、例えばバレルメッキ法等のメッキ法を用いる。

【0035】

［シミュレーション］
実施例１のフィルタの通過特性および反射特性をシミュレーションした。シミュレーション条件は以下である。
積層体１０のＸ方向の幅は１．０ｍｍ、Ｙ方向の幅は０．５ｍｍ、およびＺ方向の高さは０．２ｍｍである。
各誘電体層１１ａ～１１ｊの厚さ、キャパシタＣ１～Ｃ８のキャパシタンスの概略値および線路ＳＬ１～ＳＬ５のインダクタンスの概略値を表１に示す。

【表1】

【0036】

実施例１に係るフィルタの通過特性Ｓ２１および反射特性Ｓ１１のシミュレーション結果は図２である。

【0037】

特許文献１～３では、共振回路を構成するキャパシタを、共振回路を構成する線路より端子側に設ける。これは、端子が接合される実装基板の金属パターンと線路との干渉を抑制するためである。しかし、線路ＳＬ１とＳＬ２との距離が近いと図１のように磁界結合Ｍ１が生じる。線路ＳＬ３とＳＬ４との距離が近いと磁界結合Ｍ２が生じる。これにより、並列共振回路ＰＲ１～ＰＲ４の共振周波数が変動してしまい、図２の減衰極Ａ１～Ａ４を所望の周波数に設定する設計が難しくなる。

【0038】

実施例１によれば、並列共振回路ＰＲ１（第１共振回路）は、線路ＳＬ１（第１線路）とキャパシタＣ１（第１キャパシタ）を備えている。線路ＳＬ１は、導電体層１２ｉおよび１２ｊ（第１導電体層１２ｘ）により形成され、キャパシタＣ１の電極Ｃ１ａおよびＣ１ｂ（第１電極）は、導電体層１２ｆおよび１２ｇ（第２導電体層１２ｙ）により形成されている。並列共振回路ＰＲ２（第２共振回路）は、線路ＳＬ２（第２線路）とキャパシタＣ２（第２キャパシタ）を備えている。線路ＳＬ２は、導電体層１２ｂおよび１２ｃ（第３導電体層１２ｚ）により形成され、キャパシタＣ２の電極Ｃ２ａおよびＣ２ｂ（第２電極）は、導電体層１２ｅおよび１２ｆ（第２導電体層１２ｙ）により形成されている。図４のように、第２導電体層１２ｙは、第１導電体層１２ｘと第３導電体層１２ｚとの間に位置する。これにより、線路ＳＬ１とＳＬ２との距離が離れ、かつ間にキャパシタＣ１およびＣ２の電極が設けられる。よって、線路ＳＬ１とＳＬ２との磁界結合Ｍ１が小さくなる。よって、並列共振回路ＰＲ１およびＰＲ２の共振周波数が設計しやすくなる。

【0039】

並列共振回路ＰＲ３（第３共振回路）は、線路ＳＬ３（第３線路）とキャパシタＣ３（第３キャパシタ）を備えている。線路ＳＬ３は、導電体層１２ｂおよび１２ｃ（第３導電体層１２ｚ）により形成され、キャパシタＣ３の電極Ｃ３ａおよびＣ３ｂ（第３電極）は、導電体層１２ｅおよび１２ｆ（第２導電体層１２ｙ）により形成されている。並列共振回路ＰＲ４（第４共振回路）は、線路ＳＬ４（第４線路）とキャパシタＣ４（第４キャパシタ）を備えている。線路ＳＬ４は、導電体層１２ｉおよび１２ｊ（第１導電体層１２ｘ）により形成され、キャパシタＣ４の電極Ｃ４ａおよびＣ４ｂ（第４電極）は、導電体層１２ｆおよび１２ｇ（第２導電体層１２ｙ）により形成されている。これにより、線路ＳＬ３とＳＬ４との距離が離れ、かつ間にキャパシタＣ３およびＣ４の電極が設けられる。よって、線路ＳＬ３とＳＬ４との磁界結合Ｍ２が小さくなる。よって並列共振回路ＰＲ３およびＰＲ４の共振周波数が設計しやすくなる。

【0040】

図１のように、並列共振回路ＰＲ１～ＰＲ４は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にシャント接続された並列共振回路である。これにより、並列共振回路ＰＲ１～ＰＲ４の共振周波数により図４の減衰極Ａ１～Ａ４を形成できる。磁界結合Ｍ１およびＭ２を小さくできるため減衰極Ａ１～Ａ４の周波数を設計しやすくなる。

【0041】

図１のように、共振回路ＰＲ１～ＰＲ４のうち共振回路ＰＲＰ１は入力端子Ｔｉｎに最も電気的に近く、共振回路ＰＲ４は出力端子Ｔｏｕｔに最も電気的に近い。そこで、第１導電体層１２ｘを入力端子Ｔｉｎおよび出力端子Ｔｏｕｔが設けられた積層体１０の表面１０ｂと第２導電体層１２ｙとの間に位置させる。これにより、入力端子Ｔｉｎと並列共振回路ＰＲ１との接続距離、および出力端子Ｔｏｕｔと並列共振回路ＰＲ２との接続距離を短くできる。また、入力端子Ｔｉｎと出力端子Ｔｏｕｔから遠い並列共振回路ＰＲ２およびＰＲ３のＱ値は高いことが好ましい。線路ＳＬ２およびＳＬ３が実装基板から遠くなるため、線路ＳＬ２およびＳＬ３のＱ値が高くなり、並列共振回路ＰＲ２およびＰＲ３のＱ値を高くできる。

【0042】

Ｚ方向からみて、線路ＳＬ１の少なくとも一部と線路ＳＬ２の少なくとも一部とが重なる場合、線路ＳＬ１とＳＬ２とが磁界結合しやすい。そこで、線路ＳＬ１の少なくとも一部と電極Ｃ１ａ、Ｃ１ｂ、Ｃ２ａおよびＣ２ｂの少なくとも一部とを重ね、線路ＳＬ２の少なくとも一部と電極Ｃ１ａ、Ｃ１ｂ、Ｃ２ａおよびＣ２ｂの少なくとも一部とを重ねる。これにより、磁界結合Ｍ１を小さくできる。

【0043】

同様に、Ｚ方向からみて、線路ＳＬ３の少なくとも一部と線路ＳＬ４の少なくとも一部とが重なる場合、線路ＳＬ３とＳＬ４とが磁界結合しやすい。そこで、線路ＳＬ３の少なくとも一部と電極Ｃ３ａ、Ｃ３ｂ、Ｃ４ａおよびＣ４ｂの少なくとも一部とを重ね、線路ＳＬ４の少なくとも一部と電極Ｃ３ａ、Ｃ３ｂ、Ｃ４ａおよびＣ４ｂの少なくとも一部とを重ねる。これにより、磁界結合Ｍ２を小さくできる。

【0044】

Ｚ方向からみて、線路ＳＬ１およびＳＬ２は線路ＳＬ３およびＳＬ４と重ならない。これにより、線路ＳＬ１とＳＬ３およびＳＬ４との磁界結合は小さく、線路ＳＬ２とＳＬ３およびＳＬ４との磁界結合は小さい。

【0045】

線路ＳＬ１からＳＬ４の少なくとも１つはスパイラル形状である。線路がスパイラル形状の場合、線路ＳＬ１～ＳＬ４間の磁界結合が大きくなる。よって、第２導電体層１２ｙを第１導電体層１２ｘと第３導電体層１２ｚとの間に配置することが好ましい。なお、ここで、スパイラル形状は、同一導電体層（同一平面）上でのスパイラル形状に加え、複数の導電体層に形成されたヘリカル形状および螺旋形状等も含む。線路ＳＬ１からＳＬ４を各々複数の導電体層により形成される例を説明したが、線路ＳＬ１からＳＬ４は各々１つの導電体層により形成されてもよい。

【0046】

フィルタが４個の並列共振回路を有する例を説明したが、フィルタは、２個、３個または５個以上の並列共振回路を有してもよい。

【実施例0047】

実施例２は、実施例１のフィルタを用いたトリプレクサの例である。図９は、実施例２に係るトリプレクサの回路図である。図９に示すように、トリプレクサ５０はフィルタ５２、５４および５６を備えている。共通端子Ａｎｔと端子ＬＢ、ＭＢおよびＨＢとの間にそれぞれフィルタ５２、５４および５６が接続されている。共通端子Ａｎｔにはアンテナ５８が接続されている。フィルタ５２は例えばローパスフィルタＬＰＦまたはバンドパスフィルタＢＰＦであり、ローバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ５４は例えばバンドパスフィルタＢＰＦであり、ローバンドより高い周波数のミドルバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ５６は例えばハイパスフィルタＨＰＦまたはバンドパスフィルタＢＰＦであり、ミドルバンドより高い周波数のハイバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。

【0048】

フィルタ５２、５４および５６の少なくとも１つのフィルタを実施例１のフィルタとすることができる。フィルタ５２、５４および５６の少なくとも２つを備えるマルチプレクサを複合電子部品としてもよい。マルチプレクサの例としてトリプレクサの例を説明したが、マルチプレクサはダイプレクサ、デュプレクサまたはクワッドプレクサでもよい。

【0049】

［実施例２の変形例１］
実施例２の変形例１は、実施例１のフィルタを用いた通信用モジュールの例である。図１０は、実施例２の変形例１に係る通信用モジュールの回路図である。図１０に示すように、モジュール６０は、フィルタ６１、スイッチ６２、ローノイズアンプＬＮＡ６３およびパワーアンプＰＡ６４を備えている。

【0050】

アンテナ端子ＴＡにアンテナ５８が接続される。アンテナ端子ＴＡには、フィルタ６１の一端が接続されている。フィルタ６１の他端にはスイッチ６２が接続されている。スイッチ６２にはＬＮＡ６３の入力端子およびＰＡ６４の出力端子が接続されている。ＬＮＡ６３の出力端子は受信端子ＴＲに接続されている。ＰＡ６４の入力端子は送信端子ＴＴに接続されている。受信端子ＴＲおよび送信端子ＴＴにはＲＦＩＣ（Radio Frequency Integrated Circuit）が接続されている。

【0051】

モジュール６０は、例えばＴＤＤ（Time Division Duplex）通信方式の通信用モジュールである。ＴＤＤ通信方式では送信帯域と受信帯域とは同じ帯域である。フィルタ６１は例えばバンドパスフィルタであり、送信帯域と受信帯域を含む通過帯域の高周波信号を通過させ他の周波数の信号を抑圧する。

【0052】

受信信号を受信するとき、スイッチ６２はフィルタ６１とＬＮＡ６３とを接続する。これにより、アンテナ５８に受信された高周波信号はフィルタ６１により受信帯域の信号に濾波され、ＬＮＡ６３により増幅されＲＦＩＣ６５に出力される。送信信号を送信するとき、スイッチ６２はフィルタ６１とＰＡ６４とを接続する。これにより、ＲＦＩＣ６５から出力された高周波信号は、ＰＡ６４により増幅され、フィルタ６１により送信帯域の信号に濾波され、アンテナ５８から出力される。

【0053】

実施例２の変形例１の通信用モジュール内のフィルタ６１を実施例１のフィルタとすることができる。モジュールとしては、他の回路形式の通信用モジュールでもよい。

【0054】

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。