(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022150266
(43)【公開日】2022-10-07
(54)【発明の名称】静電気センサおよび静電気センサシステム
(51)【国際特許分類】
G01R 29/24 20060101AFI20220929BHJP
H01L 29/786 20060101ALI20220929BHJP
【FI】
G01R29/24 Z
H01L29/78 618B
H01L29/78 617K
H01L29/78 613Z
【審査請求】未請求
【請求項の数】10
【出願形態】OL
(21)【出願番号】P 2021052798
(22)【出願日】2021-03-26
【新規性喪失の例外の表示】特許法第30条第2項適用申請有り (1)薄膜材料デバイス研究会第17回研究集会 令和2年11月5日 WEB開催 (2)山形大学修士論文公聴会 令和3年2月17日 山形大学工学部11号館2階未来ホール (山形県米沢市城南四丁目3-16) (3)第68回応用物理学会春期学術講演会予稿集 令和3年2月26日掲載 https://confit.atlas.jp/guide/event/jsap2021s/subject/18p-P04-11/advanced https://confit.atlas.jp/guide/event/jsap2021s/subject/19a-Z18-11/advanced (4)第68回応用物理学会春期学術講演会 令和3年3月18日、19日 WEB開催
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成30年度からの、国立研究開発法人科学技術振興機構、戦略的創造研究推進事業「機械学習と計算科学による塗布型電子材料の構造・機能予測」委託研究、産業技術力強化法第17条の適用を受ける特許出願
(71)【出願人】
【識別番号】304036754
【氏名又は名称】国立大学法人山形大学
(74)【代理人】
【識別番号】110000383
【氏名又は名称】特許業務法人エビス国際特許事務所
(72)【発明者】
【氏名】松井 弘之
(72)【発明者】
【氏名】杉本 俊之
【テーマコード(参考)】
5F110
【Fターム(参考)】
5F110BB01
5F110BB09
5F110CC07
5F110EE24
5F110EE25
5F110EE27
5F110GG05
(57)【要約】
【課題】従来、対象物に着色剤を含んだ帯電性粉体を付着させて、帯電分布を帯電模様として確認可能にする方法が存在する。しかし、この方法は、付着させる際に帯電性粉体が周囲に散ったり、帯電性粉体を除去しなければならなかったりするなど、扱いが難しかった。
【解決手段】配列した複数の延在ゲートと、複数の電界効果トランジスタと、を備え、延在ゲートの各々は、電界効果トランジスタのゲート電極と電気的に接続した静電気センサを用いる。
【選択図】
図2
【特許請求の範囲】
【請求項1】
配列した複数の延在ゲートと、
複数の電界効果トランジスタと、を備え、
前記延在ゲートの各々は、前記電界効果トランジスタのゲート電極と電気的に接続したことを特徴とする静電気センサ。
【請求項2】
前記延在ゲートは、前記ゲート電極よりも広い範囲に拡がることを特徴とする請求項1に記載された静電気センサ。
【請求項3】
前記ゲート電極の延在方向に延在して接続線を設け、前記接続線における前記ゲート電極の反対側に前記延在ゲートを設けたことを特徴とする請求項1または2に記載された静電気センサ。
【請求項4】
前記延在ゲートは網目状に形成されていることを特徴とする請求項1乃至3のいずれかに記載された静電気センサ。
【請求項5】
前記電界効果トランジスタは、有機電界効果トランジスタであることを特徴とする請求項1乃至4のいずれかに記載された静電気センサ。
【請求項6】
2次元状に配列した複数の前記延在ゲートと、
一方向に延在する複数のソース配線と、
複数の前記ソース配線と交差して他方向に延在する複数のドレイン配線とを備え、
前記ソース配線の各々は、前記電界効果トランジスタのソース電極が複数接続し、
前記ドレイン配線の各々は、前記電界効果トランジスタのドレイン電極が複数接続したことを特徴とする請求項1乃至5のいずれか一項に記載された静電気センサ。
【請求項7】
前記延在ゲートは1次元状に配列し、
前記電界効果トランジスタは、前記延在ゲートの配列方向とは交差する方向に延在することを特徴とする請求項1乃至3のいずれか一項に記載された静電気センサ。
【請求項8】
請求項1乃至7のいずれかに記載された静電気センサと、
前記電界効果トランジスタにおけるソースまたはドレインの一方に電気的に接続した電源と、
前記ソースまたは前記ドレインの他方に電気的に接続した電流検出器と、を備えたことを特徴とする静電気センサシステム。
【請求項9】
請求項4または5に記載された静電気センサと、
電源と、
複数の電流検出器と、
を備え、
前記静電気センサの複数のソース配線または複数のドレイン配線の一方を電圧線とし、他方を検出線として、
前記電源は複数の前記電圧線の一つに選択電位を印加し、他の前記電圧線に非選択電位を印加し、
前記検出線に接続した前記電流検出器により電流を検出することにより静電気を検出することを特徴とする静電気センサシステム。
【請求項10】
前記電流検出器は、商用周波数の逆数時間のあいだ積分することによりノイズを低減することを特徴とする請求項8または9に記載された静電気センサシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、物体の表面に生じる静電気を測定するための静電気センサ及び静電気センサシステムに関するものである。
【背景技術】
【0002】
非導電性の材質を用いると、表面の帯電により問題が生じる場合がある。例えば、プラスチック部材を塗装する際に帯電分布にムラが生じると、塗装ムラの原因となる。また、半導体製造工程においても、帯電を除去することが重要である。これらのことから、対象物表面の静電気を計測することが行われている。また、静電気を計測することにより、近接センサや接触センサとして用いることができる。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1には、対象物に着色剤を含んだ帯電性粉体を付着させて、帯電分布を帯電模様として確認可能にする方法が記載されている。しかし、この方法は、付着させる際に帯電性粉体が周囲に散ったり、帯電性粉体を除去しなければならなかったりするなど、扱いが難しかった。
【課題を解決するための手段】
【0005】
本発明の一実施形態は、配列した複数の延在ゲートと、複数の電界効果トランジスタと、を備え、延在ゲートの各々は、電界効果トランジスタのゲート電極と電気的に接続した静電気センサを提供する。
【発明の効果】
【0006】
本発明の一実施形態により、帯電性粉体を用いることなく、静電気による帯電を高感度で検出することができる。また、近接センサとして入力に用いることにより、不特定多数の者が触れるボタンやタッチパネル等を用いることなく、衛生的に操作を行うことができる。
【図面の簡単な説明】
【0007】
【
図2】実施例1における2次元静電気センサシステムの回路。
【
図3】電源ノイズの影響を受ける電流検出器の出力波形。
【
図5】X-Y面方向の周囲における静電気の影響を示す図。
【
図6】網目状の延在ゲートを有した実施例3の静電気センサ。
【
図9】実施例6の電界の影響を受けない電界効果トランジスタを用いた静電気センサ。
【
図10】延在ゲートを有した2次元静電気センサに実施例5の技術を用いた例。
【
図14】実施例10の静電気センサの断面図及び回路。
【
図15】実施例11の静電気センサの断面図及び回路。
【発明を実施するための形態】
【0008】
まず、
図1により本実施形態の静電気センサの原理を説明する。
図1は、静電気センサの断面図及び回路を示す。静電気センサは、電界効果トランジスタ1と延在ゲート3を備えている。電界効果トランジスタ1は、半導体11、ゲート電極12、第1絶縁層13、ソース電極14、ドレイン電極15を有する。ゲート電極12は、第2絶縁層2と第1絶縁層13によりZ方向から挟まれている。また、ゲート電極12に電気的に接続する延在ゲート3も、第2絶縁層2と第1絶縁層13に挟まれている。延在ゲート3は、少なくとも延在方向であるX方向において、ゲート電極12よりも広い範囲に拡がっている。
図1において、ゲート電極12は、接続線31により延在ゲート3に接続している。静電気センサのソース電極14は、検出線61を介して電流検出器6に接続し、ドレイン電極15は、電圧線41を介して電源4の負極に接続する。そして、電源4の正極と電流検出器6はアース5に接続する。
【0009】
ゲート電極12、接続線31、延在ゲート3は、第1絶縁層13と第2絶縁層2に挟まれており、外部とは電気的に絶縁されている。
図1のように-の静電気に帯電した対象物7を静電気センサの延在ゲート3に近づけると、電界の作用により延在ゲート3は電子が遠ざけられて+電荷が蓄積され、逆にゲート電極12は電子が増加して-電荷が蓄積される。そして、ゲート電極12の-電荷により、半導体11には+電荷が蓄積され、電界効果トランジスタ1の抵抗値が下がり、電流が増加する。電流は電流検出器6で検出される。これにより、対象物7の帯電や、対象物7が近づいたことを検出することができる。なお、
図1において、ゲート電極12は、接続線31により延在ゲート3に接続しているが、接続線31を延在ゲート3の一部と考えることもできる。
【0010】
半導体11は、電界の変化により抵抗値を変化させるものである。そのため、延在ゲート3とゲート電極12がなく、半導体11で直接的に電界を捉えて静電センサとすることもできる。しかしながら、延在ゲート3とゲート電極12がない静電センサよりも、
図1に示した延在ゲート3とゲート電極12を備えた静電センサの方が、電界を捉える感度が100倍以上高くなることが実験により判明した。
【0011】
図1では、対象物7は静電気センサから離間している。しかし、静電気センサの表面層を、非導電性で静電気を帯びにくい材質で形成すれば、対象物7が静電気センサの表面に接する態様で使用することもできる。
【実施例0012】
実施例1として、2次元状にセンサを配列した2次元静電気センサの静電気センサシステムを示す。
図2には、3×3の静電気センサを示すが、一般的にはn×m(n,mは自然数)のセンサとすることができる。
図2の静電気センサでは、複数の電圧線41が行方向(X方向)に延在し、複数の検出線61が列方向(Y方向)に延在している。検出線61と電圧線41の間はZ方向において絶縁層により絶縁されている。そして、X-Y平面において、検出線61と電圧線41の交差部の近傍にP型の電界効果トランジスタ1が設けられている。電界効果トランジスタ1は、ドレイン電極15が電圧線41に、ソース電極14が検出線61に、ゲート電極12が延在ゲート3に電気的に接続している。検出線61はソース配線であり、電圧線41はドレイン配線である。ソース配線である検出線61の各々には、電界効果トランジスタ1のソース電極14が複数接続し、ドレイン配線である電圧線41の各々には、電界効果トランジスタ1のドレイン電極15が複数接続している。本実施例では検出線61と電圧線41は、Y方向とX方向に延在しているが、一方向と他方向に延在していれば互いに直角でなくてもよい。このことは他の2次元静電気センサの実施例でも同様である。また、静電気センサの電圧線41は電源4に接続しており、検出線61は電流検出器6を介してアース5に接続している。電流検出器6では、検出線61とアース5との間に抵抗(図示せず)を設け、抵抗の両端の電圧を測定することにより電流を検出する。静電気センサシステムは、静電気センサと電源4、電流検出器6を備える。
【0013】
静電気を検出する際には、電源4から複数の電圧線41に順次に選択電位を供給する。
図2では、電圧線41には基本的に非選択電位の0Vを印加し、-Yの向きに順次に選択電位である-5Vの電圧を印加する。-5Vの電圧を印加した電圧線41に接続するP型の電界効果トランジスタ1は、ゲートが-になるほど抵抗が低下し、より大きなソース電流が流れる。そして、ソース電流は検出線61を流れ、電流検出器6で検出される。実施例1のセンサでは、電圧線41に-5Vの選択電位を走査して印加し、各電流検出器6で検出するため、2次元状に配置した延在ゲート3の個々について、近傍の静電気を検出することができる。
【0014】
ここで、ゲート-ドレイン間とゲート-ソース間には寄生容量があるため、対象物7がない場合には、ゲート電極12の電位はドレイン電極15の電位とソース電極14の電位の間となる。電流検出器6が有する抵抗の抵抗値は小さく、検出線61及びソース電極14の電位は約0Vである。電圧線41及びドレイン電極15の電位が0Vから-5V変化すると、ゲート電位はドレイン電極15とソース電極14の中間である約-2.5Vとなり、ゲート電位にバイアスがかかる。そのため、静電気が近接していない場合にP型の電界効果トランジスタ1のVgsは約-2.5Vとなって電流が流れる。そして、対象物7が接近した時の延在ゲート3との間の電子移動によりゲート電極12の電位が+側に変化しても-側に変化してもP型の電界効果トランジスタ1の電流は変化し、検出することができる。
【0015】
なお、電流検出器6による検出出力は、電源周波数(商用周波数)の逆数時間のあいだ、積分することが好ましい。
図3は、電流検出器6の出力を示す。tは時間軸、Iは検出電流である。静電気センサの一般的な使用環境では、商用電源による商用周波数の電界が、延在ゲート3やゲート電極12、半導体11等の電位に影響する場合がある。
図3では、本来の信号Sに電源ノイズが重畳した信号Snを示す。電源ノイズは電源周波数Fcの逆数時間である1/Fcの周期で繰り返している。そのため、信号Snを1/Fcの期間積分することにより、電源ノイズを軽減し、本来の信号Sの値に近づけることができる。
【0016】
図4は、実施例1の静電気センサの構造を示す。
図4(a)は静電気センサにおける1素子の部分平面図であり、
図4(b)は
図4(a)のA-A線の延長線における部分断面図である。
図4に示すように、実施例1の静電気センサは、第2絶縁層2のZの向きの面に延在ゲート3、接続線31、ゲート電極12、検出線61が設けられ、さらに第1絶縁層13で覆われる。第1絶縁層13のZの向き側には、ゲート電極12の位置に重ねて半導体11が設けられ、半導体11にソース電極14とドレイン電極15が接触するとともに電圧線41が設けられる。ソース電極14は、第1絶縁層13に設けたスルーホール62を介して検出線61に接続する。検出線61は第2絶縁層2のZの向き側でY方向に延在し、静電気センサ外の電流検出器6に電気的に接続する。また、ドレイン電極15は第1絶縁層13のZの向き側でX方向に延在し、静電気センサ外の電源4に電気的に接続する。X方向に延在する電圧線41とY方向に延在する検出線61の交差部は、第1絶縁層13により絶縁されている。
【0017】
延在ゲート3は、X方向とY方向においてゲート電極12よりも広い範囲に拡がっている。そのため、ゲート電極12に効率よく電荷を集めることができる。また、本実施例において、半導体11はP型の有機半導体であり、電界効果トランジスタ1はP型の有機電界効果トランジスタ(OFET)である。絶縁層は可撓性を有しており、静電気センサは全体として可撓性を有している。