IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 国立大学法人山形大学の特許一覧

特開2022-150266静電気センサおよび静電気センサシステム
<>
  • 特開-静電気センサおよび静電気センサシステム 図1
  • 特開-静電気センサおよび静電気センサシステム 図2
  • 特開-静電気センサおよび静電気センサシステム 図3
  • 特開-静電気センサおよび静電気センサシステム 図4
  • 特開-静電気センサおよび静電気センサシステム 図5
  • 特開-静電気センサおよび静電気センサシステム 図6
  • 特開-静電気センサおよび静電気センサシステム 図7
  • 特開-静電気センサおよび静電気センサシステム 図8
  • 特開-静電気センサおよび静電気センサシステム 図9
  • 特開-静電気センサおよび静電気センサシステム 図10
  • 特開-静電気センサおよび静電気センサシステム 図11
  • 特開-静電気センサおよび静電気センサシステム 図12
  • 特開-静電気センサおよび静電気センサシステム 図13
  • 特開-静電気センサおよび静電気センサシステム 図14
  • 特開-静電気センサおよび静電気センサシステム 図15
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022150266
(43)【公開日】2022-10-07
(54)【発明の名称】静電気センサおよび静電気センサシステム
(51)【国際特許分類】
   G01R 29/24 20060101AFI20220929BHJP
   H01L 29/786 20060101ALI20220929BHJP
【FI】
G01R29/24 Z
H01L29/78 618B
H01L29/78 617K
H01L29/78 613Z
【審査請求】未請求
【請求項の数】10
【出願形態】OL
(21)【出願番号】P 2021052798
(22)【出願日】2021-03-26
【新規性喪失の例外の表示】特許法第30条第2項適用申請有り (1)薄膜材料デバイス研究会第17回研究集会 令和2年11月5日 WEB開催 (2)山形大学修士論文公聴会 令和3年2月17日 山形大学工学部11号館2階未来ホール (山形県米沢市城南四丁目3-16) (3)第68回応用物理学会春期学術講演会予稿集 令和3年2月26日掲載 https://confit.atlas.jp/guide/event/jsap2021s/subject/18p-P04-11/advanced https://confit.atlas.jp/guide/event/jsap2021s/subject/19a-Z18-11/advanced (4)第68回応用物理学会春期学術講演会 令和3年3月18日、19日 WEB開催
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成30年度からの、国立研究開発法人科学技術振興機構、戦略的創造研究推進事業「機械学習と計算科学による塗布型電子材料の構造・機能予測」委託研究、産業技術力強化法第17条の適用を受ける特許出願
(71)【出願人】
【識別番号】304036754
【氏名又は名称】国立大学法人山形大学
(74)【代理人】
【識別番号】110000383
【氏名又は名称】特許業務法人エビス国際特許事務所
(72)【発明者】
【氏名】松井 弘之
(72)【発明者】
【氏名】杉本 俊之
【テーマコード(参考)】
5F110
【Fターム(参考)】
5F110BB01
5F110BB09
5F110CC07
5F110EE24
5F110EE25
5F110EE27
5F110GG05
(57)【要約】
【課題】従来、対象物に着色剤を含んだ帯電性粉体を付着させて、帯電分布を帯電模様として確認可能にする方法が存在する。しかし、この方法は、付着させる際に帯電性粉体が周囲に散ったり、帯電性粉体を除去しなければならなかったりするなど、扱いが難しかった。
【解決手段】配列した複数の延在ゲートと、複数の電界効果トランジスタと、を備え、延在ゲートの各々は、電界効果トランジスタのゲート電極と電気的に接続した静電気センサを用いる。
【選択図】 図2
【特許請求の範囲】
【請求項1】
配列した複数の延在ゲートと、
複数の電界効果トランジスタと、を備え、
前記延在ゲートの各々は、前記電界効果トランジスタのゲート電極と電気的に接続したことを特徴とする静電気センサ。
【請求項2】
前記延在ゲートは、前記ゲート電極よりも広い範囲に拡がることを特徴とする請求項1に記載された静電気センサ。
【請求項3】
前記ゲート電極の延在方向に延在して接続線を設け、前記接続線における前記ゲート電極の反対側に前記延在ゲートを設けたことを特徴とする請求項1または2に記載された静電気センサ。
【請求項4】
前記延在ゲートは網目状に形成されていることを特徴とする請求項1乃至3のいずれかに記載された静電気センサ。
【請求項5】
前記電界効果トランジスタは、有機電界効果トランジスタであることを特徴とする請求項1乃至4のいずれかに記載された静電気センサ。
【請求項6】
2次元状に配列した複数の前記延在ゲートと、
一方向に延在する複数のソース配線と、
複数の前記ソース配線と交差して他方向に延在する複数のドレイン配線とを備え、
前記ソース配線の各々は、前記電界効果トランジスタのソース電極が複数接続し、
前記ドレイン配線の各々は、前記電界効果トランジスタのドレイン電極が複数接続したことを特徴とする請求項1乃至5のいずれか一項に記載された静電気センサ。
【請求項7】
前記延在ゲートは1次元状に配列し、
前記電界効果トランジスタは、前記延在ゲートの配列方向とは交差する方向に延在することを特徴とする請求項1乃至3のいずれか一項に記載された静電気センサ。
【請求項8】
請求項1乃至7のいずれかに記載された静電気センサと、
前記電界効果トランジスタにおけるソースまたはドレインの一方に電気的に接続した電源と、
前記ソースまたは前記ドレインの他方に電気的に接続した電流検出器と、を備えたことを特徴とする静電気センサシステム。
【請求項9】
請求項4または5に記載された静電気センサと、
電源と、
複数の電流検出器と、
を備え、
前記静電気センサの複数のソース配線または複数のドレイン配線の一方を電圧線とし、他方を検出線として、
前記電源は複数の前記電圧線の一つに選択電位を印加し、他の前記電圧線に非選択電位を印加し、
前記検出線に接続した前記電流検出器により電流を検出することにより静電気を検出することを特徴とする静電気センサシステム。
【請求項10】
前記電流検出器は、商用周波数の逆数時間のあいだ積分することによりノイズを低減することを特徴とする請求項8または9に記載された静電気センサシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、物体の表面に生じる静電気を測定するための静電気センサ及び静電気センサシステムに関するものである。
【背景技術】
【0002】
非導電性の材質を用いると、表面の帯電により問題が生じる場合がある。例えば、プラスチック部材を塗装する際に帯電分布にムラが生じると、塗装ムラの原因となる。また、半導体製造工程においても、帯電を除去することが重要である。これらのことから、対象物表面の静電気を計測することが行われている。また、静電気を計測することにより、近接センサや接触センサとして用いることができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2019-26711号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1には、対象物に着色剤を含んだ帯電性粉体を付着させて、帯電分布を帯電模様として確認可能にする方法が記載されている。しかし、この方法は、付着させる際に帯電性粉体が周囲に散ったり、帯電性粉体を除去しなければならなかったりするなど、扱いが難しかった。
【課題を解決するための手段】
【0005】
本発明の一実施形態は、配列した複数の延在ゲートと、複数の電界効果トランジスタと、を備え、延在ゲートの各々は、電界効果トランジスタのゲート電極と電気的に接続した静電気センサを提供する。
【発明の効果】
【0006】
本発明の一実施形態により、帯電性粉体を用いることなく、静電気による帯電を高感度で検出することができる。また、近接センサとして入力に用いることにより、不特定多数の者が触れるボタンやタッチパネル等を用いることなく、衛生的に操作を行うことができる。
【図面の簡単な説明】
【0007】
図1】静電気センサの断面図及び回路。
図2】実施例1における2次元静電気センサシステムの回路。
図3】電源ノイズの影響を受ける電流検出器の出力波形。
図4】実施例1の2次元静電気センサ。
図5】X-Y面方向の周囲における静電気の影響を示す図。
図6】網目状の延在ゲートを有した実施例3の静電気センサ。
図7】実施例4の1次元静電気センサ。
図8】実施例5の1次元静電気センサ。
図9】実施例6の電界の影響を受けない電界効果トランジスタを用いた静電気センサ。
図10】延在ゲートを有した2次元静電気センサに実施例5の技術を用いた例。
図11】実施例7の2次元静電気センサ。
図12】実施例8の2次元静電気センサ。
図13】実施例9の2次元静電気センサ。
図14】実施例10の静電気センサの断面図及び回路。
図15】実施例11の静電気センサの断面図及び回路。
【発明を実施するための形態】
【0008】
まず、図1により本実施形態の静電気センサの原理を説明する。図1は、静電気センサの断面図及び回路を示す。静電気センサは、電界効果トランジスタ1と延在ゲート3を備えている。電界効果トランジスタ1は、半導体11、ゲート電極12、第1絶縁層13、ソース電極14、ドレイン電極15を有する。ゲート電極12は、第2絶縁層2と第1絶縁層13によりZ方向から挟まれている。また、ゲート電極12に電気的に接続する延在ゲート3も、第2絶縁層2と第1絶縁層13に挟まれている。延在ゲート3は、少なくとも延在方向であるX方向において、ゲート電極12よりも広い範囲に拡がっている。図1において、ゲート電極12は、接続線31により延在ゲート3に接続している。静電気センサのソース電極14は、検出線61を介して電流検出器6に接続し、ドレイン電極15は、電圧線41を介して電源4の負極に接続する。そして、電源4の正極と電流検出器6はアース5に接続する。
【0009】
ゲート電極12、接続線31、延在ゲート3は、第1絶縁層13と第2絶縁層2に挟まれており、外部とは電気的に絶縁されている。図1のように-の静電気に帯電した対象物7を静電気センサの延在ゲート3に近づけると、電界の作用により延在ゲート3は電子が遠ざけられて+電荷が蓄積され、逆にゲート電極12は電子が増加して-電荷が蓄積される。そして、ゲート電極12の-電荷により、半導体11には+電荷が蓄積され、電界効果トランジスタ1の抵抗値が下がり、電流が増加する。電流は電流検出器6で検出される。これにより、対象物7の帯電や、対象物7が近づいたことを検出することができる。なお、図1において、ゲート電極12は、接続線31により延在ゲート3に接続しているが、接続線31を延在ゲート3の一部と考えることもできる。
【0010】
半導体11は、電界の変化により抵抗値を変化させるものである。そのため、延在ゲート3とゲート電極12がなく、半導体11で直接的に電界を捉えて静電センサとすることもできる。しかしながら、延在ゲート3とゲート電極12がない静電センサよりも、図1に示した延在ゲート3とゲート電極12を備えた静電センサの方が、電界を捉える感度が100倍以上高くなることが実験により判明した。
【0011】
図1では、対象物7は静電気センサから離間している。しかし、静電気センサの表面層を、非導電性で静電気を帯びにくい材質で形成すれば、対象物7が静電気センサの表面に接する態様で使用することもできる。
【実施例0012】
実施例1として、2次元状にセンサを配列した2次元静電気センサの静電気センサシステムを示す。図2には、3×3の静電気センサを示すが、一般的にはn×m(n,mは自然数)のセンサとすることができる。図2の静電気センサでは、複数の電圧線41が行方向(X方向)に延在し、複数の検出線61が列方向(Y方向)に延在している。検出線61と電圧線41の間はZ方向において絶縁層により絶縁されている。そして、X-Y平面において、検出線61と電圧線41の交差部の近傍にP型の電界効果トランジスタ1が設けられている。電界効果トランジスタ1は、ドレイン電極15が電圧線41に、ソース電極14が検出線61に、ゲート電極12が延在ゲート3に電気的に接続している。検出線61はソース配線であり、電圧線41はドレイン配線である。ソース配線である検出線61の各々には、電界効果トランジスタ1のソース電極14が複数接続し、ドレイン配線である電圧線41の各々には、電界効果トランジスタ1のドレイン電極15が複数接続している。本実施例では検出線61と電圧線41は、Y方向とX方向に延在しているが、一方向と他方向に延在していれば互いに直角でなくてもよい。このことは他の2次元静電気センサの実施例でも同様である。また、静電気センサの電圧線41は電源4に接続しており、検出線61は電流検出器6を介してアース5に接続している。電流検出器6では、検出線61とアース5との間に抵抗(図示せず)を設け、抵抗の両端の電圧を測定することにより電流を検出する。静電気センサシステムは、静電気センサと電源4、電流検出器6を備える。
【0013】
静電気を検出する際には、電源4から複数の電圧線41に順次に選択電位を供給する。図2では、電圧線41には基本的に非選択電位の0Vを印加し、-Yの向きに順次に選択電位である-5Vの電圧を印加する。-5Vの電圧を印加した電圧線41に接続するP型の電界効果トランジスタ1は、ゲートが-になるほど抵抗が低下し、より大きなソース電流が流れる。そして、ソース電流は検出線61を流れ、電流検出器6で検出される。実施例1のセンサでは、電圧線41に-5Vの選択電位を走査して印加し、各電流検出器6で検出するため、2次元状に配置した延在ゲート3の個々について、近傍の静電気を検出することができる。
【0014】
ここで、ゲート-ドレイン間とゲート-ソース間には寄生容量があるため、対象物7がない場合には、ゲート電極12の電位はドレイン電極15の電位とソース電極14の電位の間となる。電流検出器6が有する抵抗の抵抗値は小さく、検出線61及びソース電極14の電位は約0Vである。電圧線41及びドレイン電極15の電位が0Vから-5V変化すると、ゲート電位はドレイン電極15とソース電極14の中間である約-2.5Vとなり、ゲート電位にバイアスがかかる。そのため、静電気が近接していない場合にP型の電界効果トランジスタ1のVgsは約-2.5Vとなって電流が流れる。そして、対象物7が接近した時の延在ゲート3との間の電子移動によりゲート電極12の電位が+側に変化しても-側に変化してもP型の電界効果トランジスタ1の電流は変化し、検出することができる。
【0015】
なお、電流検出器6による検出出力は、電源周波数(商用周波数)の逆数時間のあいだ、積分することが好ましい。図3は、電流検出器6の出力を示す。tは時間軸、Iは検出電流である。静電気センサの一般的な使用環境では、商用電源による商用周波数の電界が、延在ゲート3やゲート電極12、半導体11等の電位に影響する場合がある。図3では、本来の信号Sに電源ノイズが重畳した信号Snを示す。電源ノイズは電源周波数Fcの逆数時間である1/Fcの周期で繰り返している。そのため、信号Snを1/Fcの期間積分することにより、電源ノイズを軽減し、本来の信号Sの値に近づけることができる。
【0016】
図4は、実施例1の静電気センサの構造を示す。図4(a)は静電気センサにおける1素子の部分平面図であり、図4(b)は図4(a)のA-A線の延長線における部分断面図である。図4に示すように、実施例1の静電気センサは、第2絶縁層2のZの向きの面に延在ゲート3、接続線31、ゲート電極12、検出線61が設けられ、さらに第1絶縁層13で覆われる。第1絶縁層13のZの向き側には、ゲート電極12の位置に重ねて半導体11が設けられ、半導体11にソース電極14とドレイン電極15が接触するとともに電圧線41が設けられる。ソース電極14は、第1絶縁層13に設けたスルーホール62を介して検出線61に接続する。検出線61は第2絶縁層2のZの向き側でY方向に延在し、静電気センサ外の電流検出器6に電気的に接続する。また、ドレイン電極15は第1絶縁層13のZの向き側でX方向に延在し、静電気センサ外の電源4に電気的に接続する。X方向に延在する電圧線41とY方向に延在する検出線61の交差部は、第1絶縁層13により絶縁されている。
【0017】
延在ゲート3は、X方向とY方向においてゲート電極12よりも広い範囲に拡がっている。そのため、ゲート電極12に効率よく電荷を集めることができる。また、本実施例において、半導体11はP型の有機半導体であり、電界効果トランジスタ1はP型の有機電界効果トランジスタ(OFET)である。絶縁層は可撓性を有しており、静電気センサは全体として可撓性を有している。
【実施例0018】
対象物7に対して、延在ゲート3の領域が小さく、隣接する延在ゲート3との間隔が大きい場合には、図5(a)に示すように、対向する位置のX-Y面方向の周囲における静電気の影響も受ける。そのため、高い解像度が得られない。そこで、実施例2では、図5(b)に示すように半導体11の周囲に導電膜51を設け、導電膜51をアース5等の定電位に電位固定する。これにより、対向する位置のX-Y面方向の周囲における静電気の影響が抑制され、高い解像度が得られる。また、ゲート電極12がない電界効果トランジスタにおいて、半導体が直接的に電界を感知して抵抗を変化させる場合にも、この技術を用いることができる。この場合には、図5(b)の延在ゲート3の位置がP型の半導体となり、半導体の周囲に導電膜51を形成する。そして導電膜51をアース5等の定電位に電位固定する。
【実施例0019】
実施例3では延在ゲート3に網目状の導電体を用いる。図6に2×2のセンサを有する実施例3の静電気センサを示す。図1、4に示した実施例1と異なり、実施例3の図6では、静電気センサは複数の電圧線41が列方向(Y方向)に延在し、複数の検出線61が行方向(X方向)に延在している。また、延在ゲート3は導電体を網目状にした網目状導電体32となっている。網目状導電体32は、接続線31を介して電界効果トランジスタ1のゲート電極12に電気的に接続している。ゲート電極12、ソース電極14、ドレイン電極15は線状の導電体であり、図6には示されていないが、ゲート電極12のZ方向にはソース電極14、ドレイン電極15との間に第1絶縁層13が設けられている。また、ゲート電極12と接続線31、網目状導電体32は、第1絶縁層13と第2絶縁層2の間に挟まれている。これらの点は、実施例1と同様である。一方、ゲート電極12、ソース電極14、ドレイン電極15は、ソース電極14とドレイン電極15でY方向にゲート電極12を挟むようにして検出線61とともにX方向に延在している。図6では記載していないが、Y方向におけるソース電極14とドレイン電極15の間には、半導体11が設けられている。そして、図6に示すように、ゲート電極12の延在方向にさらに延在して接続線31を設け、接続線31におけるゲート電極12の反対側に延在ゲート3を設けている。
【0020】
延在ゲート3である網目状導電体32は、X方向とY方向においてゲート電極12よりも広い範囲に拡がっている。そのため、ゲート電極12に効率よく電荷を集めることができる。さらに、接続線31は網目状導電体32から一方向に延び、接続線31からさらに一方向に延びてゲート電極12が形成されている。そのため、ゲート電極12は、網目状導電体32から離れた位置に設けられ、効率よく電荷が集まることとなる。
【0021】
本実施例において、半導体11はP型の有機半導体であり、電界効果トランジスタ1はP型の有機電界効果トランジスタ(OFET)である。また、電界効果トランジスタ1や接続線31、網目状導電体32を挟む絶縁層は可撓性を有しており、静電気センサは全体として可撓性を有している。延在ゲート3は、網目状の網目状導電体32であることにより高い可撓性を備えている。また、網目状導電体32を挟む第1絶縁層13と第2絶縁層2は、網目の中でもZ方向に接合するため、静電気センサを繰り返し曲げても剥離が生じにくい。
【0022】
また、第1絶縁層13と第2絶縁層2を透明に構成すれば、網目状導電体32を金属製としても、静電気センサを略透明とすることができる。網目状導電体32を透明導電体で構成すれば、さらに透明度を増すことができる。また、半導体11を無機半導体で構成したり、絶縁層が可撓性を有さないものとしたりして、全体として可撓性がない静電気センサとしてもよく、この場合も略透明とすることができる。
【0023】
網目状の延在ゲート3は、図6の網目状導電体32のような形状に限られず、延在ゲート3の領域に、導電体がない空間があればよい。例えば、一点から導電体が放射状に延在する形状でもよく、1乃至複数本の導電体の横棒に複数本の導電体の縦棒が接合している形状や、導電体の板に複数の穴が開いている形状等の網目状でもよい。
【実施例0024】
実施例4は1次元状にセンサを配列した1次元静電気センサである。図7に7つのセンサを有した1次元の静電気センサを示す。7つのセンサはX方向に配列して設けられており、複数の電界効果トランジスタ1もX方向に配列している。延在ゲート3もX方向に配列している。電界効果トランジスタ1のゲート電極12、ソース電極14、ドレイン電極15の各々はY方向に延在している。なお、電界効果トランジスタ1の延在方向は、延在ゲート3の配列方向と交差する方向であれば、互いの方向は直角の関係でなくてもよい。図7では記載していないが、ソース電極14とドレイン電極15のX方向の間には、P型の半導体11が設けられている。そして、ゲート電極12の-Yの向きに延在ゲート3を備えており、Y方向に延在する接続線31によりゲート電極12と延在ゲート3は電気的に接続されている。電界効果トランジスタ1のYの向きの位置にはX方向に延在して電圧線41が設けられ、複数のドレイン電極15と電気的に接続している。電圧線41の端部には電源パッド42が接続されている。また、電圧線41はスルーホール43で絶縁層をZ方向に渡り、-Xの向きに進んでから-Yの向きに曲がってドレイン電極15に至る。ゲート電極12とソース電極14、ドレイン電極15のZ方向の間には、第1絶縁層13が設けられている。また、ゲート電極12と接続線31、網目状導電体32は、第1絶縁層13と第2絶縁層2により挟まれている。
【0025】
実施例4の1次元静電気センサを用いた静電気センサシステムでは、電源パッド42に選択電位を印加することにより、全ての電界効果トランジスタ1に選択電位を印加し、出力パッド63に流れる電流を検出する。選択電位は連続的に印加してもよく、間欠的に印加してもよい。
【0026】
延在ゲート3は、特にX方向においてゲート電極12よりも広い範囲に拡がっている。そのため、ゲート電極12には効率よく電荷が集まる。また、実施例2の1次元静電気センサは、検出面をY方向に移動することにより2次元の静電気センサとして機能させることができる。具体的には、配列した延在ゲート3を検出対象面に近づけるか接触させ、1次元静電気センサをY方向に移動させる。このとき、電界効果トランジスタ1を検出面からなるべく遠ざけると、検出面の静電気が電界効果トランジスタ1に影響しにくくなる。そのため、接続線31を延在ゲート3の近傍で検出面から遠ざける方向に折り曲げると、検出面の静電気が電界効果トランジスタ1に直接影響しにくい。さらに、接続線31をある程度長くすると、検出面の静電気による電界効果トランジスタ1への直接的な影響を抑制することができる。
【0027】
本実施例においても、半導体11は有機半導体であり、電界効果トランジスタ1は有機電界効果トランジスタ(OFET)である。しかし、半導体11を無機半導体とすることもできる。
【実施例0028】
実施例5も1次元状にセンサを配列した1次元静電気センサである。図8に9つのセンサを有した実施例5の1次元静電気センサを示す。9つのセンサはX方向に配列して設けられており、複数の電界効果トランジスタ1もX方向に配列している。延在ゲート3もX方向に配列している。電界効果トランジスタ1の構成は実施例4と同様である。
【0029】
電界効果トランジスタ1のYの向きの位置にはX方向に延在して複数(3本)の電圧線41と複数(3本)の検出線61が設けられている。そして、電圧線41の各々は分岐して複数のドレイン電極15と電気的に接続している。各々の電圧線41の端部には電源パッド42が接続されている。また、検出線61の各々も分岐して複数のソース電極14と電気的に接続している。各々の検出線61の端部には出力パッド63が接続されている。
【0030】
実施例5の1次元静電気センサを用いた静電気センサシステムでは、複数の電源パッド42に選択電位を順次に走査して印加する。複数の電界効果トランジスタ1に順次に選択電位を印加し、選択電位を印加していない電源パッド42には、非選択電位を印加することにより出力パッド63に流れる電流を検出する。このような構成により、1次元静電気センサでありながら2次元静電気センサのように走査を用いて検出を行うことができ、電源パッド42と出力パッド63からなる端子の数を少なくすることができる。また、実施例5では、複数のセンサおきに順次に選択電位を印加するため、同時選択される電界効果トランジスタ1が離間しており、読み出し時に相互作用が起きにくい。
【実施例0031】
実施例6では、図9に示すように、電界の影響を受けない電界効果トランジスタ8を用いる。図9は、ゲート電極12と延在ゲート3がない静電気センサの例を示している。電界効果トランジスタ8は、ソース電極82を相補用電源44の負極に、ドレイン電極83を電界効果トランジスタ1のソース電極14に接続する。そして、電界効果トランジスタ1のドレイン電極15は、電源4の正極に接続する。また、ソース電極14は、電流検出器6を介してアース5に接続している。導電膜52、電源4の負極、相補用電源44の正極もアース5に接続している。
【0032】
電界効果トランジスタ8は、電界効果トランジスタ1と同じように作られている相補トランジスタである。そして、検出の向き(-Zの向き)では、電界効果トランジスタ8の半導体81の近傍にのみ導電膜52が積層されている。電界効果トランジスタ8は、-Zの向きからの電界が導電膜52でシールドされるため、電界の影響を受けない。そのため、電界効果トランジスタ1と電界効果トランジスタ8に流れる電流は相殺されて、帯電した対象物7がない状態で流れる電流を低減し、ダイナミックレンジが向上する。
【0033】
図10には、延在ゲート3を有した2次元静電気センサに実施例6の技術を用いた例を示す。図10の静電気センサでは、Y方向に延在する複数の電圧線41をX方向に配列し、X方向に延在する複数の検出線61をY方向に配列している。そして、電圧線41と検出線61の交差部近傍に電界効果トランジスタ1を設け、電圧線41にドレインを、検出線61にソースを接続している。P型の電界効果トランジスタ1は、ゲートを延在ゲート3に接続している。一つのセンサでみると、図9の回路において、半導体11の下にゲート電極12を設け、ゲート電極12を延在ゲート3に接続した構成である。検出線61の各々は、静電気センサ外で電流検出器6を介してアース5に接続している。複数の電界効果トランジスタ1からなる領域の端部には、複数の電界効果トランジスタ8がY方向に配列して設けられている。電界効果トランジスタ8はN型であり、ソース電極82を相補電源線441に接続し、ドレイン電極83を検出線61に接続している。また、電界効果トランジスタ8の領域は、導電膜52によりシールドされている。電界効果トランジスタ8には、延在ゲート3に相当する構成は接続されていない。
【0034】
複数の電圧線41には、静電気センサの外から選択電位として-5Vが順次印加され、選択電位が印加されていない電圧線41には非選択電位として0Vが印加される。また、相補用電源44から相補電源線441に供給される電位は、5Vに固定されている。このような回路により、各行では図9に示すような構成が実現される。そして、選択電位を印加したP型の電界効果トランジスタ1と、N型の電界効果トランジスタ8に流れる電流は相殺されて、帯電した対象物7がない状態で流れる電流を低減し、ダイナミックレンジが向上する。
【0035】
図10の回路は、相補的に作用させる電界効果トランジスタ8に延在ゲート3を接続していないが、電界効果トランジスタ8にも延在ゲート3を接続し、電界効果トランジスタ8と共に導電膜52でシールドしてもよい。また、各々の電界効果トランジスタ1の近傍に電界効果トランジスタ8と導電膜52を設けてもよい。電界効果トランジスタ8にはゲート電極を設けてもよく、設けなくてもよい。
【実施例0036】
実施例7では、複数の電界効果トランジスタ16に共通の1つの半導体層を設ける。図11は、実施例7の2次元静電気センサの構造を示す。図11(a)は、1素子の部分平面図であり、図11(b)は、図11(a)のB-B線の延長線における部分断面図である。図11において、複数の電圧線41はX方向に延在し、複数の検出線61はY方向に延在する。そして、P型の電界効果トランジスタ16は、複数の電圧線41と複数の検出線61の交差部近傍に設けられる。図11(b)に示すように、実施例7の静電気センサは、第3絶縁層21のZの向きの面に延在ゲート3、接続線31が設けられ、第2絶縁層2で覆われる。そして、第2絶縁層2のZの向きの面に、ゲート電極162、電圧線41が設けられ、第1絶縁層13で覆われる。第2絶縁層2にはスルーホール33が設けられ、ゲート電極162と接続線31を接続する。ゲート電極162は、ゲート電極162の-Xの向き側からXの向きに凹部が設けられた略円盤形である。
【0037】
第1絶縁層13におけるZの向きの面には、ソース電極163とドレイン電極164、検出線61が設けられる。ソース電極163はX-Y平面におけるドレイン電極164の周囲に環状に設けられ、Y方向に検出線61を接続している。ソース電極163とドレイン電極164は、Z方向からみてゲート電極162に部分的に重なっている。また、ドレイン電極164は、第1絶縁層13に設けたスルーホール45を介して電圧線41と電気的に接続している。そして、ソース電極163とドレイン電極164、検出線61を覆うように、第1絶縁層13におけるZの向きの面の全体に半導体層161が形成される。実施例7では、半導体層161を個々の電界効果トランジスタ16毎に分けずに設けるものであり、半導体層を分けて設けるよりも静電気センサの製造が容易である。なお、実施例7において、半導体層161は有機半導体により形成されるが、無機半導体でもよい。また、実施例1と同様に、実施例7の静電気センサは柔軟性を有するが、柔軟性がなくてもよい。
【0038】
実施例7では、複数の電界効果トランジスタ16に共通の半導体層161を用いるため、電界効果トランジスタ16同士の間にも半導体層161が存在し、電界により抵抗値が変化する。しかし、実施例7では、ドレイン電極164のX-Y平面の周囲をソース電極163が覆っている。そして、ドレイン電極164と比べて出力側であるソース電極163の電位変動は十分に小さいため、ソース電極163同士の間の抵抗値が小さくなっても流れる電流は抑制されて解像度は下がりにくく、消費電力も小さい。一方で、電圧線41が接続する入力側を外側にし、検出線61が接続する出力線を内側にすると、隣接する電界効果トランジスタ16の間の半導体層161の抵抗が下がって電流が流れても、出力電流に影響しない。
【実施例0039】
図12に実施例8の2次元静電気センサの部分断面図を記載する。1素子の部分平面図は図11(a)と同様である。実施例8は、実施例7において延在ゲート3と接続線31を第2絶縁層2のZの向きの面に設けたものである。図11の第3絶縁層21に相当する構成は記載していないが、あってもなくてもよい。
【実施例0040】
図13に実施例9の2次元静電気センサの部分断面図を記載する。実施例9では、半導体層171におけるZの向きの面に、絶縁層(図示せず)を介してX方向に延在する電圧線41が設けられる。そして、電圧線41は、半導体層171に設けたスルーホール46を介してドレイン電極174に接続している。また、第2絶縁層2におけるZの向きの面に設けたゲート電極172は、円板状である。その他、電界効果トランジスタ17のソース電極173、ドレイン電極174の形状等は、実施例8のソース電極163、ドレイン電極164の形状と同じである。
【0041】
<静電容量による検出>
本発明を近接センサとして使用する場合、センサと対象物7の間に電位差があれば近接を検出することができる。したがって、対象物7が帯電していない場合や、対象物7の電位が接地電位と等しい場合でも、センサの電位(電界効果トランジスタ1内の半導体層11の平均電位)を接地電位からずらして電位差を作ることにより、対象物7の近接を検出することができる。この発明の実施例として、静電容量の変化として近接を検出する実施例10と実施例11を記載する。
【実施例0042】
実施例10では電圧線41の電位を逆向きに変えて、静電容量を検出する。実施例10を示す図14では、図1の構成と比べて電源4と逆向きの第2電源91と切替スイッチ92を有している。そして、切替スイッチ92を切り換えることにより、電圧線41の電圧が正の場合(+V)と負の場合(-V)の2回の測定を行う。このとき、半導体11の電位はそれぞれおよそ+V/2と-V/2となる。電界効果トランジスタ1が線形領域にある場合には、これらのときのソース電流は、
【0043】
【数1】
【0044】
となり、電流検出器6で検出される。ここで、Wはチャネル幅、Lはチャネル長、μは半導体11の移動度、Cは延長ゲートと対象物7の間の静電容量、Sは半導体11とゲート電極12の重なり面積、Vは対象物7の電位、Vthは電界効果トランジスタ1のゲート閾値電圧である。これら2つのソース電流の平均Iaveおよび差分Idifはそれぞれ、
【0045】
【数2】
【0046】
となり、静電容量Cと対象物7の電位Vについて整理すると、
【0047】
【数3】
【0048】
である。そして、(5)式により、対象物7の電位Vの値に関わらず静電容量Cを求めることが可能となる。L等は定数であるから、CはIdifの一次関数であり、静電容量Cの変化から対象物7の近接を検出することができる。
【0049】
実施例10の方法では、以上のようにして対象物7の近接を検出する。また、実施例10の装置では、処理装置(図示せず)が図14の切替スイッチ92を切り換えると共に電流検出器6で得られた電流値をA/D変換して入力する。そして、切替スイッチ92を切り換えて得た2つの電流値が入力された処理装置では、電流値の差分Idifの変化により静電容量Cの変化を検出して、対象物7の近接を検出する。
【実施例0050】
実施例11では基準の電位をずらして、静電容量を検出する。実施例11を示す図15では、図1の構成と比べて、基準電位線95とアース5の間に切替スイッチ94とオフセット電源93を備えている。そして、切替スイッチ94がアース5と基準電位線95を接続して基準電位線95の電位が0Vの場合と、オフセット電源93に接続されて基準電位線95の電位がVoffsetの場合の2回測定を行う。このとき、半導体11の電位はそれぞれおよそ-V/2と-V/2+Voffsetとなる。トランジスタが線形領域にある場合には、これらのときのソース電流は、
【0051】
【数4】
【0052】
となり、電流検出器6で検出される。W等は実施例10と同様である。これら2つのソース電流の平均Iaveおよび差分Idifはそれぞれ、
【0053】
【数5】
【0054】
となり、静電容量Cと対象物7の電位Vについて整理すると、
【0055】
【数6】
【0056】
である。そして、(11)式により、対象物7の電位Vの値に関わらず静電容量Cを求めることが可能となる。L等は定数であるから、CはIdifの一次関数であり、静電容量Cの変化から対象物7の近接を検出することができる。
【0057】
実施例11の方法では、以上のようにして対象物7の近接を検出する。また、実施例11の装置では、処理装置(図示せず)が図15の切替スイッチ94を切り換えると共に電流検出器6で得られた電流値をA/D変換して入力する。そして、切替スイッチ94を切り換えて得た2つの電流値が入力された処理装置では、電流値の差分Idifの変化により静電容量Cの変化を検出して、対象物7の近接を検出する。
【0058】
以上、本発明の実施の形態について図面を参照して詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。また、上述の各実施の形態は、その目的及び構成等に特に矛盾や問題がない限り、互いの技術を流用して組み合わせることが可能である。たとえば、実施例10,11の発明は、実施例9以前の発明に適用することができる。また、電源は、電界効果トランジスタにおけるソースまたはドレインの一方に電気的に接続していれば良く、電流検出器はソースまたはドレインの他方に電気的に接続していれば良い。電界効果トランジスタは実施例に示したP型でも良いが、N型でもよい。P型の場合は選択電位としてソースよりも低い電圧をドレインに印加し、ソース電流を検出することが好ましく、N型の場合は、選択電位としてソースよりも高い電位をドレインに印加し、ソース電流を検出することが好ましい。電源4や電流検出器6は静電気センサと別体に設けても一体的に設けてもよい。
【符号の説明】
【0059】
1 電界効果トランジスタ
11 半導体
12 ゲート電極
13 第1絶縁層
14 ソース電極
15 ドレイン電極
16 電界効果トランジスタ
161 半導体層
162 ゲート電極
163 ソース電極
164 ドレイン電極
17 電界効果トランジスタ
171 半導体層
172 ゲート電極
173 ソース電極
174 ドレイン電極
2 第2絶縁層
21 第3絶縁層
3 延在ゲート
31 接続線
32 網目状導電体
33 スルーホール
4 電源
41 電圧線
42 電源パッド
43 スルーホール
44 相補用電源
441 相補電源線
45 スルーホール
46 スルーホール
5 アース
51 導電膜
52 導電膜
6 電流検出器
61 検出線
62 スルーホール
63 出力パッド
7 対象物
8 電界効果トランジスタ
81 半導体
82 ソース電極
83 ドレイン電極
91 第2電源
92 切替スイッチ
93 オフセット電源
94 切替スイッチ
95 基準電位線
S 本来の信号
Sn 電源ノイズが重畳した信号
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15