ホーム > 特許ランキング > 株式会社東海理化電機製作所
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022152871
(43)【公開日】2022-10-12
(54)【発明の名称】コンパレータ
(51)【国際特許分類】
H03K 5/08 20060101AFI20221004BHJP
【ＦＩ】
H03K5/08 R
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2021055805
(22)【出願日】2021-03-29
(71)【出願人】
【識別番号】000003551
【氏名又は名称】株式会社東海理化電機製作所
(74)【代理人】
【識別番号】110001519
【氏名又は名称】特許業務法人太陽国際特許事務所
(72)【発明者】
【氏名】松原 淳一
【テーマコード（参考）】
5J039
【Ｆターム（参考）】
5J039DA05
5J039DB11
5J039DC02
5J039KK16
5J039KK17
5J039KK18
5J039LL01
5J039MM16
(57)【要約】
【課題】コンパレータにおいて入力電圧の過電圧に対して保護する。
【解決手段】コンパレータ１０では、入力電圧ＶＩＮがトランジスタ２６のベースＢに入力され、トランジスタ２８のベースＢに分圧回路３２から基準電圧ＶＲＥＦが印加されることで、基準電圧ＶＲＥＦに対する入力電圧ＶＩＮに応じた出力電圧ＶＯＵＴを出力する。また、コンパレータ１０には、分圧回路３２と接地端子１８Ｃとの間に過電圧検知回路４０が配置されており、過電圧検知回路４０は、入力電圧ＶＩＮが予め設定した制限電圧を越えた際に、基準電圧ＶＲＥＦを上昇させる。これにより、コンパレータ１０は、入力電圧ＶＩＮの過電圧に対してトランジスタ２６の電圧ＶＥＢが大きくなるのが抑制され、入力電圧ＶＩＮの過電圧から保護される。
【選択図】図１
【解決手段】コンパレータ１０では、入力電圧ＶＩＮがトランジスタ２６のベースＢに入力され、トランジスタ２８のベースＢに分圧回路３２から基準電圧ＶＲＥＦが印加されることで、基準電圧ＶＲＥＦに対する入力電圧ＶＩＮに応じた出力電圧ＶＯＵＴを出力する。また、コンパレータ１０には、分圧回路３２と接地端子１８Ｃとの間に過電圧検知回路４０が配置されており、過電圧検知回路４０は、入力電圧ＶＩＮが予め設定した制限電圧を越えた際に、基準電圧ＶＲＥＦを上昇させる。これにより、コンパレータ１０は、入力電圧ＶＩＮの過電圧に対してトランジスタ２６の電圧ＶＥＢが大きくなるのが抑制され、入力電圧ＶＩＮの過電圧から保護される。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１トランジスタと第２トランジスタとが対で設けられ、前記第２トランジスタのベースに入力される基準電圧に対する前記第１トランジスタのベースに入力される入力電圧の差分に応じた電圧を出力する差動部と、
前記第２トランジスタのベースに前記基準電圧を印加する電圧生成部と、
前記入力電圧が予め設定した制限電圧を越えた際に、前記第２トランジスタのベースに印加される前記基準電圧を上昇させる過電圧検知部と、
を含むコンパレータ。
前記第２トランジスタのベースに前記基準電圧を印加する電圧生成部と、
前記入力電圧が予め設定した制限電圧を越えた際に、前記第２トランジスタのベースに印加される前記基準電圧を上昇させる過電圧検知部と、
を含むコンパレータ。
【請求項2】
前記電圧生成部は、一方が所定電圧の電源側に接続され、他方が接地側に接続され、前記所定電圧を互いの抵抗値に応じて分圧して前記第２トランジスタのベースに印加する一対の分圧抵抗を含み、
前記過電圧検知部は、前記入力電圧が前記制限電圧を越えた際に、前記分圧抵抗の接地側を開放することで前記基準電圧を上昇させる請求項１に記載のコンパレータ。
前記過電圧検知部は、前記入力電圧が前記制限電圧を越えた際に、前記分圧抵抗の接地側を開放することで前記基準電圧を上昇させる請求項１に記載のコンパレータ。
【請求項3】
前記過電圧検知部は、
前記入力電圧が前記制限電圧に達したか否かを検知する電圧検知部と、
前記電圧検知部により前記入力電圧が前記制限電圧に達したことが検知されることで、前記分圧抵抗の接地側を接地状態から非接地状態に切換えるスイッチング部と、
を備える請求項２に記載のコンパレータ。
前記入力電圧が前記制限電圧に達したか否かを検知する電圧検知部と、
前記電圧検知部により前記入力電圧が前記制限電圧に達したことが検知されることで、前記分圧抵抗の接地側を接地状態から非接地状態に切換えるスイッチング部と、
を備える請求項２に記載のコンパレータ。
【請求項4】
前記過電圧検知部は、
前記入力電圧に応じて変化する電流値を検知し、該電流値が前記制限電圧に応じて設定した電流値に達したか否かを検知する電流検知部と、
前記電流検知部により前記制限電圧に応じて設定した電流値に達したことが検知されることで、前記分圧抵抗の接地側を接地状態から非接地状態に切換えるスイッチング部と、
を備える請求項２に記載のコンパレータ。
前記入力電圧に応じて変化する電流値を検知し、該電流値が前記制限電圧に応じて設定した電流値に達したか否かを検知する電流検知部と、
前記電流検知部により前記制限電圧に応じて設定した電流値に達したことが検知されることで、前記分圧抵抗の接地側を接地状態から非接地状態に切換えるスイッチング部と、
を備える請求項２に記載のコンパレータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、コンパレータに関する。
【背景技術】
【0002】
特許文献１には、２つのＰＮＰ型トランジスタにより構成された差動回路と、２つのＮＰＮ型トランジスタにより構成された電流ミラー回路とが用いられたコンパレータが開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００７－２８１７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、コンパレータは、例えば、車両等において各種の信号回路などの電気回路に用いられている。図６には、一般的構成のコンパレータの主要部が回路図にて示されている。
【0005】
このコンパレータ１００は、ＰＮＰ型のトランジスタ１０２Ａ、１０２Ｂを用いたカレントミラー回路と、ＮＰＮ型のトランジスタ１０４Ａ、１０４Ｂを用いた差動回路（差動増幅回路）とが接続されて構成されている。コンパレータ１００には、トランジスタ１０４ＡのベースＢに入力信号（入力電圧）ＶＩＮが入力され、トランジスタ１０４ＢのベースＢに電圧ＶＢを抵抗１０６Ａ、１０６Ｂにより分圧した基準電圧ＶＲＥＦが入力される。これにより、コンパレータ１００では、トランジスタ１０２ＢのコレクタＣとトランジスタ１０４ＢのコレクタＣとの接続点から基準電圧ＶＲＥＦに対する入力電圧ＶＩＮに応じた信号（信号電圧）がインバータ１０８に出力され、基準電圧ＶＲＥＦに対する入力信号ＶＩＮの高／低に応じてＨｉ／Ｌｏ（例えば、５ｖ／０ｖ）が切換る出力電圧ＶＯＵＴが出力される。
【0006】
一方、入力電圧ＶＩＮは、サージ等の影響を受けることがあり、入力電圧ＶＩＮは、サージ等の影響を受けることで電圧ＶＢに比して高電圧となることがある。コンパレータ１００では、入力電圧ＶＩＮが高電圧となると基準電圧ＶＲＥＦ側のトランジスタ１０４Ｂのベース－エミッタ間の電位差が大きくなる（電圧ＶＥＢが高くなる）。これにより、電圧ＶＥＢがトランジスタ１０４Ｂのベース－エミッタ間の定格電圧を越えてしまうと、トランジスタ１０４Ｂが破損するなどの動作に影響を及ぼす。ここから、コンパレータには、入力電圧の過電圧に対する保護が要求されることがある。
【0007】
本発明は、上記事実を鑑みて成されたものであり、入力電圧の過電圧に対して保護されたコンパレータを提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明の第１の態様のコンパレータは、第１トランジスタと第２トランジスタとが対で設けられ、前記第２トランジスタのベースに入力される基準電圧に対する前記第１トランジスタのベースに入力される入力電圧の差分に応じた電圧を出力する差動部と、前記第２トランジスタのベースに前記基準電圧を印加する電圧生成部と、前記入力電圧が予め設定した制限電圧を越えた際に、前記第２トランジスタのベースに印加される前記基準電圧を上昇させる過電圧検知部と、を含む。
【0009】
第２の態様のコンパレータは、第１の態様において、前記電圧生成部は、一方が所定電圧の電源側に接続され、他方が接地側に接続され、前記所定電圧を互いの抵抗値に応じて分圧して前記第２トランジスタのベースに印加する一対の分圧抵抗を含み、前記過電圧検知部は、前記入力電圧が前記制限電圧を越えた際に、前記分圧抵抗の接地側を開放することで前記基準電圧を上昇させる。
【0010】
第３の態様のコンパレータは、第２の態様において、前記過電圧検知部は、前記入力電圧が前記制限電圧に達したか否かを検知する電圧検知部と、前記電圧検知部により前記入力電圧が前記制限電圧に達したことが検知されることで、前記分圧抵抗の接地側を接地状態から非接地状態に切換えるスイッチング部と、を備える。
【0011】
第４の態様のコンパレータは、第２の態様において、前記過電圧検知部は、前記入力電圧に応じて変化する電流値を検知し、該電流値が前記制限電圧に応じて設定した電流値に達したか否かを検知する電流検知部と、前記電流検知部により前記制限電圧に応じて設定した電流値に達したことが検知されることで、前記分圧抵抗の接地側を接地状態から非接地状態に切換えるスイッチング部と、を備える。
【発明の効果】
【0012】
本発明の第１の態様では、差動部が第２トランジスタのベースに入力される基準電圧に対する第１トランジスタのベースに入力される入力電圧の差分に応じた電圧を出力する。また、電圧生成部は、第２トランジスタのベースに基準電圧を印加する。
【0013】
ここで、過電圧検知部は、入力電圧が予め設定した制限電圧を越えた際に、第２トランジスタのベースに印加される基準電圧を上昇させる。これにより、入力電圧に制限電圧を超える過電圧が生じても、第２トランジスタを保護できる。
【0014】
第２の態様では、一対の分圧抵抗において、一方が所定電圧の電源側に接続され、他方が接地側に接続されて、所定電圧を互いの抵抗値に応じて分圧して生成された基準電圧が第２トランジスタのベースに印加される。過電圧検知部は、入力電圧が予め設定した制限電圧を越えた際に、分圧抵抗の接地側を開放することで基準電圧を上昇させる。これにより、第２トランジスタを効果的に保護できる。
【0015】
第３の態様では、過電圧検知部の電圧検知部が、入力電圧が制限電圧に達したか否かを検知し、入力電圧が制限電圧に達したことが検知されると、スイッチング部により分圧抵抗の接地側が接地状態から非接地状態に切換えられる。これにより、第２トランジスタを一層効果的に保護できる。
【0016】
第４の態様では、過電圧検知部の電流検知部が、入力電圧に応じて変化する電流値が制限電圧に応じて設定した電流値に達したか否かを検知し、制限電圧に応じて設定した電流値に達したことが検知されると、スイッチング部により分圧抵抗の接地側が接地状態から非接地状態に切換えられる。これにより、第２トランジスタを一層効果的に保護できる。
【図面の簡単な説明】
【0017】
【図1】本実施形態に係るコンパレータを示す回路図である。
【図2】コンパレータに設けられる過電圧検知回路を示す回路図である。
【図3】過電圧検知回路の入力信号に対する電圧変化の一例を示す線図である。
【図4】過電圧検知回路の他の一例を示す回路図である。
【図6】一般的なコンパレータを示す回路図である。
【発明を実施するための形態】
【0018】
以下、図面を参照して本発明の実施形態について詳細に説明する。
図１には、本実施形態に係るコンパレータ１０の概略構成が回路図にて示されている。
図１には、本実施形態に係るコンパレータ１０の概略構成が回路図にて示されている。
【0019】
図１に示すように、コンパレータ１０は、差動部としての差動増幅部１２、カレントミラー部１４及びバッファ部１６を備えている。コンパレータ１０では、差動増幅部１２及びカレントミラー部１４にバイポーラのトランジスタが用いられている。
【0020】
車両などには、電気回路としてＥＣＵ等が設けられており、本実施形態に係るコンパレータ１０は、ＥＣＵ等に設けられ、ＥＣＵ等に入力される信号（直流電圧の信号）の電圧又は電圧変化を、例えば、Ｈｉ／Ｌｏの２値に変換して出力する。
【0021】
コンパレータ１０には、電源端子１８Ａに車両のバッテリを電源とする電圧ＶＢが供給され、電源端子１８ＢにＥＣＵ等から所定の直流電圧（以下、電圧ＶＣＣとする）が供給されると共に、接地（ＧＮＤ）端子１８Ｃが接地されている。コンパレータ１０は、電圧ＶＢ、ＶＣＣが供給されて動作する。なお、電圧ＶＢは、例えば、車両のバッテリ等から供給される１２ｖ～１６ｖ程度の電圧とされており、電圧ＶＣＣは、５ｖとされている。
【0022】
また、コンパレータ１０には、入力端子２０Ａ、及び出力端子２０Ｂが設けられており、コンパレータ１０では、入力端子２０Ａに入力される入力信号（入力電圧ＶＩＮ）に応じた出力信号（出力電圧ＶＯＵＴ）を出力端子２０Ｂから出力する。この際、コンパレータ１０への入力電圧ＶＩＮは、Ｌｏ（Ｌｏｗレベル）において約０ｖとなり、Ｈｉ（Ｈｉレベル）において電圧ＶＢと略同様の電圧（通常は、約１２ｖ～１６ｖ）となっている。また、コンパレータ１０の出力電圧ＶＯＵＴは、Ｌｏ（Ｌｏｗレベル）において約０ｖとなり、Ｈｉ（Ｈｉレベル）において電圧ＶＣＣ（約５ｖ）と略同様の電圧となっている。
【0023】
カレントミラー部１４には、ＰＮＰ型のトランジスタ２２、２４が対で用いられており、トランジスタ２２、２４は、各々のエミッタＥが電源端子１８Ａに接続されている。また、トランジスタ２２、２４は、互いのベースＢがトランジスタ２２のコレクタＣに接続されている。
【0024】
差動増幅部１２は、入力側の第１トランジスタとしてのＮＰＮ型のトランジスタ２６、基準側の第２トランジスタとしてのＮＰＮ型のトランジスタ２８、電流源３０及び電圧生成部としての分圧回路３２を含んでいる。電流源３０は、一側がトランジスタ２６、２８の各々のエミッタＥに接続され、他側が接地（接地端子１８Ｃに接続）されている。
【0025】
コンパレータ１０では、トランジスタ２６のコレクタＣがトランジスタ２２のコレクタＣに接続され、トランジスタ２８のコレクタＣがトランジスタ２４のコレクタＣ及びバッファ部１６の一次側に接続されている。また、コンパレータ１０では、トランジスタ２６のベースＢが所与の抵抗値Ｒ１の保護抵抗（抵抗器）３４を介して入力端子２０Ａに接続されている。これにより、トランジスタ２６には、入力電圧ＶＩＮに応じた電圧がベースＢに印加される。
【0026】
また、コンパレータ１０では、トランジスタ２８のベースＢが分圧回路３２に接続されており、コンパレータ１０では、分圧回路３２により生成された基準電圧ＶＲＥＦがトランジスタ２８のベースＢに印加される。分圧回路３２には、分圧抵抗として所与の抵抗値Ｒ２の抵抗（抵抗器）３６Ａと所与の抵抗値Ｒ３の抵抗３６Ｂが用いられている。抵抗３６Ａ、３６Ｂは、各々の一側がトランジスタ２８のベースＢに接続されており、抵抗３６Ａは、他側が電源端子１８Ａに接続され、抵抗３６Ｂは、他側が接地端子１８Ｃに電気的に接続可能とされている。
【0027】
これにより、コンパレータ１０では、基準電圧ＶＲＥＦに対する入力電圧ＶＩＮに応じた電圧がバッファ部１６に出力される。また、コンパレータ１０では、抵抗３６Ｂが電気的に接地状態とされることで、抵抗３６Ａの抵抗値Ｒ２と抵抗３６Ｂの抵抗値Ｒ２とにより電圧ＶＢが分圧された電圧が基準電圧ＶＲＥＦとしてトランジスタ２８のベースＢに印加される。さらに、コンパレータ１０では、抵抗３６Ｂの接地側が開放されて抵抗３６Ｂが接地端子１８Ｃと電気的に切離された非接地状態とされることで、略電圧ＶＣＣの電圧が基準電圧ＶＲＥＦとしてトランジスタ２８のベースＢに印加される。
【0028】
したがって、コンパレータ１０では、トランジスタ２６のベースＢに入力される入力電圧ＶＩＮに応じた電圧と、トランジスタ２８のベースＢに入力される基準電圧ＶＲＥＦの大小関係（高低関係）に応じた電圧がバッファ部１６に入力される。
【0029】
本実施形態では、抵抗３６Ａの抵抗値Ｒ２と抵抗３６Ｂの抵抗値Ｒ３とが同様（Ｒ２＝Ｒ３）とされており、抵抗３６Ｂが接地状態とされることで、トランジスタ２８のベースＢには、基準電圧ＶＲＥＦとしてＶＢ／２（ＶＲＥＦ＝ＶＢ／２）の電圧が印加される。また、保護抵抗３４は、通常の電圧範囲において入力電圧ＶＩＮがＨｉとなることで、分圧回路３２により分圧された基準電圧ＶＲＥＦ（ＶＲＥＦ＝ＶＢ／２）よりも僅かに高い電圧がトランジスタ２６のベースＢに入力されるように抵抗値Ｒ１が設定されている。
【0030】
バッファ部１６には、電圧ＶＣＣによって動作するインバータ３８が配置されている。インバータ３８は、入力側（一次側）がトランジスタ２８のコレクタＣに接続され、出力側（二次側）が出力端子２０Ｂに接続されている。インバータ３８は、差動増幅部１２から出力される電圧に対してＨｉ／Ｌｏを反転させた出力電圧ＶＯＵＴを出力する。
【0031】
一方、コンパレータ１０には、過電圧検知部としての過電圧検知回路４０が設けられている。過電圧検知回路４０は、分圧回路３２の抵抗３６Ｂと接地端子１８Ｃとの間に配置されていると共に、入力端子２０Ａ（入力端子２０Ａと保護抵抗３４との間）に接続されている。過電圧検知回路４０は、入力電圧ＶＩＮを検知し、検知した入力電圧ＶＩＮが予め設定している電圧（制限電圧ＶＰ）に達すると、抵抗３６Ｂと接地端子１８Ｃとの間を、電気的な接続状態から非接続状態に切換えることで、基準電圧ＶＲＥＦを変更させる。
【0032】
図２には、過電圧検知回路４０の概略構成が回路図にて示されている。
図２に示すように、過電圧検知回路４０は、電圧検知部４２及びスイッチング部４４を備えている。電圧検知部４２には、定電圧ダイオード（ツェナーダイオード）４６が用いられている。定電圧ダイオード４６は、各々のカソードＫ側が入力端子２０Ａ側とされ、アノードＡ側が接地端子１８Ｃ側とされて、ツェナー電圧が制限電圧ＶＰに応じた電圧となるように複数が直列接続されている。また、電圧検知部４２には、定電圧ダイオード４６と接地端子１８Ｃとの間に所与の抵抗値Ｒ４の抵抗４８が直列接続されている。
図２に示すように、過電圧検知回路４０は、電圧検知部４２及びスイッチング部４４を備えている。電圧検知部４２には、定電圧ダイオード（ツェナーダイオード）４６が用いられている。定電圧ダイオード４６は、各々のカソードＫ側が入力端子２０Ａ側とされ、アノードＡ側が接地端子１８Ｃ側とされて、ツェナー電圧が制限電圧ＶＰに応じた電圧となるように複数が直列接続されている。また、電圧検知部４２には、定電圧ダイオード４６と接地端子１８Ｃとの間に所与の抵抗値Ｒ４の抵抗４８が直列接続されている。
【0033】
これにより、電圧検知部４２では、入力電圧ＶＩＮが上昇して制限電圧ＶＰに達すると定電圧ダイオード４６と抵抗４８との間が所定の電圧に上昇する。なお、抵抗４８は、二つの抵抗を直列接続し、２つの抵抗の抵抗値に応じて分圧された電圧が二つの抵抗の間に生じるようにしてもよい。
【0034】
スイッチング部４４は、インバータ５０、及びＮ型ＭＯＳトランジスタが用いられたスイッチング素子としてのトランジスタ（電界効果トランジスタ）５２を備えており、スイッチング部４４は、電圧ＶＣＣにより動作される。
【0035】
スイッチング部４４では、インバータ５０の入力側が定電圧ダイオード４６のアノードＡと抵抗４８との間に接続されている。また、トランジスタ５２は、ゲートＧがインバータ５０の出力側に接続されている。また、トランジスタ５２は、ソースＳが接地端子１８Ｃに接続されると共に、ドレインＤが抵抗３６Ｂ（図１参照）の接地側に接続されており、トランジスタ５２は、分圧回路３２における抵抗３６Ｂと接地端子１８Ｃとの間に配置されている。
【0036】
これにより、過電圧検知回路４０では、入力電圧ＶＩＮが制限電圧ＶＰに達していない状態では、インバータ５０の出力がＨｉとなってトランジスタ５２がオンされている。分圧回路３２は、トランジスタ５２がオンされていることで抵抗３６Ｂが接地状態とされる。また、過電圧検知回路４０では、入力電圧ＶＩＮが制限電圧ＶＰに達すると、インバータ５０の出力がＬｏとなってトランジスタ５２がオフする。分圧回路３２は、トランジスタ５２がオフすることで抵抗３６Ｂが非接地状態とされる。
【0037】
このように構成されているコンパレータ１０では、電圧ＶＢ及び電圧ＶＢより低い電圧ＶＣＣにより動作し、入力電圧ＶＩＮが電圧ＶＢの範囲で変化する際は、過電圧検知回路４０のトランジスタ５２がオンしている。
【0038】
すなわち、過電圧検知回路４０では、予め制限電圧ＶＰが設定されており、制限電圧ＶＰに応じたツェナー電圧が得られるように複数の定電圧ダイオード４６が直列接続されている。過電圧検知回路４０では、定電圧ダイオード４６と抵抗４８との間の電圧が低電圧（例えば、０ｖ）となることでインバータ５０の出力がＨｉ（約５ｖ）となって、トランジスタ５２がオンする。
【0039】
これにより、コンパレータ１０では、分圧回路３２の抵抗３６Ｂが接地状態とされて、トランジスタ２８のベースＢに所定の基準電圧ＶＲＥＦ（ＶＲＥＦ＝ＶＢ／２）が印加される。
【0040】
また、コンパレータ１０では、入力電圧ＶＩＮが入力されることで、基準電圧ＶＲＥＦに対する入力電圧ＶＩＮに応じた出力電圧ＶＯＵＴを出力する。この際、コンパレータ１０では、例えば、入力電圧ＶＩＮがＨｉ（略電圧ＶＢ）とＬｏ（０ｖ）とに変化することで、Ｈｉ（約５ｖ）とＬｏ（０ｖ）とに変化する出力電圧ＶＯＵＴを出力する。しかも、コンパレータ１０では、電圧ＶＢが分圧されて基準電圧ＶＲＥＦが設定されているので、電圧ＶＢが変動して入力電圧ＩＮ（Ｈｉの電圧）が変動しても、基準電圧ＶＲＥＦに対する入力電圧ＶＩＮに応じた適正な出力電圧ＶＯＵＴを出力できる。
【0041】
ところで、サージ等が発生すると、入力電圧ＶＩＮが電圧ＶＢに比して高圧（高い電圧）となることがある。入力電圧ＶＩＮが高圧となった場合、トランジスタ２６のベースＢには、保護抵抗３４により降圧された電圧が印加されるが、それでも、入力電圧ＶＩＮが通常の電圧範囲の場合に比して高い電圧が印加される。このため、トランジスタ２６のエミッタＥの電圧が上昇し、トランジスタ２８のエミッタＥの電圧も上昇する。
【0042】
これにより、ベースＢに基準電圧ＶＲＥＦが印加されるトランジスタ２８では、ベースＢ－エミッタＥ間の電位差（電圧ＶＥＢ）が大きくなり、電圧ＶＥＢが耐圧に達してしまう可能性が生じる。
【0043】
図３には、入力電圧ＶＩＮに対する過電圧検知回路４０における電圧Ｖ１、及び基準電圧ＶＲＥＦの変化の概略が線図にて示されている。なお、図面では、縦軸が電圧（ｖ）とされ、横軸が時間とされている。また、コンパレータ１０では、入力電圧ＶＩＮが４０ｖにおいてトランジスタ２６のベースＢの電圧が１７ｖとなるものとし、制限電圧ＶＰを３９ｖとしている。
【0044】
前記したようにコンパレータ１０の過電圧検知回路４０では、入力電圧ＶＩＮが制限電圧ＶＰに達していない状態では、定電圧ダイオード４６と抵抗４８との間の電圧（インバータ５０に入力される電圧）がＬｏ（約０ｖ）となっている。これにより、図３に示すように、過電圧検知回路４０では、インバータ５０から出力される電圧Ｖ１がＨｉ（Ｖ１＝５ｖ）となってトランジスタ５２がオンしている。コンパレータ１０では、過電圧検知回路４０のトランジスタ５２がオンしていることで、トランジスタ２８のベースＢに印加される基準電圧ＶＲＥＦが電圧ＶＢ／２となっている。
【0045】
ここで、入力電圧ＶＩＮが上昇して制限電圧ＶＰに達すると、過電圧検知回路４０では、定電圧ダイオード４６と抵抗４８との間の電圧（インバータ５０に入力される電圧）がＨｉとなって、インバータ５０から出力される電圧Ｖ１が低下（Ｌｏ、０ｖ）するので、トランジスタ５２がオフする。
【0046】
コンパレータ１０では、過電圧検知回路４０のトランジスタ５２がオフすることで、抵抗３６Ｂが非接地状態（抵抗３６Ｂと接地端子１８Ｃとの間が電気的に開放された状態）となり、基準電圧ＶＲＥＦが電圧ＶＢ／２から電圧ＶＢに上昇される（変更される）。これにより、コンパレータ１０では、トランジスタ２８のベースＢの電圧が上昇されるので、電圧ＶＥＢの上昇が抑制されて、電圧ＶＥＢが耐圧を超えてしまうのが防止される。
【0047】
すなわち、過電圧検知回路４０が設けられていない場合に、入力電圧ＶＩＮが４０ｖとなって、トランジスタ２６のエミッタＥの電圧が１６．３ｖとなっていると、トランジスタ２８のエミッタＥの電圧も１６．３ｖとなる。この際、トランジスタ２８のベースＢの基準電圧ＶＲＥＦが８ｖであると、トランジスタ２８では、電圧ＶＥＢが８．３ｖに達してしまう。このため、トランジスタ２８の電圧ＶＥＢの定格が５ｖであれば、トランジスタ２８のベースＢ－エミッタＥ間には、定格を大きく超える電位差が生じる。
【0048】
これに対して、コンパレータ１０では、入力電圧ＶＩＮが制限電圧ＶＰに達すると、過電圧検知回路４０が、トランジスタ２８のベースＢに印加する基準電圧ＶＲＥＦが上昇するように変更する。この際、基準電圧ＶＲＥＦが電圧ＶＢ（例えば１６ｖ）に変更されるので、トランジスタ２８では、電圧ＶＥＢが０.３ｖ程度となる（電圧ＶＢが１２ｖであっても電圧ＶＥＢは４．３ｖ）。
【0049】
このように、過電圧検知回路４０は、入力電圧ＶＩＮが制限電圧ＶＰに達すると、トランジスタ２８のベースＢに印加する基準電圧ＶＲＥＦが上昇するように変更させるので、入力電圧ＶＩＮが上昇することにより、トランジスタ２８の電圧ＶＥＢが上昇してしまうのを抑制できる。これにより、過電圧検知回路４０は、コンパレータ１０を入力電圧ＶＩＮの過電圧に対して保護できる。
【0050】
また、過電圧検知回路４０では、入力電圧ＶＩＮが制限電圧ＶＰに達すると、トランジスタ２８のベースＢに印加する基準電圧ＶＲＥＦを電圧ＶＢ／２から電圧ＶＢに上昇させるので、コンパレータ１０を入力電圧ＶＩＮの過電圧に対して効果的に保護できる。
【0051】
さらに、過電圧検知回路４０では、制限電圧ＶＰに応じたツェナー電圧が得られるように複数の定電圧ダイオード４６を直列接続している。これにより、過電圧検知回路４０では、入力電圧ＶＩＮが制限電圧ＶＰに達したことを的確に検知してトランジスタ５２をオフできるので、コンパレータ１０を入力電圧ＶＩＮの過電圧に対して一層効果的に保護できる。しかも、過電圧検知回路４０では、入力電圧ＶＩＮが制限電圧ＶＰより低下すると、トランジスタ５２がオンするので、入力電圧ＶＩＮに応じた出力電圧ＶＯＵＴを出力でき、過電圧が解消されることで、コンパレータ１０の出力電圧ＶＯＵＴを自動復帰させることができる。
【0052】
一方、過電圧検知回路４０では、入力電圧ＶＩＮが制限電圧ＶＰに達した際の電圧によってトランジスタ５２をオフさせた。しかしながら、過電圧検知部は、入力電圧に応じて変化する電流値を検知し、検知した電流値が制限電圧に応じて設定した電流値（又は電流値に対応する電圧値）に達したか否かを検知して、スイッチング素子をオフするようにしてもよい。
【0053】
〔変形例〕
次に、本実施形態の変形例に係る過電圧検知部としての過電圧検知回路６０を説明する。過電圧検知回路６０は、コンパレータ１０において過電圧検知回路４０に代えて用いられており、過電圧検知回路６０は電圧ＶＣＣにより動作される。
次に、本実施形態の変形例に係る過電圧検知部としての過電圧検知回路６０を説明する。過電圧検知回路６０は、コンパレータ１０において過電圧検知回路４０に代えて用いられており、過電圧検知回路６０は電圧ＶＣＣにより動作される。
【0054】
図４には、変形例に係る過電圧検知回路６０の概略構成が回路図にて示されている。また、図５には、変形例に係る入力電圧ＶＩＮに対する電圧変化が線図にて示されている。なお、図５では、縦軸が電圧（ｖ）とされ、横軸が時間とされている。また、コンパレータ１０では、入力電圧ＶＩＮが４０ｖにおいてトランジスタ２６のベースＢの電圧が１７ｖとなるものとし、制限電圧ＶＰを３９ｖとしている。
【0055】
電流検知部６２には、カレントミラー回路６４及びインバータ６６が用いられている。カレントミラー回路６４には、Ｎ型ＭＯＳトランジスタ（電界効果トランジスタ）が用いられたトランジスタ６８、７０、及び各々が所与の抵抗値Ｒ５、Ｒ６とされた抵抗７２、７４が配置されている。
【0056】
カレントミラー回路６４では、抵抗７２の一側が入力端子２０Ａに接続され、抵抗７２の他側がトランジスタ６８のドレインＤに接続されている。また、カレントミラー回路６４では、抵抗７４の一端が電源端子１８Ｂに接続され、抵抗７４の他側がトランジスタ７０のドレインＤに接続されている。また、トランジスタ６８、７０は、各々のソースＳが接地端子１８Ｃに接続され、各々のゲートＧがトランジスタ６８のドレインＤに接続されている。
【0057】
これにより、カレントミラー回路６４では、入力電圧ＶＩＮに応じたドレイン電流としての電流Ｉ１がトランジスタ６８に生じ、トランジスタ６８の電流Ｉ１に応じたドレイン電流としての電流Ｉ２がトランジスタ７０に生じる。
【0058】
また、電流検知部６２のインバータ６６は、入力側がトランジスタ７０のドレインＤ（抵抗７４とドレインＤとの間）に接続され、出力側がスイッチング部４４のインバータ５０の入力側に接続されている。
【0059】
電流検知部６２では、入力電圧ＶＩＮが上昇することで電流Ｉ１が増加し、電流Ｉ１の増加に応じて電流Ｉ２が増加する。また、電流検知部６２では、電流Ｉ２が増加することでトランジスタ７０のドレイン電圧としての電圧Ｖ２が低下する。これにより、電流検知部６２では、入力電圧ＶＩＮが制限電圧ＶＰに達した際には、電流Ｉ２の電流値が制限電圧ＶＰに応じた電流値となり、電圧Ｖ２が制限電圧ＶＰに応じた電圧値（電圧ＶＬＯＷ）に低下する。
【0060】
ここで、電流検知部６２のインバータ６６は、電圧Ｖ２が制限電圧ＶＰに応じて設定された電圧ＶＬＯＷまで低下することで、Ｌｏ（０ｖ）となっていた出力電圧がＨｉ（電圧ＢＣＣ）となる。スイッチング部４４では、インバータ６６の出力がＨｉとなることで、インバータ５０の出力がＬｏとなってトランジスタ５２がオフする。
【0061】
このように構成されている過電圧検知回路６０では、入力電圧ＶＩＮが電圧ＶＢの範囲で変化する際は、トランジスタ５２がオンしている。すなわち、図５に示すように、過電圧検知回路６０では、制限電圧ＶＰに対応する電流Ｉ２における電圧ＶＬＯＷ（電圧Ｖ２の電圧値）が設定されている。このため、過電圧検知回路６０では、電圧Ｖ２が電圧ＶＬＯＷより高い範囲では、インバータ６６の出力がＬｏとなって、インバータ５０の出力がＨｉとなることでトランジスタ５２がオンする。これにより、コンパレータ１０では、分圧回路３２の抵抗３６Ｂが接地状態とされて、トランジスタ２８のベースＢに所定の基準電圧ＶＲＥＦ（ＶＲＥＦ＝ＶＢ／２）が印加される。
【0062】
ここで、入力電圧ＶＩＮが上昇して制限電圧ＶＰに達すると、過電圧検知回路６０では、入力電圧ＶＩＮの上昇に応じて増加した電流Ｉ２により、インバータ６６に入力される電圧Ｖ２が電圧ＶＬＯＷに低下する。これにより、過電圧検知回路６０では、インバータ６６の出力がＨｉとなって、インバータ５０から出力される電圧Ｖ１が低下（Ｌｏ、０ｖ）するのでトランジスタ５２がオフする。コンパレータ１０では、トランジスタ５２がオフすることで、トランジスタ２８のベースＢの電圧が上昇されるので、電圧ＶＥＢの上昇が抑制されて、電圧ＶＥＢが耐圧を超えてしまうのが防止される。
【0063】
このように、過電圧検知回路６０は、入力電圧ＶＩＮが制限電圧ＶＰに達すると、トランジスタ２８のベースＢに印加する基準電圧ＶＲＥＦが上昇するように変更させる。これにより、過電圧検知回路６０では、入力電圧ＶＩＮが上昇することにより、トランジスタ２８の電圧ＶＥＢが上昇してしまうのを抑制でき、コンパレータ１０を入力電圧ＶＩＮの過電圧に対して保護できる。
【0064】
また、過電圧検知回路６０では、入力電圧ＶＩＮに応じて変化する電流Ｉ２により入力電圧ＶＩＮが制限電圧ＶＰに達したことを的確に検知して、トランジスタ５２をオフできるので、コンパレータ１０を入力電圧ＶＩＮの過電圧に対して一層効果的に保護できる。しかも、過電圧検知回路６０では、入力電圧ＶＩＮが制限電圧ＶＰより低下すると、トランジスタ５２がオンするので、入力電圧ＶＩＮに応じた出力電圧ＶＯＵＴを出力でき、過電圧が解消されることで、コンパレータ１０の出力電圧ＶＯＵＴを自動復帰させることができる。
【0065】
なお、以上説明した本実施形態では、過電圧検知回路４０の電圧検知部４２に定電圧ダイオード４６を用いた。しかしながら、電圧検知部は、入力電圧が制限電圧に達したか否かを検知できる構成であればよく、定電圧ダイオードを用いた構成に限らない。
【0066】
また、変形例では、過電圧検知回路６０の電流検知部６２にカレントミラー回路６４及びインバータ６６を用いた。しかしながら、電流検知部は、入力電圧に応じて変化する電流値を検知し、制限電圧に応じた設定した電流値に達したか否かを検知できる構成であればよく、カレントミラー回路及びインバータを用いた構成に限らない。
【0067】
さらに、本実施形態及び変形例には、スイッチング部４４にトランジスタ５２を設けた。しかしながら、スイッチング素子は、電界効果トランジスタに限らず、バイポーラトランジスタであってもよく、分圧抵抗と接地端子との間を電気的な開閉状態にできる構成であればよい。
【0068】
また、本実施形態及び変形例では、トランジスタ２６、２８にバイポーラトランジスタを用いた。しかしながら、第１及び第２トランジスタには、ＭＯＳＦＥＴなどの電界効果トランジスタが用いられてもよく、この場合、トランジスタのベースＢには、電界効果トランジスタのゲートＧが対応されればよい。
【0069】
また、本発明に係る技術は、コンパレータに限らず、基準電圧に対する入力電圧の大小に応じた信号を出力する差動部（差動増幅部）を備えた差動増幅回路等に適用できる。
【符号の説明】
【0070】
１０・・・コンパレータ、１２・・・差動増幅部（差動部）、２６・・・トランジスタ（第１トランジスタ）、２８・・・トランジスタ（第２トランジスタ）、３２・・・分圧回路（電圧生成部）、３６Ａ、３６Ｂ・・・抵抗（分圧抵抗）、４０、６０・・・過電圧検知回路（過電圧検知部）、４２・・・電圧検知部、４４・・・スイッチング部、６２・・・電流検知部。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
