知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022153060
(43)【公開日】2022-10-12
(54)【発明の名称】異常検知装置及びセンサシステム
(51)【国際特許分類】
H03K 17/945 20060101AFI20221004BHJP
H03K 17/78 20060101ALI20221004BHJP
G01R 31/00 20060101ALI20221004BHJP
【ＦＩ】
H03K17/945 B
H03K17/78 B
G01R31/00
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2021056092
(22)【出願日】2021-03-29
(71)【出願人】
【識別番号】000006666
【氏名又は名称】アズビル株式会社
(74)【代理人】
【識別番号】110003166
【氏名又は名称】弁理士法人山王内外特許事務所
(72)【発明者】
【氏名】尾身 知子
【テーマコード（参考）】
2G036
5J050
【Ｆターム（参考）】
2G036AA19
2G036AA22
2G036BA35
5J050AA36
5J050BB16
5J050BB22
5J050DD04
5J050EE34
5J050EE36
5J050FF02
5J050FF08
5J050FF28
(57)【要約】
【課題】 従来構成に対して負荷を追加することなく、センサの配線異常と内部異常とを検知する。
【解決手段】異常検知装置３は、検出信号を出力する第１の出力回路３０１と、異常検知信号を出力する第２の出力回路３０２と、検出信号と異常検知信号との排他的論理和の演算結果を示す信号を出力する排他的論理和回路３０３と、電源３０４と、第１の出力回路から出力された検出信号に応じて導通状態を切り替える第１のスイッチング素子３０５と、排他的論理和回路からの出力信号に応じて導通状態を切り替える第２のスイッチング素子３０６と、第１の負荷３０７と、第２の負荷３０８と、第１の負荷及び第２の負荷の状態に基づいて、電源配線３１１、第１の出力配線３１３、第２の出力配線３１４及びグランド配線３１２の異常、並びに、センサ１の内部異常のうちの少なくとも一方を検知する検知部３０９とを備えた。
【選択図】図１
【解決手段】異常検知装置３は、検出信号を出力する第１の出力回路３０１と、異常検知信号を出力する第２の出力回路３０２と、検出信号と異常検知信号との排他的論理和の演算結果を示す信号を出力する排他的論理和回路３０３と、電源３０４と、第１の出力回路から出力された検出信号に応じて導通状態を切り替える第１のスイッチング素子３０５と、排他的論理和回路からの出力信号に応じて導通状態を切り替える第２のスイッチング素子３０６と、第１の負荷３０７と、第２の負荷３０８と、第１の負荷及び第２の負荷の状態に基づいて、電源配線３１１、第１の出力配線３１３、第２の出力配線３１４及びグランド配線３１２の異常、並びに、センサ１の内部異常のうちの少なくとも一方を検知する検知部３０９とを備えた。
【選択図】図１
【特許請求の範囲】
【請求項1】
センサにより得られた検出体の有無を示す検出信号を出力する第１の出力回路と、
前記センサの内部異常の有無を示す異常検知信号を出力する第２の出力回路と、
前記第１の出力回路により出力された検出信号と、前記第２の出力回路により出力された異常検知信号との排他的論理和を演算した結果を示す信号を出力する排他的論理和回路と、
プラス端子が電源配線に接続され、マイナス端子がグランド配線に接続された電源と、
一端が前記電源配線に接続され、他端が第１の出力配線の一端に接続され、前記第１の出力回路により出力された検出信号に応じて導通状態を切り替える第１のスイッチング素子と、
一端が前記電源配線に接続され、他端が第２の出力配線の一端に接続され、前記排他的論理和回路により出力された信号に応じて導通状態を切り替える第２のスイッチング素子と、
一端が前記第１の出力配線の他端に接続され、他端が前記グランド配線に接続された第１の負荷と、
一端が前記第２の出力配線の他端に接続され、他端が前記グランド配線に接続された第２の負荷と、
前記第１の負荷の状態及び前記第２の負荷の状態に基づいて、前記電源配線、前記第１の出力配線、前記第２の出力配線及び前記グランド配線の異常、並びに、前記センサの内部異常のうちの少なくとも一方を検知する検知部と
を備えた異常検知装置。
前記センサの内部異常の有無を示す異常検知信号を出力する第２の出力回路と、
前記第１の出力回路により出力された検出信号と、前記第２の出力回路により出力された異常検知信号との排他的論理和を演算した結果を示す信号を出力する排他的論理和回路と、
プラス端子が電源配線に接続され、マイナス端子がグランド配線に接続された電源と、
一端が前記電源配線に接続され、他端が第１の出力配線の一端に接続され、前記第１の出力回路により出力された検出信号に応じて導通状態を切り替える第１のスイッチング素子と、
一端が前記電源配線に接続され、他端が第２の出力配線の一端に接続され、前記排他的論理和回路により出力された信号に応じて導通状態を切り替える第２のスイッチング素子と、
一端が前記第１の出力配線の他端に接続され、他端が前記グランド配線に接続された第１の負荷と、
一端が前記第２の出力配線の他端に接続され、他端が前記グランド配線に接続された第２の負荷と、
前記第１の負荷の状態及び前記第２の負荷の状態に基づいて、前記電源配線、前記第１の出力配線、前記第２の出力配線及び前記グランド配線の異常、並びに、前記センサの内部異常のうちの少なくとも一方を検知する検知部と
を備えた異常検知装置。
【請求項2】
センサにより得られた検出体の有無を示す検出信号を出力する第１の出力回路と、
前記センサの内部異常の有無を示す異常検知信号を出力する第２の出力回路と、
前記第１の出力回路により出力された検出信号と、前記第２の出力回路により出力された異常検知信号との排他的論理和を演算した結果を示す信号を出力する排他的論理和回路と、
プラス端子が電源配線に接続され、マイナス端子がグランド配線に接続された電源と、
一端が前記グランド配線に接続され、他端が第１の出力配線の一端に接続され、前記第１の出力回路により出力された検出信号に応じて導通状態を切り替える第１のスイッチング素子と、
一端が前記グランド配線に接続され、他端が第２の出力配線の一端に接続され、前記排他的論理和回路により出力された信号に応じて導通状態を切り替える第２のスイッチング素子と、
一端が前記第１の出力配線の他端に接続され、他端が前記電源配線に接続された第１の負荷と、
一端が前記第２の出力配線の他端に接続され、他端が前記電源配線に接続された第２の負荷と、
前記第１の負荷の状態及び前記第２の負荷の状態に基づいて、前記電源配線、前記第１の出力配線、前記第２の出力配線及び前記グランド配線の異常、並びに、前記センサの内部異常のうちの少なくとも一方を検知する検知部と
を備えた異常検知装置。
前記センサの内部異常の有無を示す異常検知信号を出力する第２の出力回路と、
前記第１の出力回路により出力された検出信号と、前記第２の出力回路により出力された異常検知信号との排他的論理和を演算した結果を示す信号を出力する排他的論理和回路と、
プラス端子が電源配線に接続され、マイナス端子がグランド配線に接続された電源と、
一端が前記グランド配線に接続され、他端が第１の出力配線の一端に接続され、前記第１の出力回路により出力された検出信号に応じて導通状態を切り替える第１のスイッチング素子と、
一端が前記グランド配線に接続され、他端が第２の出力配線の一端に接続され、前記排他的論理和回路により出力された信号に応じて導通状態を切り替える第２のスイッチング素子と、
一端が前記第１の出力配線の他端に接続され、他端が前記電源配線に接続された第１の負荷と、
一端が前記第２の出力配線の他端に接続され、他端が前記電源配線に接続された第２の負荷と、
前記第１の負荷の状態及び前記第２の負荷の状態に基づいて、前記電源配線、前記第１の出力配線、前記第２の出力配線及び前記グランド配線の異常、並びに、前記センサの内部異常のうちの少なくとも一方を検知する検知部と
を備えた異常検知装置。
【請求項3】
前記検知部は、
前記第１の負荷の状態と前記第２の負荷の状態とが同一である場合に、前記電源配線、前記第１の出力配線、前記第２の出力配線及び前記グランド配線の異常、並びに、前記センサの内部異常のうちの少なくとも一方を検知することを特徴とする請求項１又は請求項２に記載の異常検知装置。
前記第１の負荷の状態と前記第２の負荷の状態とが同一である場合に、前記電源配線、前記第１の出力配線、前記第２の出力配線及び前記グランド配線の異常、並びに、前記センサの内部異常のうちの少なくとも一方を検知することを特徴とする請求項１又は請求項２に記載の異常検知装置。
【請求項4】
前記検知部は、
前記検出信号及び前記異常検知信号に応じて、前記第１の負荷の状態と前記第２の負荷の状態とが互いに反転した状態から同一の状態に変化した場合に、前記電源配線、前記第１の出力配線、前記第２の出力配線及び前記グランド配線の異常を検知することを特徴とする請求項１から請求項３のうちいずれか１項に記載の異常検知装置。
前記検出信号及び前記異常検知信号に応じて、前記第１の負荷の状態と前記第２の負荷の状態とが互いに反転した状態から同一の状態に変化した場合に、前記電源配線、前記第１の出力配線、前記第２の出力配線及び前記グランド配線の異常を検知することを特徴とする請求項１から請求項３のうちいずれか１項に記載の異常検知装置。
【請求項5】
センサと、
請求項１から請求項４のうちいずれか１項に記載の異常検知装置とを備えたことを特徴とするセンサシステム。
請求項１から請求項４のうちいずれか１項に記載の異常検知装置とを備えたことを特徴とするセンサシステム。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、異常検知装置及びこの異常検知装置を備えたセンサシステムに関する。
【背景技術】
【0002】
従来、センサの内部に用いられている導線に断線又は短絡などの配線異常が生じた場合に、当該導線に接続された第１の負荷及び第２の負荷の状態に基づいて、当該配線異常を検知可能に構成されたセンサが知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１８－１２９２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記特許文献１のセンサでは、センサの配線異常を検知することはできるが、センサの内部で発生した異常（以下、内部異常という）を検知することはできない。そのため、ユーザは内部異常に気付くまでに多くの時間を要する場合がある。また、ある装置の内部に多数のセンサが使用されている場合、いずれかのセンサに内部異常が生じたとしても、異常個所の特定に多くの時間を要する場合もある。そこで、上記特許文献１に記載された従来のセンサ構成に対し、当該内部異常を検知するための手段（例えば既知の内部異常検知回路）を組み込むことにより、センサの配線異常に加えて内部異常も検知することが考えられる。
【0005】
しかしながら、上記特許文献１に記載された従来のセンサは、センサの配線異常を検知することを目的として構成されているため、配線異常に加えて内部異常を検知するためには、第１の負荷及び第２の負荷以外に、内部異常を検知するための負荷をさらに追加しなければならない場合が想定される。
【0006】
この発明は、上記のような課題を解決するためになされたもので、従来構成に対して負荷を追加することなく、センサの配線異常と内部異常とを検知可能な異常検知装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
この発明に係る異常検知装置は、センサにより得られた検出体の有無を示す検出信号を出力する第１の出力回路と、センサの内部異常の有無を示す異常検知信号を出力する第２の出力回路と、第１の出力回路により出力された検出信号と、第２の出力回路により出力された異常検知信号との排他的論理和を演算した結果を示す信号を出力する排他的論理和回路と、プラス端子が電源配線に接続され、マイナス端子がグランド配線に接続された電源と、一端が電源配線に接続され、他端が第１の出力配線の一端に接続され、第１の出力回路により出力された検出信号に応じて導通状態を切り替える第１のスイッチング素子と、一端が電源配線に接続され、他端が第２の出力配線の一端に接続され、排他的論理和回路により出力された信号に応じて導通状態を切り替える第２のスイッチング素子と、一端が第１の出力配線の他端に接続され、他端がグランド配線に接続された第１の負荷と、一端が第２の出力配線の他端に接続され、他端がグランド配線に接続された第２の負荷と、第１の負荷の状態及び第２の負荷の状態に基づいて、電源配線、第１の出力配線、第２の出力配線及びグランド配線の異常、並びに、センサの内部異常のうちの少なくとも一方を検知する検知部とを備える。
【0008】
また、この発明に係る異常検知装置は、センサにより得られた検出体の有無を示す検出信号を出力する第１の出力回路と、センサの内部異常の有無を示す異常検知信号を出力する第２の出力回路と、第１の出力回路により出力された検出信号と、第２の出力回路により出力された異常検知信号との排他的論理和を演算した結果を示す信号を出力する排他的論理和回路と、プラス端子が電源配線に接続され、マイナス端子がグランド配線に接続された電源と、一端がグランド配線に接続され、他端が第１の出力配線の一端に接続され、第１の出力回路により出力された検出信号に応じて導通状態を切り替える第１のスイッチング素子と、一端がグランド配線に接続され、他端が第２の出力配線の一端に接続され、排他的論理和回路により出力された信号に応じて導通状態を切り替える第２のスイッチング素子と、一端が第１の出力配線の他端に接続され、他端が電源配線に接続された第１の負荷と、一端が第２の出力配線の他端に接続され、他端が電源配線に接続された第２の負荷と、第１の負荷の状態及び第２の負荷の状態に基づいて、電源配線、第１の出力配線、第２の出力配線及びグランド配線の異常、並びに、センサの内部異常のうちの少なくとも一方を検知する検知部とを備える。
【発明の効果】
【0009】
この発明によれば、上記のように構成したので、従来構成に対して負荷を追加することなく、センサの配線異常と内部異常とを検知可能となる。
【図面の簡単な説明】
【0010】
【図1】実施の形態１に係る異常検知装置及び異常検知装置を備えたセンサシステムの構成例を示す図である。
【図2】実施の形態１における配線異常及び内部異常と、各状態における信号の値を説明するための図である。
【発明を実施するための形態】
【0011】
【0012】
実施の形態１に係るセンサシステムは、図１に示すように、センサ１と異常検知装置３とを含んで構成されている。センサ１は、検出対象である検出体の有無を検出し、その検出結果を示す信号（検出信号）を出力する。センサ１は、例えば近接センサ、又は光電センサで構成され、その要部として検出体検知部２を備えている。
【0013】
検出体検知部２は、センサ１が高周波発振型の近接センサである場合、例えば検出用コイル、コンデンサ、及び非線形増幅器を含む発振回路を有する。また、センサ１が光電センサである場合、検出体検知部２は、例えば発光部、受光部、検出回路、及び信号出力回路を有する。いずれの場合も、検出体検知部２による検出体の有無の検出方法は既知であるため、詳しい説明は省略する。
【0014】
また、検出体検知部２は、センサ１の内部異常を検知する異常検知回路（不図示）を備えている。異常検知回路は、センサ１の内部異常を検知し、その検知結果を示す異常検知信号を出力する。例えば、センサ１が近接センサである場合、異常検知回路は、検出用コイルのコイル線が断線又は短絡（ショート）したり、センサ１の内部で使用するメモリ（ＥＥＰＲＯＭなど）に異常が発生した場合などに、センサ１の内部異常を検知し、内部異常ありを示す異常検知信号を出力する。この異常検知回路としては、従来用いられている異常検知回路を用いることができる。
【0015】
異常検知装置３は、第１の出力回路３０１、第２の出力回路３０２、排他的論理和回路３０３、電源３０４、第１のスイッチング素子３０５、第２のスイッチング素子３０６、第１の負荷３０７、第２の負荷３０８、及び検知部３０９を備えている。ここでは一例として、これらの構成要素のうち、第１の出力回路３０１、第２の出力回路３０２、排他的論理和回路３０３、第１のスイッチング素子３０５、及び第２のスイッチング素子３０６がセンサ１の筐体内に設けられ、電源３０４、第１の負荷３０７、及び第２の負荷３０８がセンサ１の筐体外に設けられている例を説明する。しかしながら、この配置はあくまで一例であり、各構成要素の配置についてはこれに限られない。
【0016】
第１の出力回路３０１は、検出体の有無を示す検出信号を検出体検知部２（センサ１）から取得し、取得した検出信号を出力する。すなわち、第１の出力回路３０１は、検出体検知部２（センサ１）により得られた検出体の有無を示す検出信号を出力端子から出力する。第１の出力回路３０１の出力端子は、排他的論理和回路３０３の第１の入力端子（図１の符号Ａ）、及び、第１のスイッチング素子３０５のベース端子に接続されている。
【0017】
第２の出力回路３０２は、センサ１の内部異常の有無を示す異常検知信号を検出体検知部２（センサ１）から取得し、取得した異常検知信号を出力端子から出力する。第２の出力回路３０２の出力端子は、排他的論理和回路３０３の第２の入力端子（図１の符号Ｂ）に接続されている。
【0018】
排他的論理和回路３０３は、第１の入力端子Ａと第２の入力端子Ｂと出力端子（図１の符号Ｚ）とを備えている。排他的論理和回路３０３は、第１の出力回路３０１から第１の入力端子Ａを経由して入力された検出信号と、第２の出力回路３０２から第２の入力端子Ｂを経由して入力された異常検知信号との排他的論理和（ＸＯＲ）を演算し、演算結果を示す信号を出力端子Ｚから出力する。
【0019】
電源３０４は、プラス端子が電源配線３１１に接続され、マイナス端子がグランド配線３１２に接続されている。
【0020】
第１のスイッチング素子３０５は、例えば第１のＰＮＰトランジスタで構成されている。第１のスイッチング素子３０５は、一端が電源配線３１１に接続され、他端が第１の出力配線３１３の一端に接続されている。具体的には、第１のスイッチング素子３０５は、第１のＰＮＰトランジスタで構成されている場合、エミッタ端子が電源配線３１１に接続され、コレクタ端子が第１の出力配線３１３の一端に接続されている。また、第１のスイッチング素子３０５は、ベース端子が第１の出力回路３０１の出力端子に接続されている。そして、第１のスイッチング素子３０５は、第１の出力回路３０１の出力端子からベース端子に入力される検出信号に応じて導通状態を切り替える。
【0021】
第２のスイッチング素子３０６は、例えば第２のＰＮＰトランジスタで構成されている。第２のスイッチング素子３０６は、一端が電源配線３１１に接続され、他端が第２の出力配線３１４の一端に接続されている。具体的には、第２のスイッチング素子３０６は、第２のＰＮＰトランジスタで構成されている場合、エミッタ端子が電源配線３１１に接続され、コレクタ端子が第２の出力配線３１４の一端に接続されている。また、第２のスイッチング素子３０６は、ベース端子が排他的論理和回路３０３の出力端子Ｚに接続されている。そして、第２のスイッチング素子３０６は、排他的論理和回路３０３の出力端子Ｚからベース端子に入力される信号に応じて導通状態を切り替える。
【0022】
第１の負荷３０７は、一端が第１の出力配線３１３の他端に接続され、他端がグランド配線３１２に接続されている。また、第２の負荷３０８は、一端が第２の出力配線３１４の他端に接続され、他端がグランド配線３１２に接続されている。なお、グランド配線３１２は、センサ１の内部回路（不図示）にも接続されている。
【0023】
検知部３０９は、第１の負荷３０７及び第２の負荷３０８と接続され、双方の負荷の状態を取得可能となっている。検知部３０９は、第１の負荷３０７及び第２の負荷３０８の状態に基づいて、電源配線３１１、第１の出力配線３１３、第２の出力配線３１４、及びグランド配線３１２の異常、並びに、センサ１の内部異常のうちの少なくとも一方を検知する。ここで、電源配線３１１、第１の出力配線３１３、第２の出力配線３１４、及びグランド配線３１２の異常とは、これらの各配線の断線、及び、これらの各配線のうちいずれか２つの配線の短絡をいう。
【0024】
具体的には、検知部３０９は、第１の負荷３０７の状態と第２の負荷３０８の状態とが互いに反転している場合に、異常なしと判断する。一方、検知部３０９は、第１の負荷３０７の状態と第２の負荷３０８の状態とが同一である場合に、電源配線３１１、第１の出力配線３１３、第２の出力配線３１４、及びグランド配線３１２の異常、並びに、センサ１の内部異常のうちの少なくとも一方を検知する。
【0025】
また、検知部３０９は、検出信号及び異常検知信号に応じて、第１の負荷３０７の状態と第２の負荷３０８の状態とが互いに反転している状態から同一の状態に変化した場合に、電源配線３１１、第１の出力配線３１３、第２の出力配線３１４、及びグランド配線３１２の異常を検知する。
【0026】
なお、検知部３０９の機能は、例えば不図示の監視装置が備えるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が、不図示のメモリに展開された所定のプログラムを実行することにより実現される。
【0027】
【0028】
なお、ここでは説明を分かりやすくするため、検出体検知部２（センサ１）は、検出体がある場合に検出信号として１（Ｈｉｇｈ）を出力し、検出体がない場合に検出信号として０（Ｌｏｗ）を出力するものとする。また、検出体検知部２（センサ１）は、センサ１の内部異常がない場合に、異常検知信号として１（Ｈｉｇｈ）を出力し、センサ１の内部異常がある場合に、異常検知信号として０（Ｌｏｗ）を出力するものとする。
【0029】
また、信号として１（Ｈｉｇｈ）が出力される場合は、当該信号の出力方向に電流が流れることを意味し、信号として０（Ｌｏｗ）が出力される場合は、当該信号の出力方向に電流が流れないことを意味するものとする。また、第１の負荷及び第２の負荷の初期状態は、いずれも０（Ｌｏｗ）が印加された状態であるとする。また、排他的論理和回路３０３の出力端子Ｚから出力される信号をｚと表記する。
【0030】
（１．センサ１が正常である場合）
（１－ａ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
（１－ａ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0031】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0032】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（１）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かう電流が流れず、エミッタ端子とコレクタ端子との間にも電流が流れない。すなわち、第１のＰＮＰトランジスタ３０５は非導通状態となる。したがって、第１の負荷３０７は０が印加された状態に維持される。
【0033】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（１）が入力され、第２の入力端子Ｂから異常検知信号（１）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして０を出力する。この信号ｚは、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0034】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（０）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第２のＰＮＰトランジスタ３０６は導通状態となる。したがって、第２の出力配線３１４には第２の出力信号として１が出力され、第２の負荷３０８には第２の出力信号（１）が印加される。
【0035】
検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（１が印加）とを取得する。検知部３０９は、双方の負荷の状態が互いに反転しているため、異常なしと判断する。
【0036】
なお、検知部３０９は、異常検知の結果を監視装置が備える不図示のモニタに表示させ、ユーザに提示するようにしてもよい。この点は、以下の説明でも同様である。
【0037】
（１－ｂ．検出体がない場合）
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0038】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0039】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（０）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第１のＰＮＰトランジスタ３０５は導通状態となる。したがって、第１の出力配線３１３には第１の出力信号として１が出力され、第１の負荷３０７には第１の出力信号（１）が印加される。
【0040】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（０）が入力され、第２の入力端子Ｂから異常検知信号（１）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして１を出力する。この信号ｚは、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0041】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（１）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かう電流が流れず、エミッタ端子とコレクタ端子との間にも電流が流れない。すなわち、第２のＰＮＰトランジスタ３０６は非導通状態となる。したがって、第２の負荷３０８は０が印加された状態に維持される。
【0042】
検知部３０９は、第１の負荷３０７の状態（１が印加）と第２の負荷３０８の状態（０が印加）とを取得する。検知部３０９は、双方の負荷の状態が互いに反転しているため、異常なしと判断する。
【0043】
（２．センサ１の内部異常がある場合）
（２－ａ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として０（Ｌｏｗ）を出力する。
（２－ａ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として０（Ｌｏｗ）を出力する。
【0044】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0045】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（１）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かう電流が流れず、エミッタ端子とコレクタ端子との間にも電流が流れない。すなわち、第１のＰＮＰトランジスタ３０５は非導通状態となる。したがって、第１の負荷３０７は０が印加された状態に維持される。
【0046】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（１）が入力され、第２の入力端子Ｂから異常検知信号（０）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして１を出力する。この信号ｚ（１）は、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0047】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（１）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かう電流が流れず、エミッタ端子とコレクタ端子との間にも電流が流れない。すなわち、第２のＰＮＰトランジスタ３０６は非導通状態となる。したがって、第２の負荷３０８は、０が印加された状態に維持される。
【0048】
検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の状態が同じであるため、異常ありと判断する。
【0049】
（２－ｂ．検出体がない場合）
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として０（Ｌｏｗ）を出力する。
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として０（Ｌｏｗ）を出力する。
【0050】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0051】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（０）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第１のＰＮＰトランジスタ３０５は導通状態となる。したがって、第１の出力配線３１３には第１の出力信号として１が出力され、第１の負荷３０７には第１の出力信号（１）が印加される。
【0052】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（０）が入力され、第２の入力端子Ｂから異常検知信号（０）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして０を出力する。この信号ｚ（０）は、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0053】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（０）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第２のＰＮＰトランジスタ３０６は導通状態となる。したがって、第２の出力配線３１４には第２の出力信号として１が出力され、第２の負荷３０８には第２の出力信号（１）が印加される。
【0054】
検知部３０９は、第１の負荷３０７の状態（１が印加）と第２の負荷３０８の状態（１が印加）とを取得し、双方の状態が同じであるため、異常ありと判断する。
【0055】
（３．センサ１の内部異常がなく、電源配線３１１が断線している場合）
例えば、電源配線３１１が図１の符号ａの箇所で断線している場合、第１のＰＮＰトランジスタ３０５及び第２のＰＮＰトランジスタ３０６に対する電力の供給が停止される。したがって、この場合は、検出体の有無にかかわらず、第１のＰＮＰトランジスタ３０５、及び第２のＰＮＰトランジスタ３０６はともに非導通状態となり、第１の負荷３０７及び第２の負荷３０８の状態はいずれも０が印加された状態に維持される。検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の状態が同じであるため、異常ありと判断する。
例えば、電源配線３１１が図１の符号ａの箇所で断線している場合、第１のＰＮＰトランジスタ３０５及び第２のＰＮＰトランジスタ３０６に対する電力の供給が停止される。したがって、この場合は、検出体の有無にかかわらず、第１のＰＮＰトランジスタ３０５、及び第２のＰＮＰトランジスタ３０６はともに非導通状態となり、第１の負荷３０７及び第２の負荷３０８の状態はいずれも０が印加された状態に維持される。検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の状態が同じであるため、異常ありと判断する。
【0056】
（４．センサ１の内部異常がなく、グランド配線３１２が断線している場合）
例えば、グランド配線３１２が図１の符号ｂの箇所で断線している場合、第１のＰＮＰトランジスタ３０５及び第２のＰＮＰトランジスタ３０６に対する電力の供給が停止される。したがって、この場合も、検出体の有無にかかわらず、第１のＰＮＰトランジスタ３０５、及び第２のＰＮＰトランジスタ３０６はともに非導通状態となり、第１の負荷３０７及び第２の負荷３０８の状態はいずれも０が印加された状態に維持される。検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の状態が同じであるため、異常ありと判断する。
例えば、グランド配線３１２が図１の符号ｂの箇所で断線している場合、第１のＰＮＰトランジスタ３０５及び第２のＰＮＰトランジスタ３０６に対する電力の供給が停止される。したがって、この場合も、検出体の有無にかかわらず、第１のＰＮＰトランジスタ３０５、及び第２のＰＮＰトランジスタ３０６はともに非導通状態となり、第１の負荷３０７及び第２の負荷３０８の状態はいずれも０が印加された状態に維持される。検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の状態が同じであるため、異常ありと判断する。
【0057】
（５．センサ１の内部異常がなく、第１の出力配線３１３が断線している場合）
例えば、第１の出力配線３１３が図１の符号ｃの箇所で断線しているものとする。
例えば、第１の出力配線３１３が図１の符号ｃの箇所で断線しているものとする。
【0058】
（５－ａ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0059】
ここで、第１の出力配線３１３が図１の符号ｃの箇所で断線しているため、検出体の有無にかかわらず、第１の負荷３０７の状態は変化しない。したがって、第１の負荷３０７は０が印加された状態に維持される。
【0060】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（１）が入力され、第２の入力端子Ｂから異常検知信号（１）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして０を出力する。この信号ｚ（０）は、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0061】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（０）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第２のＰＮＰトランジスタ３０６は導通状態となる。したがって、第２の出力配線３１４には第２の出力信号として１が出力され、第２の負荷３０８には第２の出力信号（１）が印加される。
【0062】
検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（１が印加）とを取得する。検知部３０９は、双方の負荷の状態が互いに反転しているため、異常なしと判断する。すなわち、検知部３０９は、検出体がある状態では、第１の出力配線３１３が断線していたとしても、異常ありと判断することができない。しかしながら、検知部３０９は、検出体の検出状態に変化があった場合、すなわち検出体がある状態から検出体がない状態に変化した場合に、異常ありと判断可能となる。
【0063】
（５－ｂ．検出体がない場合）
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0064】
ここで、第１の出力配線３１３が図１の符号ｃの箇所で断線しているため、検出体の有無にかかわらず、第１の負荷３０７の状態は変化しない。したがって、第１の負荷３０７は０が印加された状態に維持される。
【0065】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（０）が入力され、第２の入力端子Ｂから異常検知信号（１）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして１を出力する。この信号ｚ（１）は、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0066】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（１）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かう電流が流れず、エミッタ端子とコレクタ端子との間にも電流が流れない。すなわち、第２のＰＮＰトランジスタ３０６は非導通状態となる。したがって、第２の負荷３０８は０が印加された状態に維持される。
【0067】
検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の負荷の状態が同じであるため、異常ありと判断する。
【0068】
通常、センサ１（検出体検知部２）による検出体の検出状態は定常的に変化することが考えられる。したがって、検知部３０９は、最初に異常なしと判断した場合であっても、その後に検出体の検出状態が変化することにより、速やかに異常を検知する（異常ありと判断する）ことができる。
【0069】
（６．センサ１の内部異常がなく、第２の出力配線３１４が断線している場合）
例えば、第２の出力配線３１４が図１の符号ｄの箇所で断線しているものとする。
例えば、第２の出力配線３１４が図１の符号ｄの箇所で断線しているものとする。
【0070】
（６－ａ．検出体がない場合）
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0071】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0072】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（０）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第１のＰＮＰトランジスタ３０５は導通状態となる。したがって、第１の出力配線３１３には第１の出力信号として１が出力され、第１の負荷３０７には第１の出力信号（１）が印加される。
【0073】
ここで、第２の出力配線３１４が図１の符号ｄの箇所で断線しているため、検出体の有無にかかわらず、第２の負荷３０８の状態は変化しない。したがって、第２の負荷３０８は０が印加された状態に維持される。
【0074】
検知部３０９は、第１の負荷３０７の状態（１が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の負荷の状態が反転しているため、異常なしと判断する。つまり、検知部３０９は、検出体がない状態では、第２の出力配線３１４が断線していたとしても、異常ありと判断することができない。しかしながら、検知部３０９は、検出状態に変化があった場合、すなわち検出体がない状態から検出体がある状態に変化した場合に、異常ありと判断可能となる。
【0075】
（６－ｂ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0076】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0077】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（１）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かう電流が流れず、エミッタ端子とコレクタ端子との間にも電流が流れない。すなわち、第１のＰＮＰトランジスタ３０５は非導通状態となる。したがって、第１の負荷３０７は０が印加された状態に維持される。
【0078】
ここで、第２の出力配線３１４が図１の符号ｄの箇所で断線しているため、検出体の有無にかかわらず、第２の負荷３０８の状態は変化しない。したがって、第２の負荷３０８は０が印加された状態に維持される。
【0079】
検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の負荷の状態が同じであるため、異常ありと判断する。
【0080】
（７．センサ１の内部異常がなく、電源配線３１１とグランド配線３１２とが短絡している場合）
例えば、電源配線３１１とグランド配線３１２とが符号ａ－ｂ間で短絡しているものとする。この場合、第１のＰＮＰトランジスタ３０５及び第２のＰＮＰトランジスタ３０６に対する電力の供給が停止される。したがって、この場合は、検出体の有無にかかわらず、第１のＰＮＰトランジスタ３０５、及び第２のＰＮＰトランジスタ３０６はともに非導通状態となり、第１の負荷３０７及び第２の負荷３０８の状態はいずれも０が印加された状態に維持される。検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の状態が同じであるため、異常ありと判断する。
例えば、電源配線３１１とグランド配線３１２とが符号ａ－ｂ間で短絡しているものとする。この場合、第１のＰＮＰトランジスタ３０５及び第２のＰＮＰトランジスタ３０６に対する電力の供給が停止される。したがって、この場合は、検出体の有無にかかわらず、第１のＰＮＰトランジスタ３０５、及び第２のＰＮＰトランジスタ３０６はともに非導通状態となり、第１の負荷３０７及び第２の負荷３０８の状態はいずれも０が印加された状態に維持される。検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の状態が同じであるため、異常ありと判断する。
【0081】
（８．センサ１の内部異常がなく、電源配線３１１と第１の出力配線３１３とが短絡している場合）
例えば、電源配線３１１と第１の出力配線３１３とが符号ａ－ｃ間で短絡しているものとする。
例えば、電源配線３１１と第１の出力配線３１３とが符号ａ－ｃ間で短絡しているものとする。
【0082】
（８－ａ．検出体がない場合）
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0083】
ここで、電源配線３１１と第１の出力配線３１３とが符号ａ－ｃ間で短絡しているため、検出体の有無にかかわらず、符号ａ－ｃ間は同電位となる。したがって、第１の出力配線３１３には、電源配線３１１を経由して電源３０４のプラス端子からの信号（１）が出力され、第１の負荷３０７には１が印加される。
【0084】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（０）が入力され、第２の入力端子Ｂから異常検知信号（１）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして１を出力する。この信号ｚ（１）は、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0085】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（１）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かう電流が流れず、エミッタ端子とコレクタ端子との間にも電流が流れない。すなわち、第２のＰＮＰトランジスタ３０６は非導通状態となる。したがって、第２の負荷３０８は０が印加された状態に維持される。
【0086】
検知部３０９は、第１の負荷３０７の状態（１が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の負荷の状態が反転しているため、異常なしと判断する。つまり、検知部３０９は、検出体がない状態では、電源配線３１１と第１の出力配線３１３とが符号ａ－ｃ間で短絡していたとしても、異常ありと判断することができない。しかしながら、検知部３０９は、検出状態に変化があった場合、すなわち検出体がない状態から検出体がある状態に変化した場合に、異常ありと判断可能となる。
【0087】
（８－ｂ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0088】
ここで、電源配線３１１と第１の出力配線３１３とが符号ａ－ｃ間で短絡しているため、検出体の有無にかかわらず、符号ａ－ｃ間は同電位となる。したがって、第１の出力配線３１３には、電源配線３１１を経由して電源３０４のプラス端子からの信号（１）が出力され、第１の負荷３０７には１が印加される。
【0089】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（１）が入力され、第２の入力端子Ｂから異常検知信号（１）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして０を出力する。この信号ｚ（０）は、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0090】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（０）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第２のＰＮＰトランジスタ３０６は導通状態となる。したがって、第２の出力配線３１４には第２の出力信号として１が出力され、第２の負荷３０８には第２の出力信号（１）が印加される。
【0091】
検知部３０９は、第１の負荷３０７の状態（１が印加）と第２の負荷３０８の状態（１が印加）とを取得し、双方の負荷の状態が同じであるため、異常ありと判断する。
【0092】
（９．センサ１の内部異常がなく、電源配線３１１と第２の出力配線３１４とが短絡している場合）
例えば、電源配線３１１と第２の出力配線３１４とが符号ａ－ｄ間で短絡しているものとする。
例えば、電源配線３１１と第２の出力配線３１４とが符号ａ－ｄ間で短絡しているものとする。
【0093】
（９－ａ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0094】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0095】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（１）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かう電流が流れず、エミッタ端子とコレクタ端子との間にも電流が流れない。すなわち、第１のＰＮＰトランジスタ３０５は非導通状態となる。したがって、第１の負荷３０７は０が印加された状態に維持される。
【0096】
一方、電源配線３１１と第２の出力配線３１４とが符号ａ－ｄ間で短絡しているため、検出体の有無にかかわらず、符号ａ－ｄ間は同電位となる。したがって、第２の出力配線３１４には、電源配線３１１を経由して電源３０４のプラス端子からの信号（１）が出力され、第２の負荷３０８には１が印加される。
【0097】
検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（１が印加）とを取得する。検知部３０９は、双方の負荷の状態が互いに反転しているため、異常なしと判断する。つまり、検知部３０９は、検出体がある状態では、電源配線３１１と第２の出力配線３１４とが符号ａ－ｄ間で短絡していたとしても、異常ありと判断することができない。しかしながら、検知部３０９は、検出状態に変化があった場合、すなわち検出体がある状態から検出体がない状態に変化した場合に、異常ありと判断可能となる。
【0098】
（９－ｂ．検出体がない場合）
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0099】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0100】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（０）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第１のＰＮＰトランジスタ３０５は導通状態となる。したがって、第１の出力配線３１３には第１の出力信号として１が出力され、第１の負荷３０７には第１の出力信号（１）が印加される。
【0101】
一方、電源配線３１１と第２の出力配線３１４とが符号ａ－ｄ間で短絡しているため、検出体の有無にかかわらず、符号ａ－ｄ間は同電位となる。したがって、第２の出力配線３１４には、電源配線３１１を経由して電源３０４のプラス端子からの信号（１）が出力され、第２の負荷３０８には１が印加される。
【0102】
検知部３０９は、第１の負荷３０７の状態（１が印加）と第２の負荷３０８の状態（１が印加）とを取得し、双方の負荷の状態が同じであるため、異常ありと判断する。
【0103】
（１０．センサ１の内部異常がなく、第１の出力配線３１３と第２の出力配線３１４とが短絡している場合）
例えば、第１の出力配線３１３と第２の出力配線３１４とが符号ｃ－ｄ間で短絡しているものとする。
例えば、第１の出力配線３１３と第２の出力配線３１４とが符号ｃ－ｄ間で短絡しているものとする。
【0104】
（１０－ａ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0105】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（１）が入力され、第２の入力端子Ｂから異常検知信号（１）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして０を出力する。この信号ｚ（０）は、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0106】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（０）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第２のＰＮＰトランジスタ３０６は導通状態となる。したがって、第２の出力配線３１４には第２の出力信号として１が出力され、第２の負荷３０８には第２の出力信号（１）が印加される。
【0107】
ここで、第１の出力配線３１３と第２の出力配線３１４とが符号ｃ－ｄ間で短絡しているため、符号ｃ－ｄ間は同電位となる。したがって、第１の出力配線３１３には、検出体の有無にかかわらず、第２の出力配線３１４から第２の出力信号（１）が出力される。これにより、第１の負荷３０７には第２の出力信号（１）が印加される。
【0108】
検知部３０９は、第１の負荷３０７の状態（１が印加）と第２の負荷３０８の状態（１が印加）とを取得する。検知部３０９は、双方の負荷の状態が同じであるため、異常ありと判断する。
【0109】
（１０－ｂ．検出体がない場合）
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0110】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0111】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（０）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第１のＰＮＰトランジスタ３０５は導通状態となる。したがって、第１の出力配線３１３には第１の出力信号として１が出力され、第１の負荷３０７には第１の出力信号（１）が印加される。
【0112】
ここで、第１の出力配線３１３と第２の出力配線３１４とが符号ｃ－ｄ間で短絡しているため、符号ｃ－ｄ間は同電位となる。したがって、第２の出力配線３１４には、検出体の有無にかかわらず、第１の出力配線３１３から第１の出力信号（１）が出力される。これにより、第２の負荷３０８には第１の出力信号（１）が印加される。
【0113】
検知部３０９は、第１の負荷３０７の状態（１が印加）と第２の負荷３０８の状態（１が印加）とを取得する。検知部３０９は、双方の負荷の状態が同じであるため、異常ありと判断する。
【0114】
（１１．センサ１の内部異常がなく、第１の出力配線３１３とグランド配線３１２とが短絡している場合）
例えば、第１の出力配線３１３とグランド配線３１２とが符号ｃ－ｂ間で短絡しているものとする。
例えば、第１の出力配線３１３とグランド配線３１２とが符号ｃ－ｂ間で短絡しているものとする。
【0115】
（１１－ａ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0116】
ここで、第１の出力配線３１３とグランド配線３１２とが符号ｃ－ｂ間で短絡しているため、検出体の有無にかかわらず、符号ｃ－ｂ間は同電位となる。これにより、第１の負荷３０７は０が印加された状態に維持される。
【0117】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（１）が入力され、第２の入力端子Ｂから異常検知信号（１）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして０を出力する。この信号ｚ（０）は、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0118】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（０）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第２のＰＮＰトランジスタ３０６は導通状態となる。したがって、第２の出力配線３１４には第２の出力信号として１が出力され、第２の負荷３０８には第２の出力信号（１）が印加される。
【0119】
検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（１が印加）とを取得する。検知部３０９は、双方の負荷の状態が互いに反転しているため、異常なしと判断する。つまり、検知部３０９は、検出体がある状態では、第１の出力配線３１３とグランド配線３１２とが符号ｃ－ｂ間で短絡していたとしても、異常ありと判断することができない。しかしながら、検知部３０９は、検出状態に変化があった場合、すなわち検出体がある状態から検出体がない状態に変化した場合に、異常ありと判断可能となる。
【0120】
（１１－ｂ．検出体がない場合）
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0121】
ここで、第１の出力配線３１３とグランド配線３１２とが符号ｃ－ｂ間で短絡しているため、検出体の有無にかかわらず、符号ｃ－ｂ間は同電位となる。これにより、第１の負荷３０７は０が印加された状態に維持される。
【0122】
排他的論理和回路３０３は、第１の入力端子Ａから検出信号（０）が入力され、第２の入力端子Ｂから異常検知信号（１）が入力される。排他的論理和回路３０３は、これらの信号の排他的論理和を演算し、その演算結果を示す信号ｚとして１を出力する。この信号ｚ（１）は、第２のＰＮＰトランジスタ３０６のベース端子に入力される。
【0123】
第２のＰＮＰトランジスタ３０６は、排他的論理和回路３０３から出力された信号ｚ（１）がベース端子に入力されるため、ベース端子から排他的論理和回路３０３に向かう電流が流れず、エミッタ端子とコレクタ端子との間にも電流が流れない。すなわち、第２のＰＮＰトランジスタ３０６は非導通状態となる。したがって、第２の負荷３０８は０が印加された状態に維持される。
【0124】
検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の負荷の状態が同じであるため、異常ありと判断する。
【0125】
（１２．センサ１の内部異常がなく、第２の出力配線３１４とグランド配線３１２とが短絡している場合）
例えば、第２の出力配線３１４とグランド配線３１２とが符号ｄ－ｂ間で短絡しているものとする。
例えば、第２の出力配線３１４とグランド配線３１２とが符号ｄ－ｂ間で短絡しているものとする。
【0126】
（１２－ａ．検出体がない場合）
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がない場合、検出体検知部２は、検出信号として０（Ｌｏｗ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0127】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0128】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（０）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かって電流が流れ、エミッタ端子とコレクタ端子との間にも電流が流れる。すなわち、第１のＰＮＰトランジスタ３０５は導通状態となる。したがって、第１の出力配線３１３には第１の出力信号として１が出力され、第１の負荷３０７には第１の出力信号（１）が印加される。
【0129】
一方、第２の出力配線３１４とグランド配線３１２とが符号ｄ－ｂ間で短絡しているため、検出体の有無にかかわらず、符号ｄ－ｂ間は同電位となる。これにより、第２の負荷３０８は０が印加された状態に維持される。
【0130】
検知部３０９は、第１の負荷３０７の状態（１が印加）と第２の負荷３０８の状態（０が印加）とを取得する。検知部３０９は、双方の負荷の状態が異なるため、異常なしと判断する。つまり、検知部３０９は、検出体がない状態では、第２の出力配線３１４とグランド配線３１２とが符号ｄ－ｂ間で短絡していたとしても、異常ありと判断することができない。しかしながら、検知部３０９は、検出状態に変化があった場合、すなわち検出体がない状態から検出体がある状態に変化した場合に、異常ありと判断可能となる。
【0131】
（１２－ｂ．検出体がある場合）
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
検出体がある場合、検出体検知部２は、検出信号として１（Ｈｉｇｈ）を出力する。また、検出体検知部２は、異常検知信号として１（Ｈｉｇｈ）を出力する。
【0132】
第１の出力回路３０１は、検出体検知部２から検出信号を取得し、取得した検出信号を出力端子から出力する。この検出信号は、第１のＰＮＰトランジスタ３０５のベース端子、及び排他的論理和回路３０３の第１の入力端子Ａに入力される。
【0133】
第１のＰＮＰトランジスタ３０５は、第１の出力回路３０１から出力された検出信号（１）がベース端子に入力されるため、ベース端子から第１の出力回路３０１に向かう電流が流れず、エミッタ端子とコレクタ端子との間にも電流が流れない。すなわち、第１のＰＮＰトランジスタ３０５は非導通状態となる。したがって、第１の負荷３０７は０が印加された状態に維持される。
【0134】
一方、第２の出力配線３１４とグランド配線３１２とが符号ｄ－ｂ間で短絡しているため、検出体の有無にかかわらず、符号ｄ－ｂ間は同電位となる。これにより、第２の負荷３０８は０が印加された状態に維持される。
【0135】
検知部３０９は、第１の負荷３０７の状態（０が印加）と第２の負荷３０８の状態（０が印加）とを取得し、双方の負荷の状態が同じであるため、異常ありと判断する。
【0136】
以上のように、異常検知装置３は、第１の負荷３０７及び第２の負荷３０８の状態に基づいて、センサ１の配線異常（断線又は短絡）と内部異常とを検知することができる。なお、配線異常（断線又は短絡）と内部異常とが同時に生じた場合は、配線異常を示す状態が第１の負荷及び第２の負荷に現れると考えられる。したがって、検知部３０９は、配線異常と内部異常とが同時に生じた場合でも、第１の負荷及び第２の負荷の状態に基づいて異常を検知することができる。
【0137】
【0138】
また、上記では、第１のスイッチング素子３０５及び第２のスイッチング素子３０６がいずれもＰＮＰトランジスタで構成される例を説明したが、第１のスイッチング素子３０５及び第２のスイッチング素子３０６はこれに限らず、例えばＰチャネル型の電界効果トランジスタで構成されていてもよい。
【0139】
また、第１のスイッチング素子３０５及び第２のスイッチング素子３０６は、ＮＰＮトランジスタ、又はＮチャネル型の電界効果トランジスタで構成されていてもよい。第１のスイッチング素子３０５及び第２のスイッチング素子３０６が、ＮＰＮトランジスタ、又はＮチャネル型の電界効果トランジスタで構成される場合、異常検知装置３は、図１に示した構成において、電源３０４のプラス端子が接続された電源配線３１１と、電源３０４のマイナス端子が接続されたグランド配線３１２との配置が逆になればよい。
【0140】
その場合、第１のスイッチング素子３０５は、一端がグランド配線３１２に接続され、他端が第１の出力配線３１３の一端に接続され、第１の出力回路３０１により出力された検出信号に応じて導通状態を切り替える。また、第２のスイッチング素子３０６は、一端がグランド配線３１２に接続され、他端が第２の出力配線３１４の一端に接続され、排他的論理和回路３０３により出力された信号に応じて導通状態を切り替える。また、第１の負荷３０７は、一端が第１の出力配線３１３の他端に接続され、他端が電源配線３１１に接続される。また、第２の負荷３０８は、一端が第２の出力配線３１４の他端に接続され、他端が電源配線３１１に接続される。
【0141】
このように構成された場合でも、異常検知装置３は、第１のスイッチング素子３０５及び第２のスイッチング素子３０６がＰＮＰトランジスタで構成された場合と同様に動作し、第１の負荷３０７及び第２の負荷３０８の状態に基づいて、センサ１の配線異常（断線又は短絡）と内部異常とを検知することができる。
【0142】
以上のように、実施の形態１によれば、異常検知装置３は、センサ１により得られた検出体の有無を示す検出信号を出力する第１の出力回路３０１と、センサ１の内部異常の有無を示す異常検知信号を出力する第２の出力回路３０２と、第１の出力回路３０１により出力された検出信号と、第２の出力回路３０２により出力された異常検知信号との排他的論理和を演算した結果を示す信号を出力する排他的論理和回路３０３と、プラス端子が電源配線３１１に接続され、マイナス端子がグランド配線３１２に接続された電源３０４と、一端が電源配線３１１に接続され、他端が第１の出力配線３１３の一端に接続され、第１の出力回路３０１により出力された検出信号に応じて導通状態を切り替える第１のスイッチング素子３０５と、一端が電源配線３１１に接続され、他端が第２の出力配線３１４の一端に接続され、排他的論理和回路３０３により出力された信号に応じて導通状態を切り替える第２のスイッチング素子３０６と、一端が第１の出力配線３１３の他端に接続され、他端がグランド配線３１２に接続された第１の負荷３０７と、一端が第２の出力配線３１４の他端に接続され、他端がグランド配線３１２に接続された第２の負荷３０８と、第１の負荷３０７の状態及び第２の負荷３０８の状態に基づいて、電源配線３１１、第１の出力配線３１３、第２の出力配線３１４及びグランド配線３１２の異常、並びに、センサ１の内部異常のうちの少なくとも一方を検知する検知部３０９とを備えた。これにより、異常検知装置３は、従来構成に対して負荷を追加することなく、センサ１の配線異常と内部異常とを検知可能となる。
【0143】
また、異常検知装置３は、センサ１により得られた検出体の有無を示す検出信号を出力する第１の出力回路３０１と、センサ１の内部異常の有無を示す異常検知信号を出力する第２の出力回路３０２と、第１の出力回路３０１により出力された検出信号と、第２の出力回路３０２により出力された異常検知信号との排他的論理和を演算した結果を示す信号を出力する排他的論理和回路３０３と、プラス端子が電源配線３１１に接続され、マイナス端子がグランド配線３１２に接続された電源３０４と、一端がグランド配線３１２に接続され、他端が第１の出力配線３１３の一端に接続され、第１の出力回路３０１により出力された検出信号に応じて導通状態を切り替える第１のスイッチング素子３０５と、一端がグランド配線３１２に接続され、他端が第２の出力配線３１４の一端に接続され、排他的論理和回路３０３により出力された信号に応じて導通状態を切り替える第２のスイッチング素子３０６と、一端が第１の出力配線３１３の他端に接続され、他端が電源配線３１１に接続された第１の負荷３０７と、一端が第２の出力配線３１４の他端に接続され、他端が電源配線３１１に接続された第２の負荷３０８と、第１の負荷３０７の状態及び第２の負荷３０８の状態に基づいて、電源配線３１１、第１の出力配線３１３、第２の出力配線３１４及びグランド配線３１２の異常、並びに、センサ１の内部異常のうちの少なくとも一方を検知する検知部３０９とを備えた。これにより、異常検知装置３は、従来構成に対して負荷を追加することなく、センサ１の配線異常と内部異常とを検知可能となる。
【0144】
また、検知部３０９は、第１の負荷３０７の状態と第２の負荷３０８の状態とが同一である場合に、電源配線３１１、第１の出力配線３１３、第２の出力配線３１４及びグランド配線３１２の異常、並びに、センサ１の内部異常のうちの少なくとも一方を検知する。これにより、異常検知装置３は、第１の負荷３０７及び第２の負荷３０８の状態に基づいて正確に異常を検知することができる。
【0145】
また、検知部３０９は、検出信号及び異常検知信号に応じて、第１の負荷３０７の状態と第２の負荷３０８の状態とが互いに反転した状態から同一の状態に変化した場合に、電源配線３１１、第１の出力配線３１３、第２の出力配線３１４及びグランド配線３１２の異常を検知する。これにより、異常検知装置３は、第１の負荷３０７及び第２の負荷３０８の状態変化に基づいて配線異常を正確に検知することができる。
【0146】
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、若しくは実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【0147】
１ センサ
２ 検出体検知部
３ 異常検知装置
３０１ 第１の出力回路
３０２ 第２の出力回路
３０３ 排他的論理和回路
３０４ 電源
３０５ 第１のスイッチング素子（第１のＰＮＰトランジスタ）
３０６ 第２のスイッチング素子（第２のＰＮＰトランジスタ）
３０７ 第１の負荷
３０８ 第２の負荷
３０９ 検知部
３１１ 電源配線
３１２ グランド配線
３１２ グランド配線
３１３ 第１の出力配線
３１４ 第２の出力配線
Ａ 排他的論理和回路の第１の入力端子
Ｂ 排他的論理和回路の第２の入力端子
Ｚ 排他的論理和回路の出力端子
２ 検出体検知部
３ 異常検知装置
３０１ 第１の出力回路
３０２ 第２の出力回路
３０３ 排他的論理和回路
３０４ 電源
３０５ 第１のスイッチング素子（第１のＰＮＰトランジスタ）
３０６ 第２のスイッチング素子（第２のＰＮＰトランジスタ）
３０７ 第１の負荷
３０８ 第２の負荷
３０９ 検知部
３１１ 電源配線
３１２ グランド配線
３１２ グランド配線
３１３ 第１の出力配線
３１４ 第２の出力配線
Ａ 排他的論理和回路の第１の入力端子
Ｂ 排他的論理和回路の第２の入力端子
Ｚ 排他的論理和回路の出力端子
【図1】
【図2】