特開 2022-154586 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022154586

(43)【公開日】2022-10-13

(54)【発明の名称】表示装置

(51)【国際特許分類】

   H05B 33/02 20060101AFI20221005BHJP

   H01L 51/50 20060101ALI20221005BHJP

   H01L 27/32 20060101ALI20221005BHJP

   H05B 33/12 20060101ALI20221005BHJP

   G09F 9/30 20060101ALI20221005BHJP

   G09G 3/20 20060101ALI20221005BHJP

   G09G 3/3233 20160101ALI20221005BHJP

【ＦＩ】

H05B33/02

H05B33/14 A

H01L27/32

H05B33/12 B

G09F9/30 365

G09F9/30 339

G09F9/30 330

G09G3/20 612G

G09G3/20 621A

G09G3/20 624C

G09G3/20 680G

G09G3/3233

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2021057692

(22)【出願日】2021-03-30

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】田畠 弘志

(72)【発明者】

【氏名】森田 哲生

【テーマコード（参考）】

3K107

5C080

5C094

5C380

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC35

3K107DD39

3K107DD44Z

3K107EE57

3K107HH05

5C080AA06

5C080BB05

5C080CC03

5C080DD03

5C080DD07

5C080DD23

5C080EE25

5C080EE28

5C080EE29

5C080FF03

5C080FF11

5C080HH09

5C080JJ02

5C080JJ03

5C080JJ06

5C094AA05

5C094BA03

5C094BA27

5C094CA19

5C094EA10

5C094FA02

5C094FB12

5C094HA08

5C380AA01

5C380AB06

5C380AB21

5C380AB34

5C380AB36

5C380AB41

5C380AB46

5C380BA12

5C380BA13

5C380BA17

5C380BB23

5C380BE03

5C380CA12

5C380CB17

5C380CC02

5C380CC07

5C380CC26

5C380CC33

5C380CC39

5C380CC41

5C380CC61

5C380CC63

5C380CC64

5C380CD013

5C380CD014

5C380CE04

5C380CE08

5C380CE09

5C380CE20

5C380CF51

5C380DA02

5C380DA06

5C380DA20

5C380DA32

5C380DA33

5C380DA47

(57)【要約】

【課題】 高精細化を実現することが可能な表示装置を提供すること。
【解決手段】 一実施形態に係る表示装置は、基材と、基材の上にマトリクス状に配列される複数の画素と、各画素に接続される給電線と、給電線に接続される給電線駆動回路と、を備える。各画素は、基材の上に配置される画素回路と、画素回路に接続される下部電極と、下部電極と対向配置される上部電極と、下部電極と上部電極との間に配置され発光層を含む有機層と、を有する表示素子と、を含む。上部電極は、当該上部電極に所定の電位を与える給電線に接続され、給電線駆動回路は、発光層が発光する発光期間においては上部電極に第１電位を与える第１信号を給電線に供給し、発光層が発光しない非発光期間においては上部電極に第１電位とは異なる第２電位を与える第２信号を給電線に供給する。
【選択図】 図３

【特許請求の範囲】

【請求項1】

基材と、
前記基材の上にマトリクス状に配列される複数の画素と、
前記各画素に接続される給電線と、
前記給電線に接続される給電線駆動回路と、を具備し、
前記各画素は、
前記基材の上に配置される画素回路と、
前記画素回路に接続される下部電極と、前記下部電極と対向配置される上部電極と、前記下部電極と前記上部電極との間に配置され発光層を含む有機層と、を有する表示素子と、を備え、
前記上部電極は、当該上部電極に所定の電位を与える前記給電線に接続され、
前記給電線駆動回路は、前記発光層が発光する発光期間においては前記上部電極に第１電位を与える第１信号を前記給電線に供給し、前記発光層が発光しない非発光期間においては前記上部電極に前記第１電位とは異なる第２電位を与える第２信号を前記給電線に供給する、
表示装置。

【請求項2】

前記非発光期間は、ある発光期間から次の発光期間までの間の期間である、
請求項１に記載の表示装置。

【請求項3】

前記第１電位は、前記発光層を発光させるためのコモン電位であり、
前記第２電位は、前記発光期間に与えられた前記コモン電位をリセットするためのリセット電位である、
請求項１または請求項２に記載の表示装置。

【請求項4】

前記各画素は、前記給電線に供給される前記第２信号に基づき、前記非発光期間に黒画面を表示する、
請求項１～請求項３のいずれか１項に記載の表示装置。

【請求項5】

前記上部電極および前記給電線は、画素行毎に配置され、
前記給電線駆動回路は、前記発光期間に前記第１信号を前記各給電線に時分割的に順次供給し、前記非発光期間に前記第２信号を前記各給電線に時分割的に順次供給する、
請求項１～請求項４のいずれか１項に記載の表示装置。

【請求項6】

前記上部電極および前記給電線は、画素列毎に配置され、
前記給電線駆動回路は、前記発光期間に前記第１信号を前記各給電線に時分割的に順次供給し、前記非発光期間に前記第２信号を前記各給電線に時分割的に順次供給する、
請求項１～請求項４のいずれか１項に記載の表示装置。

【請求項7】

前記各画素は、赤色の光を出射する第１副画素と、緑色の光を出射する第２副画素と、青色の光を出射する第３副画素と、を含み、
前記給電線は、前記各画素と、前記各画素に含まれる前記第１副画素、前記第２副画素および前記第３副画素とを区画するように配置される、
請求項１～請求項６のいずれか１項に記載の表示装置。

【請求項8】

前記給電線は、前記有機層と同層に配置され、前記画素回路が配置される層とは異なる層に配置される、
請求項１～請求項７のいずれか１項に記載の表示装置。

【請求項9】

前記給電線は、低抵抗な金属材料によって形成される、
請求項１～請求項８のいずれか１項に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、表示装置に関する。

【背景技術】

【0002】

近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。表示素子は、画素電極と共通電極との間に有機層を備えている。有機層は、発光層の他に、ホール輸送層や電子輸送層等の機能層を含んでいる。

【0003】

有機発光ダイオードを適用した表示装置の実用化が進む一方で、このような表示装置には、高精細化が困難であるという問題がある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００８－１３５３２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本開示は、高精細化を実現することが可能な表示装置を提供することを目的の１つとする。

【課題を解決するための手段】

【0006】

一実施形態に係る表示装置は、
基材と、前記基材の上にマトリクス状に配列される複数の画素と、前記各画素に接続される給電線と、前記給電線に接続される給電線駆動回路と、を具備する。前記各画素は、前記基材の上に配置される画素回路と、前記画素回路に接続される下部電極と、前記下部電極と対向配置される上部電極と、前記下部電極と前記上部電極との間に配置され発光層を含む有機層と、を有する表示素子と、を備える。前記上部電極は、当該上部電極に所定の電位を与える前記給電線に接続される。前記給電線駆動回路は、前記発光層が発光する発光期間においては前記上部電極に第１電位を与える第１信号を前記給電線に供給し、前記発光層が発光しない非発光期間においては前記上部電極に前記第１電位とは異なる第２電位を与える第２信号を前記給電線に供給する。

【図面の簡単な説明】

【0007】

【図1】図１は、一実施形態に係る表示装置の一構成例を示す図である。

【図2】図２は、図１に示した副画素の一構成例を示す断面図である。

【図3】図３は、同実施形態に係る副画素と、給電線と、給電線駆動回路とを示す平面図である。

【図4】図４は、比較例に係る副画素の一構成例を示す等価回路図である。

【図5】図５は、同実施形態に係る副画素の一構成例を示す等価回路図である。

【図6】図６は、同実施形態に係る副画素と、給電線と、給電線駆動回路とを示す平面図である。

【発明を実施するための形態】

【0008】

いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実施の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

【0009】

なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸、および、Ｚ軸を記載する。Ｘ軸に沿った方向をＸ方向または第１方向と称し、Ｙ軸に沿った方向をＹ方向または第２方向と称し、Ｚ軸に沿った方向をＺ方向または第３方向と称する。Ｘ軸およびＹ軸によって規定される面をＸ－Ｙ平面と称し、Ｘ軸およびＺ軸によって規定される面をＸ－Ｚ平面と称する。Ｘ－Ｙ平面を見ることを平面視という。

【0010】

いくつかの実施形態に係る表示装置ＤＳＰは、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パソコン、携帯端末、携帯電話等に搭載される。なお、以下に説明する表示素子は照明装置の発光素子として適用することができ、表示装置ＤＳＰは照明装置等の他の電子機器に転用することができる。

【0011】

図１は、本実施形態に係る表示装置ＤＳＰの一構成例を示す図である。表示装置ＤＳＰは、絶縁性の基材１０の上に、画像を表示する表示部ＤＡを備えている。基材１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。

【0012】

表示部ＤＡは、第１方向Ｘおよび第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰ１，ＳＰ２，ＳＰ３を備えている。一例では、画素ＰＸは、赤色の副画素ＳＰ１（第１副画素）、緑色の副画素ＳＰ２（第２副画素）、および、青色の副画素ＳＰ３（第３副画素）を備えている。なお、画素ＰＸは、上記した３色の副画素の他に、白色等の他の色の副画素を加えた４個以上の副画素を備えていてもよい。

【0013】

画素ＰＸに含まれる１つの副画素ＳＰの一構成例について簡単に説明する。
副画素ＳＰは、画素回路１と、画素回路１によって駆動制御される表示素子２０と、を備えている。画素回路１は、画素選択スイッチＳＳＴと、駆動トランジスタＤＲＴと、出力スイッチＢＣＴと、キャパシタＣｓと、を備えている。画素選択スイッチＳＳＴ、駆動トランジスタＤＲＴおよび出力スイッチＢＣＴは、例えば薄膜トランジスタ（ＴＦＴ）により構成されたスイッチ素子であり、それぞれ、ゲート電極、ソース電極、ドレイン電極を有している。

【0014】

画素選択スイッチＳＳＴについて、ゲート電極は走査線ＧＬに接続され、ソース電極は信号線ＳＬに接続され、ドレイン電極はノードＮ１に接続されている。ノードＮ１は、画素選択スイッチＳＳＴのドレイン電極、駆動トランジスタＤＲＴのゲート電極、キャパシタＣｓを構成する一方の電極に接続されている。画素選択スイッチＳＳＴは、走査線ＧＬから供給される走査信号に応答してオンされると、信号線ＳＬから供給される映像信号を取り込む。

【0015】

駆動トランジスタＤＲＴについて、ゲート電極はノードＮ１に接続され、ソース電極は出力スイッチＢＣＴのドレイン電極に接続され、ドレイン電極はノードＮ２に接続されている。ノードＮ２は、駆動トランジスタＤＲＴのドレイン電極、キャパシタＣｓを構成する他方の電極、表示素子２０のアノードに接続されている。駆動トランジスタＤＲＴは、上記した映像信号に応じた電流量の駆動電流を表示素子２０に出力する。

【0016】

出力スイッチＢＣＴについて、ゲート電極は出力制御信号線Ｌ１に接続され、ソース電極は電源線ＰＬに接続され、ドレイン電極は駆動トランジスタＤＲＴのソース電極に接続されている。出力スイッチＢＣＴは、表示素子２０が発光する発光期間を制御するためのスイッチである。

【0017】

表示素子２０のカソードは給電線ＦＬに接続されている。なお、画素回路１の構成は図示した例に限らない。

【0018】

表示素子２０は、発光素子である有機発光ダイオード（ＯＬＥＤ）である。例えば、副画素ＳＰ１は赤波長に対応した光を出射する表示素子を備え、副画素ＳＰ２は緑波長に対応した光を出射する表示素子を備え、副画素ＳＰ３は青波長に対応した光を出射する表示素子を備えている。画素ＰＸが表示色の異なる複数の副画素ＳＰ１，ＳＰ２，ＳＰ３を備えることで、多色表示を実現できる。

【0019】

但し、副画素ＳＰ１，ＳＰ２，ＳＰ３の各々の表示素子２０が同一色の光を出射するように構成されてもよい。これにより、単色表示を実現できる。

【0020】

また、副画素ＳＰ１，ＳＰ２，ＳＰ３の各々の表示素子２０が白色の光を出射するように構成された場合、表示素子２０に対向するカラーフィルタが配置されてもよい。例えば、副画素ＳＰ１は表示素子２０に対向する赤カラーフィルタを備え、副画素ＳＰ２は表示素子２０に対向する緑カラーフィルタを備え、副画素ＳＰ３は表示素子２０に対向する青カラーフィルタを備える。これにより、多色表示を実現できる。

【0021】

あるいは、副画素ＳＰ１，ＳＰ２，ＳＰ３の各々の表示素子２０が紫外光を出射するように構成された場合、表示素子２０に対向する光変換層が配置されることで、多色表示を実現できる。

【0022】

図２は、図１に示す副画素ＳＰ（表示素子２０）の構成例を示す断面図である。
図１に示した画素回路１は、基材１０の上に配置され、絶縁層１１によって覆われている。図２では、画素回路１に含まれる駆動トランジスタＤＲＴのみを簡略化して図示している。絶縁層１１は、表示素子２０の下地層に相当し、例えば、ポリイミド、アクリル樹脂、シリコン窒化物（ＳｉＮ）、シリコン酸化物（ＳｉＯ）等の絶縁材料によって形成されている。

【0023】

表示素子２０は、下部電極Ｅ１と、有機層ＯＲと、上部電極Ｅ２と、を備えている。有機層ＯＲは、下部電極Ｅ１と上部電極Ｅ２との間に挟まれて配置されている。

【0024】

下部電極Ｅ１は、副画素毎あるいは表示素子毎に配置された電極であり、駆動トランジスタＤＲＴと電気的に接続されている。このような下部電極Ｅ１は、画素電極、反射電極、アノード等と称される場合がある。

【0025】

上部電極Ｅ２は、画素行毎に配置された電極である。つまり、上部電極Ｅ２は、第１方向Ｘに隣接する複数の画素ＰＸに亘って配置された電極である。図２においては、図中左側に配置された画素ＰＸと、図中右側に配置された画素ＰＸとが、異なる画素行に配置された画素である場合を想定している。このため、これら画素ＰＸの間において上部電極Ｅ２は分断され、これら画素ＰＸの間には上部電極Ｅ２のない所定のスペースが存在する。このような上部電極Ｅ２は、共通電極、対向電極、カソード等と称される場合がある。

【0026】

上部電極Ｅ２は、給電線ＦＬに接続されている。給電線ＦＬは、上部電極Ｅ２に所定の電位を与えるための配線である。より詳しくは、給電線ＦＬは、上部電極Ｅ２の電位をコモン電位（第１電位）、または、コモン電位とは異なるリセット電位（第２電位）にするための信号を供給する配線である。なお、給電線ＦＬは、隣接する２つの有機層ＯＲの間に配置され、これら有機層ＯＲを区画する役割も有している。

【0027】

下部電極Ｅ１は、絶縁層１１の上に配置され、絶縁層１１に形成された開口部ＯＰ１を通って駆動トランジスタＤＲＴに接続されている。開口部ＯＰ１は、駆動トランジスタＤＲＴと重なる領域に形成され、絶縁層１１を駆動トランジスタＤＲＴまで貫通した貫通孔である。

【0028】

下部電極Ｅ１は、例えば、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明導電材料によって形成された透明電極である。なお、下部電極Ｅ１は、銀（Ａｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の金属材料によって形成された金属電極であってもよい。また、下部電極Ｅ１は、透明電極および金属電極の積層体であってもよい。例えば、下部電極Ｅ１は、透明電極、金属電極、および、透明電極の順に積層された積層体として構成されてもよいし、３層以上の積層体として構成されてもよい。

【0029】

絶縁層１２は、下部電極Ｅ１を覆うように、絶縁層１１の上に設けられる。絶縁層１２は、開口部ＯＰ２を有しており、当該開口部ＯＰ２において下部電極Ｅ１の一部が露出されている。

【0030】

有機層ＯＲは、開口部ＯＰ２を通って下部電極Ｅ１に接続されている。本実施形態において、有機層ＯＲは、赤色、緑色、青色のうちのいずれかの色で発光する発光層を含む。有機層ＯＲは、発光層の他に、ホール注入層、ホール輸送層、電子ブロック層、ホールブロック層、電子輸送層、電子注入層、等の機能層を含んでいてもよい。このため、図２では、有機層ＯＲを単層体として図示したが、有機層ＯＲは、発光層の他に、上記した機能層のうちの少なくとも１つを含む複数の層が積層された積層体であってもよい。

【0031】

絶縁層１２の上には、給電線ＦＬが配置されている。
図２においては、給電線ＦＬが、ある画素ＰＸに含まれる副画素ＳＰ１の有機層ＯＲと、当該副画素ＳＰ１に隣接する副画素ＳＰ２の有機層ＯＲとの間に配置され、これら２つの有機層ＯＲを区画している場合を例示している。また、図２においては、給電線ＦＬが、ある画素ＰＸと、当該画素ＰＸに隣接する別の画素ＰＸ（ある画素ＰＸとは異なる画素行の画素ＰＸ）との間にも配置され、ある画素ＰＸに含まれる有機層ＯＲ（ある画素ＰＸの副画素ＳＰ２に含まれる有機層ＯＲ）と、隣接する別の画素ＰＸに含まれる有機層ＯＲ（隣接する別の画素ＰＸの副画素ＳＰ１に含まれる有機層ＯＲ）とを区画している場合を例示している。このように、各画素ＰＸおよび各画素ＰＸに含まれる副画素ＳＰ１，ＳＰ２，ＳＰ３は、給電線ＦＬによって区画されている。

【0032】

給電線ＦＬは、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等、低抵抗な金属材料によって形成される。給電線ＦＬは、上記した金属材料のうちの１つにより形成される単層体であってもよいし、上記した金属材料のうちの複数の金属材料が積層された積層体であってもよい。

【0033】

上部電極Ｅ２は、第１方向Ｘに隣接する複数の画素ＰＸに亘って配置される共通層であり、各画素ＰＸに含まれる絶縁層１２および有機層ＯＲを覆い、給電線ＦＬに接続されている。

【0034】

上部電極Ｅ２は、例えば、ＩＴＯやＩＺＯ等の透明導電材料によって形成された透明電極である。なお、上部電極Ｅ２は、マグネシウム（Ｍｇ）、銀（Ａｇ）、アルミニウム（Ａｌ）等の金属材料によって形成された半透過性の金属電極であってもよい。

【0035】

下部電極Ｅ１の電位が上部電極Ｅ２の電位よりも相対的に高い場合、下部電極Ｅ１がアノードに相当し、上部電極Ｅ２がカソードに相当する。また、上部電極Ｅ２の電位が下部電極Ｅ１の電位よりも相対的に高い場合、上部電極Ｅ２がアノードに相当し、下部電極Ｅ１がカソードに相当する。
本実施形態では、一例として、下部電極Ｅ１がアノードに相当し、上部電極Ｅ２がカソードに相当する場合を想定している。

【0036】

図２に示す構成によれば、開口部ＯＰ２に配置された下部電極Ｅ１と、共通層として配置された上部電極Ｅ２との間に配置された有機層ＯＲが位置する部分に、表示素子２０の発光領域を形成することができる。但し、有機層ＯＲのうち、開口部ＯＰ２の斜面と絶縁層１２の上面とに配置された部分は、下部電極Ｅ１と上部電極Ｅ２との間に絶縁層１２が介在するため、ほとんど発光しない。

【0037】

図３は、画素ＰＸに含まれる副画素ＳＰ１，ＳＰ２，ＳＰ３と、給電線ＦＬと、給電線ＦＬに接続される給電線駆動回路ＦＤとを示す平面図である。
１個の画素ＰＸに含まれる副画素ＳＰ１，ＳＰ２，ＳＰ３は、表示部ＤＡにおいて、それぞれ第２方向Ｙに延びた略長方形状に形成される。赤波長に対応した光を出射する表示素子を備える副画素ＳＰ１と、緑波長に対応した光を出射する表示素子を備える副画素ＳＰ２とは、第２方向Ｙに隣接して並んでいる。また、副画素ＳＰ１，ＳＰ２と、青波長に対応した光を出射する表示素子を備える副画素ＳＰ３とは、第１方向Ｘに隣接して並んでいる。副画素ＳＰ１，ＳＰ２の大きさ（Ｘ－Ｙ平面における面積）は、副画素ＳＰ３に比べて小さく形成される。

【0038】

図３では、副画素ＳＰ１，ＳＰ２，ＳＰ３がペンタイル方式で配列された場合を例示したが、副画素ＳＰ１，ＳＰ２，ＳＰ３の配列方式はこれに限定されず、副画素ＳＰ１，ＳＰ２，ＳＰ３は、例えばストライプ方式で配列されても構わない。

【0039】

給電線ＦＬは画素行毎に配置されている。各給電線ＦＬは、それぞれ接続される上部電極Ｅ２の電位をコモン電位またはリセット電位にするための信号を供給する。各給電線ＦＬは、各画素ＰＸおよび各画素ＰＸに含まれる副画素ＳＰ１，ＳＰ２，ＳＰ３を区画している。

【0040】

ここで、給電線ＦＬの形状について詳しく説明する。図３に示すように、各給電線ＦＬは、第１部分ＦＬ１と、第２部分ＦＬ２と、第３部分ＦＬ３とを有している。第１部分ＦＬ１は、隣接する２つの画素行の間に配置され、第１方向Ｘに延出した部分である。第２部分ＦＬ２は、第１方向Ｘに並ぶ各画素ＰＸの間に配置され、かつ、各画素ＰＸに含まれる副画素ＳＰ１，ＳＰ２と副画素ＳＰ３との間に配置され、第１部分ＦＬ１から分岐して第２方向Ｙに延出した部分である。第３部分ＦＬ３は、２つの第２部分ＦＬ２を繋ぐように第１方向Ｘに延出した部分である。各給電線ＦＬはこのような形状を有することにより、各画素ＰＸおよび各画素ＰＸに含まれる副画素ＳＰ１，ＳＰ２，ＳＰ３を区画している。

【0041】

各給電線ＦＬの両端は、第１給電線駆動回路ＦＤ１および第２給電線駆動回路ＦＤ２にそれぞれ接続されている。図３では、各給電線ＦＬの両端が第１給電線駆動回路ＦＤ１および第２給電線駆動回路ＦＤ２にそれぞれ接続されている場合を例示したが、これに限定されず、各給電線ＦＬは、少なくとも一端が第１給電線駆動回路ＦＤ１および第２給電線駆動回路ＦＤ２の一方に接続されていればよい。

【0042】

第１給電線駆動回路ＦＤ１および第２給電線駆動回路ＦＤ２は、上部電極Ｅ２の電位をコモン電位またはリセット電位にするための信号を各給電線ＦＬに時分割的に順次供給する。第１給電線駆動回路ＦＤ１および第２給電線駆動回路ＦＤ２はそれぞれ切替回路ＳＷを有している。切替回路ＳＷは、第１給電線駆動回路ＦＤ１および第２給電線駆動回路ＦＤ２が、上部電極Ｅ２の電位をコモン電位にするための信号（第１信号）を給電線ＦＬに供給するか、上部電極Ｅ２の電位をリセット電位にするための信号（第２信号）を給電線ＦＬに供給するか（より詳しくは、上部電極Ｅ２を介して図１に示すノードＮ２の電位をリセット電位にするための信号を給電線ＦＬに供給するか）、を切り替えるための回路である。

【0043】

副画素ＳＰ１，ＳＰ２，ＳＰ３の有機層ＯＲ（発光層）を発光させる発光期間においては、切替回路ＳＷは、各上部電極Ｅ２の電位をコモン電位にするための信号が各給電線ＦＬに順次供給されるように、第１給電線駆動回路ＦＤ１および第２給電線駆動回路ＦＤ２の動作を制御する。一方、上記した発光期間から次の発光期間までの間（つまり、非発光期間）においては、切替回路ＳＷは、各上部電極Ｅ２の電位（ノードＮ２の電位）をリセット電位にするための信号が各給電線ＦＬに順次供給されるように、第１給電線駆動回路ＦＤ１および第２給電線駆動回路ＦＤ２の動作を制御する。非発光期間に、上部電極Ｅ２および下部電極Ｅ１を介してノードＮ２の電位がリセット電位に設定されることにより、黒画面を挿入することができる。これによれば、前回の発光期間における影響をリセットすることが可能であり、表示品位を向上させることが可能である。

【0044】

ここで、図４に示す比較例を用いて、本実施形態の効果について説明する。なお、比較例は、本実施形態が奏し得る効果の一部を説明するためのものであって、比較例と本実施形態とで共通する効果を本願発明の範囲から除外するものではない。

【0045】

図４は、比較例に係る副画素ＳＰ’の一構成例を示す等価回路図である。図４に示すように、副画素ＳＰ’は、画素回路１’と、表示素子２０とを備えている。画素回路１’は、画素選択スイッチＳＳＴと、駆動トランジスタＤＲＴと、出力スイッチＢＣＴと、キャパシタＣｓと、リセットスイッチＲＳＴと、を備えている。画素選択スイッチＳＳＴ、駆動トランジスタＤＲＴ、出力スイッチＢＣＴおよびリセットスイッチＲＳＴは、例えば薄膜トランジスタ（ＴＦＴ）により構成されたスイッチ素子であり、それぞれ、ゲート電極、ソース電極、ドレイン電極を有している。

【0046】

比較例に係る副画素ＳＰ’は、画素回路１’がリセットスイッチＲＳＴを備えている点で、本実施形態に係る副画素ＳＰと相違している。

【0047】

リセットスイッチＲＳＴについて、ゲート電極はリセット制御信号線Ｌ２に接続され、ソース電極はリセット電源線ＲＬに接続され、ドレイン電極はノードＮ２に接続されている。リセットスイッチＲＳＴは、リセット制御信号線Ｌ２から供給される制御信号に応答してオンされると、ノードＮ２の電位を、リセット電源線ＲＬより与えられるリセット電位に設定し、リセットする。

【0048】

比較例に係る構成においては、図４に示すように、ノードＮ２の電位をリセットする構成として、リセットスイッチＲＳＴが副画素ＳＰ’毎に配置されている。また、比較例に係る構成においては、リセットスイッチＲＳＴのオン・オフを制御するためのリセット制御信号線Ｌ２が画素行毎に配置されている。さらに、比較例に係る構成においては、ノードＮ２の電位をリセットするために、リセット電源線ＲＬが配置されている。これら要素は、上記したように、副画素ＳＰ’毎あるいは画素行毎に設けられるため、表示装置の高精細化が進むほどその数を増やし、ある数を境に、配置するスペースの関係上、配置することができなくなることが考えられる。このため、比較例に係る構成では、表示装置の高精細化が難しいという問題がある。

【0049】

これに対し、本実施形態に係る表示装置ＤＳＰにおいては、給電線ＦＬを、比較例におけるリセット電源線ＲＬとしても機能させることにより、リセット電源線ＲＬの配置を省略することが可能である。これは、発光期間においては、上部電極Ｅ２の電位をコモン電位にするための信号を給電線ＦＬに供給し、非発光期間においては、上部電極Ｅ２および下部電極Ｅ１を介してノードＮ２の電位をリセット電位にするための信号を給電線ＦＬに供給するように、第１給電線駆動回路ＦＤ１および第２給電線駆動回路ＦＤ２の動作を切替可能な切替回路ＳＷが設けられることにより実現される。

【0050】

また、本実施形態に係る表示装置ＤＳＰにおいては、上部電極Ｅ２および給電線ＦＬが画素行毎に配置されるため、比較例におけるリセットスイッチＲＳＴやリセット制御信号線Ｌ２を配置しなくても、画素行毎にリセット電位を順次供給することが可能である。例えば、上部電極Ｅ２が画素行毎に配置されるのではなく、全ての画素ＰＸ（副画素ＳＰ）に亘って配置された状態で、給電線ＦＬをリセット電源線ＲＬとして機能させた場合、全ての画素ＰＸが一斉に黒く表示されてしまうため、コントラストが低下する等、表示品位が低下してしまう恐れがある。しかしながら、本実施形態に係る構成においては、上部電極Ｅ２および給電線ＦＬが画素行毎に配置されているため、このような表示品位の低下を招くことなく、比較例におけるリセットスイッチＲＳＴやリセット制御信号線Ｌ２の配置を省略することが可能である。

【0051】

以上説明したように、本実施形態に係る表示装置ＤＳＰが備える副画素ＳＰは、図５に示す構成を備えているため、図４に示す比較例の構成に比べて、リセット電源線ＲＬ、リセットスイッチＲＳＴ、リセット制御信号線Ｌ２の配置を省略することが可能である。これによれば、リセット電源線ＲＬ、リセットスイッチＲＳＴ、リセット制御信号線Ｌ２を配置しない分だけ、その他の配線を配置するスペースを空けることができ、表示装置ＤＳＰの高精細化を実現することが可能である。

【0052】

なお、図２に示したように、給電線ＦＬは、有機層ＯＲと同層に配置されている。一般的に、上記したリセット電源線ＲＬやリセットスイッチＲＳＴ、リセット制御信号線Ｌ２、さらには、走査線ＧＬや信号線ＳＬ等の各種配線や各種スイッチ素子は、配線層と称される、駆動トランジスタＤＲＴ（画素回路１）等が配置される層に配置されることが多い。これに対し、本実施形態においては、給電線ＦＬが、上記した配線層ではなく有機層ＯＲと同層に配置されているため、この点においても、その他の配線を配置するスペースを空けることができ、表示装置ＤＳＰの高精細化を実現することが可能である。

【0053】

また、本実施形態においては、低抵抗な金属材料により形成された給電線ＦＬが画素行毎に配置され、同じく画素行毎に配置された各上部電極Ｅ２に接続する構成としているため、各上部電極Ｅ２の低抵抗化を図ることが可能である。

【0054】

さらに、本実施形態においては、給電線ＦＬは、図３に示すような形状を有しているため、各画素ＰＸおよび各画素ＰＸに含まれる副画素ＳＰ１，ＳＰ２，ＳＰ３を区画する役割も果たすことが可能である。

【0055】

なお、本実施形態においては、図３に示したように、上部電極Ｅ２および給電線ＦＬが画素行毎に配置されている構成を示したが、これに限定されず、例えば図６に示すように、上部電極Ｅ２および給電線ＦＬは画素列毎に配置されても構わない。以下では、上部電極Ｅ２および給電線ＦＬが画素列毎に配置された場合の給電線ＦＬの形状について説明する。

【0056】

図６に示すように、画素列毎に配置された各給電線ＦＬは、第１部分ＦＬ１１と、第２部分ＦＬ１２と、第３部分ＦＬ１３と、第４部分ＦＬ１４とを有している。第１部分ＦＬ１１は、隣接する２つの画素列の間に配置され、第２方向Ｙに延出した部分である。第２部分ＦＬ１２は、第２方向Ｙに並ぶ各画素ＰＸの間に配置され、第１部分ＦＬ１１から分岐して第１方向Ｘに延出した部分である。第３部分ＦＬ１３は、各画素ＰＸに含まれる副画素ＳＰ１，ＳＰ２と副画素ＳＰ３との間に配置され、第２部分ＦＬ１２から分岐して第２方向Ｙに延出した部分である。第４部分ＦＬ１４は、各画素ＰＸに含まれる副画素ＳＰ１と副画素ＳＰ２との間に配置され、第３部分ＦＬ１３から分岐して第１方向Ｘに延出した部分である。各給電線ＦＬはこのような形状を有することにより、画素列毎に配置された場合であっても、各画素ＰＸおよび各画素ＰＸに含まれる副画素ＳＰ１，ＳＰ２，ＳＰ３を区画することが可能である。

【0057】

図６に示すように、各給電線ＦＬの一端は、給電線駆動回路ＦＤに接続されている。なお、給電線駆動回路ＦＤの構成や機能は、図３に示した第１給電線駆動回路ＦＤ１および第２給電線駆動回路ＦＤ２と同じであるため、ここではその詳しい説明を省略する。

【0058】

図６に示した構成であっても、図３に示した構成と同様に、上部電極Ｅ２が分断されて配置され、各上部電極Ｅ２にそれぞれ接続される複数の給電線ＦＬが配置され、給電線駆動回路ＦＤが、上部電極Ｅ２の電位をコモン電位にするための信号を給電線ＦＬに供給するか、ノードＮ２の電位をリセット電位にするための信号を給電線ＦＬに供給するかを切替可能な切替回路ＳＷを有している点に変わりはないため、図３に示した構成と同じ効果を得ることが可能である。つまり、図４の比較例におけるリセット電源線ＲＬ、リセットスイッチＲＳＴ、リセット制御信号線Ｌ２の配置を省略し、ひいては、表示装置ＤＳＰの高精細化を実現することが可能である。

【0059】

以上説明した一実施形態によれば、給電線ＦＬを、上部電極Ｅ２の電位をコモン電位にするための信号を供給する配線として、また、上部電極Ｅ２の電位をリセット電位にするための信号を供給する配線として兼用することが可能であり、非発光期間に黒画面を挿入するリセットに関連した構成の配置を省略することができるため、表示装置の高精細化を実現することが可能である。

【0060】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0061】

ＤＡ…表示部、ＰＸ…画素、ＳＰ１，ＳＰ２，ＳＰ３…副画素、ＦＬ…給電線、ＦＬ１…第１部分、ＦＬ２…第２部分、ＦＬ３…第３部分、Ｅ２…上部電極、ＦＤ１…第１給電線駆動回路、ＦＤ２…第２給電線駆動回路、ＳＷ…切替回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】