特開 2022-154908 リングオシレータ、およびリングオシレータの起動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022154908

(43)【公開日】2022-10-13

(54)【発明の名称】リングオシレータ、およびリングオシレータの起動方法

(51)【国際特許分類】

   H03K 3/014 20060101AFI20221005BHJP

   H03K 3/02 20060101ALI20221005BHJP

   H03K 3/0231 20060101ALI20221005BHJP

【ＦＩ】

H03K3/014

H03K3/02 Z

H03K3/0231

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2021058176

(22)【出願日】2021-03-30

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】特許業務法人太陽国際特許事務所

(72)【発明者】

【氏名】古田 学

【テーマコード（参考）】

5J300

【Ｆターム（参考）】

5J300AA12

5J300BB02

5J300CC04

5J300DD00

5J300DD02

5J300DD07

5J300LL02

(57)【要約】

【課題】偶数段のインバータを用いたリングオシレータにおいて、より確実に起動させることが可能なリングオシレータ、およびリングオシレータの起動方法を提供すること。
【解決手段】偶数個のインバータが環状に接続され、クロック信号を出力する発振回路と、偶数個のインバータの間に接続され、各々第１の制御信号によって接続、解除が切り替え可能な複数の電位固定回路と、偶数個のインバータの駆動能力を第２の制御信号に基づいて調整する調整回路と、を含み、発振回路の起動時に、第１の制御信号によって、電位固定回路が接続されるように、駆動能力が第１の能力となるように制御され、第１の制御信号が出力されてから予め定められた時間の経過後に、第２の制御信号によって、電位固定回路が解除されるように、駆動能力が第１の能力より高い第２の能力となるように制御される。
【選択図】図１

【特許請求の範囲】

【請求項1】

偶数個のインバータが環状に接続され、クロック信号を出力する発振回路と、
前記偶数個のインバータの間に接続され、各々第１の制御信号によって接続、解除が切り替え可能な複数の電位固定回路と、
前記偶数個のインバータの駆動能力を第２の制御信号に基づいて調整する調整回路と、を含み、
前記発振回路の起動時に、前記第１の制御信号によって、前記電位固定回路が接続されるように、前記駆動能力が第１の能力となるように制御され、
前記第１の制御信号が出力されてから予め定められた時間の経過後に、前記第２の制御信号によって、前記電位固定回路が解除されるように、前記駆動能力が前記第１の能力より高い第２の能力となるように制御される
リングオシレータ。

【請求項2】

前記駆動能力は前記偶数個のインバータに流す電流で調整され、前記第２の能力に対応する電流が前記第１の能力に対応する電流より大きい
請求項１に記載のリングオシレータ。

【請求項3】

前記予め定められた時間が、前記偶数個のインバータの一巡の遅延時間より長い
請求項１または請求項２に記載のリングオシレータ。

【請求項4】

前記電位固定回路がプルアップ回路またはプルダウン回路である
請求項１から請求項３のいずれか１項に記載のリングオシレータ。

【請求項5】

前記第２の制御信号が、前記予め定められた時間に相当する遅延時間を有する遅延回路によって前記第１の制御信号を遅延させた信号である
請求項１から請求項４のいずれか１項に記載のリングオシレータ。

【請求項6】

前記クロック信号を検出する検出回路をさらに含み、
前記第２の制御信号は前記検出回路がクロック信号を検出した場合に前記検出回路から出力される
請求項１から請求項４のいずれか１項に記載のリングオシレータ。

【請求項7】

前記予め定められた時間より長い計時時間を有する計時回路をさらに含みし、
前記計時回路は、前記第１の制御信号によって計時動作が開始され、前記第２の制御信号によって計時動作が停止される
請求項１から請求項６のいずれか１項に記載のリングオシレータ。

【請求項8】

偶数個のインバータが環状に接続され、クロック信号を出力する発振回路、前記偶数個のインバータの間に接続され、各々第１の制御信号によって接続、解除が切り替え可能な複数の電位固定回路、および前記偶数個のインバータの駆動能力を第２の制御信号に基づいて調整する調整回路を含むリングオシレータを起動する方法であって、
前記発振回路の起動時に、前記第１の制御信号によって、前記電位固定回路が接続されるように、前記駆動能力が第１の能力となるように制御し、
前記第１の制御信号が出力されてから予め定められた時間の経過後に、前記第２の制御信号によって、前記電位固定回路が解除されるように、前記駆動能力が前記第１の能力より高い第２の駆動能力となるように制御する
リングオシレータの起動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、リングオシレータ、およびリングオシレータの起動方法に関する。

【背景技術】

【0002】

リングオシレータとは、複数個の遅延要素をリング状に結合した構成を有する発振回路であり、遅延要素として典型的にインバータ（ＮＯＴ回路）が用いられる。インバータの段数は奇数段であるのが一般的であるが、偶数段のインバータを備えたリングオシレータ（以下、「偶数段リングオシレータ」という場合がある）も知られている。リングオシレータでは単相のクロック信号のみならず、インバータの段数に応じて、多相のクロック信号（多相クロック信号）を出力することも可能である。多相クロック信号を出力するリングオシレータは、例えばＣＤＲ（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ：クロックデータ再生）回路、あるいはＳｅｒＤｅｓ（Ｓｅｒｉａｌｉｚｅｒ／Ｄｅｓｅｒｉａｌｉｚｅｒ：直並列変換）回路など、複数相のクロックを要する回路に用いられている。一方、ＣＤＲ回路やＳｅｒＤｅｓ回路等が採用しているデータの規格によっては、シリアルデータを偶数系統のパラレルデータに展開する必要がある。偶数系統のパラレルデータを作るためには偶数相のクロック信号を要し、偶数相のクロック信号を生成するためには、遅延時間の均質性等の理由から偶数段のリングオシレータを用いることが好ましい。

【0003】

偶数段リングオシレータに関する技術を開示した文献として、例えば特許文献１が知られている。特許文献１に開示された差動リング発振回路は、２相の信号を遅延して出力する遅延回路がリング状に偶数段接続された差動リング発振部から、偶数段目の１つの遅延回路の２相の入力信号と、奇数段目の１つの遅延回路の２相の入力信号を取り出す。そして、偶数段目の１つの遅延回路の２相の入力信号が所定の同じレベルであるとき、その２相の入力信号を遅延する遅延回路の２相の出力信号のいずれか一方が、強制的に特定の電位になるようにした。また、奇数段目の１つの遅延回路の２相の入力信号が所定の同じレベルであることを検出したとき、その２相の入力信号を遅延する遅延回路の２相の出力信号のいずれか一方が、強制的に特定の電位になるようにされている。特許文献１に係る差動リング発振回路では、同相レベル状態の検出が、偶数段目の遅延回路と奇数段目の遅延回路のそれぞれで行われることで、どのような同相レベル状態であっても、差動リング発振部が正常な発振状態になるように起動する。このため、本開示によると、デッドロック状態になるのが、効果的に回避されるとしている。

【0004】

また、特許文献２も知られている。特許文献２に開示されたＣＤＲ回路は偶数相リング発振器を備えている。そして、この偶数相リング発振器は、リング状に接続された遅延回路の中に複数のデータ保持用クロックを出力する遅延回路を持ち、そのうち、偶数相の発振出力信号をもとに誤動作につながる急峻な回路動作とならない遅延回路を１個選択し、その遅延回路がデータ保持用クロックを出力するまでの遅延時間計測開始タイミングのみをデータ変化に同期させることで、回路の誤動作を防いでいる。特許文献２では、このような構成の偶数相リング発振器を備えることにより、データの送信側と受信側の基準周波数信号源の周波数オフセットが大きい場合においても、ＣＤＲ回路の誤動作なしに正常なデータを保持できるとしている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１４－０４５３５９号公報

【特許文献2】特開２０１６－０３９５３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ここで、偶数段リングオシレータは、上記のようにインバータを偶数個リング状に直列に接続して構成したものであることから、適切に起動できないと論理的に安定となり、発振できないという特質がある。そのため、偶数段リングオシレータを確実に起動させるためには特別な工夫を要する。例えば、従来、偶数段リングオシレータを構成するインバータ間にプルアップ回路、またはプルダウン回路を接続する方法が知られている。

【0007】

この比較例に係る偶数段リングオシレータでは、起動当初に偶数段リングオシレータを構成する少なくとも１つのインバータの入出力をともにロウレベル（以下、「Ｌ」と表記する。これに対し、ハイレベルは「Ｈ」と表記する）にする等、インバータの回路の一部がストレスを持つように入出力の電位を固定する。その固定電位状態からプルアップまたはプルダウンを解除することで、ストレスのある状態からない状態へ急激に遷移するエネルギーを利用して発振を開始させる方法である。

【0008】

しかしながら、比較例に係るリングオシレータによっても、安定的に起動させるには不十分であった。すなわち、プルアップまたはプルダウンを解除しても、実用上十分な確実性をもって起動させるには至っていない。これは、プルアップ回路またはプルダウン回路の接続、解除に伴うエネルギー遷移における、インバータ回路の能力とプルアップ回路またはプルダウン回路の能力との関係が十分に検討されていないことに起因すると考えられる。この点特許文献１でも起動について扱っているが、特許文献１に係る差動リング発振回路は、前段のインバータの出力を待って次段のインバータに送ることにより確実に発振させようとするものであり、本発明とは解決方法が基本的に異なる。また特許文献２は、送信受信間における基準周波数オフセットによるＣＤＲ回路の誤動作の回避を課題としており、リングオシレータの起動を課題としたものではない。

【0009】

本発明は、上記の事情を踏まえ、偶数段のインバータを用いたリングオシレータにおいて、より確実に起動させることが可能なリングオシレータ、およびリングオシレータの起動方法を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記課題を解決するため、本発明に係るリングオシレータは、偶数個のインバータが環状に接続され、クロック信号を出力する発振回路と、前記偶数個のインバータの間に接続され、各々第１の制御信号によって接続、解除が切り替え可能な複数の電位固定回路と、前記偶数個のインバータの駆動能力を第２の制御信号に基づいて調整する調整回路と、を含み、前記発振回路の起動時に、前記第１の制御信号によって、前記電位固定回路が接続されるように、前記駆動能力が第１の能力となるように制御され、前記第１の制御信号が出力されてから予め定められた時間の経過後に、前記第２の制御信号によって、前記電位固定回路が解除されるように、前記駆動能力が前記第１の能力より高い第２の能力となるように制御される。

【0011】

上記課題を解決するため、本発明に係るリングオシレータの起動方法は、偶数個のインバータが環状に接続され、クロック信号を出力する発振回路、前記偶数個のインバータの間に接続され、各々第１の制御信号によって接続、解除が切り替え可能な複数の電位固定回路、および前記偶数個のインバータの駆動能力を第２の制御信号に基づいて調整する調整回路を含むリングオシレータを起動する方法であって、前記発振回路の起動時に、前記第１の制御信号によって、前記電位固定回路が接続されるように、前記駆動能力が第１の能力となるように制御し、前記第１の制御信号が出力されてから予め定められた時間の経過後に、前記第２の制御信号によって、前記電位固定回路が解除されるように、前記駆動能力が前記第１の能力より高い第２の駆動能力となるように制御する。

【発明の効果】

【0012】

本発明によれば、偶数段のインバータを用いたリングオシレータにおいて、より確実に起動させることが可能なリングオシレータ、およびリングオシレータの起動方法を提供することができる、という効果を奏する。

【図面の簡単な説明】

【0013】

【図1】第１の実施の形態に係るリングオシレータの、（ａ）は構成の一例を示すブロック図、（ｂ）はプルダウン回路を説明するための回路図、（ｃ）は起動時におけるインバータの駆動能力とプルダウン回路の駆動能力とを説明するための図である。

【図2】（ａ）は第１の実施の形態に係るリングオシレータの起動時の各部の波形を示すタイムチャート、（ｂ）は比較例に係るリングオシレータの起動時の各部波形を示すタイムチャートである。

【図3】実施の形態に係るリングオシレータの多相クロック信号の生成について説明する回路図である。

【図4】第２の実施の形態に係る、（ａ）はリングオシレータの構成の一例を示すブロック図、（ｂ）はクロック検出回路の構成の一例を示す回路図である。

【図5】第２の実施の形態に係るリングオシレータの起動時の各部の波形を示すタイムチャートである。

【図6】第３の実施の形態に係るリングオシレータの、（ａ）は構成の一例を示すブロック図、（ｂ）は起動時の各部波形を示すタイムチャートである。

【発明を実施するための形態】

【0014】

以下、図面を参照し、本発明の実施の形態について詳細に説明する。以下に説明する各リングオシレータはＣＤＲ回路やＳｅｒＤｅｓ回路等のクロック信号を用いる回路に搭載されているが、以下の説明では、主としてリングオシレータについて説明する。なお、以下の説明では、本実施の形態に係るリングオシレータを搭載している回路を「搭載回路」という。

【0015】

［第１の実施の形態］
図１から図３を参照して、本実施の形態に係るリングオシレータおよびリングオシレータの起動方法について説明する。図１（ａ）に示すように、本実施の形態に係るリングオシレータ１０は、発振回路１２、電位制御回路１４、遅延回路１６、駆動電流調整回路１８、および可変電流源２０を含み、起動信号Ｓｓによって起動される。起動信号Ｓｓは、一例として、搭載回路内に設けられた電源の投入を検知する回路が電源の投入を検知した場合に発出される。ただし、起動信号Ｓｓの発出は、電源の投入を検知する回路に限られず、搭載回路内に設けられた制御部（マイコン等）が、電源電圧が規定の電圧になったことを検知して発出してもよい。また、本実施の形態に係るリングオシレータ１０では、ＣＬＫ（１）、ＣＬＫ（２）、・・・、ＣＬＫ（ｎ－１）、ＣＬＫ（ｎ）のｎ本の多相クロック信号を出力している。しかしながら、出力するクロック信号の数はｎ本である必要はなく、１から（ｎ－１）の任意の本数も選択することができる。なお、「起動信号Ｓｓ」、「駆動電流調整回路１８」は、各々本発明に係る「第１の制御信号」、「調整回路」の一例である。

【0016】

発振回路１２は、ｎを任意の偶数とするｎ段のインバータＩＮＶ１、インバータＩＮＶ２、・・・、インバータＩＮＶｎ（以下、総称する場合は「インバータＩＮＶ」）が直列にかつリング状（環状）に接続された発振回路である。発振回路１２には後述する電位固定回路が含まれる。電位固定回路は、インバータＩＮＶの入出力を強制的に一定のレベルに固定する回路である。電位固定回路は、Ｈに固定する場合には一例としてプルアップ回路ＰＵ、Ｌに固定する場合には一例としてプルダウン回路ＰＤが用いられる。本実施の形態では、電位固定回路として、図１（ｂ）に示すように、プルダウン回路ＰＤ（図１（ｂ）では、プルダウン回路ＰＤ１、ＰＤ２が例示されている）が接続されている。以下、電位固定回路としてプルダウン回路ＰＤを採用した形態を例示して説明する。なお、以下の説明では、プルアップ、プルダウンの接続先を電源またはグランドとする形態を例示して説明するが、プルアップ回路ＰＵ、プルダウン回路ＰＤの寄生素子の影響等によって、プルアップ、プルダウンする対象の電位は必ずしも正確に電源、またはグランドの電位になっているとは限らない。

【0017】

電位制御回路１４は、発振回路１２を構成するインバータの段間に接続された電位固定回路の接続、解除を制御する電位固定制御信号Ｖｆを生成する回路である。

【0018】

遅延回路１６は、起動信号Ｓｓを予め定められた時間遅延させ、起動信号Ｓｓ’を出力する回路である。可変電流源２０は、インバータＩＮＶの各々に流す電流を変化させる回路である。駆動電流調整回路１８は、起動信号Ｓｓ’に基づいて可変電流源２０を制御する電流源制御信号ＣＴＲＬを出力する回路である。なお、「起動信号Ｓｓ’」は、本発明に係る「第２の制御信号」の一例である。

【0019】

次にリングオシレータ１０の動作について説明する。電源投入時等における初期状態において、プルダウン回路ＰＤは接続されている。起動信号Ｓｓが発出されると、まずプルダウン回路ＰＤが解除される。上述したように、このプルダウン回路ＰＤの接続から解除への状態遷移に伴うエネルギーによって発振回路１２が起動を開始する。図１（ｂ）を参照して、プルダウン回路ＰＤの接続、解除をより具体的に説明する。図１（ｂ）では、プルダウン回路ＰＤを等価的にスイッチで表している。図１（ｂ）＜１＞に示すように、搭載回路の初期状態において、各インバータＩＮＶ（図１（ｂ）＜１＞では、インバータＩＮＶ１、ＩＮＶ２を図示している）の入出力はプルダウン回路ＰＤ（図１（ｂ）＜１＞では、プルダウン回路ＰＤ１、ＰＤ２を図示している）によって強制的にＬに固定されている。

【0020】

次に図１（ｂ）＜２＞に示すようにプルダウン回路ＰＤが解除されると、プルダウン回路ＰＤの影響がなくなるので、インバータＩＮＶの出力は自然にＬからＨに変化する。すなわち、各インバータＩＮＶの均衡が破れ、インバータＩＮＶ１の入力がＬである場合、インバータＩＮＶ１の出力、すなわちインバータＩＮＶ２の入力はＬからＨに変化する。入力がＬからＨに変化したことによって、最初ＬであったインバータＩＮＶ２の出力は、ＬからＨ、ＨからＬへと変化する。このような変化が少なくとも１つのインバータＩＮＶで発生し、一巡することにより、発振回路１２が発振を開始する。

【0021】

次に、遅延回路１６によって遅延された起動信号Ｓｓである起動信号Ｓｓ’が駆動電流調整回路１８に入力される。駆動電流調整回路１８は、起動信号Ｓｓ’に基づいて可変電流源２０の電流を制御する電流源制御信号ＣＴＲＬを生成する。電流源制御信号ＣＴＲＬによって発振回路１２を構成する各インバータＩＮＶに流す電流が調整され、発振回路１２がより確実に発振する状態とされる。

【0022】

ここで、上述した比較例に係るリングオシレータでは、起動信号Ｓｓを用いて電位固定回路の接続、解除を行っているのみであり、インバータＩＮＶに流す電流を調整していない。比較例に係るリングオシレータでも、プルダウン回路ＰＤを接続、解除することによる状態遷移時のエネルギーを利用してリングオシレータを発生させている。しかしながら、比較例に係るリングオシレータでは、プルダウン回路ＰＤの接続、解除時のインバータＩＮＶの駆動能力と、プルダウン回路ＰＤの駆動能力との関係に配慮していないので、安定的に発振が開始されるとは限らない。

【0023】

図１（ｃ）を参照して、プルダウン回路ＰＤの接続、解除時のインバータＩＮＶの駆動能力と、プルダウン回路ＰＤの駆動能力との関係について説明する。図１（ｃ）は、インバータＩＮＶとプルダウン回路ＰＤをトランジスタで表した図である。図１（ｃ）示すように、インバータＩＮＶはＰ型ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ（以下、「Ｐ型トランジスタ」）１、およびＮ型ＭＯＳトランジスタ（以下、「Ｎ型トランジスタ」）１を含んでいる。プルダウン回路ＰＤは、Ｎ型トランジスタＭＮ２、ＭＮ３で構成されている。図１（ａ）に示す電位固定制御信号Ｖｆは、Ｎ型トランジスタＭＮ２、ＭＮ３のゲートに入力される。インバータＩＮＶは、入力がＬであれば出力がＨになるように動作する回路である。従って、図１（ｂ）＜１＞に示すように、インバータＩＮＶの入出力を強制的にＬに固定すると、インバータＩＮＶとしては不自然な状態となり、Ｐ型トランジスタＭＰ１とＮ型トランジスタＭＮ３とが互いに動作しようとして競合状態（綱引き状態）となる。なお、プルダウン回路ＰＤの代わりにプルアップ回路ＰＵを採用する場合には、図１（ｃ）に示すＮ型トランジスタＭＮ２、ＭＮ３をＰ型トランジスタに変更し、該Ｐ型トランジスタをインバータＩＮＶの入出力と高電位側の電源との間に接続すればよい。

【0024】

この競合状態を解消し、初期状態において、インバータＩＮＶの入出力を確実にＬに固定するためには、Ｐ型トランジスタＭＰ１に流れる電流ＩＤｉｎｖとＮ型トランジスタＭＮ３に流れる電流ＩＤＰＤの関係が、ＩＤｉｎｖ＜ＩＤＰＤとなっている、すなわち、プルダウン回路ＰＤを構成するＮ型トランジスタＭＮ３の駆動能力が、インバータＩＮＶを構成するＰ型トランジスタＭＰ１の駆動能力より相対的に大きいことが必要である。Ｎ型トランジスタＭＮ３とＰ型トランジスタＭＰ１とが以上のような関係を充足するためには、以下の方法が考えられる。
＜方法１＞
起動時において、インバータＩＮＶの駆動能力を相対的に小さくする。
＜方法２＞
プルダウン回路ＰＤの駆動能力を相対的に大きくする。

【0025】

＜方法２＞を採用した場合、プルダウン回路ＰＤ（Ｎ型トランジスタＭＮ２、ＭＮ３）のトランジスタサイズを大きくする必要がある。しかしながらこの場合、相対的に大きなトランジスタサイズのプルダウン回路ＰＤが、発振回路１２が発振を開始した後の通常動作時にも定常的に接続されることになる。すなわち、Ｎ型トランジスタＭＮ２、ＭＮ３がオフになっても、インバータＩＮＶの段間に比較的大きな負荷容量が定常的に接続される。このことは、比較的発振周波数の低いリングオシレータ１０では問題とならないが、リングオシレータ１０の発振周波数を高速化したい場合には不利である。

【0026】

そこで、本実施の形態では、＜方法１＞を採用し、リングオシレータ１０の起動時と、リングオシレータ１０が発振を開始した後の通常動作時で、インバータＩＮＶの駆動能力を切り替えることとした。すなわち、起動時には、プルダウン回路ＰＤの駆動能力がインバータＩＮＶの駆動能力に勝るようにインバータＩＮＶの駆動能力を下げておき、通常時には安定した発振出力が得られるように駆動能力を上げる構成とした。本実施の形態では可変電流源２０によってインバータＩＮＶに流す電流を変えることで、この構成を実現している。より具体的には、起動時にはインバータＩＮＶに流す電流を相対的に小さい電流（以下、「起動電流」という場合がある）としておき、起動後予め定められた時間の経過後に、インバータＩＮＶに流す電流を相対的に大きい電流とする。

【0027】

次に、図２を参照して、リングオシレータ１０の各部の波形変化について説明する。図２（ａ）には、リングオシレータ１０の各部波形として、起動信号Ｓｓ、Ｓｓ’、電位固定制御信号Ｖｆ、電流源制御信号ＣＴＲＬ、およびクロック信号ＣＬＫ（ｋ）（ｋは、１からｎの任意の整数）を示している。上述したように、本実施の形態に係るリングオシレータ１０では、ｎ本のクロック信号からなる多相クロック信号を出力している。図３は、リングオシレータ１０における多相クロック信号の取り出し方を示している。図３に示すように、多相クロック信号は、インバータＩＮＶ１からクロック信号ＣＬＫ（１）、インバータＩＮＶ２からクロック信号ＣＬＫ（２）、・・・、インバータＩＮＶ（ｎ－１）からクロック信号ＣＬＫ（ｎ－１）、インバータＩＮＶｎからクロック信号ＣＬＫ（ｎ）のように、各インバータＩＮＶの出力から順に出力されている。

【0028】

図２（ａ）に示すように、時刻ｔ１で起動信号Ｓｓが発出されている。起動信号Ｓｓは、Ｌで停止、Ｈで起動（アクティブＨ）である。起動信号Ｓｓの発出と共に、電位固定制御信号ＶｆがＨからＬに切り替わっている。電位固定制御信号Ｖｆは、上述したように、プルダウン回路ＰＤを構成する各Ｎ型トランジスタのゲートに入力されている。すなわち、本実施の形態に係る電位制御回路１４は、起動信号Ｓｓを、プルダウン回路ＰＤを構成するＮ型トランジスタを駆動可能な極性の信号に変換して各Ｎ型トランジスタに分配する機能を有する。従って、電位固定回路がプルアップ回路ＰＵの場合は、電位固定制御信号ＶｆはＬからＨに切り替わる。なお、本実施の形態ではアクティブＨの起動信号Ｓｓを例示して説明するが、これに限られずアクティブＬであってもよい。

【0029】

時刻ｔ１でプルダウン回路ＰＤが解除されたことにより、発振回路１２の各ノードが状態遷移を始め、発振回路１２が発振を開始する。発振回路１２が発振を開始すると、クロック信号ＣＬＫ（ｋ）が、一例として図２（ａ）に示すように変化する。この時インバータＩＮＶには、相対的に小さい電流である起動電流が流れる。時刻ｔ１では駆動電流調整回路１８に起動電流が流れているので、予め定められた時間、すなわち、遅延回路１６の遅延時間が経過するまでは、インバータＩＮＶに流れる電流は起動電流のままである。

【0030】

時刻ｔ３で、遅延回路１６によって遅延された起動信号Ｓｓである起動信号Ｓｓ’が駆動電流調整回路１８に入力されると、電流源制御信号ＣＴＲＬが起動状態から通常動作状態へ遷移し、リングオシレータ１０が起動を開始する。電流源制御信号ＣＴＲＬによって、発振回路１２は起動状態から通常動作状態に遷移していく。電流源制御信号ＣＴＲＬが増加すると発振回路１２を構成するインバータＩＮＶの電流が増加するので、発振回路１２の発振周波数が高くなっていく。本実施の形態では、クロック信号ＣＬＫ（ｋ）の発振周波数が所望の発振周波数となるように電流源制御信号ＣＴＲＬの到達点を設定しておく。つまり、リングオシレータ１０は、電流源制御信号ＣＴＲＬを周波数制御電圧とするＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）として動作する。なお、リングオシレータ１０は単純なクロック源としてだけではなく、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）としても構成可能である。すなわち、駆動電流調整回路１８に、基準クロック信号とクロック信号ＣＬＫ（ｋ）との位相を比較する位相比較回路を設け、位相比較回路の出力を用いて電流源制御信号ＣＴＲＬを生成するようにしてもよい。

【0031】

図２（ｂ）を参照して、リングオシレータ１０において、遅延回路１６を設ける理由について説明する。すなわち、リングオシレータ１０においては、起動時と通常動作時とではインバータＩＮＶの駆動能力が異なるため、系としてはインバータＩＮＶの起動後速やかに通常動作状態へ移行しようとする。しかしながら、回路の動作条件により起動動作よりも通常動作への移行が先んじてしまった場合、インバータＩＮＶの能力が大きい状態で起動することになり、プルダウン回路ＰＤが適切な電位に固定できず発振できなくなることが想定される。すなわち、リングオシレータの起動後、発振回路１２の発振動作が一巡するよりも前のタイミングで起動信号Ｓｓ’が発出されると、発振が開始されないという誤動作も想定される。

【0032】

つまり、遅延回路１６を設けない場合は、２（ｂ）に示すように、時刻ｔ１において起動信号Ｓｓ、および電位固定制御信号Ｖｆが反転すると同時に、電流源制御信号ＣＴＲＬが変化し始める。この時点で発振回路１２は発振を開始するが、同時にインバータＩＮＶの駆動能力が大きくなっていく。つまり、起動信号Ｓｓの反転と同時に電流源制御信号ＣＴＲＬが遷移を始めるので、各インバータＩＮＶが状態遷移しその状態遷移が伝播して発振開始となる前に、インバータＩＮＶの駆動能力が増大して論理状態を固定してしまう可能性がある。その結果、図２（ｂ）に示すように、クロック信号ＣＬＫ（ｋ）は発振を開始したものの途中で停止してしまう。

【0033】

これに対し、リングオシレータ１０では、図２（ａ）に示す時刻ｔ２において発振回路１２の状態遷移が一巡している。すなわち、発振回路１２の一巡の遅延時間よりも、遅延回路１６の遅延時間の方が長くなるように設定されている。つまり、時刻ｔ２において例えば発振回路１２の発振が安定した後に電流源制御信号ＣＴＲＬが立ち上がるように構成されている。このことにより、発振回路１２はより確実な状態で発振を開始することができる。発振回路１２の一巡の遅延時間と遅延回路１６の遅延時間との差（すなわち、時刻ｔ２から時刻ｔ３までの時間）は、実験、あるいはシミュレーション等によって適切な値を予め求めておいてもよい。ここで、遅延回路１６の遅延時間は、基本的に発振回路１２の発振が安定するまでの時間に設定すればよい。従って、遅延回路１６の遅延時間を発振回路１２の一巡の遅延時間よりも長く設定するのは一例である。

【0034】

以上詳述したように、本実施の形態に係るリングオシレータ、およびリングオシレータの起動方法では、電流源制御信号ＣＴＲＬの遷移開始を遅延させることで、発振回路１２を構成するインバータＩＮＶが状態遷移した後、十分待機してから通常動作を開始させている。このことにより、本実施の形態に係るリングオシレータ、およびリングオシレータの起動方法によれば、偶数段のインバータを用いたリングオシレータにおいて、より確実に起動させることが可能なリングオシレータ、およびリングオシレータの起動方法を提供することができる。また、本実施の形態では、各インバータＩＮＶに流す電流を変化させる駆動電流調整回路１８、および可変電流源２０が、リングオシレータ１０の発振周波数を変える周波数調整回路と兼用化されているため、回路規模の増大を抑制することもできる。

【0035】

［第２の実施の形態］
図４、および図５を参照して、本実施の形態に係るリングオシレータ、およびリングオシレータの起動方法について説明する。図４（ａ）に示すように、本実施の形態に係るリングオシレータ１０Ａは、第１の実施の形態に係るリングオシレータ１０において、遅延回路１６をクロック検出回路２２に置き換えた形態である。従って、リングオシレータ１０と同様の構成には同じ符号を付して詳細な説明を省略する。なお、「クロック検出回路２２」は、本発明に係る「検出回路」の一例である。

【0036】

クロック検出回路２２は、ｎ本のクロック信号のうちの１本、例えばクロック信号ＣＫＬ（ｋ）を入力し、該クロック信号ＣＬＫ（ｋ）に基づいて起動信号Ｓｓを遅延させ、起動信号Ｓｓ’を出力する。図４（ｂ）にクロック検出回路２２の一例を示す。図４（ｂ）に示すように、クロック検出回路２２は、直列に接続された複数個（図４（ｂ）ではｍ個で例示されている）のＤＦＦ２４－１、ＤＦＦ２４－２、・・・、ＤＦＦ２４－ｍ（以下、総称する場合は「ＤＦＦ２４」）で構成されている。初段のＤＦＦ２４－１のＤ入力には起動信号Ｓｓが入力され、最終段のＤＦＦ２４－ｍのＱ出力から起動信号Ｓｓ’が出力される。その間のＤＦＦでは、Ｑ出力が次段のＤ入力に接続されている。一方、各ＤＦＦ２４のクロック入力Ｃには、クロック信号ＣＬＫ（ｋ）が入力される。

【0037】

クロック検出回路２２は、起動信号Ｓｓを受けてクロック信号ＣＬＫ（ｋ）の監視を開始する。すなわち、クロック検出回路２２では、起動信号ＳｓがＨになった場合に、そのＨの信号をＤＦＦ２４がシフトしていく。そして、ＤＦＦ２４の段数分のクロック信号ＣＬＫ（ｋ）のパルスを検出すると、駆動電流調整回路１８に起動信号Ｓｓ’を出力する。

【0038】

図５を参照して、リングオシレータ１０Ａの動作についてより詳細に説明する。図５に示すように、時刻ｔ１で起動信号Ｓｓが反転すると、電位制御回路１４から電位固定制御信号Ｖｆが出力され、発振回路１２の各ノードが状態遷移を始め、発振回路１２が発振を開始する。すなわち、図５に示すように、クロック信号ＣＬＫ（ｋ）が変化を開始する。
以上の動作は、図２（ａ）に示すリングオシレータ１０の場合と同様である。

【0039】

時刻ｔ１からクロック検出回路２２によるクロック信号ＣＬＫ（ｋ）の監視が開始され、時刻ｔ３でクロック検出回路２２がクロック信号ＣＬＫ（ｋ）のｍ番目のパルスを検出すると、起動信号Ｓｓ’が駆動電流調整回路１８に出力される。起動信号Ｓｓ’を受けた駆動電流調整回路１８は、電流源制御信号ＣＴＲＬを出力して可変電流源２０の電流値の調整を開始し、リングオシレータ１０Ａは起動状態から通常動作状態へ移行する。時刻ｔ３以降の動作は、図２（ａ）に示すリングオシレータ１０の場合と同様である。なお、クロック検出回路２２におけるＤＦＦ２４の段数ｍは、必要となる起動信号Ｓｓ’の遅延時間に応じて決めてもよい。また、クロック検出回路２２に入力するクロック信号ＣＬＫ（ｋ）も、必要となる起動信号Ｓｓ’の遅延時間に応じて決めてもよい。

【0040】

以上のように、本実施の形態に係るリングオシレータ、およびリングオシレータの起動方法によれば、クロック信号ＣＬＫ（ｋ）を検出してから電流源制御信号ＣＴＲＬの出力を開始するので、より安定した状態で発振を開始することができる。その結果、リングオシレータ１０Ａはより確実に起動を開始することができる。第１の実施の形態に係るリングオシレータ１０では、遅延回路１６の遅延時間のばらつき等に起因して、リングオシレータ１０の発振の確実性が低下することも想定される。しかしながら、本実施の形態に係るリングオシレータ１０Ａでは、そもそもクロック信号ＣＬＫ（ｋ）を検出してから電流源制御信号ＣＴＲＬを出力するので、リングオシレータ１０Ａの発振の確実性をより向上させることができる。

【0041】

［第３の実施の形態］
図６を参照して、本実施の形態に係るリングオシレータ、およびリングオシレータの起動方法について説明する。本実施の形態に係るリングオシレータ１０Ｂは、第２の実施の形態に係るリングオシレータ１０Ａにリセット機能を設けた形態である。従って、リングオシレータ１０と同様の構成には同じ符号を付して詳細な説明を省略する。

【0042】

図６（ａ）に示すように、リングオシレータ１０Ｂは、図４（ａ）に示すリングオシレータ１０Ａにタイマー回路２６を追加して構成されている。上記第１の実施の形態に係るリングオシレータ１０、あるいは第２の実施の形態に係るリングオシレータ１０Ａでは、発振回路１２が起動に失敗した場合の救済手段がなかった。そこで、本実施の形態に係るリングオシレータ１０Ｂではタイマー回路２６を設け、タイマー回路２６の計時満了（タイムアップ）までに発振回路１２の起動を確認できなかった場合には、リングオシレータ１０Ｂをリセットするように構成した。なお、「タイマー回路２６」は、本発明に係る「計時回路」の一例である。

【0043】

図６（ｂ）を参照して、リングオシレータ１０Ｂの動作についてより詳細に説明する。
図６（ｂ）に示すように、発振回路１２は時刻ｔ１において起動信号Ｓｓを受け、電位固定制御信号Ｖｆが反転して発振回路１２が起動を開始したものの失敗し、クロック信号ＣＬＫ（ｋ）の状態遷移が途中で停止している。従って、起動信号Ｓｓ’も電流源制御信号ＣＴＲＬも発出していない。このとき、タイマー回路２６の計時時間をＴとすると、時刻ｔ１から計時時間Ｔだけ経過した後の時刻ｔ２で、タイマー回路２６が再起動信号Ｒｓを出力する。再起動信号Ｒｓは起動信号Ｓｓを発出する回路（パワーオンリセット回路や制御回路等）に転送され、該回路が起動信号ＳｓをリセットしてＨからＬに戻す。起動信号ＳｓがＬに戻ったことにより、電位固定制御信号ＶｆもＬからＨに戻る。以降、起動信号Ｓｓを発出する回路は再度起動信号Ｓｓを発出して、リングオシレータ１０Ｂの起動を試みる。一方、正常に起動された場合は、起動信号Ｓｓ’によってタイマー回路２６がリセットされるので、再起動信号Ｒｓは発出されない。

【0044】

以上のように、本実施の形態に係るリングオシレータ、およびリングオシレータの起動方法によれば、発振回路１２の起動に失敗した場合にリカバリする機能を備えたことにより、リングオシレータの発振の確実性をさらに向上させることができる。なお、本実施の形態では、第２の実施の形態に係るリングオシレータ１０Ａにリセット機能を設ける形態を例示して説明したが、これに限られず、第１の実施の形態に係るリングオシレータ１０にリセット機能を設けてもよい。この場合クロック検出回路を別途設け、タイマー回路に起動信号Ｓｓとクロック信号検出回路の出力とを入力してもよい。

【0045】

なお、上記各実施の形態では、起動信号Ｓｓから起動信号Ｓｓ’を生成する形態を例示して説明したが、これに限られず、別々の系統から生成してもよい。この場合、例えば、搭載回路内に設けられた制御部（マイコン等）が、時間差を設けて起動信号Ｓｓおよび起動信号Ｓｓ’を発出するようにしてもよい。

【符号の説明】

【0046】

１０、１０Ａ、１０Ｂ、５０ リングオシレータ
１２ 発振回路
１４ 電位制御回路
１６ 遅延回路
１８ 駆動電流調整回路
２０ 可変電流源
２２ クロック検出回路
２４、２４－１、２４－ｍ ＤＦＦ
２６ タイマー回路
Ｓｓ、Ｓｓ’ 起動信号
ＣＴＲＬ 電流源制御信号
ＣＬＫ（１）、ＣＬＫ（２）、ＣＬＫ（ｎ－１）、ＣＬＫ（ｎ） クロック信号
ＩＮＶ、ＩＮＶ１、ＩＮＶ２、ＩＮＶｎ インバータ
ＩＤｉｎｖ、ＩＤＰＤ 電流
ＰＤ、ＰＤ１、ＰＤ２ プルダウン回路
ＰＵ プルアップ回路
ＭＰ１ Ｐ型トランジスタ
ＭＮ１、ＭＮ２、ＭＮ３ Ｎ型トランジスタ
Ｖｆ 電位固定制御信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】