(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022154921
(43)【公開日】2022-10-13
(54)【発明の名称】スイッチング電源回路
(51)【国際特許分類】
H02M 3/155 20060101AFI20221005BHJP
【ＦＩ】
H02M3/155 W
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2021058192
(22)【出願日】2021-03-30
(71)【出願人】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】若山 大樹
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA20
5H730AS05
5H730BB13
5H730BB57
5H730BB82
5H730BB88
5H730BB89
5H730DD04
5H730FD01
5H730FF05
5H730FF09
5H730FF16
5H730FG05
5H730XX03
5H730XX15
5H730XX23
5H730XX32
5H730XX43
(57)【要約】
【課題】ピーク電流を抑制可能なスイッチング電源回路を提供すること。
【解決手段】複数のＰＷＭ信号を出力するコントローラと、出力経路に並列に接続され、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングする複数のコンバータと、を備え、前記複数のコンバータは、それぞれ、ハイサイドアームと、前記ハイサイドアームに直列に接続されたローサイドアームと、前記ハイサイドアームと前記ローサイドアームとの間の接続点と前記出力経路との間に接続されたインダクタとを有し、前記コントローラは、前記出力経路の電圧の降下量が所定値以上になると、前記複数のＰＷＭ信号のうちいずれかのＰＷＭ信号の出力を停止し、前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が停止すると、前記ハイサイドアームのゲートへのＰＷＭ出力を停止し、前記出力経路への出力を停止する、スイッチング電源回路。
【選択図】図８
【解決手段】複数のＰＷＭ信号を出力するコントローラと、出力経路に並列に接続され、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングする複数のコンバータと、を備え、前記複数のコンバータは、それぞれ、ハイサイドアームと、前記ハイサイドアームに直列に接続されたローサイドアームと、前記ハイサイドアームと前記ローサイドアームとの間の接続点と前記出力経路との間に接続されたインダクタとを有し、前記コントローラは、前記出力経路の電圧の降下量が所定値以上になると、前記複数のＰＷＭ信号のうちいずれかのＰＷＭ信号の出力を停止し、前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が停止すると、前記ハイサイドアームのゲートへのＰＷＭ出力を停止し、前記出力経路への出力を停止する、スイッチング電源回路。
【選択図】図８
【特許請求の範囲】
【請求項1】
複数のＰＷＭ信号を出力するコントローラと、
出力経路に並列に接続され、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングする複数のコンバータと、を備え、
前記複数のコンバータは、それぞれ、ハイサイドアームと、前記ハイサイドアームに直列に接続されたローサイドアームと、前記ハイサイドアームと前記ローサイドアームとの間の接続点と前記出力経路との間に接続されたインダクタとを有し、
前記コントローラは、前記出力経路の電圧の降下量が所定値以上になると、前記複数のＰＷＭ信号のうちいずれかのＰＷＭ信号の出力を停止し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が停止すると、前記ハイサイドアームのゲートへのＰＷＭ出力を停止し、前記出力経路への出力を停止する、スイッチング電源回路。
出力経路に並列に接続され、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングする複数のコンバータと、を備え、
前記複数のコンバータは、それぞれ、ハイサイドアームと、前記ハイサイドアームに直列に接続されたローサイドアームと、前記ハイサイドアームと前記ローサイドアームとの間の接続点と前記出力経路との間に接続されたインダクタとを有し、
前記コントローラは、前記出力経路の電圧の降下量が所定値以上になると、前記複数のＰＷＭ信号のうちいずれかのＰＷＭ信号の出力を停止し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が停止すると、前記ハイサイドアームのゲートへのＰＷＭ出力を停止し、前記出力経路への出力を停止する、スイッチング電源回路。
【請求項2】
前記コントローラは、前記降下量が前記所定値未満になると、前記いずれかのＰＷＭ信号の出力を再開し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が再開すると、前記ゲートへのＰＷＭ出力を再開し、前記出力経路への出力を再開する、請求項１に記載のスイッチング電源回路。
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が再開すると、前記ゲートへのＰＷＭ出力を再開し、前記出力経路への出力を再開する、請求項１に記載のスイッチング電源回路。
【請求項3】
前記コントローラは、基準電圧と前記出力経路の電圧との差に応じて、前記複数のＰＷＭ信号の各々のパルス幅又はデューティ比を決定するＰＷＭ信号生成部を有し、
前記ＰＷＭ信号生成部は、前記差が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止する、請求項１又は２に記載のスイッチング電源回路。
前記ＰＷＭ信号生成部は、前記差が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止する、請求項１又は２に記載のスイッチング電源回路。
【請求項4】
前記ＰＷＭ信号生成部は、前記差が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止し、残りのＰＷＭ信号のパルス幅又はデューティ比を変更せずに前記残りのＰＷＭ信号を出力する、請求項３に記載のスイッチング電源回路。
【請求項5】
前記ＰＷＭ信号生成部は、前記複数のＰＷＭ信号の各々のパルス幅又はデューティ比を動作周期ごとに決定し、前記残りのＰＷＭ信号のパルス幅又はデューティ比を次の動作周期まで変更せずに前記残りのＰＷＭ信号を出力する、請求項４に記載のスイッチング電源回路。
【請求項6】
前記ＰＷＭ信号生成部は、前記差が前記所定値未満になると、前記いずれかのＰＷＭ信号の出力を再開する、請求項３から５のいずれか一項に記載のスイッチング電源回路。
【請求項7】
前記コントローラは、前記複数のＰＷＭ信号の各々のパルス幅又はデューティ比を動作周期ごとに決定するＰＷＭ信号生成部を有し、
前記ＰＷＭ信号生成部は、前記降下量が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止し、残りのＰＷＭ信号のパルス幅又はデューティ比を次の動作周期まで変更せずに前記残りのＰＷＭ信号を出力する、請求項１又は２に記載のスイッチング電源回路。
前記ＰＷＭ信号生成部は、前記降下量が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止し、残りのＰＷＭ信号のパルス幅又はデューティ比を次の動作周期まで変更せずに前記残りのＰＷＭ信号を出力する、請求項１又は２に記載のスイッチング電源回路。
【請求項8】
前記複数のコンバータは、それぞれ、前記ハイサイドアームのゲート電圧を前記ハイサイドアームの入力電圧よりも高くするブートストラップ回路を有し、前記対応するＰＷＭ信号の出力が停止すると、前記ゲート電圧が前記入力電圧よりも高くなることを禁止する、請求項１から７のいずれか一項に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、スイッチング電源回路に関する。
【背景技術】
【0002】
出力経路に並列に接続された複数のコンバータ部を駆動するマルチフェーズＤＣ－ＤＣコンバータが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００６－２０４００２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
出力経路に並列に接続される複数のコンバータを備えるスイッチング電源回路では、複数のコンバータのそれぞれから出力される電流の総和が、出力経路に接続される負荷に供給される。そのため、負荷の電流が急峻に変化すると、一時的に過大なピーク電流が一部のコンバータに流れる場合がある。
【0005】
本開示は、ピーク電流を抑制可能なスイッチング電源回路を提供する。
【課題を解決するための手段】
【0006】
本開示は、
複数のＰＷＭ信号を出力するコントローラと、
出力経路に並列に接続され、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングする複数のコンバータと、を備え、
前記複数のコンバータは、それぞれ、ハイサイドアームと、前記ハイサイドアームに直列に接続されたローサイドアームと、前記ハイサイドアームと前記ローサイドアームとの間の接続点と前記出力経路との間に接続されたインダクタとを有し、
前記コントローラは、前記出力経路の電圧の降下量が所定値以上になると、前記複数のＰＷＭ信号のうちいずれかのＰＷＭ信号の出力を停止し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が停止すると、前記ハイサイドアームのゲートへのＰＷＭ出力を停止し、前記出力経路への出力を停止する、スイッチング電源回路を提供する。
複数のＰＷＭ信号を出力するコントローラと、
出力経路に並列に接続され、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングする複数のコンバータと、を備え、
前記複数のコンバータは、それぞれ、ハイサイドアームと、前記ハイサイドアームに直列に接続されたローサイドアームと、前記ハイサイドアームと前記ローサイドアームとの間の接続点と前記出力経路との間に接続されたインダクタとを有し、
前記コントローラは、前記出力経路の電圧の降下量が所定値以上になると、前記複数のＰＷＭ信号のうちいずれかのＰＷＭ信号の出力を停止し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が停止すると、前記ハイサイドアームのゲートへのＰＷＭ出力を停止し、前記出力経路への出力を停止する、スイッチング電源回路を提供する。
【発明の効果】
【0007】
本開示によれば、ピーク電流を抑制できる。
【図面の簡単な説明】
【0008】
【図1】一実施形態に係るスイッチング電源回路の構成例を示す図である。
【図2】一実施形態に係るスイッチング電源回路の動作例を示すタイミングチャートである。
【図3】コンバータの構成例を示す図である。
【図4】ドループ特性の一例を示す図である。
【図5】一実施形態に係るスイッチング電源回路の具体例を示す図である。
【図6】コントローラ内の各信号の状態を例示する図である。
【図7】コンバータ内の各信号の状態を例示する図である。
【図8】一実施形態に係るスイッチング電源回路の具体例を示す図である。
【図9】一比較例によるピーク電流を示す図である。
【図10】一実施例によるピーク電流を示す図である。
【発明を実施するための形態】
【0009】
以下、実施形態を説明する。
【0010】
図１は、一実施形態に係るスイッチング電源回路の構成例を示す図である。図１に示すスイッチング電源回路１０１は、出力電圧Ｖｏｕｔの直流電力を生成し、負荷６０に供給する。スイッチング電源回路１０１は、例えば、負荷６０を備える電子装置２０１に設けられる。スイッチング電源回路１０１は、電子装置２０１に内蔵されても外付けされてもよい。
【0011】
電子装置２０１は、負荷６０と、スイッチング電源回路１０１とを備える。電子装置２０１の具体例として、スーパーコンピュータ、サーバ、パーソナルコンピュータ、携帯端末装置などが挙げられるが、電子装置２０１は、これらの装置に限られない。
【0012】
負荷６０は、スイッチング電源回路１０１により生成される直流の出力電圧Ｖｏｕｔを電源電圧として動作する。負荷６０は、単一の素子でもよいし、複数の素子を含む回路ブロックでもよい。図１は、負荷６０がＣＰＵ（Central Processing Unit）の場合を例示する。
【0013】
スイッチング電源回路１０１は、複数のＰＷＭ（Pulse Width Modulation）信号を出力するコントローラ７０と、負荷６０に出力電圧Ｖｏｕｔの電力を供給する複数のコンバータ５１～５４とを備える。複数のコンバータ５１～５４は、それぞれ、複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングするスイッチング回路と、そのスイッチング回路の出力が入力されるインダクタと、そのインダクタの出力側に一端が接続されるコンデンサとを有する。
【0014】
コンバータ５１は、複数のＰＷＭ信号のうち対応するＰＷＭ信号（ＰＷＭ１）に従ってスイッチングするスイッチング回路１１と、スイッチング回路１１の出力が入力されるインダクタ２１と、インダクタ２１の出力側に一端が接続されたコンデンサ６１とを有する。コンバータ５２は、複数のＰＷＭ信号のうち対応するＰＷＭ信号（ＰＷＭ２）に従ってスイッチングするスイッチング回路１２と、スイッチング回路１２の出力が入力されるインダクタ２２と、インダクタ２２の出力側に一端が接続されたコンデンサ６２とを有する。コンバータ５３は、複数のＰＷＭ信号のうち対応するＰＷＭ信号（ＰＷＭ３）に従ってスイッチングするスイッチング回路１３と、スイッチング回路１３の出力が入力されるインダクタ２３と、インダクタ２３の出力側に一端が接続されたコンデンサ６３とを有する。コンバータ５４は、複数のＰＷＭ信号のうち対応するＰＷＭ信号（ＰＷＭ４）に従ってスイッチングするスイッチング回路１４と、スイッチング回路１４の出力が入力されるインダクタ２４と、インダクタ２４の出力側に一端が接続されたコンデンサ６４とを有する。
【0015】
コンデンサ６１～６４は、それぞれ、インダクタ２１～２４のうち対応するインダクタの出力側に接続される一端と、グランド等の低電源電位部ＧＮＤに接続される他端とを有する容量素子である。
【0016】
コンバータ５１～５４は、共通の出力経路３１に並列に接続される。インダクタ２１～２４の各出力端が互いに接続される出力経路３１に、出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔは、コンデンサ３０により平滑化される。コンデンサ３０は、一端が出力経路３１に接続され、他端が低電源電位部ＧＮＤに接続されている。コンデンサ６１～６４は、コンデンサ３０が存在する場合、省略されてもよい。
【0017】
スイッチング電源回路１０１は、出力経路３１に並列に接続された複数のコンバータ５１～５４を備える。スイッチング電源回路１０１は、例えば、複数のコンバータ５１～５４の各出力位相を互いにずらす制御を行うことによって、出力電圧Ｖｏｕｔのリップルを抑制可能なマルチフェーズコンバータである。複数のコンバータ５１～５４の各々のスイッチング回路１１～１４は、例えば、出力電流、出力電圧、温度、異常有無等の各フェーズの動作情報を、コントローラ７０にフィードバックする。
【0018】
コントローラ７０は、例えば、ＰＭＢＵＳ（Power Management Bus）及びＳＶＩＤ（Serial Voltage Identification）に接続されるデジタル電源コントローラである。コントローラ７０は、例えば、ＣＰＵ（Central Processing Unit）等のプロセッサ及びメモリを備えた制御装置でもよい。コントローラ７０の機能は、メモリに読み出し可能に記憶されたプログラムによって、プロセッサが動作することにより実現されてもよい。コントローラ７０の機能は、ＦＰＧＡ（Field Programmable Gate Array）又はＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてもよい。
【0019】
図２は、一実施形態に係るスイッチング電源回路の動作例を示すタイミングチャートである。図２に示すように、コントローラ７０は、コンバータ５１～５４の各出力位相が互いにずれるように、一動作周期（＝１／Ｆｓｗ）でスイッチング回路１１～１４を順番に動作させる（マルチフェーズ動作）。Ｆｓｗは、コンバータ５１（スイッチング回路１１）の動作からコンバータ５４（スイッチング回路１４）の動作までを１サイクルとするスイッチング周波数を表す。出力電圧Ｖｏｕｔのリップル周期は、４フェーズの場合、１／（Ｆｓｗ×４）となる。
【0020】
図１に示すスイッチング電源回路１０１は、複数のコンバータ５１～５４のそれぞれから出力される電流の総和である出力電流Ｉｏｕｔを、出力経路３１に接続される負荷６０に供給する。しかしながら、出力経路３１に並列に接続された複数のコンバータ５１～５５が動作する場合（特に、マルチフェーズ動作で制御される場合）、負荷６０の電流が急峻に変化すると、一時的に過大なピーク電流が一部のコンバータに流れる場合がある。負荷６０の電流が急峻に変化するタイミングや各コンバータの個体差などによって、その急峻な変化に一部のコンバータがフィードバック制御により追従し、急峻なピーク電流が瞬間的に当該一部のコンバータに流れるからである。過大なピーク電流は、コンバータの劣化や故障を引き起こす要因の一つとなり得るので、ピーク電流の大きさを抑制することが好ましい。
【0021】
本開示の一実施形態に係るスイッチング電源回路１０１は、このピーク電流を抑制するための構成を備える。次に、スイッチング電源回路１０１の構成例について、より詳細に説明する。
【0022】
図３は、コンバータの構成例を示す図である。図３に示すコンバータ５１は、複数のコンバータのうち第１フェーズのコンバータである。他のフェーズのコンバータ５２，５３，５４は、コンバータ５１と同じ構成であるので、コンバータ５２，５３，５４についての説明は、コンバータ５１についての説明を援用することで、省略する。
【0023】
コンバータ５１は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに降圧するＤＣ－ＤＣコンバータである（ＤＣ：Direct Current）。入力電圧Ｖｉｎは、高電源電位部８４と低電源電位部ＧＮＤとの間に入力される直流電圧であり、高電源電位部８４と低電源電位部ＧＮＤとの間の電位差に相当する。
【0024】
コントローラ７０は、出力経路３１の電圧（出力電圧Ｖｏｕｔ）を検出し、その検出した出力電圧Ｖｏｕｔを検出電圧Ｖｓとして取得する。コントローラ７０は、出力電圧Ｖｏｕｔの検出精度を確保するため、出力電圧Ｖｏｕｔをリモートセンスにより検出することが好ましい。コントローラ７０は、複数のＰＷＭ信号（図３は、ＰＷＭ１のみを明示）を生成する信号生成部７１を有する。信号生成部７１は、ＰＷＭ信号生成部の一例である。
【0025】
信号生成部７１は、検出電圧Ｖｓと基準電圧Ｖｃｍとの偏差Ｄに応じて、偏差Ｄを零に収束させる複数のＰＷＭ信号（ＰＷＭ１～ＰＷＭ４）の各々のパルス幅又はデューティ比を決定する。デューティ比は、ＰＷＭ信号の一周期に対するハイレベルの時間（パルス幅）の比率を表す。信号生成部７１は、決定したパルス幅又はデューティ比で複数のＰＷＭ信号を出力する。
【0026】
スイッチング回路１１は、ハイサイドのトランジスタ１５とローサイドのトランジスタ１６とが直列に接続される構成（レグとも称する）と、トランジスタ１５，１６をスイッチングさせるドライバ１７，１８とを有する。
【0027】
トランジスタ１５は、高電源電位部８４に接続されたドレインと、トランジスタ１６のドレインに接続されたソースと、ハイサイドドライバ１７に接続されたゲートとを有する。トランジスタ１５は、ハイサイドアームの一例であり、接続点１９に対して高電源電位部８４側に設けられた半導体スイッチング素子である。トランジスタ１６は、低電源電位部ＧＮＤに接続されたソースと、トランジスタ１５のソースに接続されたドレインと、ローサイドドライバ１８に接続されたゲートとを有する。トランジスタ１６は、ローサイドアームの一例であり、接続点１９に対して低電源電位部ＧＮＤ側に設けられた半導体スイッチング素子である。トランジスタ１５，１６は、例えば、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
【0028】
トランジスタ１５のソースとトランジスタ１６のドレインとが接続される接続点１９は、トランジスタ１５とトランジスタ１６との間の中間点である。接続点１９は、インダクタ２１の一端に接続されている。インダクタ２１の他端には、コンデンサ６１の一端と負荷６０の電源入力部が接続される。
【0029】
ドライバ１７，１８は、コントローラ７０から出力されるＰＷＭ信号（ＰＷＭ１）に従って、ハイサイドのトランジスタ１５とローサイドのトランジスタ１６を相補的にオン又はオフさせる。ハイサイドドライバ１７は、ＰＷＭ信号（ＰＷＭ１）に従って、トランジスタ１５のゲートにＰＷＭ駆動信号を出力する駆動回路であり、トランジスタ１５のゲート電圧ＨＳＧをハイレベル又はローレベルに切り替える。ローサイドドライバ１８は、ＰＷＭ信号（ＰＷＭ１）に従って、トランジスタ１６のゲートにＰＷＭ駆動信号を出力する駆動回路であり、トランジスタ１６のゲート電圧ＬＳＧをローレベル又はハイレベルに切り替える。
【0030】
コンバータ５１は、ハイサイドのトランジスタ１５（具体的には、Ｎチャネル型のＭＯＳＦＥＴ）をオンにするゲート電圧ＨＳＧを確保するため、ブートストラップ回路８０を備える。ブートストラップ回路８０は、トランジスタ１５のゲート電圧ＨＳＧを入力電圧Ｖｉｎよりも高くする回路である。ブートストラップ回路８０は、例えば、ブートストラップコンデンサ８１及びブートストラップダイオード８２を有する。ブートストラップコンデンサ８１は、一端が接続点１９に接続され他端がハイサイドドライバ１７の駆動電源部に接続された容量素子である。ブートストラップダイオード８２は、アノードが電源８３に接続され、カソードがブートストラップコンデンサ８１の他端及びハイサイドドライバ１７の駆動電源部に接続された整流素子である。電源８３は、入力電圧Ｖｉｎよりも低い直流電圧Ｖｃｃを生成する。
【0031】
トランジスタ１６がＰＷＭ１に従ってローサイドドライバ１８によりオンし、かつ、トランジスタ１５がＰＷＭ１に従ってハイサイドドライバ１７によりオンする。これにより、接続点１９の電位は、ＧＮＤになる（接続点１９の電圧Ｖｓｗは、略ゼロボルトになる）。ブートストラップコンデンサ８１は、電源８３の電圧Ｖｃｃによりブートストラップダイオード８２を介して充電され、ブートストラップダイオード８２の電圧（ブートストラップ電圧Ｖｂｓｔ）は、直流電圧Ｖｃｃを上限に充電される。次に、トランジスタ１６がＰＷＭ１に従ってローサイドドライバ１８によりオフし、かつ、トランジスタ１５がＰＷＭ１に従ってハイサイドドライバ１７によりオンする。これにより、ブートストラップコンデンサ８１は放電され、ゲート電圧ＨＳＧは、（Ｖｉｎ＋Ｖｂｓｔ）に昇圧される。したがって、トランジスタ１５の閾値電圧以上のゲート電圧ＨＳＧを確保できる。
【0032】
なお、ブートストラップコンデンサ８１を充電するための電圧は、トランジスタ１５のゲート耐圧などの条件をクリアすれば、直流電圧Ｖｃｃではなく、直流電圧Ｖｃｃよりも高い入力電圧Ｖｉｎでもよい。
【0033】
本開示の一実施形態に係るスイッチング電源回路１０１は、このブートストラップ回路８０を利用して、上記の一時的に過大なピーク電流を抑制する。スイッチング電源回路１０１は、出力経路３１を経由して負荷６０に向けて出力する電流（出力電流Ｉｏｕｔ）が所定の限界値を超える前にブートストラップ回路８０の動作を、動作周期（１／Ｆｓｗ）単位でオフ（スキップ）する。ブートストラップ回路８０の動作をオフ（スキップ）することで、そのスキップ期間では、ハイサイドのトランジスタ１５は、オン不能になる。これにより、トランジスタ１５から負荷６０への電流の流れを一時的にストップできる。スキップする期間は、一動作周期の期間でもよいし、一動作周期の整数倍の連続する期間でもよい。このように、スイッチング電源回路１０１は、ブートストラップ回路８０の動作を動作周期（１／Ｆｓｗ）単位でスキップすることで、コンバータ５１～５４のうち一部のコンバータに流れる一時的に過大な電流のピークを抑制できる。
【0034】
スイッチング電源回路１０１は、例えば、ブートストラップ回路８０をスキップするトリガーとして、出力経路３１に流れる出力電流Ｉｏｕｔの増加に伴って出力経路３１の電圧（出力電圧Ｖｏｕｔ）が低下するドループ（Droop）特性を利用する。
【0035】
図４は、ドループ特性の一例を示す図である。ドループ特性とは、出力経路３１に流れる出力電流Ｉｏｕｔの増加に伴って、出力電圧Ｖｏｕｔの降下量も比例して増える特性をいう。このような特性が現れるのは、出力経路３１が抵抗分（"ドループ抵抗"とも称する）を有するからである。例えば、ドループ抵抗Ｒｄが１．８［ｍΩ］、複数のコンバータ５１～５４のそれぞれから出力される電流が最終的に合流する出力点での基準電圧Ｖｃｍの電圧値Ｖ０が１［Ｖ］、当該出力点から出力経路３１に流れる出力電流Ｉｏｕｔの電流値Ｉ１が６０［Ａ］とする。このとき、ドループ抵抗Ｒｄに発生するドループ電圧（出力経路３１の電圧の降下量ΔＶ）は、１０８［ｍＶ］であり、出力電圧Ｖｏｕｔの電圧値は、０．８９２［Ｖ］まで低下する。
【0036】
ドループ電圧は、流れる電流に比例する。この特性を利用し、コントローラ７０は、所定値Ｖａ以上のドループ電圧（降下量ΔＶ）を検出すると、複数のＰＷＭ信号（ＰＷＭ１～ＰＷＭ４）のうちいずれかのＰＷＭ信号の出力を停止する。所定値Ｖａは、図４の場合、出力電流Ｉｏｕｔの電流値Ｉ１に対応する。出力を停止するＰＷＭ信号は、複数のＰＷＭ信号のうち、一部のＰＷＭ信号でも全部のＰＷＭ信号でもよい。複数のコンバータ５１～５４は、それぞれ、自身に供給されるＰＷＭ信号の出力の停止を検知すると、ハイサイドのトランジスタ１５のゲート電圧ＨＳＧがブートストラップ回路８０により入力電圧Ｖｉｎよりも高くなることを禁止する。これにより、複数のコンバータ５１～５４のうちいずれかのコンバータ内のトランジスタ１５がオンしないので、出力電流Ｉｏｕｔのピークを抑制できる。
【0037】
このように、複数のコンバータ５１～５４は、それぞれ、自身に対応するＰＷＭ信号の出力が停止すると、自身のブートストラップ回路８０の動作を停止することで、ハイサイドのトランジスタ１５のゲートへのＰＷＭ出力（具体的には、ＰＷＭ駆動信号）を停止する。これにより、出力経路３１への電流出力が停止するので、一時的な過大なピーク電流を抑制できる。
【0038】
例えば、コントローラ７０は、出力経路３１の電圧の降下量ΔＶが所定値Ｖａ以上になると、複数のＰＷＭ信号のうちいずれかのＰＷＭ信号（例えば、ＰＷＭ１）の出力を停止する。そして、コントローラ７０は、降下量ΔＶが所定値Ｖａ未満になると、出力停止したＰＷＭ信号の出力を再開する。複数のコンバータ５１～５４は、それぞれ、自身に対応するＰＷＭ信号の出力が再開すると、自身のトランジスタ１５のゲートへのＰＷＭ出力を再開する。これにより、出力経路３１への電流出力が再開するので、出力停止したコンバータは、一時的な出力停止状態から速やかに復帰できる。
【0039】
図５は、一実施形態に係るスイッチング電源回路の具体例を示す図である。コントローラ７０は、基準電圧Ｖｃｍと検出電圧Ｖｓとの偏差Ｄを零に収束させるパルス幅及びデューティ比をそれぞれ有する複数のＰＷＭ信号を生成する信号生成部７１を有する。信号生成部７１は、電圧検出回路７２、積分回路７３、ＰＷＭ変調器７４及び過電流保護設定部７５を有する。
【0040】
電圧検出回路７２は、出力電圧Ｖｏｕｔのモニタ値を増幅して検出電圧Ｖｓを生成する。積分回路７３は、ドループ特性を決める設定値を調整する。ＰＷＭ変調器７４は、基準電圧Ｖｃｍと検出電圧Ｖｓとの偏差Ｄに応じて、偏差Ｄをゼロに収束させるパルス幅及びデューティ比をそれぞれ有する複数のＰＷＭ信号を生成する。
【0041】
コントローラ７０は、過電流保護設定部７５を複数のコンバータ５１～５４のそれぞれに対して有する。図５は、コンバータ５１用の過電流保護設定部７５を示す。過電流保護設定部７５は、基準電圧Ｖｃｍから検出電圧Ｖｓを減じた電圧差（降下量ΔＶに対応）が所定値Ｖａ以上になると、自身に対応するＰＷＭ信号（図５の場合、ＰＷＭ１）の出力を停止する。一方、過電流保護設定部７５は、降下量ΔＶが所定値Ｖａ未満になると、自身に対応するＰＷＭ信号の出力を再開する。
【0042】
例えば、過電流保護設定部７５は、論理積を演算する論理回路７５ａを有する。ＰＷＭ変調器７４により生成されたＰＷＭ信号が論理回路７５ａに入力される。図６に示すように、過電流保護設定部７５は、降下量ΔＶが所定値Ｖａ以上と検出されると、ＰＷＭ信号のレベルを論理回路７５ａによりローレベル（この例では、ＧＮＤ）にする。一方、過電流保護設定部７５は、降下量ΔＶが所定値Ｖａ未満と検出されると、ＰＷＭ信号のレベルを論理回路７５ａによりハイレベル（この場合、ブートストラップ電圧Ｖｂｓｔと同じ電圧）にする。
【0043】
図５において、例えば、ハイサイドドライバ１７は、論理積を演算する論理回路１７ａを有し、ローサイドドライバ１８は、ＰＷＭ１のレベルを反転させるインバータ１８ａを有する。論理回路１７ａは、ＰＷＭ１のレベルとブートストラップコンデンサ８１の電圧Ｖｂｓｔのレベルとを比較する。
【0044】
図７に示すように、ＰＷＭ１のレベルがハイレベル（この場合、ブートストラップ電圧Ｖｂｓｔと同じ電圧）のとき、論理回路１７ａの出力レベルは、ハイレベル（ブートストラップ電圧Ｖｂｓｔと同じ電圧）となる。これにより、ハイサイドドライバ１７は、ゲート電圧ＨＳＧを、（Ｖｉｎ＋Ｖｂｓｔ）に昇圧し、トランジスタ１５をオンにする。一方、ＰＷＭ１のレベルがハイレベルのとき、インバータ１８ａの出力レベルは、ローレベル（ＧＮＤ）となる。これにより、ローサイドドライバ１８は、ゲート電圧ＬＳＧを、ローレベルに設定し、トランジスタ１６をオフにする。
【0045】
一方、図７に示すように、ＰＷＭ１のレベルがローレベル（この場合、ＧＮＤ）のとき、論理回路１７ａの出力レベルは、ローレベルとなる。これにより、ハイサイドドライバ１７は、ゲート電圧ＨＳＧを、ローレベルに設定し、トランジスタ１５をオフにする。一方、ＰＷＭ１のレベルがローレベルのとき、インバータ１８ａの出力レベルは、ハイレベルとなる。これにより、ローサイドドライバ１８は、ゲート電圧ＬＳＧを、ハイレベルに設定し、トランジスタ１６をオンにする。
【0046】
図８は、一実施形態に係るスイッチング電源回路の具体例を示す図であり、図５に示す回路を４つ組み合わせた構成を示す。コントローラ７０は、図５に示す過電流保護設定部７５を複数のコンバータ５１～５４のそれぞれに対して有する。図８において、ＰＷＭ変調器７４は、基準電圧Ｖｃｍと検出電圧Ｖｓとの偏差Ｄに応じて、偏差Ｄをゼロに収束させるパルス幅及びデューティ比をそれぞれ有する複数のＰＷＭ信号を生成する。ＰＷＭ変調器７４により生成された複数のＰＷＭ信号は、それぞれに対応する過電流保護設定部７５に供給される。この構成によって、信号生成部７１は、降下量ΔＶが所定値Ｖａ以上になると、複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止し、残りのＰＷＭ信号のパルス幅又はデューティ比を変更せずに当該残りのＰＷＭ信号を出力できる。これにより、一部のコンバータの出力を停止しても、残りのコンバータは、ＰＷＭ変調器７４により決定されたパルス幅とデューティ比を有するＰＷＭ信号に従って、出力経路３１への出力を継続できる。
【0047】
図９は、図８に示す構成において、一比較例によるピーク電流を示す図である。図１０は、図８に示す構成において、一実施例によるピーク電流を示す図である。図９及び図１０は、コントローラ７０が、複数のコンバータ５１～５４の各出力位相を９０度ずらし、複数のコンバータ５１～５４が同時にオンしないように制御する場合を例示する。
【0048】
図９では、コントローラ７０は、所定の閾値Ｉ２以上の出力電流Ｉｏｕｔを検出すると、一部のコンバータのハイサイドのトランジスタをオンからオフに切り替える制御を行う。通電中のトランジスタをオンからオフに切り替えるオフタイミングを制御する方法では、トランジスタのオフの遅延により、一時的に過度なピーク電流が流れてしまう。
【0049】
一方、図１０では、コントローラ７０は、所定の閾値Ｉ１以上の出力電流Ｉｏｕｔを検出すると、一部のコンバータのハイサイドのトランジスタがオフからオンに切り替わらないように、当該ハイサイドのトランジスタのゲートへのＰＷＭ出力を停止する制御を行う。トランジスタのオンタイミングを制御することで、トランジスタのオフからオンへの切り替わりを禁止できるので、ピーク電流を抑制できる。
【0050】
図１０に示す例では、信号生成部７１は、複数のＰＷＭ信号の各々のパルス幅又はデューティ比を動作周期ごとに決定する。信号生成部７１は、降下量ΔＶが所定値Ｖａ以上になると、複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止し、残りのＰＷＭ信号のパルス幅又はデューティ比を次の動作周期まで変更せずに当該残りのＰＷＭ信号を出力する。これにより、出力停止のコンバータ以外の他のコンバータに対するＰＷＭ指令値の変更がないので、当該他のコンバータは、出力停止のコンバータの電流減少分を補わない。よって、当該他のコンバータの電流負担の増加を抑制できる。
【0051】
以上、電源回路及び電子装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【0052】
例えば、コンバータの個数は、４以外の数でもよい。例えば、図３の構成において、並列接続されたコンバータの個数は、２以上の数でもよい。また、コンバータの個数は、１でもよい。
【0053】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
複数のＰＷＭ信号を出力するコントローラと、
出力経路に並列に接続され、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングする複数のコンバータと、を備え、
前記複数のコンバータは、それぞれ、ハイサイドアームと、前記ハイサイドアームに直列に接続されたローサイドアームと、前記ハイサイドアームと前記ローサイドアームとの間の接続点と前記出力経路との間に接続されたインダクタとを有し、
前記コントローラは、前記出力経路の電圧の降下量が所定値以上になると、前記複数のＰＷＭ信号のうちいずれかのＰＷＭ信号の出力を停止し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が停止すると、前記ハイサイドアームのゲートへのＰＷＭ出力を停止し、前記出力経路への出力を停止する、スイッチング電源回路。
（付記２）
前記コントローラは、前記降下量が前記所定値未満になると、前記いずれかのＰＷＭ信号の出力を再開し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が再開すると、前記ゲートへのＰＷＭ出力を再開し、前記出力経路への出力を再開する、付記１に記載のスイッチング電源回路。
（付記３）
前記コントローラは、基準電圧と前記出力経路の電圧との差に応じて、前記複数のＰＷＭ信号の各々のパルス幅又はデューティ比を決定するＰＷＭ信号生成部を有し、
前記ＰＷＭ信号生成部は、前記差が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止する、付記１又は２に記載のスイッチング電源回路。
（付記４）
前記ＰＷＭ信号生成部は、前記差が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止し、残りのＰＷＭ信号のパルス幅又はデューティ比を変更せずに前記残りのＰＷＭ信号を出力する、付記３に記載のスイッチング電源回路。
（付記５）
前記ＰＷＭ信号生成部は、前記複数のＰＷＭ信号の各々のパルス幅又はデューティ比を動作周期ごとに決定し、前記残りのＰＷＭ信号のパルス幅又はデューティ比を次の動作周期まで変更せずに前記残りのＰＷＭ信号を出力する、付記４に記載のスイッチング電源回路。
（付記６）
前記ＰＷＭ信号生成部は、前記差が前記所定値未満になると、前記いずれかのＰＷＭ信号の出力を再開する、付記３から５のいずれか一項に記載のスイッチング電源回路。
（付記７）
前記コントローラは、前記複数のＰＷＭ信号の各々のパルス幅又はデューティ比を動作周期ごとに決定するＰＷＭ信号生成部を有し、
前記ＰＷＭ信号生成部は、前記降下量が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止し、残りのＰＷＭ信号のパルス幅又はデューティ比を次の動作周期まで変更せずに前記残りのＰＷＭ信号を出力する、付記１又は２に記載のスイッチング電源回路。
（付記８）
前記複数のコンバータは、それぞれ、前記ハイサイドアームのゲート電圧を前記ハイサイドアームの入力電圧よりも高くするブートストラップ回路を有し、前記対応するＰＷＭ信号の出力が停止すると、前記ゲート電圧が前記入力電圧よりも高くなることを禁止する、付記１から７のいずれか一項に記載のスイッチング電源回路。
（付記９）
負荷と、
複数のＰＷＭ信号を出力するコントローラと、
前記負荷が接続された出力経路に並列に接続され、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングする複数のコンバータと、を備え、
前記複数のコンバータは、それぞれ、ハイサイドアームと、前記ハイサイドアームに直列に接続されたローサイドアームと、前記ハイサイドアームと前記ローサイドアームとの間の接続点と前記出力経路との間に接続されたインダクタとを有し、
前記コントローラは、前記出力経路の電圧の降下量が所定値以上になると、前記複数のＰＷＭ信号のうちいずれかのＰＷＭ信号の出力を停止し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が停止すると、前記ハイサイドアームのゲートへのＰＷＭ出力を停止し、前記出力経路への出力を停止する、電子装置。
（付記１）
複数のＰＷＭ信号を出力するコントローラと、
出力経路に並列に接続され、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングする複数のコンバータと、を備え、
前記複数のコンバータは、それぞれ、ハイサイドアームと、前記ハイサイドアームに直列に接続されたローサイドアームと、前記ハイサイドアームと前記ローサイドアームとの間の接続点と前記出力経路との間に接続されたインダクタとを有し、
前記コントローラは、前記出力経路の電圧の降下量が所定値以上になると、前記複数のＰＷＭ信号のうちいずれかのＰＷＭ信号の出力を停止し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が停止すると、前記ハイサイドアームのゲートへのＰＷＭ出力を停止し、前記出力経路への出力を停止する、スイッチング電源回路。
（付記２）
前記コントローラは、前記降下量が前記所定値未満になると、前記いずれかのＰＷＭ信号の出力を再開し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が再開すると、前記ゲートへのＰＷＭ出力を再開し、前記出力経路への出力を再開する、付記１に記載のスイッチング電源回路。
（付記３）
前記コントローラは、基準電圧と前記出力経路の電圧との差に応じて、前記複数のＰＷＭ信号の各々のパルス幅又はデューティ比を決定するＰＷＭ信号生成部を有し、
前記ＰＷＭ信号生成部は、前記差が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止する、付記１又は２に記載のスイッチング電源回路。
（付記４）
前記ＰＷＭ信号生成部は、前記差が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止し、残りのＰＷＭ信号のパルス幅又はデューティ比を変更せずに前記残りのＰＷＭ信号を出力する、付記３に記載のスイッチング電源回路。
（付記５）
前記ＰＷＭ信号生成部は、前記複数のＰＷＭ信号の各々のパルス幅又はデューティ比を動作周期ごとに決定し、前記残りのＰＷＭ信号のパルス幅又はデューティ比を次の動作周期まで変更せずに前記残りのＰＷＭ信号を出力する、付記４に記載のスイッチング電源回路。
（付記６）
前記ＰＷＭ信号生成部は、前記差が前記所定値未満になると、前記いずれかのＰＷＭ信号の出力を再開する、付記３から５のいずれか一項に記載のスイッチング電源回路。
（付記７）
前記コントローラは、前記複数のＰＷＭ信号の各々のパルス幅又はデューティ比を動作周期ごとに決定するＰＷＭ信号生成部を有し、
前記ＰＷＭ信号生成部は、前記降下量が前記所定値以上になると、前記複数のＰＷＭ信号のうち、いずれかのＰＷＭ信号の出力を停止し、残りのＰＷＭ信号のパルス幅又はデューティ比を次の動作周期まで変更せずに前記残りのＰＷＭ信号を出力する、付記１又は２に記載のスイッチング電源回路。
（付記８）
前記複数のコンバータは、それぞれ、前記ハイサイドアームのゲート電圧を前記ハイサイドアームの入力電圧よりも高くするブートストラップ回路を有し、前記対応するＰＷＭ信号の出力が停止すると、前記ゲート電圧が前記入力電圧よりも高くなることを禁止する、付記１から７のいずれか一項に記載のスイッチング電源回路。
（付記９）
負荷と、
複数のＰＷＭ信号を出力するコントローラと、
前記負荷が接続された出力経路に並列に接続され、前記複数のＰＷＭ信号のうち対応するＰＷＭ信号に従ってスイッチングする複数のコンバータと、を備え、
前記複数のコンバータは、それぞれ、ハイサイドアームと、前記ハイサイドアームに直列に接続されたローサイドアームと、前記ハイサイドアームと前記ローサイドアームとの間の接続点と前記出力経路との間に接続されたインダクタとを有し、
前記コントローラは、前記出力経路の電圧の降下量が所定値以上になると、前記複数のＰＷＭ信号のうちいずれかのＰＷＭ信号の出力を停止し、
前記複数のコンバータは、それぞれ、前記対応するＰＷＭ信号の出力が停止すると、前記ハイサイドアームのゲートへのＰＷＭ出力を停止し、前記出力経路への出力を停止する、電子装置。
【符号の説明】
【0054】
１１～１４ スイッチング回路
１５，１６ トランジスタ
１７ ハイサイドドライバ
１８ ローサイドドライバ
１９ 接続点
２１，２２，２３，２４ インダクタ
５１，５２，５３，５４ コンバータ
６０ 負荷
７０ コントローラ
７１ 信号生成部
７２ 電圧検出回路
７３ 積分回路
７４ ＰＷＭ変調器
７５ 過電流保護設定部
８０ ブートストラップ回路
８１ ブートストラップコンデンサ
８２ ブートストラップダイオード
８３ 電源
８４ 高電源電位部
１０１ スイッチング電源回路
２０１ 電子装置
１５，１６ トランジスタ
１７ ハイサイドドライバ
１８ ローサイドドライバ
１９ 接続点
２１，２２，２３，２４ インダクタ
５１，５２，５３，５４ コンバータ
６０ 負荷
７０ コントローラ
７１ 信号生成部
７２ 電圧検出回路
７３ 積分回路
７４ ＰＷＭ変調器
７５ 過電流保護設定部
８０ ブートストラップ回路
８１ ブートストラップコンデンサ
８２ ブートストラップダイオード
８３ 電源
８４ 高電源電位部
１０１ スイッチング電源回路
２０１ 電子装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】