特開 2022-157149 配線基板および配線基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022157149

(43)【公開日】2022-10-14

(54)【発明の名称】配線基板および配線基板の製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20221006BHJP

   H01L 23/12 20060101ALI20221006BHJP

【ＦＩ】

H05K3/46 Z

H05K3/46 Q

H05K3/46 B

H05K3/46 N

H01L23/12 N

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2021061222

(22)【出願日】2021-03-31

(71)【出願人】

【識別番号】390022471

【氏名又は名称】アオイ電子株式会社

(74)【代理人】

【識別番号】100102314

【弁理士】

【氏名又は名称】須藤 阿佐子

(74)【代理人】

【識別番号】100123984

【弁理士】

【氏名又は名称】須藤 晃伸

(72)【発明者】

【氏名】加藤 貴章

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA32

5E316AA43

5E316BB13

5E316CC31

5E316CC32

5E316CC33

5E316CC37

5E316CC39

5E316DD24

5E316DD47

5E316FF04

5E316GG15

5E316GG17

5E316GG28

5E316HH17

5E316HH33

5E316JJ02

(57)【要約】

【課題】実装基板に実装したときのスタンドオフ低減を図ることができる配線基板の提供。
【解決手段】配線基板２０は、基板主面２１側に設けられ、半導体素子が実装される素子接続端子２０１と、基板裏面２２側に設けられた、外部接続用の外部接続端子２０２と、素子接続端子２０１と外部接続端子２０２とを接続する配線２０３が設けられた層間絶縁層２００と、を備え、外部接続端子２０２は、層間絶縁層２００の裏面側に露出する接続面２０２Ｓを有する第１導電層２０２ｂと、第１導電層２０２ｂに積層され、層間絶縁層２００内に設けられて配線２０３と接続される第２導電層２０２ａとを有し、第１導電層２０２ｂは、外装めっき用金属で形成され、かつ、半田接続面２０２Ｓが層間絶縁層２００の裏面２００Ｓと面一である。
【選択図】図１

【特許請求の範囲】

【請求項1】

基板主面側に設けられ、半導体素子が接続される素子接続端子と、
基板裏面側に設けられた、外部接続用の外部接続端子と、
前記素子接続端子と前記外部接続端子とを接続する配線が設けられた基板絶縁層と、を備え、
前記外部接続端子は、前記基板絶縁層の裏面側に露出する接続面を有する第１導電層と、前記第１導電層に積層され、前記基板絶縁層内に設けられて前記配線と接続される第２導電層とを有し、
前記第１導電層は、外装めっき用金属で形成され、かつ、前記接続面が前記基板絶縁層の裏面と面一である、配線基板。

【請求項2】

請求項１に記載の配線基板において、
前記外装めっき用金属は、金属種としてＡｇ、Ｎｉ、Ｓｎ、Ｐｄ、Ａｕ、Ｔｉを含み、
前記第１導電層は、複数の前記金属種のいずれかから成る導電層、または、複数の前記金属種の内の二以上の金属種を層状に積層した導電層である、配線基板。

【請求項3】

請求項１または２に記載の配線基板において、
前記第１導電層の層側面は、該第１導電層に積層された前記第２導電層の層側面に対して窪んだ凹面形状であり、前記凹面形状の窪み領域には前記基板絶縁層の一部が充填されている、配線基板。

【請求項4】

基板絶縁層の裏面側に露出する接続面を有し、外装めっき用金属で形成される第１導電層と、前記基板絶縁層内に設けられ、前記第１導電層に積層される第２導電層と、を備える外部接続端子が設けられ、前記接続面が前記基板絶縁層の裏面と面一である配線基板の製造方法であって、
前記第１導電層を支持基板上に形成することと、
前記第１導電層の上に前記第２導電層を積層形成することと、
前記支持基板上に積層形成された前記第１導電層および前記第２導電層を、絶縁部材で封止して前記基板絶縁層を形成することと、
前記第１導電層および前記基板絶縁層から前記支持基板を除去して、前記第１導電層および前記基板絶縁層が前記支持基板と接する面を同一面状態で露出させ、前記接続面および前記基板絶縁層の裏面を形成することと、を含む配線基板の製造方法。

【請求項5】

請求項４に記載の配線基板の製造方法において、
前記外装めっき用金属の膜を前記支持基板上に形成し、
前記外装めっき用金属の膜の上に前記第２導電層を形成し、
前記第２導電層をマスクとして前記外装めっき用金属の膜をエッチングすることにより前記第１導電層を形成する、配線基板の製造方法。

【請求項6】

請求項４に記載の配線基板の製造方法において、
前記外装めっき用金属の膜を前記支持基板上に形成し、
前記外装めっき用金属の膜の上に導電層としてのＣｕ膜を形成し、
前記Ｃｕ膜の上に、前記外部接続端子と同一形状のパターン形状を有するマスクを形成し、
前記マスクを用いて前記外装めっき用金属の膜および前記Ｃｕ膜をエッチングすることにより、前記支持基板上に前記第１導電層および前記第２導電層を積層状態で形成する、配線基板の製造方法。

【請求項7】

請求項４に記載の配線基板の製造方法において、
前記支持基板上に、前記外部接続端子と同一形状の開口が形成されたレジスト層を形成し、
前記開口内の前記支持基板上に前記第１導電層を形成し、
前記第１導電層の上に前記第２導電層を形成する、配線基板の製造方法。

【請求項8】

請求項４に記載の配線基板の製造方法において、
金属粒子を含む金属ペーストまたは金属インクを印刷法により前記支持基板上に印刷して、前記外部接続端子のパターン形状を有する第１の印刷層を形成し、
前記第１の印刷層を焼成して前記第１導電層とし、
Ｃｕ金属粒子を含む金属ペーストまたは金属インクを印刷法により前記第２導電層の上に印刷して、前記外部接続端子のパターン形状を有する第２の印刷層を形成し、
前記第２の印刷層を焼成して前記第２導電層とする、配線基板の製造方法。

【請求項9】

請求項４から請求項８までのいずれか一項に記載の配線基板の製造方法において、
前記支持基板は銅の金属板であって、
前記支持基板をエッチングにより除去する、配線基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、配線基板および配線基板の製造方法に関する。

【背景技術】

【0002】

ＩＣチップやＬＥＤ素子のような半導体素子を実装基板に実装する場合には、配線基板に半導体素子を実装し、その配線基板のバンプ等の接続端子を実装基板に実装する方法が用いられている。例えば、特許文献１に記載の発明では、半導体素子である電子部品は、配線基板にバンプを介して実装される。配線基板の、電子部品が実装される面とは反対側、すなわち、裏面側には、導電層が絶縁層から突出するように設けられている。導電層は外部接続端子として機能するものであり、半田ボールを介して外部回路（例えば、実装基板）に電気的に接続される。

【0003】

また、特許文献２に記載の発明では、ＩＣチップが実装される多層配線基板には、裏面側に開口部が形成されたソルダーレジスト層が設けられている。開口部には、銅層を主体として構成される接続端子が露出しており、接続端子の露出面はめっき層で覆われている。めっき層は、例えば、無電解ニッケルめっき、無電解金めっきを順次施すことにより形成される、ニッケル－金めっき層である。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１１－１１４１２１号公報

【特許文献2】特開２０１３－１１８３０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、特許文献１に記載の配線基板では、実装基板に半田接続される接続端子としての導電層が配線基板の裏面から突出した構造であるため、実装基板に実装した際に、スタンドオフと呼ばれる配線基板と実装基板との間の隙間が生じる。スタンドオフが生じると、配線基板から実装基板への放熱性能が低下し、また、実装傾きが生じるおそれもある。

【0006】

一方、特許文献２に記載の配線基板の場合には、実装基板に接続するための接続端子が多層配線基板の面よりも窪んだ位置にあるので、実装基板に実装する際に半田ボールを必要とする。そのため、半田ボール分の高さが生じて、実装傾きが生じるおそれがある。半田ボールのサイズは窪みのサイズに応じて制約があり、また、半田ボールのサイズが大きくなると、実装基板側の配線にも制約が生じる。

【課題を解決するための手段】

【0007】

本発明の第１の態様による配線基板は、基板主面側に設けられ、半導体素子が接続される素子接続端子と、基板裏面側に設けられた、外部接続用の外部接続端子と、前記素子接続端子と前記外部接続端子とを接続する配線が設けられた基板絶縁層と、を備え、前記外部接続端子は、前記基板絶縁層の裏面側に露出する接続面を有する第１導電層と、前記第１導電層に積層され、前記基板絶縁層内に設けられて前記配線と接続される第２導電層とを有し、前記第１導電層は、外装めっき用金属で形成され、かつ、前記接続面が前記基板絶縁層の裏面と面一である。
本発明の第２の態様による配線基板の製造方法は、基板絶縁層の裏面側に露出する接続面を有し、外装めっき用金属で形成される第１導電層と、前記基板絶縁層内に設けられ、前記第１導電層に積層される第２導電層と、を備える外部接続端子が設けられ、前記接続面が前記基板絶縁層の裏面と面一である配線基板の製造方法であって、前記第１導電層を支持基板上に形成することと、前記第１導電層の上に前記第２導電層を積層形成することと、前記支持基板上に積層形成された前記第１導電層および前記第２導電層を、絶縁部材で封止して前記基板絶縁層を形成することと、前記第１導電層および前記基板絶縁層から前記支持基板を除去して、前記第１導電層および前記基板絶縁層が前記支持基板と接する面を同一面状態で露出させ、前記接続面および前記基板絶縁層の裏面を形成することと、を含む。

【発明の効果】

【0008】

本発明によれば、実装基板に実装したときのスタンドオフ低減を図ることができる。

【図面の簡単な説明】

【0009】

【図1】図１は、本実施の形態の配線基板を用いた半導体装置の断面構造を、模式的に示す図である。

【図2】図２は、スタンドオフを説明する図である。

【図3】図３は、配線基板および半導体装置の製造方法の一例を説明する図である。

【図4】図４は、図３に続く工程を示す図である。

【図5】図５は、図４に続く工程を示す図である。

【図6】図６は、図５に続く工程を示す図である。

【図7】図７は、図６に続く工程を示す図である。

【図8】図８は、アンカー構造を説明する図である。

【図9】図９は、製造方法の変形例１を説明する図である。

【図10】図１０は、図９に続く工程を示す図である。

【図11】図１１は、製造方法の変形例２を説明する図である。

【図12】図１２は、図１１に続く工程を示す図である。

【図13】図１３は、製造方法の変形例３を説明する図である。

【図14】図１４は、製造方法の変形例４を説明する図である。

【発明を実施するための形態】

【0010】

以下、図面を参照して本発明の各実施形態を説明する。なお、以下に示す図面において、各部材の形状や、長さ、幅、厚さなどのサイズ、および長さ、幅、厚さの比率は、発明の構成を明確にするため、適宜、実際とは異なる形状、サイズおよび比率で示されている。従って、図示された各部材の形状、サイズおよび長さ、幅、厚さの比率は、同一部材の同一要素や他の部材の同一要素と対比して斟酌されるべきではない。

【0011】

図１は、半導体装置１の断面構造を模式的に示す図である。半導体装置１は、半導体素子１０ａ，１０ｂと、半導体素子１０ａ，１０ｂが搭載される配線基板２０とを備えている。半導体素子１０ａ，１０ｂは電気的絶縁性の封止樹脂３０によって封止されている。配線基板２０は、層間絶縁層２００に導体配線を設けた基板であり、半導体素子１０ａ，１０ｂの搭載面となる基板主面２１と、基板主面２１とは反対側の基板裏面２２とを有する。

【0012】

図１に示す例では、導体配線は、基板主面側に設けられた素子接続端子２０１と、基板裏面側に設けられた外部接続端子２０２と、素子接続端子２０１と外部接続端子２０２とを接続する層間配線２０３とを含む。半導体素子１０ａ，１０ｂの端子１００を、対応する素子接続端子２０１に半田接続することにより、半導体素子１０ａ，１０ｂが配線基板２０に搭載される。

【0013】

基板裏面側に設けられた外部接続端子２０２は、半導体装置１を実装基板（不図示）に実装するための端子である。外部接続端子２０２は、第２導電層２０２ａと、基板裏面側に露出する第１導電層２０２ｂとを有する二層構造となっており、第１導電層２０２ｂが実装基板の配線に半田接合される。層間絶縁層２００の裏面２００Ｓと、第１導電層２０２ｂの露出している半田接続面２０２Ｓとは同一平面上にあり、基板裏面２２は凹凸の無い面一の面となっている。

【0014】

本実施の形態では、実装基板に半田接続される外部接続端子２０２を、Ｃｕの第２導電層２０２ａと、半田接続面２０２Ｓが形成された第１導電層２０２ｂとの２層構造とし、第１導電層２０２ｂを、半田接合に適した外装めっき用金属で形成するようにした。外装めっき用金属は、半田の濡れ性に優れており、実装基板との適切な半田接合を行うことができる。外装めっき用金属としては、Ａｇ、Ｎｉ、Ｓｎ、Ｐｄ、Ａｕ、Ｔｉ等が用いられる。第１導電層２０２ｂは、これらの金属のいずれかによる導電層としても良いし、複数種類の金属を層状に形成しても良い。例えば、Ａｇ、ＮｉおよびＰｄの３種類を選択し、実装面側からＡｕ層－Ｐｄ層－Ｎｉ層のように第１導電層２０２ｂを構成する。

【0015】

また、特許文献１に記載の配線基板では、例えば、図２（ａ）に示すように外部接続端子２０２の半田接続面２０２Ｓが層間絶縁層２００の裏面から突出するように設けられている。そのため、半導体装置１を実装基板５０に実装した場合（図２（ｂ）参照）に、外部接続端子２０２が突出している分だけ、半導体素子１の裏面と実装基板５０との間の隙間高さであるスタンドオフｈが大きくなってしまう。スタンドオフｈが大きな場合、外部接続端子２０２の数が多い半導体装置１においては、実装基板５０に実装した際に傾きが生じやすい。例えば、半導体素子１０がＬＥＤ素子の場合には、実装基板５０に実装する際に半導体装置１に傾きが生じると、ＬＥＤ素子の光軸が傾いてしまうという問題が生じる。

【0016】

また、特許文献２に記載の配線基板の場合には、例えば、図２（ｃ）に示すように、接続端子４５が層間絶縁層２００の裏面よりも窪んだ位置にあるので、実装基板５０に実装する際に半田ボール５２を必要とする。窪みのサイズに応じて半田ボール５２のサイズを大きくする必要があり、それによって生じるスタンドオフにより実装傾きが生じるおそれがある。また、半田ボール５２のサイズが大きくなると、実装基板５０側の配線５１ａ，５１ｂの配置にも制約が生じる。

【0017】

一方、本実施の形態では、層間絶縁層２００の裏面２００Ｓと、第１導電層２０２ｂの露出している半田接続面２０２Ｓとは同一平面上にあり、基板裏面２２は凹凸の無い面一の面となっているので、スタンドオフをほぼゼロとすることができる。そのため、上述したような基板実装時の半導体装置１の傾きの発生を、防止することができる。また、スタンドオフがほぼゼロであるため、配線基板２０から実装基板５０への放熱性能の向上を図ることができる。また、スタンドオフが小さくなることで、上述したようなＬＥＤ素子の光軸の傾きという不都合が生じるのを防止することができる。

【0018】

次に、図１に示した半導体装置１の製造方法について説明する。図３から図７は、製造方法の一例を示す断面図である。なお、図３から図７では半導体装置１の１個分についての製造工程を示しているが、半導体装置１を形成するための支持基板４０は半導体装置１の１個分よりも大きな基板であり、支持基板４０上には多数の半導体装置１が形成されることになる。また、第１導電層２０２ｂに用いられる金属としては、以下ではＮｉを用いる場合を例に説明する。

【0019】

図３（ａ）に示す工程では、支持基板４０の上面に、上述した第１導電層２０２ｂとなるＮｉめっき層を電解めっきにより形成する。以下では、Ｎｉめっき層も第１導電層２０２ｂと同一の符号２０２ｂで表すことにする。Ｎｉめっき層２０２ｂの厚さは、例えば、１～３μｍ程度とされる。半導体装置１はこの支持基板４０上に形成され、支持基板４０は半導体装置１の裏面側を支持する。最終的には、支持基板４０は半導体装置１から除去される。本実施の形態では、厚さ１００μｍ程度のＣｕ板を支持基板４０に用いているが、支持基板４０の材質および厚さについては、後述するように、除去処理の内容に応じて適宜設定される。

【0020】

図３（ｂ）に示す工程では、Ｎｉめっき層２０２ｂ上の全面にフォトレジスト２１１を形成する。フォトレジスト２１１は、ドライフィルムタイプの感光性レジストフィルムをラミネータでラミネート形成することにより形成される。フォトレジスト２１１の厚さは、第２導電層２０２ａの厚さと同一に設定される。例えば、１０μｍ程度とする。

【0021】

図３（ｃ）に示す工程では、フォトマスク２１２を用いてフォトレジスト２１１を露光する。フォトマスク２１２には、外部接続端子２０２の形状に対応するパターン形状の非透過部２１２ａと、非透過部２１２ａの周囲の透過部２１２ｂとが形成されている。フォトマスク２１２を用いた露光により、フォトレジスト２１１は、透過部２１２ｂに対応する部分２１１ｂが感光する。

【0022】

図３（ｄ）に示す工程では、フォトマスク２１２を除去し、次いで、フォトレジスト２１１の現像処理を行って、フォトレジスト２１１の非感光部分２１１ａを除去する。その結果、フォトレジスト２１１には、外部接続端子２０２の形状に対応するパターン形状の開口部２１１ｃが形成される。

【0023】

図４（ａ）に示す工程では、フォトレジスト２１１の開口部２１１ｃに電解めっきによりＣｕをめっきして、第２導電層２０２ａを形成する。その後、図４（ｂ）の工程において、フォトレジスト２１１の感光部分２１１ｂを除去する。

【0024】

図４（ｃ）に示す工程では、Ｎｉめっき層２０２ｂを、Ｎｉに反応するエッチング液によりエッチングする。エッチング液としては、ＮｉとＣｕとのエッチング選択性に優れたエッチング液、例えば、硫酸水素カリウムを含有するエッチング液等が用いられる。このエッチング処理では、Ｎｉめっき層２０２ｂの上に形成されたＣｕの第２導電層２０２ａがマスクとして機能する。そのため、第２導電層２０２ａと重ならない部分のＮｉめっき層のみがエッチングされ、Ｎｉめっき層による第１導電層２０２ｂが形成される。

【0025】

図４（ｄ）に示す工程では、絶縁フィルムをラミネータでラミネート形成することで、層間絶縁層２００を形成する。その結果、第２導電層２０２ａおよび第１導電層２０２ｂは、層間絶縁層２００で封止される。

【0026】

図５（ａ）に示す工程では、各第２導電層２０２ａ上の層間絶縁層２００に、レーザー装置を用いてビア孔（via hole）２００ａをそれぞれ形成する。図５（ｂ）に示す工程では、図５（ａ）に示した基板の上面側露出面の全体に、すなわち、層間絶縁層２００の上面、ビア孔２００ａの側面およびビア孔２００ａの底部に露出する第２導電層２０２ａの上面に、無電解めっきにより膜厚１μｍ以下程度のＣｕ膜２１２を形成する。

【0027】

図５（ｃ）に示す工程では、図３（ｄ）に示すフォトレジスト２１１の場合と同様の工程で、素子接続端子の形状と同様の開口パターン形状を有するフォトレジスト２２１を形成する。なお、フォトレジスト２２１の厚さは、厚み公差を許容できる程度に素子接続端子より厚く形成することが望ましい。例えば、素子接続端子を１０μｍに設定したときには、１９μｍ程度に設定される。図５（ｂ）に示す基板の上面側の全面にフォトレジスト２２１をラミネート形成し、素子接続端子２０１（図１参照）の形状と同形状の非透過部を有するフォトマスクを用いてフォトレジスト２２１を露光し、現像処理して、素子接続端子２０１の形状と同形状の非感光部分を除去する。その結果、フォトレジスト２２１には、感光部分２２１ｂと、素子接続端子２０１と同形状の開口部２２１ｃとが形成される。

【0028】

図５（ｄ）に示す工程では、Ｃｕ膜２１２を電流路の下地金属として電解めっきを行い、開口部２２１ｃにＣｕ層２１３を形成する。これにより、開口部２２１ｃおよびビア孔２００ａがＣｕめっきによって埋められることになる。

【0029】

図６（ａ）に示す工程では、フォトレジスト２２１を除去する。その結果、Ｃｕ膜２１２とＣｕ層２１３とが露出する。図６（ｂ）に示す工程では、露出しているＣｕ膜２１２およびＣｕ層２１３をエッチングし、Ｃｕ層２１３に覆われていないＣｕ膜２１２を除去する。その結果、層間絶縁層２００上に形成されたＣｕから成る素子接続端子２０１と、ビア孔２００ａ内のＣｕから成る層間配線２０３とが形成される。図６（ｃ）に示す工程では、素子接続端子２０１上に半導体素子１０ａ，１０ｂの端子を接続する。

【0030】

図７（ａ）に示す工程では、半導体素子１０ａ，１０ｂおよび素子接続端子２０１を封止樹脂３０により封止する。図７（ｂ）に示す工程では、Ｃｕに反応するエッチング液により支持基板４０をエッチング除去する。エッチング液としては、ＮｉとＣｕとのエッチング選択性に優れたエッチング液、例えば、硫酸水素カリウムを含有するエッチング液等が用いられる。または、機械研削により支持基板４０を除去しても良い。あるいは、支持基板４０としてガラス基板を使用する場合には、支持基板４０を剥離することにより除去しても良い。

【0031】

図７（ｃ）は、半導体装置１を実装基板５０に実装する工程を示す図である。半導体装置１の半導体素子１０ａは実装基板５０の配線５１ａに接続され、半導体素子１０ｂは実装基板５０の配線５１ｂに接続される。配線５１ａ，５１ｂ上には半田ボール５２が設けられ、配線５１ａ，５１ｂと外部接続端子２０２の第２金属層２０２ｂとが、半田接続される。

【0032】

ところで、図４（ｃ）において、Ｃｕの第２導電層２０２ａをマスクに用いてＮｉめっき層２０２ｂをエッチングした際に、図８（ａ）に示すように、サイドエッチングによって、第２導電層２０２ａと支持基板４０との間のＮｉめっき層２０２ｂの側面２０２０が、内側に（すなわち、第２導電層２０２ａの周側面上よりも第２導電層２０２ａ下部の領域に）窪んだ凹形状（図８（ａ）の符号Ａで示す領域の形状）となる。そのため、次の工程で、第２導電層２０２ａおよび第１導電層２０２ｂを覆うように層間絶縁層２００を形成すると、図８(ｂ)に示すように、層間絶縁層２００が側面２０２０の窪み領域にまで充填されることになる。このように側面２０２０の窪み領域に層間絶縁層２００が充填される構造とすることで、層間絶縁層２００が、外部接続端子２０２を層間絶縁層２００内に止めようとするアンカーとして機能し、外部接続端子２０２がめっき形成による薄膜であったとしても層間絶縁層２００からの脱落等が防止される。

【0033】

（変形例１）
図９および図１０は、製造方法に関する変形例１を説明する図である。変形例１では、上述した図３（ａ）の工程と同様の処理で、支持基板４０の上面にＮｉめっき層２０２ｂを形成した後、図９（ａ）に示す工程を行う。図９（ａ）に示す工程では、Ｎｉめっき層２０２ｂの上面全体に、上述した第１導電層２０２ｂを形成するためのＣｕめっき層を電解めっきにより形成する。以下では、Ｃｕめっき層も第２導電層２０２ａと同一の符号２０２ａで表すことにする。Ｃｕめっき層２０２ａの厚さは、例えば、１０μｍ程度とする。

【0034】

図９（ｂ）に示す工程では、Ｃｕめっき層２０２ａの上面全体にフォトレジスト２３１を形成する。フォトレジスト２３１は、ドライフィルムタイプの感光性レジストフィルムをラミネータでラミネート形成することにより形成される。

【0035】

図９（ｃ）に示す工程では、フォトマスク２３２を用いてフォトレジスト２３１を露光する。フォトマスク２３２には、外部接続端子２０２の形状に対応するパターン形状の透過部２３２ｂと、透過部２３２ｂの周囲の非透過部２３２ａとが形成されている。フォトマスク２３２を用いた露光により、フォトレジスト２３１は、透過部２３２ｂに対応する部分２３１ｂが感光する。

【0036】

図１０（ａ）に示す工程では、図９（ｃ）のフォトマスク２３２を除去し、次いで、フォトレジスト２３１の現像処理を行って、フォトレジスト２３１の非感光部分２３１ａを除去する。その結果、図１０（ａ）に示すように、外部接続端子２０２の形状に対応するレジストパターン２３１ｂが形成される。

【0037】

図１０（ｂ）に示す工程では、レジストパターン２３１ｂをマスクとして、Ｃｕめっき層２０２ａ、Ｎｉめっき層２０２ｂの順にエッチング処理を行う。その結果、レジストパターン２３１ｂが乗っていない部分のＣｕめっき層２０２ａおよびＮｉめっき層２０２ｂが除去され、外部接続端子２０２の第２導電層２０２ａとしてのＣｕめっき層と、外部接続端子２０２の第１導電層２０２ｂとしてのＮｉめっき層とが残る。

【0038】

図１０（ｃ）に示す工程では、レジストパターン２３１ｂを除去する。その結果、図４（ｃ）に示す構成の場合と同様に、支持基板４０上に外部接続端子２０２が形成される。その後、図４（ｄ）～図７（ｂ）に示す工程と同様の処理が行われ、図７（ｂ）に示す半導体装置１が完成する。

【0039】

（変形例２）
図１１および図１２は、製造方法に関する変形例２を説明する図である。図１１（ａ）に示す工程では、支持基板４０上の全面にフォトレジスト２４１を形成する。フォトレジスト２４１は、ドライフィルムタイプの感光性レジストフィルムをラミネータでラミネート形成することにより形成される。フォトレジスト２４１の厚さは、外部接続端子２０２の厚さ、すなわち、第２導電層２０２ａの厚さと第１導電層２０２ｂの厚さとの和に相当する厚さとする。なお、支持基板４０は、上述した実施の形態の場合（図３（ａ））と同様に厚さ１００μｍ程度のＣｕ板とする。

【0040】

図１１（ｂ）に示す工程では、図３（ｃ）に示す工程の場合と同様のフォトマスク２１２を用いて、フォトレジスト２４１を露光する。フォトマスク２１２には、外部接続端子２０２の形状に対応するパターン形状の非透過部２１２ａと、非透過部２１２ａの周囲の透過部２１２ｂとが形成されている。フォトマスク２１２を用いた露光により、フォトレジスト２４１は、透過部２１２ｂに対応する部分２４１ｂが感光する。

【0041】

図１１（ｃ）に示す工程では、フォトマスク２１２を除去し、次いで、フォトレジスト２４１の現像処理を行って、フォトレジスト２４１の非感光部分２４１ａを除去する。 その結果、フォトレジスト２４１に、外部接続端子２０２の形状に対応するパターン形状の開口部２４１ｃが形成される。

【0042】

図１２（ａ）に示す工程では、電解めっきにより開口部２４１ｃ内にＮｉめっき層を形成して、外部接続端子２０２の第１導電層２０２ｂを形成する。Ｎｉめっき層２０２ｂの厚さは、例えば、１～３μｍ程度とされる。図１２（ｂ）に示す工程では、電解めっきにより開口部２４１ｃ内にＣｕめっき層を形成して、外部接続端子２０２の第２導電層２０２ａを形成する。Ｃｕめっき層２０２ａの厚さは、例えば、１０μｍ程度とする。

【0043】

図１２（ｃ）に示す工程では、フォトレジスト２４１を除去する。その結果、図４（ｃ）に示す構成の場合と同様に、Ｎｉの第１導電層２０２ｂにＣｕの第２導電層２０２ａを積層した外部接続端子２０２が、支持基板４０上に形成される。その後、上述した図４（ｄ）～図７（ｂ）に示す工程と同様の処理が行われ、図７（ｂ）に示す半導体装置１が完成する。

【0044】

（変形例３）
図１３は、製造方法に関する変形例３を説明する図である。従来、エレクトロニクスデバイスの配線材料の形成方法として、粒径がナノメーターオーダーの金属粒子を有機溶媒等の分散媒中に分散させた金属インクや金属ペーストを用いて、印刷法により導電性パターンを形成する方法が知られている、変形例３では、外部接続端子２０２の第２導電層２０２ａおよび第１導電層２０２ｂを、印刷法により形成する。

【0045】

図１３（ａ）に示す工程では、Ｎｉ金属粒子を含む金属ペーストの端子パターン２５１を、スクリーン印刷により支持基板４０上に印刷する。なお、端子パターン２５１の厚さは、焼成後の厚さが１～３μｍ程度となるように設定される。図１３（ｂ）に示す工程では、端子パターン２５１を焼成して第１導電層２０２ｂを形成する。

【0046】

図１３（ｃ）に示す工程では、Ｃｕ金属粒子を含む金属ペーストの端子パターン２５２を、スクリーン印刷により第１導電層２０２ｂの上に印刷する。なお、端子パターン２５の厚さは、焼成後の厚さが１０μｍ程度となるように設定される。図１３（ｄ）に示す工程では、端子パターン２５２を焼成して第２導電層２０２ａを形成する。その結果、支持基板４０上に、第２導電層２０２ａと第１導電層２０２ｂとから成る外部接続端子２０２が形成される。その後、上述した図４（ｄ）～図７（ｂ）に示す工程と同様の処理が行われ、図７（ｂ）に示す半導体装置１が完成する。

【0047】

（変形例４）
図１４は、製造方法に関する変形例４を説明する図である。上述した変形例３では、金属ペーストを印刷法で印刷し、その後、焼成することで、外部接続端子２０２の第２導電層２０２ａおよび第１導電層２０２ｂを形成した。変形例４では、図１の素子接続端子２０１および層間配線２０３を、印刷法により形成するようにした。なお、支持基板４０上に外部接続端子２０２の第２導電層２０２ａおよび第１導電層２０２ｂを形成する工程については、上述した実施の形態および変形例１～３のいずれを適用しても良い。

【0048】

図１４（ａ）に示す工程では、外部接続端子２０２が形成された支持基板４０に対して図４（ｄ）および図５（ａ）に示す工程と同様の処理を行う。すなわち、外部接続端子２０２を層間絶縁層２００で封止し、各第２導電層２０２ａ上の層間絶縁層２００に、レーザー装置を用いてビア孔（via hole）２００ａをそれぞれ形成する。

【0049】

図１４（ｂ）に示す工程では、ビア孔２００ａがＣｕ金属粒子を含む金属ペーストで埋められるように、金属ペーストの素子接続端子パターン２５３をスクリーン印刷により印刷する。素子接続端子パターン２５３の厚さ（層間絶縁層２００の上面からの高さ）は、焼成後の厚さが素子接続端子２０１の厚さになるように設定される。

【0050】

図１４（ｃ）に示す工程では、金属ペーストの素子接続端子パターン２５３を焼成して、素子接続端子２０１および層間配線２０３を形成する。その後、上述した図６（ｃ）～図７（ｂ）に示す工程と同様の処理が行われ、図７（ｂ）に示す半導体装置１が完成する。

【0051】

上述した実施の形態および変形例によれば、以下のような効果を奏する。
（１）図１に示すように、配線基板２０は、基板主面２１側に設けられ、半導体素子が接続される素子接続端子２０１と、基板裏面２２側に設けられた、外部接続用の外部接続端子２０２と、素子接続端子２０１と外部接続端子２０２とを接続する配線２０３が設けられた基板絶縁層としての層間絶縁層２００と、を備え、外部接続端子２０２は、基板絶縁層２００の裏面側に露出する半田接続面２０２Ｓを有する第１導電層２０２ｂと、第１導電層２０２ｂに積層され、基板絶縁層２００内に設けられて配線２０３と接続される第２導電層２０２ａとを有し、第１導電層２０２ｂは、外装めっき用金属で形成され、かつ、半田接続面２０２Ｓが層間絶縁層２００の裏面２００Ｓと面一である。

【0052】

図１に記載の構成では、層間絶縁層２００の裏面２００Ｓと、第１導電層２０２ｂの露出している半田接続面２０２Ｓとは同一平面上にあり、基板裏面２２は凹凸の無い面一の面となっているので、スタンドオフをほぼゼロとすることができる。その結果、基板実装時における半導体装置１の傾きの発生を防止すると共に、配線基板２０から実装基板５０への放熱性能の向上を図ることができる。なお、第２導電層２０２ａに用いられる金属は、体積抵抗値が３．０μΩ・cm以下である事が望ましく、例えばＣｕ、Ａｇ等の金属が用いられる。

【0053】

また、外部接続端子２０２の半田接続面２０２Ｓが形成された第１導電層２０２ｂは、外装めっき用金属で形成されているので濡れ性に優れ、また、半田接合領域におけるボイド発生を低減できる。

【0054】

（２）なお、外装めっき用金属には、金属種としてＡｇ、Ｎｉ、Ｓｎ、Ｐｄ、Ａｕ、Ｔｉを含み、第１導電層２０２ｂは、複数の前記金属種のいずれかから成る導電層、または、複数の前記金属種の内の二以上の金属種を層状に積層した導電層である。例えば、Ａｕ、ＮｉおよびＰｄの３種類を選択し、実装面側からＡｕ層－Ｐｄ層－Ｎｉ層のように第１導電層２０２ｂを構成するようにしても良い。例えば、図３（ａ）おいて第１導電層２０２ｂとなる層を形成する場合に、実装面側からＡｕ層、Ｐｄ層、Ｎｉ層を無電解多層めっきにより順に形成する。さらに、第１導電層２０２ｂにＴｉを用いる場合には、半田接合温度における拡散速度がＣｕよりも小さいので、半田喰われや、カーケンダルボイドの発生を抑制することができる。

【0055】

（３）図８（ｂ）に示すように、第１導電層２０２ｂの層側面である側面２０２０は、該第１導電層２０２ｂに積層された第２導電層２０２ａの層側面に対して窪んだ凹面形状であり、前記凹面形状の窪み領域には層間絶縁層２００の一部が充填されている。そのため、側面２０２０の窪み領域に充填された層間絶縁層２００が、外部接続端子２０２を層間絶縁層２００内に係止するアンカーとして機能し、外部接続端子２０２の層間絶縁層２００からの脱落等を防止する。

【0056】

（４）図３～７に示す配線基板の製造方法では、図４（ｃ）のように、第１導電層２０２ｂを支持基板４０上に形成し、第１導電層２０２ｂの上に第２導電層２０２ａを積層形成し、さらに、支持基板４０上に積層形成された第１導電層２０２ｂおよび第２導電層２０２ａを、絶縁部材で封止して層間絶縁層２００を形成する。そして、図７（ｃ）に示すように、第１導電層２０２ｂおよび層間絶縁層２００から支持基板４０を除去することで、第１導電層２０２ｂおよび層間絶縁層２００の支持基板４０と接する面（すなわち、半田接続面２０２Ｓおよび裏面２００Ｓ）が同一面状態で露出する。その結果、半導体装置１を実装基板５０に実装した時のスタンドオフをほぼゼロとすることができる。

【0057】

（５）図３～７に示す配線基板の製造方法では、図３（ａ）のように外装めっき用金属の膜２０２ｂを前記支持基板４０上に形成し、図４（ｂ）のように膜２０２ｂの上に第２導電層２０２ａを形成し、図４（ｃ）のように第２導電層２０２ａをマスクとして膜２０２ｂをエッチングすることにより第１導電層２０２ｂを形成する。

【0058】

（６）図９，１０に示す配線基板の製造方法では、図９（ａ）のように外装めっき用金属の膜２０２ｂを支持基板４０上に形成し、さらに、膜２０２ｂの上に導電層としてのＣｕ膜２０２ａを形成し、図１０（ａ）のように、Ｃｕ膜２０２ａの上に、外部接続端子２０２と同一形状のパターン形状を有するマスク２３１ｂを形成し、図１０（ｂ）のように、マスク２３１ｂを用いて膜２０２ｂおよびＣｕ膜２０２ａをエッチングすることにより、支持基板４０上に第１導電層２０２ｂおよび第２導電層２０２ａを積層状態で形成する。

【0059】

（７）図１１，１２に示す配線基板の製造方法では、図１１（ｃ）のように、支持基板４０上に、外部接続端子２０２と同一形状の開口２４１ｃが形成されたレジスト層２４１を形成し、図１２（ａ）のように、開口２４１ｃ内の支持基板４０上に第１導電層２０２ｂを形成し、図１２（ｂ）のように、第１導電層２０２ｂの上に第２導電層２０２ａを形成する。

【0060】

（８）図１３に示す配線基板の製造方法では、図１３（ａ）のように、Ｎｉ金属粒子を含む金属ペーストまたは金属インクを印刷法により支持基板４０上に印刷して、外部接続端子２０２のパターン形状を有する第１の印刷層である端子パターン２５１を形成し、図１３（ｂ）のように端子パターン２５１を焼成して第１導電層２０２ｂとし、さらに、図１３（ｃ）のように、Ｃｕ金属粒子を含む金属ペーストまたは金属インクを印刷法により第１導電層２０２ｂの上に印刷して、外部接続端子２０２のパターン形状を有する第２の印刷層である端子パターン２５２を形成し、図１３（ｄ）のように端子パターン２５２を焼成して第２導電層２０２ａとする。

【0061】

（９）さらに、好ましい配線基板の製造方法では、支持基板４０は銅の金属板であって、支持基板４０をエッチングにより除去する。

【0062】

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

【符号の説明】

【0063】

１…半導体装置、１０ａ，１０ｂ…半導体素子、２０…配線基板、２１…基板主面、２２…基板裏面、３０…封止樹脂、４０…支持基板、５０…実装基板、２００…層間絶縁層、２０１…素子接続端子、２０２…外部接続端子、２０２ａ…第２導電層、２０２ｂ…第１導電層、２０２Ｓ…半田接続面、２０３…層間配線、２１１，２２１，２３１，２４１…フォトレジスト、２０２０…側面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】