特開2022-158987セラミック電子部品、回路基板構造、およびセラミック電子部品の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022158987
(43)【公開日】2022-10-17
(54)【発明の名称】セラミック電子部品、回路基板構造、およびセラミック電子部品の製造方法
(51)【国際特許分類】
H01G 4/30 20060101AFI20221006BHJP
H01G 2/06 20060101ALI20221006BHJP
H01G 4/224 20060101ALI20221006BHJP
【ＦＩ】
H01G4/30 512
H01G2/06 500
H01G4/30 311Z
H01G4/30 517
H01G4/224 100
H01G4/30 201K
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022037133
(22)【出願日】2022-03-10
(31)【優先権主張番号】P 2021059573
(32)【優先日】2021-03-31
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100109380
【弁理士】
【氏名又は名称】小西 恵
(74)【代理人】
【識別番号】100109036
【弁理士】
【氏名又は名称】永岡 重幸
(72)【発明者】
【氏名】岡田 晏珠
(72)【発明者】
【氏名】天野 美娜
(72)【発明者】
【氏名】福田 貴久
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC09
5E001AD02
5E001AE01
5E001AE02
5E001AE03
5E001AF06
5E001AG01
5E082AA01
5E082AB03
5E082BC33
5E082EE04
5E082EE23
5E082EE35
5E082FF05
5E082FG04
5E082FG15
5E082FG18
5E082FG26
5E082FG46
5E082GG10
5E082GG11
5E082GG28
5E082HH47
5E082JJ03
5E082JJ12
5E082JJ23
(57)【要約】
【課題】セラミック電子部品の信頼性の低下を抑制しながら誘電体層の厚さを低減する。
【解決手段】セラミック電子部品は、誘電体、少なくとも１つの第１の内部電極、および第１の内部電極と第２の内部電極の間に介在する誘電体を介して第１の内部電極上に積層された少なくとも１つの第２の内部電極を有する素体と、第１の外部電極と、第２の外部電極を有する。素体は、上面、下面、一対の側面、第１の端面、および第２の端面を有し、ほぼ直方体の形状を有する。第１の内部電極は第１の端面で露出し、第２の内部電極は第２の端面に露出し、素体の両側面は長手方向に沿って凹状に湾曲し、素体は、端面の幅よりも小さい幅を有する長手方向中央部を有する。第１の外部電極は、第１の端面に形成され、第１の内部電極と電気的に接続され、第２の外部電極は、第２の端面に形成され、第２の内部電極と電気的に接続されている。
【選択図】 図１
【解決手段】セラミック電子部品は、誘電体、少なくとも１つの第１の内部電極、および第１の内部電極と第２の内部電極の間に介在する誘電体を介して第１の内部電極上に積層された少なくとも１つの第２の内部電極を有する素体と、第１の外部電極と、第２の外部電極を有する。素体は、上面、下面、一対の側面、第１の端面、および第２の端面を有し、ほぼ直方体の形状を有する。第１の内部電極は第１の端面で露出し、第２の内部電極は第２の端面に露出し、素体の両側面は長手方向に沿って凹状に湾曲し、素体は、端面の幅よりも小さい幅を有する長手方向中央部を有する。第１の外部電極は、第１の端面に形成され、第１の内部電極と電気的に接続され、第２の外部電極は、第２の端面に形成され、第２の内部電極と電気的に接続されている。
【選択図】 図１
【特許請求の範囲】
【請求項1】
誘電体、少なくとも１つの第１の内部電極、および第１の内部電極と第２の内部電極の間に介在する誘電体を介して前記第１の内部電極上に積層された少なくとも１つの第２の内部電極を有する素体と、
第１の外部電極と、
第２の外部電極を有し、
前記素体は、上面、下面、一対の側面、第１の端面、および第２の端面を有し、それにより、前記素体はほぼ直方体の形状を有し、
前記第１の内部電極は前記第１の端面で露出し、前記第２の内部電極は前記第２の端面で露出し、
前記素体の両側面は長手方向に沿って凹状に湾曲し、前記素体は、前記第１の端面と前記第２の端面の幅よりも小さい幅を有する長手方向中央部を有し、
前記第１の外部電極は、前記第１の端面に形成され、前記第１の内部電極と電気的に接続され、前記第２の外部電極は、前記第２の端面に形成され、前記第２の内部電極と電気的に接続されている
セラミック電子部品。
第１の外部電極と、
第２の外部電極を有し、
前記素体は、上面、下面、一対の側面、第１の端面、および第２の端面を有し、それにより、前記素体はほぼ直方体の形状を有し、
前記第１の内部電極は前記第１の端面で露出し、前記第２の内部電極は前記第２の端面で露出し、
前記素体の両側面は長手方向に沿って凹状に湾曲し、前記素体は、前記第１の端面と前記第２の端面の幅よりも小さい幅を有する長手方向中央部を有し、
前記第１の外部電極は、前記第１の端面に形成され、前記第１の内部電極と電気的に接続され、前記第２の外部電極は、前記第２の端面に形成され、前記第２の内部電極と電気的に接続されている
セラミック電子部品。
【請求項2】
前記素体の両側面は、高さ方向に沿って凹状に湾曲し、各側面は、高さ方向に沿った曲率半径を有し、高さ方向に沿った前記曲率半径は前記素体の前記長手方向中央部で最小であり、端面に向かって増加する
ことを特徴とする請求項１に記載のセラミック電子部品。
ことを特徴とする請求項１に記載のセラミック電子部品。
【請求項3】
前記素体は、０＜（Ｗ３－Ｗ１）／Ｗ３≦０．１５を満たし、Ｗ１は素体の高さ方向の中央における前記長手方向中央部での幅であり、Ｗ３は素体の高さ方向の中央における端面での幅である
ことを特徴とする請求項１または２に記載のセラミック電子部品。
ことを特徴とする請求項１または２に記載のセラミック電子部品。
【請求項4】
前記素体は、０．０４＜（Ｗ３－Ｗ１）／Ｗ３≦０．１２を満たすことを特徴とする請求項３に記載のセラミック電子部品。
【請求項5】
前記素体の前記上面と前記下面は、長手方向に沿って凸状に湾曲し、前記素体の前記長手方向中央部は、端面での厚さよりも大きい厚さを有する
ことを特徴とする請求項１から４のいずれか１項に記載のセラミック電子部品。
ことを特徴とする請求項１から４のいずれか１項に記載のセラミック電子部品。
【請求項6】
前記素体の前記上面と前記下面は幅方向に沿って凸状に湾曲し、前記素体の横方向中央部は、横方向の両側部での厚さよりも大きい厚さを有する
ことを特徴とする請求項１から５のいずれか１項に記載のセラミック電子部品。
ことを特徴とする請求項１から５のいずれか１項に記載のセラミック電子部品。
【請求項7】
前記素体は、３．５≦｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝≦３０を満たし、Ｗ１は素体の高さ方向中央における前記長手方向中央部での幅であり、Ｗ２は両上端および両下端における前記素体の前記長手方向中央部での幅であり、Ｔ１は前記素体の幅方向中央部での前記長手方向中央部での厚さであり、Ｔ２は前記素体の横方向両側部での前記長手方向中央部での厚さである
ことを特徴とする請求項６に記載のセラミック電子部品。
ことを特徴とする請求項６に記載のセラミック電子部品。
【請求項8】
前記素体は、５．５≦｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝≦２０を満たすことを特徴とする請求項７に記載のセラミック電子部品。
【請求項9】
前記セラミック電子部品は、前記素体の上面、前記第１の外部電極および前記第２の外部電極の各々の上面、前記素体の両側面の上部、および前記第１の外部電極および前記第２の外部電極の各々の両側面の上部を覆う封止樹脂層をさらに有することを特徴とする請求項１から８のいずれか１項に記載のセラミック電子部品。
【請求項10】
セラミック電子部品は、０．２５ｍｍから０．４ｍｍの範囲の長さ、０．１２５ｍｍから０．２ｍｍの範囲の幅、および０．１２５ｍｍから０．２ｍｍの範囲の高さを有することを特徴とする請求項１から９のいずれか１項に記載のセラミック電子部品。
【請求項11】
前記第１の内部電極と前記第２の内部電極の間の誘電体は、０．２μｍから０．５μｍの範囲の厚さを有することを特徴とする請求項１から１０のいずれか１項に記載のセラミック電子部品。
【請求項12】
前記素体の前記誘電体は、８０ｎｍから２請求項ｎｍの範囲の平均結晶粒径を有することを特徴とする請求項１から１１のいずれか１項に記載のセラミック電子部品。
【請求項13】
前記第１の内部電極と前記第２の内部電極は、０．２μｍから０．８μｍの範囲の厚さを有することを特徴とする請求項１から１２のいずれか１項に記載のセラミック電子部品。
【請求項14】
セラミック電子部品は、１０μＦから１０００μＦの範囲内の容量を有することを特徴とする請求項１から１３のいずれか１項に記載のセラミック電子部品。
【請求項15】
前記第１の外部電極および前記第２の外部電極の材料の主成分は、Ｎｉであっことを特徴とする請求項１から１４のいずれか１項に記載のセラミック電子部品。
【請求項16】
回路基板と、
前記回路基板に実装された請求項１から１５のいずれか１項に記載のセラミック電子部品を有し、
前記セラミック電子部品は、前記第１の外部電極および前記第２の外部電極に接着されたはんだ層を介して前記回路基板に接続されており、前記第１の外部電極または前記第２の外部電極の端面には、各はんだ層が濡れ上がり、前記素体の前記上面には、各はんだ層が存在しない
ことを特徴とする回路基板構造。
前記回路基板に実装された請求項１から１５のいずれか１項に記載のセラミック電子部品を有し、
前記セラミック電子部品は、前記第１の外部電極および前記第２の外部電極に接着されたはんだ層を介して前記回路基板に接続されており、前記第１の外部電極または前記第２の外部電極の端面には、各はんだ層が濡れ上がり、前記素体の前記上面には、各はんだ層が存在しない
ことを特徴とする回路基板構造。
【請求項17】
誘電体、内部電極、およびカバー層を有し、上面、下面、一対の側面、および一対の端面を有していて、ほぼ直方体の形状を有し、前記内部電極の各々は前記端面の１つで露出し、前記カバー層は前記上面と前記下面を形成しており、前記カバー層は、前記内部電極の材料の収縮温度よりも高い収縮温度を有する材料で形成されている素体を形成すること、
前記素体を焼成すること、
前記素体の長手方向の両端部に配置されて、前記素体の前記上面、前記下面、両側面、および対応する端面を覆う外部電極の下地層を形成すること、および
下地層にそれぞれめっき層を形成することを有する
ことを特徴とするセラミック電子部品の製造方法。
前記素体を焼成すること、
前記素体の長手方向の両端部に配置されて、前記素体の前記上面、前記下面、両側面、および対応する端面を覆う外部電極の下地層を形成すること、および
下地層にそれぞれめっき層を形成することを有する
ことを特徴とするセラミック電子部品の製造方法。
【請求項18】
前記内部電極の材料の収縮温度Ｔａ（℃）と、前記カバー層の材料の収縮温度Ｔｘ（℃）は、１．２０≦Ｔｘ／Ｔａ≦１．８５を満たすことを特徴とする請求項１７に記載の方法。
【請求項19】
前記内部電極の材料の収縮温度Ｔａ（℃）と、前記カバー層の材料の収縮温度Ｔｘ（℃）は、１．３０≦Ｔｘ／Ｔａ≦１．６０を満たすことを特徴とする請求項１８に記載の方法。
【請求項20】
前記内部電極の材料の収縮温度Ｔａ（℃）と、前記カバー層の材料の収縮温度Ｔｘ（℃）は、１．３０≦Ｔｘ／Ｔａ≦１．４０を満たすことを特徴とする請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、セラミック電子部品、回路基板構造、およびセラミック電子部品の製造方法に関する。
【背景技術】
【0002】
電子機器の小型化および高機能化に伴って、より小型で大容量の積層セラミックコンデンサの需要がある。小型で大容量の積層セラミックコンデンサを製造するには、セラミック誘電体層を薄くし、セラミック誘電体層と内部電極層の数を増加させることが考えられる。しかし、この方法では、デラミネーションが発生することがあり、 積層セラミックコンデンサの特性および信頼性が低下を招くことがある。
【0003】
特許文献１は、側面が高さ方向に沿って凹状に湾曲したコンデンサ本体を有し、残留圧縮応力が２５０ＭＰａ以上である積層セラミックコンデンサを開示する。
特許文献２は、セラミック体の積層方向の少なくとも１つの表面が凸状に湾曲した第１湾曲面であり、セラミック本体の積層方向における膨張率が絶対値で５％以上であって、第１湾曲面の曲率半径が５．２ｍｍ以下であるチップ型電子部品を開示する。
特許文献２は、セラミック体の積層方向の少なくとも１つの表面が凸状に湾曲した第１湾曲面であり、セラミック本体の積層方向における膨張率が絶対値で５％以上であって、第１湾曲面の曲率半径が５．２ｍｍ以下であるチップ型電子部品を開示する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００７－１２３８３５号公報
【特許文献2】特開２０１２－０１５５４３号公報
【特許文献3】特開２０１５－６５２８４号公報
【発明の概要】
【0005】
しかしながら、特許文献１および２に開示された構成では、電荷を蓄積する積み重ねられた内部電極の周りの残留応力が大きい。その結果、積層セラミックコンデンサに外部衝撃や電気的負荷が与えられると、積層セラミックコンデンサにクラックが発生し、絶縁抵抗および信頼性が低下する場合がある。
【0006】
そこで本発明は、信頼性の低下を抑制しながら誘電体層の厚さを低減できるセラミック電子部品、セラミック電子部品を有する回路基板構造、およびセラミック電子部品の製造方法を提供することを目的とする。
【0007】
本発明の一態様によれば、誘電体、少なくとも１つの第１の内部電極、および第１の内部電極と第２の内部電極の間に介在する誘電体を介して前記第１の内部電極上に積層された少なくとも１つの第２の内部電極を有する素体と、第１の外部電極と、第２の外部電極を有するセラミック電子部品が提供される。前記素体は、上面、下面、一対の側面、第１の端面、および第２の端面を有し、それにより、前記素体はほぼ直方体の形状を有する。前記第１の内部電極は前記第１の端面で露出し、前記第２の内部電極は前記第２の端面で露出し、前記素体の両側面は長手方向に沿って凹状に湾曲し、前記素体は、前記第１の端面と前記第２の端面の幅よりも小さい幅を有する長手方向中央部を有する。前記第１の外部電極は、前記第１の端面に形成され、前記第１の内部電極と電気的に接続され、前記第２の外部電極は、前記第２の端面に形成され、前記第２の内部電極と電気的に接続されている。
【0008】
前記素体の両側面は、高さ方向に沿って凹状に湾曲してよく、各側面は、高さ方向に沿った曲率半径を有してよく、高さ方向に沿った前記曲率半径は前記素体の前記長手方向中央部で最小であり、端面に向かって増加してよい。
【0009】
前記素体は、０＜（Ｗ３－Ｗ１）／Ｗ３≦０．１５を満たしてよく、ここでＷ１は素体の高さ方向の中央における前記長手方向中央部での幅であり、Ｗ３は素体の高さ方向の中央における端面での幅である。
【0010】
前記素体は、０．０４＜（Ｗ３－Ｗ１）／Ｗ３≦０．１２を満たしてよい。
【0011】
前記素体の前記上面と前記下面は、長手方向に沿って凸状に湾曲してよく、前記素体の前記長手方向中央部は、端面での厚さよりも大きい厚さを有してよい。
【0012】
前記素体の前記上面と前記下面は幅方向に沿って凸状に湾曲してよく、前記素体の横方向中央部は、横方向の両側部での厚さよりも大きい厚さを有してよい。
【0013】
前記素体は、３．５≦｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝≦３０を満たしてよく、ここで、Ｗ１は素体の高さ方向中央における前記長手方向中央部での幅であり、Ｗ２は両上端および両下端における前記素体の前記長手方向中央部での幅であり、Ｔ１は前記素体の幅方向中央部での前記長手方向中央部での厚さであり、Ｔ２は前記素体の横方向両側部での前記長手方向中央部での厚さである。
【0014】
前記素体は、５．５≦｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝≦２０を満たしてよい。
【0015】
セラミック電子部品は、前記素体の上面、前記第１の外部電極および前記第２の外部電極の各々の上面、前記素体の両側面の上部、および前記第１の外部電極および前記第２の外部電極の各々の両側面の上部を覆う封止樹脂層をさらに有してよい。
【0016】
セラミック電子部品は、０．２５ｍｍから０．４ｍｍの範囲の長さ、０．１２５ｍｍから０．２ｍｍの範囲の幅、および０．１２５ｍｍから０．２ｍｍの範囲の高さを有してよい。
【0017】
前記第１の内部電極と前記第２の内部電極の間の誘電体は、０．２μｍから０．５μｍの範囲の厚さを有してよい。
【0018】
前記素体の前記誘電体は、８０ｎｍから２００ｎｍの範囲の平均結晶粒径を有してよい。
【0019】
前記第１の内部電極と前記第２の内部電極は、０．２μｍから０．８μｍの範囲の厚さを有してよい。
【0020】
セラミック電子部品は、１０μＦから１０００μＦの範囲内の容量を有してよい。
【0021】
前記第１の外部電極および前記第２の外部電極の材料の主成分は、Ｎｉであってよい。
【0022】
本発明の他の態様によれば、回路基板構造が提供される。回路基板構造は、回路基板、および前記回路基板に実装されたセラミック電子部品を有し、前記セラミック電子部品は、前記第１の外部電極および前記第２の外部電極に接着されたはんだ層を介して前記回路基板に接続されており、前記第１の外部電極または前記第２の外部電極の端面には、各はんだ層が濡れ上がり、前記素体の前記上面には、各はんだ層が存在しない。
【0023】
本発明の他の態様によれば、セラミック電子部品を製造する方法が提供される。この方法は、誘電体、内部電極、およびカバー層を有し、上面、下面、一対の側面、および一対の端面を有していて、ほぼ直方体の形状を有し、前記内部電極の各々は前記端面の１つで露出し、前記カバー層は前記上面と前記下面を形成しており、前記カバー層は、前記内部電極の材料の収縮温度よりも高い収縮温度を有する材料で形成されている素体を形成すること、前記素体を焼成すること、前記素体の長手方向の両端部に配置されて、前記素体の前記上面、前記下面、両側面、および対応する端面を覆う外部電極の下地層を形成すること、および下地層にそれぞれめっき層を形成することを有する。
【0024】
前記内部電極の材料の収縮温度Ｔａ（℃）と、前記カバー層の材料の収縮温度Ｔｘ（℃）は、１．２０≦Ｔｘ／Ｔａ≦１．８５を満たしてよい。
【0025】
前記内部電極の材料の収縮温度Ｔａ（℃）と、前記カバー層の材料の収縮温度Ｔｘ（℃）は、１．３０≦Ｔｘ／Ｔａ≦１．６０を満たしてよい。
【0026】
前記内部電極の材料の収縮温度Ｔａ（℃）と、前記カバー層の材料の収縮温度Ｔｘ（℃）は、１．３０≦Ｔｘ／Ｔａ≦１．４０を満たしてよい。
【0027】
本発明の態様によれば、信頼性の低下を抑制しつつ、誘電体層の厚さを低減することができる。
【図面の簡単な説明】
【0028】
【図1】本発明の第１実施形態に係る積層セラミックコンデンサを示す斜視図である。
【図5】第１実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。
【図6A】第１実施形態に係る積層セラミックコンデンサの製造方法を説明するための断面図である。
【図7】第１実施形態に係る積層セラミックコンデンサの各材料の温度上昇時の変形と温度との関係を示すグラフである。
【図9】本発明の第３の実施形態に係る積層セラミックコンデンサを回路基板に搭載した構造を示す断面図である。
【図10】本発明の第４実施形態に係るセラミック電子部品を示す斜視図である。
【図11】第１実施形態に係る積層セラミックコンデンサの異なる試料の寸法、クラックの発生、および耐久性の関係を示す表である。
【図12】第１実施形態に係る積層セラミックコンデンサの異なる試料の寸法、クラックの発生、および耐久性の関係を示す表である。
【発明を実施するための形態】
【0029】
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件（使用条件、使用環境等）によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって画定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。
【0030】
第１実施形態
図１は、本発明の第１の実施形態に係る積層セラミックコンデンサを示す斜視図である。図２Ａは、図１の線Ｂ１－Ｂ２に沿って切断された積層セラミックコンデンサの断面図である。図２Ｂは、図１の線Ｂ３－Ｂ４に沿って切断された積層セラミックコンデンサの断面図である。図３は、図１の線Ｃ１－Ｃ２に沿って切断された積層セラミックコンデンサの断面図である。図４は、図１の線Ａ１－Ａ２に沿って切断された積層セラミックコンデンサの断面図である。
図１は、本発明の第１の実施形態に係る積層セラミックコンデンサを示す斜視図である。図２Ａは、図１の線Ｂ１－Ｂ２に沿って切断された積層セラミックコンデンサの断面図である。図２Ｂは、図１の線Ｂ３－Ｂ４に沿って切断された積層セラミックコンデンサの断面図である。図３は、図１の線Ｃ１－Ｃ２に沿って切断された積層セラミックコンデンサの断面図である。図４は、図１の線Ａ１－Ａ２に沿って切断された積層セラミックコンデンサの断面図である。
【0031】
図１、図２Ａ、図２Ｂ、図３、図４に示すように、積層セラミックコンデンサ１Ａは、素体２と、外部電極６Ａ，６Ｂを備える。素体２は、積層体２Ａ、下カバー層５Ａ、および上カバー層５Ｂを備える。積層体２Ａは、内部電極層３Ａと、他の内部電極層３Ｂと、隣り合う内部電極層３Ａ，３Ｂの間に介在する誘電体層４を有する。
図２Ａ、図２Ｂ、図３では、下カバー層５Ａと積層体２Ａの境界、ならびに上カバー層５Ｂと積層体２Ａの境界を点線で示すが、後述する焼成の後、これらの境界は識別できない。
図２Ａ、図２Ｂ、図３では、下カバー層５Ａと積層体２Ａの境界、ならびに上カバー層５Ｂと積層体２Ａの境界を点線で示すが、後述する焼成の後、これらの境界は識別できない。
【0032】
積層体２Ａの下面は下カバー層５Ａで覆われ、積層体２Ａの上面は上カバー層５Ｂで覆われている。内部電極層３Ａ，３Ｂは、それらの間に誘電体層４が介在するように、交互に積層されている。図１、図２Ａ、図２Ｂ、図３では、合計７つの内部電極層３Ａ，３Ｂが積層されている例を示すが、積層される内部電極層３Ａ，３Ｂの数は限定されない。
【0033】
以下の説明では、素体２の端面ＭＡ，ＭＢを鉛直に通過する方向を素体２の長手方向ＤＬと呼ぶことがある。長手方向ＤＬに鉛直で内部電極層３Ａ，３Ｂに平行な方向を素体２の幅方向ＤＷと呼ぶことがある。また、長手方向ＤＬと幅方向ＤＷに直交する方向を素体２の積層方向（高さ方向）ＤＨと呼ぶことがある。
内部電極層３Ａ，３Ｂは、誘電体層４を間に挟むようにして高さ方向ＤＨに積層されている。左端面ＭＡは、長手方向ＤＬにおいて右端面ＭＢの反対側にある。
内部電極層３Ａ，３Ｂは、誘電体層４を間に挟むようにして高さ方向ＤＨに積層されている。左端面ＭＡは、長手方向ＤＬにおいて右端面ＭＢの反対側にある。
【0034】
積層セラミックコンデンサ１Ａは、回路基板に実装され、回路基板に実装された半導体チップに加えられるノイズを除去するなどの目的で使用される。
回路基板とほぼ平行であって互いに反対側にある素体２の一対の面を、上面ＴＳおよび下面ＢＳと呼ぶことがある。また、回路基板にほぼ鉛直であって内部電極層３Ａ，３Ｂが露出していない互いに反対側にある素体２の一対の面を、一対の側面ＳＡ，ＳＢと呼ぶことがある。幅方向ＤＷは、素体２の側面ＳＡ，ＳＢをほぼ鉛直に通過する。
明細書において、用語、「上面」、「下面」、「側面」、「高さ」、「厚さ」、「幅」等は、理解を容易にするために使用され、回路基板への実装時の積層セラミックコンデンサ１Ａの姿勢を限定する意図ではない。
回路基板とほぼ平行であって互いに反対側にある素体２の一対の面を、上面ＴＳおよび下面ＢＳと呼ぶことがある。また、回路基板にほぼ鉛直であって内部電極層３Ａ，３Ｂが露出していない互いに反対側にある素体２の一対の面を、一対の側面ＳＡ，ＳＢと呼ぶことがある。幅方向ＤＷは、素体２の側面ＳＡ，ＳＢをほぼ鉛直に通過する。
明細書において、用語、「上面」、「下面」、「側面」、「高さ」、「厚さ」、「幅」等は、理解を容易にするために使用され、回路基板への実装時の積層セラミックコンデンサ１Ａの姿勢を限定する意図ではない。
【0035】
図４に示すように、素体２の側面ＳＡ，ＳＢは、長手方向ＤＬに沿って凹状に湾曲しており、素体２は、長手方向ＤＬにおいて、幅Ｗ１が端面ＭＡ，ＭＢにおける幅Ｗ３よりも小さい中央部Ｃ１を有する。これは、長手方向ＤＬにおける中央部Ｃ１の少なくともいずれかの部分が、長手方向ＤＬにおける他の部分と比較して、同じ高さレベルで幅を比較した場合に、最も幅が狭いということを意味する。
図示された実施形態では、素体２の側面ＳＡ，ＳＢの間隔（素体２の幅）は、端面ＭＡ，ＭＢから中央部Ｃ１の側面ＳＡ，ＳＢの点Ｑ１，Ｑ１’に向かって、徐々に小さくなる。各側面は、素体２の長手方向ＤＬにおける中央に位置して幅方向ＤＷに沿って通過する図４に示す素体２の中心線Ｃｅ１を中心に線対称であってよい。
長手方向中央部Ｃ１は、例えば、長手方向ＤＬにおいて素体２を（２Ｎ＋１）等分した場合の、長手方向ＤＬにおける素体２の中間部として定義される。Ｎは正の整数である。例えば、長手方向ＤＬにおいて素体２を３等分した場合の、長手方向ＤＬにおける素体２の中間部を長手方向中央部Ｃ１であると定義する。
図示された実施形態では、素体２の側面ＳＡ，ＳＢの間隔（素体２の幅）は、端面ＭＡ，ＭＢから中央部Ｃ１の側面ＳＡ，ＳＢの点Ｑ１，Ｑ１’に向かって、徐々に小さくなる。各側面は、素体２の長手方向ＤＬにおける中央に位置して幅方向ＤＷに沿って通過する図４に示す素体２の中心線Ｃｅ１を中心に線対称であってよい。
長手方向中央部Ｃ１は、例えば、長手方向ＤＬにおいて素体２を（２Ｎ＋１）等分した場合の、長手方向ＤＬにおける素体２の中間部として定義される。Ｎは正の整数である。例えば、長手方向ＤＬにおいて素体２を３等分した場合の、長手方向ＤＬにおける素体２の中間部を長手方向中央部Ｃ１であると定義する。
【0036】
図２Ａおよび図２Ｂに示すように、素体２の側面ＳＡ，ＳＢは高さ方向ＤＨに沿って凹状に湾曲しており、素体２は、高さ方向ＤＨにおいて、他の部分における幅よりも幅が小さい中央部ＣＡ３,ＣＢ３を有する。各側面は、素体２の高さ方向ＤＨにおける中央に位置して幅方向ＤＷに沿って通過する図２Ａおよび図２Ｂに示す素体２の中心線Ｃｅ２，Ｃｅ３を中心に線対称であってよい。
図２Ａと図２Ｂを比較すると理解できるように、高さ方向ＤＨに沿った各側面の曲率半径は、長手方向中央部Ｃ１で最小であり、素体２の長手方向両端部に向かって徐々に大きくなってよい。図４における上記の点Ｑ１，Ｑ１’は、高さ方向ＤＨに沿った各側面の曲率半径が最小となる長手方向ＤＬにおける点であり、長手方向中央部Ｃ１の範囲内に位置する。各側面の高さ方向ＤＨに沿った凹状の形状も、図４に示す素体２の中心線Ｃｅ１を中心に線対称であってよい。
図２Ａと図２Ｂを比較すると理解できるように、高さ方向ＤＨに沿った各側面の曲率半径は、長手方向中央部Ｃ１で最小であり、素体２の長手方向両端部に向かって徐々に大きくなってよい。図４における上記の点Ｑ１，Ｑ１’は、高さ方向ＤＨに沿った各側面の曲率半径が最小となる長手方向ＤＬにおける点であり、長手方向中央部Ｃ１の範囲内に位置する。各側面の高さ方向ＤＨに沿った凹状の形状も、図４に示す素体２の中心線Ｃｅ１を中心に線対称であってよい。
【0037】
図２Ｂに示すように、素体２の中央部Ｃ１の幅Ｗ１は、正確には、高さ方向ＤＨにおける中央部での長手方向中央部Ｃ１での幅であると定義される。図２Ａに示すように、素体２の端面ＭＡ，ＭＢにおける幅Ｗ３は、正確には、高さ方向ＤＨにおける中央部での端面ＭＡ，ＭＢにおける幅であると定義される。
後述するように、０＜（Ｗ３－Ｗ１）／Ｗ３≦０．１５であることが好ましく、０．０４＜（Ｗ３－Ｗ１）／Ｗ３≦０．１２であることがさらに好ましい。
後述するように、０＜（Ｗ３－Ｗ１）／Ｗ３≦０．１５であることが好ましく、０．０４＜（Ｗ３－Ｗ１）／Ｗ３≦０．１２であることがさらに好ましい。
【0038】
図３に示すように、素体２の上面ＴＳおよび下面ＢＳは、長手方向ＤＬに沿って凸状に湾曲しており、素体２は、長手方向ＤＬにおいて、厚さ（高さ）Ｔ１が端面ＭＡ，ＭＢにおける厚さ（高さ）Ｔ３よりも大きい中央部Ｃ２を有する。これは、長手方向ＤＬにおける中央部Ｃ２の少なくともいずれかの部分が、長手方向ＤＬにおける他の部分と比較して、同じ垂直面で厚さを比較した場合に、最も厚いことを意味する。
図示された実施形態では、素体２の上面ＴＳと下面ＢＳの間隔（素体２の厚さ）は、端面ＭＡ，ＭＢから長手方向の中心に向かって徐々に大きくなる。
長手方向中央部Ｃ２は、例えば、長手方向ＤＬにおいて素体２を（２Ｎ＋１）等分した場合の、長手方向ＤＬにおける素体２の中間部として定義される。Ｎは正の整数である。例えば、長手方向ＤＬにおいて素体２を３等分した場合の、長手方向ＤＬにおける素体２の中間部を長手方向中央部Ｃ２であると定義する。中央部Ｃ２は中央部Ｃ１と一致してもしなくてよい。
図示された実施形態では、素体２の上面ＴＳと下面ＢＳの間隔（素体２の厚さ）は、端面ＭＡ，ＭＢから長手方向の中心に向かって徐々に大きくなる。
長手方向中央部Ｃ２は、例えば、長手方向ＤＬにおいて素体２を（２Ｎ＋１）等分した場合の、長手方向ＤＬにおける素体２の中間部として定義される。Ｎは正の整数である。例えば、長手方向ＤＬにおいて素体２を３等分した場合の、長手方向ＤＬにおける素体２の中間部を長手方向中央部Ｃ２であると定義する。中央部Ｃ２は中央部Ｃ１と一致してもしなくてよい。
【0039】
上記から明らかなように、素体２は、長手方向ＤＬに沿って凸状に湾曲した上面ＴＳと下面ＢＳを有し、端面ＭＡ，ＭＢよりも厚い中央部Ｃ２を有する。上面および下面の各々は、素体２の長手方向ＤＬにおける中央に位置して高さ方向ＤＨに沿って通過する図３に示す素体２の中心線Ｃｅ４を中心に線対称であってよい。
図３の断面では、素体２の最も厚い部分は中央部Ｃ２に位置する。
図３の断面では、素体２の最も厚い部分は中央部Ｃ２に位置する。
【0040】
図２Ａおよび図２Ｂにおいて、端面ＭＡ，ＭＢに平行な素体２の断面において、素体２の長手方向ＤＬの両端における高さ方向ＤＨの中央部を中央部ＣＡ３と呼ぶことにする。そして、素体２の長手方向ＤＬの中央における高さ方向ＤＨの中央部を中央部ＣＢ３と呼ぶことにする。また、端面ＭＡ，ＭＢに平行な素体２の断面において、素体２の長手方向ＤＬの両端における幅方向ＤＷの中央部を中央部ＣＡ４と呼び、素体２の長手方向ＤＬの中央における幅方向ＤＷの中央部を中央部ＣＢ４と呼ぶことにする。
素体２の側面ＳＡ，ＳＢは長手方向ＤＬに沿って凹状に湾曲しているので（素体２の長手方向中央部の幅Ｗ１が長手方向端部の幅Ｗ３よりも小さいので）、素体２の長手方向中央部での高さ方向中央部ＣＢ３での幅は、素体２の長手方向端部での高さ方向中央部ＣＡ３での幅よりも小さい。これは、長手方向中央部での高さ方向ＤＨにおける中央部ＣＢ３の少なくともいずれかの部分が、長手方向ＤＬにおける他の部分と比較して、同じ高さレベル、例えば、中間の高さレベルで幅を比較した場合に、最も狭いことを意味する。
高さ方向中央部ＣＢ３は、例えば、高さ方向ＤＨにおいて素体２を（２Ｎ＋１）等分した場合の、高さ方向ＤＨにおける素体２の中間部として定義される。Ｎは正の整数である。例えば、高さ方向ＤＨにおいて素体２を３等分する場合の、高さ方向ＤＨにおける素体２の中間部を高さ方向中央部ＣＢ３であると定義する。
素体２の側面ＳＡ，ＳＢは長手方向ＤＬに沿って凹状に湾曲しているので（素体２の長手方向中央部の幅Ｗ１が長手方向端部の幅Ｗ３よりも小さいので）、素体２の長手方向中央部での高さ方向中央部ＣＢ３での幅は、素体２の長手方向端部での高さ方向中央部ＣＡ３での幅よりも小さい。これは、長手方向中央部での高さ方向ＤＨにおける中央部ＣＢ３の少なくともいずれかの部分が、長手方向ＤＬにおける他の部分と比較して、同じ高さレベル、例えば、中間の高さレベルで幅を比較した場合に、最も狭いことを意味する。
高さ方向中央部ＣＢ３は、例えば、高さ方向ＤＨにおいて素体２を（２Ｎ＋１）等分した場合の、高さ方向ＤＨにおける素体２の中間部として定義される。Ｎは正の整数である。例えば、高さ方向ＤＨにおいて素体２を３等分する場合の、高さ方向ＤＨにおける素体２の中間部を高さ方向中央部ＣＢ３であると定義する。
【0041】
素体２の上面ＴＳと下面ＢＳが長手方向ＤＬに沿って凸状に湾曲しているので（素体２の長手方向中央部の厚さＴ１が長手方向両端部の厚さＴ３よりも大きいので）、素体２の長手方向中央部での横方向中央部ＣＢ４での厚さは、素体２の長手方向端部での横方向中央部ＣＡ４での厚さよりも大きい。これは、長手方向中央部での幅方向ＤＷにおける中央部ＣＢ４の少なくともいずれかの部分が、長手方向ＤＬにおける他の部分と比較して、同じ横方向位置、例えば幅方向ＤＷの中間で厚さを比較した場合に、最も厚いことを意味する。
横方向中央部ＣＢ４は、例えば、幅方向ＤＷにおいて素体２を（２Ｎ＋１）等分した場合に、幅方向ＤＷにおける素体２の中央部と定義される。Ｎは正の整数である。例えば、幅方向ＤＷで素体２を３等分した場合の幅方向ＤＷにおける素体２の中間部として、高さ方向中央部ＣＢ３が定義されている。
横方向中央部ＣＢ４は、例えば、幅方向ＤＷにおいて素体２を（２Ｎ＋１）等分した場合に、幅方向ＤＷにおける素体２の中央部と定義される。Ｎは正の整数である。例えば、幅方向ＤＷで素体２を３等分した場合の幅方向ＤＷにおける素体２の中間部として、高さ方向中央部ＣＢ３が定義されている。
【0042】
図２Ａおよび図２Ｂに示すように、素体２は、幅方向ＤＷに沿って凸状に湾曲した上面ＴＳおよび下面ＢＳを有しており、素体２の横方向の両側部よりも厚い横方向中央部ＣＡ４およびＣＢ４を有する。上面および下面の各々は、幅方向ＤＷにおける素体２の中央部に位置して高さ方向ＤＨに沿って通過する図２Ａおよび図２Ｂに示す素体２の中心線Ｃｅ５，Ｃｅ６を中心に線対称であってよい。
図２Ａと図２Ｂを比較すると理解できるように、幅方向ＤＷに沿った上面および下面の各々の曲率半径は、長手方向中央部Ｃ１またはＣ２で最小であり、素体２の長手方向両端部に向かって徐々に大きくなってよい。図４における上記の点Ｑ１，Ｑ１’は、幅方向ＤＷに沿った上面および下面の曲率半径が最小となる長手方向ＤＬにおける点であり、長手方向中央部Ｃ１またはＣ２の範囲内に位置する。幅方向ＤＷに沿った凸状の形状も、図４に示す素体２の中心線Ｃｅ１を中心に線対称であってよい。
図２Ａと図２Ｂを比較すると理解できるように、幅方向ＤＷに沿った上面および下面の各々の曲率半径は、長手方向中央部Ｃ１またはＣ２で最小であり、素体２の長手方向両端部に向かって徐々に大きくなってよい。図４における上記の点Ｑ１，Ｑ１’は、幅方向ＤＷに沿った上面および下面の曲率半径が最小となる長手方向ＤＬにおける点であり、長手方向中央部Ｃ１またはＣ２の範囲内に位置する。幅方向ＤＷに沿った凸状の形状も、図４に示す素体２の中心線Ｃｅ１を中心に線対称であってよい。
【0043】
図２Ｂに示すように、素体２の長手方向中央部Ｃ１またはＣ２における厚さＴ１は、正確には、素体２の長手方向中央部Ｃ１またはＣ２における断面での幅方向ＤＷにおける中央部ＣＢ４での厚さであると定義される。素体２の長手方向中央部Ｃ１またはＣ２における断面での幅方向ＤＷにおける素体２の両側部での厚さを、厚さＴ２と呼ぶ。素体２の長手方向中央部Ｃ１またはＣ２における幅Ｗ１は、正確には、素体２の長手方向中央部Ｃ１またはＣ２における断面での高さ方向ＤＨの中央部ＣＢ３での幅であると定義される。素体２の長手方向中央部Ｃ１またはＣ２における断面での高さ方向ＤＨの両上端および両下端での幅を、幅Ｗ２と呼ぶ。
３．５≦｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝≦３０であることが好ましく、５．５≦｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝≦２０であることがさらに好ましい。
３．５≦｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝≦３０であることが好ましく、５．５≦｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝≦２０であることがさらに好ましい。
【0044】
図２Ａ、図２Ｂ、図３、図４に示す素体２の輪郭は、図２Ａ、２Ｂ、３、４の断面に沿って切断して得られた切断面を観察し、その切断面を研磨することで確認することができる。また、素体２の上記寸法は、それらの切断面で測定することによって確認することができる。
【0045】
外部電極６Ａ，６Ｂは、素体２の反対側の端部にそれぞれ配置されているので、外部電極６Ａ，６Ｂは、長手方向ＤＬにおいて互いに間隔をおいて（分離して）配置されている。外部電極６Ａ，６Ｂの各々は、素体２の上面ＴＳ、下面ＢＳ、側面ＳＡ，ＳＢ，および対応する端面ＭＡまたはＭＢを連続的に覆っている。
【0046】
図３に示すように、積層体２Ａでは、長手方向ＤＬにおいて、内部電極層３Ａ，３Ｂが異なる位置に交互に配置されている。内部電極層３Ａは内部電極層３Ｂよりも素体２の左端面ＭＡに近く配置されてよく、内部電極層３Ｂは内部電極層３Ａよりも素体２の右端面ＭＢに近く配置されてよい。
内部電極層３Ａの左端は、左端面ＭＡにおいて誘電体層４の左端で露出しており、外部電極６Ａに接続されている。内部電極層３Ｂの右端は、右端面ＭＢにおいて誘電体層４の右端で露出しており、外部電極６Ｂと接続されている。
一方、図４に示すように、幅方向ＤＷでは、内部電極層３Ａ，３Ｂの側面は誘電体層４を形成する誘電体材料で覆われている。幅方向ＤＷでは、内部電極層３Ａの両側は、内部電極層３Ｂの両側と一致していてよい。
したがって、素体２は、誘電体材料で作られて、幅方向ＤＷにおいて内部電極層３Ａ，３Ｂを覆うサイドマージン部１０を有する。素体２は、素体２のそれぞれの稜線に沿って面取りされていてよい。
内部電極層３Ａの左端は、左端面ＭＡにおいて誘電体層４の左端で露出しており、外部電極６Ａに接続されている。内部電極層３Ｂの右端は、右端面ＭＢにおいて誘電体層４の右端で露出しており、外部電極６Ｂと接続されている。
一方、図４に示すように、幅方向ＤＷでは、内部電極層３Ａ，３Ｂの側面は誘電体層４を形成する誘電体材料で覆われている。幅方向ＤＷでは、内部電極層３Ａの両側は、内部電極層３Ｂの両側と一致していてよい。
したがって、素体２は、誘電体材料で作られて、幅方向ＤＷにおいて内部電極層３Ａ，３Ｂを覆うサイドマージン部１０を有する。素体２は、素体２のそれぞれの稜線に沿って面取りされていてよい。
【0047】
内部電極層３Ａ，３Ｂの厚さは、０．２μｍから０．８μｍの範囲内であってよい。
内部電極層３Ａ，３Ｂの材料の主成分は、例えば、Ｃｕ（銅）、Ｆｅ（鉄）、Ｚｎ（亜鉛）、Ｓｎ（スズ）、Ｎｉ（ニッケル）。Ｔｉ（チタン）、Ａｇ（銀）、Ａｕ（金）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｔａ（タンタル）、Ｗ（タングステン）などの金属であってよいし、これらの金属のうち少なくとも１つを含む合金であってよい。内部電極層３Ａ，３Ｂの材料の主成分は、ＮｉまたはＣｕであることが好ましい。
内部電極層３Ａ，３Ｂの材料の主成分は、例えば、Ｃｕ（銅）、Ｆｅ（鉄）、Ｚｎ（亜鉛）、Ｓｎ（スズ）、Ｎｉ（ニッケル）。Ｔｉ（チタン）、Ａｇ（銀）、Ａｕ（金）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｔａ（タンタル）、Ｗ（タングステン）などの金属であってよいし、これらの金属のうち少なくとも１つを含む合金であってよい。内部電極層３Ａ，３Ｂの材料の主成分は、ＮｉまたはＣｕであることが好ましい。
【0048】
誘電体層４の厚さは、０．２μｍ～０．５μｍの範囲であってよい。誘電体層４に含まれる誘電体の平均結晶粒径は、８０ｎｍから２００ｎｍの範囲内であってよい。
誘電体層４に用いられる材料の主成分は、例えば、ペロブスカイト構造を有するセラミック材料であってよい。主成分は、５０ａｔ％以上の割合で含まれていてよい。誘電体層４のセラミック材料は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウム、チタン酸ジルコン酸バリウムカルシウム、または酸化チタンであってよい。
誘電体層４に用いられる材料の主成分は、例えば、ペロブスカイト構造を有するセラミック材料であってよい。主成分は、５０ａｔ％以上の割合で含まれていてよい。誘電体層４のセラミック材料は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウム、チタン酸ジルコン酸バリウムカルシウム、または酸化チタンであってよい。
【0049】
下カバー層５Ａおよび上カバー層５Ｂの材料の主成分は、例えば、セラミック材料であってよい。下カバー層５Ａおよび上カバー層５Ｂのセラミック材料の主成分は、誘電体層４のセラミック材料の主成分と同じであってよい。
【0050】
素体２の上面ＴＳと下面ＢＳの凸状に湾曲した形状と、素体２の側面ＳＡ，ＳＢの凹状に湾曲した形状は、素体２に作用する内部応力の分布によって得ることができる。これは、後述する素体２の焼成時に、積層体２Ａ（図２Ａ、図３参照）の収縮温度と、カバー層５Ａ，５Ｂの収縮温度との差によって生じる。この差を大きくすると、素体２に発生する内部応力も大きくなるため、凸型形状および凹型形状の曲率も大きくなる。
カバー層５Ａ，５Ｂの収縮温度を変化させるには、カバー層５Ａ，５Ｂに含まれる誘電体すなわちセラミック材料の結晶粒径を変化させてよいし、カバー層５Ａ，５Ｂの材料に含まれるガラス相の添加物（例えば、Ｓｉ）の量を変化させてもよいし、カバー層５Ａ，５Ｂの材料に混入するバインダーの量を変化させてよい。
カバー層５Ａ，５Ｂの収縮温度を変化させるには、カバー層５Ａ，５Ｂに含まれる誘電体すなわちセラミック材料の結晶粒径を変化させてよいし、カバー層５Ａ，５Ｂの材料に含まれるガラス相の添加物（例えば、Ｓｉ）の量を変化させてもよいし、カバー層５Ａ，５Ｂの材料に混入するバインダーの量を変化させてよい。
【0051】
外部電極６Ａ，６Ｂの材料の主成分は、例えば、Ｃｕ，Ｆｅ，Ｚｎ，Ａｌ，Ｎｉ，Ｐｔ，Ｐｄ，Ａｇ，Ａｕ，Ｓｎなどの金属であってよいし、これらの金属のうち少なくとも１つを含む合金であってよい。外部電極６Ａ，６Ｂ用の材料の主成分は、内部電極３Ａ，３Ｂとの電気的接続性の観点から、Ｎｉであることが好ましい。
【0052】
図６Ｉに示すように、外部電極６Ａ，６Ｂの各々は、素体２上に形成された導電層としての下地層７と、下地層７上に形成されためっき層９を有する。
外部電極６Ａ，６Ｂの下地層７は、素体２の互いに反対側にある端部にそれぞれ配置されており、外部電極６Ａ，６Ｂの下地層７は、長手方向ＤＬにおいて互いに間隔をおいて（分離して）配置されている。外部電極６Ａ，６Ｂの各々の下地層７は、素体２の上面ＴＳと下面ＢＳ，側面ＳＡ，ＳＢ，および対応する端面ＭＡまたはＭＢを連続的に覆う。
外部電極６Ａ，６Ｂの下地層７は、素体２の互いに反対側にある端部にそれぞれ配置されており、外部電極６Ａ，６Ｂの下地層７は、長手方向ＤＬにおいて互いに間隔をおいて（分離して）配置されている。外部電極６Ａ，６Ｂの各々の下地層７は、素体２の上面ＴＳと下面ＢＳ，側面ＳＡ，ＳＢ，および対応する端面ＭＡまたはＭＢを連続的に覆う。
【0053】
下地層７の導電材料は、例えば、Ｃｕ，Ｆｅ，Ｚｎ，Ａｌ，Ｎｉ，Ｐｔ，Ｐｄ，Ａｇ，Ａｕ，Ｓｎなどの金属であってよいし、これらの金属のうち少なくとも１つを含む合金であってよい。また、下地層７は、金属に分散した共材の粒子をさらに含んでよい。ここで、「粒子」とは、個々の小粒子だけでなく、後述する焼成ステップ後の複数の小粒子の組み合わせで形成されるブロックも含む意味である。共材は、下地層７に島状に分散することで、素体２と下地層７の熱膨張率の差を小さくし、下地層７に発生する熱応力を緩和する。共材は、例えば、誘電体層４の主成分であるセラミック成分である。また、下地層７は、ガラス成分を含んでもよい。下地層７に含まれるガラス成分は、下地層７を緻密化することができる。ガラス成分は、例えば、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）、Ｃａ（カルシウム）、Ｚｎ、Ａｌ、Ｓｉ（ケイ素）、Ｂ（ホウ素）等の酸化物であってよい。
【0054】
下地層７は、金属を含む導電性ペーストの焼結体で形成されていることが好ましい。これにより、素体２と下地層７との密着性を確保しつつ、下地層７を厚くすることが可能となるので、外部電極６Ａ，６Ｂの強度が確保され、下地層７と内部電極層３Ａ，３Ｂの導電性が確保される。
【0055】
外部電極６Ａ，６Ｂの各々のめっき層９は、対応する下地層７を連続的に覆う。めっき層９は、対応する下地層７を介して内部電極層３Ａまたは３Ｂと電気的に接続されている。また、外部電極６Ａ，６Ｂの各々のめっき層９は、はんだを介して回路基板上の電極と電気的に接続されている。
【0056】
めっき層９の材料の主成分は、例えば、Ｃｕ，Ｆｅ，Ｚｎ，Ａｌ，Ｎｉ，Ｐｔ，Ｐｄ，Ａｇ，Ａｕ，Ｓｎなどの金属であってよいし、これらの金属のうち少なくとも１つを含む合金であってよい。めっき層９は、単一の金属成分の単層であっても、異なる金属成分の複数層であってよい。
外部電極６Ａ，６Ｂの各々のめっき層９は、例えば、下地層７の上に形成されたＣｕめっき層、Ｃｕめっき層の上に形成されたＮｉめっき層、Ｎｉめっき層の上に形成されたＳｎめっき層からなる３層構造を有してよい。Ｃｕめっき層は、めっき層９と下地層７との密着性を向上させ、Ｎｉめっき層は、外部電極６Ａ，６Ｂのはんだ付け時の耐熱性を向上させることができる。Ｓｎめっき層は、めっき層９に対するはんだの濡れ性を向上させることができる。
外部電極６Ａ，６Ｂの各々のめっき層９は、例えば、下地層７の上に形成されたＣｕめっき層、Ｃｕめっき層の上に形成されたＮｉめっき層、Ｎｉめっき層の上に形成されたＳｎめっき層からなる３層構造を有してよい。Ｃｕめっき層は、めっき層９と下地層７との密着性を向上させ、Ｎｉめっき層は、外部電極６Ａ，６Ｂのはんだ付け時の耐熱性を向上させることができる。Ｓｎめっき層は、めっき層９に対するはんだの濡れ性を向上させることができる。
【0057】
実施形態では、図４に示すように、素体２の側面ＳＡ，ＳＢが長手方向ＤＬに沿って凹状に湾曲しているため、積層体２Ａ（図２Ａ，２Ｂ参照）において、特に、下カバー層５Ａと積層体２Ａの境界、上カバー層５Ｂと積層体２Ａの境界付近の領域ＲＥ（図２Ａ、２Ｂでは仮想線で表示）において発生する局所的な残留応力を緩和することができる。これにより、カバー層５Ａ，５Ｂが積層体２Ａから分離しにくくなり、素体２のクラック、機械的強度の低下、絶縁抵抗の低下、信頼性の低下を防ぐことができる。カバー層５Ａ，５Ｂが積層体２Ａから分離する現象をデラミネーションと呼ぶ。
【0058】
また、カバー層５Ａ，５Ｂに含まれる誘電体（セラミック）材料の結晶粒径、カバー層５Ａ，５Ｂに含まれるガラス相の添加物の量および／またはバインダーの量を調整することにより、素体２の上面ＴＳと下面ＢＳの凸状湾曲形状と、素体２の側面ＳＡ，ＳＢの凹状湾曲形状を得ることができる。これにより、素体２を焼成した後に、凸状湾曲形状や凹状湾曲形状を得るための加工を行う必要がなくなり、素体２のコスト上昇を抑制することができる。
【0059】
積層セラミックコンデンサ１Ａの外形サイズは、日本工業規格（ＪＩＳ）の「０２０１」（長さ＝０．２５ｍｍ、幅＝０．１２５ｍｍ、高さ＝０．１２５ｍｍ）からＪＩＳの「３２２５」（長さ＝３．２ｍｍ、幅＝２．５ｍｍ、高さ＝２．５ｍｍ）までの範囲にあることが好ましい。また、外形サイズは、ＪＩＳの「０２０１」から「０４０２」（長さ＝０．４ｍｍ、幅＝０．２ｍｍ、高さ＝０．２ｍｍ）の範囲であることがさらに好ましい。上記の寸法値は設計値であり、実際の製品は寸法公差を含む寸法値を有する。積層セラミックコンデンサ１Ａの外形サイズが「０２０１」～「０４０２」の範囲にある場合、積層セラミックコンデンサ１Ａを高い容量で小型化することができる。
【0060】
積層セラミックコンデンサ１Ａの容量は、１０μＦ～１０００μＦの範囲であることが好ましい。積層セラミックコンデンサ１Ａの容量は、４７０μＦ～１０００μＦの範囲内であることがさらに好ましい。積層セラミックコンデンサ１Ａの容量が４７０μＦから１０００μＦの範囲にある場合には、積層セラミックコンデンサ１Ａを小型化することができ、電源回路の平滑用コンデンサとして使用することができ、リップル電流を効果的に低減することができる。
【0061】
図５は、第１実施形態に係る積層セラミックコンデンサの製造方法の一例を示すフローチャートである。図６Ａ～６Ｉは、第１実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。図６Ｃから図６Ｉは、説明のために、３つの内部電極層３Ａと３つの内部電極層３Ｂのみを、誘電体層４が間に介在するような方法で交互に積層したものを示す。
【0062】
図５のステップＳ１（混合ステップ）では、誘電体材料粉末に分散剤および成形助剤としての有機バインダーおよび有機溶剤を添加し、粉砕・混合してスラリーを生成する。誘電体材料粉末としては、例えば、セラミック粉末を含む。誘電体材料粉末は、添加物を含んでよい。添加物は、例えば、Ｍｇ（マグネシウム）、Ｍｎ（マンガン）、Ｖ（バナジウム）、Ｃｒ（クロム）、Ｙ（イットリウム）、Ｓｍ（サマリウム）、Ｅｕ（ユーロピウム）、Ｇｄ（カドミウム）、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｈｏ（ホルミウム）、Ｅｒ（エルビウム）、Ｔｍ（ツリウム）、Ｙｂ（イッテルビウム）、Ｃｏ（コバルト）、Ｎｉ、Ｌｉ（リチウム）、Ｂ、Ｎａ（ナトリウム）、Ｋ（カリウム）、Ｓｉのいずれかの酸化物、またはガラスであってよい。有機バインダーは、例えば、ポリビニルブチラール樹脂またはポリビニルアセタール樹脂である。また、有機溶剤は、例えば、エタノールまたはトルエンである。
【0063】
次に、図５のステップＳ２（スラリー塗布ステップ）では、図６Ａに示すように、グリーンシート２４を製造する。具体的には、セラミック粉末を含むスラリーを、シート状のキャリアフィルム上に塗布し、乾燥させることで、グリーンシート２４を製造する。キャリアフィルムは、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルムである。スラリーの塗布は、例えば、ドクターブレード法、ダイコーター法、グラビアコーター法などを用いて行うことができる。ステップＳ２を繰り返して、複数のグリーンシート２４を用意する。
【0064】
次に、図５のステップＳ３（電極印刷ステップ）では、図６Ｂに示すように、ステップＳ１で用意したグリーンシートのうち、図２Ｂに示す内部電極層３Ａまたは３Ｂを配置すべきグリーンシート２４の各々に、内部電極層となる導電性ペーストを所定のパターンで塗布し、グリーンシート２４上に内部電極パターン２３を形成する。ステップＳ３では、グリーンシート２４の長手方向に内部電極パターン２３が互いに離れるようにして、１枚のグリーンシート２４上に複数の内部電極パターン２３を形成してもよい。
内部電極層用の導電性ペーストは、内部電極層３Ａ，３Ｂの材料として用いられる金属の粉末を含む。例えば、内部電極層３Ａ，３Ｂの材料として使用される金属がＮｉである場合、内部電極層用の導電性ペーストはＮｉの粉末を含む。また、内部電極層用の導電性ペーストは、バインダー、溶剤、および必要に応じて助剤を含む。内部電極層用の導電性ペーストは、共材として、誘電体層４の材料の主成分と同じ組成の主成分を有するセラミック材料を含んでよい。
内部電極層用の導電性ペーストの塗布は、スクリーン印刷法、インクジェット印刷法、グラビア印刷法などを用いて行ってよい。したがって、ステップＳ３は、電極印刷ステップと呼んでよい。このようにして、内部電極パターン２３が形成されたグリーンシート２４が複数用意される。
内部電極層用の導電性ペーストは、内部電極層３Ａ，３Ｂの材料として用いられる金属の粉末を含む。例えば、内部電極層３Ａ，３Ｂの材料として使用される金属がＮｉである場合、内部電極層用の導電性ペーストはＮｉの粉末を含む。また、内部電極層用の導電性ペーストは、バインダー、溶剤、および必要に応じて助剤を含む。内部電極層用の導電性ペーストは、共材として、誘電体層４の材料の主成分と同じ組成の主成分を有するセラミック材料を含んでよい。
内部電極層用の導電性ペーストの塗布は、スクリーン印刷法、インクジェット印刷法、グラビア印刷法などを用いて行ってよい。したがって、ステップＳ３は、電極印刷ステップと呼んでよい。このようにして、内部電極パターン２３が形成されたグリーンシート２４が複数用意される。
【0065】
次に、図５のステップＳ４（積層ステップ）では、図６Ｃに示すように。内部電極パターン２３が形成されたグリーンシート２４と、内部電極パターン２３が形成されていないグリーンシート２５Ａ，２５Ｂとを、所定の順序で積層して、グリーンシートのブロック３０を作成する。内部電極パターン２３が形成されていないグリーンシート２５Ａ，２５Ｂが外層（下カバー層５Ａ，上カバー層５Ｂ）として使用される。
内部電極パターン２３Ａまたは２３Ｂを有するグリーンシート２４は、２つのグループに分類される。内部電極パターン２３Ａ（内部電極層３Ａを形成する）を有するグリーンシート２４と、内部電極パターン２３Ｂ（内部電極層３Ｂを形成する）を有するグリーンシート２４である。内部電極パターン２３Ａを有するグリーンシート２４と、内部電極パターン２３Ｂを有するグリーンシート２４とが、積層方向に交互に積層されている。グリーンシート２４の内部電極パターン２３Ａと次のグリーンシート２４の内部電極パターン２３Ｂが交互にグリーンシート２４の長手方向にずれるように積層されている。
さらに、グリーンシートブロック３０には、３種類の部分が定義されている。具体的には、グリーンシートブロック３０は、内部電極パターン２３Ａのみが積層方向に積層されている部分と、内部電極パターン２３Ａと２３Ｂとが積層方向に交互に積層されている部分と、内部電極パターン２３Ｂのみが積層方向に積層されている部分を有する。
内部電極パターン２３Ａまたは２３Ｂを有するグリーンシート２４は、２つのグループに分類される。内部電極パターン２３Ａ（内部電極層３Ａを形成する）を有するグリーンシート２４と、内部電極パターン２３Ｂ（内部電極層３Ｂを形成する）を有するグリーンシート２４である。内部電極パターン２３Ａを有するグリーンシート２４と、内部電極パターン２３Ｂを有するグリーンシート２４とが、積層方向に交互に積層されている。グリーンシート２４の内部電極パターン２３Ａと次のグリーンシート２４の内部電極パターン２３Ｂが交互にグリーンシート２４の長手方向にずれるように積層されている。
さらに、グリーンシートブロック３０には、３種類の部分が定義されている。具体的には、グリーンシートブロック３０は、内部電極パターン２３Ａのみが積層方向に積層されている部分と、内部電極パターン２３Ａと２３Ｂとが積層方向に交互に積層されている部分と、内部電極パターン２３Ｂのみが積層方向に積層されている部分を有する。
【0066】
下カバー層５Ａと上カバー層５Ｂのためのグリーンシート２５Ａ，２５Ｂは、内部電極パターン２３が形成されたグリーンシート２４よりも厚い。
上記のように、カバー層５Ａ，５Ｂの収縮温度を変化させるためには、カバー層５Ａ，５Ｂに含まれる誘電体（セラミック）材料の結晶粒径を変化させてよいし、カバー層５Ａ，５Ｂ用の材料に含まれるガラス相の添加物の量（例えばＳｉ）の量を変化させてもよいし、カバー層５Ａ，５Ｂの材料に混入するバインダーの量を変化させてよい。
グリーンシート２５Ａ，２５Ｂに含まれる誘電体粉末の平均結晶粒径が、グリーンシート２４に含まれる誘電体粉末の平均結晶粒径よりも大きい場合には、焼成時にカバー層５Ａ，５Ｂの収縮温度を積層体２Ａの収縮温度よりも高いように調整することができる。
グリーンシート２５Ａ，２５Ｂに含まれる誘電体粉末中のガラス相の添加物の量を増やせば、焼成時にカバー層５Ａ，５Ｂの収縮温度を低くなるように調整することができる。
グリーンシート２５Ａ，２５Ｂに含まれる誘電体粉末中のバインダー量を増やせば、焼成前のグリーンシート２５Ａ，２５Ｂ内の誘電体粒子間の距離が大きくなるため、焼成時の誘電体粒子の固化を遅くすることができる。これにより、焼成時にカバー層５Ａ，５Ｂの収縮温度が積層体２Ａの収縮温度よりも高くなる。
上記のように、カバー層５Ａ，５Ｂの収縮温度を変化させるためには、カバー層５Ａ，５Ｂに含まれる誘電体（セラミック）材料の結晶粒径を変化させてよいし、カバー層５Ａ，５Ｂ用の材料に含まれるガラス相の添加物の量（例えばＳｉ）の量を変化させてもよいし、カバー層５Ａ，５Ｂの材料に混入するバインダーの量を変化させてよい。
グリーンシート２５Ａ，２５Ｂに含まれる誘電体粉末の平均結晶粒径が、グリーンシート２４に含まれる誘電体粉末の平均結晶粒径よりも大きい場合には、焼成時にカバー層５Ａ，５Ｂの収縮温度を積層体２Ａの収縮温度よりも高いように調整することができる。
グリーンシート２５Ａ，２５Ｂに含まれる誘電体粉末中のガラス相の添加物の量を増やせば、焼成時にカバー層５Ａ，５Ｂの収縮温度を低くなるように調整することができる。
グリーンシート２５Ａ，２５Ｂに含まれる誘電体粉末中のバインダー量を増やせば、焼成前のグリーンシート２５Ａ，２５Ｂ内の誘電体粒子間の距離が大きくなるため、焼成時の誘電体粒子の固化を遅くすることができる。これにより、焼成時にカバー層５Ａ，５Ｂの収縮温度が積層体２Ａの収縮温度よりも高くなる。
【0067】
次に、図５のステップＳ５（圧着ステップ）において、図６Ｄに示すように、図５のステップＳ４の積層ステップで得られた積層体ブロック３０を、グリーンシート２４、２５Ａ、２５Ｂが加圧接合されるように加圧する。積層体ブロック３０の加圧は、例えば、樹脂フィルムで囲まれた積層体ブロック３０を静水圧で加圧することで行ってよい。
【0068】
図５（切断ステップ）のステップＳ６では、図６Ｅに示すように、加圧された積層体ブロック３０は、複数の直方体の素体に分離されるように切断される。各素体は６つの表面を有する。積層体ブロック３０の切断は、複数の縦の点線２７で示されるように、内部電極パターン２３Ａのみが積層方向に積層された部分と、内部電極パターン２３Ｂのみが積層方向に積層されている部分とで行われる。積層体ブロック３０の切断は、例えば、ブレードダイシングなどの方法で行うことができる。
【0069】
得られた素体２’は、図６Ｆに拡大して示されている。図６Ｆに示されるように、内部電極層３Ａ，３Ｂは、個々の素体２’の各々において、誘電体層４がそれらの間に介在するように、交互に積層されている。内部電極層３Ａは各素体２’の一方の端面ＭＡで露出しており、内部電極層３Ｂは各素体２’の他方の端面ＭＢで露出している。
下カバー層５Ａと上カバー層５Ｂが各素体２’に形成されている。
下カバー層５Ａと上カバー層５Ｂが各素体２’に形成されている。
【0070】
次に、図５のステップＳ７（バインダー除去ステップ）では、図５のステップＳ６で分離された各素体２’に含まれるバインダーが除去される。バインダーの除去は、例えば、素体２’をＮ２雰囲気中で約３５０℃に加熱することによって行われる。
【0071】
次に、図５のステップＳ８（下地層用ペーストを塗布するステップ）では、図６Ｇに示すように。下地層用の導電性ペースト７’を、ステップＳ７でバインダーが除去された各素体２の両端面ＭＡ，ＭＢに塗布し、両端面ＭＡ，ＭＢに隣接する残りの４面（上面、下面、両側面）にも塗布する。下地層用の導電性ペースト７’の塗布には、例えば、ディッピング法を用いることができる。その後、導電性ペースト７’を乾燥させる。
下地層用導電性ペースト７’は、下地層７の導電性材料として用いられる金属の粉末またはフィラーを含む。例えば、下地層７の導電性材料として用いられる金属がＮｉである場合、下地層用導電性ペースト７’は、Ｎｉの粉末またはフィラーを含む。また、下地層用導電性ペースト７’は、共材として、例えば誘電体層４の共材の主成分であるセラミック成分を含む。下地層用導電性ペースト７’には、共材として、例えば、チタン酸バリウムを主成分とする酸化物セラミックの粒子（例えば、Ｄ５０粒径が０．１μｍ～４μｍ）が混合されている。下地層用導電性ペースト７’は、さらにバインダーと溶剤を含む。
ただし、下地層用の導電性ペースト７’は、素体２を焼成した（ステップＳ９）後に塗布して焼成してよい。この場合、導電性ペースト７’は、例えば、Ｎ２雰囲気で７８０℃の温度で１０分～３０分程度焼成してよい。
下地層用導電性ペースト７’は、下地層７の導電性材料として用いられる金属の粉末またはフィラーを含む。例えば、下地層７の導電性材料として用いられる金属がＮｉである場合、下地層用導電性ペースト７’は、Ｎｉの粉末またはフィラーを含む。また、下地層用導電性ペースト７’は、共材として、例えば誘電体層４の共材の主成分であるセラミック成分を含む。下地層用導電性ペースト７’には、共材として、例えば、チタン酸バリウムを主成分とする酸化物セラミックの粒子（例えば、Ｄ５０粒径が０．１μｍ～４μｍ）が混合されている。下地層用導電性ペースト７’は、さらにバインダーと溶剤を含む。
ただし、下地層用の導電性ペースト７’は、素体２を焼成した（ステップＳ９）後に塗布して焼成してよい。この場合、導電性ペースト７’は、例えば、Ｎ２雰囲気で７８０℃の温度で１０分～３０分程度焼成してよい。
【0072】
次に、図５のステップＳ９（焼成ステップ）では、図６Ｈに示すように、ステップＳ８で下地層７のための導電性ペーストが塗布された素体２は、内部電極層３Ａ，３Ｂが各素体２の誘電体層４と一体化し、下地層７が素体２と一体化するように焼成ステップを行う。素体２および導電性ペースト７’の焼成は、例えば、焼成炉において、１０００℃～１４００℃の温度範囲で、１０分～２時間行われる。
内部電極層３Ａ，３Ｂの材料として、ＮｉやＣｕなどの卑金属を用いる場合には焼成ステップは、内部電極層３Ａ，３Ｂの酸化を防ぐために、焼成炉内を還元雰囲気にして行ってよい。
上記のように、焼成ステップでは、積層体２Ａの収縮温度とカバー層５Ａ，５Ｂの収縮温度が異なるため、素体２の位置に応じて内部応力が変化し、素体２の上面ＴＳと下面ＢＳは凸状に湾曲し、素体２の側面ＳＡ，ＳＢは凹状に湾曲する。
焼成ステップでは、素体２の誘電体材料に含まれる一部の酸化物成分が減少しうるため、焼成ステップの後に再酸化ステップを行ってよい。また、再酸化ステップは、Ｎ２雰囲気中で、６００℃～１０００℃の温度範囲で行ってよい。
内部電極層３Ａ，３Ｂの材料として、ＮｉやＣｕなどの卑金属を用いる場合には焼成ステップは、内部電極層３Ａ，３Ｂの酸化を防ぐために、焼成炉内を還元雰囲気にして行ってよい。
上記のように、焼成ステップでは、積層体２Ａの収縮温度とカバー層５Ａ，５Ｂの収縮温度が異なるため、素体２の位置に応じて内部応力が変化し、素体２の上面ＴＳと下面ＢＳは凸状に湾曲し、素体２の側面ＳＡ，ＳＢは凹状に湾曲する。
焼成ステップでは、素体２の誘電体材料に含まれる一部の酸化物成分が減少しうるため、焼成ステップの後に再酸化ステップを行ってよい。また、再酸化ステップは、Ｎ２雰囲気中で、６００℃～１０００℃の温度範囲で行ってよい。
【0073】
次に、図５のステップＳ１０（めっき層形成ステップ）では、図６Ｉに示すように、下地層７上にめっき層９を形成する。めっき層９を形成する際には、例えば、Ｃｕめっき層、Ｎｉめっき層、Ｓｎめっき層を順次形成してよい。めっき層の形成は、下地層７が形成された素体２をバレルに収容し、バレル内のメッキ液に浸し、バレルを回転させながら通電することで行うことができる。
【0074】
図７は、昇温時の第１実施形態に係る積層セラミックコンデンサ１Ａの材料の変形と温度の関係を示す。
図７は、積層セラミックコンデンサ１Ａの材料のＴｈｅｒｍａｌ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ（ＴＭＡ）によって得られた。
グラフでは、曲線Ｍ１が積層体２Ａの内部電極層３Ａ，３Ｂの材料の熱収縮挙動に対応し、曲線Ｍ２～Ｍ４がカバー層５Ａ，５Ｂの異なる材料の熱収縮挙動を示している。
各々の曲線に示されているように、温度の上昇に伴い収縮率が大幅に増加する。収縮が開始する温度を収縮開始温度、収縮が終了する温度を収縮終了温度と呼ぶことができる。
また、収縮率が最大となる温度（曲線の傾斜角が最大となる温度）を収縮温度と呼ぶことができる。曲線Ｍ１では、内部電極層３Ａ，３Ｂの材料の収縮温度はＴａ（℃）である。曲線Ｍ３では、カバー層５Ａ，５Ｂの材料の収縮温度はＴｘ（℃）である。
図７は、積層セラミックコンデンサ１Ａの材料のＴｈｅｒｍａｌ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ（ＴＭＡ）によって得られた。
グラフでは、曲線Ｍ１が積層体２Ａの内部電極層３Ａ，３Ｂの材料の熱収縮挙動に対応し、曲線Ｍ２～Ｍ４がカバー層５Ａ，５Ｂの異なる材料の熱収縮挙動を示している。
各々の曲線に示されているように、温度の上昇に伴い収縮率が大幅に増加する。収縮が開始する温度を収縮開始温度、収縮が終了する温度を収縮終了温度と呼ぶことができる。
また、収縮率が最大となる温度（曲線の傾斜角が最大となる温度）を収縮温度と呼ぶことができる。曲線Ｍ１では、内部電極層３Ａ，３Ｂの材料の収縮温度はＴａ（℃）である。曲線Ｍ３では、カバー層５Ａ，５Ｂの材料の収縮温度はＴｘ（℃）である。
【0075】
カバー層５Ａ，５Ｂの収縮温度は、内部電極層３Ａ，３Ｂの収縮温度よりも高いため、内部電極層３Ａ，３Ｂは、カバー層５Ａ，５Ｂが収縮し始める前に収縮し始める。内部電極層３Ａ，３Ｂの収縮は主に幅方向ＤＷで起こるため、図２Ａ，２Ｂに示すように、素体２の側面ＳＡ，ＳＢは高さ方向ＤＨに沿って凹状に湾曲するよう変形し、このため、積層体２Ａの内側部分が大きく圧縮される。圧縮内部応力により、要素本体２の上面ＴＳおよび下面ＢＳが幅方向ＤＷに沿って凸状に湾曲し、圧縮内部応力自体が解放される。
カバー層５Ａ，５Ｂの収縮温度が内部電極層３Ａ，３Ｂの収縮温度に比べて非常に高い場合、内部電極層３Ａ，３Ｂは、カバー層５Ａ，５Ｂの変形に比べて早く収縮し、積層体２Ａ内の応力が増加する。この結果，素体２の外面の凹状の湾曲と凸状の湾曲が大きくなる。
カバー層５Ａ，５Ｂの収縮温度が内部電極層３Ａ，３Ｂの収縮温度に比べて非常に高い場合、内部電極層３Ａ，３Ｂは、カバー層５Ａ，５Ｂの変形に比べて早く収縮し、積層体２Ａ内の応力が増加する。この結果，素体２の外面の凹状の湾曲と凸状の湾曲が大きくなる。
【0076】
しかし、素体２内の応力が高すぎると、素体２の機械的および／または電気的な疲労に対する耐久性が低下し、積層セラミックコンデンサ１Ａの信頼性が低下することになる。
一方、カバー層５Ａ，５Ｂの収縮温度と内部電極層３Ａ，３Ｂの収縮温度が近すぎると、積層体２Ａとカバー層５Ａ，５Ｂの間にデラミネーションが発生しやすい。
発明者は、積層セラミックコンデンサ１Ａの異なる試料のデラミネーションの発生と信頼性を確認する実験を行った。表１は、各試料の内部電極層３Ａ，３Ｂの材料の収縮温度Ｔａ（℃）と、カバー層５Ａ，５Ｂの材料の収縮温度Ｔｘ（℃）を示す。これらの試料は異なるＴＡと異なるＴｘを持つ。収縮温度Ｔａ，ＴｂはＴＭＡによって得られる。
ＴＭＡの条件は、昇温速度１０℃／分、雰囲気は窒素（９９％）と水素（１％）の混合ガスとした。
試料の信頼性は、試料の耐久性試験（ＨＡＬＴ（高加速寿命試験））によって確認した。
一方、カバー層５Ａ，５Ｂの収縮温度と内部電極層３Ａ，３Ｂの収縮温度が近すぎると、積層体２Ａとカバー層５Ａ，５Ｂの間にデラミネーションが発生しやすい。
発明者は、積層セラミックコンデンサ１Ａの異なる試料のデラミネーションの発生と信頼性を確認する実験を行った。表１は、各試料の内部電極層３Ａ，３Ｂの材料の収縮温度Ｔａ（℃）と、カバー層５Ａ，５Ｂの材料の収縮温度Ｔｘ（℃）を示す。これらの試料は異なるＴＡと異なるＴｘを持つ。収縮温度Ｔａ，ＴｂはＴＭＡによって得られる。
ＴＭＡの条件は、昇温速度１０℃／分、雰囲気は窒素（９９％）と水素（１％）の混合ガスとした。
試料の信頼性は、試料の耐久性試験（ＨＡＬＴ（高加速寿命試験））によって確認した。
【0077】
【表1】
【0078】
試料１では、焼成ステップの後にデラミネーションが発生したが、問題のないレベルであった。製造後の耐久性試験では良好な結果が得られた。
試料２では、焼成ステップの後にデラミネーションが発生したが、問題ないレベルであった。製造後の耐久性試験では良好な結果が得られた。
試料３では、焼成ステップの後にデラミネーションがほとんど発生しなかった。製造後の耐久性試験では良好な結果が得られた。
試料４では、焼成ステップの後にデラミネーションがまったく発生しなかった。製造後の耐久性試験では良好な結果が得られた。
試料５では、焼成ステップの後にデラミネーションがほとんど発生しなかった。製造後の耐久性試験では良好な結果が得られた。
試料６では、焼成ステップの後にデラミネーションがまったく発生しなかった。製造後の耐久性試験では良好な結果が得られた。
試料７では、焼成ステップの後にデラミネーションがまったく発生しなかった。製造後の耐久性試験では良好な結果が得られた。
試料８では、焼成ステップの後に問題のあるデラミネーションが発生した。製造後の耐久性試験では不十分な結果を得た。
試料９では、焼成ステップの後に問題のあるデラミネーションが発生した。製造後の耐久性試験では良好な結果が得られた。
上記の実験結果から、１．２０≦Ｔｘ／Ｔａ≦１．８５であることが好ましく、１．３０≦Ｔｘ／Ｔａ≦１．６０であることがさらに好ましい。また、１．３０≦Ｔｘ／Ｔａ≦１．４０であることがさらに好ましい。
試料２では、焼成ステップの後にデラミネーションが発生したが、問題ないレベルであった。製造後の耐久性試験では良好な結果が得られた。
試料３では、焼成ステップの後にデラミネーションがほとんど発生しなかった。製造後の耐久性試験では良好な結果が得られた。
試料４では、焼成ステップの後にデラミネーションがまったく発生しなかった。製造後の耐久性試験では良好な結果が得られた。
試料５では、焼成ステップの後にデラミネーションがほとんど発生しなかった。製造後の耐久性試験では良好な結果が得られた。
試料６では、焼成ステップの後にデラミネーションがまったく発生しなかった。製造後の耐久性試験では良好な結果が得られた。
試料７では、焼成ステップの後にデラミネーションがまったく発生しなかった。製造後の耐久性試験では良好な結果が得られた。
試料８では、焼成ステップの後に問題のあるデラミネーションが発生した。製造後の耐久性試験では不十分な結果を得た。
試料９では、焼成ステップの後に問題のあるデラミネーションが発生した。製造後の耐久性試験では良好な結果が得られた。
上記の実験結果から、１．２０≦Ｔｘ／Ｔａ≦１．８５であることが好ましく、１．３０≦Ｔｘ／Ｔａ≦１．６０であることがさらに好ましい。また、１．３０≦Ｔｘ／Ｔａ≦１．４０であることがさらに好ましい。
【0079】
上述したように、図４に示すように、素体２の側面ＳＡ，ＳＢは、長手方向ＤＬに沿って凹状に湾曲している。図３に示すように、素体２の上面ＴＳと下面ＢＳは、長手方向ＤＬに沿って凸状に湾曲している。図２Ａおよび２Ｂに示すように、側面ＳＡ，ＳＢは高さ方向ＤＨに沿って凹状に湾曲し、上面ＴＳおよび下面ＢＳは幅方向ＤＷに沿って凸状に湾曲している。
【0080】
素体２の上面ＴＳ、下面ＢＳ、および側面ＳＡ，ＳＢの好ましい形状は、（ｉ）カバー層５Ａ，５Ｂに含まれる誘電体（セラミック）材料の結晶粒径、（ｉｉ）カバー層５Ａ，５Ｂの材料に含まれるガラス相の添加物の量、および（ｉｉｉ）カバー層５Ａ，５Ｂに含まれる誘電体粉末に混入されるバインダーの量の少なくとも１つを調整することによって得ることができる。
（ｉ）カバー層５Ａ，５Ｂに含まれる誘電体材料の結晶粒径を大きくすれば、焼成時のカバー層５Ａ，５Ｂの収縮開始温度を上げることができ、このため、長手方向ＤＬに沿って凹状に湾曲している側面ＳＡ，ＳＢ（図４参照）の凹状湾曲量を大きくすることができる。
（ｉｉ）カバー層５Ａ，５Ｂに含まれる誘電体材料の粉末に添加されるガラス相の添加物の量を増やすと、焼成時のカバー層５Ａ，５Ｂの収縮開始温度と収縮温度を下げることができ、このため、長手方向ＤＬに沿って凹状に湾曲している側面ＳＡ，ＳＢ（図４参照）の凹状湾曲量を減少させることができる。
（ｉｉｉ）カバー層５Ａ，５Ｂに含まれる誘電体粉末に混入されるバインダーの量を増やせば、焼成時のカバー層５Ａ，５Ｂの収縮開始温度を上げることができ、このため、長手方向ＤＬに沿って凹状に湾曲している側面ＳＡ，ＳＢ（図４参照）の凹状湾曲量を大きくすることができ、長手方向ＤＬに沿って凸状に湾曲している上面ＴＳと下面ＢＳ（図３参照）の凸状の湾曲量を大きくすることができる。
（ｉ）カバー層５Ａ，５Ｂに含まれる誘電体材料の結晶粒径を大きくすれば、焼成時のカバー層５Ａ，５Ｂの収縮開始温度を上げることができ、このため、長手方向ＤＬに沿って凹状に湾曲している側面ＳＡ，ＳＢ（図４参照）の凹状湾曲量を大きくすることができる。
（ｉｉ）カバー層５Ａ，５Ｂに含まれる誘電体材料の粉末に添加されるガラス相の添加物の量を増やすと、焼成時のカバー層５Ａ，５Ｂの収縮開始温度と収縮温度を下げることができ、このため、長手方向ＤＬに沿って凹状に湾曲している側面ＳＡ，ＳＢ（図４参照）の凹状湾曲量を減少させることができる。
（ｉｉｉ）カバー層５Ａ，５Ｂに含まれる誘電体粉末に混入されるバインダーの量を増やせば、焼成時のカバー層５Ａ，５Ｂの収縮開始温度を上げることができ、このため、長手方向ＤＬに沿って凹状に湾曲している側面ＳＡ，ＳＢ（図４参照）の凹状湾曲量を大きくすることができ、長手方向ＤＬに沿って凸状に湾曲している上面ＴＳと下面ＢＳ（図３参照）の凸状の湾曲量を大きくすることができる。
【0081】
第２実施形態
図８Ａは、図２Ａと同様のやり方で切断された本発明の第２実施形態に係る積層セラミックコンデンサ１Ｂの断面図である。図８Ｂは、図２Ｂと同様のやり方で切断された第２実施形態に係る積層セラミックコンデンサ１Ｂの断面図である。図８Ｃは、図４と同様のやり方で切断された第２実施形態に係る積層セラミックコンデンサ１Ｂの断面図である。
図８Ａ～８Ｃに示すように、積層セラミックコンデンサ１Ｂは、素体２と外部電極６Ａ，６Ｂに加えて、封止樹脂層８を有する。積層セラミックコンデンサ１Ｂは、封止樹脂層８を除いて、積層セラミックコンデンサ１Ａと同じである。
図８Ａは、図２Ａと同様のやり方で切断された本発明の第２実施形態に係る積層セラミックコンデンサ１Ｂの断面図である。図８Ｂは、図２Ｂと同様のやり方で切断された第２実施形態に係る積層セラミックコンデンサ１Ｂの断面図である。図８Ｃは、図４と同様のやり方で切断された第２実施形態に係る積層セラミックコンデンサ１Ｂの断面図である。
図８Ａ～８Ｃに示すように、積層セラミックコンデンサ１Ｂは、素体２と外部電極６Ａ，６Ｂに加えて、封止樹脂層８を有する。積層セラミックコンデンサ１Ｂは、封止樹脂層８を除いて、積層セラミックコンデンサ１Ａと同じである。
【0082】
封止樹脂層８は、素体２の上面ＴＳ、外部電極６Ａ，６Ｂの各々の上面、素体２の側面ＳＡ，ＳＢの上部、および外部電極６Ａ，６Ｂの各々の側面の上部を覆う。封止樹脂層８は、回路基板上の電極と電気的に接続された外部電極６Ａ，６Ｂの下面を除いて、積層セラミックコンデンサ１Ｂの全体を覆ってよい。
樹脂層８は、熱可塑性樹脂、熱硬化性樹脂、紫外線硬化性樹脂などで形成されてよい。樹脂層８の材料は、スプレーで塗布してよいし、ディッピングで塗布してよい。
樹脂層８は、熱可塑性樹脂、熱硬化性樹脂、紫外線硬化性樹脂などで形成されてよい。樹脂層８の材料は、スプレーで塗布してよいし、ディッピングで塗布してよい。
【0083】
素体２と外部電極６Ａ，６Ｂに樹脂層８を塗布することで、素体２内の電荷蓄積部への水分の浸入を防ぎ、耐衝撃性を向上させることができ、積層セラミックコンデンサ１Ｂの信頼性を向上させることができる。また、外部電極６Ａ，６Ｂと回路基板上の電極とを接続するはんだを用いて、積層セラミックコンデンサ１Ｂを回路基板に実装する場合、封止樹脂層８は、外部電極６Ａ，６Ｂの上面まではんだが濡れ上がるのを防ぐことができる。これにより、基板への実装後に積層セラミックコンデンサ１Ｂの高さが高くなるのを防ぐことができる。
【0084】
図８Ａ，８Ｂに示すように、素体２の側面ＳＡ，ＳＢは、高さ方向ＤＨに沿って凹状に湾曲している。したがって、硬化前の樹脂が側面ＳＡ，ＳＢに沿って落下することを防ぐことができる。また、封止樹脂層８は、素体２の各側面ＳＡ，ＳＢの高さ方向中央部で厚くすることにより、素体２内の電荷蓄積領域に水分が侵入するのを防ぐことができる。これにより、積層セラミックコンデンサ１Ｂの信頼性を確保することができる。
【0085】
第３実施形態
図９は、積層セラミックコンデンサが回路基板に実装された本発明の第３実施形態に係る構造を示す断面図である。
図９に示すように、回路基板１１上には、ランド電極１２Ａ，１２Ｂが形成されている。回路基板１１は、プリント基板であってよいし、例えばＳｉから形成された半導体基板であってもよい。積層セラミックコンデンサ１Ａは、外部電極６Ａ，６Ｂのめっき層９にそれぞれ取り付けられたはんだ層１３Ａ，１３Ｂを介して、ランド電極１２Ａ，１２Ｂに接続されている。
図９は、積層セラミックコンデンサが回路基板に実装された本発明の第３実施形態に係る構造を示す断面図である。
図９に示すように、回路基板１１上には、ランド電極１２Ａ，１２Ｂが形成されている。回路基板１１は、プリント基板であってよいし、例えばＳｉから形成された半導体基板であってもよい。積層セラミックコンデンサ１Ａは、外部電極６Ａ，６Ｂのめっき層９にそれぞれ取り付けられたはんだ層１３Ａ，１３Ｂを介して、ランド電極１２Ａ，１２Ｂに接続されている。
【0086】
はんだ層１３Ａ，１３Ｂの各々は、対応する外部電極６Ａ，６Ｂの端面に濡れ上がる。積層セラミックコンデンサ１Ａが小さい高さを有する場合、はんだ層１３Ａ，１３Ｂの各々は対応する外部電極６Ａまたは６Ｂの上面まで濡れ上がるかもしれない。
【0087】
しかし、素体２の上面ＴＳは、長手方向ＤＬに沿って凸状に湾曲しているため、各外部電極６Ａ，６Ｂの高さは、素体２の端面ＭＡ，ＭＢに向かって徐々に低くなっていく。このため、外部電極６Ａ，６Ｂの上面まではんだ層１３Ａ，１３Ｂが濡れ上がったとしても、はんだ層１３Ａ，１３Ｂが素体２の上面ＴＳに到達しにくい。この結果、積層セラミックコンデンサ１Ａを実装した場合の高さの増加を防ぐことができる。
【0088】
第４実施形態
図１０は、本発明の第４実施形態に係るセラミック電子部品を示す斜視図である。図１０では、セラミック電子部品として、チップインダクタを例に挙げている。
チップインダクタ６１は、素体６２と、２つの外部電極６６Ａ，６６Ｂを有する。素体６２は、両端に形成された２つの端部片６３Ａ，６３Ｂを有するコイルパターン６３と、磁性体材料６４を有する。
コイルパターン６３の端部片６３Ａ，６３Ｂを含む部分は薄い平板状に形成されており、コイルパターン６３全体は螺旋状に形成されている。
磁性体材料６４は、コイルパターン６３で形成された内部電極層を絶縁する誘電体として用いられる。
素体６２の下部には下カバー層５Ａと同様の下カバー層６５Ａが設けられ、素体６２の上部には上カバー層５Ｂと同様の上カバー層６５Ｂが設けられている。
カバー層６５Ａ，６５Ｂの収縮温度はコイルパターン６３のそれよりも高い。
図１０は、本発明の第４実施形態に係るセラミック電子部品を示す斜視図である。図１０では、セラミック電子部品として、チップインダクタを例に挙げている。
チップインダクタ６１は、素体６２と、２つの外部電極６６Ａ，６６Ｂを有する。素体６２は、両端に形成された２つの端部片６３Ａ，６３Ｂを有するコイルパターン６３と、磁性体材料６４を有する。
コイルパターン６３の端部片６３Ａ，６３Ｂを含む部分は薄い平板状に形成されており、コイルパターン６３全体は螺旋状に形成されている。
磁性体材料６４は、コイルパターン６３で形成された内部電極層を絶縁する誘電体として用いられる。
素体６２の下部には下カバー層５Ａと同様の下カバー層６５Ａが設けられ、素体６２の上部には上カバー層５Ｂと同様の上カバー層６５Ｂが設けられている。
カバー層６５Ａ，６５Ｂの収縮温度はコイルパターン６３のそれよりも高い。
【0089】
素体６２の形状は、ほぼ直方体の形状であってよい。
ただし、素体６２の側面ＳＡ，ＳＢは、長手方向ＤＬに沿って凹状に湾曲しており、素体６２は、長手方向端部の幅よりも小さい幅を持つ長手方向中央部を有する。
ただし、素体６２の側面ＳＡ，ＳＢは、長手方向ＤＬに沿って凹状に湾曲しており、素体６２は、長手方向端部の幅よりも小さい幅を持つ長手方向中央部を有する。
【0090】
素体６２の上面ＴＳと下面ＢＳは、長手方向ＤＬに沿って凸状に湾曲しており、素体６２は、長手方向端部の厚さよりも大きい厚さを持つ長手方向中央部を有する。
【0091】
また、素体６２の側面ＳＡ，ＳＢは、高さ方向ＤＨに沿って凹状に湾曲しており、素体６２は、高さ方向端部の幅よりも小さい幅を持つ高さ方向中央部を有する。高さ方向ＤＨに沿った各側面の曲率半径は、長手方向中央部で最小であり、素体６２の長手方向両端部に向かって徐々に大きくなってよい（上記の図２Ａ，２Ｂの比較と同様）。
【0092】
素体６２の上面ＴＳおよび下面ＢＳは、幅方向ＤＷに沿って凸状に湾曲しており、素体６２は、横方向両側部の厚さよりも大きい厚さを持つ横方向中央部を有する。幅方向ＤＷに沿った上面および下面の各々の曲率半径は、長手方向中央部で最小であり、素体６２の長手方向両端部に向かって徐々に大きくなってよい（上記の図２Ａ，２Ｂの比較と同様）。
【0093】
コイルパターン６３は、磁性体材料６４に埋め込まれている。しかし、端部片６３Ａは、磁性体材料６４から素体６２の一方の端面ＭＡで露出しており、外部電極６６Ａに接続されている。一方、端部片６３Ｂは、素体６２の他方の端面ＭＢで磁性体材料６４から露出しており、外部電極６６Ｂに接続されている。
【0094】
コイルパターン６３および端部片６３Ａ，６３Ｂの材料は、例えば、Ｃｕ，Ｆｅ，Ｚｎ，Ａｌ，Ｓｎ，Ｎｉ，Ｔｉ，Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｔａ，Ｗなどの金属、または、これらの金属のうち少なくとも１つを含む合金であってよい。磁性体材料６４は、例えば、フェライトである。
【0095】
外部電極６６Ａ，６６Ｂは、長手方向ＤＬにおいて互いに間隔をおいて（離して）配置されるように、それぞれ素体６２の反対側に配置されている。外部電極６６Ａ，６６Ｂの各々は、素体６２の対応する端面ＭＡまたはＭＢから、素体６２の側面および上面および下面へと連続的に延びている。
【0096】
実験
発明者は、積層セラミックコンデンサ１Ａの異なる試料について、クラックの発生および耐久性を確認する実験を行った。
図１１および図１２は、第１実施形態に係る積層セラミックコンデンサの異なる試料の寸法、クラックの発生および耐久性（ＨＡＬＴの結果）の関係を示す。
図１１の試料は、ＪＩＳの「３２２５」に対応し、誘電体層４の材料はチタン酸バリウムであり、内部電極層３Ａ，３Ｂ間の各誘電体層４の厚さは１．５μｍであった。内部電極層３Ａ，３Ｂの材料はニッケルであり、各層の厚さは１．０μｍであり、内部電極層３Ａ，３Ｂの合計数は２００であった。
図１２の試料は、ＪＩＳの「１６０８」（長さ＝１．６ｍｍ，幅＝０．８ｍｍ，高さ＝０．８ｍｍ）に対応し、誘電体層４の材料はチタン酸バリウムであり、内部電極層３Ａ，３Ｂ間の各誘電体層４の厚さは０．８μｍであった。内部電極層３Ａ，３Ｂの材料はニッケルであり、各層の厚さは０．６μｍであり、内部電極層３Ａ，３Ｂの合計数は２００であった。
実験に使用された試料は異なる寸法（Ｗ１、Ｗ２、Ｗ３、Ｔ１、Ｔ２、Ｔ３）を有する。また、これらの試料は、１．２０≦Ｔｘ／Ｔａ≦１．８５を満たす。
図１１と図１２の「ＨＡＬＴの結果」は、５０％の試料がＨＡＬＴで破損する寿命を示す。
クラックの発生状況とＨＡＬＴの結果から、試料を良品と不良品に分類した。
試料Ａ～Ｉ，Ｌ～Ｔは良品、試料Ｊ，Ｋ，Ｕ，Ｖは不良品であった。
発明者は、積層セラミックコンデンサ１Ａの異なる試料について、クラックの発生および耐久性を確認する実験を行った。
図１１および図１２は、第１実施形態に係る積層セラミックコンデンサの異なる試料の寸法、クラックの発生および耐久性（ＨＡＬＴの結果）の関係を示す。
図１１の試料は、ＪＩＳの「３２２５」に対応し、誘電体層４の材料はチタン酸バリウムであり、内部電極層３Ａ，３Ｂ間の各誘電体層４の厚さは１．５μｍであった。内部電極層３Ａ，３Ｂの材料はニッケルであり、各層の厚さは１．０μｍであり、内部電極層３Ａ，３Ｂの合計数は２００であった。
図１２の試料は、ＪＩＳの「１６０８」（長さ＝１．６ｍｍ，幅＝０．８ｍｍ，高さ＝０．８ｍｍ）に対応し、誘電体層４の材料はチタン酸バリウムであり、内部電極層３Ａ，３Ｂ間の各誘電体層４の厚さは０．８μｍであった。内部電極層３Ａ，３Ｂの材料はニッケルであり、各層の厚さは０．６μｍであり、内部電極層３Ａ，３Ｂの合計数は２００であった。
実験に使用された試料は異なる寸法（Ｗ１、Ｗ２、Ｗ３、Ｔ１、Ｔ２、Ｔ３）を有する。また、これらの試料は、１．２０≦Ｔｘ／Ｔａ≦１．８５を満たす。
図１１と図１２の「ＨＡＬＴの結果」は、５０％の試料がＨＡＬＴで破損する寿命を示す。
クラックの発生状況とＨＡＬＴの結果から、試料を良品と不良品に分類した。
試料Ａ～Ｉ，Ｌ～Ｔは良品、試料Ｊ，Ｋ，Ｕ，Ｖは不良品であった。
【0097】
素体２の側面ＳＡ，ＳＢ上の幅方向ＤＷの凹状の湾曲が大きいと、幅Ｗ２とＷ１の差が大きいため、上記の比｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝が大きい（図２Ｂ参照）。また、素体２の側面ＳＡ，ＳＢ上の長手方向ＤＬの凹状の湾曲が大きいと、幅Ｗ３とＷ１の差が大きいため、上記の比（Ｗ３－Ｗ１）／Ｗ３が大きい（図２Ａ参照）。
素体２の側面ＳＡ，ＳＢ上の幅方向ＤＷの凹状の湾曲が大きく、かつ素体２の側面ＳＡ，ＳＢ上の長手方向ＤＬの凹状の湾曲が大きいと、クラックの発生を抑え、積層セラミックコンデンサ１Ａの寿命を長くして、積層セラミックコンデンサ１Ａの信頼性を確保することができる。
素体２の側面ＳＡ，ＳＢ上の幅方向ＤＷの凹状の湾曲が大きく、かつ素体２の側面ＳＡ，ＳＢ上の長手方向ＤＬの凹状の湾曲が大きいと、クラックの発生を抑え、積層セラミックコンデンサ１Ａの寿命を長くして、積層セラミックコンデンサ１Ａの信頼性を確保することができる。
【0098】
ただし、素体２の側面ＳＡ，ＳＢ上の幅方向ＤＷの凹状の湾曲が大きすぎると、積層セラミックコンデンサ１Ａの耐久性が低下する。したがって、３．５≦｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝≦３０であることが好ましく、５．５≦｛（Ｗ２－Ｗ１）／Ｗ２｝／｛（Ｔ１－Ｔ２）／Ｔ２｝≦２０であることがさらに好ましい。
【0099】
また、素体２の側面ＳＡ，ＳＢ上の幅方向ＤＷの凹状の湾曲が大きすぎると、積層セラミックコンデンサ１Ａの耐久性が低下してしまう。したがって、０＜（Ｗ３－Ｗ１）／Ｗ３≦０．１５であることが好ましく、０．０４＜（Ｗ３－Ｗ１）／Ｗ３≦０．１２であることがさらに好ましい。
【0100】
上述の実施形態では、セラミック電子部品として、積層セラミックコンデンサとチップインダクタを例に挙げたが、本発明によるセラミック電子部品は、チップ抵抗器またはセンサチップであってよい。また、上述の実施形態では、各セラミック電子部品は、２つの外部電極を含むが、セラミック電子部品は、３つ以上の外部電極を含んでよい。
【符号の説明】
【0101】
１ 積層セラミックコンデンサ
２ 素体
２Ａ 積層体
３Ａ、３Ｂ 内部電極層
４ 誘電体層
５Ａ、５Ｂ カバー層
６Ａ、６Ｂ 外部電極
７ 下地層
９ めっき層
２ 素体
２Ａ 積層体
３Ａ、３Ｂ 内部電極層
４ 誘電体層
５Ａ、５Ｂ カバー層
６Ａ、６Ｂ 外部電極
７ 下地層
９ めっき層
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図6H】
【図6I】
【図7】
【図8A】
【図8B】
【図8C】
【図9】
【図10】
【図11】
【図12】